ARM: tegra: powermon: Fix copyrights from GPLv3 to GPLv2
[linux-3.10.git] / arch / arm / mach-tegra / fiq.c
1 /*
2  * Copyright (C) 2010 Google, Inc.
3  *
4  * Author:
5  *      Brian Swetland <swetland@google.com>
6  *      Iliyan Malchev <malchev@google.com>
7  *
8  * This software is licensed under the terms of the GNU General Public
9  * License version 2, as published by the Free Software Foundation, and
10  * may be copied, distributed, and modified under those terms.
11  *
12  * This program is distributed in the hope that it will be useful,
13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
15  * GNU General Public License for more details.
16  *
17  */
18
19 #include <linux/kernel.h>
20 #include <linux/init.h>
21 #include <linux/interrupt.h>
22 #include <linux/irq.h>
23 #include <linux/io.h>
24 #include <linux/slab.h>
25 #include <linux/irqchip/arm-gic.h>
26
27 #include <mach/fiq.h>
28
29 #include "board.h"
30 #include "iomap.h"
31
32 #define ICTLR_CPU_IER           0x20
33 #define ICTLR_CPU_IER_SET       0x24
34 #define ICTLR_CPU_IER_CLR       0x28
35 #define ICTLR_CPU_IEP_CLASS     0x2C
36
37 #define FIRST_LEGACY_IRQ        32
38
39 static void __iomem *ictlr_reg_base[] = {
40         IO_ADDRESS(TEGRA_PRIMARY_ICTLR_BASE),
41         IO_ADDRESS(TEGRA_SECONDARY_ICTLR_BASE),
42         IO_ADDRESS(TEGRA_TERTIARY_ICTLR_BASE),
43         IO_ADDRESS(TEGRA_QUATERNARY_ICTLR_BASE),
44 };
45
46 static void tegra_legacy_select_fiq(unsigned int irq, bool fiq)
47 {
48         void __iomem *base;
49         pr_debug("%s: %d\n", __func__, irq);
50
51         irq -= FIRST_LEGACY_IRQ;
52         base = ictlr_reg_base[irq>>5];
53         writel(fiq << (irq & 31), base + ICTLR_CPU_IEP_CLASS);
54 }
55
56 static void tegra_fiq_mask(struct irq_data *d)
57 {
58         void __iomem *base;
59         int leg_irq;
60
61         if (d->irq < FIRST_LEGACY_IRQ)
62                 return;
63
64         leg_irq = d->irq - FIRST_LEGACY_IRQ;
65         base = ictlr_reg_base[leg_irq >> 5];
66         writel(1 << (leg_irq & 31), base + ICTLR_CPU_IER_CLR);
67 }
68
69 static void tegra_fiq_unmask(struct irq_data *d)
70 {
71         void __iomem *base;
72         int leg_irq;
73
74         if (d->irq < FIRST_LEGACY_IRQ)
75                 return;
76
77         leg_irq = d->irq - FIRST_LEGACY_IRQ;
78         base = ictlr_reg_base[leg_irq >> 5];
79         writel(1 << (leg_irq & 31), base + ICTLR_CPU_IER_SET);
80 }
81
82 void tegra_fiq_enable(int irq)
83 {
84         void __iomem *base = IO_ADDRESS(TEGRA_ARM_PERIF_BASE + 0x100);
85         /* enable FIQ */
86         u32 val = readl(base + GIC_CPU_CTRL);
87         val &= ~8; /* pass FIQs through */
88         val |= 2; /* enableNS */
89         writel(val, base + GIC_CPU_CTRL);
90         tegra_legacy_select_fiq(irq, true);
91         tegra_fiq_unmask(irq_get_irq_data(irq));
92 }
93
94 void tegra_fiq_disable(int irq)
95 {
96         tegra_fiq_mask(irq_get_irq_data(irq));
97         tegra_legacy_select_fiq(irq, false);
98 }