ARM: tegra: power: Rename CPU idle rate control APIs
[linux-3.10.git] / arch / arm / mach-tegra / cpuidle.h
1 /*
2  * arch/arm/mach-tegra/cpuidle.h
3  *
4  * Declarations for power state transition code
5  *
6  * Copyright (c) 2011-2012, NVIDIA Corporation.
7  *
8  * This software is licensed under the terms of the GNU General Public
9  * License version 2, as published by the Free Software Foundation, and
10  * may be copied, distributed, and modified under those terms.
11  *
12  * This program is distributed in the hope that it will be useful,
13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
15  * GNU General Public License for more details.
16  *
17  */
18
19 #ifndef __MACH_TEGRA_CPUIDLE_H
20 #define __MACH_TEGRA_CPUIDLE_H
21
22 #include <linux/cpuidle.h>
23
24 #ifdef CONFIG_PM_SLEEP
25
26 #define TEGRA_CPUIDLE_FORCE_DO_CLKGT_VMIN 0x1
27 #define TEGRA_CPUIDLE_FORCE_NO_CLKGT_VMIN 0x2
28
29 extern int tegra_pg_exit_latency;
30 extern u32 tegra_force_clkgt_at_vmin;
31
32 struct tegra_cpuidle_ops {
33         bool (*tegra_idle_pd)(struct cpuidle_device *dev,
34                                 struct cpuidle_state *state);
35         void (*cpu_idle_stats_pd_ready)(unsigned int cpu);
36         void (*cpu_idle_stats_pd_time)(unsigned int cpu, s64 us);
37         bool (*pd_is_allowed)(struct cpuidle_device *dev,
38                                 struct cpuidle_state *state);
39 #ifdef CONFIG_DEBUG_FS
40         int (*pd_debug_show)(struct seq_file *s, void *data);
41 #endif
42 };
43
44 int tegra2_cpuidle_init_soc(struct tegra_cpuidle_ops *ops);
45 int tegra3_cpuidle_init_soc(struct tegra_cpuidle_ops *ops);
46 int tegra11x_cpuidle_init_soc(struct tegra_cpuidle_ops *ops);
47 int tegra14x_cpuidle_init_soc(struct tegra_cpuidle_ops *ops);
48 int tegra11_cpu_lp_idle_rate_exchange(unsigned long *rate);
49 int tegra11_cpu_g_idle_rate_exchange(unsigned long *rate);
50
51 static inline int tegra_cpuidle_init_soc(struct tegra_cpuidle_ops *ops)
52 {
53 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
54         return tegra2_cpuidle_init_soc(ops);
55 #endif
56 #ifdef CONFIG_ARCH_TEGRA_3x_SOC
57         return tegra3_cpuidle_init_soc(ops);
58 #endif
59 #ifdef CONFIG_ARCH_TEGRA_11x_SOC
60         return tegra11x_cpuidle_init_soc(ops);
61 #endif
62 #ifdef CONFIG_ARCH_TEGRA_14x_SOC
63         return tegra14x_cpuidle_init_soc(ops);
64 #endif
65 }
66
67 static inline int tegra_cpu_g_idle_rate_exchange(unsigned long *rate)
68 {
69 #ifdef CONFIG_ARCH_TEGRA_11x_SOC
70         return tegra11_cpu_g_idle_rate_exchange(rate);
71 #else
72         return -ENOSYS;
73 #endif
74 }
75
76 static inline int tegra_cpu_lp_idle_rate_exchange(unsigned long *rate)
77 {
78 #ifdef CONFIG_ARCH_TEGRA_11x_SOC
79         return tegra11_cpu_lp_idle_rate_exchange(rate);
80 #else
81         return -ENOSYS;
82 #endif
83 }
84
85 static inline void tegra_pd_set_global_latency(struct cpuidle_state *state)
86 {
87 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
88         state->exit_latency = tegra_pg_exit_latency;
89 #endif
90         /* Tegra3 does not use global exit latency */
91 }
92
93 void tegra_pd_update_target_residency(struct cpuidle_state *state);
94
95 #endif /* CONFIG_PM_SLEEP */
96
97 #if defined(CONFIG_CPU_IDLE) && defined(CONFIG_PM_SLEEP)
98 void tegra_pd_in_idle(bool enable);
99 #else
100 static inline void tegra_pd_in_idle(bool enable) {}
101 #endif
102
103 #endif