ARM: tegra: powermon: Fix copyrights from GPLv3 to GPLv2
[linux-3.10.git] / arch / arm / mach-tegra / common-t3.c
1 /*
2  * arch/arm/mach-tegra/common-t3.c
3  *
4  * Tegra 3 SoC-specific initialization.
5  *
6  * Copyright (c) 2009-2012 NVIDIA Corporation.
7  *
8  * This program is free software; you can redistribute it and/or modify
9  * it under the terms of the GNU General Public License as published by
10  * the Free Software Foundation; either version 2 of the License, or
11  * (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful, but WITHOUT
14  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
15  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
16  * more details.
17  *
18  * You should have received a copy of the GNU General Public License along
19  * with this program; if not, write to the Free Software Foundation, Inc.,
20  * 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301, USA.
21  */
22
23 #include <linux/kernel.h>
24 #include <linux/io.h>
25
26 #include "iomap.h"
27 #include "mcerr.h"
28
29 #define MC_TIMING_REG_NUM1                                      \
30         ((MC_EMEM_ARB_TIMING_W2R - MC_EMEM_ARB_CFG) / 4 + 1)
31 #define MC_TIMING_REG_NUM2                                      \
32         ((MC_EMEM_ARB_MISC1 - MC_EMEM_ARB_DA_TURNS) / 4 + 1)
33 #if defined(CONFIG_ARCH_TEGRA_12x_SOC)
34 #define MC_TIMING_REG_NUM3      T12X_MC_LATENCY_ALLOWANCE_NUM_REGS
35 #else
36 #define MC_TIMING_REG_NUM3                                              \
37         ((MC_LATENCY_ALLOWANCE_VI_2 - MC_LATENCY_ALLOWANCE_BASE) / 4 + 1)
38 #endif
39
40 #ifdef CONFIG_PM_SLEEP
41 static u32 mc_boot_timing[MC_TIMING_REG_NUM1 + MC_TIMING_REG_NUM2
42                           + MC_TIMING_REG_NUM3 + 4];
43
44 #if defined(CONFIG_ARCH_TEGRA_12x_SOC)
45 extern void tegra12_mc_latency_allowance_save(u32 **pctx);
46 extern void tegra12_mc_latency_allowance_restore(u32 **pctx);
47 #endif
48
49 static void tegra_mc_timing_save(void)
50 {
51         u32 off;
52         u32 *ctx = mc_boot_timing;
53
54         for (off = MC_EMEM_ARB_CFG; off <= MC_EMEM_ARB_TIMING_W2R; off += 4)
55                 *ctx++ = readl(mc + off);
56
57         for (off = MC_EMEM_ARB_DA_TURNS; off <= MC_EMEM_ARB_MISC1; off += 4)
58                 *ctx++ = readl(mc + off);
59
60         *ctx++ = readl(mc + MC_EMEM_ARB_RING3_THROTTLE);
61         *ctx++ = readl(mc + MC_EMEM_ARB_OVERRIDE);
62         *ctx++ = readl(mc + MC_RESERVED_RSV);
63
64 #if defined(CONFIG_ARCH_TEGRA_12x_SOC)
65         tegra12_mc_latency_allowance_save(&ctx);
66 #else
67         for (off = MC_LATENCY_ALLOWANCE_BASE; off <= MC_LATENCY_ALLOWANCE_VI_2;
68                 off += 4)
69                 *ctx++ = readl(IOMEM(mc + off));
70 #endif
71
72         *ctx++ = readl(IOMEM((uintptr_t)mc + MC_INT_MASK));
73 }
74
75 void tegra_mc_timing_restore(void)
76 {
77         u32 off;
78         u32 *ctx = mc_boot_timing;
79
80         for (off = MC_EMEM_ARB_CFG; off <= MC_EMEM_ARB_TIMING_W2R; off += 4)
81                 __raw_writel(*ctx++, mc + off);
82
83         for (off = MC_EMEM_ARB_DA_TURNS; off <= MC_EMEM_ARB_MISC1; off += 4)
84                 __raw_writel(*ctx++, mc + off);
85
86         __raw_writel(*ctx++, mc + MC_EMEM_ARB_RING3_THROTTLE);
87         __raw_writel(*ctx++, mc + MC_EMEM_ARB_OVERRIDE);
88         __raw_writel(*ctx++, mc + MC_RESERVED_RSV);
89
90 #if defined(CONFIG_ARCH_TEGRA_12x_SOC)
91         tegra12_mc_latency_allowance_restore(&ctx);
92 #else
93         for (off = MC_LATENCY_ALLOWANCE_BASE; off <= MC_LATENCY_ALLOWANCE_VI_2;
94                 off += 4)
95                 __raw_writel(*ctx++, IOMEM(mc + off));
96 #endif
97
98         writel(*ctx++, IOMEM(mc + MC_INT_MASK));
99         off = readl(IOMEM(mc + MC_INT_MASK));
100
101         writel(0x1, mc + MC_TIMING_CONTROL);
102         off = readl(mc + MC_TIMING_CONTROL);
103 #if defined(CONFIG_ARCH_TEGRA_3x_SOC)
104         /* Bug 1059264
105          * Set extra snap level to avoid VI starving and dropping data.
106          */
107         writel(1, mc + MC_VE_EXTRA_SNAP_LEVELS);
108 #endif
109 }
110 #else
111 #define tegra_mc_timing_save()
112 #endif
113
114 static int __init tegra_mc_timing_init(void)
115 {
116         tegra_mc_timing_save();
117         return 0;
118 }
119 arch_initcall(tegra_mc_timing_init);