a47ffec8074c3268fa607ce5c43e04ffb550170d
[linux-3.10.git] / arch / arm / mach-tegra / board-pluto.h
1 /*
2  * arch/arm/mach-tegra/board-pluto.h
3  *
4  * Copyright (c) 2012, NVIDIA Corporation.
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License version 2 as
8  * published by the Free Software Foundation.
9  *
10  * This program is distributed in the hope that it will be useful, but WITHOUT
11  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
12  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
13  * more details.
14  *
15  * You should have received a copy of the GNU General Public License along
16  * with this program; if not, write to the Free Software Foundation, Inc.,
17  * 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301, USA.
18  */
19
20 #ifndef _MACH_TEGRA_BOARD_PLUTO_H
21 #define _MACH_TEGRA_BOARD_PLUTO_H
22
23 #include <mach/gpio-tegra.h>
24 #include <mach/irqs.h>
25 #include <linux/mfd/palmas.h>
26 #include <linux/mfd/max77665.h>
27 #include "gpio-names.h"
28
29 /* External peripheral act as gpio */
30 /* PALMAS GPIO */
31 #define PALMAS_TEGRA_GPIO_BASE  TEGRA_NR_GPIOS
32
33 /* Audio-related GPIOs */
34 #define TEGRA_GPIO_CDC_IRQ              TEGRA_GPIO_PW3
35 #define TEGRA_GPIO_LDO1_EN              TEGRA_GPIO_PV3
36 #define TEGRA_GPIO_SPKR_EN              TEGRA_GPIO_PN4
37 #define TEGRA_GPIO_HP_DET               TEGRA_GPIO_PR7
38 #define TEGRA_GPIO_INT_MIC_EN           -1
39 #define TEGRA_GPIO_EXT_MIC_EN           -1
40
41 /* External peripheral act as interrupt controller */
42 /* PLUTO IRQs */
43 #define PALMAS_TEGRA_IRQ_BASE   TEGRA_NR_IRQS
44 #define MAX77665_TEGRA_IRQ_BASE (PALMAS_TEGRA_IRQ_BASE + PALMAS_NUM_IRQ)
45
46 /* AIC326X IRQs */
47 /* Assuming TPS is the PMIC on Ent */
48 #define AIC3262_CODEC_IRQ_BASE (MAX77665_TEGRA_IRQ_BASE + MAX77665_NUM_IRQ)
49 #define AIC3262_CODEC_IRQ_END  (AIC3262_CODEC_IRQ_BASE + 6)
50
51 /* I2C related GPIOs */
52 #define TEGRA_GPIO_I2C1_SCL             TEGRA_GPIO_PC4
53 #define TEGRA_GPIO_I2C1_SDA             TEGRA_GPIO_PC5
54 #define TEGRA_GPIO_I2C2_SCL             TEGRA_GPIO_PT5
55 #define TEGRA_GPIO_I2C2_SDA             TEGRA_GPIO_PT6
56 #define TEGRA_GPIO_I2C3_SCL             TEGRA_GPIO_PBB1
57 #define TEGRA_GPIO_I2C3_SDA             TEGRA_GPIO_PBB2
58 #define TEGRA_GPIO_I2C4_SCL             TEGRA_GPIO_PV4
59 #define TEGRA_GPIO_I2C4_SDA             TEGRA_GPIO_PV5
60 #define TEGRA_GPIO_I2C5_SCL             TEGRA_GPIO_PZ6
61 #define TEGRA_GPIO_I2C5_SDA             TEGRA_GPIO_PZ7
62
63 /* Camera related GPIOs */
64 #define CAM_RSTN                        TEGRA_GPIO_PBB3
65 #define CAM_FLASH_STROBE                TEGRA_GPIO_PBB4
66 #define CAM1_POWER_DWN_GPIO             TEGRA_GPIO_PBB5
67 #define CAM2_POWER_DWN_GPIO             TEGRA_GPIO_PBB6
68 #define CAM_AF_PWDN                     TEGRA_GPIO_PBB7
69 #define CAM_GPIO1                       TEGRA_GPIO_PCC1
70 #define CAM_GPIO2                       TEGRA_GPIO_PCC2
71
72 /* Touchscreen definitions */
73 #define SYNAPTICS_ATTN_GPIO             TEGRA_GPIO_PK2
74 #define SYNAPTICS_RESET_GPIO            TEGRA_GPIO_PK4
75
76 #define TOUCH_GPIO_IRQ_RAYDIUM_SPI      TEGRA_GPIO_PK2
77 #define TOUCH_GPIO_RST_RAYDIUM_SPI      TEGRA_GPIO_PK4
78
79 /* Invensense MPU Definitions */
80 #define MPU_GYRO_NAME           "mpu6050"
81 #define MPU_GYRO_IRQ_GPIO       TEGRA_GPIO_PO7
82 #define MPU_GYRO_ADDR           0x69
83 #define MPU_GYRO_BUS_NUM        0
84 #define MPU_GYRO_ORIENTATION    { -1, 0, 0, 0, -1, 0, 0, 0, 1 }
85 #define MPU_COMPASS_NAME        "ak8975"
86 #define MPU_COMPASS_IRQ_GPIO    0
87 #define MPU_COMPASS_ADDR        0x0D
88 #define MPU_COMPASS_BUS_NUM     0
89 #define MPU_COMPASS_ORIENTATION { -1, 0, 0, 0, -1, 0, 0, 0, 1 }
90
91 /* Modem1 related GPIOs */
92 #define MDM_RST                         TEGRA_GPIO_PR3
93 #define MDM_COLDBOOT                    TEGRA_GPIO_PO5
94
95 /* Modem2 related GPIOs */
96 #define MDM2_PWR_ON                     TEGRA_GPIO_PX1
97 #define MDM2_RST                        TEGRA_GPIO_PR5
98 #define MDM2_COLDBOOT                   TEGRA_GPIO_PR4
99 #define MDM2_REQ1                       TEGRA_GPIO_PV0
100 #define MDM2_ACK1                       TEGRA_GPIO_PO2
101 #define MDM2_REQ2                       TEGRA_GPIO_PV1
102 #define MDM2_ACK2                       TEGRA_GPIO_PO3
103
104 /* Modem2 related GPIOs (for Pluto Rev A02 only) */
105 #define MDM2_PWR_ON_FOR_PLUTO_A02       TEGRA_GPIO_PR6
106                                         /* If Pluto A03 or later, use PX1 */
107
108 /* OEM1 Modem related GPIOs */
109
110 #define BB_OEM1_GPIO_RST                TEGRA_GPIO_PR5
111 #define BB_OEM1_GPIO_ON                 TEGRA_GPIO_PR6
112 #define BB_OEM1_GPIO_ON_V               TEGRA_GPIO_PX1
113 #define BB_OEM1_GPIO_AWR                TEGRA_GPIO_PG2
114 #define BB_OEM1_GPIO_CWR                TEGRA_GPIO_PV1
115 #define BB_OEM1_GPIO_SPARE              TEGRA_GPIO_PO2
116 #define BB_OEM1_GPIO_WDI                TEGRA_GPIO_PV0
117
118 /* OEM2 Modem related GPIOs */
119
120 #define XMM_GPIO_BB_ON                  MDM2_PWR_ON /* AP -> BB */
121                                 /* E1193 Rev B7: pin 55 = MDM_PWRON_AP2BB */
122 #define XMM_GPIO_BB_RST                 MDM2_RST /* AP -> BB */
123                                 /* E1193 Rev B7: pin 53 = RESET_AP2BB* */
124 #define XMM_GPIO_IPC_HSIC_ACTIVE        MDM2_ACK2 /* AP -> BB */
125                                 /* E1193 Rev B7: pin 46 = HS2_AP2BB */
126 #define XMM_GPIO_IPC_HSIC_SUS_REQ       MDM2_REQ2 /* BB -> AP */
127                                 /* E1193 Rev B7: pin 41 = HS2_BB2AP */
128 #define XMM_GPIO_IPC_BB_WAKE            MDM2_ACK1 /* AP -> BB */
129                                 /* E1193 Rev B7: pin 45 = HS1_AP2BB */
130 #define XMM_GPIO_IPC_AP_WAKE            MDM2_REQ1 /* BB -> AP */
131                                 /* E1193 Rev B7: pin 43 = HS1_BB2AP */
132
133 int pluto_regulator_init(void);
134 int pluto_suspend_init(void);
135 int pluto_sdhci_init(void);
136 int pluto_pinmux_init(void);
137 int pluto_sensors_init(void);
138 int pluto_emc_init(void);
139 int pluto_edp_init(void);
140 int pluto_panel_init(void);
141 int pluto_kbc_init(void);
142 int pluto_baseband_init(void);
143 int pluto_pmon_init(void);
144 int pluto_soctherm_init(void);
145
146 extern struct tegra_sdhci_platform_data pluto_tegra_sdhci_platform_data0;
147
148 /* PCA954x I2C bus expander bus addresses */
149 #define PCA954x_I2C_BUS_BASE    5
150 #define PCA954x_I2C_BUS0        (PCA954x_I2C_BUS_BASE + 0)
151 #define PCA954x_I2C_BUS1        (PCA954x_I2C_BUS_BASE + 1)
152 #define PCA954x_I2C_BUS2        (PCA954x_I2C_BUS_BASE + 2)
153 #define PCA954x_I2C_BUS3        (PCA954x_I2C_BUS_BASE + 3)
154
155 /* Baseband IDs */
156 enum tegra_bb_type {
157         TEGRA_BB_I500 = 1,
158         TEGRA_BB_I500SWD,
159         TEGRA_BB_OEM1,
160         TEGRA_BB_OEM2,
161         TEGRA_BB_OEM3,
162         TEGRA_BB_HSIC_HUB,
163 };
164
165 #define UTMI1_PORT_OWNER_XUSB   0x1
166 #define HSIC1_PORT_OWNER_XUSB   0x4
167 #define HSIC2_PORT_OWNER_XUSB   0x8
168
169 #endif