ARM: tegra12: set CPU rate to 2.2GHz for sku 0x87
[linux-3.10.git] / arch / arm / mach-tegra / board-pismo.h
1 /*
2  * arch/arm/mach-tegra/board-pismo.h
3  *
4  * Copyright (c) 2012, NVIDIA Corporation.
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License version 2 as
8  * published by the Free Software Foundation.
9  *
10  * This program is distributed in the hope that it will be useful, but WITHOUT
11  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
12  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
13  * more details.
14  *
15  * You should have received a copy of the GNU General Public License along
16  * with this program; if not, write to the Free Software Foundation, Inc.,
17  * 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301, USA.
18  */
19
20 #ifndef _MACH_TEGRA_BOARD_PISMO_H
21 #define _MACH_TEGRA_BOARD_PISMO_H
22
23 #include <mach/irqs.h>
24 #include "gpio-names.h"
25
26 /* External peripheral act as gpio */
27 /* AS3720 GPIO */
28 #define AS3720_GPIO_BASE        TEGRA_NR_GPIOS
29
30 /* Hall Effect Sensor GPIO */
31 #define TEGRA_GPIO_HALL         TEGRA_GPIO_PS0
32
33 /* Audio-related GPIOs */
34 #define TEGRA_GPIO_CDC_IRQ              TEGRA_GPIO_PW3
35 #define TEGRA_GPIO_LDO1_EN              TEGRA_GPIO_PV3
36 #define TEGRA_GPIO_CODEC1_EN    TEGRA_GPIO_PP3
37 #define TEGRA_GPIO_CODEC2_EN    TEGRA_GPIO_PP1
38 #define TEGRA_GPIO_CODEC3_EN    TEGRA_GPIO_PV0
39
40 #define TEGRA_GPIO_SPKR_EN              -1
41 #define TEGRA_GPIO_HP_DET               TEGRA_GPIO_PR7
42 #define TEGRA_GPIO_INT_MIC_EN           TEGRA_GPIO_PK3
43 #define TEGRA_GPIO_EXT_MIC_EN           -1
44
45 #define TEGRA_GPIO_W_DISABLE            TEGRA_GPIO_PDD7
46 #define TEGRA_GPIO_MODEM_RSVD1          TEGRA_GPIO_PV0
47 #define TEGRA_GPIO_MODEM_RSVD2          TEGRA_GPIO_PH7
48
49 /* External peripheral act as interrupt controller */
50 /* AS3720 IRQs */
51 #define AS3270_IRQ_BASE         TEGRA_NR_IRQS
52
53 /* I2C related GPIOs */
54 #define TEGRA_GPIO_I2C1_SCL             TEGRA_GPIO_PC4
55 #define TEGRA_GPIO_I2C1_SDA             TEGRA_GPIO_PC5
56 #define TEGRA_GPIO_I2C2_SCL             TEGRA_GPIO_PT5
57 #define TEGRA_GPIO_I2C2_SDA             TEGRA_GPIO_PT6
58 #define TEGRA_GPIO_I2C3_SCL             TEGRA_GPIO_PBB1
59 #define TEGRA_GPIO_I2C3_SDA             TEGRA_GPIO_PBB2
60 #define TEGRA_GPIO_I2C4_SCL             TEGRA_GPIO_PV4
61 #define TEGRA_GPIO_I2C4_SDA             TEGRA_GPIO_PV5
62 #define TEGRA_GPIO_I2C5_SCL             TEGRA_GPIO_PZ6
63 #define TEGRA_GPIO_I2C5_SDA             TEGRA_GPIO_PZ7
64
65 /* Camera related GPIOs */
66 #define CAM_RSTN                        TEGRA_GPIO_PBB3
67 #define CAM_FLASH_STROBE                TEGRA_GPIO_PBB4
68 #define CAM1_POWER_DWN_GPIO             TEGRA_GPIO_PBB5
69 #define CAM2_POWER_DWN_GPIO             TEGRA_GPIO_PBB6
70 #define CAM_AF_PWDN                     TEGRA_GPIO_PBB7
71 #define CAM_GPIO1                       TEGRA_GPIO_PCC1
72 #define CAM_GPIO2                       TEGRA_GPIO_PCC2
73
74 /* Touchscreen definitions */
75 #define TOUCH_GPIO_IRQ_RAYDIUM_SPI      TEGRA_GPIO_PK2
76 #define TOUCH_GPIO_RST_RAYDIUM_SPI      TEGRA_GPIO_PK4
77
78 /* HID over I2C GPIOs */
79 #define I2C_KB_IRQ              TEGRA_GPIO_PC7
80 #define I2C_TP_IRQ              TEGRA_GPIO_PH4
81
82 /* Invensense MPU Definitions */
83 #define MPU_GYRO_NAME           "mpu9150"
84 #define MPU_GYRO_IRQ_GPIO       TEGRA_GPIO_PR3
85 #define MPU_GYRO_ADDR           0x69
86 #define MPU_GYRO_BUS_NUM        0
87 #define MPU_GYRO_ORIENTATION    { -1, 0, 0, 0, 1, 0, 0, 0, -1 }
88 #define MPU_ACCEL_NAME          "kxtf9"
89 #define MPU_ACCEL_IRQ_GPIO      0 /* DISABLE ACCELIRQ:  TEGRA_GPIO_PJ2 */
90 #define MPU_ACCEL_ADDR          0x0F
91 #define MPU_ACCEL_BUS_NUM       0
92 #define MPU_ACCEL_ORIENTATION   { 0, 1, 0, -1, 0, 0, 0, 0, 1 }
93 #define MPU_COMPASS_NAME        "ak8975"
94 #define MPU_COMPASS_IRQ_GPIO    0
95 #define MPU_COMPASS_ADDR        0x0D
96 #define MPU_COMPASS_BUS_NUM     0
97 #define MPU_COMPASS_ORIENTATION { 0, 1, 0, -1, 0, 0, 0, 0, 1 }
98
99 /* Modem related GPIOs */
100 #define MODEM_EN                TEGRA_GPIO_PP2
101 #define MDM_RST                 TEGRA_GPIO_PP0
102 #define MDM_COLDBOOT            TEGRA_GPIO_PQ5
103
104 int pismo_regulator_init(void);
105 int pismo_suspend_init(void);
106 int pismo_sdhci_init(void);
107 int pismo_sensors_init(void);
108 int pismo_emc_init(void);
109 int pismo_edp_init(void);
110 int pismo_panel_init(void);
111 int roth_panel_init(void);
112 int pismo_kbc_init(void);
113 int pismo_pmon_init(void);
114 int pismo_soctherm_init(void);
115
116 /* Baseband IDs */
117 enum tegra_bb_type {
118         TEGRA_BB_NEMO = 1,
119 };
120
121 #define UTMI1_PORT_OWNER_XUSB   0x1
122 #define UTMI2_PORT_OWNER_XUSB   0x2
123 #define HSIC1_PORT_OWNER_XUSB   0x4
124
125 #endif