ARM: tegra12: set CPU rate to 2.2GHz for sku 0x87
[linux-3.10.git] / arch / arm / mach-tegra / board-dalmore.h
1 /*
2  * arch/arm/mach-tegra/board-dalmore.h
3  *
4  * Copyright (c) 2012-2013, NVIDIA Corporation. All rights reserved.
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License version 2 as
8  * published by the Free Software Foundation.
9  *
10  * This program is distributed in the hope that it will be useful, but WITHOUT
11  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
12  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
13  * more details.
14  *
15  * You should have received a copy of the GNU General Public License along
16  * with this program; if not, write to the Free Software Foundation, Inc.,
17  * 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301, USA.
18  */
19
20 #ifndef _MACH_TEGRA_BOARD_DALMORE_H
21 #define _MACH_TEGRA_BOARD_DALMORE_H
22
23 #include <mach/irqs.h>
24 #include <linux/mfd/max77663-core.h>
25 #include <linux/mfd/tps65090.h>
26 #include "gpio-names.h"
27
28 /* External peripheral act as gpio */
29 /* MAX77663 GPIO */
30 #define MAX77663_GPIO_BASE      TEGRA_NR_GPIOS
31 #define PALMAS_TEGRA_GPIO_BASE  TEGRA_NR_GPIOS
32 #define MAX77663_GPIO_END       (MAX77663_GPIO_BASE + MAX77663_GPIO_NR)
33
34 /* Hall Effect Sensor GPIO */
35 #define TEGRA_GPIO_HALL         TEGRA_GPIO_PS0
36
37 /* Audio-related GPIOs */
38 #define TEGRA_GPIO_CDC_IRQ              TEGRA_GPIO_PW3
39 #define TEGRA_GPIO_LDO1_EN              TEGRA_GPIO_PV3
40 #define TEGRA_GPIO_CODEC1_EN    TEGRA_GPIO_PP3
41 #define TEGRA_GPIO_CODEC2_EN    TEGRA_GPIO_PP1
42 #define TEGRA_GPIO_CODEC3_EN    TEGRA_GPIO_PV0
43
44 #define TEGRA_GPIO_SPKR_EN              -1
45 #define TEGRA_GPIO_HP_DET               TEGRA_GPIO_PR7
46 #define TEGRA_GPIO_INT_MIC_EN           TEGRA_GPIO_PK3
47 #define TEGRA_GPIO_EXT_MIC_EN           -1
48
49 #define TEGRA_GPIO_W_DISABLE            TEGRA_GPIO_PDD7
50 #define TEGRA_GPIO_MODEM_RSVD1          TEGRA_GPIO_PV0
51 #define TEGRA_GPIO_MODEM_RSVD2          TEGRA_GPIO_PH7
52
53 #define TPS65090_TEGRA_IRQ_BASE TEGRA_NR_IRQS
54 #define TPS65090_TEGRA_IRQ_END  (TPS65090_TEGRA_IRQ_BASE + 16)
55 /* External peripheral act as interrupt controller */
56 /* MAX77663 IRQs */
57 #define PALMAS_TEGRA_IRQ_BASE   TPS65090_TEGRA_IRQ_END
58 #define PALMAS_TEGRA_IRQ_END    (PALMAS_TEGRA_IRQ_BASE + PALMAS_NUM_IRQ)
59 #define MAX77663_IRQ_BASE       TPS65090_TEGRA_IRQ_END
60 #define MAX77663_IRQ_END        (MAX77663_IRQ_BASE + MAX77663_IRQ_NR)
61 #define MAX77663_IRQ_ACOK_RISING MAX77663_IRQ_ONOFF_ACOK_RISING
62
63 /* PMC Wake status registers */
64 #define PMC_WAKE_STATUS         0x14
65 #define PMC_WAKE2_STATUS        0x168
66
67 /* I2C related GPIOs */
68 #define TEGRA_GPIO_I2C1_SCL             TEGRA_GPIO_PC4
69 #define TEGRA_GPIO_I2C1_SDA             TEGRA_GPIO_PC5
70 #define TEGRA_GPIO_I2C2_SCL             TEGRA_GPIO_PT5
71 #define TEGRA_GPIO_I2C2_SDA             TEGRA_GPIO_PT6
72 #define TEGRA_GPIO_I2C3_SCL             TEGRA_GPIO_PBB1
73 #define TEGRA_GPIO_I2C3_SDA             TEGRA_GPIO_PBB2
74 #define TEGRA_GPIO_I2C4_SCL             TEGRA_GPIO_PV4
75 #define TEGRA_GPIO_I2C4_SDA             TEGRA_GPIO_PV5
76 #define TEGRA_GPIO_I2C5_SCL             TEGRA_GPIO_PZ6
77 #define TEGRA_GPIO_I2C5_SDA             TEGRA_GPIO_PZ7
78
79 /* Camera related GPIOs */
80 #define CAM_RSTN                        TEGRA_GPIO_PBB3
81 #define CAM_FLASH_STROBE                TEGRA_GPIO_PBB4
82 #define CAM1_POWER_DWN_GPIO             TEGRA_GPIO_PBB5
83 #define CAM2_POWER_DWN_GPIO             TEGRA_GPIO_PBB6
84 #define CAM_AF_PWDN                     TEGRA_GPIO_PBB7
85 #define CAM_GPIO1                       TEGRA_GPIO_PCC1
86 #define CAM_GPIO2                       TEGRA_GPIO_PCC2
87
88 /* Touchscreen definitions */
89 #define TOUCH_GPIO_IRQ_RAYDIUM_SPI      TEGRA_GPIO_PK2
90 #define TOUCH_GPIO_RST_RAYDIUM_SPI      TEGRA_GPIO_PK4
91
92 /* Invensense MPU Definitions */
93 #define MPU_GYRO_NAME           "mpu9150"
94 #define MPU_GYRO_IRQ_GPIO       TEGRA_GPIO_PR3
95 #define MPU_GYRO_ADDR           0x69
96 #define MPU_GYRO_BUS_NUM        0
97 #define MPU_GYRO_ORIENTATION    { -1, 0, 0, 0, 1, 0, 0, 0, -1 }
98 #define MPU_COMPASS_NAME        "ak8975"
99 #define MPU_COMPASS_IRQ_GPIO    0
100 #define MPU_COMPASS_ADDR        0x0D
101 #define MPU_COMPASS_BUS_NUM     0
102 #define MPU_COMPASS_ORIENTATION { 0, -1, 0, 1, 0, 0, 0, 0, 1 }
103
104 /* Modem related GPIOs */
105 #define MODEM_EN                TEGRA_GPIO_PP2
106 #define MDM_RST                 TEGRA_GPIO_PP0
107 #define MDM_COLDBOOT            TEGRA_GPIO_PQ5
108
109 int dalmore_regulator_init(void);
110 int dalmore_suspend_init(void);
111 int dalmore_sdhci_init(void);
112 int dalmore_sensors_init(void);
113 int dalmore_emc_init(void);
114 int dalmore_edp_init(void);
115 int dalmore_panel_init(void);
116 int roth_panel_init(int board_id);
117 int dalmore_kbc_init(void);
118 int dalmore_pmon_init(void);
119 int dalmore_soctherm_init(void);
120
121 extern struct tegra_sdhci_platform_data dalmore_tegra_sdhci_platform_data0;
122
123 /* Baseband IDs */
124 enum tegra_bb_type {
125         TEGRA_BB_NEMO = 1,
126 };
127
128 #define UTMI1_PORT_OWNER_XUSB   0x1
129 #define UTMI2_PORT_OWNER_XUSB   0x2
130 #define HSIC1_PORT_OWNER_XUSB   0x4
131
132 #endif