Merge branches 'clks' and 'pnx' into devel
[linux-3.10.git] / arch / arm / mach-mx25 / clock.c
1 /*
2  * Copyright (C) 2009 by Sascha Hauer, Pengutronix
3  *
4  * This program is free software; you can redistribute it and/or
5  * modify it under the terms of the GNU General Public License
6  * as published by the Free Software Foundation; either version 2
7  * of the License, or (at your option) any later version.
8  * This program is distributed in the hope that it will be useful,
9  * but WITHOUT ANY WARRANTY; without even the implied warranty of
10  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
11  * GNU General Public License for more details.
12  *
13  * You should have received a copy of the GNU General Public License
14  * along with this program; if not, write to the Free Software
15  * Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston,
16  * MA 02110-1301, USA.
17  */
18
19 #include <linux/kernel.h>
20 #include <linux/init.h>
21 #include <linux/list.h>
22 #include <linux/clk.h>
23 #include <linux/io.h>
24
25 #include <asm/clkdev.h>
26
27 #include <mach/clock.h>
28 #include <mach/hardware.h>
29 #include <mach/common.h>
30 #include <mach/mx25.h>
31
32 #define CRM_BASE        MX25_IO_ADDRESS(MX25_CRM_BASE_ADDR)
33
34 #define CCM_MPCTL       0x00
35 #define CCM_UPCTL       0x04
36 #define CCM_CCTL        0x08
37 #define CCM_CGCR0       0x0C
38 #define CCM_CGCR1       0x10
39 #define CCM_CGCR2       0x14
40 #define CCM_PCDR0       0x18
41 #define CCM_PCDR1       0x1C
42 #define CCM_PCDR2       0x20
43 #define CCM_PCDR3       0x24
44 #define CCM_RCSR        0x28
45 #define CCM_CRDR        0x2C
46 #define CCM_DCVR0       0x30
47 #define CCM_DCVR1       0x34
48 #define CCM_DCVR2       0x38
49 #define CCM_DCVR3       0x3c
50 #define CCM_LTR0        0x40
51 #define CCM_LTR1        0x44
52 #define CCM_LTR2        0x48
53 #define CCM_LTR3        0x4c
54
55 static unsigned long get_rate_mpll(void)
56 {
57         ulong mpctl = __raw_readl(CRM_BASE + CCM_MPCTL);
58
59         return mxc_decode_pll(mpctl, 24000000);
60 }
61
62 static unsigned long get_rate_upll(void)
63 {
64         ulong mpctl = __raw_readl(CRM_BASE + CCM_UPCTL);
65
66         return mxc_decode_pll(mpctl, 24000000);
67 }
68
69 unsigned long get_rate_arm(struct clk *clk)
70 {
71         unsigned long cctl = readl(CRM_BASE + CCM_CCTL);
72         unsigned long rate = get_rate_mpll();
73
74         if (cctl & (1 << 14))
75                 rate = (rate * 3) >> 1;
76
77         return rate / ((cctl >> 30) + 1);
78 }
79
80 static unsigned long get_rate_ahb(struct clk *clk)
81 {
82         unsigned long cctl = readl(CRM_BASE + CCM_CCTL);
83
84         return get_rate_arm(NULL) / (((cctl >> 28) & 0x3) + 1);
85 }
86
87 static unsigned long get_rate_ipg(struct clk *clk)
88 {
89         return get_rate_ahb(NULL) >> 1;
90 }
91
92 static unsigned long get_rate_per(int per)
93 {
94         unsigned long ofs = (per & 0x3) * 8;
95         unsigned long reg = per & ~0x3;
96         unsigned long val = (readl(CRM_BASE + CCM_PCDR0 + reg) >> ofs) & 0x3f;
97         unsigned long fref;
98
99         if (readl(CRM_BASE + 0x64) & (1 << per))
100                 fref = get_rate_upll();
101         else
102                 fref = get_rate_ipg(NULL);
103
104         return fref / (val + 1);
105 }
106
107 static unsigned long get_rate_uart(struct clk *clk)
108 {
109         return get_rate_per(15);
110 }
111
112 static unsigned long get_rate_i2c(struct clk *clk)
113 {
114         return get_rate_per(6);
115 }
116
117 static unsigned long get_rate_nfc(struct clk *clk)
118 {
119         return get_rate_per(8);
120 }
121
122 static unsigned long get_rate_otg(struct clk *clk)
123 {
124         return 48000000; /* FIXME */
125 }
126
127 static int clk_cgcr_enable(struct clk *clk)
128 {
129         u32 reg;
130
131         reg = __raw_readl(clk->enable_reg);
132         reg |= 1 << clk->enable_shift;
133         __raw_writel(reg, clk->enable_reg);
134
135         return 0;
136 }
137
138 static void clk_cgcr_disable(struct clk *clk)
139 {
140         u32 reg;
141
142         reg = __raw_readl(clk->enable_reg);
143         reg &= ~(1 << clk->enable_shift);
144         __raw_writel(reg, clk->enable_reg);
145 }
146
147 #define DEFINE_CLOCK(name, i, er, es, gr, sr)           \
148         static struct clk name = {                      \
149                 .id             = i,                    \
150                 .enable_reg     = CRM_BASE + er,        \
151                 .enable_shift   = es,                   \
152                 .get_rate       = gr,                   \
153                 .set_rate       = sr,                   \
154                 .enable         = clk_cgcr_enable,      \
155                 .disable        = clk_cgcr_disable,     \
156         }
157
158 DEFINE_CLOCK(gpt_clk,    0, CCM_CGCR0,  5, get_rate_ipg, NULL);
159 DEFINE_CLOCK(cspi1_clk,  0, CCM_CGCR1,  5, get_rate_ipg, NULL);
160 DEFINE_CLOCK(cspi2_clk,  0, CCM_CGCR1,  6, get_rate_ipg, NULL);
161 DEFINE_CLOCK(cspi3_clk,  0, CCM_CGCR1,  7, get_rate_ipg, NULL);
162 DEFINE_CLOCK(uart1_clk,  0, CCM_CGCR2, 14, get_rate_uart, NULL);
163 DEFINE_CLOCK(uart2_clk,  0, CCM_CGCR2, 15, get_rate_uart, NULL);
164 DEFINE_CLOCK(uart3_clk,  0, CCM_CGCR2, 16, get_rate_uart, NULL);
165 DEFINE_CLOCK(uart4_clk,  0, CCM_CGCR2, 17, get_rate_uart, NULL);
166 DEFINE_CLOCK(uart5_clk,  0, CCM_CGCR2, 18, get_rate_uart, NULL);
167 DEFINE_CLOCK(nfc_clk,    0, CCM_CGCR0,  8, get_rate_nfc, NULL);
168 DEFINE_CLOCK(usbotg_clk, 0, CCM_CGCR0, 28, get_rate_otg, NULL);
169 DEFINE_CLOCK(pwm1_clk,   0, CCM_CGCR1, 31, get_rate_ipg, NULL);
170 DEFINE_CLOCK(pwm2_clk,   0, CCM_CGCR2,  0, get_rate_ipg, NULL);
171 DEFINE_CLOCK(pwm3_clk,   0, CCM_CGCR2,  1, get_rate_ipg, NULL);
172 DEFINE_CLOCK(pwm4_clk,   0, CCM_CGCR2,  2, get_rate_ipg, NULL);
173 DEFINE_CLOCK(kpp_clk,    0, CCM_CGCR1, 28, get_rate_ipg, NULL);
174 DEFINE_CLOCK(tsc_clk,    0, CCM_CGCR2, 13, get_rate_ipg, NULL);
175 DEFINE_CLOCK(i2c_clk,    0, CCM_CGCR0,  6, get_rate_i2c, NULL);
176 DEFINE_CLOCK(fec_clk,    0, CCM_CGCR0, 23, get_rate_ipg, NULL);
177
178 #define _REGISTER_CLOCK(d, n, c)        \
179         {                               \
180                 .dev_id = d,            \
181                 .con_id = n,            \
182                 .clk = &c,              \
183         },
184
185 static struct clk_lookup lookups[] = {
186         _REGISTER_CLOCK("imx-uart.0", NULL, uart1_clk)
187         _REGISTER_CLOCK("imx-uart.1", NULL, uart2_clk)
188         _REGISTER_CLOCK("imx-uart.2", NULL, uart3_clk)
189         _REGISTER_CLOCK("imx-uart.3", NULL, uart4_clk)
190         _REGISTER_CLOCK("imx-uart.4", NULL, uart5_clk)
191         _REGISTER_CLOCK("mxc-ehci.0", "usb", usbotg_clk)
192         _REGISTER_CLOCK("mxc-ehci.1", "usb", usbotg_clk)
193         _REGISTER_CLOCK("mxc-ehci.2", "usb", usbotg_clk)
194         _REGISTER_CLOCK("fsl-usb2-udc", "usb", usbotg_clk)
195         _REGISTER_CLOCK("mxc_nand.0", NULL, nfc_clk)
196         _REGISTER_CLOCK("spi_imx.0", NULL, cspi1_clk)
197         _REGISTER_CLOCK("spi_imx.1", NULL, cspi2_clk)
198         _REGISTER_CLOCK("spi_imx.2", NULL, cspi3_clk)
199         _REGISTER_CLOCK("mxc_pwm.0", NULL, pwm1_clk)
200         _REGISTER_CLOCK("mxc_pwm.1", NULL, pwm2_clk)
201         _REGISTER_CLOCK("mxc_pwm.2", NULL, pwm3_clk)
202         _REGISTER_CLOCK("mxc_pwm.3", NULL, pwm4_clk)
203         _REGISTER_CLOCK("mxc-keypad", NULL, kpp_clk)
204         _REGISTER_CLOCK("mx25-adc", NULL, tsc_clk)
205         _REGISTER_CLOCK("imx-i2c.0", NULL, i2c_clk)
206         _REGISTER_CLOCK("imx-i2c.1", NULL, i2c_clk)
207         _REGISTER_CLOCK("imx-i2c.2", NULL, i2c_clk)
208         _REGISTER_CLOCK("fec.0", NULL, fec_clk)
209 };
210
211 int __init mx25_clocks_init(unsigned long fref)
212 {
213         clkdev_add_table(lookups, ARRAY_SIZE(lookups));
214         mxc_timer_init(&gpt_clk, MX25_IO_ADDRESS(MX25_GPT1_BASE_ADDR), 54);
215
216         return 0;
217 }