arm: Invalidate BTB on prefetch abort outside of user mapping on Cortex A8, A9, A12...
[linux-3.10.git] / arch / arm / include / asm / cp15.h
1 #ifndef __ASM_ARM_CP15_H
2 #define __ASM_ARM_CP15_H
3
4 #include <asm/barrier.h>
5
6 /*
7  * CR1 bits (CP#15 CR1)
8  */
9 #define CR_M    (1 << 0)        /* MMU enable                           */
10 #define CR_A    (1 << 1)        /* Alignment abort enable               */
11 #define CR_C    (1 << 2)        /* Dcache enable                        */
12 #define CR_W    (1 << 3)        /* Write buffer enable                  */
13 #define CR_P    (1 << 4)        /* 32-bit exception handler             */
14 #define CR_D    (1 << 5)        /* 32-bit data address range            */
15 #define CR_L    (1 << 6)        /* Implementation defined               */
16 #define CR_B    (1 << 7)        /* Big endian                           */
17 #define CR_S    (1 << 8)        /* System MMU protection                */
18 #define CR_R    (1 << 9)        /* ROM MMU protection                   */
19 #define CR_F    (1 << 10)       /* Implementation defined               */
20 #define CR_Z    (1 << 11)       /* Implementation defined               */
21 #define CR_I    (1 << 12)       /* Icache enable                        */
22 #define CR_V    (1 << 13)       /* Vectors relocated to 0xffff0000      */
23 #define CR_RR   (1 << 14)       /* Round Robin cache replacement        */
24 #define CR_L4   (1 << 15)       /* LDR pc can set T bit                 */
25 #define CR_DT   (1 << 16)
26 #define CR_IT   (1 << 18)
27 #define CR_ST   (1 << 19)
28 #define CR_FI   (1 << 21)       /* Fast interrupt (lower latency mode)  */
29 #define CR_U    (1 << 22)       /* Unaligned access operation           */
30 #define CR_XP   (1 << 23)       /* Extended page tables                 */
31 #define CR_VE   (1 << 24)       /* Vectored interrupts                  */
32 #define CR_EE   (1 << 25)       /* Exception (Big) Endian               */
33 #define CR_TRE  (1 << 28)       /* TEX remap enable                     */
34 #define CR_AFE  (1 << 29)       /* Access flag enable                   */
35 #define CR_TE   (1 << 30)       /* Thumb exception enable               */
36
37 #ifndef __ASSEMBLY__
38
39 #if __LINUX_ARM_ARCH__ >= 4
40 #define vectors_high()  (cr_alignment & CR_V)
41 #else
42 #define vectors_high()  (0)
43 #endif
44
45 #define __ACCESS_CP15(CRn, Op1, CRm, Op2)       \
46         "mrc", "mcr", __stringify(p15, Op1, %0, CRn, CRm, Op2), u32
47 #define __ACCESS_CP15_64(Op1, CRm)              \
48         "mrrc", "mcrr", __stringify(p15, Op1, %Q0, %R0, CRm), u64
49
50 #define __read_sysreg(r, w, c, t) ({                            \
51         t __val;                                                \
52         asm volatile(r " " c : "=r" (__val));                   \
53         __val;                                                  \
54 })
55 #define read_sysreg(...)                __read_sysreg(__VA_ARGS__)
56
57 #define __write_sysreg(v, r, w, c, t)   asm volatile(w " " c : : "r" ((t)(v)))
58 #define write_sysreg(v, ...)            __write_sysreg(v, __VA_ARGS__)
59
60 #ifdef CONFIG_CPU_CP15
61
62 #define __ACCESS_CP15(CRn, Op1, CRm, Op2)      \
63        "mrc", "mcr", __stringify(p15, Op1, %0, CRn, CRm, Op2), u32
64 #define __ACCESS_CP15_64(Op1, CRm)             \
65        "mrrc", "mcrr", __stringify(p15, Op1, %Q0, %R0, CRm), u64
66
67
68 #define BPIALL                          __ACCESS_CP15(c7, 0, c5, 6)
69
70 extern unsigned long cr_no_alignment;   /* defined in entry-armv.S */
71 extern unsigned long cr_alignment;      /* defined in entry-armv.S */
72
73 static inline unsigned int get_cr(void)
74 {
75         unsigned int val;
76         asm("mrc p15, 0, %0, c1, c0, 0  @ get CR" : "=r" (val) : : "cc");
77         return val;
78 }
79
80 static inline void set_cr(unsigned int val)
81 {
82         asm volatile("mcr p15, 0, %0, c1, c0, 0 @ set CR"
83           : : "r" (val) : "cc");
84         isb();
85 }
86
87 #ifndef CONFIG_SMP
88 extern void adjust_cr(unsigned long mask, unsigned long set);
89 #endif
90
91 #define CPACC_FULL(n)           (3 << (n * 2))
92 #define CPACC_SVC(n)            (1 << (n * 2))
93 #define CPACC_DISABLE(n)        (0 << (n * 2))
94
95 static inline unsigned int get_copro_access(void)
96 {
97         unsigned int val;
98         asm("mrc p15, 0, %0, c1, c0, 2 @ get copro access"
99           : "=r" (val) : : "cc");
100         return val;
101 }
102
103 static inline void set_copro_access(unsigned int val)
104 {
105         asm volatile("mcr p15, 0, %0, c1, c0, 2 @ set copro access"
106           : : "r" (val) : "cc");
107         isb();
108 }
109
110 #else /* ifdef CONFIG_CPU_CP15 */
111
112 /*
113  * cr_alignment and cr_no_alignment are tightly coupled to cp15 (at least in the
114  * minds of the developers). Yielding 0 for machines without a cp15 (and making
115  * it read-only) is fine for most cases and saves quite some #ifdeffery.
116  */
117 #define cr_no_alignment UL(0)
118 #define cr_alignment    UL(0)
119
120 #endif /* ifdef CONFIG_CPU_CP15 / else */
121
122 #endif /* ifndef __ASSEMBLY__ */
123
124 #endif