arm: tegra: fuse: replace globals with functions
[linux-3.10.git] / arch / arm / Kconfig
1 config ARM
2         bool
3         default y
4         select ARCH_BINFMT_ELF_RANDOMIZE_PIE
5         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
6         select ARCH_HAVE_CUSTOM_GPIO_H
7         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
8         select ARCH_WANT_IPC_PARSE_VERSION
9         select BUILDTIME_EXTABLE_SORT if MMU
10         select CPU_PM if (SUSPEND || CPU_IDLE)
11         select DCACHE_WORD_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && !CPU_BIG_ENDIAN && MMU
12         select GENERIC_ATOMIC64 if (CPU_V6 || !CPU_32v6K || !AEABI)
13         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
14         select GENERIC_IRQ_PROBE
15         select GENERIC_IRQ_SHOW
16         select GENERIC_PCI_IOMAP
17         select GENERIC_SMP_IDLE_THREAD
18         select GENERIC_IDLE_POLL_SETUP
19         select GENERIC_STRNCPY_FROM_USER
20         select GENERIC_STRNLEN_USER
21         select HARDIRQS_SW_RESEND
22         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL
23         select HAVE_ARCH_KGDB
24         select HAVE_ARCH_SECCOMP_FILTER
25         select HAVE_ARCH_TRACEHOOK
26         select HAVE_BPF_JIT
27         select HAVE_C_RECORDMCOUNT
28         select HAVE_DEBUG_KMEMLEAK
29         select HAVE_DMA_API_DEBUG
30         select HAVE_DMA_ATTRS
31         select HAVE_DMA_CONTIGUOUS if MMU
32         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL)
33         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
34         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
35         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
36         select HAVE_GENERIC_DMA_COHERENT
37         select HAVE_GENERIC_HARDIRQS
38         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
39         select HAVE_IDE if PCI || ISA || PCMCIA
40         select HAVE_IRQ_TIME_ACCOUNTING
41         select HAVE_KERNEL_GZIP
42         select HAVE_KERNEL_LZMA
43         select HAVE_KERNEL_LZO
44         select HAVE_KERNEL_XZ
45         select HAVE_KPROBES if !XIP_KERNEL
46         select HAVE_KRETPROBES if (HAVE_KPROBES)
47         select HAVE_MEMBLOCK
48         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
49         select HAVE_PERF_EVENTS
50         select HAVE_REGS_AND_STACK_ACCESS_API
51         select HAVE_SYSCALL_TRACEPOINTS
52         select HAVE_UID16
53         select KTIME_SCALAR
54         select PERF_USE_VMALLOC
55         select RTC_LIB
56         select SYS_SUPPORTS_APM_EMULATION
57         select HAVE_MOD_ARCH_SPECIFIC if ARM_UNWIND
58         select MODULES_USE_ELF_REL
59         select CLONE_BACKWARDS
60         select OLD_SIGSUSPEND3
61         select OLD_SIGACTION
62         select HAVE_CONTEXT_TRACKING
63         help
64           The ARM series is a line of low-power-consumption RISC chip designs
65           licensed by ARM Ltd and targeted at embedded applications and
66           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
67           manufactured, but legacy ARM-based PC hardware remains popular in
68           Europe.  There is an ARM Linux project with a web page at
69           <http://www.arm.linux.org.uk/>.
70
71 config ARM_HAS_SG_CHAIN
72         bool
73
74 config NEED_SG_DMA_LENGTH
75         bool
76
77 config ARM_DMA_USE_IOMMU
78         bool
79         select ARM_HAS_SG_CHAIN
80         select NEED_SG_DMA_LENGTH
81
82 if ARM_DMA_USE_IOMMU
83
84 config ARM_DMA_IOMMU_ALIGNMENT
85         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
86         range 4 9
87         default 8
88         help
89           DMA mapping framework by default aligns all buffers to the smallest
90           PAGE_SIZE order which is greater than or equal to the requested buffer
91           size. This works well for buffers up to a few hundreds kilobytes, but
92           for larger buffers it just a waste of address space. Drivers which has
93           relatively small addressing window (like 64Mib) might run out of
94           virtual space with just a few allocations.
95
96           With this parameter you can specify the maximum PAGE_SIZE order for
97           DMA IOMMU buffers. Larger buffers will be aligned only to this
98           specified order. The order is expressed as a power of two multiplied
99           by the PAGE_SIZE.
100
101 endif
102
103 config HAVE_PWM
104         bool
105
106 config MIGHT_HAVE_PCI
107         bool
108
109 config SYS_SUPPORTS_APM_EMULATION
110         bool
111
112 config HAVE_TCM
113         bool
114         select GENERIC_ALLOCATOR
115
116 config HAVE_PROC_CPU
117         bool
118
119 config NO_IOPORT
120         bool
121
122 config EISA
123         bool
124         ---help---
125           The Extended Industry Standard Architecture (EISA) bus was
126           developed as an open alternative to the IBM MicroChannel bus.
127
128           The EISA bus provided some of the features of the IBM MicroChannel
129           bus while maintaining backward compatibility with cards made for
130           the older ISA bus.  The EISA bus saw limited use between 1988 and
131           1995 when it was made obsolete by the PCI bus.
132
133           Say Y here if you are building a kernel for an EISA-based machine.
134
135           Otherwise, say N.
136
137 config SBUS
138         bool
139
140 config STACKTRACE_SUPPORT
141         bool
142         default y
143
144 config HAVE_LATENCYTOP_SUPPORT
145         bool
146         depends on !SMP
147         default y
148
149 config LOCKDEP_SUPPORT
150         bool
151         default y
152
153 config TRACE_IRQFLAGS_SUPPORT
154         bool
155         default y
156
157 config RWSEM_GENERIC_SPINLOCK
158         bool
159         default y
160
161 config RWSEM_XCHGADD_ALGORITHM
162         bool
163
164 config ARCH_HAS_ILOG2_U32
165         bool
166
167 config ARCH_HAS_ILOG2_U64
168         bool
169
170 config ARCH_HAS_CPUFREQ
171         bool
172         help
173           Internal node to signify that the ARCH has CPUFREQ support
174           and that the relevant menu configurations are displayed for
175           it.
176
177 config GENERIC_HWEIGHT
178         bool
179         default y
180
181 config GENERIC_CALIBRATE_DELAY
182         bool
183         default y
184
185 config ARCH_MAY_HAVE_PC_FDC
186         bool
187
188 config ZONE_DMA
189         bool
190
191 config NEED_DMA_MAP_STATE
192        def_bool y
193
194 config ARCH_HAS_DMA_SET_COHERENT_MASK
195         bool
196
197 config GENERIC_ISA_DMA
198         bool
199
200 config FIQ
201         bool
202
203 config NEED_RET_TO_USER
204         bool
205
206 config ARCH_MTD_XIP
207         bool
208
209 config ARCH_SUPPORTS_DEBUG_PAGEALLOC
210         def_bool y
211         depends on DEBUG_RODATA
212
213 config VECTORS_BASE
214         hex
215         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
216         default DRAM_BASE if REMAP_VECTORS_TO_RAM
217         default 0x00000000
218         help
219           The base address of exception vectors.  This must be two pages
220           in size.
221
222 config ARM_PATCH_PHYS_VIRT
223         bool "Patch physical to virtual translations at runtime" if EMBEDDED
224         default y
225         depends on !XIP_KERNEL && MMU
226         depends on !ARCH_REALVIEW || !SPARSEMEM
227         help
228           Patch phys-to-virt and virt-to-phys translation functions at
229           boot and module load time according to the position of the
230           kernel in system memory.
231
232           This can only be used with non-XIP MMU kernels where the base
233           of physical memory is at a 16MB boundary.
234
235           Only disable this option if you know that you do not require
236           this feature (eg, building a kernel for a single machine) and
237           you need to shrink the kernel to the minimal size.
238
239 config NEED_MACH_GPIO_H
240         bool
241         help
242           Select this when mach/gpio.h is required to provide special
243           definitions for this platform. The need for mach/gpio.h should
244           be avoided when possible.
245
246 config NEED_MACH_IO_H
247         bool
248         help
249           Select this when mach/io.h is required to provide special
250           definitions for this platform.  The need for mach/io.h should
251           be avoided when possible.
252
253 config NEED_MACH_MEMORY_H
254         bool
255         help
256           Select this when mach/memory.h is required to provide special
257           definitions for this platform.  The need for mach/memory.h should
258           be avoided when possible.
259
260 config PHYS_OFFSET
261         hex "Physical address of main memory" if MMU
262         depends on !ARM_PATCH_PHYS_VIRT && !NEED_MACH_MEMORY_H
263         default DRAM_BASE if !MMU
264         help
265           Please provide the physical address corresponding to the
266           location of main memory in your system.
267
268 config GENERIC_BUG
269         def_bool y
270         depends on BUG
271
272 source "init/Kconfig"
273
274 source "kernel/Kconfig.freezer"
275
276 menu "System Type"
277
278 config MMU
279         bool "MMU-based Paged Memory Management Support"
280         default y
281         help
282           Select if you want MMU-based virtualised addressing space
283           support by paged memory management. If unsure, say 'Y'.
284
285 #
286 # The "ARM system type" choice list is ordered alphabetically by option
287 # text.  Please add new entries in the option alphabetic order.
288 #
289 choice
290         prompt "ARM system type"
291         default ARCH_VERSATILE if !MMU
292         default ARCH_MULTIPLATFORM if MMU
293
294 config ARCH_MULTIPLATFORM
295         bool "Allow multiple platforms to be selected"
296         depends on MMU
297         select ARM_PATCH_PHYS_VIRT
298         select AUTO_ZRELADDR
299         select COMMON_CLK
300         select MULTI_IRQ_HANDLER
301         select SPARSE_IRQ
302         select USE_OF
303
304 config ARCH_INTEGRATOR
305         bool "ARM Ltd. Integrator family"
306         select ARCH_HAS_CPUFREQ
307         select ARM_AMBA
308         select COMMON_CLK
309         select COMMON_CLK_VERSATILE
310         select GENERIC_CLOCKEVENTS
311         select HAVE_TCM
312         select ICST
313         select MULTI_IRQ_HANDLER
314         select NEED_MACH_MEMORY_H
315         select PLAT_VERSATILE
316         select SPARSE_IRQ
317         select VERSATILE_FPGA_IRQ
318         help
319           Support for ARM's Integrator platform.
320
321 config ARCH_REALVIEW
322         bool "ARM Ltd. RealView family"
323         select ARCH_WANT_OPTIONAL_GPIOLIB
324         select ARM_AMBA
325         select ARM_TIMER_SP804
326         select COMMON_CLK
327         select COMMON_CLK_VERSATILE
328         select GENERIC_CLOCKEVENTS
329         select GPIO_PL061 if GPIOLIB
330         select ICST
331         select NEED_MACH_MEMORY_H
332         select PLAT_VERSATILE
333         select PLAT_VERSATILE_CLCD
334         help
335           This enables support for ARM Ltd RealView boards.
336
337 config ARCH_VERSATILE
338         bool "ARM Ltd. Versatile family"
339         select ARCH_WANT_OPTIONAL_GPIOLIB
340         select ARM_AMBA
341         select ARM_TIMER_SP804
342         select ARM_VIC
343         select CLKDEV_LOOKUP
344         select GENERIC_CLOCKEVENTS
345         select HAVE_MACH_CLKDEV
346         select ICST
347         select PLAT_VERSATILE
348         select PLAT_VERSATILE_CLCD
349         select PLAT_VERSATILE_CLOCK
350         select VERSATILE_FPGA_IRQ
351         help
352           This enables support for ARM Ltd Versatile board.
353
354 config ARCH_AT91
355         bool "Atmel AT91"
356         select ARCH_REQUIRE_GPIOLIB
357         select CLKDEV_LOOKUP
358         select HAVE_CLK
359         select IRQ_DOMAIN
360         select NEED_MACH_GPIO_H
361         select NEED_MACH_IO_H if PCCARD
362         select PINCTRL
363         select PINCTRL_AT91 if USE_OF
364         help
365           This enables support for systems based on Atmel
366           AT91RM9200 and AT91SAM9* processors.
367
368 config ARCH_CLPS711X
369         bool "Cirrus Logic CLPS711x/EP721x/EP731x-based"
370         select ARCH_REQUIRE_GPIOLIB
371         select AUTO_ZRELADDR
372         select CLKDEV_LOOKUP
373         select COMMON_CLK
374         select CPU_ARM720T
375         select GENERIC_CLOCKEVENTS
376         select MULTI_IRQ_HANDLER
377         select NEED_MACH_MEMORY_H
378         select SPARSE_IRQ
379         help
380           Support for Cirrus Logic 711x/721x/731x based boards.
381
382 config ARCH_GEMINI
383         bool "Cortina Systems Gemini"
384         select ARCH_REQUIRE_GPIOLIB
385         select ARCH_USES_GETTIMEOFFSET
386         select NEED_MACH_GPIO_H
387         select CPU_FA526
388         help
389           Support for the Cortina Systems Gemini family SoCs
390
391 config ARCH_EBSA110
392         bool "EBSA-110"
393         select ARCH_USES_GETTIMEOFFSET
394         select CPU_SA110
395         select ISA
396         select NEED_MACH_IO_H
397         select NEED_MACH_MEMORY_H
398         select NO_IOPORT
399         help
400           This is an evaluation board for the StrongARM processor available
401           from Digital. It has limited hardware on-board, including an
402           Ethernet interface, two PCMCIA sockets, two serial ports and a
403           parallel port.
404
405 config ARCH_EP93XX
406         bool "EP93xx-based"
407         select ARCH_HAS_HOLES_MEMORYMODEL
408         select ARCH_REQUIRE_GPIOLIB
409         select ARCH_USES_GETTIMEOFFSET
410         select ARM_AMBA
411         select ARM_VIC
412         select CLKDEV_LOOKUP
413         select CPU_ARM920T
414         select NEED_MACH_MEMORY_H
415         help
416           This enables support for the Cirrus EP93xx series of CPUs.
417
418 config ARCH_FOOTBRIDGE
419         bool "FootBridge"
420         select CPU_SA110
421         select FOOTBRIDGE
422         select GENERIC_CLOCKEVENTS
423         select HAVE_IDE
424         select NEED_MACH_IO_H if !MMU
425         select NEED_MACH_MEMORY_H
426         help
427           Support for systems based on the DC21285 companion chip
428           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
429
430 config ARCH_NETX
431         bool "Hilscher NetX based"
432         select ARM_VIC
433         select CLKSRC_MMIO
434         select CPU_ARM926T
435         select GENERIC_CLOCKEVENTS
436         help
437           This enables support for systems based on the Hilscher NetX Soc
438
439 config ARCH_IOP13XX
440         bool "IOP13xx-based"
441         depends on MMU
442         select ARCH_SUPPORTS_MSI
443         select CPU_XSC3
444         select NEED_MACH_MEMORY_H
445         select NEED_RET_TO_USER
446         select PCI
447         select PLAT_IOP
448         select VMSPLIT_1G
449         help
450           Support for Intel's IOP13XX (XScale) family of processors.
451
452 config ARCH_IOP32X
453         bool "IOP32x-based"
454         depends on MMU
455         select ARCH_REQUIRE_GPIOLIB
456         select CPU_XSCALE
457         select NEED_MACH_GPIO_H
458         select NEED_RET_TO_USER
459         select PCI
460         select PLAT_IOP
461         help
462           Support for Intel's 80219 and IOP32X (XScale) family of
463           processors.
464
465 config ARCH_IOP33X
466         bool "IOP33x-based"
467         depends on MMU
468         select ARCH_REQUIRE_GPIOLIB
469         select CPU_XSCALE
470         select NEED_MACH_GPIO_H
471         select NEED_RET_TO_USER
472         select PCI
473         select PLAT_IOP
474         help
475           Support for Intel's IOP33X (XScale) family of processors.
476
477 config ARCH_IXP4XX
478         bool "IXP4xx-based"
479         depends on MMU
480         select ARCH_HAS_DMA_SET_COHERENT_MASK
481         select ARCH_REQUIRE_GPIOLIB
482         select CLKSRC_MMIO
483         select CPU_XSCALE
484         select DMABOUNCE if PCI
485         select GENERIC_CLOCKEVENTS
486         select MIGHT_HAVE_PCI
487         select NEED_MACH_IO_H
488         select USB_EHCI_BIG_ENDIAN_MMIO
489         select USB_EHCI_BIG_ENDIAN_DESC
490         help
491           Support for Intel's IXP4XX (XScale) family of processors.
492
493 config ARCH_DOVE
494         bool "Marvell Dove"
495         select ARCH_REQUIRE_GPIOLIB
496         select CPU_PJ4
497         select GENERIC_CLOCKEVENTS
498         select MIGHT_HAVE_PCI
499         select PINCTRL
500         select PINCTRL_DOVE
501         select PLAT_ORION_LEGACY
502         select USB_ARCH_HAS_EHCI
503         select MVEBU_MBUS
504         help
505           Support for the Marvell Dove SoC 88AP510
506
507 config ARCH_KIRKWOOD
508         bool "Marvell Kirkwood"
509         select ARCH_REQUIRE_GPIOLIB
510         select CPU_FEROCEON
511         select GENERIC_CLOCKEVENTS
512         select PCI
513         select PCI_QUIRKS
514         select PINCTRL
515         select PINCTRL_KIRKWOOD
516         select PLAT_ORION_LEGACY
517         select MVEBU_MBUS
518         help
519           Support for the following Marvell Kirkwood series SoCs:
520           88F6180, 88F6192 and 88F6281.
521
522 config ARCH_MV78XX0
523         bool "Marvell MV78xx0"
524         select ARCH_REQUIRE_GPIOLIB
525         select CPU_FEROCEON
526         select GENERIC_CLOCKEVENTS
527         select PCI
528         select PLAT_ORION_LEGACY
529         select MVEBU_MBUS
530         help
531           Support for the following Marvell MV78xx0 series SoCs:
532           MV781x0, MV782x0.
533
534 config ARCH_ORION5X
535         bool "Marvell Orion"
536         depends on MMU
537         select ARCH_REQUIRE_GPIOLIB
538         select CPU_FEROCEON
539         select GENERIC_CLOCKEVENTS
540         select PCI
541         select PLAT_ORION_LEGACY
542         select MVEBU_MBUS
543         help
544           Support for the following Marvell Orion 5x series SoCs:
545           Orion-1 (5181), Orion-VoIP (5181L), Orion-NAS (5182),
546           Orion-2 (5281), Orion-1-90 (6183).
547
548 config ARCH_MMP
549         bool "Marvell PXA168/910/MMP2"
550         depends on MMU
551         select ARCH_REQUIRE_GPIOLIB
552         select CLKDEV_LOOKUP
553         select GENERIC_ALLOCATOR
554         select GENERIC_CLOCKEVENTS
555         select GPIO_PXA
556         select IRQ_DOMAIN
557         select NEED_MACH_GPIO_H
558         select PINCTRL
559         select PLAT_PXA
560         select SPARSE_IRQ
561         help
562           Support for Marvell's PXA168/PXA910(MMP) and MMP2 processor line.
563
564 config ARCH_KS8695
565         bool "Micrel/Kendin KS8695"
566         select ARCH_REQUIRE_GPIOLIB
567         select CLKSRC_MMIO
568         select CPU_ARM922T
569         select GENERIC_CLOCKEVENTS
570         select NEED_MACH_MEMORY_H
571         help
572           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
573           System-on-Chip devices.
574
575 config ARCH_W90X900
576         bool "Nuvoton W90X900 CPU"
577         select ARCH_REQUIRE_GPIOLIB
578         select CLKDEV_LOOKUP
579         select CLKSRC_MMIO
580         select CPU_ARM926T
581         select GENERIC_CLOCKEVENTS
582         help
583           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
584           At present, the w90x900 has been renamed nuc900, regarding
585           the ARM series product line, you can login the following
586           link address to know more.
587
588           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
589                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
590
591 config ARCH_LPC32XX
592         bool "NXP LPC32XX"
593         select ARCH_REQUIRE_GPIOLIB
594         select ARM_AMBA
595         select CLKDEV_LOOKUP
596         select CLKSRC_MMIO
597         select CPU_ARM926T
598         select GENERIC_CLOCKEVENTS
599         select HAVE_IDE
600         select HAVE_PWM
601         select USB_ARCH_HAS_OHCI
602         select USE_OF
603         help
604           Support for the NXP LPC32XX family of processors
605
606 config ARCH_TEGRA
607         bool "NVIDIA Tegra"
608         select ARCH_HAS_CPUFREQ
609         select ARCH_REQUIRE_GPIOLIB
610         select CLKDEV_LOOKUP
611         select CLKSRC_MMIO
612         select GENERIC_CLOCKEVENTS
613         select HAVE_CLK
614         select HAVE_SMP
615         select MIGHT_HAVE_CACHE_L2X0
616         select NEED_MACH_MEMORY_H
617         select USE_OF
618         select FIQ
619         select PCI
620         select CPU_IDLE_MULTIPLE_DRIVERS
621         help
622           This enables support for NVIDIA Tegra based systems (Tegra APX,
623           Tegra 6xx and Tegra 2 series).
624
625 config ARCH_PXA
626         bool "PXA2xx/PXA3xx-based"
627         depends on MMU
628         select ARCH_HAS_CPUFREQ
629         select ARCH_MTD_XIP
630         select ARCH_REQUIRE_GPIOLIB
631         select ARM_CPU_SUSPEND if PM
632         select AUTO_ZRELADDR
633         select CLKDEV_LOOKUP
634         select CLKSRC_MMIO
635         select GENERIC_CLOCKEVENTS
636         select GPIO_PXA
637         select HAVE_IDE
638         select MULTI_IRQ_HANDLER
639         select NEED_MACH_GPIO_H
640         select PLAT_PXA
641         select SPARSE_IRQ
642         help
643           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
644
645 config ARCH_MSM
646         bool "Qualcomm MSM"
647         select ARCH_REQUIRE_GPIOLIB
648         select CLKDEV_LOOKUP
649         select GENERIC_CLOCKEVENTS
650         select HAVE_CLK
651         help
652           Support for Qualcomm MSM/QSD based systems.  This runs on the
653           apps processor of the MSM/QSD and depends on a shared memory
654           interface to the modem processor which runs the baseband
655           stack and controls some vital subsystems
656           (clock and power control, etc).
657
658 config ARCH_SHMOBILE
659         bool "Renesas SH-Mobile / R-Mobile"
660         select CLKDEV_LOOKUP
661         select GENERIC_CLOCKEVENTS
662         select HAVE_CLK
663         select HAVE_MACH_CLKDEV
664         select HAVE_SMP
665         select MIGHT_HAVE_CACHE_L2X0
666         select MULTI_IRQ_HANDLER
667         select NEED_MACH_MEMORY_H
668         select NO_IOPORT
669         select PINCTRL if ARCH_WANT_OPTIONAL_GPIOLIB
670         select PM_GENERIC_DOMAINS if PM
671         select SPARSE_IRQ
672         help
673           Support for Renesas's SH-Mobile and R-Mobile ARM platforms.
674
675 config ARCH_RPC
676         bool "RiscPC"
677         select ARCH_ACORN
678         select ARCH_MAY_HAVE_PC_FDC
679         select ARCH_SPARSEMEM_ENABLE
680         select ARCH_USES_GETTIMEOFFSET
681         select FIQ
682         select HAVE_IDE
683         select HAVE_PATA_PLATFORM
684         select ISA_DMA_API
685         select NEED_MACH_IO_H
686         select NEED_MACH_MEMORY_H
687         select NO_IOPORT
688         select VIRT_TO_BUS
689         help
690           On the Acorn Risc-PC, Linux can support the internal IDE disk and
691           CD-ROM interface, serial and parallel port, and the floppy drive.
692
693 config ARCH_SA1100
694         bool "SA1100-based"
695         select ARCH_HAS_CPUFREQ
696         select ARCH_MTD_XIP
697         select ARCH_REQUIRE_GPIOLIB
698         select ARCH_SPARSEMEM_ENABLE
699         select CLKDEV_LOOKUP
700         select CLKSRC_MMIO
701         select CPU_FREQ
702         select CPU_SA1100
703         select GENERIC_CLOCKEVENTS
704         select HAVE_IDE
705         select ISA
706         select NEED_MACH_GPIO_H
707         select NEED_MACH_MEMORY_H
708         select SPARSE_IRQ
709         help
710           Support for StrongARM 11x0 based boards.
711
712 config ARCH_S3C24XX
713         bool "Samsung S3C24XX SoCs"
714         select ARCH_HAS_CPUFREQ
715         select ARCH_REQUIRE_GPIOLIB
716         select CLKDEV_LOOKUP
717         select CLKSRC_MMIO
718         select GENERIC_CLOCKEVENTS
719         select HAVE_CLK
720         select HAVE_S3C2410_I2C if I2C
721         select HAVE_S3C2410_WATCHDOG if WATCHDOG
722         select HAVE_S3C_RTC if RTC_CLASS
723         select MULTI_IRQ_HANDLER
724         select NEED_MACH_GPIO_H
725         select NEED_MACH_IO_H
726         help
727           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
728           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
729           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
730           Samsung SMDK2410 development board (and derivatives).
731
732 config ARCH_S3C64XX
733         bool "Samsung S3C64XX"
734         select ARCH_HAS_CPUFREQ
735         select ARCH_REQUIRE_GPIOLIB
736         select ARM_VIC
737         select CLKDEV_LOOKUP
738         select CLKSRC_MMIO
739         select CPU_V6
740         select GENERIC_CLOCKEVENTS
741         select HAVE_CLK
742         select HAVE_S3C2410_I2C if I2C
743         select HAVE_S3C2410_WATCHDOG if WATCHDOG
744         select HAVE_TCM
745         select NEED_MACH_GPIO_H
746         select NO_IOPORT
747         select PLAT_SAMSUNG
748         select S3C_DEV_NAND
749         select S3C_GPIO_TRACK
750         select SAMSUNG_CLKSRC
751         select SAMSUNG_GPIOLIB_4BIT
752         select SAMSUNG_IRQ_VIC_TIMER
753         select USB_ARCH_HAS_OHCI
754         help
755           Samsung S3C64XX series based systems
756
757 config ARCH_S5P64X0
758         bool "Samsung S5P6440 S5P6450"
759         select CLKDEV_LOOKUP
760         select CLKSRC_MMIO
761         select CPU_V6
762         select GENERIC_CLOCKEVENTS
763         select HAVE_CLK
764         select HAVE_S3C2410_I2C if I2C
765         select HAVE_S3C2410_WATCHDOG if WATCHDOG
766         select HAVE_S3C_RTC if RTC_CLASS
767         select NEED_MACH_GPIO_H
768         help
769           Samsung S5P64X0 CPU based systems, such as the Samsung SMDK6440,
770           SMDK6450.
771
772 config ARCH_S5PC100
773         bool "Samsung S5PC100"
774         select ARCH_REQUIRE_GPIOLIB
775         select CLKDEV_LOOKUP
776         select CLKSRC_MMIO
777         select CPU_V7
778         select GENERIC_CLOCKEVENTS
779         select HAVE_CLK
780         select HAVE_S3C2410_I2C if I2C
781         select HAVE_S3C2410_WATCHDOG if WATCHDOG
782         select HAVE_S3C_RTC if RTC_CLASS
783         select NEED_MACH_GPIO_H
784         help
785           Samsung S5PC100 series based systems
786
787 config ARCH_S5PV210
788         bool "Samsung S5PV210/S5PC110"
789         select ARCH_HAS_CPUFREQ
790         select ARCH_HAS_HOLES_MEMORYMODEL
791         select ARCH_SPARSEMEM_ENABLE
792         select CLKDEV_LOOKUP
793         select CLKSRC_MMIO
794         select CPU_V7
795         select GENERIC_CLOCKEVENTS
796         select HAVE_CLK
797         select HAVE_S3C2410_I2C if I2C
798         select HAVE_S3C2410_WATCHDOG if WATCHDOG
799         select HAVE_S3C_RTC if RTC_CLASS
800         select NEED_MACH_GPIO_H
801         select NEED_MACH_MEMORY_H
802         help
803           Samsung S5PV210/S5PC110 series based systems
804
805 config ARCH_EXYNOS
806         bool "Samsung EXYNOS"
807         select ARCH_HAS_CPUFREQ
808         select ARCH_HAS_HOLES_MEMORYMODEL
809         select ARCH_SPARSEMEM_ENABLE
810         select CLKDEV_LOOKUP
811         select COMMON_CLK
812         select CPU_V7
813         select GENERIC_CLOCKEVENTS
814         select HAVE_CLK
815         select HAVE_S3C2410_I2C if I2C
816         select HAVE_S3C2410_WATCHDOG if WATCHDOG
817         select HAVE_S3C_RTC if RTC_CLASS
818         select NEED_MACH_GPIO_H
819         select NEED_MACH_MEMORY_H
820         help
821           Support for SAMSUNG's EXYNOS SoCs (EXYNOS4/5)
822
823 config ARCH_SHARK
824         bool "Shark"
825         select ARCH_USES_GETTIMEOFFSET
826         select CPU_SA110
827         select ISA
828         select ISA_DMA
829         select NEED_MACH_MEMORY_H
830         select PCI
831         select VIRT_TO_BUS
832         select ZONE_DMA
833         help
834           Support for the StrongARM based Digital DNARD machine, also known
835           as "Shark" (<http://www.shark-linux.de/shark.html>).
836
837 config ARCH_U300
838         bool "ST-Ericsson U300 Series"
839         depends on MMU
840         select ARCH_REQUIRE_GPIOLIB
841         select ARM_AMBA
842         select ARM_PATCH_PHYS_VIRT
843         select ARM_VIC
844         select CLKDEV_LOOKUP
845         select CLKSRC_MMIO
846         select COMMON_CLK
847         select CPU_ARM926T
848         select GENERIC_CLOCKEVENTS
849         select HAVE_TCM
850         select SPARSE_IRQ
851         help
852           Support for ST-Ericsson U300 series mobile platforms.
853
854 config ARCH_DAVINCI
855         bool "TI DaVinci"
856         select ARCH_HAS_HOLES_MEMORYMODEL
857         select ARCH_REQUIRE_GPIOLIB
858         select CLKDEV_LOOKUP
859         select GENERIC_ALLOCATOR
860         select GENERIC_CLOCKEVENTS
861         select GENERIC_IRQ_CHIP
862         select HAVE_IDE
863         select NEED_MACH_GPIO_H
864         select USE_OF
865         select ZONE_DMA
866         help
867           Support for TI's DaVinci platform.
868
869 config ARCH_OMAP1
870         bool "TI OMAP1"
871         depends on MMU
872         select ARCH_HAS_CPUFREQ
873         select ARCH_HAS_HOLES_MEMORYMODEL
874         select ARCH_OMAP
875         select ARCH_REQUIRE_GPIOLIB
876         select CLKDEV_LOOKUP
877         select CLKSRC_MMIO
878         select GENERIC_CLOCKEVENTS
879         select GENERIC_IRQ_CHIP
880         select HAVE_CLK
881         select HAVE_IDE
882         select IRQ_DOMAIN
883         select NEED_MACH_IO_H if PCCARD
884         select NEED_MACH_MEMORY_H
885         help
886           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
887
888 endchoice
889
890 menu "Multiple platform selection"
891         depends on ARCH_MULTIPLATFORM
892
893 comment "CPU Core family selection"
894
895 config ARCH_MULTI_V4
896         bool "ARMv4 based platforms (FA526, StrongARM)"
897         depends on !ARCH_MULTI_V6_V7
898         select ARCH_MULTI_V4_V5
899
900 config ARCH_MULTI_V4T
901         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
902         depends on !ARCH_MULTI_V6_V7
903         select ARCH_MULTI_V4_V5
904
905 config ARCH_MULTI_V5
906         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
907         depends on !ARCH_MULTI_V6_V7
908         select ARCH_MULTI_V4_V5
909
910 config ARCH_MULTI_V4_V5
911         bool
912
913 config ARCH_MULTI_V6
914         bool "ARMv6 based platforms (ARM11)"
915         select ARCH_MULTI_V6_V7
916         select CPU_V6
917
918 config ARCH_MULTI_V7
919         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
920         default y
921         select ARCH_MULTI_V6_V7
922         select CPU_V7
923
924 config ARCH_MULTI_V6_V7
925         bool
926
927 config ARCH_MULTI_CPU_AUTO
928         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
929         select ARCH_MULTI_V5
930
931 endmenu
932
933 #
934 # This is sorted alphabetically by mach-* pathname.  However, plat-*
935 # Kconfigs may be included either alphabetically (according to the
936 # plat- suffix) or along side the corresponding mach-* source.
937 #
938 source "arch/arm/mach-mvebu/Kconfig"
939
940 source "arch/arm/mach-at91/Kconfig"
941
942 source "arch/arm/mach-bcm/Kconfig"
943
944 source "arch/arm/mach-bcm2835/Kconfig"
945
946 source "arch/arm/mach-clps711x/Kconfig"
947
948 source "arch/arm/mach-cns3xxx/Kconfig"
949
950 source "arch/arm/mach-davinci/Kconfig"
951
952 source "arch/arm/mach-dove/Kconfig"
953
954 source "arch/arm/mach-ep93xx/Kconfig"
955
956 source "arch/arm/mach-footbridge/Kconfig"
957
958 source "arch/arm/mach-gemini/Kconfig"
959
960 source "arch/arm/mach-highbank/Kconfig"
961
962 source "arch/arm/mach-integrator/Kconfig"
963
964 source "arch/arm/mach-iop32x/Kconfig"
965
966 source "arch/arm/mach-iop33x/Kconfig"
967
968 source "arch/arm/mach-iop13xx/Kconfig"
969
970 source "arch/arm/mach-ixp4xx/Kconfig"
971
972 source "arch/arm/mach-kirkwood/Kconfig"
973
974 source "arch/arm/mach-ks8695/Kconfig"
975
976 source "arch/arm/mach-msm/Kconfig"
977
978 source "arch/arm/mach-mv78xx0/Kconfig"
979
980 source "arch/arm/mach-imx/Kconfig"
981
982 source "arch/arm/mach-mxs/Kconfig"
983
984 source "arch/arm/mach-netx/Kconfig"
985
986 source "arch/arm/mach-nomadik/Kconfig"
987
988 source "arch/arm/plat-omap/Kconfig"
989
990 source "arch/arm/mach-omap1/Kconfig"
991
992 source "arch/arm/mach-omap2/Kconfig"
993
994 source "arch/arm/mach-orion5x/Kconfig"
995
996 source "arch/arm/mach-picoxcell/Kconfig"
997
998 source "arch/arm/mach-pxa/Kconfig"
999 source "arch/arm/plat-pxa/Kconfig"
1000
1001 source "arch/arm/mach-mmp/Kconfig"
1002
1003 source "arch/arm/mach-realview/Kconfig"
1004
1005 source "arch/arm/mach-sa1100/Kconfig"
1006
1007 source "arch/arm/plat-samsung/Kconfig"
1008
1009 source "arch/arm/mach-socfpga/Kconfig"
1010
1011 source "arch/arm/mach-spear/Kconfig"
1012
1013 source "arch/arm/mach-s3c24xx/Kconfig"
1014
1015 if ARCH_S3C64XX
1016 source "arch/arm/mach-s3c64xx/Kconfig"
1017 endif
1018
1019 source "arch/arm/mach-s5p64x0/Kconfig"
1020
1021 source "arch/arm/mach-s5pc100/Kconfig"
1022
1023 source "arch/arm/mach-s5pv210/Kconfig"
1024
1025 source "arch/arm/mach-exynos/Kconfig"
1026
1027 source "arch/arm/mach-shmobile/Kconfig"
1028
1029 source "arch/arm/mach-sunxi/Kconfig"
1030
1031 source "arch/arm/mach-prima2/Kconfig"
1032
1033 source "arch/arm/mach-tegra/Kconfig"
1034
1035 source "arch/arm/mach-u300/Kconfig"
1036
1037 source "arch/arm/mach-ux500/Kconfig"
1038
1039 source "arch/arm/mach-versatile/Kconfig"
1040
1041 source "arch/arm/mach-vexpress/Kconfig"
1042 source "arch/arm/plat-versatile/Kconfig"
1043
1044 source "arch/arm/mach-virt/Kconfig"
1045
1046 source "arch/arm/mach-vt8500/Kconfig"
1047
1048 source "arch/arm/mach-w90x900/Kconfig"
1049
1050 source "arch/arm/mach-zynq/Kconfig"
1051
1052 # Definitions to make life easier
1053 config ARCH_ACORN
1054         bool
1055
1056 config PLAT_IOP
1057         bool
1058         select GENERIC_CLOCKEVENTS
1059
1060 config PLAT_ORION
1061         bool
1062         select CLKSRC_MMIO
1063         select COMMON_CLK
1064         select GENERIC_IRQ_CHIP
1065         select IRQ_DOMAIN
1066
1067 config PLAT_ORION_LEGACY
1068         bool
1069         select PLAT_ORION
1070
1071 config PLAT_PXA
1072         bool
1073
1074 config PLAT_VERSATILE
1075         bool
1076
1077 config ARM_TIMER_SP804
1078         bool
1079         select CLKSRC_MMIO
1080         select CLKSRC_OF if OF
1081
1082 source arch/arm/mm/Kconfig
1083
1084 config ARM_NR_BANKS
1085         int
1086         default 16 if ARCH_EP93XX
1087         default 16 if ARCH_TEGRA_4GB_MEMORY
1088         default 8
1089
1090 config IWMMXT
1091         bool "Enable iWMMXt support" if !CPU_PJ4
1092         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4
1093         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4
1094         help
1095           Enable support for iWMMXt context switching at run time if
1096           running on a CPU that supports it.
1097
1098 config XSCALE_PMU
1099         bool
1100         depends on CPU_XSCALE
1101         default y
1102
1103 config MULTI_IRQ_HANDLER
1104         bool
1105         help
1106           Allow each machine to specify it's own IRQ handler at run time.
1107
1108 if !MMU
1109 source "arch/arm/Kconfig-nommu"
1110 endif
1111
1112 config PJ4B_ERRATA_4742
1113         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
1114         depends on CPU_PJ4B && MACH_ARMADA_370
1115         default y
1116         help
1117           When coming out of either a Wait for Interrupt (WFI) or a Wait for
1118           Event (WFE) IDLE states, a specific timing sensitivity exists between
1119           the retiring WFI/WFE instructions and the newly issued subsequent
1120           instructions.  This sensitivity can result in a CPU hang scenario.
1121           Workaround:
1122           The software must insert either a Data Synchronization Barrier (DSB)
1123           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
1124           instruction
1125
1126 config ARM_ERRATA_326103
1127         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
1128         depends on CPU_V6
1129         help
1130           Executing a SWP instruction to read-only memory does not set bit 11
1131           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
1132           treat the access as a read, preventing a COW from occurring and
1133           causing the faulting task to livelock.
1134
1135 config ARM_ERRATA_411920
1136         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
1137         depends on CPU_V6 || CPU_V6K
1138         help
1139           Invalidation of the Instruction Cache operation can
1140           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
1141           It does not affect the MPCore. This option enables the ARM Ltd.
1142           recommended workaround.
1143
1144 config ARM_ERRATA_430973
1145         bool "ARM errata: Stale prediction on replaced interworking branch"
1146         depends on CPU_V7
1147         help
1148           This option enables the workaround for the 430973 Cortex-A8
1149           (r1p0..r1p2) erratum. If a code sequence containing an ARM/Thumb
1150           interworking branch is replaced with another code sequence at the
1151           same virtual address, whether due to self-modifying code or virtual
1152           to physical address re-mapping, Cortex-A8 does not recover from the
1153           stale interworking branch prediction. This results in Cortex-A8
1154           executing the new code sequence in the incorrect ARM or Thumb state.
1155           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
1156           and also flushes the branch target cache at every context switch.
1157           Note that setting specific bits in the ACTLR register may not be
1158           available in non-secure mode.
1159
1160 config ARM_ERRATA_458693
1161         bool "ARM errata: Processor deadlock when a false hazard is created"
1162         depends on CPU_V7
1163         depends on !ARCH_MULTIPLATFORM
1164         help
1165           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1166           erratum. For very specific sequences of memory operations, it is
1167           possible for a hazard condition intended for a cache line to instead
1168           be incorrectly associated with a different cache line. This false
1169           hazard might then cause a processor deadlock. The workaround enables
1170           the L1 caching of the NEON accesses and disables the PLD instruction
1171           in the ACTLR register. Note that setting specific bits in the ACTLR
1172           register may not be available in non-secure mode.
1173
1174 config ARM_ERRATA_460075
1175         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1176         depends on CPU_V7
1177         depends on !ARCH_MULTIPLATFORM
1178         help
1179           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1180           erratum. Any asynchronous access to the L2 cache may encounter a
1181           situation in which recent store transactions to the L2 cache are lost
1182           and overwritten with stale memory contents from external memory. The
1183           workaround disables the write-allocate mode for the L2 cache via the
1184           ACTLR register. Note that setting specific bits in the ACTLR register
1185           may not be available in non-secure mode.
1186
1187 config ARM_ERRATA_716044
1188         bool "ARM errata: an uncacheable load multiple instruction can cause a deadlock"
1189         depends on CPU_V7
1190         help
1191          Under some rare circumstances, an uncacheable load multiple
1192          instruction (LDRD, LDM, VLDM, VLD1, VLD2, VLD3, VLD4) can cause
1193          a processor deadlock.
1194
1195 config ARM_ERRATA_742230
1196         bool "ARM errata: DMB operation may be faulty"
1197         depends on CPU_V7 && SMP
1198         depends on !ARCH_MULTIPLATFORM
1199         help
1200           This option enables the workaround for the 742230 Cortex-A9
1201           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1202           between two write operations may not ensure the correct visibility
1203           ordering of the two writes. This workaround sets a specific bit in
1204           the diagnostic register of the Cortex-A9 which causes the DMB
1205           instruction to behave as a DSB, ensuring the correct behaviour of
1206           the two writes.
1207
1208 config ARM_ERRATA_742231
1209         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1210         depends on CPU_V7 && SMP
1211         depends on !ARCH_MULTIPLATFORM
1212         help
1213           This option enables the workaround for the 742231 Cortex-A9
1214           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1215           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1216           accessing some data located in the same cache line, may get corrupted
1217           data due to bad handling of the address hazard when the line gets
1218           replaced from one of the CPUs at the same time as another CPU is
1219           accessing it. This workaround sets specific bits in the diagnostic
1220           register of the Cortex-A9 which reduces the linefill issuing
1221           capabilities of the processor.
1222
1223 config PL310_ERRATA_588369
1224         bool "PL310 errata: Clean & Invalidate maintenance operations do not invalidate clean lines"
1225         depends on CACHE_L2X0
1226         help
1227            The PL310 L2 cache controller implements three types of Clean &
1228            Invalidate maintenance operations: by Physical Address
1229            (offset 0x7F0), by Index/Way (0x7F8) and by Way (0x7FC).
1230            They are architecturally defined to behave as the execution of a
1231            clean operation followed immediately by an invalidate operation,
1232            both performing to the same memory location. This functionality
1233            is not correctly implemented in PL310 as clean lines are not
1234            invalidated as a result of these operations.
1235
1236 config ARM_ERRATA_643719
1237         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1238         depends on CPU_V7 && SMP
1239         help
1240           This option enables the workaround for the 643719 Cortex-A9 (prior to
1241           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1242           register returns zero when it should return one. The workaround
1243           corrects this value, ensuring cache maintenance operations which use
1244           it behave as intended and avoiding data corruption.
1245
1246 config ARM_ERRATA_720789
1247         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1248         depends on CPU_V7
1249         help
1250           This option enables the workaround for the 720789 Cortex-A9 (prior to
1251           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1252           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1253           As a consequence of this erratum, some TLB entries which should be
1254           invalidated are not, resulting in an incoherency in the system page
1255           tables. The workaround changes the TLB flushing routines to invalidate
1256           entries regardless of the ASID.
1257
1258 config PL310_ERRATA_727915
1259         bool "PL310 errata: Background Clean & Invalidate by Way operation can cause data corruption"
1260         depends on CACHE_L2X0
1261         help
1262           PL310 implements the Clean & Invalidate by Way L2 cache maintenance
1263           operation (offset 0x7FC). This operation runs in background so that
1264           PL310 can handle normal accesses while it is in progress. Under very
1265           rare circumstances, due to this erratum, write data can be lost when
1266           PL310 treats a cacheable write transaction during a Clean &
1267           Invalidate by Way operation.
1268
1269 config ARM_ERRATA_743622
1270         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1271         depends on CPU_V7
1272         depends on !ARCH_MULTIPLATFORM
1273         help
1274           This option enables the workaround for the 743622 Cortex-A9
1275           (r2p*) erratum. Under very rare conditions, a faulty
1276           optimisation in the Cortex-A9 Store Buffer may lead to data
1277           corruption. This workaround sets a specific bit in the diagnostic
1278           register of the Cortex-A9 which disables the Store Buffer
1279           optimisation, preventing the defect from occurring. This has no
1280           visible impact on the overall performance or power consumption of the
1281           processor.
1282
1283 config ARM_ERRATA_751472
1284         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1285         depends on CPU_V7
1286         depends on !ARCH_MULTIPLATFORM
1287         help
1288           This option enables the workaround for the 751472 Cortex-A9 (prior
1289           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1290           completion of a following broadcasted operation if the second
1291           operation is received by a CPU before the ICIALLUIS has completed,
1292           potentially leading to corrupted entries in the cache or TLB.
1293
1294 config PL310_ERRATA_753970
1295         bool "PL310 errata: cache sync operation may be faulty"
1296         depends on CACHE_PL310
1297         help
1298           This option enables the workaround for the 753970 PL310 (r3p0) erratum.
1299
1300           Under some condition the effect of cache sync operation on
1301           the store buffer still remains when the operation completes.
1302           This means that the store buffer is always asked to drain and
1303           this prevents it from merging any further writes. The workaround
1304           is to replace the normal offset of cache sync operation (0x730)
1305           by another offset targeting an unmapped PL310 register 0x740.
1306           This has the same effect as the cache sync operation: store buffer
1307           drain and waiting for all buffers empty.
1308
1309 config ARM_ERRATA_754322
1310         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1311         depends on CPU_V7
1312         help
1313           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1314           r3p*) erratum. A speculative memory access may cause a page table walk
1315           which starts prior to an ASID switch but completes afterwards. This
1316           can populate the micro-TLB with a stale entry which may be hit with
1317           the new ASID. This workaround places two dsb instructions in the mm
1318           switching code so that no page table walks can cross the ASID switch.
1319
1320 config ARM_ERRATA_754327
1321         bool "ARM errata: no automatic Store Buffer drain"
1322         depends on CPU_V7 && SMP
1323         help
1324           This option enables the workaround for the 754327 Cortex-A9 (prior to
1325           r2p0) erratum. The Store Buffer does not have any automatic draining
1326           mechanism and therefore a livelock may occur if an external agent
1327           continuously polls a memory location waiting to observe an update.
1328           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1329           written polling loops from denying visibility of updates to memory.
1330
1331 config ARM_ERRATA_364296
1332         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1333         depends on CPU_V6 && !SMP
1334         help
1335           This options enables the workaround for the 364296 ARM1136
1336           r0p2 erratum (possible cache data corruption with
1337           hit-under-miss enabled). It sets the undocumented bit 31 in
1338           the auxiliary control register and the FI bit in the control
1339           register, thus disabling hit-under-miss without putting the
1340           processor into full low interrupt latency mode. ARM11MPCore
1341           is not affected.
1342
1343 config ARM_ERRATA_764369
1344         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1345         depends on CPU_V7 && SMP
1346         help
1347           This option enables the workaround for erratum 764369
1348           affecting Cortex-A9 MPCore with two or more processors (all
1349           current revisions). Under certain timing circumstances, a data
1350           cache line maintenance operation by MVA targeting an Inner
1351           Shareable memory region may fail to proceed up to either the
1352           Point of Coherency or to the Point of Unification of the
1353           system. This workaround adds a DSB instruction before the
1354           relevant cache maintenance functions and sets a specific bit
1355           in the diagnostic control register of the SCU.
1356
1357 config ARM_ERRATA_720791
1358         bool "ARM errata: Dynamic high-level clock gating corrupts the Jazelle instruction stream"
1359         depends on CPU_V7
1360         help
1361           This option enables the workaround for the 720791 Cortex-A9
1362           (r1p0..r1p2) erratum.  The Jazelle instruction stream may be
1363           corrupted when dynamic high-level clock gating is enabled.
1364           This workaround disables gating the Core clock when the Instruction
1365           side is waiting for a Page Table Walk answer or linefill completion.
1366
1367 config ARM_ERRATA_752520
1368         bool "ARM errata: Faulty arbitration between PLD and Cacheable TLB requests may create a system deadlock"
1369         depends on CPU_V7
1370         help
1371           Under rare circumstances, PLDs may interfere with a Cacheable page table walk,
1372           creating a processor deadlock. The erratum can only happen when the Data Cache
1373           and MMU are enabled, with the TLB descriptors marked as L1 cacheable,
1374           so that Page Table Walks are performed as cache linefills.
1375
1376 config ARM_ERRATA_761320
1377         bool "Full cache line writes to the same memory region from at least two processors might deadlock processor"
1378         depends on CPU_V7 && SMP
1379         help
1380           Under very rare circumstances, full cache line writes
1381           from (at least) 2 processors on cache lines in hazard with
1382           other requests may cause arbitration issues in the SCU,
1383           leading to processor deadlock. This erratum can be
1384           worked around by setting bit[21] of the undocumented
1385           Diagnostic Control Register to 1.
1386
1387 config PL310_ERRATA_769419
1388         bool "PL310 errata: no automatic Store Buffer drain"
1389         depends on CACHE_L2X0
1390         help
1391           On revisions of the PL310 prior to r3p2, the Store Buffer does
1392           not automatically drain. This can cause normal, non-cacheable
1393           writes to be retained when the memory system is idle, leading
1394           to suboptimal I/O performance for drivers using coherent DMA.
1395           This option adds a write barrier to the cpu_idle loop so that,
1396           on systems with an outer cache, the store buffer is drained
1397           explicitly.
1398
1399 config ARM_ERRATA_775420
1400        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1401        depends on CPU_V7
1402        help
1403          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1404          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1405          operation aborts with MMU exception, it might cause the processor
1406          to deadlock. This workaround puts DSB before executing ISB if
1407          an abort may occur on cache maintenance.
1408
1409 config ARM_ERRATA_798181
1410         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1411         depends on CPU_V7 && SMP
1412         help
1413           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1414           adequately shooting down all use of the old entries. This
1415           option enables the Linux kernel workaround for this erratum
1416           which sends an IPI to the CPUs that are running the same ASID
1417           as the one being invalidated.
1418
1419 config ARM_ERRATA_799270
1420         bool "ARM errata: Writing ACTLR.SMP when the L2 cache has been idle for an extended period may not work correctly"
1421         depends on CPU_V7 && SMP
1422         help
1423           This option enables the workaround for the 799270 Cortex-A15 (r2p0,
1424           r2p1, r2p2, r2p3, r2p4) erratum. If the L2 cache logic clock is
1425           stopped because of L2 inactivity, setting or clearing the ACTLR.SMP
1426           bit might not be effective. The bit is modified in the ACTLR, meaning
1427           a read of the register returns the updated value. However the logic
1428           that uses that bit retains the previous value. The workaround is to
1429           do a memory read to a memory location with Non-cacheable, Strongly-
1430           ordered, or Device memory attributes. A dependency must be created
1431           between the returning load data and the MCR instruction that sets the
1432           ACTLR.SMP bit.
1433
1434 config ARM_ERRATA_798870
1435         bool "ARM errata: A memory read can stall indefinitely in the L2 cache"
1436         depends on CPU_V7
1437         help
1438           If back-to-back speculative cache line fills (fill A and fill B)
1439           are issued from the L1 data cache of a CPU to the L2 cache, the
1440           second request (fill B) is then cancelled, and the second request
1441           would have detected a hazard against a recent write or eviction
1442           (write B) to the same cache line as fill B, then the L2 logic might
1443           deadlock. The workaround is to let a secondary CPU go through reset
1444           cycle periodically which can restart L2 clock.
1445
1446 endmenu
1447
1448 source "arch/arm/common/Kconfig"
1449
1450 menu "Bus support"
1451
1452 config ARM_AMBA
1453         bool
1454
1455 config ISA
1456         bool
1457         help
1458           Find out whether you have ISA slots on your motherboard.  ISA is the
1459           name of a bus system, i.e. the way the CPU talks to the other stuff
1460           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1461           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1462           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1463
1464 # Select ISA DMA controller support
1465 config ISA_DMA
1466         bool
1467         select ISA_DMA_API
1468
1469 # Select ISA DMA interface
1470 config ISA_DMA_API
1471         bool
1472
1473 config PCI
1474         bool "PCI support" if MIGHT_HAVE_PCI
1475         help
1476           Find out whether you have a PCI motherboard. PCI is the name of a
1477           bus system, i.e. the way the CPU talks to the other stuff inside
1478           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1479           VESA. If you have PCI, say Y, otherwise N.
1480
1481 config PCI_DOMAINS
1482         bool
1483         depends on PCI
1484
1485 config PCI_NANOENGINE
1486         bool "BSE nanoEngine PCI support"
1487         depends on SA1100_NANOENGINE
1488         help
1489           Enable PCI on the BSE nanoEngine board.
1490
1491 config PCI_SYSCALL
1492         def_bool PCI
1493
1494 # Select the host bridge type
1495 config PCI_HOST_VIA82C505
1496         bool
1497         depends on PCI && ARCH_SHARK
1498         default y
1499
1500 config PCI_HOST_ITE8152
1501         bool
1502         depends on PCI && MACH_ARMCORE
1503         default y
1504         select DMABOUNCE
1505
1506 source "drivers/pci/Kconfig"
1507
1508 source "drivers/pci/pcie/Kconfig"
1509
1510 source "drivers/pcmcia/Kconfig"
1511
1512 endmenu
1513
1514 menu "Kernel Features"
1515
1516 config HAVE_SMP
1517         bool
1518         help
1519           This option should be selected by machines which have an SMP-
1520           capable CPU.
1521
1522           The only effect of this option is to make the SMP-related
1523           options available to the user for configuration.
1524
1525 config SMP
1526         bool "Symmetric Multi-Processing"
1527         depends on CPU_V6K || CPU_V7
1528         depends on GENERIC_CLOCKEVENTS
1529         depends on HAVE_SMP
1530         depends on MMU
1531         select HAVE_ARM_SCU if !ARCH_MSM_SCORPIONMP && \
1532                  (!ARCH_TEGRA || ARCH_TEGRA_HAS_ARM_SCU)
1533         select USE_GENERIC_SMP_HELPERS
1534         help
1535           This enables support for systems with more than one CPU. If you have
1536           a system with only one CPU, like most personal computers, say N. If
1537           you have a system with more than one CPU, say Y.
1538
1539           If you say N here, the kernel will run on single and multiprocessor
1540           machines, but will use only one CPU of a multiprocessor machine. If
1541           you say Y here, the kernel will run on many, but not all, single
1542           processor machines. On a single processor machine, the kernel will
1543           run faster if you say N here.
1544
1545           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1546           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1547           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1548
1549           If you don't know what to do here, say N.
1550
1551 config SMP_ON_UP
1552         bool "Allow booting SMP kernel on uniprocessor systems (EXPERIMENTAL)"
1553         depends on SMP && !XIP_KERNEL
1554         default y
1555         help
1556           SMP kernels contain instructions which fail on non-SMP processors.
1557           Enabling this option allows the kernel to modify itself to make
1558           these instructions safe.  Disabling it allows about 1K of space
1559           savings.
1560
1561           If you don't know what to do here, say Y.
1562
1563 config ARM_CPU_TOPOLOGY
1564         bool "Support cpu topology definition"
1565         depends on SMP && CPU_V7
1566         default y
1567         help
1568           Support ARM cpu topology definition. The MPIDR register defines
1569           affinity between processors which is then used to describe the cpu
1570           topology of an ARM System.
1571
1572 config SCHED_MC
1573         bool "Multi-core scheduler support"
1574         depends on ARM_CPU_TOPOLOGY
1575         help
1576           Multi-core scheduler support improves the CPU scheduler's decision
1577           making when dealing with multi-core CPU chips at a cost of slightly
1578           increased overhead in some places. If unsure say N here.
1579
1580 config SCHED_SMT
1581         bool "SMT scheduler support"
1582         depends on ARM_CPU_TOPOLOGY
1583         help
1584           Improves the CPU scheduler's decision making when dealing with
1585           MultiThreading at a cost of slightly increased overhead in some
1586           places. If unsure say N here.
1587
1588 config HAVE_ARM_SCU
1589         bool
1590         help
1591           This option enables support for the ARM system coherency unit
1592
1593 config HAVE_ARM_ARCH_TIMER
1594         bool "Architected timer support"
1595         depends on CPU_V7
1596         select ARM_ARCH_TIMER
1597         help
1598           This option enables support for the ARM architected timer
1599
1600 config HAVE_ARM_TWD
1601         bool
1602         depends on SMP
1603         select CLKSRC_OF if OF
1604         help
1605           This options enables support for the ARM timer and watchdog unit
1606
1607 config MCPM
1608         bool "Multi-Cluster Power Management"
1609         depends on CPU_V7 && SMP
1610         help
1611           This option provides the common power management infrastructure
1612           for (multi-)cluster based systems, such as big.LITTLE based
1613           systems.
1614
1615 choice
1616         prompt "Memory split"
1617         default VMSPLIT_3G
1618         help
1619           Select the desired split between kernel and user memory.
1620
1621           If you are not absolutely sure what you are doing, leave this
1622           option alone!
1623
1624         config VMSPLIT_3G
1625                 bool "3G/1G user/kernel split"
1626         config VMSPLIT_2G
1627                 bool "2G/2G user/kernel split"
1628         config VMSPLIT_1G
1629                 bool "1G/3G user/kernel split"
1630 endchoice
1631
1632 config PAGE_OFFSET
1633         hex
1634         default 0x40000000 if VMSPLIT_1G
1635         default 0x80000000 if VMSPLIT_2G
1636         default 0xC0000000
1637
1638 choice
1639         prompt "Task size"
1640         depends on MMU
1641         default TASK_SIZE_1G_LESS_16M if VMSPLIT_1G
1642         default TASK_SIZE_2G_LESS_16M if VMSPLIT_2G
1643         default TASK_SIZE_3G_LESS_16M
1644
1645 config TASK_SIZE_1G_LESS_16M
1646         bool "Task size is 1GiB less 16MiB"
1647         depends on VMSPLIT_1G
1648
1649 config TASK_SIZE_1G_LESS_24M
1650         bool "Task size is 1GiB less 24MiB"
1651         depends on VMSPLIT_1G
1652
1653 config TASK_SIZE_2G_LESS_16M
1654         bool "Task size is 2GiB less 16MiB"
1655         depends on VMSPLIT_2G
1656
1657 config TASK_SIZE_2G_LESS_24M
1658         bool "Task size is 2GiB less 24MiB"
1659         depends on VMSPLIT_2G
1660
1661 config TASK_SIZE_3G_LESS_16M
1662         bool "Task size is 3GiB less 16MiB"
1663         depends on VMSPLIT_3G
1664
1665 config TASK_SIZE_3G_LESS_24M
1666         bool "Task size is 3GiB less 24MiB"
1667         depends on VMSPLIT_3G
1668
1669 endchoice
1670
1671 config TASK_SIZE
1672         hex
1673         depends on MMU
1674         default 0x3E800000 if TASK_SIZE_1G_LESS_24M
1675         default 0x3F000000 if TASK_SIZE_1G_LESS_16M
1676         default 0x7E800000 if TASK_SIZE_2G_LESS_24M
1677         default 0x7F000000 if TASK_SIZE_2G_LESS_16M
1678         default 0xBE800000 if TASK_SIZE_3G_LESS_24M
1679         default 0xBF000000
1680
1681 config NR_CPUS
1682         int "Maximum number of CPUs (2-32)"
1683         range 2 32
1684         depends on SMP
1685         default "4"
1686
1687 config HOTPLUG_CPU
1688         bool "Support for hot-pluggable CPUs"
1689         depends on SMP && HOTPLUG
1690         help
1691           Say Y here to experiment with turning CPUs off and on.  CPUs
1692           can be controlled through /sys/devices/system/cpu.
1693
1694 config ARM_PSCI
1695         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1696         depends on CPU_V7
1697         help
1698           Say Y here if you want Linux to communicate with system firmware
1699           implementing the PSCI specification for CPU-centric power
1700           management operations described in ARM document number ARM DEN
1701           0022A ("Power State Coordination Interface System Software on
1702           ARM processors").
1703
1704 config LOCAL_TIMERS
1705         bool "Use local timer interrupts"
1706         depends on SMP
1707         default y
1708         select HAVE_ARM_TWD if (!ARCH_MSM_SCORPIONMP && !EXYNOS4_MCT && !ARM_ARCH_TIMER \
1709                                                                 && !TEGRA_SOC_TIMERS)
1710         help
1711           Enable support for local timers on SMP platforms, rather then the
1712           legacy IPI broadcast method.  Local timers allows the system
1713           accounting to be spread across the timer interval, preventing a
1714           "thundering herd" at every timer tick.
1715
1716 # The GPIO number here must be sorted by descending number. In case of
1717 # a multiplatform kernel, we just want the highest value required by the
1718 # selected platforms.
1719 config ARCH_NR_GPIO
1720         int
1721         default 1024 if ARCH_SHMOBILE || ARCH_TEGRA
1722         default 512 if SOC_OMAP5
1723         default 392 if ARCH_U8500
1724         default 352 if ARCH_VT8500
1725         default 288 if ARCH_SUNXI
1726         default 264 if MACH_H4700
1727         default 0
1728         help
1729           Maximum number of GPIOs in the system.
1730
1731           If unsure, leave the default value.
1732
1733 source kernel/Kconfig.preempt
1734
1735 config HZ
1736         int
1737         default 200 if ARCH_EBSA110 || ARCH_S3C24XX || ARCH_S5P64X0 || \
1738                 ARCH_S5PV210 || ARCH_EXYNOS4
1739         default AT91_TIMER_HZ if ARCH_AT91
1740         default SHMOBILE_TIMER_HZ if ARCH_SHMOBILE
1741         default TEGRA_TIMER_HZ if ARCH_TEGRA
1742         default 100
1743
1744 config SCHED_HRTICK
1745         def_bool HIGH_RES_TIMERS
1746
1747 config THUMB2_KERNEL
1748         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1749         depends on CPU_V7 && !CPU_V6 && !CPU_V6K
1750         default y if CPU_THUMBONLY
1751         select AEABI
1752         select ARM_ASM_UNIFIED
1753         select ARM_UNWIND
1754         help
1755           By enabling this option, the kernel will be compiled in
1756           Thumb-2 mode. A compiler/assembler that understand the unified
1757           ARM-Thumb syntax is needed.
1758
1759           If unsure, say N.
1760
1761 config THUMB2_AVOID_R_ARM_THM_JUMP11
1762         bool "Work around buggy Thumb-2 short branch relocations in gas"
1763         depends on THUMB2_KERNEL && MODULES
1764         default y
1765         help
1766           Various binutils versions can resolve Thumb-2 branches to
1767           locally-defined, preemptible global symbols as short-range "b.n"
1768           branch instructions.
1769
1770           This is a problem, because there's no guarantee the final
1771           destination of the symbol, or any candidate locations for a
1772           trampoline, are within range of the branch.  For this reason, the
1773           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1774           relocation in modules at all, and it makes little sense to add
1775           support.
1776
1777           The symptom is that the kernel fails with an "unsupported
1778           relocation" error when loading some modules.
1779
1780           Until fixed tools are available, passing
1781           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1782           code which hits this problem, at the cost of a bit of extra runtime
1783           stack usage in some cases.
1784
1785           The problem is described in more detail at:
1786               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1787
1788           Only Thumb-2 kernels are affected.
1789
1790           Unless you are sure your tools don't have this problem, say Y.
1791
1792 config ARM_ASM_UNIFIED
1793         bool
1794
1795 config AEABI
1796         bool "Use the ARM EABI to compile the kernel"
1797         help
1798           This option allows for the kernel to be compiled using the latest
1799           ARM ABI (aka EABI).  This is only useful if you are using a user
1800           space environment that is also compiled with EABI.
1801
1802           Since there are major incompatibilities between the legacy ABI and
1803           EABI, especially with regard to structure member alignment, this
1804           option also changes the kernel syscall calling convention to
1805           disambiguate both ABIs and allow for backward compatibility support
1806           (selected with CONFIG_OABI_COMPAT).
1807
1808           To use this you need GCC version 4.0.0 or later.
1809
1810 config OABI_COMPAT
1811         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1812         depends on AEABI && !THUMB2_KERNEL
1813         default y
1814         help
1815           This option preserves the old syscall interface along with the
1816           new (ARM EABI) one. It also provides a compatibility layer to
1817           intercept syscalls that have structure arguments which layout
1818           in memory differs between the legacy ABI and the new ARM EABI
1819           (only for non "thumb" binaries). This option adds a tiny
1820           overhead to all syscalls and produces a slightly larger kernel.
1821           If you know you'll be using only pure EABI user space then you
1822           can say N here. If this option is not selected and you attempt
1823           to execute a legacy ABI binary then the result will be
1824           UNPREDICTABLE (in fact it can be predicted that it won't work
1825           at all). If in doubt say Y.
1826
1827 config ARCH_HAS_HOLES_MEMORYMODEL
1828         bool
1829
1830 config ARCH_SPARSEMEM_ENABLE
1831         bool
1832
1833 config ARCH_SPARSEMEM_DEFAULT
1834         def_bool ARCH_SPARSEMEM_ENABLE
1835
1836 config ARCH_SELECT_MEMORY_MODEL
1837         def_bool ARCH_SPARSEMEM_ENABLE
1838
1839 config HAVE_ARCH_PFN_VALID
1840         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1841
1842 config HIGHMEM
1843         bool "High Memory Support"
1844         depends on MMU
1845         help
1846           The address space of ARM processors is only 4 Gigabytes large
1847           and it has to accommodate user address space, kernel address
1848           space as well as some memory mapped IO. That means that, if you
1849           have a large amount of physical memory and/or IO, not all of the
1850           memory can be "permanently mapped" by the kernel. The physical
1851           memory that is not permanently mapped is called "high memory".
1852
1853           Depending on the selected kernel/user memory split, minimum
1854           vmalloc space and actual amount of RAM, you may not need this
1855           option which should result in a slightly faster kernel.
1856
1857           If unsure, say n.
1858
1859 config HIGHPTE
1860         bool "Allocate 2nd-level pagetables from highmem"
1861         depends on HIGHMEM
1862
1863 config HW_PERF_EVENTS
1864         bool "Enable hardware performance counter support for perf events"
1865         depends on PERF_EVENTS
1866         default y
1867         help
1868           Enable hardware performance counter support for perf events. If
1869           disabled, perf events will use software events only.
1870
1871 source "mm/Kconfig"
1872
1873 config FORCE_MAX_ZONEORDER
1874         int "Maximum zone order" if ARCH_SHMOBILE
1875         range 11 64 if ARCH_SHMOBILE
1876         default "12" if SOC_AM33XX
1877         default "9" if SA1111
1878         default "11"
1879         help
1880           The kernel memory allocator divides physically contiguous memory
1881           blocks into "zones", where each zone is a power of two number of
1882           pages.  This option selects the largest power of two that the kernel
1883           keeps in the memory allocator.  If you need to allocate very large
1884           blocks of physically contiguous memory, then you may need to
1885           increase this value.
1886
1887           This config option is actually maximum order plus one. For example,
1888           a value of 11 means that the largest free memory block is 2^10 pages.
1889
1890 config ALIGNMENT_TRAP
1891         bool
1892         depends on CPU_CP15_MMU
1893         default y if !ARCH_EBSA110
1894         select HAVE_PROC_CPU if PROC_FS
1895         help
1896           ARM processors cannot fetch/store information which is not
1897           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1898           address divisible by 4. On 32-bit ARM processors, these non-aligned
1899           fetch/store instructions will be emulated in software if you say
1900           here, which has a severe performance impact. This is necessary for
1901           correct operation of some network protocols. With an IP-only
1902           configuration it is safe to say N, otherwise say Y.
1903
1904 config UACCESS_WITH_MEMCPY
1905         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1906         depends on MMU
1907         default y if CPU_FEROCEON
1908         help
1909           Implement faster copy_to_user and clear_user methods for CPU
1910           cores where a 8-word STM instruction give significantly higher
1911           memory write throughput than a sequence of individual 32bit stores.
1912
1913           A possible side effect is a slight increase in scheduling latency
1914           between threads sharing the same address space if they invoke
1915           such copy operations with large buffers.
1916
1917           However, if the CPU data cache is using a write-allocate mode,
1918           this option is unlikely to provide any performance gain.
1919
1920 config ARM_PLD_64BYTE
1921         bool "Use 64-bit preload size for kernel memory copy"
1922         depends on CPU_V7
1923         help
1924           Config preload size for memcpy, selecting this for Cortex-A15
1925
1926 config USE_LDRDSTRD_OVER_LDMSTM
1927         bool "Use 64-bit access instructions to optimize memory copy"
1928         depends on CPU_V7
1929         help
1930           Cortex-A15 perform better when use LDRD/STRD to access memory.
1931           Selecting this to optimize memory copy routines.
1932
1933 config SECCOMP
1934         bool
1935         prompt "Enable seccomp to safely compute untrusted bytecode"
1936         ---help---
1937           This kernel feature is useful for number crunching applications
1938           that may need to compute untrusted bytecode during their
1939           execution. By using pipes or other transports made available to
1940           the process as file descriptors supporting the read/write
1941           syscalls, it's possible to isolate those applications in
1942           their own address space using seccomp. Once seccomp is
1943           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1944           and the task is only allowed to execute a few safe syscalls
1945           defined by each seccomp mode.
1946
1947 config CC_STACKPROTECTOR
1948         bool "Enable -fstack-protector buffer overflow detection (EXPERIMENTAL)"
1949         help
1950           This option turns on the -fstack-protector GCC feature. This
1951           feature puts, at the beginning of functions, a canary value on
1952           the stack just before the return address, and validates
1953           the value just before actually returning.  Stack based buffer
1954           overflows (that need to overwrite this return address) now also
1955           overwrite the canary, which gets detected and the attack is then
1956           neutralized via a kernel panic.
1957           This feature requires gcc version 4.2 or above.
1958
1959 config XEN_DOM0
1960         def_bool y
1961         depends on XEN
1962
1963 config XEN
1964         bool "Xen guest support on ARM (EXPERIMENTAL)"
1965         depends on ARM && AEABI && OF
1966         depends on CPU_V7 && !CPU_V6
1967         depends on !GENERIC_ATOMIC64
1968         select ARM_PSCI
1969         help
1970           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1971
1972 config ARM_FLUSH_CONSOLE_ON_RESTART
1973         bool "Force flush the console on restart"
1974         help
1975           If the console is locked while the system is rebooted, the messages
1976           in the temporary logbuffer would not have propogated to all the
1977           console drivers. This option forces the console lock to be
1978           released if it failed to be acquired, which will cause all the
1979           pending messages to be flushed.
1980
1981 endmenu
1982
1983 menu "Boot options"
1984
1985 config USE_OF
1986         bool "Flattened Device Tree support"
1987         select IRQ_DOMAIN
1988         select OF
1989         select OF_EARLY_FLATTREE
1990         help
1991           Include support for flattened device tree machine descriptions.
1992
1993 config ATAGS
1994         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1995         default y
1996         help
1997           This is the traditional way of passing data to the kernel at boot
1998           time. If you are solely relying on the flattened device tree (or
1999           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
2000           to remove ATAGS support from your kernel binary.  If unsure,
2001           leave this to y.
2002
2003 config DEPRECATED_PARAM_STRUCT
2004         bool "Provide old way to pass kernel parameters"
2005         depends on ATAGS
2006         help
2007           This was deprecated in 2001 and announced to live on for 5 years.
2008           Some old boot loaders still use this way.
2009
2010 config BUILD_ARM_APPENDED_DTB_IMAGE
2011         bool "Build a concatenated zImage/dtb by default"
2012         depends on OF
2013         help
2014           Enabling this option will cause a concatenated zImage and DTB to
2015           be built by default (instead of a standalone zImage.)  The image
2016           will built in arch/arm/boot/zImage-dtb.<dtb name>
2017
2018 config BUILD_ARM_APPENDED_DTB_IMAGE_NAME
2019         string "Default dtb name"
2020         depends on BUILD_ARM_APPENDED_DTB_IMAGE
2021         help
2022           name of the dtb to append when building a concatenated
2023           zImage/dtb.
2024
2025 # Compressed boot loader in ROM.  Yes, we really want to ask about
2026 # TEXT and BSS so we preserve their values in the config files.
2027 config ZBOOT_ROM_TEXT
2028         hex "Compressed ROM boot loader base address"
2029         default "0"
2030         help
2031           The physical address at which the ROM-able zImage is to be
2032           placed in the target.  Platforms which normally make use of
2033           ROM-able zImage formats normally set this to a suitable
2034           value in their defconfig file.
2035
2036           If ZBOOT_ROM is not enabled, this has no effect.
2037
2038 config ZBOOT_ROM_BSS
2039         hex "Compressed ROM boot loader BSS address"
2040         default "0"
2041         help
2042           The base address of an area of read/write memory in the target
2043           for the ROM-able zImage which must be available while the
2044           decompressor is running. It must be large enough to hold the
2045           entire decompressed kernel plus an additional 128 KiB.
2046           Platforms which normally make use of ROM-able zImage formats
2047           normally set this to a suitable value in their defconfig file.
2048
2049           If ZBOOT_ROM is not enabled, this has no effect.
2050
2051 config ZBOOT_ROM
2052         bool "Compressed boot loader in ROM/flash"
2053         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
2054         help
2055           Say Y here if you intend to execute your compressed kernel image
2056           (zImage) directly from ROM or flash.  If unsure, say N.
2057
2058 choice
2059         prompt "Include SD/MMC loader in zImage (EXPERIMENTAL)"
2060         depends on ZBOOT_ROM && ARCH_SH7372
2061         default ZBOOT_ROM_NONE
2062         help
2063           Include experimental SD/MMC loading code in the ROM-able zImage.
2064           With this enabled it is possible to write the ROM-able zImage
2065           kernel image to an MMC or SD card and boot the kernel straight
2066           from the reset vector. At reset the processor Mask ROM will load
2067           the first part of the ROM-able zImage which in turn loads the
2068           rest the kernel image to RAM.
2069
2070 config ZBOOT_ROM_NONE
2071         bool "No SD/MMC loader in zImage (EXPERIMENTAL)"
2072         help
2073           Do not load image from SD or MMC
2074
2075 config ZBOOT_ROM_MMCIF
2076         bool "Include MMCIF loader in zImage (EXPERIMENTAL)"
2077         help
2078           Load image from MMCIF hardware block.
2079
2080 config ZBOOT_ROM_SH_MOBILE_SDHI
2081         bool "Include SuperH Mobile SDHI loader in zImage (EXPERIMENTAL)"
2082         help
2083           Load image from SDHI hardware block
2084
2085 endchoice
2086
2087 config ARM_APPENDED_DTB
2088         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
2089         depends on OF && !ZBOOT_ROM
2090         help
2091           With this option, the boot code will look for a device tree binary
2092           (DTB) appended to zImage
2093           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
2094
2095           This is meant as a backward compatibility convenience for those
2096           systems with a bootloader that can't be upgraded to accommodate
2097           the documented boot protocol using a device tree.
2098
2099           Beware that there is very little in terms of protection against
2100           this option being confused by leftover garbage in memory that might
2101           look like a DTB header after a reboot if no actual DTB is appended
2102           to zImage.  Do not leave this option active in a production kernel
2103           if you don't intend to always append a DTB.  Proper passing of the
2104           location into r2 of a bootloader provided DTB is always preferable
2105           to this option.
2106
2107 config ARM_ATAG_DTB_COMPAT
2108         bool "Supplement the appended DTB with traditional ATAG information"
2109         depends on ARM_APPENDED_DTB
2110         help
2111           Some old bootloaders can't be updated to a DTB capable one, yet
2112           they provide ATAGs with memory configuration, the ramdisk address,
2113           the kernel cmdline string, etc.  Such information is dynamically
2114           provided by the bootloader and can't always be stored in a static
2115           DTB.  To allow a device tree enabled kernel to be used with such
2116           bootloaders, this option allows zImage to extract the information
2117           from the ATAG list and store it at run time into the appended DTB.
2118
2119 choice
2120         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
2121         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
2122
2123 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
2124         bool "Use bootloader kernel arguments if available"
2125         help
2126           Uses the command-line options passed by the boot loader instead of
2127           the device tree bootargs property. If the boot loader doesn't provide
2128           any, the device tree bootargs property will be used.
2129
2130 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
2131         bool "Extend with bootloader kernel arguments"
2132         help
2133           The command-line arguments provided by the boot loader will be
2134           appended to the the device tree bootargs property.
2135
2136 endchoice
2137
2138 config CMDLINE
2139         string "Default kernel command string"
2140         default ""
2141         help
2142           On some architectures (EBSA110 and CATS), there is currently no way
2143           for the boot loader to pass arguments to the kernel. For these
2144           architectures, you should supply some command-line options at build
2145           time by entering them here. As a minimum, you should specify the
2146           memory size and the root device (e.g., mem=64M root=/dev/nfs).
2147
2148 choice
2149         prompt "Kernel command line type" if CMDLINE != ""
2150         default CMDLINE_FROM_BOOTLOADER
2151         depends on ATAGS
2152
2153 config CMDLINE_FROM_BOOTLOADER
2154         bool "Use bootloader kernel arguments if available"
2155         help
2156           Uses the command-line options passed by the boot loader. If
2157           the boot loader doesn't provide any, the default kernel command
2158           string provided in CMDLINE will be used.
2159
2160 config CMDLINE_EXTEND
2161         bool "Extend bootloader kernel arguments"
2162         help
2163           The command-line arguments provided by the boot loader will be
2164           appended to the default kernel command string.
2165
2166 config CMDLINE_FORCE
2167         bool "Always use the default kernel command string"
2168         help
2169           Always use the default kernel command string, even if the boot
2170           loader passes other arguments to the kernel.
2171           This is useful if you cannot or don't want to change the
2172           command-line options your boot loader passes to the kernel.
2173 endchoice
2174
2175 config XIP_KERNEL
2176         bool "Kernel Execute-In-Place from ROM"
2177         depends on !ZBOOT_ROM && !ARM_LPAE && !ARCH_MULTIPLATFORM
2178         help
2179           Execute-In-Place allows the kernel to run from non-volatile storage
2180           directly addressable by the CPU, such as NOR flash. This saves RAM
2181           space since the text section of the kernel is not loaded from flash
2182           to RAM.  Read-write sections, such as the data section and stack,
2183           are still copied to RAM.  The XIP kernel is not compressed since
2184           it has to run directly from flash, so it will take more space to
2185           store it.  The flash address used to link the kernel object files,
2186           and for storing it, is configuration dependent. Therefore, if you
2187           say Y here, you must know the proper physical address where to
2188           store the kernel image depending on your own flash memory usage.
2189
2190           Also note that the make target becomes "make xipImage" rather than
2191           "make zImage" or "make Image".  The final kernel binary to put in
2192           ROM memory will be arch/arm/boot/xipImage.
2193
2194           If unsure, say N.
2195
2196 config XIP_PHYS_ADDR
2197         hex "XIP Kernel Physical Location"
2198         depends on XIP_KERNEL
2199         default "0x00080000"
2200         help
2201           This is the physical address in your flash memory the kernel will
2202           be linked for and stored to.  This address is dependent on your
2203           own flash usage.
2204
2205 config KEXEC
2206         bool "Kexec system call (EXPERIMENTAL)"
2207         depends on (!SMP || PM_SLEEP_SMP)
2208         help
2209           kexec is a system call that implements the ability to shutdown your
2210           current kernel, and to start another kernel.  It is like a reboot
2211           but it is independent of the system firmware.   And like a reboot
2212           you can start any kernel with it, not just Linux.
2213
2214           It is an ongoing process to be certain the hardware in a machine
2215           is properly shutdown, so do not be surprised if this code does not
2216           initially work for you.  It may help to enable device hotplugging
2217           support.
2218
2219 config ATAGS_PROC
2220         bool "Export atags in procfs"
2221         depends on ATAGS && KEXEC
2222         default y
2223         help
2224           Should the atags used to boot the kernel be exported in an "atags"
2225           file in procfs. Useful with kexec.
2226
2227 config CRASH_DUMP
2228         bool "Build kdump crash kernel (EXPERIMENTAL)"
2229         help
2230           Generate crash dump after being started by kexec. This should
2231           be normally only set in special crash dump kernels which are
2232           loaded in the main kernel with kexec-tools into a specially
2233           reserved region and then later executed after a crash by
2234           kdump/kexec. The crash dump kernel must be compiled to a
2235           memory address not used by the main kernel
2236
2237           For more details see Documentation/kdump/kdump.txt
2238
2239 config AUTO_ZRELADDR
2240         bool "Auto calculation of the decompressed kernel image address"
2241         depends on !ZBOOT_ROM && !ARCH_U300
2242         help
2243           ZRELADDR is the physical address where the decompressed kernel
2244           image will be placed. If AUTO_ZRELADDR is selected, the address
2245           will be determined at run-time by masking the current IP with
2246           0xf8000000. This assumes the zImage being placed in the first 128MB
2247           from start of memory.
2248
2249 endmenu
2250
2251 menu "CPU Power Management"
2252
2253 if ARCH_HAS_CPUFREQ
2254 source "drivers/cpufreq/Kconfig"
2255
2256 config CPU_FREQ_S3C
2257         bool
2258         help
2259           Internal configuration node for common cpufreq on Samsung SoC
2260
2261 config CPU_FREQ_S3C24XX
2262         bool "CPUfreq driver for Samsung S3C24XX series CPUs (EXPERIMENTAL)"
2263         depends on ARCH_S3C24XX && CPU_FREQ
2264         select CPU_FREQ_S3C
2265         help
2266           This enables the CPUfreq driver for the Samsung S3C24XX family
2267           of CPUs.
2268
2269           For details, take a look at <file:Documentation/cpu-freq>.
2270
2271           If in doubt, say N.
2272
2273 config CPU_FREQ_S3C24XX_PLL
2274         bool "Support CPUfreq changing of PLL frequency (EXPERIMENTAL)"
2275         depends on CPU_FREQ_S3C24XX
2276         help
2277           Compile in support for changing the PLL frequency from the
2278           S3C24XX series CPUfreq driver. The PLL takes time to settle
2279           after a frequency change, so by default it is not enabled.
2280
2281           This also means that the PLL tables for the selected CPU(s) will
2282           be built which may increase the size of the kernel image.
2283
2284 config CPU_FREQ_S3C24XX_DEBUG
2285         bool "Debug CPUfreq Samsung driver core"
2286         depends on CPU_FREQ_S3C24XX
2287         help
2288           Enable s3c_freq_dbg for the Samsung S3C CPUfreq core
2289
2290 config CPU_FREQ_S3C24XX_IODEBUG
2291         bool "Debug CPUfreq Samsung driver IO timing"
2292         depends on CPU_FREQ_S3C24XX
2293         help
2294           Enable s3c_freq_iodbg for the Samsung S3C CPUfreq core
2295
2296 config CPU_FREQ_S3C24XX_DEBUGFS
2297         bool "Export debugfs for CPUFreq"
2298         depends on CPU_FREQ_S3C24XX && DEBUG_FS
2299         help
2300           Export status information via debugfs.
2301
2302 endif
2303
2304 source "drivers/cpuidle/Kconfig"
2305
2306 source "drivers/cpuquiet/Kconfig"
2307
2308 source "drivers/edp/Kconfig"
2309
2310 endmenu
2311
2312 menu "Floating point emulation"
2313
2314 comment "At least one emulation must be selected"
2315
2316 config FPE_NWFPE
2317         bool "NWFPE math emulation"
2318         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2319         ---help---
2320           Say Y to include the NWFPE floating point emulator in the kernel.
2321           This is necessary to run most binaries. Linux does not currently
2322           support floating point hardware so you need to say Y here even if
2323           your machine has an FPA or floating point co-processor podule.
2324
2325           You may say N here if you are going to load the Acorn FPEmulator
2326           early in the bootup.
2327
2328 config FPE_NWFPE_XP
2329         bool "Support extended precision"
2330         depends on FPE_NWFPE
2331         help
2332           Say Y to include 80-bit support in the kernel floating-point
2333           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2334           Note that gcc does not generate 80-bit operations by default,
2335           so in most cases this option only enlarges the size of the
2336           floating point emulator without any good reason.
2337
2338           You almost surely want to say N here.
2339
2340 config FPE_FASTFPE
2341         bool "FastFPE math emulation (EXPERIMENTAL)"
2342         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2343         ---help---
2344           Say Y here to include the FAST floating point emulator in the kernel.
2345           This is an experimental much faster emulator which now also has full
2346           precision for the mantissa.  It does not support any exceptions.
2347           It is very simple, and approximately 3-6 times faster than NWFPE.
2348
2349           It should be sufficient for most programs.  It may be not suitable
2350           for scientific calculations, but you have to check this for yourself.
2351           If you do not feel you need a faster FP emulation you should better
2352           choose NWFPE.
2353
2354 config VFP
2355         bool "VFP-format floating point maths"
2356         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2357         help
2358           Say Y to include VFP support code in the kernel. This is needed
2359           if your hardware includes a VFP unit.
2360
2361           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2362           release notes and additional status information.
2363
2364           Say N if your target does not have VFP hardware.
2365
2366 config VFPv3
2367         bool
2368         depends on VFP
2369         default y if CPU_V7
2370
2371 config NEON
2372         bool "Advanced SIMD (NEON) Extension support"
2373         depends on VFPv3 && CPU_V7
2374         help
2375           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2376           Extension.
2377
2378 endmenu
2379
2380 menu "Userspace binary formats"
2381
2382 source "fs/Kconfig.binfmt"
2383
2384 config ARTHUR
2385         tristate "RISC OS personality"
2386         depends on !AEABI
2387         help
2388           Say Y here to include the kernel code necessary if you want to run
2389           Acorn RISC OS/Arthur binaries under Linux. This code is still very
2390           experimental; if this sounds frightening, say N and sleep in peace.
2391           You can also say M here to compile this support as a module (which
2392           will be called arthur).
2393
2394 endmenu
2395
2396 menu "Power management options"
2397
2398 source "kernel/power/Kconfig"
2399
2400 config ARCH_SUSPEND_POSSIBLE
2401         depends on !ARCH_S5PC100
2402         depends on CPU_ARM920T || CPU_ARM926T || CPU_SA1100 || \
2403                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2404         def_bool y
2405
2406 config ARM_CPU_SUSPEND
2407         def_bool PM_SLEEP
2408
2409 endmenu
2410
2411 source "net/Kconfig"
2412
2413 source "drivers/Kconfig"
2414
2415 source "fs/Kconfig"
2416
2417 source "arch/arm/Kconfig.debug"
2418
2419 source "security/Kconfig"
2420
2421 source "crypto/Kconfig"
2422
2423 source "lib/Kconfig"
2424
2425 source "arch/arm/kvm/Kconfig"