kernel: remove CONFIG_USE_GENERIC_SMP_HELPERS
[linux-3.10.git] / arch / arm / Kconfig
1 config ARM
2         bool
3         default y
4         select ARCH_BINFMT_ELF_RANDOMIZE_PIE
5         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
6         select ARCH_HAVE_CUSTOM_GPIO_H
7         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
8         select ARCH_WANT_IPC_PARSE_VERSION
9         select BUILDTIME_EXTABLE_SORT if MMU
10         select CPU_PM if (SUSPEND || CPU_IDLE)
11         select DCACHE_WORD_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && !CPU_BIG_ENDIAN && MMU
12         select GENERIC_ATOMIC64 if (CPU_V6 || !CPU_32v6K || !AEABI)
13         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
14         select GENERIC_IRQ_PROBE
15         select GENERIC_IRQ_SHOW
16         select GENERIC_PCI_IOMAP
17         select GENERIC_SCHED_CLOCK
18         select GENERIC_SMP_IDLE_THREAD
19         select GENERIC_IDLE_POLL_SETUP
20         select GENERIC_STRNCPY_FROM_USER
21         select GENERIC_STRNLEN_USER
22         select HARDIRQS_SW_RESEND
23         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL
24         select HAVE_ARCH_KGDB
25         select HAVE_ARCH_SECCOMP_FILTER
26         select HAVE_ARCH_TRACEHOOK
27         select HAVE_BPF_JIT
28         select HAVE_C_RECORDMCOUNT
29         select HAVE_DEBUG_KMEMLEAK
30         select HAVE_DMA_API_DEBUG
31         select HAVE_DMA_ATTRS
32         select HAVE_DMA_CONTIGUOUS if MMU
33         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL)
34         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
35         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
36         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
37         select HAVE_GENERIC_DMA_COHERENT
38         select HAVE_GENERIC_HARDIRQS
39         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
40         select HAVE_IDE if PCI || ISA || PCMCIA
41         select HAVE_IRQ_TIME_ACCOUNTING
42         select HAVE_KERNEL_GZIP
43         select HAVE_KERNEL_LZMA
44         select HAVE_KERNEL_LZO
45         select HAVE_KERNEL_XZ
46         select HAVE_KPROBES if !XIP_KERNEL
47         select HAVE_KRETPROBES if (HAVE_KPROBES)
48         select HAVE_MEMBLOCK
49         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
50         select HAVE_PERF_EVENTS
51         select HAVE_REGS_AND_STACK_ACCESS_API
52         select HAVE_SYSCALL_TRACEPOINTS
53         select HAVE_UID16
54         select KTIME_SCALAR
55         select PERF_USE_VMALLOC
56         select RTC_LIB
57         select SYS_SUPPORTS_APM_EMULATION
58         select HAVE_MOD_ARCH_SPECIFIC if ARM_UNWIND
59         select MODULES_USE_ELF_REL
60         select CLONE_BACKWARDS
61         select OLD_SIGSUSPEND3
62         select OLD_SIGACTION
63         select HAVE_CONTEXT_TRACKING
64         help
65           The ARM series is a line of low-power-consumption RISC chip designs
66           licensed by ARM Ltd and targeted at embedded applications and
67           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
68           manufactured, but legacy ARM-based PC hardware remains popular in
69           Europe.  There is an ARM Linux project with a web page at
70           <http://www.arm.linux.org.uk/>.
71
72 config ARM_HAS_SG_CHAIN
73         bool
74
75 config NEED_SG_DMA_LENGTH
76         bool
77
78 config ARM_DMA_USE_IOMMU
79         bool
80         select ARM_HAS_SG_CHAIN
81         select NEED_SG_DMA_LENGTH
82
83 if ARM_DMA_USE_IOMMU
84
85 config ARM_DMA_IOMMU_ALIGNMENT
86         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
87         range 4 9
88         default 8
89         help
90           DMA mapping framework by default aligns all buffers to the smallest
91           PAGE_SIZE order which is greater than or equal to the requested buffer
92           size. This works well for buffers up to a few hundreds kilobytes, but
93           for larger buffers it just a waste of address space. Drivers which has
94           relatively small addressing window (like 64Mib) might run out of
95           virtual space with just a few allocations.
96
97           With this parameter you can specify the maximum PAGE_SIZE order for
98           DMA IOMMU buffers. Larger buffers will be aligned only to this
99           specified order. The order is expressed as a power of two multiplied
100           by the PAGE_SIZE.
101
102 endif
103
104 config HAVE_PWM
105         bool
106
107 config MIGHT_HAVE_PCI
108         bool
109
110 config SYS_SUPPORTS_APM_EMULATION
111         bool
112
113 config HAVE_TCM
114         bool
115         select GENERIC_ALLOCATOR
116
117 config HAVE_PROC_CPU
118         bool
119
120 config NO_IOPORT
121         bool
122
123 config EISA
124         bool
125         ---help---
126           The Extended Industry Standard Architecture (EISA) bus was
127           developed as an open alternative to the IBM MicroChannel bus.
128
129           The EISA bus provided some of the features of the IBM MicroChannel
130           bus while maintaining backward compatibility with cards made for
131           the older ISA bus.  The EISA bus saw limited use between 1988 and
132           1995 when it was made obsolete by the PCI bus.
133
134           Say Y here if you are building a kernel for an EISA-based machine.
135
136           Otherwise, say N.
137
138 config SBUS
139         bool
140
141 config STACKTRACE_SUPPORT
142         bool
143         default y
144
145 config HAVE_LATENCYTOP_SUPPORT
146         bool
147         depends on !SMP
148         default y
149
150 config LOCKDEP_SUPPORT
151         bool
152         default y
153
154 config TRACE_IRQFLAGS_SUPPORT
155         bool
156         default y
157
158 config RWSEM_GENERIC_SPINLOCK
159         bool
160         default y
161
162 config RWSEM_XCHGADD_ALGORITHM
163         bool
164
165 config ARCH_HAS_ILOG2_U32
166         bool
167
168 config ARCH_HAS_ILOG2_U64
169         bool
170
171 config ARCH_HAS_CPUFREQ
172         bool
173         help
174           Internal node to signify that the ARCH has CPUFREQ support
175           and that the relevant menu configurations are displayed for
176           it.
177
178 config GENERIC_HWEIGHT
179         bool
180         default y
181
182 config GENERIC_CALIBRATE_DELAY
183         bool
184         default y
185
186 config ARCH_MAY_HAVE_PC_FDC
187         bool
188
189 config ZONE_DMA
190         bool
191
192 config NEED_DMA_MAP_STATE
193        def_bool y
194
195 config ARCH_HAS_DMA_SET_COHERENT_MASK
196         bool
197
198 config GENERIC_ISA_DMA
199         bool
200
201 config FIQ
202         bool
203
204 config NEED_RET_TO_USER
205         bool
206
207 config ARCH_MTD_XIP
208         bool
209
210 config ARCH_SUPPORTS_DEBUG_PAGEALLOC
211         def_bool y
212         depends on DEBUG_RODATA
213
214 config VECTORS_BASE
215         hex
216         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
217         default DRAM_BASE if REMAP_VECTORS_TO_RAM
218         default 0x00000000
219         help
220           The base address of exception vectors.  This must be two pages
221           in size.
222
223 config ARM_PATCH_PHYS_VIRT
224         bool "Patch physical to virtual translations at runtime" if EMBEDDED
225         default y
226         depends on !XIP_KERNEL && MMU
227         depends on !ARCH_REALVIEW || !SPARSEMEM
228         help
229           Patch phys-to-virt and virt-to-phys translation functions at
230           boot and module load time according to the position of the
231           kernel in system memory.
232
233           This can only be used with non-XIP MMU kernels where the base
234           of physical memory is at a 16MB boundary.
235
236           Only disable this option if you know that you do not require
237           this feature (eg, building a kernel for a single machine) and
238           you need to shrink the kernel to the minimal size.
239
240 config NEED_MACH_GPIO_H
241         bool
242         help
243           Select this when mach/gpio.h is required to provide special
244           definitions for this platform. The need for mach/gpio.h should
245           be avoided when possible.
246
247 config NEED_MACH_IO_H
248         bool
249         help
250           Select this when mach/io.h is required to provide special
251           definitions for this platform.  The need for mach/io.h should
252           be avoided when possible.
253
254 config NEED_MACH_MEMORY_H
255         bool
256         help
257           Select this when mach/memory.h is required to provide special
258           definitions for this platform.  The need for mach/memory.h should
259           be avoided when possible.
260
261 config PHYS_OFFSET
262         hex "Physical address of main memory" if MMU
263         depends on !ARM_PATCH_PHYS_VIRT && !NEED_MACH_MEMORY_H
264         default DRAM_BASE if !MMU
265         help
266           Please provide the physical address corresponding to the
267           location of main memory in your system.
268
269 config GENERIC_BUG
270         def_bool y
271         depends on BUG
272
273 source "init/Kconfig"
274
275 source "kernel/Kconfig.freezer"
276
277 menu "System Type"
278
279 config MMU
280         bool "MMU-based Paged Memory Management Support"
281         default y
282         help
283           Select if you want MMU-based virtualised addressing space
284           support by paged memory management. If unsure, say 'Y'.
285
286 #
287 # The "ARM system type" choice list is ordered alphabetically by option
288 # text.  Please add new entries in the option alphabetic order.
289 #
290 choice
291         prompt "ARM system type"
292         default ARCH_VERSATILE if !MMU
293         default ARCH_MULTIPLATFORM if MMU
294
295 config ARCH_MULTIPLATFORM
296         bool "Allow multiple platforms to be selected"
297         depends on MMU
298         select ARM_PATCH_PHYS_VIRT
299         select AUTO_ZRELADDR
300         select COMMON_CLK
301         select MULTI_IRQ_HANDLER
302         select SPARSE_IRQ
303         select USE_OF
304
305 config ARCH_INTEGRATOR
306         bool "ARM Ltd. Integrator family"
307         select ARCH_HAS_CPUFREQ
308         select ARM_AMBA
309         select COMMON_CLK
310         select COMMON_CLK_VERSATILE
311         select GENERIC_CLOCKEVENTS
312         select HAVE_TCM
313         select ICST
314         select MULTI_IRQ_HANDLER
315         select NEED_MACH_MEMORY_H
316         select PLAT_VERSATILE
317         select SPARSE_IRQ
318         select VERSATILE_FPGA_IRQ
319         help
320           Support for ARM's Integrator platform.
321
322 config ARCH_REALVIEW
323         bool "ARM Ltd. RealView family"
324         select ARCH_WANT_OPTIONAL_GPIOLIB
325         select ARM_AMBA
326         select ARM_TIMER_SP804
327         select COMMON_CLK
328         select COMMON_CLK_VERSATILE
329         select GENERIC_CLOCKEVENTS
330         select GPIO_PL061 if GPIOLIB
331         select ICST
332         select NEED_MACH_MEMORY_H
333         select PLAT_VERSATILE
334         select PLAT_VERSATILE_CLCD
335         help
336           This enables support for ARM Ltd RealView boards.
337
338 config ARCH_VERSATILE
339         bool "ARM Ltd. Versatile family"
340         select ARCH_WANT_OPTIONAL_GPIOLIB
341         select ARM_AMBA
342         select ARM_TIMER_SP804
343         select ARM_VIC
344         select CLKDEV_LOOKUP
345         select GENERIC_CLOCKEVENTS
346         select HAVE_MACH_CLKDEV
347         select ICST
348         select PLAT_VERSATILE
349         select PLAT_VERSATILE_CLCD
350         select PLAT_VERSATILE_CLOCK
351         select VERSATILE_FPGA_IRQ
352         help
353           This enables support for ARM Ltd Versatile board.
354
355 config ARCH_AT91
356         bool "Atmel AT91"
357         select ARCH_REQUIRE_GPIOLIB
358         select CLKDEV_LOOKUP
359         select HAVE_CLK
360         select IRQ_DOMAIN
361         select NEED_MACH_GPIO_H
362         select NEED_MACH_IO_H if PCCARD
363         select PINCTRL
364         select PINCTRL_AT91 if USE_OF
365         help
366           This enables support for systems based on Atmel
367           AT91RM9200 and AT91SAM9* processors.
368
369 config ARCH_CLPS711X
370         bool "Cirrus Logic CLPS711x/EP721x/EP731x-based"
371         select ARCH_REQUIRE_GPIOLIB
372         select AUTO_ZRELADDR
373         select CLKDEV_LOOKUP
374         select COMMON_CLK
375         select CPU_ARM720T
376         select GENERIC_CLOCKEVENTS
377         select MULTI_IRQ_HANDLER
378         select NEED_MACH_MEMORY_H
379         select SPARSE_IRQ
380         help
381           Support for Cirrus Logic 711x/721x/731x based boards.
382
383 config ARCH_GEMINI
384         bool "Cortina Systems Gemini"
385         select ARCH_REQUIRE_GPIOLIB
386         select ARCH_USES_GETTIMEOFFSET
387         select NEED_MACH_GPIO_H
388         select CPU_FA526
389         help
390           Support for the Cortina Systems Gemini family SoCs
391
392 config ARCH_EBSA110
393         bool "EBSA-110"
394         select ARCH_USES_GETTIMEOFFSET
395         select CPU_SA110
396         select ISA
397         select NEED_MACH_IO_H
398         select NEED_MACH_MEMORY_H
399         select NO_IOPORT
400         help
401           This is an evaluation board for the StrongARM processor available
402           from Digital. It has limited hardware on-board, including an
403           Ethernet interface, two PCMCIA sockets, two serial ports and a
404           parallel port.
405
406 config ARCH_EP93XX
407         bool "EP93xx-based"
408         select ARCH_HAS_HOLES_MEMORYMODEL
409         select ARCH_REQUIRE_GPIOLIB
410         select ARCH_USES_GETTIMEOFFSET
411         select ARM_AMBA
412         select ARM_VIC
413         select CLKDEV_LOOKUP
414         select CPU_ARM920T
415         select NEED_MACH_MEMORY_H
416         help
417           This enables support for the Cirrus EP93xx series of CPUs.
418
419 config ARCH_FOOTBRIDGE
420         bool "FootBridge"
421         select CPU_SA110
422         select FOOTBRIDGE
423         select GENERIC_CLOCKEVENTS
424         select HAVE_IDE
425         select NEED_MACH_IO_H if !MMU
426         select NEED_MACH_MEMORY_H
427         help
428           Support for systems based on the DC21285 companion chip
429           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
430
431 config ARCH_NETX
432         bool "Hilscher NetX based"
433         select ARM_VIC
434         select CLKSRC_MMIO
435         select CPU_ARM926T
436         select GENERIC_CLOCKEVENTS
437         help
438           This enables support for systems based on the Hilscher NetX Soc
439
440 config ARCH_IOP13XX
441         bool "IOP13xx-based"
442         depends on MMU
443         select ARCH_SUPPORTS_MSI
444         select CPU_XSC3
445         select NEED_MACH_MEMORY_H
446         select NEED_RET_TO_USER
447         select PCI
448         select PLAT_IOP
449         select VMSPLIT_1G
450         help
451           Support for Intel's IOP13XX (XScale) family of processors.
452
453 config ARCH_IOP32X
454         bool "IOP32x-based"
455         depends on MMU
456         select ARCH_REQUIRE_GPIOLIB
457         select CPU_XSCALE
458         select NEED_MACH_GPIO_H
459         select NEED_RET_TO_USER
460         select PCI
461         select PLAT_IOP
462         help
463           Support for Intel's 80219 and IOP32X (XScale) family of
464           processors.
465
466 config ARCH_IOP33X
467         bool "IOP33x-based"
468         depends on MMU
469         select ARCH_REQUIRE_GPIOLIB
470         select CPU_XSCALE
471         select NEED_MACH_GPIO_H
472         select NEED_RET_TO_USER
473         select PCI
474         select PLAT_IOP
475         help
476           Support for Intel's IOP33X (XScale) family of processors.
477
478 config ARCH_IXP4XX
479         bool "IXP4xx-based"
480         depends on MMU
481         select ARCH_HAS_DMA_SET_COHERENT_MASK
482         select ARCH_REQUIRE_GPIOLIB
483         select CLKSRC_MMIO
484         select CPU_XSCALE
485         select DMABOUNCE if PCI
486         select GENERIC_CLOCKEVENTS
487         select MIGHT_HAVE_PCI
488         select NEED_MACH_IO_H
489         select USB_EHCI_BIG_ENDIAN_MMIO
490         select USB_EHCI_BIG_ENDIAN_DESC
491         help
492           Support for Intel's IXP4XX (XScale) family of processors.
493
494 config ARCH_DOVE
495         bool "Marvell Dove"
496         select ARCH_REQUIRE_GPIOLIB
497         select CPU_PJ4
498         select GENERIC_CLOCKEVENTS
499         select MIGHT_HAVE_PCI
500         select PINCTRL
501         select PINCTRL_DOVE
502         select PLAT_ORION_LEGACY
503         select USB_ARCH_HAS_EHCI
504         select MVEBU_MBUS
505         help
506           Support for the Marvell Dove SoC 88AP510
507
508 config ARCH_KIRKWOOD
509         bool "Marvell Kirkwood"
510         select ARCH_REQUIRE_GPIOLIB
511         select CPU_FEROCEON
512         select GENERIC_CLOCKEVENTS
513         select PCI
514         select PCI_QUIRKS
515         select PINCTRL
516         select PINCTRL_KIRKWOOD
517         select PLAT_ORION_LEGACY
518         select MVEBU_MBUS
519         help
520           Support for the following Marvell Kirkwood series SoCs:
521           88F6180, 88F6192 and 88F6281.
522
523 config ARCH_MV78XX0
524         bool "Marvell MV78xx0"
525         select ARCH_REQUIRE_GPIOLIB
526         select CPU_FEROCEON
527         select GENERIC_CLOCKEVENTS
528         select PCI
529         select PLAT_ORION_LEGACY
530         select MVEBU_MBUS
531         help
532           Support for the following Marvell MV78xx0 series SoCs:
533           MV781x0, MV782x0.
534
535 config ARCH_ORION5X
536         bool "Marvell Orion"
537         depends on MMU
538         select ARCH_REQUIRE_GPIOLIB
539         select CPU_FEROCEON
540         select GENERIC_CLOCKEVENTS
541         select PCI
542         select PLAT_ORION_LEGACY
543         select MVEBU_MBUS
544         help
545           Support for the following Marvell Orion 5x series SoCs:
546           Orion-1 (5181), Orion-VoIP (5181L), Orion-NAS (5182),
547           Orion-2 (5281), Orion-1-90 (6183).
548
549 config ARCH_MMP
550         bool "Marvell PXA168/910/MMP2"
551         depends on MMU
552         select ARCH_REQUIRE_GPIOLIB
553         select CLKDEV_LOOKUP
554         select GENERIC_ALLOCATOR
555         select GENERIC_CLOCKEVENTS
556         select GPIO_PXA
557         select IRQ_DOMAIN
558         select NEED_MACH_GPIO_H
559         select PINCTRL
560         select PLAT_PXA
561         select SPARSE_IRQ
562         help
563           Support for Marvell's PXA168/PXA910(MMP) and MMP2 processor line.
564
565 config ARCH_KS8695
566         bool "Micrel/Kendin KS8695"
567         select ARCH_REQUIRE_GPIOLIB
568         select CLKSRC_MMIO
569         select CPU_ARM922T
570         select GENERIC_CLOCKEVENTS
571         select NEED_MACH_MEMORY_H
572         help
573           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
574           System-on-Chip devices.
575
576 config ARCH_W90X900
577         bool "Nuvoton W90X900 CPU"
578         select ARCH_REQUIRE_GPIOLIB
579         select CLKDEV_LOOKUP
580         select CLKSRC_MMIO
581         select CPU_ARM926T
582         select GENERIC_CLOCKEVENTS
583         help
584           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
585           At present, the w90x900 has been renamed nuc900, regarding
586           the ARM series product line, you can login the following
587           link address to know more.
588
589           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
590                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
591
592 config ARCH_LPC32XX
593         bool "NXP LPC32XX"
594         select ARCH_REQUIRE_GPIOLIB
595         select ARM_AMBA
596         select CLKDEV_LOOKUP
597         select CLKSRC_MMIO
598         select CPU_ARM926T
599         select GENERIC_CLOCKEVENTS
600         select HAVE_IDE
601         select HAVE_PWM
602         select USB_ARCH_HAS_OHCI
603         select USE_OF
604         help
605           Support for the NXP LPC32XX family of processors
606
607 config ARCH_TEGRA
608         bool "NVIDIA Tegra"
609         select ARCH_HAS_CPUFREQ
610         select ARCH_REQUIRE_GPIOLIB
611         select CLKDEV_LOOKUP
612         select CLKSRC_MMIO
613         select GENERIC_CLOCKEVENTS
614         select HAVE_CLK
615         select HAVE_SMP
616         select MIGHT_HAVE_CACHE_L2X0
617         select NEED_MACH_MEMORY_H
618         select USE_OF
619         select FIQ
620         select PCI
621         select CPU_IDLE_MULTIPLE_DRIVERS
622         help
623           This enables support for NVIDIA Tegra based systems (Tegra APX,
624           Tegra 6xx and Tegra 2 series).
625
626 config ARCH_PXA
627         bool "PXA2xx/PXA3xx-based"
628         depends on MMU
629         select ARCH_HAS_CPUFREQ
630         select ARCH_MTD_XIP
631         select ARCH_REQUIRE_GPIOLIB
632         select ARM_CPU_SUSPEND if PM
633         select AUTO_ZRELADDR
634         select CLKDEV_LOOKUP
635         select CLKSRC_MMIO
636         select GENERIC_CLOCKEVENTS
637         select GPIO_PXA
638         select HAVE_IDE
639         select MULTI_IRQ_HANDLER
640         select NEED_MACH_GPIO_H
641         select PLAT_PXA
642         select SPARSE_IRQ
643         help
644           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
645
646 config ARCH_MSM
647         bool "Qualcomm MSM"
648         select ARCH_REQUIRE_GPIOLIB
649         select CLKDEV_LOOKUP
650         select GENERIC_CLOCKEVENTS
651         select HAVE_CLK
652         help
653           Support for Qualcomm MSM/QSD based systems.  This runs on the
654           apps processor of the MSM/QSD and depends on a shared memory
655           interface to the modem processor which runs the baseband
656           stack and controls some vital subsystems
657           (clock and power control, etc).
658
659 config ARCH_SHMOBILE
660         bool "Renesas SH-Mobile / R-Mobile"
661         select CLKDEV_LOOKUP
662         select GENERIC_CLOCKEVENTS
663         select HAVE_CLK
664         select HAVE_MACH_CLKDEV
665         select HAVE_SMP
666         select MIGHT_HAVE_CACHE_L2X0
667         select MULTI_IRQ_HANDLER
668         select NEED_MACH_MEMORY_H
669         select NO_IOPORT
670         select PINCTRL if ARCH_WANT_OPTIONAL_GPIOLIB
671         select PM_GENERIC_DOMAINS if PM
672         select SPARSE_IRQ
673         help
674           Support for Renesas's SH-Mobile and R-Mobile ARM platforms.
675
676 config ARCH_RPC
677         bool "RiscPC"
678         select ARCH_ACORN
679         select ARCH_MAY_HAVE_PC_FDC
680         select ARCH_SPARSEMEM_ENABLE
681         select ARCH_USES_GETTIMEOFFSET
682         select FIQ
683         select HAVE_IDE
684         select HAVE_PATA_PLATFORM
685         select ISA_DMA_API
686         select NEED_MACH_IO_H
687         select NEED_MACH_MEMORY_H
688         select NO_IOPORT
689         select VIRT_TO_BUS
690         help
691           On the Acorn Risc-PC, Linux can support the internal IDE disk and
692           CD-ROM interface, serial and parallel port, and the floppy drive.
693
694 config ARCH_SA1100
695         bool "SA1100-based"
696         select ARCH_HAS_CPUFREQ
697         select ARCH_MTD_XIP
698         select ARCH_REQUIRE_GPIOLIB
699         select ARCH_SPARSEMEM_ENABLE
700         select CLKDEV_LOOKUP
701         select CLKSRC_MMIO
702         select CPU_FREQ
703         select CPU_SA1100
704         select GENERIC_CLOCKEVENTS
705         select HAVE_IDE
706         select ISA
707         select NEED_MACH_GPIO_H
708         select NEED_MACH_MEMORY_H
709         select SPARSE_IRQ
710         help
711           Support for StrongARM 11x0 based boards.
712
713 config ARCH_S3C24XX
714         bool "Samsung S3C24XX SoCs"
715         select ARCH_HAS_CPUFREQ
716         select ARCH_REQUIRE_GPIOLIB
717         select CLKDEV_LOOKUP
718         select CLKSRC_MMIO
719         select GENERIC_CLOCKEVENTS
720         select HAVE_CLK
721         select HAVE_S3C2410_I2C if I2C
722         select HAVE_S3C2410_WATCHDOG if WATCHDOG
723         select HAVE_S3C_RTC if RTC_CLASS
724         select MULTI_IRQ_HANDLER
725         select NEED_MACH_GPIO_H
726         select NEED_MACH_IO_H
727         help
728           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
729           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
730           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
731           Samsung SMDK2410 development board (and derivatives).
732
733 config ARCH_S3C64XX
734         bool "Samsung S3C64XX"
735         select ARCH_HAS_CPUFREQ
736         select ARCH_REQUIRE_GPIOLIB
737         select ARM_VIC
738         select CLKDEV_LOOKUP
739         select CLKSRC_MMIO
740         select CPU_V6
741         select GENERIC_CLOCKEVENTS
742         select HAVE_CLK
743         select HAVE_S3C2410_I2C if I2C
744         select HAVE_S3C2410_WATCHDOG if WATCHDOG
745         select HAVE_TCM
746         select NEED_MACH_GPIO_H
747         select NO_IOPORT
748         select PLAT_SAMSUNG
749         select S3C_DEV_NAND
750         select S3C_GPIO_TRACK
751         select SAMSUNG_CLKSRC
752         select SAMSUNG_GPIOLIB_4BIT
753         select SAMSUNG_IRQ_VIC_TIMER
754         select USB_ARCH_HAS_OHCI
755         help
756           Samsung S3C64XX series based systems
757
758 config ARCH_S5P64X0
759         bool "Samsung S5P6440 S5P6450"
760         select CLKDEV_LOOKUP
761         select CLKSRC_MMIO
762         select CPU_V6
763         select GENERIC_CLOCKEVENTS
764         select HAVE_CLK
765         select HAVE_S3C2410_I2C if I2C
766         select HAVE_S3C2410_WATCHDOG if WATCHDOG
767         select HAVE_S3C_RTC if RTC_CLASS
768         select NEED_MACH_GPIO_H
769         help
770           Samsung S5P64X0 CPU based systems, such as the Samsung SMDK6440,
771           SMDK6450.
772
773 config ARCH_S5PC100
774         bool "Samsung S5PC100"
775         select ARCH_REQUIRE_GPIOLIB
776         select CLKDEV_LOOKUP
777         select CLKSRC_MMIO
778         select CPU_V7
779         select GENERIC_CLOCKEVENTS
780         select HAVE_CLK
781         select HAVE_S3C2410_I2C if I2C
782         select HAVE_S3C2410_WATCHDOG if WATCHDOG
783         select HAVE_S3C_RTC if RTC_CLASS
784         select NEED_MACH_GPIO_H
785         help
786           Samsung S5PC100 series based systems
787
788 config ARCH_S5PV210
789         bool "Samsung S5PV210/S5PC110"
790         select ARCH_HAS_CPUFREQ
791         select ARCH_HAS_HOLES_MEMORYMODEL
792         select ARCH_SPARSEMEM_ENABLE
793         select CLKDEV_LOOKUP
794         select CLKSRC_MMIO
795         select CPU_V7
796         select GENERIC_CLOCKEVENTS
797         select HAVE_CLK
798         select HAVE_S3C2410_I2C if I2C
799         select HAVE_S3C2410_WATCHDOG if WATCHDOG
800         select HAVE_S3C_RTC if RTC_CLASS
801         select NEED_MACH_GPIO_H
802         select NEED_MACH_MEMORY_H
803         help
804           Samsung S5PV210/S5PC110 series based systems
805
806 config ARCH_EXYNOS
807         bool "Samsung EXYNOS"
808         select ARCH_HAS_CPUFREQ
809         select ARCH_HAS_HOLES_MEMORYMODEL
810         select ARCH_SPARSEMEM_ENABLE
811         select CLKDEV_LOOKUP
812         select COMMON_CLK
813         select CPU_V7
814         select GENERIC_CLOCKEVENTS
815         select HAVE_CLK
816         select HAVE_S3C2410_I2C if I2C
817         select HAVE_S3C2410_WATCHDOG if WATCHDOG
818         select HAVE_S3C_RTC if RTC_CLASS
819         select NEED_MACH_GPIO_H
820         select NEED_MACH_MEMORY_H
821         help
822           Support for SAMSUNG's EXYNOS SoCs (EXYNOS4/5)
823
824 config ARCH_SHARK
825         bool "Shark"
826         select ARCH_USES_GETTIMEOFFSET
827         select CPU_SA110
828         select ISA
829         select ISA_DMA
830         select NEED_MACH_MEMORY_H
831         select PCI
832         select VIRT_TO_BUS
833         select ZONE_DMA
834         help
835           Support for the StrongARM based Digital DNARD machine, also known
836           as "Shark" (<http://www.shark-linux.de/shark.html>).
837
838 config ARCH_U300
839         bool "ST-Ericsson U300 Series"
840         depends on MMU
841         select ARCH_REQUIRE_GPIOLIB
842         select ARM_AMBA
843         select ARM_PATCH_PHYS_VIRT
844         select ARM_VIC
845         select CLKDEV_LOOKUP
846         select CLKSRC_MMIO
847         select COMMON_CLK
848         select CPU_ARM926T
849         select GENERIC_CLOCKEVENTS
850         select HAVE_TCM
851         select SPARSE_IRQ
852         help
853           Support for ST-Ericsson U300 series mobile platforms.
854
855 config ARCH_DAVINCI
856         bool "TI DaVinci"
857         select ARCH_HAS_HOLES_MEMORYMODEL
858         select ARCH_REQUIRE_GPIOLIB
859         select CLKDEV_LOOKUP
860         select GENERIC_ALLOCATOR
861         select GENERIC_CLOCKEVENTS
862         select GENERIC_IRQ_CHIP
863         select HAVE_IDE
864         select NEED_MACH_GPIO_H
865         select USE_OF
866         select ZONE_DMA
867         help
868           Support for TI's DaVinci platform.
869
870 config ARCH_OMAP1
871         bool "TI OMAP1"
872         depends on MMU
873         select ARCH_HAS_CPUFREQ
874         select ARCH_HAS_HOLES_MEMORYMODEL
875         select ARCH_OMAP
876         select ARCH_REQUIRE_GPIOLIB
877         select CLKDEV_LOOKUP
878         select CLKSRC_MMIO
879         select GENERIC_CLOCKEVENTS
880         select GENERIC_IRQ_CHIP
881         select HAVE_CLK
882         select HAVE_IDE
883         select IRQ_DOMAIN
884         select NEED_MACH_IO_H if PCCARD
885         select NEED_MACH_MEMORY_H
886         help
887           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
888
889 endchoice
890
891 menu "Multiple platform selection"
892         depends on ARCH_MULTIPLATFORM
893
894 comment "CPU Core family selection"
895
896 config ARCH_MULTI_V4
897         bool "ARMv4 based platforms (FA526, StrongARM)"
898         depends on !ARCH_MULTI_V6_V7
899         select ARCH_MULTI_V4_V5
900
901 config ARCH_MULTI_V4T
902         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
903         depends on !ARCH_MULTI_V6_V7
904         select ARCH_MULTI_V4_V5
905
906 config ARCH_MULTI_V5
907         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
908         depends on !ARCH_MULTI_V6_V7
909         select ARCH_MULTI_V4_V5
910
911 config ARCH_MULTI_V4_V5
912         bool
913
914 config ARCH_MULTI_V6
915         bool "ARMv6 based platforms (ARM11)"
916         select ARCH_MULTI_V6_V7
917         select CPU_V6
918
919 config ARCH_MULTI_V7
920         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
921         default y
922         select ARCH_MULTI_V6_V7
923         select CPU_V7
924
925 config ARCH_MULTI_V6_V7
926         bool
927
928 config ARCH_MULTI_CPU_AUTO
929         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
930         select ARCH_MULTI_V5
931
932 endmenu
933
934 #
935 # This is sorted alphabetically by mach-* pathname.  However, plat-*
936 # Kconfigs may be included either alphabetically (according to the
937 # plat- suffix) or along side the corresponding mach-* source.
938 #
939 source "arch/arm/mach-mvebu/Kconfig"
940
941 source "arch/arm/mach-at91/Kconfig"
942
943 source "arch/arm/mach-bcm/Kconfig"
944
945 source "arch/arm/mach-bcm2835/Kconfig"
946
947 source "arch/arm/mach-clps711x/Kconfig"
948
949 source "arch/arm/mach-cns3xxx/Kconfig"
950
951 source "arch/arm/mach-davinci/Kconfig"
952
953 source "arch/arm/mach-dove/Kconfig"
954
955 source "arch/arm/mach-ep93xx/Kconfig"
956
957 source "arch/arm/mach-footbridge/Kconfig"
958
959 source "arch/arm/mach-gemini/Kconfig"
960
961 source "arch/arm/mach-highbank/Kconfig"
962
963 source "arch/arm/mach-integrator/Kconfig"
964
965 source "arch/arm/mach-iop32x/Kconfig"
966
967 source "arch/arm/mach-iop33x/Kconfig"
968
969 source "arch/arm/mach-iop13xx/Kconfig"
970
971 source "arch/arm/mach-ixp4xx/Kconfig"
972
973 source "arch/arm/mach-kirkwood/Kconfig"
974
975 source "arch/arm/mach-ks8695/Kconfig"
976
977 source "arch/arm/mach-msm/Kconfig"
978
979 source "arch/arm/mach-mv78xx0/Kconfig"
980
981 source "arch/arm/mach-imx/Kconfig"
982
983 source "arch/arm/mach-mxs/Kconfig"
984
985 source "arch/arm/mach-netx/Kconfig"
986
987 source "arch/arm/mach-nomadik/Kconfig"
988
989 source "arch/arm/plat-omap/Kconfig"
990
991 source "arch/arm/mach-omap1/Kconfig"
992
993 source "arch/arm/mach-omap2/Kconfig"
994
995 source "arch/arm/mach-orion5x/Kconfig"
996
997 source "arch/arm/mach-picoxcell/Kconfig"
998
999 source "arch/arm/mach-pxa/Kconfig"
1000 source "arch/arm/plat-pxa/Kconfig"
1001
1002 source "arch/arm/mach-mmp/Kconfig"
1003
1004 source "arch/arm/mach-realview/Kconfig"
1005
1006 source "arch/arm/mach-sa1100/Kconfig"
1007
1008 source "arch/arm/plat-samsung/Kconfig"
1009
1010 source "arch/arm/mach-socfpga/Kconfig"
1011
1012 source "arch/arm/mach-spear/Kconfig"
1013
1014 source "arch/arm/mach-s3c24xx/Kconfig"
1015
1016 if ARCH_S3C64XX
1017 source "arch/arm/mach-s3c64xx/Kconfig"
1018 endif
1019
1020 source "arch/arm/mach-s5p64x0/Kconfig"
1021
1022 source "arch/arm/mach-s5pc100/Kconfig"
1023
1024 source "arch/arm/mach-s5pv210/Kconfig"
1025
1026 source "arch/arm/mach-exynos/Kconfig"
1027
1028 source "arch/arm/mach-shmobile/Kconfig"
1029
1030 source "arch/arm/mach-sunxi/Kconfig"
1031
1032 source "arch/arm/mach-prima2/Kconfig"
1033
1034 source "arch/arm/mach-tegra/Kconfig"
1035
1036 source "arch/arm/mach-u300/Kconfig"
1037
1038 source "arch/arm/mach-ux500/Kconfig"
1039
1040 source "arch/arm/mach-versatile/Kconfig"
1041
1042 source "arch/arm/mach-vexpress/Kconfig"
1043 source "arch/arm/plat-versatile/Kconfig"
1044
1045 source "arch/arm/mach-virt/Kconfig"
1046
1047 source "arch/arm/mach-vt8500/Kconfig"
1048
1049 source "arch/arm/mach-w90x900/Kconfig"
1050
1051 source "arch/arm/mach-zynq/Kconfig"
1052
1053 # Definitions to make life easier
1054 config ARCH_ACORN
1055         bool
1056
1057 config PLAT_IOP
1058         bool
1059         select GENERIC_CLOCKEVENTS
1060
1061 config PLAT_ORION
1062         bool
1063         select CLKSRC_MMIO
1064         select COMMON_CLK
1065         select GENERIC_IRQ_CHIP
1066         select IRQ_DOMAIN
1067
1068 config PLAT_ORION_LEGACY
1069         bool
1070         select PLAT_ORION
1071
1072 config PLAT_PXA
1073         bool
1074
1075 config PLAT_VERSATILE
1076         bool
1077
1078 config ARM_TIMER_SP804
1079         bool
1080         select CLKSRC_MMIO
1081         select CLKSRC_OF if OF
1082
1083 source arch/arm/mm/Kconfig
1084
1085 config ARM_NR_BANKS
1086         int
1087         default 16 if ARCH_EP93XX
1088         default 16 if ARCH_TEGRA_4GB_MEMORY
1089         default 8
1090
1091 config IWMMXT
1092         bool "Enable iWMMXt support" if !CPU_PJ4
1093         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4
1094         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4
1095         help
1096           Enable support for iWMMXt context switching at run time if
1097           running on a CPU that supports it.
1098
1099 config XSCALE_PMU
1100         bool
1101         depends on CPU_XSCALE
1102         default y
1103
1104 config MULTI_IRQ_HANDLER
1105         bool
1106         help
1107           Allow each machine to specify it's own IRQ handler at run time.
1108
1109 if !MMU
1110 source "arch/arm/Kconfig-nommu"
1111 endif
1112
1113 config PJ4B_ERRATA_4742
1114         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
1115         depends on CPU_PJ4B && MACH_ARMADA_370
1116         default y
1117         help
1118           When coming out of either a Wait for Interrupt (WFI) or a Wait for
1119           Event (WFE) IDLE states, a specific timing sensitivity exists between
1120           the retiring WFI/WFE instructions and the newly issued subsequent
1121           instructions.  This sensitivity can result in a CPU hang scenario.
1122           Workaround:
1123           The software must insert either a Data Synchronization Barrier (DSB)
1124           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
1125           instruction
1126
1127 config ARM_ERRATA_326103
1128         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
1129         depends on CPU_V6
1130         help
1131           Executing a SWP instruction to read-only memory does not set bit 11
1132           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
1133           treat the access as a read, preventing a COW from occurring and
1134           causing the faulting task to livelock.
1135
1136 config ARM_ERRATA_411920
1137         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
1138         depends on CPU_V6 || CPU_V6K
1139         help
1140           Invalidation of the Instruction Cache operation can
1141           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
1142           It does not affect the MPCore. This option enables the ARM Ltd.
1143           recommended workaround.
1144
1145 config ARM_ERRATA_430973
1146         bool "ARM errata: Stale prediction on replaced interworking branch"
1147         depends on CPU_V7
1148         help
1149           This option enables the workaround for the 430973 Cortex-A8
1150           (r1p0..r1p2) erratum. If a code sequence containing an ARM/Thumb
1151           interworking branch is replaced with another code sequence at the
1152           same virtual address, whether due to self-modifying code or virtual
1153           to physical address re-mapping, Cortex-A8 does not recover from the
1154           stale interworking branch prediction. This results in Cortex-A8
1155           executing the new code sequence in the incorrect ARM or Thumb state.
1156           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
1157           and also flushes the branch target cache at every context switch.
1158           Note that setting specific bits in the ACTLR register may not be
1159           available in non-secure mode.
1160
1161 config ARM_ERRATA_458693
1162         bool "ARM errata: Processor deadlock when a false hazard is created"
1163         depends on CPU_V7
1164         depends on !ARCH_MULTIPLATFORM
1165         help
1166           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1167           erratum. For very specific sequences of memory operations, it is
1168           possible for a hazard condition intended for a cache line to instead
1169           be incorrectly associated with a different cache line. This false
1170           hazard might then cause a processor deadlock. The workaround enables
1171           the L1 caching of the NEON accesses and disables the PLD instruction
1172           in the ACTLR register. Note that setting specific bits in the ACTLR
1173           register may not be available in non-secure mode.
1174
1175 config ARM_ERRATA_460075
1176         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1177         depends on CPU_V7
1178         depends on !ARCH_MULTIPLATFORM
1179         help
1180           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1181           erratum. Any asynchronous access to the L2 cache may encounter a
1182           situation in which recent store transactions to the L2 cache are lost
1183           and overwritten with stale memory contents from external memory. The
1184           workaround disables the write-allocate mode for the L2 cache via the
1185           ACTLR register. Note that setting specific bits in the ACTLR register
1186           may not be available in non-secure mode.
1187
1188 config ARM_ERRATA_716044
1189         bool "ARM errata: an uncacheable load multiple instruction can cause a deadlock"
1190         depends on CPU_V7
1191         help
1192          Under some rare circumstances, an uncacheable load multiple
1193          instruction (LDRD, LDM, VLDM, VLD1, VLD2, VLD3, VLD4) can cause
1194          a processor deadlock.
1195
1196 config ARM_ERRATA_742230
1197         bool "ARM errata: DMB operation may be faulty"
1198         depends on CPU_V7 && SMP
1199         depends on !ARCH_MULTIPLATFORM
1200         help
1201           This option enables the workaround for the 742230 Cortex-A9
1202           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1203           between two write operations may not ensure the correct visibility
1204           ordering of the two writes. This workaround sets a specific bit in
1205           the diagnostic register of the Cortex-A9 which causes the DMB
1206           instruction to behave as a DSB, ensuring the correct behaviour of
1207           the two writes.
1208
1209 config ARM_ERRATA_742231
1210         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1211         depends on CPU_V7 && SMP
1212         depends on !ARCH_MULTIPLATFORM
1213         help
1214           This option enables the workaround for the 742231 Cortex-A9
1215           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1216           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1217           accessing some data located in the same cache line, may get corrupted
1218           data due to bad handling of the address hazard when the line gets
1219           replaced from one of the CPUs at the same time as another CPU is
1220           accessing it. This workaround sets specific bits in the diagnostic
1221           register of the Cortex-A9 which reduces the linefill issuing
1222           capabilities of the processor.
1223
1224 config PL310_ERRATA_588369
1225         bool "PL310 errata: Clean & Invalidate maintenance operations do not invalidate clean lines"
1226         depends on CACHE_L2X0
1227         help
1228            The PL310 L2 cache controller implements three types of Clean &
1229            Invalidate maintenance operations: by Physical Address
1230            (offset 0x7F0), by Index/Way (0x7F8) and by Way (0x7FC).
1231            They are architecturally defined to behave as the execution of a
1232            clean operation followed immediately by an invalidate operation,
1233            both performing to the same memory location. This functionality
1234            is not correctly implemented in PL310 as clean lines are not
1235            invalidated as a result of these operations.
1236
1237 config ARM_ERRATA_643719
1238         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1239         depends on CPU_V7 && SMP
1240         help
1241           This option enables the workaround for the 643719 Cortex-A9 (prior to
1242           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1243           register returns zero when it should return one. The workaround
1244           corrects this value, ensuring cache maintenance operations which use
1245           it behave as intended and avoiding data corruption.
1246
1247 config ARM_ERRATA_720789
1248         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1249         depends on CPU_V7
1250         help
1251           This option enables the workaround for the 720789 Cortex-A9 (prior to
1252           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1253           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1254           As a consequence of this erratum, some TLB entries which should be
1255           invalidated are not, resulting in an incoherency in the system page
1256           tables. The workaround changes the TLB flushing routines to invalidate
1257           entries regardless of the ASID.
1258
1259 config PL310_ERRATA_727915
1260         bool "PL310 errata: Background Clean & Invalidate by Way operation can cause data corruption"
1261         depends on CACHE_L2X0
1262         help
1263           PL310 implements the Clean & Invalidate by Way L2 cache maintenance
1264           operation (offset 0x7FC). This operation runs in background so that
1265           PL310 can handle normal accesses while it is in progress. Under very
1266           rare circumstances, due to this erratum, write data can be lost when
1267           PL310 treats a cacheable write transaction during a Clean &
1268           Invalidate by Way operation.
1269
1270 config ARM_ERRATA_743622
1271         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1272         depends on CPU_V7
1273         depends on !ARCH_MULTIPLATFORM
1274         help
1275           This option enables the workaround for the 743622 Cortex-A9
1276           (r2p*) erratum. Under very rare conditions, a faulty
1277           optimisation in the Cortex-A9 Store Buffer may lead to data
1278           corruption. This workaround sets a specific bit in the diagnostic
1279           register of the Cortex-A9 which disables the Store Buffer
1280           optimisation, preventing the defect from occurring. This has no
1281           visible impact on the overall performance or power consumption of the
1282           processor.
1283
1284 config ARM_ERRATA_751472
1285         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1286         depends on CPU_V7
1287         depends on !ARCH_MULTIPLATFORM
1288         help
1289           This option enables the workaround for the 751472 Cortex-A9 (prior
1290           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1291           completion of a following broadcasted operation if the second
1292           operation is received by a CPU before the ICIALLUIS has completed,
1293           potentially leading to corrupted entries in the cache or TLB.
1294
1295 config PL310_ERRATA_753970
1296         bool "PL310 errata: cache sync operation may be faulty"
1297         depends on CACHE_PL310
1298         help
1299           This option enables the workaround for the 753970 PL310 (r3p0) erratum.
1300
1301           Under some condition the effect of cache sync operation on
1302           the store buffer still remains when the operation completes.
1303           This means that the store buffer is always asked to drain and
1304           this prevents it from merging any further writes. The workaround
1305           is to replace the normal offset of cache sync operation (0x730)
1306           by another offset targeting an unmapped PL310 register 0x740.
1307           This has the same effect as the cache sync operation: store buffer
1308           drain and waiting for all buffers empty.
1309
1310 config ARM_ERRATA_754322
1311         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1312         depends on CPU_V7
1313         help
1314           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1315           r3p*) erratum. A speculative memory access may cause a page table walk
1316           which starts prior to an ASID switch but completes afterwards. This
1317           can populate the micro-TLB with a stale entry which may be hit with
1318           the new ASID. This workaround places two dsb instructions in the mm
1319           switching code so that no page table walks can cross the ASID switch.
1320
1321 config ARM_ERRATA_754327
1322         bool "ARM errata: no automatic Store Buffer drain"
1323         depends on CPU_V7 && SMP
1324         help
1325           This option enables the workaround for the 754327 Cortex-A9 (prior to
1326           r2p0) erratum. The Store Buffer does not have any automatic draining
1327           mechanism and therefore a livelock may occur if an external agent
1328           continuously polls a memory location waiting to observe an update.
1329           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1330           written polling loops from denying visibility of updates to memory.
1331
1332 config ARM_ERRATA_364296
1333         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1334         depends on CPU_V6 && !SMP
1335         help
1336           This options enables the workaround for the 364296 ARM1136
1337           r0p2 erratum (possible cache data corruption with
1338           hit-under-miss enabled). It sets the undocumented bit 31 in
1339           the auxiliary control register and the FI bit in the control
1340           register, thus disabling hit-under-miss without putting the
1341           processor into full low interrupt latency mode. ARM11MPCore
1342           is not affected.
1343
1344 config ARM_ERRATA_764369
1345         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1346         depends on CPU_V7 && SMP
1347         help
1348           This option enables the workaround for erratum 764369
1349           affecting Cortex-A9 MPCore with two or more processors (all
1350           current revisions). Under certain timing circumstances, a data
1351           cache line maintenance operation by MVA targeting an Inner
1352           Shareable memory region may fail to proceed up to either the
1353           Point of Coherency or to the Point of Unification of the
1354           system. This workaround adds a DSB instruction before the
1355           relevant cache maintenance functions and sets a specific bit
1356           in the diagnostic control register of the SCU.
1357
1358 config ARM_ERRATA_720791
1359         bool "ARM errata: Dynamic high-level clock gating corrupts the Jazelle instruction stream"
1360         depends on CPU_V7
1361         help
1362           This option enables the workaround for the 720791 Cortex-A9
1363           (r1p0..r1p2) erratum.  The Jazelle instruction stream may be
1364           corrupted when dynamic high-level clock gating is enabled.
1365           This workaround disables gating the Core clock when the Instruction
1366           side is waiting for a Page Table Walk answer or linefill completion.
1367
1368 config ARM_ERRATA_752520
1369         bool "ARM errata: Faulty arbitration between PLD and Cacheable TLB requests may create a system deadlock"
1370         depends on CPU_V7
1371         help
1372           Under rare circumstances, PLDs may interfere with a Cacheable page table walk,
1373           creating a processor deadlock. The erratum can only happen when the Data Cache
1374           and MMU are enabled, with the TLB descriptors marked as L1 cacheable,
1375           so that Page Table Walks are performed as cache linefills.
1376
1377 config ARM_ERRATA_761320
1378         bool "Full cache line writes to the same memory region from at least two processors might deadlock processor"
1379         depends on CPU_V7 && SMP
1380         help
1381           Under very rare circumstances, full cache line writes
1382           from (at least) 2 processors on cache lines in hazard with
1383           other requests may cause arbitration issues in the SCU,
1384           leading to processor deadlock. This erratum can be
1385           worked around by setting bit[21] of the undocumented
1386           Diagnostic Control Register to 1.
1387
1388 config PL310_ERRATA_769419
1389         bool "PL310 errata: no automatic Store Buffer drain"
1390         depends on CACHE_L2X0
1391         help
1392           On revisions of the PL310 prior to r3p2, the Store Buffer does
1393           not automatically drain. This can cause normal, non-cacheable
1394           writes to be retained when the memory system is idle, leading
1395           to suboptimal I/O performance for drivers using coherent DMA.
1396           This option adds a write barrier to the cpu_idle loop so that,
1397           on systems with an outer cache, the store buffer is drained
1398           explicitly.
1399
1400 config ARM_ERRATA_775420
1401        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1402        depends on CPU_V7
1403        help
1404          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1405          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1406          operation aborts with MMU exception, it might cause the processor
1407          to deadlock. This workaround puts DSB before executing ISB if
1408          an abort may occur on cache maintenance.
1409
1410 config ARM_ERRATA_798181
1411         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1412         depends on CPU_V7 && SMP
1413         help
1414           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1415           adequately shooting down all use of the old entries. This
1416           option enables the Linux kernel workaround for this erratum
1417           which sends an IPI to the CPUs that are running the same ASID
1418           as the one being invalidated.
1419
1420 config ARM_ERRATA_799270
1421         bool "ARM errata: Writing ACTLR.SMP when the L2 cache has been idle for an extended period may not work correctly"
1422         depends on CPU_V7 && SMP
1423         help
1424           This option enables the workaround for the 799270 Cortex-A15 (r2p0,
1425           r2p1, r2p2, r2p3, r2p4) erratum. If the L2 cache logic clock is
1426           stopped because of L2 inactivity, setting or clearing the ACTLR.SMP
1427           bit might not be effective. The bit is modified in the ACTLR, meaning
1428           a read of the register returns the updated value. However the logic
1429           that uses that bit retains the previous value. The workaround is to
1430           do a memory read to a memory location with Non-cacheable, Strongly-
1431           ordered, or Device memory attributes. A dependency must be created
1432           between the returning load data and the MCR instruction that sets the
1433           ACTLR.SMP bit.
1434
1435 config ARM_ERRATA_798870
1436         bool "ARM errata: A memory read can stall indefinitely in the L2 cache"
1437         depends on CPU_V7
1438         help
1439           If back-to-back speculative cache line fills (fill A and fill B)
1440           are issued from the L1 data cache of a CPU to the L2 cache, the
1441           second request (fill B) is then cancelled, and the second request
1442           would have detected a hazard against a recent write or eviction
1443           (write B) to the same cache line as fill B, then the L2 logic might
1444           deadlock. The workaround is to let a secondary CPU go through reset
1445           cycle periodically which can restart L2 clock.
1446
1447 endmenu
1448
1449 source "arch/arm/common/Kconfig"
1450
1451 menu "Bus support"
1452
1453 config ARM_AMBA
1454         bool
1455
1456 config ISA
1457         bool
1458         help
1459           Find out whether you have ISA slots on your motherboard.  ISA is the
1460           name of a bus system, i.e. the way the CPU talks to the other stuff
1461           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1462           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1463           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1464
1465 # Select ISA DMA controller support
1466 config ISA_DMA
1467         bool
1468         select ISA_DMA_API
1469
1470 # Select ISA DMA interface
1471 config ISA_DMA_API
1472         bool
1473
1474 config PCI
1475         bool "PCI support" if MIGHT_HAVE_PCI
1476         help
1477           Find out whether you have a PCI motherboard. PCI is the name of a
1478           bus system, i.e. the way the CPU talks to the other stuff inside
1479           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1480           VESA. If you have PCI, say Y, otherwise N.
1481
1482 config PCI_DOMAINS
1483         bool
1484         depends on PCI
1485
1486 config PCI_NANOENGINE
1487         bool "BSE nanoEngine PCI support"
1488         depends on SA1100_NANOENGINE
1489         help
1490           Enable PCI on the BSE nanoEngine board.
1491
1492 config PCI_SYSCALL
1493         def_bool PCI
1494
1495 # Select the host bridge type
1496 config PCI_HOST_VIA82C505
1497         bool
1498         depends on PCI && ARCH_SHARK
1499         default y
1500
1501 config PCI_HOST_ITE8152
1502         bool
1503         depends on PCI && MACH_ARMCORE
1504         default y
1505         select DMABOUNCE
1506
1507 source "drivers/pci/Kconfig"
1508
1509 source "drivers/pci/pcie/Kconfig"
1510
1511 source "drivers/pcmcia/Kconfig"
1512
1513 endmenu
1514
1515 menu "Kernel Features"
1516
1517 config HAVE_SMP
1518         bool
1519         help
1520           This option should be selected by machines which have an SMP-
1521           capable CPU.
1522
1523           The only effect of this option is to make the SMP-related
1524           options available to the user for configuration.
1525
1526 config SMP
1527         bool "Symmetric Multi-Processing"
1528         depends on CPU_V6K || CPU_V7
1529         depends on GENERIC_CLOCKEVENTS
1530         depends on HAVE_SMP
1531         select HAVE_ARM_SCU if !ARCH_MSM_SCORPIONMP && \
1532                  (!ARCH_TEGRA || ARCH_TEGRA_HAS_ARM_SCU)
1533         depends on MMU || ARM_MPU
1534         help
1535           This enables support for systems with more than one CPU. If you have
1536           a system with only one CPU, like most personal computers, say N. If
1537           you have a system with more than one CPU, say Y.
1538
1539           If you say N here, the kernel will run on single and multiprocessor
1540           machines, but will use only one CPU of a multiprocessor machine. If
1541           you say Y here, the kernel will run on many, but not all, single
1542           processor machines. On a single processor machine, the kernel will
1543           run faster if you say N here.
1544
1545           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1546           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1547           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1548
1549           If you don't know what to do here, say N.
1550
1551 config SMP_ON_UP
1552         bool "Allow booting SMP kernel on uniprocessor systems (EXPERIMENTAL)"
1553         depends on SMP && !XIP_KERNEL
1554         default y
1555         help
1556           SMP kernels contain instructions which fail on non-SMP processors.
1557           Enabling this option allows the kernel to modify itself to make
1558           these instructions safe.  Disabling it allows about 1K of space
1559           savings.
1560
1561           If you don't know what to do here, say Y.
1562
1563 config ARM_CPU_TOPOLOGY
1564         bool "Support cpu topology definition"
1565         depends on SMP && CPU_V7
1566         default y
1567         help
1568           Support ARM cpu topology definition. The MPIDR register defines
1569           affinity between processors which is then used to describe the cpu
1570           topology of an ARM System.
1571
1572 config SCHED_MC
1573         bool "Multi-core scheduler support"
1574         depends on ARM_CPU_TOPOLOGY
1575         help
1576           Multi-core scheduler support improves the CPU scheduler's decision
1577           making when dealing with multi-core CPU chips at a cost of slightly
1578           increased overhead in some places. If unsure say N here.
1579
1580 config SCHED_SMT
1581         bool "SMT scheduler support"
1582         depends on ARM_CPU_TOPOLOGY
1583         help
1584           Improves the CPU scheduler's decision making when dealing with
1585           MultiThreading at a cost of slightly increased overhead in some
1586           places. If unsure say N here.
1587
1588 config HAVE_ARM_SCU
1589         bool
1590         help
1591           This option enables support for the ARM system coherency unit
1592
1593 config HAVE_ARM_ARCH_TIMER
1594         bool "Architected timer support"
1595         depends on CPU_V7
1596         select ARM_ARCH_TIMER
1597         help
1598           This option enables support for the ARM architected timer
1599
1600 config HAVE_ARM_TWD
1601         bool
1602         depends on SMP
1603         select CLKSRC_OF if OF
1604         help
1605           This options enables support for the ARM timer and watchdog unit
1606
1607 config MCPM
1608         bool "Multi-Cluster Power Management"
1609         depends on CPU_V7 && SMP
1610         help
1611           This option provides the common power management infrastructure
1612           for (multi-)cluster based systems, such as big.LITTLE based
1613           systems.
1614
1615 choice
1616         prompt "Memory split"
1617         default VMSPLIT_3G
1618         help
1619           Select the desired split between kernel and user memory.
1620
1621           If you are not absolutely sure what you are doing, leave this
1622           option alone!
1623
1624         config VMSPLIT_3G
1625                 bool "3G/1G user/kernel split"
1626         config VMSPLIT_2G
1627                 bool "2G/2G user/kernel split"
1628         config VMSPLIT_1G
1629                 bool "1G/3G user/kernel split"
1630 endchoice
1631
1632 config PAGE_OFFSET
1633         hex
1634         default 0x40000000 if VMSPLIT_1G
1635         default 0x80000000 if VMSPLIT_2G
1636         default 0xC0000000
1637
1638 choice
1639         prompt "Task size"
1640         depends on MMU
1641         default TASK_SIZE_1G_LESS_16M if VMSPLIT_1G
1642         default TASK_SIZE_2G_LESS_16M if VMSPLIT_2G
1643         default TASK_SIZE_3G_LESS_16M
1644
1645 config TASK_SIZE_1G_LESS_16M
1646         bool "Task size is 1GiB less 16MiB"
1647         depends on VMSPLIT_1G
1648
1649 config TASK_SIZE_1G_LESS_24M
1650         bool "Task size is 1GiB less 24MiB"
1651         depends on VMSPLIT_1G
1652
1653 config TASK_SIZE_2G_LESS_16M
1654         bool "Task size is 2GiB less 16MiB"
1655         depends on VMSPLIT_2G
1656
1657 config TASK_SIZE_2G_LESS_24M
1658         bool "Task size is 2GiB less 24MiB"
1659         depends on VMSPLIT_2G
1660
1661 config TASK_SIZE_3G_LESS_16M
1662         bool "Task size is 3GiB less 16MiB"
1663         depends on VMSPLIT_3G
1664
1665 config TASK_SIZE_3G_LESS_24M
1666         bool "Task size is 3GiB less 24MiB"
1667         depends on VMSPLIT_3G
1668
1669 endchoice
1670
1671 config TASK_SIZE
1672         hex
1673         depends on MMU
1674         default 0x3E800000 if TASK_SIZE_1G_LESS_24M
1675         default 0x3F000000 if TASK_SIZE_1G_LESS_16M
1676         default 0x7E800000 if TASK_SIZE_2G_LESS_24M
1677         default 0x7F000000 if TASK_SIZE_2G_LESS_16M
1678         default 0xBE800000 if TASK_SIZE_3G_LESS_24M
1679         default 0xBF000000
1680
1681 config NR_CPUS
1682         int "Maximum number of CPUs (2-32)"
1683         range 2 32
1684         depends on SMP
1685         default "4"
1686
1687 config HOTPLUG_CPU
1688         bool "Support for hot-pluggable CPUs"
1689         depends on SMP && HOTPLUG
1690         help
1691           Say Y here to experiment with turning CPUs off and on.  CPUs
1692           can be controlled through /sys/devices/system/cpu.
1693
1694 config ARM_PSCI
1695         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1696         depends on CPU_V7
1697         help
1698           Say Y here if you want Linux to communicate with system firmware
1699           implementing the PSCI specification for CPU-centric power
1700           management operations described in ARM document number ARM DEN
1701           0022A ("Power State Coordination Interface System Software on
1702           ARM processors").
1703
1704 config LOCAL_TIMERS
1705         bool "Use local timer interrupts"
1706         depends on SMP
1707         default y
1708         select HAVE_ARM_TWD if (!ARCH_MSM_SCORPIONMP && !EXYNOS4_MCT && !ARM_ARCH_TIMER \
1709                                                                 && !TEGRA_SOC_TIMERS)
1710         help
1711           Enable support for local timers on SMP platforms, rather then the
1712           legacy IPI broadcast method.  Local timers allows the system
1713           accounting to be spread across the timer interval, preventing a
1714           "thundering herd" at every timer tick.
1715
1716 # The GPIO number here must be sorted by descending number. In case of
1717 # a multiplatform kernel, we just want the highest value required by the
1718 # selected platforms.
1719 config ARCH_NR_GPIO
1720         int
1721         default 1024 if ARCH_SHMOBILE || ARCH_TEGRA
1722         default 512 if SOC_OMAP5
1723         default 392 if ARCH_U8500
1724         default 352 if ARCH_VT8500
1725         default 288 if ARCH_SUNXI
1726         default 264 if MACH_H4700
1727         default 0
1728         help
1729           Maximum number of GPIOs in the system.
1730
1731           If unsure, leave the default value.
1732
1733 source kernel/Kconfig.preempt
1734
1735 config HZ
1736         int
1737         default 200 if ARCH_EBSA110 || ARCH_S3C24XX || ARCH_S5P64X0 || \
1738                 ARCH_S5PV210 || ARCH_EXYNOS4
1739         default AT91_TIMER_HZ if ARCH_AT91
1740         default SHMOBILE_TIMER_HZ if ARCH_SHMOBILE
1741         default TEGRA_TIMER_HZ if ARCH_TEGRA
1742         default 100
1743
1744 config SCHED_HRTICK
1745         def_bool HIGH_RES_TIMERS
1746
1747 config THUMB2_KERNEL
1748         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1749         depends on CPU_V7 && !CPU_V6 && !CPU_V6K
1750         default y if CPU_THUMBONLY
1751         select AEABI
1752         select ARM_ASM_UNIFIED
1753         select ARM_UNWIND
1754         help
1755           By enabling this option, the kernel will be compiled in
1756           Thumb-2 mode. A compiler/assembler that understand the unified
1757           ARM-Thumb syntax is needed.
1758
1759           If unsure, say N.
1760
1761 config THUMB2_AVOID_R_ARM_THM_JUMP11
1762         bool "Work around buggy Thumb-2 short branch relocations in gas"
1763         depends on THUMB2_KERNEL && MODULES
1764         default y
1765         help
1766           Various binutils versions can resolve Thumb-2 branches to
1767           locally-defined, preemptible global symbols as short-range "b.n"
1768           branch instructions.
1769
1770           This is a problem, because there's no guarantee the final
1771           destination of the symbol, or any candidate locations for a
1772           trampoline, are within range of the branch.  For this reason, the
1773           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1774           relocation in modules at all, and it makes little sense to add
1775           support.
1776
1777           The symptom is that the kernel fails with an "unsupported
1778           relocation" error when loading some modules.
1779
1780           Until fixed tools are available, passing
1781           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1782           code which hits this problem, at the cost of a bit of extra runtime
1783           stack usage in some cases.
1784
1785           The problem is described in more detail at:
1786               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1787
1788           Only Thumb-2 kernels are affected.
1789
1790           Unless you are sure your tools don't have this problem, say Y.
1791
1792 config ARM_ASM_UNIFIED
1793         bool
1794
1795 config AEABI
1796         bool "Use the ARM EABI to compile the kernel"
1797         help
1798           This option allows for the kernel to be compiled using the latest
1799           ARM ABI (aka EABI).  This is only useful if you are using a user
1800           space environment that is also compiled with EABI.
1801
1802           Since there are major incompatibilities between the legacy ABI and
1803           EABI, especially with regard to structure member alignment, this
1804           option also changes the kernel syscall calling convention to
1805           disambiguate both ABIs and allow for backward compatibility support
1806           (selected with CONFIG_OABI_COMPAT).
1807
1808           To use this you need GCC version 4.0.0 or later.
1809
1810 config OABI_COMPAT
1811         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1812         depends on AEABI && !THUMB2_KERNEL
1813         default y
1814         help
1815           This option preserves the old syscall interface along with the
1816           new (ARM EABI) one. It also provides a compatibility layer to
1817           intercept syscalls that have structure arguments which layout
1818           in memory differs between the legacy ABI and the new ARM EABI
1819           (only for non "thumb" binaries). This option adds a tiny
1820           overhead to all syscalls and produces a slightly larger kernel.
1821           If you know you'll be using only pure EABI user space then you
1822           can say N here. If this option is not selected and you attempt
1823           to execute a legacy ABI binary then the result will be
1824           UNPREDICTABLE (in fact it can be predicted that it won't work
1825           at all). If in doubt say Y.
1826
1827 config ARCH_HAS_HOLES_MEMORYMODEL
1828         bool
1829
1830 config ARCH_SPARSEMEM_ENABLE
1831         bool
1832
1833 config ARCH_SPARSEMEM_DEFAULT
1834         def_bool ARCH_SPARSEMEM_ENABLE
1835
1836 config ARCH_SELECT_MEMORY_MODEL
1837         def_bool ARCH_SPARSEMEM_ENABLE
1838
1839 config HAVE_ARCH_PFN_VALID
1840         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1841
1842 config HIGHMEM
1843         bool "High Memory Support"
1844         depends on MMU
1845         help
1846           The address space of ARM processors is only 4 Gigabytes large
1847           and it has to accommodate user address space, kernel address
1848           space as well as some memory mapped IO. That means that, if you
1849           have a large amount of physical memory and/or IO, not all of the
1850           memory can be "permanently mapped" by the kernel. The physical
1851           memory that is not permanently mapped is called "high memory".
1852
1853           Depending on the selected kernel/user memory split, minimum
1854           vmalloc space and actual amount of RAM, you may not need this
1855           option which should result in a slightly faster kernel.
1856
1857           If unsure, say n.
1858
1859 config HIGHPTE
1860         bool "Allocate 2nd-level pagetables from highmem"
1861         depends on HIGHMEM
1862
1863 config HW_PERF_EVENTS
1864         bool "Enable hardware performance counter support for perf events"
1865         depends on PERF_EVENTS
1866         default y
1867         help
1868           Enable hardware performance counter support for perf events. If
1869           disabled, perf events will use software events only.
1870
1871 source "mm/Kconfig"
1872
1873 config FORCE_MAX_ZONEORDER
1874         int "Maximum zone order" if ARCH_SHMOBILE
1875         range 11 64 if ARCH_SHMOBILE
1876         default "12" if SOC_AM33XX
1877         default "9" if SA1111
1878         default "11"
1879         help
1880           The kernel memory allocator divides physically contiguous memory
1881           blocks into "zones", where each zone is a power of two number of
1882           pages.  This option selects the largest power of two that the kernel
1883           keeps in the memory allocator.  If you need to allocate very large
1884           blocks of physically contiguous memory, then you may need to
1885           increase this value.
1886
1887           This config option is actually maximum order plus one. For example,
1888           a value of 11 means that the largest free memory block is 2^10 pages.
1889
1890 config ALIGNMENT_TRAP
1891         bool
1892         depends on CPU_CP15_MMU
1893         default y if !ARCH_EBSA110
1894         select HAVE_PROC_CPU if PROC_FS
1895         help
1896           ARM processors cannot fetch/store information which is not
1897           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1898           address divisible by 4. On 32-bit ARM processors, these non-aligned
1899           fetch/store instructions will be emulated in software if you say
1900           here, which has a severe performance impact. This is necessary for
1901           correct operation of some network protocols. With an IP-only
1902           configuration it is safe to say N, otherwise say Y.
1903
1904 config UACCESS_WITH_MEMCPY
1905         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1906         depends on MMU
1907         default y if CPU_FEROCEON
1908         help
1909           Implement faster copy_to_user and clear_user methods for CPU
1910           cores where a 8-word STM instruction give significantly higher
1911           memory write throughput than a sequence of individual 32bit stores.
1912
1913           A possible side effect is a slight increase in scheduling latency
1914           between threads sharing the same address space if they invoke
1915           such copy operations with large buffers.
1916
1917           However, if the CPU data cache is using a write-allocate mode,
1918           this option is unlikely to provide any performance gain.
1919
1920 config ARM_PLD_64BYTE
1921         bool "Use 64-bit preload size for kernel memory copy"
1922         depends on CPU_V7
1923         help
1924           Config preload size for memcpy, selecting this for Cortex-A15
1925
1926 config USE_LDRDSTRD_OVER_LDMSTM
1927         bool "Use 64-bit access instructions to optimize memory copy"
1928         depends on CPU_V7
1929         help
1930           Cortex-A15 perform better when use LDRD/STRD to access memory.
1931           Selecting this to optimize memory copy routines.
1932
1933 config SECCOMP
1934         bool
1935         prompt "Enable seccomp to safely compute untrusted bytecode"
1936         ---help---
1937           This kernel feature is useful for number crunching applications
1938           that may need to compute untrusted bytecode during their
1939           execution. By using pipes or other transports made available to
1940           the process as file descriptors supporting the read/write
1941           syscalls, it's possible to isolate those applications in
1942           their own address space using seccomp. Once seccomp is
1943           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1944           and the task is only allowed to execute a few safe syscalls
1945           defined by each seccomp mode.
1946
1947 config CC_STACKPROTECTOR
1948         bool "Enable -fstack-protector buffer overflow detection (EXPERIMENTAL)"
1949         help
1950           This option turns on the -fstack-protector GCC feature. This
1951           feature puts, at the beginning of functions, a canary value on
1952           the stack just before the return address, and validates
1953           the value just before actually returning.  Stack based buffer
1954           overflows (that need to overwrite this return address) now also
1955           overwrite the canary, which gets detected and the attack is then
1956           neutralized via a kernel panic.
1957           This feature requires gcc version 4.2 or above.
1958
1959 config XEN_DOM0
1960         def_bool y
1961         depends on XEN
1962
1963 config XEN
1964         bool "Xen guest support on ARM (EXPERIMENTAL)"
1965         depends on ARM && AEABI && OF
1966         depends on CPU_V7 && !CPU_V6
1967         depends on !GENERIC_ATOMIC64
1968         select ARM_PSCI
1969         help
1970           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1971
1972 config ARM_FLUSH_CONSOLE_ON_RESTART
1973         bool "Force flush the console on restart"
1974         help
1975           If the console is locked while the system is rebooted, the messages
1976           in the temporary logbuffer would not have propogated to all the
1977           console drivers. This option forces the console lock to be
1978           released if it failed to be acquired, which will cause all the
1979           pending messages to be flushed.
1980
1981 endmenu
1982
1983 menu "Boot options"
1984
1985 config USE_OF
1986         bool "Flattened Device Tree support"
1987         select IRQ_DOMAIN
1988         select OF
1989         select OF_EARLY_FLATTREE
1990         help
1991           Include support for flattened device tree machine descriptions.
1992
1993 config ATAGS
1994         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1995         default y
1996         help
1997           This is the traditional way of passing data to the kernel at boot
1998           time. If you are solely relying on the flattened device tree (or
1999           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
2000           to remove ATAGS support from your kernel binary.  If unsure,
2001           leave this to y.
2002
2003 config DEPRECATED_PARAM_STRUCT
2004         bool "Provide old way to pass kernel parameters"
2005         depends on ATAGS
2006         help
2007           This was deprecated in 2001 and announced to live on for 5 years.
2008           Some old boot loaders still use this way.
2009
2010 config BUILD_ARM_APPENDED_DTB_IMAGE
2011         bool "Build a concatenated zImage/dtb by default"
2012         depends on OF
2013         help
2014           Enabling this option will cause a concatenated zImage and DTB to
2015           be built by default (instead of a standalone zImage.)  The image
2016           will built in arch/arm/boot/zImage-dtb.<dtb name>
2017
2018 config BUILD_ARM_APPENDED_DTB_IMAGE_NAME
2019         string "Default dtb name"
2020         depends on BUILD_ARM_APPENDED_DTB_IMAGE
2021         help
2022           name of the dtb to append when building a concatenated
2023           zImage/dtb.
2024
2025 # Compressed boot loader in ROM.  Yes, we really want to ask about
2026 # TEXT and BSS so we preserve their values in the config files.
2027 config ZBOOT_ROM_TEXT
2028         hex "Compressed ROM boot loader base address"
2029         default "0"
2030         help
2031           The physical address at which the ROM-able zImage is to be
2032           placed in the target.  Platforms which normally make use of
2033           ROM-able zImage formats normally set this to a suitable
2034           value in their defconfig file.
2035
2036           If ZBOOT_ROM is not enabled, this has no effect.
2037
2038 config ZBOOT_ROM_BSS
2039         hex "Compressed ROM boot loader BSS address"
2040         default "0"
2041         help
2042           The base address of an area of read/write memory in the target
2043           for the ROM-able zImage which must be available while the
2044           decompressor is running. It must be large enough to hold the
2045           entire decompressed kernel plus an additional 128 KiB.
2046           Platforms which normally make use of ROM-able zImage formats
2047           normally set this to a suitable value in their defconfig file.
2048
2049           If ZBOOT_ROM is not enabled, this has no effect.
2050
2051 config ZBOOT_ROM
2052         bool "Compressed boot loader in ROM/flash"
2053         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
2054         help
2055           Say Y here if you intend to execute your compressed kernel image
2056           (zImage) directly from ROM or flash.  If unsure, say N.
2057
2058 choice
2059         prompt "Include SD/MMC loader in zImage (EXPERIMENTAL)"
2060         depends on ZBOOT_ROM && ARCH_SH7372
2061         default ZBOOT_ROM_NONE
2062         help
2063           Include experimental SD/MMC loading code in the ROM-able zImage.
2064           With this enabled it is possible to write the ROM-able zImage
2065           kernel image to an MMC or SD card and boot the kernel straight
2066           from the reset vector. At reset the processor Mask ROM will load
2067           the first part of the ROM-able zImage which in turn loads the
2068           rest the kernel image to RAM.
2069
2070 config ZBOOT_ROM_NONE
2071         bool "No SD/MMC loader in zImage (EXPERIMENTAL)"
2072         help
2073           Do not load image from SD or MMC
2074
2075 config ZBOOT_ROM_MMCIF
2076         bool "Include MMCIF loader in zImage (EXPERIMENTAL)"
2077         help
2078           Load image from MMCIF hardware block.
2079
2080 config ZBOOT_ROM_SH_MOBILE_SDHI
2081         bool "Include SuperH Mobile SDHI loader in zImage (EXPERIMENTAL)"
2082         help
2083           Load image from SDHI hardware block
2084
2085 endchoice
2086
2087 config ARM_APPENDED_DTB
2088         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
2089         depends on OF && !ZBOOT_ROM
2090         help
2091           With this option, the boot code will look for a device tree binary
2092           (DTB) appended to zImage
2093           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
2094
2095           This is meant as a backward compatibility convenience for those
2096           systems with a bootloader that can't be upgraded to accommodate
2097           the documented boot protocol using a device tree.
2098
2099           Beware that there is very little in terms of protection against
2100           this option being confused by leftover garbage in memory that might
2101           look like a DTB header after a reboot if no actual DTB is appended
2102           to zImage.  Do not leave this option active in a production kernel
2103           if you don't intend to always append a DTB.  Proper passing of the
2104           location into r2 of a bootloader provided DTB is always preferable
2105           to this option.
2106
2107 config ARM_ATAG_DTB_COMPAT
2108         bool "Supplement the appended DTB with traditional ATAG information"
2109         depends on ARM_APPENDED_DTB
2110         help
2111           Some old bootloaders can't be updated to a DTB capable one, yet
2112           they provide ATAGs with memory configuration, the ramdisk address,
2113           the kernel cmdline string, etc.  Such information is dynamically
2114           provided by the bootloader and can't always be stored in a static
2115           DTB.  To allow a device tree enabled kernel to be used with such
2116           bootloaders, this option allows zImage to extract the information
2117           from the ATAG list and store it at run time into the appended DTB.
2118
2119 choice
2120         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
2121         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
2122
2123 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
2124         bool "Use bootloader kernel arguments if available"
2125         help
2126           Uses the command-line options passed by the boot loader instead of
2127           the device tree bootargs property. If the boot loader doesn't provide
2128           any, the device tree bootargs property will be used.
2129
2130 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
2131         bool "Extend with bootloader kernel arguments"
2132         help
2133           The command-line arguments provided by the boot loader will be
2134           appended to the the device tree bootargs property.
2135
2136 endchoice
2137
2138 config CMDLINE
2139         string "Default kernel command string"
2140         default ""
2141         help
2142           On some architectures (EBSA110 and CATS), there is currently no way
2143           for the boot loader to pass arguments to the kernel. For these
2144           architectures, you should supply some command-line options at build
2145           time by entering them here. As a minimum, you should specify the
2146           memory size and the root device (e.g., mem=64M root=/dev/nfs).
2147
2148 choice
2149         prompt "Kernel command line type" if CMDLINE != ""
2150         default CMDLINE_FROM_BOOTLOADER
2151         depends on ATAGS
2152
2153 config CMDLINE_FROM_BOOTLOADER
2154         bool "Use bootloader kernel arguments if available"
2155         help
2156           Uses the command-line options passed by the boot loader. If
2157           the boot loader doesn't provide any, the default kernel command
2158           string provided in CMDLINE will be used.
2159
2160 config CMDLINE_EXTEND
2161         bool "Extend bootloader kernel arguments"
2162         help
2163           The command-line arguments provided by the boot loader will be
2164           appended to the default kernel command string.
2165
2166 config CMDLINE_FORCE
2167         bool "Always use the default kernel command string"
2168         help
2169           Always use the default kernel command string, even if the boot
2170           loader passes other arguments to the kernel.
2171           This is useful if you cannot or don't want to change the
2172           command-line options your boot loader passes to the kernel.
2173 endchoice
2174
2175 config XIP_KERNEL
2176         bool "Kernel Execute-In-Place from ROM"
2177         depends on !ZBOOT_ROM && !ARM_LPAE && !ARCH_MULTIPLATFORM
2178         help
2179           Execute-In-Place allows the kernel to run from non-volatile storage
2180           directly addressable by the CPU, such as NOR flash. This saves RAM
2181           space since the text section of the kernel is not loaded from flash
2182           to RAM.  Read-write sections, such as the data section and stack,
2183           are still copied to RAM.  The XIP kernel is not compressed since
2184           it has to run directly from flash, so it will take more space to
2185           store it.  The flash address used to link the kernel object files,
2186           and for storing it, is configuration dependent. Therefore, if you
2187           say Y here, you must know the proper physical address where to
2188           store the kernel image depending on your own flash memory usage.
2189
2190           Also note that the make target becomes "make xipImage" rather than
2191           "make zImage" or "make Image".  The final kernel binary to put in
2192           ROM memory will be arch/arm/boot/xipImage.
2193
2194           If unsure, say N.
2195
2196 config XIP_PHYS_ADDR
2197         hex "XIP Kernel Physical Location"
2198         depends on XIP_KERNEL
2199         default "0x00080000"
2200         help
2201           This is the physical address in your flash memory the kernel will
2202           be linked for and stored to.  This address is dependent on your
2203           own flash usage.
2204
2205 config KEXEC
2206         bool "Kexec system call (EXPERIMENTAL)"
2207         depends on (!SMP || PM_SLEEP_SMP)
2208         help
2209           kexec is a system call that implements the ability to shutdown your
2210           current kernel, and to start another kernel.  It is like a reboot
2211           but it is independent of the system firmware.   And like a reboot
2212           you can start any kernel with it, not just Linux.
2213
2214           It is an ongoing process to be certain the hardware in a machine
2215           is properly shutdown, so do not be surprised if this code does not
2216           initially work for you.  It may help to enable device hotplugging
2217           support.
2218
2219 config ATAGS_PROC
2220         bool "Export atags in procfs"
2221         depends on ATAGS && KEXEC
2222         default y
2223         help
2224           Should the atags used to boot the kernel be exported in an "atags"
2225           file in procfs. Useful with kexec.
2226
2227 config CRASH_DUMP
2228         bool "Build kdump crash kernel (EXPERIMENTAL)"
2229         help
2230           Generate crash dump after being started by kexec. This should
2231           be normally only set in special crash dump kernels which are
2232           loaded in the main kernel with kexec-tools into a specially
2233           reserved region and then later executed after a crash by
2234           kdump/kexec. The crash dump kernel must be compiled to a
2235           memory address not used by the main kernel
2236
2237           For more details see Documentation/kdump/kdump.txt
2238
2239 config AUTO_ZRELADDR
2240         bool "Auto calculation of the decompressed kernel image address"
2241         depends on !ZBOOT_ROM && !ARCH_U300
2242         help
2243           ZRELADDR is the physical address where the decompressed kernel
2244           image will be placed. If AUTO_ZRELADDR is selected, the address
2245           will be determined at run-time by masking the current IP with
2246           0xf8000000. This assumes the zImage being placed in the first 128MB
2247           from start of memory.
2248
2249 endmenu
2250
2251 menu "CPU Power Management"
2252
2253 if ARCH_HAS_CPUFREQ
2254 source "drivers/cpufreq/Kconfig"
2255
2256 config CPU_FREQ_S3C
2257         bool
2258         help
2259           Internal configuration node for common cpufreq on Samsung SoC
2260
2261 config CPU_FREQ_S3C24XX
2262         bool "CPUfreq driver for Samsung S3C24XX series CPUs (EXPERIMENTAL)"
2263         depends on ARCH_S3C24XX && CPU_FREQ
2264         select CPU_FREQ_S3C
2265         help
2266           This enables the CPUfreq driver for the Samsung S3C24XX family
2267           of CPUs.
2268
2269           For details, take a look at <file:Documentation/cpu-freq>.
2270
2271           If in doubt, say N.
2272
2273 config CPU_FREQ_S3C24XX_PLL
2274         bool "Support CPUfreq changing of PLL frequency (EXPERIMENTAL)"
2275         depends on CPU_FREQ_S3C24XX
2276         help
2277           Compile in support for changing the PLL frequency from the
2278           S3C24XX series CPUfreq driver. The PLL takes time to settle
2279           after a frequency change, so by default it is not enabled.
2280
2281           This also means that the PLL tables for the selected CPU(s) will
2282           be built which may increase the size of the kernel image.
2283
2284 config CPU_FREQ_S3C24XX_DEBUG
2285         bool "Debug CPUfreq Samsung driver core"
2286         depends on CPU_FREQ_S3C24XX
2287         help
2288           Enable s3c_freq_dbg for the Samsung S3C CPUfreq core
2289
2290 config CPU_FREQ_S3C24XX_IODEBUG
2291         bool "Debug CPUfreq Samsung driver IO timing"
2292         depends on CPU_FREQ_S3C24XX
2293         help
2294           Enable s3c_freq_iodbg for the Samsung S3C CPUfreq core
2295
2296 config CPU_FREQ_S3C24XX_DEBUGFS
2297         bool "Export debugfs for CPUFreq"
2298         depends on CPU_FREQ_S3C24XX && DEBUG_FS
2299         help
2300           Export status information via debugfs.
2301
2302 endif
2303
2304 source "drivers/cpuidle/Kconfig"
2305
2306 source "drivers/cpuquiet/Kconfig"
2307
2308 endmenu
2309
2310 menu "Floating point emulation"
2311
2312 comment "At least one emulation must be selected"
2313
2314 config FPE_NWFPE
2315         bool "NWFPE math emulation"
2316         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2317         ---help---
2318           Say Y to include the NWFPE floating point emulator in the kernel.
2319           This is necessary to run most binaries. Linux does not currently
2320           support floating point hardware so you need to say Y here even if
2321           your machine has an FPA or floating point co-processor podule.
2322
2323           You may say N here if you are going to load the Acorn FPEmulator
2324           early in the bootup.
2325
2326 config FPE_NWFPE_XP
2327         bool "Support extended precision"
2328         depends on FPE_NWFPE
2329         help
2330           Say Y to include 80-bit support in the kernel floating-point
2331           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2332           Note that gcc does not generate 80-bit operations by default,
2333           so in most cases this option only enlarges the size of the
2334           floating point emulator without any good reason.
2335
2336           You almost surely want to say N here.
2337
2338 config FPE_FASTFPE
2339         bool "FastFPE math emulation (EXPERIMENTAL)"
2340         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2341         ---help---
2342           Say Y here to include the FAST floating point emulator in the kernel.
2343           This is an experimental much faster emulator which now also has full
2344           precision for the mantissa.  It does not support any exceptions.
2345           It is very simple, and approximately 3-6 times faster than NWFPE.
2346
2347           It should be sufficient for most programs.  It may be not suitable
2348           for scientific calculations, but you have to check this for yourself.
2349           If you do not feel you need a faster FP emulation you should better
2350           choose NWFPE.
2351
2352 config VFP
2353         bool "VFP-format floating point maths"
2354         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2355         help
2356           Say Y to include VFP support code in the kernel. This is needed
2357           if your hardware includes a VFP unit.
2358
2359           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2360           release notes and additional status information.
2361
2362           Say N if your target does not have VFP hardware.
2363
2364 config VFPv3
2365         bool
2366         depends on VFP
2367         default y if CPU_V7
2368
2369 config NEON
2370         bool "Advanced SIMD (NEON) Extension support"
2371         depends on VFPv3 && CPU_V7
2372         help
2373           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2374           Extension.
2375
2376 endmenu
2377
2378 menu "Userspace binary formats"
2379
2380 source "fs/Kconfig.binfmt"
2381
2382 config ARTHUR
2383         tristate "RISC OS personality"
2384         depends on !AEABI
2385         help
2386           Say Y here to include the kernel code necessary if you want to run
2387           Acorn RISC OS/Arthur binaries under Linux. This code is still very
2388           experimental; if this sounds frightening, say N and sleep in peace.
2389           You can also say M here to compile this support as a module (which
2390           will be called arthur).
2391
2392 endmenu
2393
2394 menu "Power management options"
2395
2396 source "kernel/power/Kconfig"
2397
2398 config ARCH_SUSPEND_POSSIBLE
2399         depends on !ARCH_S5PC100
2400         depends on CPU_ARM920T || CPU_ARM926T || CPU_SA1100 || \
2401                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2402         def_bool y
2403
2404 config ARM_CPU_SUSPEND
2405         def_bool PM_SLEEP
2406
2407 endmenu
2408
2409 source "net/Kconfig"
2410
2411 source "drivers/Kconfig"
2412
2413 source "fs/Kconfig"
2414
2415 source "arch/arm/Kconfig.debug"
2416
2417 source "security/Kconfig"
2418
2419 source "crypto/Kconfig"
2420
2421 source "lib/Kconfig"
2422
2423 source "arch/arm/kvm/Kconfig"