ARM: tegra: fix build errors with tegra3 boards
Bharat Nihalani [Mon, 22 Oct 2012 07:35:05 +0000 (12:35 +0530)]
Dalmore and Pluto boards still get built for tegra3. Fix build
errors for such combination. This needs to be cleaned up as we
no longer need this combination to be supported.

Also fix issues that complain for 'defined but un-used' errors.

Change-Id: Ie41021cdf15ea62d1e704ea6e6e22d9f2224220d
Signed-off-by: Bharat Nihalani <bnihalani@nvidia.com>
Reviewed-on: http://git-master/r/146290
Reviewed-by: Simone Willett <swillett@nvidia.com>
Tested-by: Simone Willett <swillett@nvidia.com>

arch/arm/mach-tegra/board-dalmore-memory.c
arch/arm/mach-tegra/board-dalmore-power.c
arch/arm/mach-tegra/board-pluto-memory.c
arch/arm/mach-tegra/board-pluto-power.c
arch/arm/mach-tegra/pm.c

index ac13b0c..297a44d 100644 (file)
@@ -28,6 +28,7 @@
 #include "fuse.h"
 #include "devices.h"
 
+#ifdef CONFIG_ARCH_TEGRA_11x_SOC
 static struct tegra11_emc_table e1611_h5tc4g63mfr_pba_table[] = {
        {
                0x40,       /* Rev 4.0 */
@@ -448,6 +449,11 @@ int __init dalmore_emc_init(void)
        tegra_emc_device.dev.platform_data = dalmore_get_emc_data();
        platform_device_register(&tegra_emc_device);
        tegra11_emc_init();
-
        return 0;
 }
+#else
+int __init dalmore_emc_init(void)
+{
+       return 0;
+}
+#endif /* CONFIG_ARCH_TEGRA_11x_SOC */
index 8235889..6aa5051 100644 (file)
@@ -999,7 +999,7 @@ static struct tegra_suspend_platform_data dalmore_suspend_data = {
        .corereq_high   = true,
        .sysclkreq_high = true,
 };
-
+#ifdef CONFIG_ARCH_TEGRA_HAS_CL_DVFS
 /* board parameters for cpu dfll */
 static struct tegra_cl_dvfs_cfg_param dalmore_cl_dvfs_param = {
        .sample_rate = 12500,
@@ -1013,6 +1013,7 @@ static struct tegra_cl_dvfs_cfg_param dalmore_cl_dvfs_param = {
        .droop_restore_ramp = 0x0,
        .scale_out_ramp = 0x0,
 };
+#endif
 
 /* TPS51632: fixed 10mV steps from 600mV to 1400mV, with offset 0x23 */
 #define PMU_CPU_VDD_MAP_SIZE ((1400000 - 600000) / 10000 + 1)
@@ -1026,6 +1027,7 @@ static inline void fill_reg_map(void)
        }
 }
 
+#ifdef CONFIG_ARCH_TEGRA_HAS_CL_DVFS
 static struct tegra_cl_dvfs_platform_data dalmore_cl_dvfs_data = {
        .dfll_clk_name = "dfll_cpu",
        .pmu_if = TEGRA_CL_DVFS_PMU_I2C,
@@ -1048,6 +1050,7 @@ static int __init dalmore_cl_dvfs_init(void)
 
        return 0;
 }
+#endif
 
 static int __init dalmore_max77663_regulator_init(void)
 {
@@ -1110,9 +1113,9 @@ int __init dalmore_regulator_init(void)
        struct board_info board_info;
        i2c_register_board_info(4, tps65090_regulators,
                        ARRAY_SIZE(tps65090_regulators));
-
+#ifdef CONFIG_ARCH_TEGRA_HAS_CL_DVFS
        dalmore_cl_dvfs_init();
-
+#endif
        tegra_get_board_info(&board_info);
        if (board_info.board_id == BOARD_E1611)
                dalmore_palmas_regulator_init();
index cb5c33a..05ceb9b 100644 (file)
@@ -27,6 +27,7 @@
 #include "fuse.h"
 #include "devices.h"
 
+#ifdef CONFIG_ARCH_TEGRA_11x_SOC
 static struct tegra11_emc_table e1580_h9ccnnn8jtmlar_ntm_table[] = {
        {
                0x40,       /* Rev 4.0 */
@@ -973,6 +974,11 @@ int __init pluto_emc_init(void)
        tegra_emc_device.dev.platform_data = pluto_get_emc_data();
        platform_device_register(&tegra_emc_device);
        tegra11_emc_init();
-
        return 0;
 }
+#else
+int __init pluto_emc_init(void)
+{
+       return 0;
+}
+#endif /* CONFIG_ARCH_TEGRA_11x_SOC */
index 340621f..e7c73c5 100644 (file)
@@ -530,6 +530,7 @@ static struct platform_device *pfixed_reg_devs[] = {
 #endif
 };
 
+#ifdef CONFIG_ARCH_TEGRA_HAS_CL_DVFS
 /* board parameters for cpu dfll */
 static struct tegra_cl_dvfs_cfg_param pluto_cl_dvfs_param = {
        .sample_rate = 12500,
@@ -543,6 +544,7 @@ static struct tegra_cl_dvfs_cfg_param pluto_cl_dvfs_param = {
        .droop_restore_ramp = 0x0,
        .scale_out_ramp = 0x0,
 };
+#endif
 
 /* palmas: fixed 10mV steps from 600mV to 1400mV, with offset 0x10 */
 #define PMU_CPU_VDD_MAP_SIZE ((1400000 - 600000) / 10000 + 1)
@@ -556,6 +558,7 @@ static inline void fill_reg_map(void)
        }
 }
 
+#ifdef CONFIG_ARCH_TEGRA_HAS_CL_DVFS
 static struct tegra_cl_dvfs_platform_data pluto_cl_dvfs_data = {
        .dfll_clk_name = "dfll_cpu",
        .pmu_if = TEGRA_CL_DVFS_PMU_I2C,
@@ -578,6 +581,7 @@ static int __init pluto_cl_dvfs_init(void)
 
        return 0;
 }
+#endif
 
 static struct palmas_pmic_platform_data pmic_platform = {
        .enable_ldo8_tracking = true,
@@ -619,7 +623,9 @@ int __init pluto_regulator_init(void)
        u32 pmc_ctrl;
        int i;
 
+#ifdef CONFIG_ARCH_TEGRA_HAS_CL_DVFS
        pluto_cl_dvfs_init();
+#endif
 
        /* TPS65913: Normal state of INT request line is LOW.
         * configure the power management controller to trigger PMU
index 82ed958..22d9095 100644 (file)
@@ -189,7 +189,9 @@ struct suspend_context tegra_sctx;
 #define AWAKE_CPU_FREQ_MIN     51000
 static struct pm_qos_request awake_cpu_freq_req;
 
+#ifdef CONFIG_ARCH_TEGRA_HAS_CL_DVFS
 static struct clk *tegra_dfll;
+#endif
 static struct clk *tegra_pclk;
 static const struct tegra_suspend_platform_data *pdata;
 static enum tegra_suspend_mode current_suspend_mode = TEGRA_SUSPEND_NONE;
@@ -256,18 +258,22 @@ unsigned long tegra_cpu_lp2_min_residency(void)
 
 static void suspend_cpu_dfll_mode(void)
 {
+#ifdef CONFIG_ARCH_TEGRA_HAS_CL_DVFS
        /* If DFLL is used as CPU clock source go to open loop mode */
        if (!is_lp_cluster() && tegra_dfll &&
            tegra_dvfs_rail_is_dfll_mode(tegra_cpu_rail))
                tegra_clk_cfg_ex(tegra_dfll, TEGRA_CLK_DFLL_LOCK, 0);
+#endif
 }
 
 static void resume_cpu_dfll_mode(void)
 {
+#ifdef CONFIG_ARCH_TEGRA_HAS_CL_DVFS
        /* If DFLL is used as CPU clock source restore closed loop mode */
        if (!is_lp_cluster() && tegra_dfll &&
            tegra_dvfs_rail_is_dfll_mode(tegra_cpu_rail))
                tegra_clk_cfg_ex(tegra_dfll, TEGRA_CLK_DFLL_LOCK, 1);
+#endif
 }
 
 /*