ARM: Tegra: fix compilation warnings
Varun Wadekar [Tue, 10 Jul 2012 10:26:10 +0000 (15:26 +0530)]
Change-Id: I00c67d6ec68c7566c2764aa8d135c101bacc17d7
Signed-off-by: Varun Wadekar <vwadekar@nvidia.com>

arch/arm/mach-tegra/board-enterprise-sensors.c
arch/arm/mach-tegra/board-seaboard-pinmux.c
arch/arm/mach-tegra/board-ventana-memory.c
arch/arm/mach-tegra/latency_allowance.c
arch/arm/mach-tegra/mc.c
arch/arm/mach-tegra/pcie.c
arch/arm/mach-tegra/tegra11x_usb_phy.c
arch/arm/mach-tegra/tegra2_usb_phy.c
arch/arm/mach-tegra/tegra3_usb_phy.c
arch/arm/mach-tegra/usb_phy.c

index a5560e8..9b61ea5 100644 (file)
@@ -241,12 +241,12 @@ static void mpuirq_init(void)
 
        inv_mpu_i2c2_board_info[i++].irq = gpio_to_irq(MPU_GYRO_IRQ_GPIO);
 #if (MPU_GYRO_TYPE == MPU_TYPE_MPU3050)
-#if MPU_ACCELL_IRQ_GPIO
+#ifdef MPU_ACCELL_IRQ_GPIO
        inv_mpu_i2c2_board_info[i].irq = gpio_to_irq(MPU_ACCEL_IRQ_GPIO);
 #endif
        i++;
 #endif
-#if MPU_COMPASS_IRQ_GPIO
+#ifdef MPU_COMPASS_IRQ_GPIO
        inv_mpu_i2c2_board_info[i++].irq = gpio_to_irq(MPU_COMPASS_IRQ_GPIO);
 #endif
        i2c_register_board_info(MPU_GYRO_BUS_NUM, inv_mpu_i2c2_board_info,
index 8dcdc1c..00da708 100644 (file)
@@ -163,7 +163,7 @@ static struct tegra_pingroup_config seaboard_pinmux[] = {
        {TEGRA_PINGROUP_SPIG,  TEGRA_MUX_SPI2_ALT,      TEGRA_PUPD_PULL_UP,   TEGRA_TRI_TRISTATE},
 };
 
-static struct tegra_pingroup_config ventana_pinmux[] = {
+/*static struct tegra_pingroup_config ventana_pinmux[] = {
        {TEGRA_PINGROUP_DDC,  TEGRA_MUX_RSVD2,    TEGRA_PUPD_NORMAL,    TEGRA_TRI_NORMAL},
        {TEGRA_PINGROUP_GMD,  TEGRA_MUX_SFLASH,   TEGRA_PUPD_NORMAL,    TEGRA_TRI_TRISTATE},
        {TEGRA_PINGROUP_LPW0, TEGRA_MUX_RSVD4,    TEGRA_PUPD_NORMAL,    TEGRA_TRI_NORMAL},
@@ -177,7 +177,7 @@ static struct tegra_pingroup_config ventana_pinmux[] = {
        {TEGRA_PINGROUP_SPIA, TEGRA_MUX_GMI,      TEGRA_PUPD_NORMAL,    TEGRA_TRI_TRISTATE},
        {TEGRA_PINGROUP_SPIC, TEGRA_MUX_GMI,      TEGRA_PUPD_NORMAL,    TEGRA_TRI_TRISTATE},
        {TEGRA_PINGROUP_SPIG, TEGRA_MUX_SPI2_ALT, TEGRA_PUPD_NORMAL,    TEGRA_TRI_TRISTATE},
-};
+};*/
 
 static struct tegra_gpio_table common_gpio_table[] = {
        { .gpio = TEGRA_GPIO_SD2_CD,            .enable = true },
@@ -193,7 +193,7 @@ static struct tegra_gpio_table seaboard_gpio_table[] = {
        { .gpio = TEGRA_GPIO_ISL29018_IRQ,      .enable = true },
        { .gpio = TEGRA_GPIO_USB1,              .enable = true },
 };
-
+#if 0
 static struct tegra_gpio_table ventana_gpio_table[] = {
        /* hp_det */
        { .gpio = TEGRA_GPIO_PW2,               .enable = true },
@@ -202,7 +202,7 @@ static struct tegra_gpio_table ventana_gpio_table[] = {
        /* ext_mic_en */
        { .gpio = TEGRA_GPIO_PX1,               .enable = true },
 };
-
+#endif
 static struct tegra_board_pinmux_conf common_conf = {
        .pgs = common_pinmux,
        .pg_count = ARRAY_SIZE(common_pinmux),
@@ -219,12 +219,12 @@ static struct tegra_board_pinmux_conf seaboard_conf = {
        .gpio_count = ARRAY_SIZE(seaboard_gpio_table),
 };
 
-static struct tegra_board_pinmux_conf ventana_conf = {
+/*static struct tegra_board_pinmux_conf ventana_conf = {
        .pgs = ventana_pinmux,
        .pg_count = ARRAY_SIZE(ventana_pinmux),
        .gpios = ventana_gpio_table,
        .gpio_count = ARRAY_SIZE(ventana_gpio_table),
-};
+};*/
 
 void seaboard_pinmux_init(void)
 {
index 5e193a8..a6f1c1e 100644 (file)
@@ -541,27 +541,27 @@ static const struct tegra_emc_table ventana_emc_tables_elpida_400Mhz[] = {
        }
 };
 
-static const struct tegra_emc_pdata ventana_emc_chip = {
+static struct tegra_emc_pdata ventana_emc_chip = {
        .description = "Elpida 300MHz",
        .mem_manufacturer_id = 0x0303,
        .mem_revision_id1 = -1,
        .mem_revision_id2 = -1,
        .mem_pid = -1,
-       .tables = ventana_emc_tables_elpida_300Mhz,
+       .tables = (struct tegra_emc_table *)ventana_emc_tables_elpida_300Mhz,
        .num_tables = ARRAY_SIZE(ventana_emc_tables_elpida_300Mhz)
 };
 
-static const struct tegra_emc_pdata ventana_t25_emc_chip = {
+static struct tegra_emc_pdata ventana_t25_emc_chip = {
        .description = "Elpida 400MHz",
        .mem_manufacturer_id = 0x0303,
        .mem_revision_id1 = -1,
        .mem_revision_id2 = -1,
        .mem_pid = -1,
-       .tables = ventana_emc_tables_elpida_400Mhz,
+       .tables = (struct tegra_emc_table *)ventana_emc_tables_elpida_400Mhz,
        .num_tables = ARRAY_SIZE(ventana_emc_tables_elpida_400Mhz)
 };
 
-static const struct tegra_emc_pdata ventana_siblings_emc_chip = {
+static struct tegra_emc_pdata ventana_siblings_emc_chip = {
 };
 
 #define TEGRA25_SKU            0x0B00
index 0018c5e..27fd033 100644 (file)
@@ -112,8 +112,9 @@ struct la_client_info {
        char *name;
        bool scaling_supported;
 };
-
+#if !defined(CONFIG_ARCH_TEGRA_2x_SOC)
 static DEFINE_SPINLOCK(safety_lock);
+#endif
 
 static const int ns_per_tick = 30;
 /* fifo atom size in bytes for non-fdc clients*/
@@ -296,9 +297,11 @@ struct la_scaling_reg_info vi_info[] = {
        }
 };
 
-static struct la_scaling_info scaling_info[TEGRA_LA_MAX_ID];
 static int la_scaling_enable_count;
 
+#if !defined(CONFIG_ARCH_TEGRA_2x_SOC)
+static struct la_scaling_info scaling_info[TEGRA_LA_MAX_ID];
+
 #define VALIDATE_ID(id) \
        do { \
                if (id >= TEGRA_LA_MAX_ID) \
@@ -374,7 +377,6 @@ static void set_vi_latency_thresholds(enum tegra_la_id id)
        set_thresholds(&vi_info[id - ID(VI_WSB)], id);
 }
 
-#if !defined(CONFIG_ARCH_TEGRA_2x_SOC)
 /* Sets latency allowance based on clients memory bandwitdh requirement.
  * Bandwidth passed is in mega bytes per second.
  */
index bb3b442..deb7fec 100644 (file)
@@ -29,7 +29,7 @@ static DEFINE_SPINLOCK(tegra_mc_lock);
 
 void tegra_mc_set_priority(unsigned long client, unsigned long prio)
 {
-       void __iomem *mc_base = IO_TO_VIRT(TEGRA_MC_BASE);
+       void __iomem *mc_base = (void __iomem *)IO_TO_VIRT(TEGRA_MC_BASE);
        unsigned long reg = client >> 8;
        int field = client & 0xff;
        unsigned long val;
index 24f36a8..c7ed9c7 100644 (file)
@@ -334,13 +334,6 @@ struct tegra_pcie_info {
        struct tegra_pci_platform_data *plat_data;
 };
 
-static void __iomem *reg_pmc_base = IO_ADDRESS(TEGRA_PMC_BASE);
-
-#define pmc_writel(value, reg) \
-       __raw_writel(value, reg_pmc_base + (reg))
-#define pmc_readl(reg) \
-       __raw_readl(reg_pmc_base + (reg))
-
 static struct tegra_pcie_info tegra_pcie = {
        .res_mmio = {
                .name = "PCI IO",
index a543d93..ac93c47 100644 (file)
@@ -856,7 +856,8 @@ static void utmip_powerup_pmc_wake_detect(struct tegra_usb_phy *phy)
        mdelay(1);
 }
 
-static void uhsic_powerdown_pmc_wake_detect(struct tegra_usb_phy *phy)
+#if 0
+static int uhsic_powerdown_pmc_wake_detect(struct tegra_usb_phy *phy)
 {
        unsigned long val;
        void __iomem *pmc_base = IO_ADDRESS(TEGRA_PMC_BASE);
@@ -877,23 +878,8 @@ static void uhsic_powerdown_pmc_wake_detect(struct tegra_usb_phy *phy)
        val &= ~UHSIC_WAKE_VAL_P0(~0);
        val |= UHSIC_WAKE_VAL_P0(WAKE_VAL_NONE) | UHSIC_MASTER_ENABLE_P0;
        writel(val, pmc_base + PMC_SLEEP_CFG);
-}
-
-static void uhsic_powerup_pmc_wake_detect(struct tegra_usb_phy *phy)
-{
-       unsigned long val;
-       void __iomem *pmc_base = IO_ADDRESS(TEGRA_PMC_BASE);
-
-       /* turn on pad detectors for HSIC*/
-       val = readl(pmc_base + PMC_USB_AO);
-       val &= ~(HSIC_RESERVED_P0 | HSIC_STOBE_VAL_PD_P0 | HSIC_DATA_VAL_PD_P0);
-       writel(val, pmc_base + PMC_USB_AO);
 
-       /* Disable PMC master mode by clearing MASTER_EN */
-       val = readl(pmc_base + PMC_SLEEP_CFG);
-       val &= ~(UHSIC_MASTER_ENABLE_P0);
-       writel(val, pmc_base + PMC_SLEEP_CFG);
-       mdelay(1);
+       return 0;
 }
 
 static void usb_phy_power_down_pmc(void)
@@ -939,6 +925,24 @@ static void usb_phy_power_down_pmc(void)
        UHSIC_MASTER_ENABLE_P0;
        writel(val, pmc_base + PMC_SLEEP_CFG);
 }
+#endif
+
+static void uhsic_powerup_pmc_wake_detect(struct tegra_usb_phy *phy)
+{
+       unsigned long val;
+       void __iomem *pmc_base = IO_ADDRESS(TEGRA_PMC_BASE);
+
+       /* turn on pad detectors for HSIC*/
+       val = readl(pmc_base + PMC_USB_AO);
+       val &= ~(HSIC_RESERVED_P0 | HSIC_STOBE_VAL_PD_P0 | HSIC_DATA_VAL_PD_P0);
+       writel(val, pmc_base + PMC_USB_AO);
+
+       /* Disable PMC master mode by clearing MASTER_EN */
+       val = readl(pmc_base + PMC_SLEEP_CFG);
+       val &= ~(UHSIC_MASTER_ENABLE_P0);
+       writel(val, pmc_base + PMC_SLEEP_CFG);
+       mdelay(1);
+}
 
 static int usb_phy_bringup_host_controller(struct tegra_usb_phy *phy)
 {
index 57fd166..7231b7c 100644 (file)
@@ -609,12 +609,13 @@ static int utmi_phy_irq(struct tegra_usb_phy *phy)
        return IRQ_HANDLED;
 }
 
-static void phy_post_suspend(struct tegra_usb_phy *phy)
+static int phy_post_suspend(struct tegra_usb_phy *phy)
 {
 
        DBG("%s(%d) inst:[%d]\n", __func__, __LINE__, phy->inst);
        /* Need a 4ms delay for controller to suspend */
        mdelay(4);
+       return 0;
 }
 
 static int utmi_phy_post_resume(struct tegra_usb_phy *phy)
index fcd8b5a..2f1091a 100644 (file)
@@ -1353,13 +1353,15 @@ static int utmi_phy_post_resume(struct tegra_usb_phy *phy)
        return 0;
 }
 
-static void phy_post_suspend(struct tegra_usb_phy *phy)
+static int phy_post_suspend(struct tegra_usb_phy *phy)
 {
 
        DBG("%s(%d) inst:[%d]\n", __func__, __LINE__, phy->inst);
        /* Need a 4ms delay for controller to suspend */
        mdelay(4);
 
+       return 0;
+
 }
 
 static int utmi_phy_pre_resume(struct tegra_usb_phy *phy, bool remote_wakeup)
index b0b5df8..ffcdb3f 100644 (file)
@@ -126,7 +126,7 @@ int tegra_usb_phy_init_ops(struct tegra_usb_phy *phy)
        DBG("%s(%d) inst:[%d]\n", __func__, __LINE__, phy->inst);
 
        if (phy->pdata->has_hostpc)
-#if CONFIG_ARCH_TEGRA_11x_SOC
+#if defined(CONFIG_ARCH_TEGRA_11x_SOC)
                err = tegra11x_usb_phy_init_ops(phy);
 #else
                err = tegra3_usb_phy_init_ops(phy);