omap4: prcm: Fix the CPUx clockdomain offsets
authorSantosh Shilimkar <santosh.shilimkar@ti.com>
Fri, 4 Feb 2011 09:58:57 +0000 (14:58 +0530)
committerPaul Walmsley <paul@pwsan.com>
Fri, 25 Feb 2011 19:45:05 +0000 (12:45 -0700)
commit51c404b2c514930e98e81e0b9294f19892a4f871
tree27ad306fb5c9a6234677705808998b6751fefe45
parentea68c00e2623bb5b001c2117a4dcca4754781b4e
omap4: prcm: Fix the CPUx clockdomain offsets

CPU0 and CPU1 clockdomain is at the offset of 0x18 from the LPRM base.
The header file has set it wrongly to 0x0. Offset 0x0 is for CPUx power
domain control register

Fix the same.

The autogen scripts is fixed thanks to Benoit Cousson

With the old value, the clockdomain code would access the
*_PWRSTCTRL.POWERSTATE field when it thought it was accessing the
*_CLKSTCTRL.CLKTRCTRL field.  In the worst case, this could cause
system power management to behave incorrectly.

Signed-off-by: Santosh Shilimkar <santosh.shilimkar@ti.com>
Cc: Paul Walmsley <paul@pwsan.com>
Cc: Rajendra Nayak <rnayak@ti.com>
Cc: Benoit Cousson <b-cousson@ti.com>
[paul@pwsan.com: added second paragraph to commit message]
Signed-off-by: Paul Walmsley <paul@pwsan.com>
arch/arm/mach-omap2/prcm_mpu44xx.h