ARM: tegra2: Add LP2 Timers
[linux-2.6.git] / arch / arm / mach-tegra / pm.h
index b03a0f4..9617fcd 100644 (file)
@@ -1,7 +1,8 @@
 /*
- * arch/arm/mach-tegra/include/mach/suspend.h
+ * arch/arm/mach-tegra/include/mach/pm.h
  *
  * Copyright (C) 2010 Google, Inc.
+ * Copyright (C) 2010-2011 NVIDIA Corporation
  *
  * Author:
  *     Colin Cross <ccross@google.com>
  */
 
 
-#ifndef _MACH_TEGRA_SUSPEND_H_
-#define _MACH_TEGRA_SUSPEND_H_
+#ifndef _MACH_TEGRA_PM_H_
+#define _MACH_TEGRA_PM_H_
+
+#include <linux/mutex.h>
 
 enum tegra_suspend_mode {
        TEGRA_SUSPEND_NONE = 0,
@@ -37,10 +40,16 @@ struct tegra_suspend_platform_data {
        bool corereq_high;         /* Core power request active-high */
        bool sysclkreq_high;       /* System clock request is active-high */
        enum tegra_suspend_mode suspend_mode;
+       unsigned long cpu_lp2_min_residency; /* Min LP2 state residency in us */
 };
 
 unsigned long tegra_cpu_power_good_time(void);
 unsigned long tegra_cpu_power_off_time(void);
+unsigned long tegra_cpu_lp2_min_residency(void);
+void tegra_clear_cpu_in_lp2(int cpu);
+bool tegra_set_cpu_in_lp2(int cpu);
+
+int tegra_suspend_dram(enum tegra_suspend_mode mode);
 
 #define TEGRA_POWER_SDRAM_SELFREFRESH  0x400   /* SDRAM is in self-refresh */
 
@@ -51,9 +60,9 @@ unsigned long tegra_cpu_power_off_time(void);
 #define TEGRA_POWER_CLUSTER_FORCE      0x8000  /* Force switch */
 
 #define FLOW_CTRL_HALT_CPU(cpu)        (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + \
-       ((cpu) == 0 ? 0x8 : (0x18 + 8 * ((cpu) - 1))))
+       ((cpu) == 0 ? 0x0 : 0x14 + ((cpu) - 1) * 0x8))
 #define FLOW_CTRL_CPU_CSR(cpu) (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + \
-       ((cpu) == 0 ? 0x0 : (0x4 + cpu * 0x10)))
+       ((cpu) == 0 ? 0x8 : 0x18 + ((cpu) - 1) * 0x8))
 
 #define FLOW_CTRL_CLUSTER_CONTROL \
        (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x2c)
@@ -74,14 +83,18 @@ static inline void tegra2_lp0_suspend_init(void)
 #endif
 void __init tegra_init_suspend(struct tegra_suspend_platform_data *plat);
 
-void tegra_idle_lp2(void);
+unsigned int tegra_count_slow_cpus(unsigned long speed_limit);
+unsigned int tegra_get_slowest_cpu_n(void);
+unsigned long tegra_cpu_lowest_speed(void);
+unsigned long tegra_cpu_highest_speed(void);
+int tegra_cpu_cap_highest_speed(unsigned int *speed_cap);
 
 #if defined(CONFIG_TEGRA_AUTO_HOTPLUG) && !defined(CONFIG_ARCH_TEGRA_2x_SOC)
-int tegra_auto_hotplug_init(void);
+int tegra_auto_hotplug_init(struct mutex *cpu_lock);
 void tegra_auto_hotplug_exit(void);
 void tegra_auto_hotplug_governor(unsigned int cpu_freq);
 #else
-static inline int tegra_auto_hotplug_init(void)
+static inline int tegra_auto_hotplug_init(struct mutex *cpu_lock)
 { return 0; }
 static inline void tegra_auto_hotplug_exit(void)
 { }
@@ -100,6 +113,7 @@ void tegra_idle_lp2_last(unsigned int flags);
 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
 #define INSTRUMENT_CLUSTER_SWITCH 0    /* Must be zero for ARCH_TEGRA_2x_SOC */
 #define DEBUG_CLUSTER_SWITCH 0         /* Must be zero for ARCH_TEGRA_2x_SOC */
+#define PARAMETERIZE_CLUSTER_SWITCH 0  /* Must be zero for ARCH_TEGRA_2x_SOC */
 static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
 { return -EPERM; }
 #define tegra_cluster_switch_prolog(flags) do {} while(0)
@@ -108,13 +122,12 @@ static inline bool is_g_cluster_present(void)
 { return true; }
 static inline unsigned int is_lp_cluster(void)
 { return 0; }
-static inline unsigned long tegra_get_lpcpu_max_rate(void)
-{ return 0; }
 #define tegra_lp0_suspend_mc() do {} while(0)
 #define tegra_lp0_resume_mc() do {} while(0)
 #else
 #define INSTRUMENT_CLUSTER_SWITCH 1    /* Should be zero for shipping code */
 #define DEBUG_CLUSTER_SWITCH 1         /* Should be zero for shipping code */
+#define PARAMETERIZE_CLUSTER_SWITCH 1  /* Should be zero for shipping code */
 int tegra_cluster_control(unsigned int us, unsigned int flags);
 void tegra_cluster_switch_prolog(unsigned int flags);
 void tegra_cluster_switch_epilog(unsigned int flags);
@@ -131,17 +144,42 @@ static inline unsigned int is_lp_cluster(void)
        reg = readl(FLOW_CTRL_CLUSTER_CONTROL);
        return (reg & 1); /* 0 == G, 1 == LP*/
 }
-unsigned long tegra_get_lpcpu_max_rate(void);
 void tegra_lp0_suspend_mc(void);
 void tegra_lp0_resume_mc(void);
 #endif
 
+#ifdef CONFIG_ARCH_TEGRA_2x_SOC
+void tegra2_lp2_set_trigger(unsigned long cycles);
+unsigned long tegra2_lp2_timer_remain(void);
+#endif
+
+static inline void tegra_lp2_set_trigger(unsigned long cycles)
+{
+#ifdef CONFIG_ARCH_TEGRA_2x_SOC
+       tegra2_lp2_set_trigger(cycles);
+#endif
+}
+
+static inline unsigned long tegra_lp2_timer_remain(void)
+{
+#ifdef CONFIG_ARCH_TEGRA_2x_SOC
+       return tegra2_lp2_timer_remain();
+#endif
+}
+
 #if DEBUG_CLUSTER_SWITCH
 extern unsigned int tegra_cluster_debug;
 #define DEBUG_CLUSTER(x) do { if (tegra_cluster_debug) printk x; } while (0)
 #else
 #define DEBUG_CLUSTER(x) do { } while (0)
 #endif
+#if PARAMETERIZE_CLUSTER_SWITCH
+void tegra_cluster_switch_set_parameters(unsigned int us, unsigned int flags);
+#else
+static inline void tegra_cluster_switch_set_parameters(
+       unsigned int us, unsigned int flags)
+{ }
+#endif
 
 static inline void flowctrl_writel(unsigned long val, void __iomem *addr)
 {
@@ -152,4 +190,4 @@ static inline void flowctrl_writel(unsigned long val, void __iomem *addr)
        (void)__raw_readl(addr);
 }
 
-#endif /* _MACH_TEGRA_SUSPEND_H_ */
+#endif /* _MACH_TEGRA_PM_H_ */