arm: tegra: sd: enable sd dpd
[linux-2.6.git] / arch / arm / mach-tegra / pm.h
index cb9c9fc..65e816c 100644 (file)
@@ -2,7 +2,7 @@
  * arch/arm/mach-tegra/include/mach/pm.h
  *
  * Copyright (C) 2010 Google, Inc.
- * Copyright (C) 2010-2011 NVIDIA Corporation
+ * Copyright (c) 2010-2012, NVIDIA CORPORATION.  All rights reserved.
  *
  * Author:
  *     Colin Cross <ccross@google.com>
 #define _MACH_TEGRA_PM_H_
 
 #include <linux/mutex.h>
+#include <linux/init.h>
+#include <linux/errno.h>
+#include <linux/clkdev.h>
+
+#include <mach/iomap.h>
+
+#define PMC_SCRATCH0           0x50
+#define PMC_SCRATCH1           0x54
+#define PMC_SCRATCH4           0x60
 
 enum tegra_suspend_mode {
        TEGRA_SUSPEND_NONE = 0,
@@ -32,6 +41,16 @@ enum tegra_suspend_mode {
        TEGRA_MAX_SUSPEND_MODE,
 };
 
+enum suspend_stage {
+       TEGRA_SUSPEND_BEFORE_PERIPHERAL,
+       TEGRA_SUSPEND_BEFORE_CPU,
+};
+
+enum resume_stage {
+       TEGRA_RESUME_AFTER_PERIPHERAL,
+       TEGRA_RESUME_AFTER_CPU,
+};
+
 struct tegra_suspend_platform_data {
        unsigned long cpu_timer;   /* CPU power good time in us,  LP2/LP1 */
        unsigned long cpu_off_timer;    /* CPU power off time us, LP2/LP1 */
@@ -39,8 +58,13 @@ struct tegra_suspend_platform_data {
        unsigned long core_off_timer;   /* core power off time ticks, LP0 */
        bool corereq_high;         /* Core power request active-high */
        bool sysclkreq_high;       /* System clock request is active-high */
+       bool combined_req;         /* if core & CPU power requests are combined */
        enum tegra_suspend_mode suspend_mode;
        unsigned long cpu_lp2_min_residency; /* Min LP2 state residency in us */
+       void (*board_suspend)(int lp_state, enum suspend_stage stg);
+       /* lp_state = 0 for LP0 state, 1 for LP1 state, 2 for LP2 state */
+       void (*board_resume)(int lp_state, enum resume_stage stg);
+       unsigned int cpu_resume_boost;  /* CPU frequency resume boost in kHz */
 };
 
 unsigned long tegra_cpu_power_good_time(void);
@@ -49,20 +73,7 @@ unsigned long tegra_cpu_lp2_min_residency(void);
 void tegra_clear_cpu_in_lp2(int cpu);
 bool tegra_set_cpu_in_lp2(int cpu);
 
-int tegra_suspend_dram(enum tegra_suspend_mode mode);
-
-#define TEGRA_POWER_SDRAM_SELFREFRESH  0x400   /* SDRAM is in self-refresh */
-
-#define TEGRA_POWER_CLUSTER_G          0x1000  /* G CPU */
-#define TEGRA_POWER_CLUSTER_LP         0x2000  /* LP CPU */
-#define TEGRA_POWER_CLUSTER_MASK       0x3000
-#define TEGRA_POWER_CLUSTER_IMMEDIATE  0x4000  /* Immediate wake */
-#define TEGRA_POWER_CLUSTER_FORCE      0x8000  /* Force switch */
-
-#define FLOW_CTRL_HALT_CPU(cpu)        (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + \
-       ((cpu) == 0 ? 0x0 : 0x14 + ((cpu) - 1) * 0x8))
-#define FLOW_CTRL_CPU_CSR(cpu) (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + \
-       ((cpu) == 0 ? 0x8 : 0x18 + ((cpu) - 1) * 0x8))
+int tegra_suspend_dram(enum tegra_suspend_mode mode, unsigned int flags);
 
 #define FLOW_CTRL_CLUSTER_CONTROL \
        (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x2c)
@@ -76,25 +87,6 @@ int tegra_suspend_dram(enum tegra_suspend_mode mode);
 
 void __init tegra_init_suspend(struct tegra_suspend_platform_data *plat);
 
-unsigned int tegra_count_slow_cpus(unsigned long speed_limit);
-unsigned int tegra_get_slowest_cpu_n(void);
-unsigned long tegra_cpu_lowest_speed(void);
-unsigned long tegra_cpu_highest_speed(void);
-int tegra_cpu_cap_highest_speed(unsigned int *speed_cap);
-
-#if defined(CONFIG_TEGRA_AUTO_HOTPLUG) && !defined(CONFIG_ARCH_TEGRA_2x_SOC)
-int tegra_auto_hotplug_init(struct mutex *cpu_lock);
-void tegra_auto_hotplug_exit(void);
-void tegra_auto_hotplug_governor(unsigned int cpu_freq);
-#else
-static inline int tegra_auto_hotplug_init(struct mutex *cpu_lock)
-{ return 0; }
-static inline void tegra_auto_hotplug_exit(void)
-{ }
-static inline void tegra_auto_hotplug_governor(unsigned int cpu_freq)
-{ }
-#endif
-
 u64 tegra_rtc_read_ms(void);
 
 /*
@@ -104,31 +96,21 @@ extern void (*tegra_deep_sleep)(int);
 
 unsigned int tegra_idle_lp2_last(unsigned int us, unsigned int flags);
 
-#ifdef CONFIG_ARCH_TEGRA_2x_SOC
-
-#define INSTRUMENT_CLUSTER_SWITCH 0    /* Must be zero for ARCH_TEGRA_2x_SOC */
-#define DEBUG_CLUSTER_SWITCH 0         /* Must be zero for ARCH_TEGRA_2x_SOC */
-#define PARAMETERIZE_CLUSTER_SWITCH 0  /* Must be zero for ARCH_TEGRA_2x_SOC */
-static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
-{ return -EPERM; }
-#define tegra_cluster_switch_prolog(flags) do {} while(0)
-#define tegra_cluster_switch_epilog(flags) do {} while(0)
-static inline bool is_g_cluster_present(void)
-{ return true; }
-static inline unsigned int is_lp_cluster(void)
-{ return 0; }
-#define tegra_lp0_suspend_mc() do {} while(0)
-#define tegra_lp0_resume_mc() do {} while(0)
-void tegra2_lp0_suspend_init(void);
-
+#if defined(CONFIG_PM_SLEEP) && !defined(CONFIG_ARCH_TEGRA_2x_SOC)
+void tegra_lp0_suspend_mc(void);
+void tegra_lp0_resume_mc(void);
+void tegra_lp0_cpu_mode(bool enter);
 #else
+static inline void tegra_lp0_suspend_mc(void) {}
+static inline void tegra_lp0_resume_mc(void) {}
+static inline void tegra_lp0_cpu_mode(bool enter) {}
+#endif
 
-#define INSTRUMENT_CLUSTER_SWITCH 1    /* Should be zero for shipping code */
-#define DEBUG_CLUSTER_SWITCH 1         /* Should be zero for shipping code */
+#ifdef CONFIG_TEGRA_CLUSTER_CONTROL
+#define INSTRUMENT_CLUSTER_SWITCH 0    /* Should be zero for shipping code */
+#define DEBUG_CLUSTER_SWITCH 0         /* Should be zero for shipping code */
 #define PARAMETERIZE_CLUSTER_SWITCH 1  /* Should be zero for shipping code */
-int tegra_cluster_control(unsigned int us, unsigned int flags);
-void tegra_cluster_switch_prolog(unsigned int flags);
-void tegra_cluster_switch_epilog(unsigned int flags);
+
 static inline bool is_g_cluster_present(void)
 {
        u32 fuse_sku = readl(FUSE_SKU_DIRECT_CONFIG);
@@ -142,27 +124,51 @@ static inline unsigned int is_lp_cluster(void)
        reg = readl(FLOW_CTRL_CLUSTER_CONTROL);
        return (reg & 1); /* 0 == G, 1 == LP*/
 }
-void tegra_lp0_suspend_mc(void);
-void tegra_lp0_resume_mc(void);
-#endif
+int tegra_cluster_control(unsigned int us, unsigned int flags);
+void tegra_cluster_switch_prolog(unsigned int flags);
+void tegra_cluster_switch_epilog(unsigned int flags);
+#else
+#define INSTRUMENT_CLUSTER_SWITCH 0    /* Must be zero for ARCH_TEGRA_2x_SOC */
+#define DEBUG_CLUSTER_SWITCH 0         /* Must be zero for ARCH_TEGRA_2x_SOC */
+#define PARAMETERIZE_CLUSTER_SWITCH 0  /* Must be zero for ARCH_TEGRA_2x_SOC */
 
-static inline void tegra_lp0_suspend_init(void)
+static inline bool is_g_cluster_present(void)   { return true; }
+static inline unsigned int is_lp_cluster(void)  { return 0; }
+static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
 {
-#ifdef CONFIG_ARCH_TEGRA_2x_SOC
-       tegra2_lp0_suspend_init();
-#endif
+       return -EPERM;
 }
+static inline void tegra_cluster_switch_prolog(unsigned int flags) {}
+static inline void tegra_cluster_switch_epilog(unsigned int flags) {}
+#endif
 
 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
+void tegra2_lp0_suspend_init(void);
 void tegra2_lp2_set_trigger(unsigned long cycles);
 unsigned long tegra2_lp2_timer_remain(void);
 #endif
+#ifdef CONFIG_ARCH_TEGRA_3x_SOC
+void tegra3_lp2_set_trigger(unsigned long cycles);
+unsigned long tegra3_lp2_timer_remain(void);
+int tegra3_is_lp2_timer_ready(unsigned int cpu);
+void tegra3_lp2_timer_cancel_secondary(void);
+#endif
+
+static inline void tegra_lp0_suspend_init(void)
+{
+#ifdef CONFIG_ARCH_TEGRA_2x_SOC
+       tegra2_lp0_suspend_init();
+#endif
+}
 
 static inline void tegra_lp2_set_trigger(unsigned long cycles)
 {
 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
        tegra2_lp2_set_trigger(cycles);
 #endif
+#ifdef CONFIG_ARCH_TEGRA_3x_SOC
+       tegra3_lp2_set_trigger(cycles);
+#endif
 }
 
 static inline unsigned long tegra_lp2_timer_remain(void)
@@ -170,9 +176,28 @@ static inline unsigned long tegra_lp2_timer_remain(void)
 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
        return tegra2_lp2_timer_remain();
 #endif
+#ifdef CONFIG_ARCH_TEGRA_3x_SOC
+       return tegra3_lp2_timer_remain();
+#endif
+}
+
+static inline int tegra_is_lp2_timer_ready(unsigned int cpu)
+{
+#if defined(CONFIG_TEGRA_LP2_ARM_TWD) || defined(CONFIG_ARCH_TEGRA_2x_SOC)
+       return 1;
+#else
+       return tegra3_is_lp2_timer_ready(cpu);
+#endif
 }
 
-#if DEBUG_CLUSTER_SWITCH
+static inline void tegra_lp2_timer_cancel_secondary(void)
+{
+#ifndef CONFIG_ARCH_TEGRA_2x_SOC
+       tegra3_lp2_timer_cancel_secondary();
+#endif
+}
+
+#if DEBUG_CLUSTER_SWITCH && 0 /* !!!FIXME!!! THIS IS BROKEN */
 extern unsigned int tegra_cluster_debug;
 #define DEBUG_CLUSTER(x) do { if (tegra_cluster_debug) printk x; } while (0)
 #else
@@ -186,13 +211,21 @@ static inline void tegra_cluster_switch_set_parameters(
 { }
 #endif
 
-static inline void flowctrl_writel(unsigned long val, void __iomem *addr)
-{
-       writel(val, addr);
-#ifdef CONFIG_ARCH_TEGRA_2x_SOC
-       wmb();
+#ifdef CONFIG_SMP
+extern bool tegra_all_cpus_booted __read_mostly;
+#else
+#define tegra_all_cpus_booted (true)
 #endif
-       (void)__raw_readl(addr);
-}
+
+#ifdef CONFIG_TRUSTED_FOUNDATIONS
+void tegra_generic_smc(u32 type, u32 subtype, u32 arg);
+#endif
+
+/* The debug channel uart base physical address */
+extern unsigned long  debug_uart_port_base;
+
+extern struct clk *debug_uart_clk;
+void tegra_console_uart_suspend(void);
+void tegra_console_uart_resume(void);
 
 #endif /* _MACH_TEGRA_PM_H_ */