Merge branch 'origin' into devel
[linux-2.6.git] / sound / soc / pxa / pxa2xx-i2s.c
1 /*
2  * pxa2xx-i2s.c  --  ALSA Soc Audio Layer
3  *
4  * Copyright 2005 Wolfson Microelectronics PLC.
5  * Author: Liam Girdwood
6  *         lrg@slimlogic.co.uk
7  *
8  *  This program is free software; you can redistribute  it and/or modify it
9  *  under  the terms of  the GNU General  Public License as published by the
10  *  Free Software Foundation;  either version 2 of the  License, or (at your
11  *  option) any later version.
12  */
13
14 #include <linux/init.h>
15 #include <linux/module.h>
16 #include <linux/device.h>
17 #include <linux/delay.h>
18 #include <linux/clk.h>
19 #include <linux/platform_device.h>
20 #include <sound/core.h>
21 #include <sound/pcm.h>
22 #include <sound/initval.h>
23 #include <sound/soc.h>
24 #include <sound/pxa2xx-lib.h>
25
26 #include <mach/hardware.h>
27 #include <mach/dma.h>
28 #include <mach/audio.h>
29
30 #include "pxa2xx-pcm.h"
31 #include "pxa2xx-i2s.h"
32
33 /*
34  * I2S Controller Register and Bit Definitions
35  */
36 #define SACR0           __REG(0x40400000)  /* Global Control Register */
37 #define SACR1           __REG(0x40400004)  /* Serial Audio I 2 S/MSB-Justified Control Register */
38 #define SASR0           __REG(0x4040000C)  /* Serial Audio I 2 S/MSB-Justified Interface and FIFO Status Register */
39 #define SAIMR           __REG(0x40400014)  /* Serial Audio Interrupt Mask Register */
40 #define SAICR           __REG(0x40400018)  /* Serial Audio Interrupt Clear Register */
41 #define SADIV           __REG(0x40400060)  /* Audio Clock Divider Register. */
42 #define SADR            __REG(0x40400080)  /* Serial Audio Data Register (TX and RX FIFO access Register). */
43
44 #define SACR0_RFTH(x)   ((x) << 12)     /* Rx FIFO Interrupt or DMA Trigger Threshold */
45 #define SACR0_TFTH(x)   ((x) << 8)      /* Tx FIFO Interrupt or DMA Trigger Threshold */
46 #define SACR0_STRF      (1 << 5)        /* FIFO Select for EFWR Special Function */
47 #define SACR0_EFWR      (1 << 4)        /* Enable EFWR Function  */
48 #define SACR0_RST       (1 << 3)        /* FIFO, i2s Register Reset */
49 #define SACR0_BCKD      (1 << 2)        /* Bit Clock Direction */
50 #define SACR0_ENB       (1 << 0)        /* Enable I2S Link */
51 #define SACR1_ENLBF     (1 << 5)        /* Enable Loopback */
52 #define SACR1_DRPL      (1 << 4)        /* Disable Replaying Function */
53 #define SACR1_DREC      (1 << 3)        /* Disable Recording Function */
54 #define SACR1_AMSL      (1 << 0)        /* Specify Alternate Mode */
55
56 #define SASR0_I2SOFF    (1 << 7)        /* Controller Status */
57 #define SASR0_ROR       (1 << 6)        /* Rx FIFO Overrun */
58 #define SASR0_TUR       (1 << 5)        /* Tx FIFO Underrun */
59 #define SASR0_RFS       (1 << 4)        /* Rx FIFO Service Request */
60 #define SASR0_TFS       (1 << 3)        /* Tx FIFO Service Request */
61 #define SASR0_BSY       (1 << 2)        /* I2S Busy */
62 #define SASR0_RNE       (1 << 1)        /* Rx FIFO Not Empty */
63 #define SASR0_TNF       (1 << 0)        /* Tx FIFO Not Empty */
64
65 #define SAICR_ROR       (1 << 6)        /* Clear Rx FIFO Overrun Interrupt */
66 #define SAICR_TUR       (1 << 5)        /* Clear Tx FIFO Underrun Interrupt */
67
68 #define SAIMR_ROR       (1 << 6)        /* Enable Rx FIFO Overrun Condition Interrupt */
69 #define SAIMR_TUR       (1 << 5)        /* Enable Tx FIFO Underrun Condition Interrupt */
70 #define SAIMR_RFS       (1 << 4)        /* Enable Rx FIFO Service Interrupt */
71 #define SAIMR_TFS       (1 << 3)        /* Enable Tx FIFO Service Interrupt */
72
73 struct pxa_i2s_port {
74         u32 sadiv;
75         u32 sacr0;
76         u32 sacr1;
77         u32 saimr;
78         int master;
79         u32 fmt;
80 };
81 static struct pxa_i2s_port pxa_i2s;
82 static struct clk *clk_i2s;
83
84 static struct pxa2xx_pcm_dma_params pxa2xx_i2s_pcm_stereo_out = {
85         .name                   = "I2S PCM Stereo out",
86         .dev_addr               = __PREG(SADR),
87         .drcmr                  = &DRCMR(3),
88         .dcmd                   = DCMD_INCSRCADDR | DCMD_FLOWTRG |
89                                   DCMD_BURST32 | DCMD_WIDTH4,
90 };
91
92 static struct pxa2xx_pcm_dma_params pxa2xx_i2s_pcm_stereo_in = {
93         .name                   = "I2S PCM Stereo in",
94         .dev_addr               = __PREG(SADR),
95         .drcmr                  = &DRCMR(2),
96         .dcmd                   = DCMD_INCTRGADDR | DCMD_FLOWSRC |
97                                   DCMD_BURST32 | DCMD_WIDTH4,
98 };
99
100 static int pxa2xx_i2s_startup(struct snd_pcm_substream *substream,
101                               struct snd_soc_dai *dai)
102 {
103         struct snd_soc_pcm_runtime *rtd = substream->private_data;
104         struct snd_soc_dai *cpu_dai = rtd->dai->cpu_dai;
105
106         if (IS_ERR(clk_i2s))
107                 return PTR_ERR(clk_i2s);
108
109         if (!cpu_dai->active) {
110                 SACR0 |= SACR0_RST;
111                 SACR0 = 0;
112         }
113
114         return 0;
115 }
116
117 /* wait for I2S controller to be ready */
118 static int pxa_i2s_wait(void)
119 {
120         int i;
121
122         /* flush the Rx FIFO */
123         for(i = 0; i < 16; i++)
124                 SADR;
125         return 0;
126 }
127
128 static int pxa2xx_i2s_set_dai_fmt(struct snd_soc_dai *cpu_dai,
129                 unsigned int fmt)
130 {
131         /* interface format */
132         switch (fmt & SND_SOC_DAIFMT_FORMAT_MASK) {
133         case SND_SOC_DAIFMT_I2S:
134                 pxa_i2s.fmt = 0;
135                 break;
136         case SND_SOC_DAIFMT_LEFT_J:
137                 pxa_i2s.fmt = SACR1_AMSL;
138                 break;
139         }
140
141         switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
142         case SND_SOC_DAIFMT_CBS_CFS:
143                 pxa_i2s.master = 1;
144                 break;
145         case SND_SOC_DAIFMT_CBM_CFS:
146                 pxa_i2s.master = 0;
147                 break;
148         default:
149                 break;
150         }
151         return 0;
152 }
153
154 static int pxa2xx_i2s_set_dai_sysclk(struct snd_soc_dai *cpu_dai,
155                 int clk_id, unsigned int freq, int dir)
156 {
157         if (clk_id != PXA2XX_I2S_SYSCLK)
158                 return -ENODEV;
159
160         return 0;
161 }
162
163 static int pxa2xx_i2s_hw_params(struct snd_pcm_substream *substream,
164                                 struct snd_pcm_hw_params *params,
165                                 struct snd_soc_dai *dai)
166 {
167         struct snd_soc_pcm_runtime *rtd = substream->private_data;
168         struct snd_soc_dai *cpu_dai = rtd->dai->cpu_dai;
169
170         BUG_ON(IS_ERR(clk_i2s));
171         clk_enable(clk_i2s);
172         pxa_i2s_wait();
173
174         if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK)
175                 cpu_dai->dma_data = &pxa2xx_i2s_pcm_stereo_out;
176         else
177                 cpu_dai->dma_data = &pxa2xx_i2s_pcm_stereo_in;
178
179         /* is port used by another stream */
180         if (!(SACR0 & SACR0_ENB)) {
181
182                 SACR0 = 0;
183                 SACR1 = 0;
184                 if (pxa_i2s.master)
185                         SACR0 |= SACR0_BCKD;
186
187                 SACR0 |= SACR0_RFTH(14) | SACR0_TFTH(1);
188                 SACR1 |= pxa_i2s.fmt;
189         }
190         if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK)
191                 SAIMR |= SAIMR_TFS;
192         else
193                 SAIMR |= SAIMR_RFS;
194
195         switch (params_rate(params)) {
196         case 8000:
197                 SADIV = 0x48;
198                 break;
199         case 11025:
200                 SADIV = 0x34;
201                 break;
202         case 16000:
203                 SADIV = 0x24;
204                 break;
205         case 22050:
206                 SADIV = 0x1a;
207                 break;
208         case 44100:
209                 SADIV = 0xd;
210                 break;
211         case 48000:
212                 SADIV = 0xc;
213                 break;
214         case 96000: /* not in manual and possibly slightly inaccurate */
215                 SADIV = 0x6;
216                 break;
217         }
218
219         return 0;
220 }
221
222 static int pxa2xx_i2s_trigger(struct snd_pcm_substream *substream, int cmd,
223                               struct snd_soc_dai *dai)
224 {
225         int ret = 0;
226
227         switch (cmd) {
228         case SNDRV_PCM_TRIGGER_START:
229                 SACR0 |= SACR0_ENB;
230                 break;
231         case SNDRV_PCM_TRIGGER_RESUME:
232         case SNDRV_PCM_TRIGGER_PAUSE_RELEASE:
233         case SNDRV_PCM_TRIGGER_STOP:
234         case SNDRV_PCM_TRIGGER_SUSPEND:
235         case SNDRV_PCM_TRIGGER_PAUSE_PUSH:
236                 break;
237         default:
238                 ret = -EINVAL;
239         }
240
241         return ret;
242 }
243
244 static void pxa2xx_i2s_shutdown(struct snd_pcm_substream *substream,
245                                 struct snd_soc_dai *dai)
246 {
247         if (substream->stream == SNDRV_PCM_STREAM_PLAYBACK) {
248                 SACR1 |= SACR1_DRPL;
249                 SAIMR &= ~SAIMR_TFS;
250         } else {
251                 SACR1 |= SACR1_DREC;
252                 SAIMR &= ~SAIMR_RFS;
253         }
254
255         if (SACR1 & (SACR1_DREC | SACR1_DRPL)) {
256                 SACR0 &= ~SACR0_ENB;
257                 pxa_i2s_wait();
258                 clk_disable(clk_i2s);
259         }
260
261         clk_put(clk_i2s);
262 }
263
264 #ifdef CONFIG_PM
265 static int pxa2xx_i2s_suspend(struct snd_soc_dai *dai)
266 {
267         if (!dai->active)
268                 return 0;
269
270         /* store registers */
271         pxa_i2s.sacr0 = SACR0;
272         pxa_i2s.sacr1 = SACR1;
273         pxa_i2s.saimr = SAIMR;
274         pxa_i2s.sadiv = SADIV;
275
276         /* deactivate link */
277         SACR0 &= ~SACR0_ENB;
278         pxa_i2s_wait();
279         return 0;
280 }
281
282 static int pxa2xx_i2s_resume(struct snd_soc_dai *dai)
283 {
284         if (!dai->active)
285                 return 0;
286
287         pxa_i2s_wait();
288
289         SACR0 = pxa_i2s.sacr0 &= ~SACR0_ENB;
290         SACR1 = pxa_i2s.sacr1;
291         SAIMR = pxa_i2s.saimr;
292         SADIV = pxa_i2s.sadiv;
293         SACR0 |= SACR0_ENB;
294
295         return 0;
296 }
297
298 #else
299 #define pxa2xx_i2s_suspend      NULL
300 #define pxa2xx_i2s_resume       NULL
301 #endif
302
303 #define PXA2XX_I2S_RATES (SNDRV_PCM_RATE_8000 | SNDRV_PCM_RATE_11025 |\
304                 SNDRV_PCM_RATE_16000 | SNDRV_PCM_RATE_22050 | SNDRV_PCM_RATE_44100 | \
305                 SNDRV_PCM_RATE_48000 | SNDRV_PCM_RATE_96000)
306
307 static struct snd_soc_dai_ops pxa_i2s_dai_ops = {
308         .startup        = pxa2xx_i2s_startup,
309         .shutdown       = pxa2xx_i2s_shutdown,
310         .trigger        = pxa2xx_i2s_trigger,
311         .hw_params      = pxa2xx_i2s_hw_params,
312         .set_fmt        = pxa2xx_i2s_set_dai_fmt,
313         .set_sysclk     = pxa2xx_i2s_set_dai_sysclk,
314 };
315
316 struct snd_soc_dai pxa_i2s_dai = {
317         .name = "pxa2xx-i2s",
318         .id = 0,
319         .suspend = pxa2xx_i2s_suspend,
320         .resume = pxa2xx_i2s_resume,
321         .playback = {
322                 .channels_min = 2,
323                 .channels_max = 2,
324                 .rates = PXA2XX_I2S_RATES,
325                 .formats = SNDRV_PCM_FMTBIT_S16_LE,},
326         .capture = {
327                 .channels_min = 2,
328                 .channels_max = 2,
329                 .rates = PXA2XX_I2S_RATES,
330                 .formats = SNDRV_PCM_FMTBIT_S16_LE,},
331         .ops = &pxa_i2s_dai_ops,
332 };
333
334 EXPORT_SYMBOL_GPL(pxa_i2s_dai);
335
336 static int pxa2xx_i2s_probe(struct platform_device *dev)
337 {
338         int ret;
339
340         clk_i2s = clk_get(&dev->dev, "I2SCLK");
341         if (IS_ERR(clk_i2s))
342                 return PTR_ERR(clk_i2s);
343
344         pxa_i2s_dai.dev = &dev->dev;
345         ret = snd_soc_register_dai(&pxa_i2s_dai);
346         if (ret != 0)
347                 clk_put(clk_i2s);
348
349         return ret;
350 }
351
352 static int __devexit pxa2xx_i2s_remove(struct platform_device *dev)
353 {
354         snd_soc_unregister_dai(&pxa_i2s_dai);
355         clk_put(clk_i2s);
356         clk_i2s = ERR_PTR(-ENOENT);
357         return 0;
358 }
359
360 static struct platform_driver pxa2xx_i2s_driver = {
361         .probe = pxa2xx_i2s_probe,
362         .remove = __devexit_p(pxa2xx_i2s_remove),
363
364         .driver = {
365                 .name = "pxa2xx-i2s",
366                 .owner = THIS_MODULE,
367         },
368 };
369
370 static int __init pxa2xx_i2s_init(void)
371 {
372         clk_i2s = ERR_PTR(-ENOENT);
373         return platform_driver_register(&pxa2xx_i2s_driver);
374 }
375
376 static void __exit pxa2xx_i2s_exit(void)
377 {
378         platform_driver_unregister(&pxa2xx_i2s_driver);
379 }
380
381 module_init(pxa2xx_i2s_init);
382 module_exit(pxa2xx_i2s_exit);
383
384 /* Module information */
385 MODULE_AUTHOR("Liam Girdwood, lrg@slimlogic.co.uk");
386 MODULE_DESCRIPTION("pxa2xx I2S SoC Interface");
387 MODULE_LICENSE("GPL");