ARM: tegra: add sysfs support for tegra cpuquiet driver
[linux-2.6.git] / include / linux / fsl_devices.h
1 /*
2  * include/linux/fsl_devices.h
3  *
4  * Definitions for any platform device related flags or structures for
5  * Freescale processor devices
6  *
7  * Maintainer: Kumar Gala <galak@kernel.crashing.org>
8  *
9  * Copyright 2004 Freescale Semiconductor, Inc
10  *
11  * This program is free software; you can redistribute  it and/or modify it
12  * under  the terms of  the GNU General  Public License as published by the
13  * Free Software Foundation;  either version 2 of the  License, or (at your
14  * option) any later version.
15  */
16
17 #ifndef _FSL_DEVICE_H_
18 #define _FSL_DEVICE_H_
19
20 #include <linux/types.h>
21
22 /*
23  * Some conventions on how we handle peripherals on Freescale chips
24  *
25  * unique device: a platform_device entry in fsl_plat_devs[] plus
26  * associated device information in its platform_data structure.
27  *
28  * A chip is described by a set of unique devices.
29  *
30  * Each sub-arch has its own master list of unique devices and
31  * enumerates them by enum fsl_devices in a sub-arch specific header
32  *
33  * The platform data structure is broken into two parts.  The
34  * first is device specific information that help identify any
35  * unique features of a peripheral.  The second is any
36  * information that may be defined by the board or how the device
37  * is connected externally of the chip.
38  *
39  * naming conventions:
40  * - platform data structures: <driver>_platform_data
41  * - platform data device flags: FSL_<driver>_DEV_<FLAG>
42  * - platform data board flags: FSL_<driver>_BRD_<FLAG>
43  *
44  */
45
46 enum fsl_usb2_operating_modes {
47         FSL_USB2_MPH_HOST,
48         FSL_USB2_DR_HOST,
49         FSL_USB2_DR_DEVICE,
50         FSL_USB2_DR_OTG,
51 };
52
53 enum fsl_usb2_phy_modes {
54         FSL_USB2_PHY_NONE,
55         FSL_USB2_PHY_ULPI,
56         FSL_USB2_PHY_UTMI,
57         FSL_USB2_PHY_UTMI_WIDE,
58         FSL_USB2_PHY_SERIAL,
59 };
60
61 enum fsl_usb2_phy_types {
62         FSL_USB2_PHY_TYPE_UTMIP = 1,
63         FSL_USB2_PHY_TYPE_ULPI = 2,
64         FSL_USB2_PHY_TYPE_HSIC = 3,
65         FSL_USB2_PHY_TYPE_ICUSB = 4,
66 };
67
68 struct clk;
69 struct platform_device;
70
71 struct fsl_usb2_platform_data {
72         /* board specific information */
73         enum fsl_usb2_operating_modes   operating_mode;
74         enum fsl_usb2_phy_modes         phy_mode;
75         unsigned int                    port_enables;
76         unsigned int                    workaround;
77
78         int             (*init)(struct platform_device *);
79         void            (*exit)(struct platform_device *);
80         void __iomem    *regs;          /* ioremap'd register base */
81         struct clk      *clk;
82         unsigned        big_endian_mmio:1;
83         unsigned        big_endian_desc:1;
84         unsigned        es:1;           /* need USBMODE:ES */
85         unsigned        le_setup_buf:1;
86         unsigned        have_sysif_regs:1;
87         unsigned        invert_drvvbus:1;
88         unsigned        invert_pwr_fault:1;
89
90         unsigned        suspended:1;
91         unsigned        already_suspended:1;
92
93         /* register save area for suspend/resume */
94         u32             pm_command;
95         u32             pm_status;
96         u32             pm_intr_enable;
97         u32             pm_frame_index;
98         u32             pm_segment;
99         u32             pm_frame_list;
100         u32             pm_async_next;
101         u32             pm_configured_flag;
102         u32             pm_portsc;
103         u32             pm_usbgenctrl;
104
105         void            *phy_config;
106         enum fsl_usb2_phy_types usb_phy_type;
107 };
108
109 /* Flags in fsl_usb2_mph_platform_data */
110 #define FSL_USB2_PORT0_ENABLED  0x00000001
111 #define FSL_USB2_PORT1_ENABLED  0x00000002
112
113 #define FLS_USB2_WORKAROUND_ENGCM09152  (1 << 0)
114
115 struct spi_device;
116
117 struct fsl_spi_platform_data {
118         u32     initial_spmode; /* initial SPMODE value */
119         s16     bus_num;
120         unsigned int flags;
121 #define SPI_QE_CPU_MODE         (1 << 0) /* QE CPU ("PIO") mode */
122 #define SPI_CPM_MODE            (1 << 1) /* CPM/QE ("DMA") mode */
123 #define SPI_CPM1                (1 << 2) /* SPI unit is in CPM1 block */
124 #define SPI_CPM2                (1 << 3) /* SPI unit is in CPM2 block */
125 #define SPI_QE                  (1 << 4) /* SPI unit is in QE block */
126         /* board specific information */
127         u16     max_chipselect;
128         void    (*cs_control)(struct spi_device *spi, bool on);
129         u32     sysclk;
130 };
131
132 struct mpc8xx_pcmcia_ops {
133         void(*hw_ctrl)(int slot, int enable);
134         int(*voltage_set)(int slot, int vcc, int vpp);
135 };
136
137 /* Returns non-zero if the current suspend operation would
138  * lead to a deep sleep (i.e. power removed from the core,
139  * instead of just the clock).
140  */
141 #if defined(CONFIG_PPC_83xx) && defined(CONFIG_SUSPEND)
142 int fsl_deep_sleep(void);
143 #else
144 static inline int fsl_deep_sleep(void) { return 0; }
145 #endif
146
147 #endif /* _FSL_DEVICE_H_ */