drm/nouveau: don't munge in drm_mm internals
[linux-2.6.git] / include / drm / intel-gtt.h
1 /* Common header for intel-gtt.ko and i915.ko */
2
3 #ifndef _DRM_INTEL_GTT_H
4 #define _DRM_INTEL_GTT_H
5
6 const struct intel_gtt {
7         /* Size of memory reserved for graphics by the BIOS */
8         unsigned int stolen_size;
9         /* Total number of gtt entries. */
10         unsigned int gtt_total_entries;
11         /* Part of the gtt that is mappable by the cpu, for those chips where
12          * this is not the full gtt. */
13         unsigned int gtt_mappable_entries;
14         /* Whether i915 needs to use the dmar apis or not. */
15         unsigned int needs_dmar : 1;
16 } *intel_gtt_get(void);
17
18 void intel_gtt_chipset_flush(void);
19 void intel_gtt_unmap_memory(struct scatterlist *sg_list, int num_sg);
20 void intel_gtt_clear_range(unsigned int first_entry, unsigned int num_entries);
21 int intel_gtt_map_memory(struct page **pages, unsigned int num_entries,
22                          struct scatterlist **sg_list, int *num_sg);
23 void intel_gtt_insert_sg_entries(struct scatterlist *sg_list,
24                                  unsigned int sg_len,
25                                  unsigned int pg_start,
26                                  unsigned int flags);
27 void intel_gtt_insert_pages(unsigned int first_entry, unsigned int num_entries,
28                             struct page **pages, unsigned int flags);
29
30 /* Special gtt memory types */
31 #define AGP_DCACHE_MEMORY       1
32 #define AGP_PHYS_MEMORY         2
33
34 /* New caching attributes for gen6/sandybridge */
35 #define AGP_USER_CACHED_MEMORY_LLC_MLC (AGP_USER_TYPES + 2)
36 #define AGP_USER_UNCACHED_MEMORY (AGP_USER_TYPES + 4)
37
38 /* flag for GFDT type */
39 #define AGP_USER_CACHED_MEMORY_GFDT (1 << 3)
40
41 #endif