x86: use generic register name in the thread and tss structures
[linux-2.6.git] / include / asm-x86 / processor_64.h
1 /*
2  * Copyright (C) 1994 Linus Torvalds
3  */
4
5 #ifndef __ASM_X86_64_PROCESSOR_H
6 #define __ASM_X86_64_PROCESSOR_H
7
8 #include <asm/segment.h>
9 #include <asm/page.h>
10 #include <asm/types.h>
11 #include <asm/sigcontext.h>
12 #include <asm/cpufeature.h>
13 #include <linux/threads.h>
14 #include <asm/msr.h>
15 #include <asm/current.h>
16 #include <asm/system.h>
17 #include <asm/mmsegment.h>
18 #include <asm/percpu.h>
19 #include <linux/personality.h>
20 #include <linux/cpumask.h>
21 #include <asm/processor-flags.h>
22
23 #define TF_MASK         0x00000100
24 #define IF_MASK         0x00000200
25 #define IOPL_MASK       0x00003000
26 #define NT_MASK         0x00004000
27 #define VM_MASK         0x00020000
28 #define AC_MASK         0x00040000
29 #define VIF_MASK        0x00080000      /* virtual interrupt flag */
30 #define VIP_MASK        0x00100000      /* virtual interrupt pending */
31 #define ID_MASK         0x00200000
32
33 static inline int desc_empty(const void *ptr)
34 {
35         const u32 *desc = ptr;
36         return !(desc[0] | desc[1]);
37 }
38
39 /*
40  * Default implementation of macro that returns current
41  * instruction pointer ("program counter").
42  */
43 #define current_text_addr() ({ void *pc; asm volatile("leaq 1f(%%rip),%0\n1:":"=r"(pc)); pc; })
44
45 /*
46  *  CPU type and hardware bug flags. Kept separately for each CPU.
47  */
48
49 struct cpuinfo_x86 {
50         __u8    x86;            /* CPU family */
51         __u8    x86_vendor;     /* CPU vendor */
52         __u8    x86_model;
53         __u8    x86_mask;
54         int     cpuid_level;    /* Maximum supported CPUID level, -1=no CPUID */
55         __u32   x86_capability[NCAPINTS];
56         char    x86_vendor_id[16];
57         char    x86_model_id[64];
58         int     x86_cache_size;  /* in KB */
59         int     x86_clflush_size;
60         int     x86_cache_alignment;
61         int     x86_tlbsize;    /* number of 4K pages in DTLB/ITLB combined(in pages)*/
62         __u8    x86_virt_bits, x86_phys_bits;
63         __u8    x86_max_cores;  /* cpuid returned max cores value */
64         __u8    x86_coreid_bits; /* cpuid returned core id bits */
65         __u32   x86_power;      
66         __u32   extended_cpuid_level;   /* Max extended CPUID function supported */
67         unsigned long loops_per_jiffy;
68 #ifdef CONFIG_SMP
69         cpumask_t llc_shared_map;       /* cpus sharing the last level cache */
70 #endif
71         __u8    apicid;
72 #ifdef CONFIG_SMP
73         __u8    booted_cores;   /* number of cores as seen by OS */
74         __u8    phys_proc_id;   /* Physical Processor id. */
75         __u8    cpu_core_id;    /* Core id. */
76         __u8    cpu_index;      /* index into per_cpu list */
77 #endif
78 } ____cacheline_aligned;
79
80 #define X86_VENDOR_INTEL 0
81 #define X86_VENDOR_CYRIX 1
82 #define X86_VENDOR_AMD 2
83 #define X86_VENDOR_UMC 3
84 #define X86_VENDOR_NEXGEN 4
85 #define X86_VENDOR_CENTAUR 5
86 #define X86_VENDOR_TRANSMETA 7
87 #define X86_VENDOR_NUM 8
88 #define X86_VENDOR_UNKNOWN 0xff
89
90 #ifdef CONFIG_SMP
91 DECLARE_PER_CPU(struct cpuinfo_x86, cpu_info);
92 #define cpu_data(cpu)           per_cpu(cpu_info, cpu)
93 #define current_cpu_data        cpu_data(smp_processor_id())
94 #else
95 #define cpu_data(cpu)           boot_cpu_data
96 #define current_cpu_data        boot_cpu_data
97 #endif
98
99 extern char ignore_irq13;
100
101 extern void identify_cpu(struct cpuinfo_x86 *);
102 extern void print_cpu_info(struct cpuinfo_x86 *);
103 extern void init_scattered_cpuid_features(struct cpuinfo_x86 *c);
104 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
105 extern unsigned short num_cache_leaves;
106
107 /*
108  * Save the cr4 feature set we're using (ie
109  * Pentium 4MB enable and PPro Global page
110  * enable), so that any CPU's that boot up
111  * after us can get the correct flags.
112  */
113 extern unsigned long mmu_cr4_features;
114
115 static inline void set_in_cr4 (unsigned long mask)
116 {
117         mmu_cr4_features |= mask;
118         __asm__("movq %%cr4,%%rax\n\t"
119                 "orq %0,%%rax\n\t"
120                 "movq %%rax,%%cr4\n"
121                 : : "irg" (mask)
122                 :"ax");
123 }
124
125 static inline void clear_in_cr4 (unsigned long mask)
126 {
127         mmu_cr4_features &= ~mask;
128         __asm__("movq %%cr4,%%rax\n\t"
129                 "andq %0,%%rax\n\t"
130                 "movq %%rax,%%cr4\n"
131                 : : "irg" (~mask)
132                 :"ax");
133 }
134
135
136 /*
137  * User space process size. 47bits minus one guard page.
138  */
139 #define TASK_SIZE64     (0x800000000000UL - 4096)
140
141 /* This decides where the kernel will search for a free chunk of vm
142  * space during mmap's.
143  */
144 #define IA32_PAGE_OFFSET ((current->personality & ADDR_LIMIT_3GB) ? 0xc0000000 : 0xFFFFe000)
145
146 #define TASK_SIZE               (test_thread_flag(TIF_IA32) ? IA32_PAGE_OFFSET : TASK_SIZE64)
147 #define TASK_SIZE_OF(child)     ((test_tsk_thread_flag(child, TIF_IA32)) ? IA32_PAGE_OFFSET : TASK_SIZE64)
148
149 #define TASK_UNMAPPED_BASE      PAGE_ALIGN(TASK_SIZE/3)
150
151 /*
152  * Size of io_bitmap.
153  */
154 #define IO_BITMAP_BITS  65536
155 #define IO_BITMAP_BYTES (IO_BITMAP_BITS/8)
156 #define IO_BITMAP_LONGS (IO_BITMAP_BYTES/sizeof(long))
157 #define IO_BITMAP_OFFSET offsetof(struct tss_struct,io_bitmap)
158 #define INVALID_IO_BITMAP_OFFSET 0x8000
159
160 struct i387_fxsave_struct {
161         u16     cwd;
162         u16     swd;
163         u16     twd;
164         u16     fop;
165         u64     rip;
166         u64     rdp; 
167         u32     mxcsr;
168         u32     mxcsr_mask;
169         u32     st_space[32];   /* 8*16 bytes for each FP-reg = 128 bytes */
170         u32     xmm_space[64];  /* 16*16 bytes for each XMM-reg = 256 bytes */
171         u32     padding[24];
172 } __attribute__ ((aligned (16)));
173
174 union i387_union {
175         struct i387_fxsave_struct       fxsave;
176 };
177
178 struct tss_struct {
179         u32 reserved1;
180         u64 sp0;
181         u64 sp1;
182         u64 sp2;
183         u64 reserved2;
184         u64 ist[7];
185         u32 reserved3;
186         u32 reserved4;
187         u16 reserved5;
188         u16 io_bitmap_base;
189         /*
190          * The extra 1 is there because the CPU will access an
191          * additional byte beyond the end of the IO permission
192          * bitmap. The extra byte must be all 1 bits, and must
193          * be within the limit. Thus we have:
194          *
195          * 128 bytes, the bitmap itself, for ports 0..0x3ff
196          * 8 bytes, for an extra "long" of ~0UL
197          */
198         unsigned long io_bitmap[IO_BITMAP_LONGS + 1];
199 } __attribute__((packed)) ____cacheline_aligned;
200
201
202 extern struct cpuinfo_x86 boot_cpu_data;
203 DECLARE_PER_CPU(struct tss_struct,init_tss);
204 /* Save the original ist values for checking stack pointers during debugging */
205 struct orig_ist {
206         unsigned long ist[7];
207 };
208 DECLARE_PER_CPU(struct orig_ist, orig_ist);
209
210 #ifdef CONFIG_X86_VSMP
211 #define ARCH_MIN_TASKALIGN      (1 << INTERNODE_CACHE_SHIFT)
212 #define ARCH_MIN_MMSTRUCT_ALIGN (1 << INTERNODE_CACHE_SHIFT)
213 #else
214 #define ARCH_MIN_TASKALIGN      16
215 #define ARCH_MIN_MMSTRUCT_ALIGN 0
216 #endif
217
218 struct thread_struct {
219         unsigned long   sp0;
220         unsigned long   sp;
221         unsigned long   usersp; /* Copy from PDA */
222         unsigned long   fs;
223         unsigned long   gs;
224         unsigned short  es, ds, fsindex, gsindex;       
225 /* Hardware debugging registers */
226         unsigned long   debugreg0;  
227         unsigned long   debugreg1;  
228         unsigned long   debugreg2;  
229         unsigned long   debugreg3;  
230         unsigned long   debugreg6;  
231         unsigned long   debugreg7;  
232 /* fault info */
233         unsigned long   cr2, trap_no, error_code;
234 /* floating point info */
235         union i387_union        i387  __attribute__((aligned(16)));
236 /* IO permissions. the bitmap could be moved into the GDT, that would make
237    switch faster for a limited number of ioperm using tasks. -AK */
238         int             ioperm;
239         unsigned long   *io_bitmap_ptr;
240         unsigned io_bitmap_max;
241 /* MSR_IA32_DEBUGCTLMSR value to switch in if TIF_DEBUGCTLMSR is set.  */
242         unsigned long   debugctlmsr;
243 /* cached TLS descriptors. */
244         u64 tls_array[GDT_ENTRY_TLS_ENTRIES];
245 } __attribute__((aligned(16)));
246
247 #define INIT_THREAD  { \
248         .sp0 = (unsigned long)&init_stack + sizeof(init_stack) \
249 }
250
251 #define INIT_TSS  { \
252         .sp0 = (unsigned long)&init_stack + sizeof(init_stack) \
253 }
254
255 #define INIT_MMAP \
256 { &init_mm, 0, 0, NULL, PAGE_SHARED, VM_READ | VM_WRITE | VM_EXEC, 1, NULL, NULL }
257
258 #define start_thread(regs,new_rip,new_rsp) do { \
259         asm volatile("movl %0,%%fs; movl %0,%%es; movl %0,%%ds": :"r" (0));      \
260         load_gs_index(0);                                                       \
261         (regs)->ip = (new_rip);                                          \
262         (regs)->sp = (new_rsp);                                          \
263         write_pda(oldrsp, (new_rsp));                                            \
264         (regs)->cs = __USER_CS;                                                  \
265         (regs)->ss = __USER_DS;                                                  \
266         (regs)->flags = 0x200;                                                   \
267         set_fs(USER_DS);                                                         \
268 } while(0) 
269
270 #define get_debugreg(var, register)                             \
271                 __asm__("movq %%db" #register ", %0"            \
272                         :"=r" (var))
273 #define set_debugreg(value, register)                   \
274                 __asm__("movq %0,%%db" #register                \
275                         : /* no output */                       \
276                         :"r" (value))
277
278 struct task_struct;
279 struct mm_struct;
280
281 /* Free all resources held by a thread. */
282 extern void release_thread(struct task_struct *);
283
284 /* Prepare to copy thread state - unlazy all lazy status */
285 extern void prepare_to_copy(struct task_struct *tsk);
286
287 /*
288  * create a kernel thread without removing it from tasklists
289  */
290 extern long kernel_thread(int (*fn)(void *), void * arg, unsigned long flags);
291
292 /*
293  * Return saved PC of a blocked thread.
294  * What is this good for? it will be always the scheduler or ret_from_fork.
295  */
296 #define thread_saved_pc(t) (*(unsigned long *)((t)->thread.sp - 8))
297
298 extern unsigned long get_wchan(struct task_struct *p);
299 #define task_pt_regs(tsk) ((struct pt_regs *)(tsk)->thread.sp0 - 1)
300 #define KSTK_EIP(tsk) (task_pt_regs(tsk)->ip)
301 #define KSTK_ESP(tsk) -1 /* sorry. doesn't work for syscall. */
302
303
304 struct microcode_header {
305         unsigned int hdrver;
306         unsigned int rev;
307         unsigned int date;
308         unsigned int sig;
309         unsigned int cksum;
310         unsigned int ldrver;
311         unsigned int pf;
312         unsigned int datasize;
313         unsigned int totalsize;
314         unsigned int reserved[3];
315 };
316
317 struct microcode {
318         struct microcode_header hdr;
319         unsigned int bits[0];
320 };
321
322 typedef struct microcode microcode_t;
323 typedef struct microcode_header microcode_header_t;
324
325 /* microcode format is extended from prescott processors */
326 struct extended_signature {
327         unsigned int sig;
328         unsigned int pf;
329         unsigned int cksum;
330 };
331
332 struct extended_sigtable {
333         unsigned int count;
334         unsigned int cksum;
335         unsigned int reserved[3];
336         struct extended_signature sigs[0];
337 };
338
339
340 #if defined(CONFIG_MPSC) || defined(CONFIG_MCORE2)
341 #define ASM_NOP1 P6_NOP1
342 #define ASM_NOP2 P6_NOP2
343 #define ASM_NOP3 P6_NOP3
344 #define ASM_NOP4 P6_NOP4
345 #define ASM_NOP5 P6_NOP5
346 #define ASM_NOP6 P6_NOP6
347 #define ASM_NOP7 P6_NOP7
348 #define ASM_NOP8 P6_NOP8
349 #else
350 #define ASM_NOP1 K8_NOP1
351 #define ASM_NOP2 K8_NOP2
352 #define ASM_NOP3 K8_NOP3
353 #define ASM_NOP4 K8_NOP4
354 #define ASM_NOP5 K8_NOP5
355 #define ASM_NOP6 K8_NOP6
356 #define ASM_NOP7 K8_NOP7
357 #define ASM_NOP8 K8_NOP8
358 #endif
359
360 /* Opteron nops */
361 #define K8_NOP1 ".byte 0x90\n"
362 #define K8_NOP2 ".byte 0x66,0x90\n" 
363 #define K8_NOP3 ".byte 0x66,0x66,0x90\n" 
364 #define K8_NOP4 ".byte 0x66,0x66,0x66,0x90\n" 
365 #define K8_NOP5 K8_NOP3 K8_NOP2 
366 #define K8_NOP6 K8_NOP3 K8_NOP3
367 #define K8_NOP7 K8_NOP4 K8_NOP3
368 #define K8_NOP8 K8_NOP4 K8_NOP4
369
370 /* P6 nops */
371 /* uses eax dependencies (Intel-recommended choice) */
372 #define P6_NOP1 ".byte 0x90\n"
373 #define P6_NOP2 ".byte 0x66,0x90\n"
374 #define P6_NOP3 ".byte 0x0f,0x1f,0x00\n"
375 #define P6_NOP4 ".byte 0x0f,0x1f,0x40,0\n"
376 #define P6_NOP5 ".byte 0x0f,0x1f,0x44,0x00,0\n"
377 #define P6_NOP6 ".byte 0x66,0x0f,0x1f,0x44,0x00,0\n"
378 #define P6_NOP7 ".byte 0x0f,0x1f,0x80,0,0,0,0\n"
379 #define P6_NOP8 ".byte 0x0f,0x1f,0x84,0x00,0,0,0,0\n"
380
381 #define ASM_NOP_MAX 8
382
383 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
384 static inline void rep_nop(void)
385 {
386         __asm__ __volatile__("rep;nop": : :"memory");
387 }
388
389 /* Stop speculative execution */
390 static inline void sync_core(void)
391
392         int tmp;
393         asm volatile("cpuid" : "=a" (tmp) : "0" (1) : "ebx","ecx","edx","memory");
394
395
396 #define ARCH_HAS_PREFETCHW 1
397 static inline void prefetchw(void *x) 
398
399         alternative_input("prefetcht0 (%1)",
400                           "prefetchw (%1)",
401                           X86_FEATURE_3DNOW,
402                           "r" (x));
403
404
405 #define ARCH_HAS_SPINLOCK_PREFETCH 1
406
407 #define spin_lock_prefetch(x)  prefetchw(x)
408
409 #define cpu_relax()   rep_nop()
410
411 static inline void __monitor(const void *eax, unsigned long ecx,
412                 unsigned long edx)
413 {
414         /* "monitor %eax,%ecx,%edx;" */
415         asm volatile(
416                 ".byte 0x0f,0x01,0xc8;"
417                 : :"a" (eax), "c" (ecx), "d"(edx));
418 }
419
420 static inline void __mwait(unsigned long eax, unsigned long ecx)
421 {
422         /* "mwait %eax,%ecx;" */
423         asm volatile(
424                 ".byte 0x0f,0x01,0xc9;"
425                 : :"a" (eax), "c" (ecx));
426 }
427
428 static inline void __sti_mwait(unsigned long eax, unsigned long ecx)
429 {
430         /* "mwait %eax,%ecx;" */
431         asm volatile(
432                 "sti; .byte 0x0f,0x01,0xc9;"
433                 : :"a" (eax), "c" (ecx));
434 }
435
436 extern void mwait_idle_with_hints(unsigned long eax, unsigned long ecx);
437
438 extern int force_mwait;
439
440 extern void select_idle_routine(const struct cpuinfo_x86 *c);
441
442 #define stack_current() \
443 ({                                                              \
444         struct thread_info *ti;                                 \
445         asm("andq %%rsp,%0; ":"=r" (ti) : "0" (CURRENT_MASK));  \
446         ti->task;                                       \
447 })
448
449 #define cache_line_size() (boot_cpu_data.x86_cache_alignment)
450
451 extern unsigned long boot_option_idle_override;
452 /* Boot loader type from the setup header */
453 extern int bootloader_type;
454
455 #define HAVE_ARCH_PICK_MMAP_LAYOUT 1
456
457 #endif /* __ASM_X86_64_PROCESSOR_H */