6c8126b2deccede25799dc4c4bf0f480c4edc995
[linux-2.6.git] / include / asm-sparc64 / pgtable.h
1 /* $Id: pgtable.h,v 1.156 2002/02/09 19:49:31 davem Exp $
2  * pgtable.h: SpitFire page table operations.
3  *
4  * Copyright 1996,1997 David S. Miller (davem@caip.rutgers.edu)
5  * Copyright 1997,1998 Jakub Jelinek (jj@sunsite.mff.cuni.cz)
6  */
7
8 #ifndef _SPARC64_PGTABLE_H
9 #define _SPARC64_PGTABLE_H
10
11 /* This file contains the functions and defines necessary to modify and use
12  * the SpitFire page tables.
13  */
14
15 #include <asm-generic/pgtable-nopud.h>
16
17 #include <linux/config.h>
18 #include <linux/compiler.h>
19 #include <asm/types.h>
20 #include <asm/spitfire.h>
21 #include <asm/asi.h>
22 #include <asm/system.h>
23 #include <asm/page.h>
24 #include <asm/processor.h>
25 #include <asm/const.h>
26
27 /* The kernel image occupies 0x4000000 to 0x1000000 (4MB --> 32MB).
28  * The page copy blockops can use 0x2000000 to 0x4000000.
29  * The TSB is mapped in the 0x4000000 to 0x6000000 range.
30  * The PROM resides in an area spanning 0xf0000000 to 0x100000000.
31  * The vmalloc area spans 0x100000000 to 0x200000000.
32  * Since modules need to be in the lowest 32-bits of the address space,
33  * we place them right before the OBP area from 0x10000000 to 0xf0000000.
34  * There is a single static kernel PMD which maps from 0x0 to address
35  * 0x400000000.
36  */
37 #define TLBTEMP_BASE            _AC(0x0000000002000000,UL)
38 #define TSBMAP_BASE             _AC(0x0000000004000000,UL)
39 #define MODULES_VADDR           _AC(0x0000000010000000,UL)
40 #define MODULES_LEN             _AC(0x00000000e0000000,UL)
41 #define MODULES_END             _AC(0x00000000f0000000,UL)
42 #define LOW_OBP_ADDRESS         _AC(0x00000000f0000000,UL)
43 #define HI_OBP_ADDRESS          _AC(0x0000000100000000,UL)
44 #define VMALLOC_START           _AC(0x0000000100000000,UL)
45 #define VMALLOC_END             _AC(0x0000000200000000,UL)
46
47 /* XXX All of this needs to be rethought so we can take advantage
48  * XXX cheetah's full 64-bit virtual address space, ie. no more hole
49  * XXX in the middle like on spitfire. -DaveM
50  */
51 /*
52  * Given a virtual address, the lowest PAGE_SHIFT bits determine offset
53  * into the page; the next higher PAGE_SHIFT-3 bits determine the pte#
54  * in the proper pagetable (the -3 is from the 8 byte ptes, and each page
55  * table is a single page long). The next higher PMD_BITS determine pmd# 
56  * in the proper pmdtable (where we must have PMD_BITS <= (PAGE_SHIFT-2) 
57  * since the pmd entries are 4 bytes, and each pmd page is a single page 
58  * long). Finally, the higher few bits determine pgde#.
59  */
60
61 /* PMD_SHIFT determines the size of the area a second-level page
62  * table can map
63  */
64 #define PMD_SHIFT       (PAGE_SHIFT + (PAGE_SHIFT-3))
65 #define PMD_SIZE        (_AC(1,UL) << PMD_SHIFT)
66 #define PMD_MASK        (~(PMD_SIZE-1))
67 #define PMD_BITS        (PAGE_SHIFT - 2)
68
69 /* PGDIR_SHIFT determines what a third-level page table entry can map */
70 #define PGDIR_SHIFT     (PAGE_SHIFT + (PAGE_SHIFT-3) + PMD_BITS)
71 #define PGDIR_SIZE      (_AC(1,UL) << PGDIR_SHIFT)
72 #define PGDIR_MASK      (~(PGDIR_SIZE-1))
73 #define PGDIR_BITS      (PAGE_SHIFT - 2)
74
75 #ifndef __ASSEMBLY__
76
77 #include <linux/sched.h>
78
79 /* Entries per page directory level. */
80 #define PTRS_PER_PTE    (1UL << (PAGE_SHIFT-3))
81 #define PTRS_PER_PMD    (1UL << PMD_BITS)
82 #define PTRS_PER_PGD    (1UL << PGDIR_BITS)
83
84 /* Kernel has a separate 44bit address space. */
85 #define FIRST_USER_ADDRESS      0
86
87 #define pte_ERROR(e)    __builtin_trap()
88 #define pmd_ERROR(e)    __builtin_trap()
89 #define pgd_ERROR(e)    __builtin_trap()
90
91 #endif /* !(__ASSEMBLY__) */
92
93 /* PTE bits which are the same in SUN4U and SUN4V format.  */
94 #define _PAGE_VALID       _AC(0x8000000000000000,UL) /* Valid TTE            */
95 #define _PAGE_R           _AC(0x8000000000000000,UL) /* Keep ref bit uptodate*/
96
97 /* SUN4U pte bits... */
98 #define _PAGE_SZ4MB_4U    _AC(0x6000000000000000,UL) /* 4MB Page             */
99 #define _PAGE_SZ512K_4U   _AC(0x4000000000000000,UL) /* 512K Page            */
100 #define _PAGE_SZ64K_4U    _AC(0x2000000000000000,UL) /* 64K Page             */
101 #define _PAGE_SZ8K_4U     _AC(0x0000000000000000,UL) /* 8K Page              */
102 #define _PAGE_NFO_4U      _AC(0x1000000000000000,UL) /* No Fault Only        */
103 #define _PAGE_IE_4U       _AC(0x0800000000000000,UL) /* Invert Endianness    */
104 #define _PAGE_SOFT2_4U    _AC(0x07FC000000000000,UL) /* Software bits, set 2 */
105 #define _PAGE_RES1_4U     _AC(0x0002000000000000,UL) /* Reserved             */
106 #define _PAGE_SZ32MB_4U   _AC(0x0001000000000000,UL) /* (Panther) 32MB page  */
107 #define _PAGE_SZ256MB_4U  _AC(0x2001000000000000,UL) /* (Panther) 256MB page */
108 #define _PAGE_SN_4U       _AC(0x0000800000000000,UL) /* (Cheetah) Snoop      */
109 #define _PAGE_RES2_4U     _AC(0x0000780000000000,UL) /* Reserved             */
110 #define _PAGE_PADDR_4U    _AC(0x000007FFFFFFE000,UL) /* (Cheetah) pa[42:13]  */
111 #define _PAGE_SOFT_4U     _AC(0x0000000000001F80,UL) /* Software bits:       */
112 #define _PAGE_EXEC_4U     _AC(0x0000000000001000,UL) /* Executable SW bit    */
113 #define _PAGE_MODIFIED_4U _AC(0x0000000000000800,UL) /* Modified (dirty)     */
114 #define _PAGE_FILE_4U     _AC(0x0000000000000800,UL) /* Pagecache page       */
115 #define _PAGE_ACCESSED_4U _AC(0x0000000000000400,UL) /* Accessed (ref'd)     */
116 #define _PAGE_READ_4U     _AC(0x0000000000000200,UL) /* Readable SW Bit      */
117 #define _PAGE_WRITE_4U    _AC(0x0000000000000100,UL) /* Writable SW Bit      */
118 #define _PAGE_PRESENT_4U  _AC(0x0000000000000080,UL) /* Present              */
119 #define _PAGE_L_4U        _AC(0x0000000000000040,UL) /* Locked TTE           */
120 #define _PAGE_CP_4U       _AC(0x0000000000000020,UL) /* Cacheable in P-Cache */
121 #define _PAGE_CV_4U       _AC(0x0000000000000010,UL) /* Cacheable in V-Cache */
122 #define _PAGE_E_4U        _AC(0x0000000000000008,UL) /* side-Effect          */
123 #define _PAGE_P_4U        _AC(0x0000000000000004,UL) /* Privileged Page      */
124 #define _PAGE_W_4U        _AC(0x0000000000000002,UL) /* Writable             */
125
126 /* SUN4V pte bits... */
127 #define _PAGE_NFO_4V      _AC(0x4000000000000000,UL) /* No Fault Only        */
128 #define _PAGE_SOFT2_4V    _AC(0x3F00000000000000,UL) /* Software bits, set 2 */
129 #define _PAGE_MODIFIED_4V _AC(0x2000000000000000,UL) /* Modified (dirty)     */
130 #define _PAGE_ACCESSED_4V _AC(0x1000000000000000,UL) /* Accessed (ref'd)     */
131 #define _PAGE_READ_4V     _AC(0x0800000000000000,UL) /* Readable SW Bit      */
132 #define _PAGE_WRITE_4V    _AC(0x0400000000000000,UL) /* Writable SW Bit      */
133 #define _PAGE_PADDR_4V    _AC(0x00FFFFFFFFFFE000,UL) /* paddr[55:13]         */
134 #define _PAGE_IE_4V       _AC(0x0000000000001000,UL) /* Invert Endianness    */
135 #define _PAGE_E_4V        _AC(0x0000000000000800,UL) /* side-Effect          */
136 #define _PAGE_CP_4V       _AC(0x0000000000000400,UL) /* Cacheable in P-Cache */
137 #define _PAGE_CV_4V       _AC(0x0000000000000200,UL) /* Cacheable in V-Cache */
138 #define _PAGE_P_4V        _AC(0x0000000000000100,UL) /* Privileged Page      */
139 #define _PAGE_EXEC_4V     _AC(0x0000000000000080,UL) /* Executable Page      */
140 #define _PAGE_W_4V        _AC(0x0000000000000040,UL) /* Writable             */
141 #define _PAGE_SOFT_4V     _AC(0x0000000000000030,UL) /* Software bits        */
142 #define _PAGE_FILE_4V     _AC(0x0000000000000020,UL) /* Pagecache page       */
143 #define _PAGE_PRESENT_4V  _AC(0x0000000000000010,UL) /* Present              */
144 #define _PAGE_RESV_4V     _AC(0x0000000000000008,UL) /* Reserved             */
145 #define _PAGE_SZ16GB_4V   _AC(0x0000000000000007,UL) /* 16GB Page            */
146 #define _PAGE_SZ2GB_4V    _AC(0x0000000000000006,UL) /* 2GB Page             */
147 #define _PAGE_SZ256MB_4V  _AC(0x0000000000000005,UL) /* 256MB Page           */
148 #define _PAGE_SZ32MB_4V   _AC(0x0000000000000004,UL) /* 32MB Page            */
149 #define _PAGE_SZ4MB_4V    _AC(0x0000000000000003,UL) /* 4MB Page             */
150 #define _PAGE_SZ512K_4V   _AC(0x0000000000000002,UL) /* 512K Page            */
151 #define _PAGE_SZ64K_4V    _AC(0x0000000000000001,UL) /* 64K Page             */
152 #define _PAGE_SZ8K_4V     _AC(0x0000000000000000,UL) /* 8K Page              */
153
154 #if PAGE_SHIFT == 13
155 #define _PAGE_SZBITS_4U _PAGE_SZ8K_4U
156 #define _PAGE_SZBITS_4V _PAGE_SZ8K_4V
157 #elif PAGE_SHIFT == 16
158 #define _PAGE_SZBITS_4U _PAGE_SZ64K_4U
159 #define _PAGE_SZBITS_4V _PAGE_SZ64K_4V
160 #elif PAGE_SHIFT == 19
161 #define _PAGE_SZBITS_4U _PAGE_SZ512K_4U
162 #define _PAGE_SZBITS_4V _PAGE_SZ512K_4V
163 #elif PAGE_SHIFT == 22
164 #define _PAGE_SZBITS_4U _PAGE_SZ4MB_4U
165 #define _PAGE_SZBITS_4V _PAGE_SZ4MB_4V
166 #else
167 #error Wrong PAGE_SHIFT specified
168 #endif
169
170 #if defined(CONFIG_HUGETLB_PAGE_SIZE_4MB)
171 #define _PAGE_SZHUGE_4U _PAGE_SZ4MB_4U
172 #define _PAGE_SZHUGE_4V _PAGE_SZ4MB_4V
173 #elif defined(CONFIG_HUGETLB_PAGE_SIZE_512K)
174 #define _PAGE_SZHUGE_4U _PAGE_SZ512K_4U
175 #define _PAGE_SZHUGE_4V _PAGE_SZ512K_4V
176 #elif defined(CONFIG_HUGETLB_PAGE_SIZE_64K)
177 #define _PAGE_SZHUGE_4U _PAGE_SZ64K_4U
178 #define _PAGE_SZHUGE_4V _PAGE_SZ64K_4V
179 #endif
180
181 /* These are actually filled in at boot time by sun4{u,v}_pgprot_init() */
182 #define __P000  __pgprot(0)
183 #define __P001  __pgprot(0)
184 #define __P010  __pgprot(0)
185 #define __P011  __pgprot(0)
186 #define __P100  __pgprot(0)
187 #define __P101  __pgprot(0)
188 #define __P110  __pgprot(0)
189 #define __P111  __pgprot(0)
190
191 #define __S000  __pgprot(0)
192 #define __S001  __pgprot(0)
193 #define __S010  __pgprot(0)
194 #define __S011  __pgprot(0)
195 #define __S100  __pgprot(0)
196 #define __S101  __pgprot(0)
197 #define __S110  __pgprot(0)
198 #define __S111  __pgprot(0)
199
200 #ifndef __ASSEMBLY__
201
202 extern pte_t mk_pte_io(unsigned long, pgprot_t, int, unsigned long);
203
204 extern unsigned long pte_sz_bits(unsigned long size);
205
206 extern pgprot_t PAGE_KERNEL;
207 extern pgprot_t PAGE_KERNEL_LOCKED;
208 extern pgprot_t PAGE_COPY;
209 extern pgprot_t PAGE_SHARED;
210
211 /* XXX This uglyness is for the atyfb driver's sparc mmap() support. XXX */
212 extern unsigned long _PAGE_IE;
213 extern unsigned long _PAGE_E;
214 extern unsigned long _PAGE_CACHE;
215
216 extern unsigned long pg_iobits;
217 extern unsigned long _PAGE_ALL_SZ_BITS;
218 extern unsigned long _PAGE_SZBITS;
219
220 extern unsigned long phys_base;
221 extern unsigned long pfn_base;
222
223 extern struct page *mem_map_zero;
224 #define ZERO_PAGE(vaddr)        (mem_map_zero)
225
226 /* PFNs are real physical page numbers.  However, mem_map only begins to record
227  * per-page information starting at pfn_base.  This is to handle systems where
228  * the first physical page in the machine is at some huge physical address,
229  * such as 4GB.   This is common on a partitioned E10000, for example.
230  */
231 static inline pte_t pfn_pte(unsigned long pfn, pgprot_t prot)
232 {
233         unsigned long paddr = pfn << PAGE_SHIFT;
234         unsigned long sz_bits;
235
236         sz_bits = 0UL;
237         if (_PAGE_SZBITS_4U != 0UL || _PAGE_SZBITS_4V != 0UL) {
238                 __asm__ __volatile__(
239                 "\n661: sethi           %uhi(%1), %0\n"
240                 "       sllx            %0, 32, %0\n"
241                 "       .section        .sun4v_2insn_patch, \"ax\"\n"
242                 "       .word           661b\n"
243                 "       mov             %2, %0\n"
244                 "       nop\n"
245                 "       .previous\n"
246                 : "=r" (sz_bits)
247                 : "i" (_PAGE_SZBITS_4U), "i" (_PAGE_SZBITS_4V));
248         }
249         return __pte(paddr | sz_bits | pgprot_val(prot));
250 }
251 #define mk_pte(page, pgprot)    pfn_pte(page_to_pfn(page), (pgprot))
252
253 /* This one can be done with two shifts.  */
254 static inline unsigned long pte_pfn(pte_t pte)
255 {
256         unsigned long ret;
257
258         __asm__ __volatile__(
259         "\n661: sllx            %1, %2, %0\n"
260         "       srlx            %0, %3, %0\n"
261         "       .section        .sun4v_2insn_patch, \"ax\"\n"
262         "       .word           661b\n"
263         "       sllx            %1, %4, %0\n"
264         "       srlx            %0, %5, %0\n"
265         "       .previous\n"
266         : "=r" (ret)
267         : "r" (pte_val(pte)),
268           "i" (21), "i" (21 + PAGE_SHIFT),
269           "i" (8), "i" (8 + PAGE_SHIFT));
270
271         return ret;
272 }
273 #define pte_page(x) pfn_to_page(pte_pfn(x))
274
275 static inline pte_t pte_modify(pte_t pte, pgprot_t prot)
276 {
277         unsigned long mask, tmp;
278
279         /* SUN4U: 0x600307ffffffecb8 (negated == 0x9ffcf80000001347)
280          * SUN4V: 0x30ffffffffffee17 (negated == 0xcf000000000011e8)
281          *
282          * Even if we use negation tricks the result is still a 6
283          * instruction sequence, so don't try to play fancy and just
284          * do the most straightforward implementation.
285          *
286          * Note: We encode this into 3 sun4v 2-insn patch sequences.
287          */
288
289         __asm__ __volatile__(
290         "\n661: sethi           %%uhi(%2), %1\n"
291         "       sethi           %%hi(%2), %0\n"
292         "\n662: or              %1, %%ulo(%2), %1\n"
293         "       or              %0, %%lo(%2), %0\n"
294         "\n663: sllx            %1, 32, %1\n"
295         "       or              %0, %1, %0\n"
296         "       .section        .sun4v_2insn_patch, \"ax\"\n"
297         "       .word           661b\n"
298         "       sethi           %%uhi(%3), %1\n"
299         "       sethi           %%hi(%3), %0\n"
300         "       .word           662b\n"
301         "       or              %1, %%ulo(%3), %1\n"
302         "       or              %0, %%lo(%3), %0\n"
303         "       .word           663b\n"
304         "       sllx            %1, 32, %1\n"
305         "       or              %0, %1, %0\n"
306         "       .previous\n"
307         : "=r" (mask), "=r" (tmp)
308         : "i" (_PAGE_PADDR_4U | _PAGE_MODIFIED_4U | _PAGE_ACCESSED_4U |
309                _PAGE_CP_4U | _PAGE_CV_4U | _PAGE_E_4U | _PAGE_PRESENT_4U |
310                _PAGE_SZBITS_4U),
311           "i" (_PAGE_PADDR_4V | _PAGE_MODIFIED_4V | _PAGE_ACCESSED_4V |
312                _PAGE_CP_4V | _PAGE_CV_4V | _PAGE_E_4V | _PAGE_PRESENT_4V |
313                _PAGE_SZBITS_4V));
314
315         return __pte((pte_val(pte) & mask) | (pgprot_val(prot) & ~mask));
316 }
317
318 static inline pte_t pgoff_to_pte(unsigned long off)
319 {
320         off <<= PAGE_SHIFT;
321
322         __asm__ __volatile__(
323         "\n661: or              %0, %2, %0\n"
324         "       .section        .sun4v_1insn_patch, \"ax\"\n"
325         "       .word           661b\n"
326         "       or              %0, %3, %0\n"
327         "       .previous\n"
328         : "=r" (off)
329         : "0" (off), "i" (_PAGE_FILE_4U), "i" (_PAGE_FILE_4V));
330
331         return __pte(off);
332 }
333
334 static inline pgprot_t pgprot_noncached(pgprot_t prot)
335 {
336         unsigned long val = pgprot_val(prot);
337
338         __asm__ __volatile__(
339         "\n661: andn            %0, %2, %0\n"
340         "       or              %0, %3, %0\n"
341         "       .section        .sun4v_2insn_patch, \"ax\"\n"
342         "       .word           661b\n"
343         "       andn            %0, %4, %0\n"
344         "       or              %0, %3, %0\n"
345         "       .previous\n"
346         : "=r" (val)
347         : "0" (val), "i" (_PAGE_CP_4U | _PAGE_CV_4U), "i" (_PAGE_E_4U),
348                      "i" (_PAGE_CP_4V | _PAGE_CV_4V), "i" (_PAGE_E_4V));
349
350         return __pgprot(val);
351 }
352 /* Various pieces of code check for platform support by ifdef testing
353  * on "pgprot_noncached".  That's broken and should be fixed, but for
354  * now...
355  */
356 #define pgprot_noncached pgprot_noncached
357
358 #ifdef CONFIG_HUGETLB_PAGE
359 static inline pte_t pte_mkhuge(pte_t pte)
360 {
361         unsigned long mask;
362
363         __asm__ __volatile__(
364         "\n661: sethi           %%uhi(%1), %0\n"
365         "       sllx            %0, 32, %0\n"
366         "       .section        .sun4v_2insn_patch, \"ax\"\n"
367         "       .word           661b\n"
368         "       mov             %2, %0\n"
369         "       nop\n"
370         "       .previous\n"
371         : "=r" (mask)
372         : "i" (_PAGE_SZHUGE_4U), "i" (_PAGE_SZHUGE_4V));
373
374         return __pte(pte_val(pte) | mask);
375 }
376 #endif
377
378 static inline pte_t pte_mkdirty(pte_t pte)
379 {
380         unsigned long val = pte_val(pte), tmp;
381
382         __asm__ __volatile__(
383         "\n661: or              %0, %3, %0\n"
384         "       nop\n"
385         "\n662: nop\n"
386         "       nop\n"
387         "       .section        .sun4v_2insn_patch, \"ax\"\n"
388         "       .word           661b\n"
389         "       sethi           %%uhi(%4), %1\n"
390         "       sllx            %1, 32, %1\n"
391         "       .word           662b\n"
392         "       or              %1, %%lo(%4), %1\n"
393         "       or              %0, %1, %0\n"
394         "       .previous\n"
395         : "=r" (val), "=r" (tmp)
396         : "0" (val), "i" (_PAGE_MODIFIED_4U | _PAGE_W_4U),
397           "i" (_PAGE_MODIFIED_4V | _PAGE_W_4V));
398
399         return __pte(val);
400 }
401
402 static inline pte_t pte_mkclean(pte_t pte)
403 {
404         unsigned long val = pte_val(pte), tmp;
405
406         __asm__ __volatile__(
407         "\n661: andn            %0, %3, %0\n"
408         "       nop\n"
409         "\n662: nop\n"
410         "       nop\n"
411         "       .section        .sun4v_2insn_patch, \"ax\"\n"
412         "       .word           661b\n"
413         "       sethi           %%uhi(%4), %1\n"
414         "       sllx            %1, 32, %1\n"
415         "       .word           662b\n"
416         "       or              %1, %%lo(%4), %1\n"
417         "       andn            %0, %1, %0\n"
418         "       .previous\n"
419         : "=r" (val), "=r" (tmp)
420         : "0" (val), "i" (_PAGE_MODIFIED_4U | _PAGE_W_4U),
421           "i" (_PAGE_MODIFIED_4V | _PAGE_W_4V));
422
423         return __pte(val);
424 }
425
426 static inline pte_t pte_mkwrite(pte_t pte)
427 {
428         unsigned long val = pte_val(pte), mask;
429
430         __asm__ __volatile__(
431         "\n661: mov             %1, %0\n"
432         "       nop\n"
433         "       .section        .sun4v_2insn_patch, \"ax\"\n"
434         "       .word           661b\n"
435         "       sethi           %%uhi(%2), %0\n"
436         "       sllx            %0, 32, %0\n"
437         "       .previous\n"
438         : "=r" (mask)
439         : "i" (_PAGE_WRITE_4U), "i" (_PAGE_WRITE_4V));
440
441         return __pte(val | mask);
442 }
443
444 static inline pte_t pte_wrprotect(pte_t pte)
445 {
446         unsigned long val = pte_val(pte), tmp;
447
448         __asm__ __volatile__(
449         "\n661: andn            %0, %3, %0\n"
450         "       nop\n"
451         "\n662: nop\n"
452         "       nop\n"
453         "       .section        .sun4v_2insn_patch, \"ax\"\n"
454         "       .word           661b\n"
455         "       sethi           %%uhi(%4), %1\n"
456         "       sllx            %1, 32, %1\n"
457         "       .word           662b\n"
458         "       or              %1, %%lo(%4), %1\n"
459         "       andn            %0, %1, %0\n"
460         "       .previous\n"
461         : "=r" (val), "=r" (tmp)
462         : "0" (val), "i" (_PAGE_WRITE_4U | _PAGE_W_4U),
463           "i" (_PAGE_WRITE_4V | _PAGE_W_4V));
464
465         return __pte(val);
466 }
467
468 static inline pte_t pte_mkold(pte_t pte)
469 {
470         unsigned long mask;
471
472         __asm__ __volatile__(
473         "\n661: mov             %1, %0\n"
474         "       nop\n"
475         "       .section        .sun4v_2insn_patch, \"ax\"\n"
476         "       .word           661b\n"
477         "       sethi           %%uhi(%2), %0\n"
478         "       sllx            %0, 32, %0\n"
479         "       .previous\n"
480         : "=r" (mask)
481         : "i" (_PAGE_ACCESSED_4U), "i" (_PAGE_ACCESSED_4V));
482
483         mask |= _PAGE_R;
484
485         return __pte(pte_val(pte) & ~mask);
486 }
487
488 static inline pte_t pte_mkyoung(pte_t pte)
489 {
490         unsigned long mask;
491
492         __asm__ __volatile__(
493         "\n661: mov             %1, %0\n"
494         "       nop\n"
495         "       .section        .sun4v_2insn_patch, \"ax\"\n"
496         "       .word           661b\n"
497         "       sethi           %%uhi(%2), %0\n"
498         "       sllx            %0, 32, %0\n"
499         "       .previous\n"
500         : "=r" (mask)
501         : "i" (_PAGE_ACCESSED_4U), "i" (_PAGE_ACCESSED_4V));
502
503         mask |= _PAGE_R;
504
505         return __pte(pte_val(pte) | mask);
506 }
507
508 static inline unsigned long pte_young(pte_t pte)
509 {
510         unsigned long mask;
511
512         __asm__ __volatile__(
513         "\n661: mov             %1, %0\n"
514         "       nop\n"
515         "       .section        .sun4v_2insn_patch, \"ax\"\n"
516         "       .word           661b\n"
517         "       sethi           %%uhi(%2), %0\n"
518         "       sllx            %0, 32, %0\n"
519         "       .previous\n"
520         : "=r" (mask)
521         : "i" (_PAGE_ACCESSED_4U), "i" (_PAGE_ACCESSED_4V));
522
523         return (pte_val(pte) & mask);
524 }
525
526 static inline unsigned long pte_dirty(pte_t pte)
527 {
528         unsigned long mask;
529
530         __asm__ __volatile__(
531         "\n661: mov             %1, %0\n"
532         "       nop\n"
533         "       .section        .sun4v_2insn_patch, \"ax\"\n"
534         "       .word           661b\n"
535         "       sethi           %%uhi(%2), %0\n"
536         "       sllx            %0, 32, %0\n"
537         "       .previous\n"
538         : "=r" (mask)
539         : "i" (_PAGE_MODIFIED_4U), "i" (_PAGE_MODIFIED_4V));
540
541         return (pte_val(pte) & mask);
542 }
543
544 static inline unsigned long pte_write(pte_t pte)
545 {
546         unsigned long mask;
547
548         __asm__ __volatile__(
549         "\n661: mov             %1, %0\n"
550         "       nop\n"
551         "       .section        .sun4v_2insn_patch, \"ax\"\n"
552         "       .word           661b\n"
553         "       sethi           %%uhi(%2), %0\n"
554         "       sllx            %0, 32, %0\n"
555         "       .previous\n"
556         : "=r" (mask)
557         : "i" (_PAGE_WRITE_4U), "i" (_PAGE_WRITE_4V));
558
559         return (pte_val(pte) & mask);
560 }
561
562 static inline unsigned long pte_exec(pte_t pte)
563 {
564         unsigned long mask;
565
566         __asm__ __volatile__(
567         "\n661: sethi           %%hi(%1), %0\n"
568         "       .section        .sun4v_1insn_patch, \"ax\"\n"
569         "       .word           661b\n"
570         "       mov             %2, %0\n"
571         "       .previous\n"
572         : "=r" (mask)
573         : "i" (_PAGE_EXEC_4U), "i" (_PAGE_EXEC_4V));
574
575         return (pte_val(pte) & mask);
576 }
577
578 static inline unsigned long pte_read(pte_t pte)
579 {
580         unsigned long mask;
581
582         __asm__ __volatile__(
583         "\n661: mov             %1, %0\n"
584         "       nop\n"
585         "       .section        .sun4v_2insn_patch, \"ax\"\n"
586         "       .word           661b\n"
587         "       sethi           %%uhi(%2), %0\n"
588         "       sllx            %0, 32, %0\n"
589         "       .previous\n"
590         : "=r" (mask)
591         : "i" (_PAGE_READ_4U), "i" (_PAGE_READ_4V));
592
593         return (pte_val(pte) & mask);
594 }
595
596 static inline unsigned long pte_file(pte_t pte)
597 {
598         unsigned long val = pte_val(pte);
599
600         __asm__ __volatile__(
601         "\n661: and             %0, %2, %0\n"
602         "       .section        .sun4v_1insn_patch, \"ax\"\n"
603         "       .word           661b\n"
604         "       and             %0, %3, %0\n"
605         "       .previous\n"
606         : "=r" (val)
607         : "0" (val), "i" (_PAGE_FILE_4U), "i" (_PAGE_FILE_4V));
608
609         return val;
610 }
611
612 static inline unsigned long pte_present(pte_t pte)
613 {
614         unsigned long val = pte_val(pte);
615
616         __asm__ __volatile__(
617         "\n661: and             %0, %2, %0\n"
618         "       .section        .sun4v_1insn_patch, \"ax\"\n"
619         "       .word           661b\n"
620         "       and             %0, %3, %0\n"
621         "       .previous\n"
622         : "=r" (val)
623         : "0" (val), "i" (_PAGE_PRESENT_4U), "i" (_PAGE_PRESENT_4V));
624
625         return val;
626 }
627
628 #define pmd_set(pmdp, ptep)     \
629         (pmd_val(*(pmdp)) = (__pa((unsigned long) (ptep)) >> 11UL))
630 #define pud_set(pudp, pmdp)     \
631         (pud_val(*(pudp)) = (__pa((unsigned long) (pmdp)) >> 11UL))
632 #define __pmd_page(pmd)         \
633         ((unsigned long) __va((((unsigned long)pmd_val(pmd))<<11UL)))
634 #define pmd_page(pmd)                   virt_to_page((void *)__pmd_page(pmd))
635 #define pud_page(pud)           \
636         ((unsigned long) __va((((unsigned long)pud_val(pud))<<11UL)))
637 #define pmd_none(pmd)                   (!pmd_val(pmd))
638 #define pmd_bad(pmd)                    (0)
639 #define pmd_present(pmd)                (pmd_val(pmd) != 0U)
640 #define pmd_clear(pmdp)                 (pmd_val(*(pmdp)) = 0U)
641 #define pud_none(pud)                   (!pud_val(pud))
642 #define pud_bad(pud)                    (0)
643 #define pud_present(pud)                (pud_val(pud) != 0U)
644 #define pud_clear(pudp)                 (pud_val(*(pudp)) = 0U)
645
646 /* Same in both SUN4V and SUN4U.  */
647 #define pte_none(pte)                   (!pte_val(pte))
648
649 extern unsigned long pte_present(pte_t);
650
651 /* The following only work if pte_present() is true.
652  * Undefined behaviour if not..
653  */
654 extern unsigned long pte_read(pte_t);
655 extern unsigned long pte_exec(pte_t);
656 extern unsigned long pte_write(pte_t);
657 extern unsigned long pte_dirty(pte_t);
658 extern unsigned long pte_young(pte_t);
659 extern pte_t pte_wrprotect(pte_t);
660 extern pte_t pte_rdprotect(pte_t);
661 extern pte_t pte_mkclean(pte_t);
662 extern pte_t pte_mkold(pte_t);
663
664 /* Be very careful when you change these three, they are delicate. */
665 extern pte_t pte_mkyoung(pte_t);
666 extern pte_t pte_mkwrite(pte_t);
667 extern pte_t pte_mkdirty(pte_t);
668 extern pte_t pte_mkhuge(pte_t);
669
670 /* to find an entry in a page-table-directory. */
671 #define pgd_index(address)      (((address) >> PGDIR_SHIFT) & (PTRS_PER_PGD - 1))
672 #define pgd_offset(mm, address) ((mm)->pgd + pgd_index(address))
673
674 /* to find an entry in a kernel page-table-directory */
675 #define pgd_offset_k(address) pgd_offset(&init_mm, address)
676
677 /* Find an entry in the second-level page table.. */
678 #define pmd_offset(pudp, address)       \
679         ((pmd_t *) pud_page(*(pudp)) + \
680          (((address) >> PMD_SHIFT) & (PTRS_PER_PMD-1)))
681
682 /* Find an entry in the third-level page table.. */
683 #define pte_index(dir, address) \
684         ((pte_t *) __pmd_page(*(dir)) + \
685          ((address >> PAGE_SHIFT) & (PTRS_PER_PTE - 1)))
686 #define pte_offset_kernel               pte_index
687 #define pte_offset_map                  pte_index
688 #define pte_offset_map_nested           pte_index
689 #define pte_unmap(pte)                  do { } while (0)
690 #define pte_unmap_nested(pte)           do { } while (0)
691
692 /* Actual page table PTE updates.  */
693 extern void tlb_batch_add(struct mm_struct *mm, unsigned long vaddr, pte_t *ptep, pte_t orig);
694
695 static inline void set_pte_at(struct mm_struct *mm, unsigned long addr, pte_t *ptep, pte_t pte)
696 {
697         pte_t orig = *ptep;
698
699         *ptep = pte;
700
701         /* It is more efficient to let flush_tlb_kernel_range()
702          * handle init_mm tlb flushes.
703          *
704          * SUN4V NOTE: _PAGE_VALID is the same value in both the SUN4U
705          *             and SUN4V pte layout, so this inline test is fine.
706          */
707         if (likely(mm != &init_mm) && (pte_val(orig) & _PAGE_VALID))
708                 tlb_batch_add(mm, addr, ptep, orig);
709 }
710
711 #define pte_clear(mm,addr,ptep)         \
712         set_pte_at((mm), (addr), (ptep), __pte(0UL))
713
714 extern pgd_t swapper_pg_dir[2048];
715 extern pmd_t swapper_low_pmd_dir[2048];
716
717 extern void paging_init(void);
718 extern unsigned long find_ecache_flush_span(unsigned long size);
719
720 /* These do nothing with the way I have things setup. */
721 #define mmu_lockarea(vaddr, len)                (vaddr)
722 #define mmu_unlockarea(vaddr, len)              do { } while(0)
723
724 struct vm_area_struct;
725 extern void update_mmu_cache(struct vm_area_struct *, unsigned long, pte_t);
726
727 /* Encode and de-code a swap entry */
728 #define __swp_type(entry)       (((entry).val >> PAGE_SHIFT) & 0xffUL)
729 #define __swp_offset(entry)     ((entry).val >> (PAGE_SHIFT + 8UL))
730 #define __swp_entry(type, offset)       \
731         ( (swp_entry_t) \
732           { \
733                 (((long)(type) << PAGE_SHIFT) | \
734                  ((long)(offset) << (PAGE_SHIFT + 8UL))) \
735           } )
736 #define __pte_to_swp_entry(pte)         ((swp_entry_t) { pte_val(pte) })
737 #define __swp_entry_to_pte(x)           ((pte_t) { (x).val })
738
739 /* File offset in PTE support. */
740 extern unsigned long pte_file(pte_t);
741 #define pte_to_pgoff(pte)       (pte_val(pte) >> PAGE_SHIFT)
742 extern pte_t pgoff_to_pte(unsigned long);
743 #define PTE_FILE_MAX_BITS       (64UL - PAGE_SHIFT - 1UL)
744
745 extern unsigned long prom_virt_to_phys(unsigned long, int *);
746
747 extern unsigned long sun4u_get_pte(unsigned long);
748
749 static inline unsigned long __get_phys(unsigned long addr)
750 {
751         return sun4u_get_pte(addr);
752 }
753
754 static inline int __get_iospace(unsigned long addr)
755 {
756         return ((sun4u_get_pte(addr) & 0xf0000000) >> 28);
757 }
758
759 extern unsigned long *sparc64_valid_addr_bitmap;
760
761 /* Needs to be defined here and not in linux/mm.h, as it is arch dependent */
762 #define kern_addr_valid(addr)   \
763         (test_bit(__pa((unsigned long)(addr))>>22, sparc64_valid_addr_bitmap))
764
765 extern int io_remap_pfn_range(struct vm_area_struct *vma, unsigned long from,
766                                unsigned long pfn,
767                                unsigned long size, pgprot_t prot);
768
769 /* Clear virtual and physical cachability, set side-effect bit.  */
770 extern pgprot_t pgprot_noncached(pgprot_t);
771
772 /*
773  * For sparc32&64, the pfn in io_remap_pfn_range() carries <iospace> in
774  * its high 4 bits.  These macros/functions put it there or get it from there.
775  */
776 #define MK_IOSPACE_PFN(space, pfn)      (pfn | (space << (BITS_PER_LONG - 4)))
777 #define GET_IOSPACE(pfn)                (pfn >> (BITS_PER_LONG - 4))
778 #define GET_PFN(pfn)                    (pfn & 0x0fffffffffffffffUL)
779
780 #include <asm-generic/pgtable.h>
781
782 /* We provide our own get_unmapped_area to cope with VA holes for userland */
783 #define HAVE_ARCH_UNMAPPED_AREA
784
785 /* We provide a special get_unmapped_area for framebuffer mmaps to try and use
786  * the largest alignment possible such that larget PTEs can be used.
787  */
788 extern unsigned long get_fb_unmapped_area(struct file *filp, unsigned long,
789                                           unsigned long, unsigned long,
790                                           unsigned long);
791 #define HAVE_ARCH_FB_UNMAPPED_AREA
792
793 extern void pgtable_cache_init(void);
794 extern void sun4v_register_fault_status(void);
795 extern void sun4v_ktsb_register(void);
796
797 #endif /* !(__ASSEMBLY__) */
798
799 #endif /* !(_SPARC64_PGTABLE_H) */