9ce8f2991acf935944e5d932bb731cf10587d38d
[linux-2.6.git] / include / asm-powerpc / pci-bridge.h
1 #ifndef _ASM_POWERPC_PCI_BRIDGE_H
2 #define _ASM_POWERPC_PCI_BRIDGE_H
3 #ifdef __KERNEL__
4
5 #include <linux/pci.h>
6 #include <linux/list.h>
7 #include <linux/ioport.h>
8
9 #ifndef CONFIG_PPC64
10
11 struct device_node;
12 struct pci_controller;
13
14 /*
15  * Structure of a PCI controller (host bridge)
16  */
17 struct pci_controller {
18         struct pci_bus *bus;
19         char is_dynamic;
20         void *arch_data;
21         struct list_head list_node;
22         struct device *parent;
23
24         int first_busno;
25         int last_busno;
26         int self_busno;
27
28         void __iomem *io_base_virt;
29         resource_size_t io_base_phys;
30
31         /* Some machines (PReP) have a non 1:1 mapping of
32          * the PCI memory space in the CPU bus space
33          */
34         resource_size_t pci_mem_offset;
35
36         struct pci_ops *ops;
37         volatile unsigned int __iomem *cfg_addr;
38         volatile void __iomem *cfg_data;
39
40         /*
41          * Used for variants of PCI indirect handling and possible quirks:
42          *  SET_CFG_TYPE - used on 4xx or any PHB that does explicit type0/1
43          *  EXT_REG - provides access to PCI-e extended registers
44          *  SURPRESS_PRIMARY_BUS - we surpress the setting of PCI_PRIMARY_BUS
45          *   on Freescale PCI-e controllers since they used the PCI_PRIMARY_BUS
46          *   to determine which bus number to match on when generating type0
47          *   config cycles
48          *  NO_PCIE_LINK - the Freescale PCI-e controllers have issues with
49          *   hanging if we don't have link and try to do config cycles to
50          *   anything but the PHB.  Only allow talking to the PHB if this is
51          *   set.
52          *  BIG_ENDIAN - cfg_addr is a big endian register
53          */
54 #define PPC_INDIRECT_TYPE_SET_CFG_TYPE          (0x00000001)
55 #define PPC_INDIRECT_TYPE_EXT_REG               (0x00000002)
56 #define PPC_INDIRECT_TYPE_SURPRESS_PRIMARY_BUS  (0x00000004)
57 #define PPC_INDIRECT_TYPE_NO_PCIE_LINK          (0x00000008)
58 #define PPC_INDIRECT_TYPE_BIG_ENDIAN            (0x00000010)
59         u32 indirect_type;
60
61         /* Currently, we limit ourselves to 1 IO range and 3 mem
62          * ranges since the common pci_bus structure can't handle more
63          */
64         struct resource io_resource;
65         struct resource mem_resources[3];
66         int global_number;              /* PCI domain number */
67 };
68
69 static inline struct pci_controller *pci_bus_to_host(struct pci_bus *bus)
70 {
71         return bus->sysdata;
72 }
73
74 /* These are used for config access before all the PCI probing
75    has been done. */
76 int early_read_config_byte(struct pci_controller *hose, int bus, int dev_fn,
77                            int where, u8 *val);
78 int early_read_config_word(struct pci_controller *hose, int bus, int dev_fn,
79                            int where, u16 *val);
80 int early_read_config_dword(struct pci_controller *hose, int bus, int dev_fn,
81                             int where, u32 *val);
82 int early_write_config_byte(struct pci_controller *hose, int bus, int dev_fn,
83                             int where, u8 val);
84 int early_write_config_word(struct pci_controller *hose, int bus, int dev_fn,
85                             int where, u16 val);
86 int early_write_config_dword(struct pci_controller *hose, int bus, int dev_fn,
87                              int where, u32 val);
88
89 extern int early_find_capability(struct pci_controller *hose, int bus,
90                                  int dev_fn, int cap);
91
92 extern void setup_indirect_pci(struct pci_controller* hose,
93                                u32 cfg_addr, u32 cfg_data, u32 flags);
94 extern void setup_grackle(struct pci_controller *hose);
95
96 #else
97
98
99 /*
100  * This program is free software; you can redistribute it and/or
101  * modify it under the terms of the GNU General Public License
102  * as published by the Free Software Foundation; either version
103  * 2 of the License, or (at your option) any later version.
104  */
105
106 /*
107  * Structure of a PCI controller (host bridge)
108  */
109 struct pci_controller {
110         struct pci_bus *bus;
111         char is_dynamic;
112         int node;
113         void *arch_data;
114         struct list_head list_node;
115         struct device *parent;
116
117         int first_busno;
118         int last_busno;
119
120         void __iomem *io_base_virt;
121         void *io_base_alloc;
122         resource_size_t io_base_phys;
123
124         /* Some machines have a non 1:1 mapping of
125          * the PCI memory space in the CPU bus space
126          */
127         resource_size_t pci_mem_offset;
128         unsigned long pci_io_size;
129
130         struct pci_ops *ops;
131         volatile unsigned int __iomem *cfg_addr;
132         volatile void __iomem *cfg_data;
133
134         /* Currently, we limit ourselves to 1 IO range and 3 mem
135          * ranges since the common pci_bus structure can't handle more
136          */
137         struct resource io_resource;
138         struct resource mem_resources[3];
139         int global_number;
140         unsigned long buid;
141         unsigned long dma_window_base_cur;
142         unsigned long dma_window_size;
143
144         void *private_data;
145 };
146
147 /*
148  * PCI stuff, for nodes representing PCI devices, pointed to
149  * by device_node->data.
150  */
151 struct pci_controller;
152 struct iommu_table;
153
154 struct pci_dn {
155         int     busno;                  /* pci bus number */
156         int     bussubno;               /* pci subordinate bus number */
157         int     devfn;                  /* pci device and function number */
158         int     class_code;             /* pci device class */
159
160         struct  pci_controller *phb;    /* for pci devices */
161         struct  iommu_table *iommu_table;       /* for phb's or bridges */
162         struct  pci_dev *pcidev;        /* back-pointer to the pci device */
163         struct  device_node *node;      /* back-pointer to the device_node */
164
165         int     pci_ext_config_space;   /* for pci devices */
166
167 #ifdef CONFIG_EEH
168         int     eeh_mode;               /* See eeh.h for possible EEH_MODEs */
169         int     eeh_config_addr;
170         int     eeh_pe_config_addr; /* new-style partition endpoint address */
171         int     eeh_check_count;        /* # times driver ignored error */
172         int     eeh_freeze_count;       /* # times this device froze up. */
173         int     eeh_false_positives;    /* # times this device reported #ff's */
174         u32     config_space[16];       /* saved PCI config space */
175 #endif
176 };
177
178 /* Get the pointer to a device_node's pci_dn */
179 #define PCI_DN(dn)      ((struct pci_dn *) (dn)->data)
180
181 struct device_node *fetch_dev_dn(struct pci_dev *dev);
182
183 /* Get a device_node from a pci_dev.  This code must be fast except
184  * in the case where the sysdata is incorrect and needs to be fixed
185  * up (this will only happen once).
186  * In this case the sysdata will have been inherited from a PCI host
187  * bridge or a PCI-PCI bridge further up the tree, so it will point
188  * to a valid struct pci_dn, just not the one we want.
189  */
190 static inline struct device_node *pci_device_to_OF_node(struct pci_dev *dev)
191 {
192         struct device_node *dn = dev->sysdata;
193         struct pci_dn *pdn = dn->data;
194
195         if (pdn && pdn->devfn == dev->devfn && pdn->busno == dev->bus->number)
196                 return dn;      /* fast path.  sysdata is good */
197         return fetch_dev_dn(dev);
198 }
199
200 static inline int pci_device_from_OF_node(struct device_node *np,
201                                           u8 *bus, u8 *devfn)
202 {
203         if (!PCI_DN(np))
204                 return -ENODEV;
205         *bus = PCI_DN(np)->busno;
206         *devfn = PCI_DN(np)->devfn;
207         return 0;
208 }
209
210 static inline struct device_node *pci_bus_to_OF_node(struct pci_bus *bus)
211 {
212         if (bus->self)
213                 return pci_device_to_OF_node(bus->self);
214         else
215                 return bus->sysdata; /* Must be root bus (PHB) */
216 }
217
218 /** Find the bus corresponding to the indicated device node */
219 struct pci_bus * pcibios_find_pci_bus(struct device_node *dn);
220
221 /** Remove all of the PCI devices under this bus */
222 void pcibios_remove_pci_devices(struct pci_bus *bus);
223
224 /** Discover new pci devices under this bus, and add them */
225 void pcibios_add_pci_devices(struct pci_bus * bus);
226 void pcibios_fixup_new_pci_devices(struct pci_bus *bus, int fix_bus);
227
228 extern int pcibios_remove_root_bus(struct pci_controller *phb);
229
230 static inline struct pci_controller *pci_bus_to_host(struct pci_bus *bus)
231 {
232         struct device_node *busdn = bus->sysdata;
233
234         BUG_ON(busdn == NULL);
235         return PCI_DN(busdn)->phb;
236 }
237
238 extern void pcibios_free_controller(struct pci_controller *phb);
239
240 extern void isa_bridge_find_early(struct pci_controller *hose);
241
242 extern int pcibios_unmap_io_space(struct pci_bus *bus);
243 extern int pcibios_map_io_space(struct pci_bus *bus);
244
245 /* Return values for ppc_md.pci_probe_mode function */
246 #define PCI_PROBE_NONE          -1      /* Don't look at this bus at all */
247 #define PCI_PROBE_NORMAL        0       /* Do normal PCI probing */
248 #define PCI_PROBE_DEVTREE       1       /* Instantiate from device tree */
249
250 #ifdef CONFIG_NUMA
251 #define PHB_SET_NODE(PHB, NODE)         ((PHB)->node = (NODE))
252 #else
253 #define PHB_SET_NODE(PHB, NODE)         ((PHB)->node = -1)
254 #endif
255
256 #endif /* CONFIG_PPC64 */
257
258 /* Get the PCI host controller for an OF device */
259 extern struct pci_controller*
260 pci_find_hose_for_OF_device(struct device_node* node);
261
262 /* Fill up host controller resources from the OF node */
263 extern void
264 pci_process_bridge_OF_ranges(struct pci_controller *hose,
265                            struct device_node *dev, int primary);
266
267 /* Allocate a new PCI host bridge structure */
268 extern struct pci_controller *
269 pcibios_alloc_controller(struct device_node *dev);
270 #ifdef CONFIG_PCI
271 extern unsigned long pci_address_to_pio(phys_addr_t address);
272 #else
273 static inline unsigned long pci_address_to_pio(phys_addr_t address)
274 {
275         return (unsigned long)-1;
276 }
277 #endif
278
279
280
281 #endif /* __KERNEL__ */
282 #endif