[MIPS] TXx9: Add some pci options
[linux-2.6.git] / include / asm-mips / txx9 / tx4927pcic.h
1 /*
2  * include/asm-mips/txx9/tx4927pcic.h
3  * TX4927 PCI controller definitions.
4  *
5  * This file is subject to the terms and conditions of the GNU General Public
6  * License.  See the file "COPYING" in the main directory of this archive
7  * for more details.
8  */
9 #ifndef __ASM_TXX9_TX4927PCIC_H
10 #define __ASM_TXX9_TX4927PCIC_H
11
12 #include <linux/pci.h>
13
14 struct tx4927_pcic_reg {
15         u32 pciid;
16         u32 pcistatus;
17         u32 pciccrev;
18         u32 pcicfg1;
19         u32 p2gm0plbase;                /* +10 */
20         u32 p2gm0pubase;
21         u32 p2gm1plbase;
22         u32 p2gm1pubase;
23         u32 p2gm2pbase;         /* +20 */
24         u32 p2giopbase;
25         u32 unused0;
26         u32 pcisid;
27         u32 unused1;            /* +30 */
28         u32 pcicapptr;
29         u32 unused2;
30         u32 pcicfg2;
31         u32 g2ptocnt;           /* +40 */
32         u32 unused3[15];
33         u32 g2pstatus;          /* +80 */
34         u32 g2pmask;
35         u32 pcisstatus;
36         u32 pcimask;
37         u32 p2gcfg;             /* +90 */
38         u32 p2gstatus;
39         u32 p2gmask;
40         u32 p2gccmd;
41         u32 unused4[24];                /* +a0 */
42         u32 pbareqport;         /* +100 */
43         u32 pbacfg;
44         u32 pbastatus;
45         u32 pbamask;
46         u32 pbabm;              /* +110 */
47         u32 pbacreq;
48         u32 pbacgnt;
49         u32 pbacstate;
50         u64 g2pmgbase[3];               /* +120 */
51         u64 g2piogbase;
52         u32 g2pmmask[3];                /* +140 */
53         u32 g2piomask;
54         u64 g2pmpbase[3];               /* +150 */
55         u64 g2piopbase;
56         u32 pciccfg;            /* +170 */
57         u32 pcicstatus;
58         u32 pcicmask;
59         u32 unused5;
60         u64 p2gmgbase[3];               /* +180 */
61         u64 p2giogbase;
62         u32 g2pcfgadrs;         /* +1a0 */
63         u32 g2pcfgdata;
64         u32 unused6[8];
65         u32 g2pintack;
66         u32 g2pspc;
67         u32 unused7[12];                /* +1d0 */
68         u64 pdmca;              /* +200 */
69         u64 pdmga;
70         u64 pdmpa;
71         u64 pdmctr;
72         u64 pdmcfg;             /* +220 */
73         u64 pdmsts;
74 };
75
76 /* bits for PCICMD */
77 /* see PCI_COMMAND_XXX in linux/pci_regs.h */
78
79 /* bits for PCISTAT */
80 /* see PCI_STATUS_XXX in linux/pci_regs.h */
81
82 /* bits for IOBA/MBA */
83 /* see PCI_BASE_ADDRESS_XXX in linux/pci_regs.h */
84
85 /* bits for G2PSTATUS/G2PMASK */
86 #define TX4927_PCIC_G2PSTATUS_ALL       0x00000003
87 #define TX4927_PCIC_G2PSTATUS_TTOE      0x00000002
88 #define TX4927_PCIC_G2PSTATUS_RTOE      0x00000001
89
90 /* bits for PCIMASK (see also PCI_STATUS_XXX in linux/pci_regs.h */
91 #define TX4927_PCIC_PCISTATUS_ALL       0x0000f900
92
93 /* bits for PBACFG */
94 #define TX4927_PCIC_PBACFG_FIXPA        0x00000008
95 #define TX4927_PCIC_PBACFG_RPBA 0x00000004
96 #define TX4927_PCIC_PBACFG_PBAEN        0x00000002
97 #define TX4927_PCIC_PBACFG_BMCEN        0x00000001
98
99 /* bits for PBASTATUS/PBAMASK */
100 #define TX4927_PCIC_PBASTATUS_ALL       0x00000001
101 #define TX4927_PCIC_PBASTATUS_BM        0x00000001
102
103 /* bits for G2PMnGBASE */
104 #define TX4927_PCIC_G2PMnGBASE_BSDIS    0x0000002000000000ULL
105 #define TX4927_PCIC_G2PMnGBASE_ECHG     0x0000001000000000ULL
106
107 /* bits for G2PIOGBASE */
108 #define TX4927_PCIC_G2PIOGBASE_BSDIS    0x0000002000000000ULL
109 #define TX4927_PCIC_G2PIOGBASE_ECHG     0x0000001000000000ULL
110
111 /* bits for PCICSTATUS/PCICMASK */
112 #define TX4927_PCIC_PCICSTATUS_ALL      0x000007b8
113 #define TX4927_PCIC_PCICSTATUS_PME      0x00000400
114 #define TX4927_PCIC_PCICSTATUS_TLB      0x00000200
115 #define TX4927_PCIC_PCICSTATUS_NIB      0x00000100
116 #define TX4927_PCIC_PCICSTATUS_ZIB      0x00000080
117 #define TX4927_PCIC_PCICSTATUS_PERR     0x00000020
118 #define TX4927_PCIC_PCICSTATUS_SERR     0x00000010
119 #define TX4927_PCIC_PCICSTATUS_GBE      0x00000008
120 #define TX4927_PCIC_PCICSTATUS_IWB      0x00000002
121 #define TX4927_PCIC_PCICSTATUS_E2PDONE  0x00000001
122
123 /* bits for PCICCFG */
124 #define TX4927_PCIC_PCICCFG_GBWC_MASK   0x0fff0000
125 #define TX4927_PCIC_PCICCFG_HRST        0x00000800
126 #define TX4927_PCIC_PCICCFG_SRST        0x00000400
127 #define TX4927_PCIC_PCICCFG_IRBER       0x00000200
128 #define TX4927_PCIC_PCICCFG_G2PMEN(ch)  (0x00000100>>(ch))
129 #define TX4927_PCIC_PCICCFG_G2PM0EN     0x00000100
130 #define TX4927_PCIC_PCICCFG_G2PM1EN     0x00000080
131 #define TX4927_PCIC_PCICCFG_G2PM2EN     0x00000040
132 #define TX4927_PCIC_PCICCFG_G2PIOEN     0x00000020
133 #define TX4927_PCIC_PCICCFG_TCAR        0x00000010
134 #define TX4927_PCIC_PCICCFG_ICAEN       0x00000008
135
136 /* bits for P2GMnGBASE */
137 #define TX4927_PCIC_P2GMnGBASE_TMEMEN   0x0000004000000000ULL
138 #define TX4927_PCIC_P2GMnGBASE_TBSDIS   0x0000002000000000ULL
139 #define TX4927_PCIC_P2GMnGBASE_TECHG    0x0000001000000000ULL
140
141 /* bits for P2GIOGBASE */
142 #define TX4927_PCIC_P2GIOGBASE_TIOEN    0x0000004000000000ULL
143 #define TX4927_PCIC_P2GIOGBASE_TBSDIS   0x0000002000000000ULL
144 #define TX4927_PCIC_P2GIOGBASE_TECHG    0x0000001000000000ULL
145
146 #define TX4927_PCIC_IDSEL_AD_TO_SLOT(ad)        ((ad) - 11)
147 #define TX4927_PCIC_MAX_DEVNU   TX4927_PCIC_IDSEL_AD_TO_SLOT(32)
148
149 /* bits for PDMCFG */
150 #define TX4927_PCIC_PDMCFG_RSTFIFO      0x00200000
151 #define TX4927_PCIC_PDMCFG_EXFER        0x00100000
152 #define TX4927_PCIC_PDMCFG_REQDLY_MASK  0x00003800
153 #define TX4927_PCIC_PDMCFG_REQDLY_NONE  (0 << 11)
154 #define TX4927_PCIC_PDMCFG_REQDLY_16    (1 << 11)
155 #define TX4927_PCIC_PDMCFG_REQDLY_32    (2 << 11)
156 #define TX4927_PCIC_PDMCFG_REQDLY_64    (3 << 11)
157 #define TX4927_PCIC_PDMCFG_REQDLY_128   (4 << 11)
158 #define TX4927_PCIC_PDMCFG_REQDLY_256   (5 << 11)
159 #define TX4927_PCIC_PDMCFG_REQDLY_512   (6 << 11)
160 #define TX4927_PCIC_PDMCFG_REQDLY_1024  (7 << 11)
161 #define TX4927_PCIC_PDMCFG_ERRIE        0x00000400
162 #define TX4927_PCIC_PDMCFG_NCCMPIE      0x00000200
163 #define TX4927_PCIC_PDMCFG_NTCMPIE      0x00000100
164 #define TX4927_PCIC_PDMCFG_CHNEN        0x00000080
165 #define TX4927_PCIC_PDMCFG_XFRACT       0x00000040
166 #define TX4927_PCIC_PDMCFG_BSWAP        0x00000020
167 #define TX4927_PCIC_PDMCFG_XFRSIZE_MASK 0x0000000c
168 #define TX4927_PCIC_PDMCFG_XFRSIZE_1DW  0x00000000
169 #define TX4927_PCIC_PDMCFG_XFRSIZE_1QW  0x00000004
170 #define TX4927_PCIC_PDMCFG_XFRSIZE_4QW  0x00000008
171 #define TX4927_PCIC_PDMCFG_XFRDIRC      0x00000002
172 #define TX4927_PCIC_PDMCFG_CHRST        0x00000001
173
174 /* bits for PDMSTS */
175 #define TX4927_PCIC_PDMSTS_REQCNT_MASK  0x3f000000
176 #define TX4927_PCIC_PDMSTS_FIFOCNT_MASK 0x00f00000
177 #define TX4927_PCIC_PDMSTS_FIFOWP_MASK  0x000c0000
178 #define TX4927_PCIC_PDMSTS_FIFORP_MASK  0x00030000
179 #define TX4927_PCIC_PDMSTS_ERRINT       0x00000800
180 #define TX4927_PCIC_PDMSTS_DONEINT      0x00000400
181 #define TX4927_PCIC_PDMSTS_CHNEN        0x00000200
182 #define TX4927_PCIC_PDMSTS_XFRACT       0x00000100
183 #define TX4927_PCIC_PDMSTS_ACCMP        0x00000080
184 #define TX4927_PCIC_PDMSTS_NCCMP        0x00000040
185 #define TX4927_PCIC_PDMSTS_NTCMP        0x00000020
186 #define TX4927_PCIC_PDMSTS_CFGERR       0x00000008
187 #define TX4927_PCIC_PDMSTS_PCIERR       0x00000004
188 #define TX4927_PCIC_PDMSTS_CHNERR       0x00000002
189 #define TX4927_PCIC_PDMSTS_DATAERR      0x00000001
190 #define TX4927_PCIC_PDMSTS_ALL_CMP      0x000000e0
191 #define TX4927_PCIC_PDMSTS_ALL_ERR      0x0000000f
192
193 struct tx4927_pcic_reg __iomem *get_tx4927_pcicptr(
194         struct pci_controller *channel);
195 void __init tx4927_pcic_setup(struct tx4927_pcic_reg __iomem *pcicptr,
196                               struct pci_controller *channel, int extarb);
197 void tx4927_report_pcic_status(void);
198 char *tx4927_pcibios_setup(char *str);
199
200 #endif /* __ASM_TXX9_TX4927PCIC_H */