[MIPS] TXx9: Make single kernel can support multiple boards
[linux-2.6.git] / include / asm-mips / txx9 / tx4927.h
1 /*
2  * Author: MontaVista Software, Inc.
3  *         source@mvista.com
4  *
5  * Copyright 2001-2006 MontaVista Software Inc.
6  *
7  *  This program is free software; you can redistribute it and/or modify it
8  *  under the terms of the GNU General Public License as published by the
9  *  Free Software Foundation; either version 2 of the License, or (at your
10  *  option) any later version.
11  *
12  *  THIS SOFTWARE IS PROVIDED ``AS IS'' AND ANY EXPRESS OR IMPLIED
13  *  WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
14  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
15  *  IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
16  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING,
17  *  BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS
18  *  OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
19  *  ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR
20  *  TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE
21  *  USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
22  *
23  *  You should have received a copy of the GNU General Public License along
24  *  with this program; if not, write to the Free Software Foundation, Inc.,
25  *  675 Mass Ave, Cambridge, MA 02139, USA.
26  */
27 #ifndef __ASM_TXX9_TX4927_H
28 #define __ASM_TXX9_TX4927_H
29
30 #include <linux/types.h>
31 #include <linux/io.h>
32 #include <asm/txx9irq.h>
33 #include <asm/txx9/tx4927pcic.h>
34
35 #define TX4927_SDRAMC_REG       0xff1f8000
36 #define TX4927_EBUSC_REG        0xff1f9000
37 #define TX4927_PCIC_REG         0xff1fd000
38 #define TX4927_CCFG_REG         0xff1fe000
39 #define TX4927_IRC_REG          0xff1ff600
40 #define TX4927_NR_TMR   3
41 #define TX4927_TMR_REG(ch)      (0xff1ff000 + (ch) * 0x100)
42
43 #define TX4927_IR_INT(n)        (2 + (n))
44 #define TX4927_IR_SIO(n)        (8 + (n))
45 #define TX4927_IR_PCIC          16
46 #define TX4927_IR_PCIERR        22
47 #define TX4927_NUM_IR   32
48
49 #define TX4927_IRC_INT  2       /* IP[2] in Status register */
50
51 struct tx4927_sdramc_reg {
52         volatile unsigned long long cr[4];
53         volatile unsigned long long unused0[4];
54         volatile unsigned long long tr;
55         volatile unsigned long long unused1[2];
56         volatile unsigned long long cmd;
57 };
58
59 struct tx4927_ebusc_reg {
60         volatile unsigned long long cr[8];
61 };
62
63 struct tx4927_ccfg_reg {
64         u64 ccfg;
65         u64 crir;
66         u64 pcfg;
67         u64 toea;
68         u64 clkctr;
69         u64 unused0;
70         u64 garbc;
71         u64 unused1;
72         u64 unused2;
73         u64 ramp;
74 };
75
76 /*
77  * CCFG
78  */
79 /* CCFG : Chip Configuration */
80 #define TX4927_CCFG_WDRST       0x0000020000000000ULL
81 #define TX4927_CCFG_WDREXEN     0x0000010000000000ULL
82 #define TX4927_CCFG_BCFG_MASK   0x000000ff00000000ULL
83 #define TX4927_CCFG_TINTDIS     0x01000000
84 #define TX4927_CCFG_PCI66       0x00800000
85 #define TX4927_CCFG_PCIMODE     0x00400000
86 #define TX4927_CCFG_DIVMODE_MASK        0x000e0000
87 #define TX4927_CCFG_DIVMODE_8   (0x0 << 17)
88 #define TX4927_CCFG_DIVMODE_12  (0x1 << 17)
89 #define TX4927_CCFG_DIVMODE_16  (0x2 << 17)
90 #define TX4927_CCFG_DIVMODE_10  (0x3 << 17)
91 #define TX4927_CCFG_DIVMODE_2   (0x4 << 17)
92 #define TX4927_CCFG_DIVMODE_3   (0x5 << 17)
93 #define TX4927_CCFG_DIVMODE_4   (0x6 << 17)
94 #define TX4927_CCFG_DIVMODE_2_5 (0x7 << 17)
95 #define TX4927_CCFG_BEOW        0x00010000
96 #define TX4927_CCFG_WR  0x00008000
97 #define TX4927_CCFG_TOE 0x00004000
98 #define TX4927_CCFG_PCIARB      0x00002000
99 #define TX4927_CCFG_PCIDIVMODE_MASK     0x00001800
100 #define TX4927_CCFG_PCIDIVMODE_2_5      0x00000000
101 #define TX4927_CCFG_PCIDIVMODE_3        0x00000800
102 #define TX4927_CCFG_PCIDIVMODE_5        0x00001000
103 #define TX4927_CCFG_PCIDIVMODE_6        0x00001800
104 #define TX4927_CCFG_SYSSP_MASK  0x000000c0
105 #define TX4927_CCFG_ENDIAN      0x00000004
106 #define TX4927_CCFG_HALT        0x00000002
107 #define TX4927_CCFG_ACEHOLD     0x00000001
108 #define TX4927_CCFG_W1CBITS     (TX4927_CCFG_WDRST | TX4927_CCFG_BEOW)
109
110 /* PCFG : Pin Configuration */
111 #define TX4927_PCFG_SDCLKDLY_MASK       0x30000000
112 #define TX4927_PCFG_SDCLKDLY(d) ((d)<<28)
113 #define TX4927_PCFG_SYSCLKEN    0x08000000
114 #define TX4927_PCFG_SDCLKEN_ALL 0x07800000
115 #define TX4927_PCFG_SDCLKEN(ch) (0x00800000<<(ch))
116 #define TX4927_PCFG_PCICLKEN_ALL        0x003f0000
117 #define TX4927_PCFG_PCICLKEN(ch)        (0x00010000<<(ch))
118 #define TX4927_PCFG_SEL2        0x00000200
119 #define TX4927_PCFG_SEL1        0x00000100
120 #define TX4927_PCFG_DMASEL_ALL  0x000000ff
121 #define TX4927_PCFG_DMASEL0_MASK        0x00000003
122 #define TX4927_PCFG_DMASEL1_MASK        0x0000000c
123 #define TX4927_PCFG_DMASEL2_MASK        0x00000030
124 #define TX4927_PCFG_DMASEL3_MASK        0x000000c0
125 #define TX4927_PCFG_DMASEL0_DRQ0        0x00000000
126 #define TX4927_PCFG_DMASEL0_SIO1        0x00000001
127 #define TX4927_PCFG_DMASEL0_ACL0        0x00000002
128 #define TX4927_PCFG_DMASEL0_ACL2        0x00000003
129 #define TX4927_PCFG_DMASEL1_DRQ1        0x00000000
130 #define TX4927_PCFG_DMASEL1_SIO1        0x00000004
131 #define TX4927_PCFG_DMASEL1_ACL1        0x00000008
132 #define TX4927_PCFG_DMASEL1_ACL3        0x0000000c
133 #define TX4927_PCFG_DMASEL2_DRQ2        0x00000000      /* SEL2=0 */
134 #define TX4927_PCFG_DMASEL2_SIO0        0x00000010      /* SEL2=0 */
135 #define TX4927_PCFG_DMASEL2_ACL1        0x00000000      /* SEL2=1 */
136 #define TX4927_PCFG_DMASEL2_ACL2        0x00000020      /* SEL2=1 */
137 #define TX4927_PCFG_DMASEL2_ACL0        0x00000030      /* SEL2=1 */
138 #define TX4927_PCFG_DMASEL3_DRQ3        0x00000000
139 #define TX4927_PCFG_DMASEL3_SIO0        0x00000040
140 #define TX4927_PCFG_DMASEL3_ACL3        0x00000080
141 #define TX4927_PCFG_DMASEL3_ACL1        0x000000c0
142
143 /* CLKCTR : Clock Control */
144 #define TX4927_CLKCTR_ACLCKD    0x02000000
145 #define TX4927_CLKCTR_PIOCKD    0x01000000
146 #define TX4927_CLKCTR_DMACKD    0x00800000
147 #define TX4927_CLKCTR_PCICKD    0x00400000
148 #define TX4927_CLKCTR_TM0CKD    0x00100000
149 #define TX4927_CLKCTR_TM1CKD    0x00080000
150 #define TX4927_CLKCTR_TM2CKD    0x00040000
151 #define TX4927_CLKCTR_SIO0CKD   0x00020000
152 #define TX4927_CLKCTR_SIO1CKD   0x00010000
153 #define TX4927_CLKCTR_ACLRST    0x00000200
154 #define TX4927_CLKCTR_PIORST    0x00000100
155 #define TX4927_CLKCTR_DMARST    0x00000080
156 #define TX4927_CLKCTR_PCIRST    0x00000040
157 #define TX4927_CLKCTR_TM0RST    0x00000010
158 #define TX4927_CLKCTR_TM1RST    0x00000008
159 #define TX4927_CLKCTR_TM2RST    0x00000004
160 #define TX4927_CLKCTR_SIO0RST   0x00000002
161 #define TX4927_CLKCTR_SIO1RST   0x00000001
162
163 #define tx4927_sdramcptr        ((struct tx4927_sdramc_reg *)TX4927_SDRAMC_REG)
164 #define tx4927_pcicptr \
165                 ((struct tx4927_pcic_reg __iomem *)TX4927_PCIC_REG)
166 #define tx4927_ccfgptr \
167                 ((struct tx4927_ccfg_reg __iomem *)TX4927_CCFG_REG)
168 #define tx4927_ebuscptr         ((struct tx4927_ebusc_reg *)TX4927_EBUSC_REG)
169
170 /* utilities */
171 static inline void txx9_clear64(__u64 __iomem *adr, __u64 bits)
172 {
173 #ifdef CONFIG_32BIT
174         unsigned long flags;
175         local_irq_save(flags);
176 #endif
177         ____raw_writeq(____raw_readq(adr) & ~bits, adr);
178 #ifdef CONFIG_32BIT
179         local_irq_restore(flags);
180 #endif
181 }
182 static inline void txx9_set64(__u64 __iomem *adr, __u64 bits)
183 {
184 #ifdef CONFIG_32BIT
185         unsigned long flags;
186         local_irq_save(flags);
187 #endif
188         ____raw_writeq(____raw_readq(adr) | bits, adr);
189 #ifdef CONFIG_32BIT
190         local_irq_restore(flags);
191 #endif
192 }
193
194 /* These functions are not interrupt safe. */
195 static inline void tx4927_ccfg_clear(__u64 bits)
196 {
197         ____raw_writeq(____raw_readq(&tx4927_ccfgptr->ccfg)
198                        & ~(TX4927_CCFG_W1CBITS | bits),
199                        &tx4927_ccfgptr->ccfg);
200 }
201 static inline void tx4927_ccfg_set(__u64 bits)
202 {
203         ____raw_writeq((____raw_readq(&tx4927_ccfgptr->ccfg)
204                         & ~TX4927_CCFG_W1CBITS) | bits,
205                        &tx4927_ccfgptr->ccfg);
206 }
207 static inline void tx4927_ccfg_change(__u64 change, __u64 new)
208 {
209         ____raw_writeq((____raw_readq(&tx4927_ccfgptr->ccfg)
210                         & ~(TX4927_CCFG_W1CBITS | change)) |
211                        new,
212                        &tx4927_ccfgptr->ccfg);
213 }
214
215 int tx4927_report_pciclk(void);
216 int tx4927_pciclk66_setup(void);
217 void tx4927_irq_init(void);
218
219 #endif /* __ASM_TXX9_TX4927_H */