e19a454787573bbd3de6a6e95058ad357c811ac8
[linux-2.6.git] / drivers / staging / gma500 / psb_drv.h
1 /**************************************************************************
2  * Copyright (c) 2007-2008, Intel Corporation.
3  * All Rights Reserved.
4  *
5  * This program is free software; you can redistribute it and/or modify it
6  * under the terms and conditions of the GNU General Public License,
7  * version 2, as published by the Free Software Foundation.
8  *
9  * This program is distributed in the hope it will be useful, but WITHOUT
10  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
11  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
12  * more details.
13  *
14  * You should have received a copy of the GNU General Public License along with
15  * this program; if not, write to the Free Software Foundation, Inc.,
16  * 51 Franklin St - Fifth Floor, Boston, MA 02110-1301 USA.
17  *
18  **************************************************************************/
19
20 #ifndef _PSB_DRV_H_
21 #define _PSB_DRV_H_
22
23 #include <linux/version.h>
24 #include <linux/kref.h>
25
26 #include <drm/drmP.h>
27 #include "drm_global.h"
28 #include "psb_drm.h"
29 #include "psb_reg.h"
30 #include "psb_intel_drv.h"
31 #include "psb_gtt.h"
32 #include "psb_powermgmt.h"
33 #include "mrst.h"
34
35 /*Append new drm mode definition here, align with libdrm definition*/
36 #define DRM_MODE_SCALE_NO_SCALE   2
37
38 enum {
39         CHIP_PSB_8108 = 0,
40         CHIP_PSB_8109 = 1,
41         CHIP_MRST_4100 = 2,
42 };
43
44 #define IS_MRST(dev) (((dev)->pci_device & 0xfffc) == 0x4100)
45
46 /*
47  *Hardware bugfixes
48  */
49
50 #define DRIVER_NAME "pvrsrvkm"
51 #define DRIVER_DESC "drm driver for the Intel GMA500"
52 #define DRIVER_AUTHOR "Intel Corporation"
53
54 #define PSB_DRM_DRIVER_DATE "2009-03-10"
55 #define PSB_DRM_DRIVER_MAJOR 8
56 #define PSB_DRM_DRIVER_MINOR 1
57 #define PSB_DRM_DRIVER_PATCHLEVEL 0
58
59 /*
60  *TTM driver private offsets.
61  */
62
63 #define DRM_PSB_FILE_PAGE_OFFSET (0x100000000ULL >> PAGE_SHIFT)
64
65 #define PSB_OBJECT_HASH_ORDER 13
66 #define PSB_FILE_OBJECT_HASH_ORDER 12
67 #define PSB_BO_HASH_ORDER 12
68
69 #define PSB_VDC_OFFSET           0x00000000
70 #define PSB_VDC_SIZE             0x000080000
71 #define MRST_MMIO_SIZE           0x0000C0000
72 #define MDFLD_MMIO_SIZE          0x000100000
73 #define PSB_SGX_SIZE             0x8000
74 #define PSB_SGX_OFFSET           0x00040000
75 #define MRST_SGX_OFFSET          0x00080000
76 #define PSB_MMIO_RESOURCE        0
77 #define PSB_GATT_RESOURCE        2
78 #define PSB_GTT_RESOURCE         3
79 #define PSB_GMCH_CTRL            0x52
80 #define PSB_BSM                  0x5C
81 #define _PSB_GMCH_ENABLED        0x4
82 #define PSB_PGETBL_CTL           0x2020
83 #define _PSB_PGETBL_ENABLED      0x00000001
84 #define PSB_SGX_2D_SLAVE_PORT    0x4000
85 #define PSB_TT_PRIV0_LIMIT       (256*1024*1024)
86 #define PSB_TT_PRIV0_PLIMIT      (PSB_TT_PRIV0_LIMIT >> PAGE_SHIFT)
87 #define PSB_NUM_VALIDATE_BUFFERS 2048
88
89 /*
90  *Flags for external memory type field.
91  */
92
93 #define PSB_MMU_CACHED_MEMORY     0x0001        /* Bind to MMU only */
94 #define PSB_MMU_RO_MEMORY         0x0002        /* MMU RO memory */
95 #define PSB_MMU_WO_MEMORY         0x0004        /* MMU WO memory */
96
97 /*
98  *PTE's and PDE's
99  */
100
101 #define PSB_PDE_MASK              0x003FFFFF
102 #define PSB_PDE_SHIFT             22
103 #define PSB_PTE_SHIFT             12
104
105 #define PSB_PTE_VALID             0x0001        /* PTE / PDE valid */
106 #define PSB_PTE_WO                0x0002        /* Write only */
107 #define PSB_PTE_RO                0x0004        /* Read only */
108 #define PSB_PTE_CACHED            0x0008        /* CPU cache coherent */
109
110 /*
111  *VDC registers and bits
112  */
113 #define PSB_MSVDX_CLOCKGATING     0x2064
114 #define PSB_TOPAZ_CLOCKGATING     0x2068
115 #define PSB_HWSTAM                0x2098
116 #define PSB_INSTPM                0x20C0
117 #define PSB_INT_IDENTITY_R        0x20A4
118 #define _MDFLD_PIPEC_EVENT_FLAG   (1<<2)
119 #define _MDFLD_PIPEC_VBLANK_FLAG  (1<<3)
120 #define _PSB_DPST_PIPEB_FLAG      (1<<4)
121 #define _MDFLD_PIPEB_EVENT_FLAG   (1<<4)
122 #define _PSB_VSYNC_PIPEB_FLAG     (1<<5)
123 #define _PSB_DPST_PIPEA_FLAG      (1<<6)
124 #define _PSB_PIPEA_EVENT_FLAG     (1<<6)
125 #define _PSB_VSYNC_PIPEA_FLAG     (1<<7)
126 #define _MDFLD_MIPIA_FLAG         (1<<16)
127 #define _MDFLD_MIPIC_FLAG         (1<<17)
128 #define _PSB_IRQ_SGX_FLAG         (1<<18)
129 #define _PSB_IRQ_MSVDX_FLAG       (1<<19)
130 #define _LNC_IRQ_TOPAZ_FLAG       (1<<20)
131
132 /* This flag includes all the display IRQ bits excepts the vblank irqs. */
133 #define _MDFLD_DISP_ALL_IRQ_FLAG (_MDFLD_PIPEC_EVENT_FLAG | _MDFLD_PIPEB_EVENT_FLAG | \
134         _PSB_PIPEA_EVENT_FLAG | _PSB_VSYNC_PIPEA_FLAG | _MDFLD_MIPIA_FLAG | _MDFLD_MIPIC_FLAG)
135 #define PSB_INT_IDENTITY_R        0x20A4
136 #define PSB_INT_MASK_R            0x20A8
137 #define PSB_INT_ENABLE_R          0x20A0
138
139 #define _PSB_MMU_ER_MASK      0x0001FF00
140 #define _PSB_MMU_ER_HOST      (1 << 16)
141 #define GPIOA                   0x5010
142 #define GPIOB                   0x5014
143 #define GPIOC                   0x5018
144 #define GPIOD                   0x501c
145 #define GPIOE                   0x5020
146 #define GPIOF                   0x5024
147 #define GPIOG                   0x5028
148 #define GPIOH                   0x502c
149 #define GPIO_CLOCK_DIR_MASK             (1 << 0)
150 #define GPIO_CLOCK_DIR_IN               (0 << 1)
151 #define GPIO_CLOCK_DIR_OUT              (1 << 1)
152 #define GPIO_CLOCK_VAL_MASK             (1 << 2)
153 #define GPIO_CLOCK_VAL_OUT              (1 << 3)
154 #define GPIO_CLOCK_VAL_IN               (1 << 4)
155 #define GPIO_CLOCK_PULLUP_DISABLE       (1 << 5)
156 #define GPIO_DATA_DIR_MASK              (1 << 8)
157 #define GPIO_DATA_DIR_IN                (0 << 9)
158 #define GPIO_DATA_DIR_OUT               (1 << 9)
159 #define GPIO_DATA_VAL_MASK              (1 << 10)
160 #define GPIO_DATA_VAL_OUT               (1 << 11)
161 #define GPIO_DATA_VAL_IN                (1 << 12)
162 #define GPIO_DATA_PULLUP_DISABLE        (1 << 13)
163
164 #define VCLK_DIVISOR_VGA0   0x6000
165 #define VCLK_DIVISOR_VGA1   0x6004
166 #define VCLK_POST_DIV       0x6010
167
168 #define PSB_COMM_2D (PSB_ENGINE_2D << 4)
169 #define PSB_COMM_3D (PSB_ENGINE_3D << 4)
170 #define PSB_COMM_TA (PSB_ENGINE_TA << 4)
171 #define PSB_COMM_HP (PSB_ENGINE_HP << 4)
172 #define PSB_COMM_USER_IRQ (1024 >> 2)
173 #define PSB_COMM_USER_IRQ_LOST (PSB_COMM_USER_IRQ + 1)
174 #define PSB_COMM_FW (2048 >> 2)
175
176 #define PSB_UIRQ_VISTEST               1
177 #define PSB_UIRQ_OOM_REPLY             2
178 #define PSB_UIRQ_FIRE_TA_REPLY         3
179 #define PSB_UIRQ_FIRE_RASTER_REPLY     4
180
181 #define PSB_2D_SIZE (256*1024*1024)
182 #define PSB_MAX_RELOC_PAGES 1024
183
184 #define PSB_LOW_REG_OFFS 0x0204
185 #define PSB_HIGH_REG_OFFS 0x0600
186
187 #define PSB_NUM_VBLANKS 2
188
189
190 #define PSB_2D_SIZE (256*1024*1024)
191 #define PSB_MAX_RELOC_PAGES 1024
192
193 #define PSB_LOW_REG_OFFS 0x0204
194 #define PSB_HIGH_REG_OFFS 0x0600
195
196 #define PSB_NUM_VBLANKS 2
197 #define PSB_WATCHDOG_DELAY (DRM_HZ * 2)
198 #define PSB_LID_DELAY (DRM_HZ / 10)
199
200 #define MDFLD_PNW_A0 0x00
201 #define MDFLD_PNW_B0 0x04
202 #define MDFLD_PNW_C0 0x08
203
204 #define PSB_PWR_STATE_ON                1
205 #define PSB_PWR_STATE_OFF               2
206
207 #define PSB_PMPOLICY_NOPM               0
208 #define PSB_PMPOLICY_CLOCKGATING        1
209 #define PSB_PMPOLICY_POWERDOWN          2
210
211 #define PSB_PMSTATE_POWERUP             0
212 #define PSB_PMSTATE_CLOCKGATED          1
213 #define PSB_PMSTATE_POWERDOWN           2
214 #define PSB_PCIx_MSI_ADDR_LOC           0x94
215 #define PSB_PCIx_MSI_DATA_LOC           0x98
216
217 struct opregion_header;
218 struct opregion_acpi;
219 struct opregion_swsci;
220 struct opregion_asle;
221
222 struct psb_intel_opregion {
223         struct opregion_header *header;
224         struct opregion_acpi *acpi;
225         struct opregion_swsci *swsci;
226         struct opregion_asle *asle;
227         int enabled;
228 };
229
230
231 struct drm_psb_private {
232         struct drm_device *dev;
233
234         unsigned long chipset;
235
236         struct psb_gtt *pg;
237
238         /* GTT Memory manager */
239         struct psb_gtt_mm *gtt_mm;
240         struct page *scratch_page;
241         u32 *gtt_map;
242         uint32_t stolen_base;
243         void *vram_addr;
244         unsigned long vram_stolen_size;
245         int gtt_initialized;
246         u16 gmch_ctrl;          /* Saved GTT setup */
247         u32 pge_ctl;
248
249         struct mutex gtt_mutex;
250         struct resource *gtt_mem;       /* Our PCI resource */
251
252         struct psb_mmu_driver *mmu;
253         struct psb_mmu_pd *pf_pd;
254
255         /*
256          * Register base
257          */
258
259         uint8_t *sgx_reg;
260         uint8_t *vdc_reg;
261         uint32_t gatt_free_offset;
262
263         /*
264          * Fencing / irq.
265          */
266
267         uint32_t vdc_irq_mask;
268         uint32_t pipestat[PSB_NUM_PIPE];
269
270         spinlock_t irqmask_lock;
271
272         /*
273          * Power
274          */
275
276         bool suspended;
277         bool display_power;
278         int display_count;
279
280         /*
281          *Modesetting
282          */
283         struct psb_intel_mode_device mode_dev;
284
285         struct drm_crtc *plane_to_crtc_mapping[PSB_NUM_PIPE];
286         struct drm_crtc *pipe_to_crtc_mapping[PSB_NUM_PIPE];
287         uint32_t num_pipe;
288
289         /*
290          *Memory managers
291          */
292
293         /*
294         *OSPM info
295         */
296         uint32_t ospm_base;
297
298         /*
299          * Sizes info
300          */
301
302         struct drm_psb_sizes_arg sizes;
303
304         u32 fuse_reg_value;
305         u32 video_device_fuse;
306
307         /* pci revision id for B0:D2:F0 */
308         uint8_t platform_rev_id;
309
310         /*
311          *LVDS info
312          */
313         int backlight_duty_cycle;       /* restore backlight to this value */
314         bool panel_wants_dither;
315         struct drm_display_mode *panel_fixed_mode;
316         struct drm_display_mode *lfp_lvds_vbt_mode;
317         struct drm_display_mode *sdvo_lvds_vbt_mode;
318
319         struct bdb_lvds_backlight *lvds_bl; /*LVDS backlight info from VBT*/
320         struct psb_intel_i2c_chan *lvds_i2c_bus;
321
322         /* Feature bits from the VBIOS*/
323         unsigned int int_tv_support:1;
324         unsigned int lvds_dither:1;
325         unsigned int lvds_vbt:1;
326         unsigned int int_crt_support:1;
327         unsigned int lvds_use_ssc:1;
328         int lvds_ssc_freq;
329         bool is_lvds_on;
330         bool is_mipi_on;
331
332         unsigned int core_freq;
333         uint32_t iLVDS_enable;
334
335         /*runtime PM state*/
336         int rpm_enabled;
337
338         /* Moorestown specific */
339         struct mrst_vbt vbt_data;
340         struct mrst_gct_data gct_data;
341
342         /* Moorestown pipe config register value cache */
343         uint32_t pipeconf;
344         uint32_t pipeconf1;
345         uint32_t pipeconf2;
346
347         /* Moorestown plane control register value cache */
348         uint32_t dspcntr;
349         uint32_t dspcntr1;
350         uint32_t dspcntr2;
351
352         /*
353          *Register state
354          */
355         uint32_t saveDSPACNTR;
356         uint32_t saveDSPBCNTR;
357         uint32_t savePIPEACONF;
358         uint32_t savePIPEBCONF;
359         uint32_t savePIPEASRC;
360         uint32_t savePIPEBSRC;
361         uint32_t saveFPA0;
362         uint32_t saveFPA1;
363         uint32_t saveDPLL_A;
364         uint32_t saveDPLL_A_MD;
365         uint32_t saveHTOTAL_A;
366         uint32_t saveHBLANK_A;
367         uint32_t saveHSYNC_A;
368         uint32_t saveVTOTAL_A;
369         uint32_t saveVBLANK_A;
370         uint32_t saveVSYNC_A;
371         uint32_t saveDSPASTRIDE;
372         uint32_t saveDSPASIZE;
373         uint32_t saveDSPAPOS;
374         uint32_t saveDSPABASE;
375         uint32_t saveDSPASURF;
376         uint32_t saveFPB0;
377         uint32_t saveFPB1;
378         uint32_t saveDPLL_B;
379         uint32_t saveDPLL_B_MD;
380         uint32_t saveHTOTAL_B;
381         uint32_t saveHBLANK_B;
382         uint32_t saveHSYNC_B;
383         uint32_t saveVTOTAL_B;
384         uint32_t saveVBLANK_B;
385         uint32_t saveVSYNC_B;
386         uint32_t saveDSPBSTRIDE;
387         uint32_t saveDSPBSIZE;
388         uint32_t saveDSPBPOS;
389         uint32_t saveDSPBBASE;
390         uint32_t saveDSPBSURF;
391         uint32_t saveVCLK_DIVISOR_VGA0;
392         uint32_t saveVCLK_DIVISOR_VGA1;
393         uint32_t saveVCLK_POST_DIV;
394         uint32_t saveVGACNTRL;
395         uint32_t saveADPA;
396         uint32_t saveLVDS;
397         uint32_t saveDVOA;
398         uint32_t saveDVOB;
399         uint32_t saveDVOC;
400         uint32_t savePP_ON;
401         uint32_t savePP_OFF;
402         uint32_t savePP_CONTROL;
403         uint32_t savePP_CYCLE;
404         uint32_t savePFIT_CONTROL;
405         uint32_t savePaletteA[256];
406         uint32_t savePaletteB[256];
407         uint32_t saveBLC_PWM_CTL2;
408         uint32_t saveBLC_PWM_CTL;
409         uint32_t saveCLOCKGATING;
410         uint32_t saveDSPARB;
411         uint32_t saveDSPATILEOFF;
412         uint32_t saveDSPBTILEOFF;
413         uint32_t saveDSPAADDR;
414         uint32_t saveDSPBADDR;
415         uint32_t savePFIT_AUTO_RATIOS;
416         uint32_t savePFIT_PGM_RATIOS;
417         uint32_t savePP_ON_DELAYS;
418         uint32_t savePP_OFF_DELAYS;
419         uint32_t savePP_DIVISOR;
420         uint32_t saveBSM;
421         uint32_t saveVBT;
422         uint32_t saveBCLRPAT_A;
423         uint32_t saveBCLRPAT_B;
424         uint32_t saveDSPALINOFF;
425         uint32_t saveDSPBLINOFF;
426         uint32_t savePERF_MODE;
427         uint32_t saveDSPFW1;
428         uint32_t saveDSPFW2;
429         uint32_t saveDSPFW3;
430         uint32_t saveDSPFW4;
431         uint32_t saveDSPFW5;
432         uint32_t saveDSPFW6;
433         uint32_t saveCHICKENBIT;
434         uint32_t saveDSPACURSOR_CTRL;
435         uint32_t saveDSPBCURSOR_CTRL;
436         uint32_t saveDSPACURSOR_BASE;
437         uint32_t saveDSPBCURSOR_BASE;
438         uint32_t saveDSPACURSOR_POS;
439         uint32_t saveDSPBCURSOR_POS;
440         uint32_t save_palette_a[256];
441         uint32_t save_palette_b[256];
442         uint32_t saveOV_OVADD;
443         uint32_t saveOV_OGAMC0;
444         uint32_t saveOV_OGAMC1;
445         uint32_t saveOV_OGAMC2;
446         uint32_t saveOV_OGAMC3;
447         uint32_t saveOV_OGAMC4;
448         uint32_t saveOV_OGAMC5;
449         uint32_t saveOVC_OVADD;
450         uint32_t saveOVC_OGAMC0;
451         uint32_t saveOVC_OGAMC1;
452         uint32_t saveOVC_OGAMC2;
453         uint32_t saveOVC_OGAMC3;
454         uint32_t saveOVC_OGAMC4;
455         uint32_t saveOVC_OGAMC5;
456
457         /* MSI reg save */
458         uint32_t msi_addr;
459         uint32_t msi_data;
460
461         /*
462          * LID-Switch
463          */
464         spinlock_t lid_lock;
465         struct timer_list lid_timer;
466         struct psb_intel_opregion opregion;
467         u32 *lid_state;
468         u32 lid_last_state;
469
470         /*
471          *Watchdog
472          */
473
474         uint32_t apm_reg;
475         uint16_t apm_base;
476
477         /*
478          * Used for modifying backlight from
479          * xrandr -- consider removing and using HAL instead
480          */
481         struct drm_property *backlight_property;
482         uint32_t blc_adj1;
483         uint32_t blc_adj2;
484
485         void * fbdev;
486 };
487
488
489 struct psb_mmu_driver;
490
491 extern int drm_crtc_probe_output_modes(struct drm_device *dev, int, int);
492 extern int drm_pick_crtcs(struct drm_device *dev);
493
494 static inline struct drm_psb_private *psb_priv(struct drm_device *dev)
495 {
496         return (struct drm_psb_private *) dev->dev_private;
497 }
498
499 /*
500  *MMU stuff.
501  */
502
503 extern struct psb_mmu_driver *psb_mmu_driver_init(uint8_t __iomem * registers,
504                                         int trap_pagefaults,
505                                         int invalid_type,
506                                         struct drm_psb_private *dev_priv);
507 extern void psb_mmu_driver_takedown(struct psb_mmu_driver *driver);
508 extern struct psb_mmu_pd *psb_mmu_get_default_pd(struct psb_mmu_driver
509                                                  *driver);
510 extern void psb_mmu_mirror_gtt(struct psb_mmu_pd *pd, uint32_t mmu_offset,
511                                uint32_t gtt_start, uint32_t gtt_pages);
512 extern struct psb_mmu_pd *psb_mmu_alloc_pd(struct psb_mmu_driver *driver,
513                                            int trap_pagefaults,
514                                            int invalid_type);
515 extern void psb_mmu_free_pagedir(struct psb_mmu_pd *pd);
516 extern void psb_mmu_flush(struct psb_mmu_driver *driver, int rc_prot);
517 extern void psb_mmu_remove_pfn_sequence(struct psb_mmu_pd *pd,
518                                         unsigned long address,
519                                         uint32_t num_pages);
520 extern int psb_mmu_insert_pfn_sequence(struct psb_mmu_pd *pd,
521                                        uint32_t start_pfn,
522                                        unsigned long address,
523                                        uint32_t num_pages, int type);
524 extern int psb_mmu_virtual_to_pfn(struct psb_mmu_pd *pd, uint32_t virtual,
525                                   unsigned long *pfn);
526
527 /*
528  *Enable / disable MMU for different requestors.
529  */
530
531
532 extern void psb_mmu_set_pd_context(struct psb_mmu_pd *pd, int hw_context);
533 extern int psb_mmu_insert_pages(struct psb_mmu_pd *pd, struct page **pages,
534                                 unsigned long address, uint32_t num_pages,
535                                 uint32_t desired_tile_stride,
536                                 uint32_t hw_tile_stride, int type);
537 extern void psb_mmu_remove_pages(struct psb_mmu_pd *pd,
538                                  unsigned long address, uint32_t num_pages,
539                                  uint32_t desired_tile_stride,
540                                  uint32_t hw_tile_stride);
541 /*
542  *psb_irq.c
543  */
544
545 extern irqreturn_t psb_irq_handler(DRM_IRQ_ARGS);
546 extern int psb_irq_enable_dpst(struct drm_device *dev);
547 extern int psb_irq_disable_dpst(struct drm_device *dev);
548 extern void psb_irq_preinstall(struct drm_device *dev);
549 extern int psb_irq_postinstall(struct drm_device *dev);
550 extern void psb_irq_uninstall(struct drm_device *dev);
551 extern void psb_irq_turn_on_dpst(struct drm_device *dev);
552 extern void psb_irq_turn_off_dpst(struct drm_device *dev);
553
554 extern void psb_irq_uninstall_islands(struct drm_device *dev, int hw_islands);
555 extern int psb_vblank_wait2(struct drm_device *dev,unsigned int *sequence);
556 extern int psb_vblank_wait(struct drm_device *dev, unsigned int *sequence);
557 extern int psb_enable_vblank(struct drm_device *dev, int crtc);
558 extern void psb_disable_vblank(struct drm_device *dev, int crtc);
559 void
560 psb_enable_pipestat(struct drm_psb_private *dev_priv, int pipe, u32 mask);
561
562 void
563 psb_disable_pipestat(struct drm_psb_private *dev_priv, int pipe, u32 mask);
564
565 extern u32 psb_get_vblank_counter(struct drm_device *dev, int crtc);
566
567 /*
568  * psb_opregion.c
569  */
570 extern int psb_intel_opregion_init(struct drm_device *dev);
571
572 /*
573  *psb_fb.c
574  */
575 extern int psbfb_probed(struct drm_device *dev);
576 extern int psbfb_remove(struct drm_device *dev,
577                         struct drm_framebuffer *fb);
578 extern int psbfb_kms_off_ioctl(struct drm_device *dev, void *data,
579                                struct drm_file *file_priv);
580 extern int psbfb_kms_on_ioctl(struct drm_device *dev, void *data,
581                               struct drm_file *file_priv);
582 extern void *psbfb_vdc_reg(struct drm_device* dev);
583
584 /*
585  * psb_2d.c
586  */
587 extern void psbfb_fillrect(struct fb_info *info,
588                                         const struct fb_fillrect *rect);
589 extern void psbfb_copyarea(struct fb_info *info,
590                                         const struct fb_copyarea *region);
591 extern void psbfb_imageblit(struct fb_info *info,
592                                         const struct fb_image *image);
593 extern int psbfb_sync(struct fb_info *info);
594
595 extern void psb_spank(struct drm_psb_private *dev_priv);
596
597 extern int psbfb_2d_submit(struct drm_psb_private *dev_priv, uint32_t *cmdbuf,
598                            unsigned size);
599
600 /*
601  *psb_reset.c
602  */
603
604 extern void psb_lid_timer_init(struct drm_psb_private *dev_priv);
605 extern void psb_lid_timer_takedown(struct drm_psb_private *dev_priv);
606 extern void psb_print_pagefault(struct drm_psb_private *dev_priv);
607
608 /* modesetting */
609 extern void psb_modeset_init(struct drm_device *dev);
610 extern void psb_modeset_cleanup(struct drm_device *dev);
611 extern int psb_fbdev_init(struct drm_device * dev);
612
613 /* psb_bl.c */
614 int psb_backlight_init(struct drm_device *dev);
615 void psb_backlight_exit(void);
616 int psb_set_brightness(struct backlight_device *bd);
617 int psb_get_brightness(struct backlight_device *bd);
618 struct backlight_device * psb_get_backlight_device(void);
619
620 /* mrst_crtc.c */
621 extern const struct drm_crtc_helper_funcs mrst_helper_funcs;
622
623 /* mrst_lvds.c */
624 extern void mrst_lvds_init(struct drm_device *dev,
625                     struct psb_intel_mode_device *mode_dev);
626
627 /* psb_intel_lvds.c */
628 extern void psb_intel_lvds_prepare(struct drm_encoder *encoder);
629 extern void psb_intel_lvds_commit(struct drm_encoder *encoder);
630 extern const struct drm_connector_helper_funcs
631                                         psb_intel_lvds_connector_helper_funcs;
632 extern const struct drm_connector_funcs psb_intel_lvds_connector_funcs;
633
634 /* psb_gem.c */
635 extern int psb_gem_init_object(struct drm_gem_object *obj);
636 extern void psb_gem_free_object(struct drm_gem_object *obj);
637 extern int psb_gem_get_aperture(struct drm_device *dev, void *data,
638                                 struct drm_file *file);
639 extern int psb_gem_dumb_create(struct drm_file *file, struct drm_device *dev,
640                         struct drm_mode_create_dumb *args);
641 extern int psb_gem_dumb_destroy(struct drm_file *file, struct drm_device *dev,
642                         uint32_t handle);
643 extern int psb_gem_dumb_map_gtt(struct drm_file *file, struct drm_device *dev,
644                          uint32_t handle, uint64_t *offset);
645 extern int psb_gem_fault(struct vm_area_struct *vma, struct vm_fault *vmf);
646
647
648 /*
649  * Debug print bits setting
650  */
651 #define PSB_D_GENERAL (1 << 0)
652 #define PSB_D_INIT    (1 << 1)
653 #define PSB_D_IRQ     (1 << 2)
654 #define PSB_D_ENTRY   (1 << 3)
655 /* debug the get H/V BP/FP count */
656 #define PSB_D_HV      (1 << 4)
657 #define PSB_D_DBI_BF  (1 << 5)
658 #define PSB_D_PM      (1 << 6)
659 #define PSB_D_RENDER  (1 << 7)
660 #define PSB_D_REG     (1 << 8)
661 #define PSB_D_MSVDX   (1 << 9)
662 #define PSB_D_TOPAZ   (1 << 10)
663
664 #ifndef DRM_DEBUG_CODE
665 /* To enable debug printout, set drm_psb_debug in psb_drv.c
666  * to any combination of above print flags.
667  */
668 /* #define DRM_DEBUG_CODE 2 */
669 #endif
670
671 extern int drm_psb_debug;
672 extern int drm_psb_no_fb;
673 extern int drm_idle_check_interval;
674
675 #define PSB_DEBUG_GENERAL(_fmt, _arg...) \
676         PSB_DEBUG(PSB_D_GENERAL, _fmt, ##_arg)
677 #define PSB_DEBUG_INIT(_fmt, _arg...) \
678         PSB_DEBUG(PSB_D_INIT, _fmt, ##_arg)
679 #define PSB_DEBUG_IRQ(_fmt, _arg...) \
680         PSB_DEBUG(PSB_D_IRQ, _fmt, ##_arg)
681 #define PSB_DEBUG_ENTRY(_fmt, _arg...) \
682         PSB_DEBUG(PSB_D_ENTRY, _fmt, ##_arg)
683 #define PSB_DEBUG_HV(_fmt, _arg...) \
684         PSB_DEBUG(PSB_D_HV, _fmt, ##_arg)
685 #define PSB_DEBUG_DBI_BF(_fmt, _arg...) \
686         PSB_DEBUG(PSB_D_DBI_BF, _fmt, ##_arg)
687 #define PSB_DEBUG_PM(_fmt, _arg...) \
688         PSB_DEBUG(PSB_D_PM, _fmt, ##_arg)
689 #define PSB_DEBUG_RENDER(_fmt, _arg...) \
690         PSB_DEBUG(PSB_D_RENDER, _fmt, ##_arg)
691 #define PSB_DEBUG_REG(_fmt, _arg...) \
692         PSB_DEBUG(PSB_D_REG, _fmt, ##_arg)
693 #define PSB_DEBUG_MSVDX(_fmt, _arg...) \
694         PSB_DEBUG(PSB_D_MSVDX, _fmt, ##_arg)
695 #define PSB_DEBUG_TOPAZ(_fmt, _arg...) \
696         PSB_DEBUG(PSB_D_TOPAZ, _fmt, ##_arg)
697
698 #if DRM_DEBUG_CODE
699 #define PSB_DEBUG(_flag, _fmt, _arg...)                                 \
700         do {                                                            \
701                 if (unlikely((_flag) & drm_psb_debug))                  \
702                         printk(KERN_DEBUG                               \
703                                "[psb:0x%02x:%s] " _fmt , _flag,         \
704                                __func__ , ##_arg);                      \
705         } while (0)
706 #else
707 #define PSB_DEBUG(_fmt, _arg...)     do { } while (0)
708 #endif
709
710 /*
711  *Utilities
712  */
713 #define DRM_DRIVER_PRIVATE_T struct drm_psb_private
714
715 static inline u32 MRST_MSG_READ32(uint port, uint offset)
716 {
717         int mcr = (0xD0<<24) | (port << 16) | (offset << 8);
718         uint32_t ret_val = 0;
719         struct pci_dev *pci_root = pci_get_bus_and_slot (0, 0);
720         pci_write_config_dword (pci_root, 0xD0, mcr);
721         pci_read_config_dword (pci_root, 0xD4, &ret_val);
722         pci_dev_put(pci_root);
723         return ret_val;
724 }
725 static inline void MRST_MSG_WRITE32(uint port, uint offset, u32 value)
726 {
727         int mcr = (0xE0<<24) | (port << 16) | (offset << 8) | 0xF0;
728         struct pci_dev *pci_root = pci_get_bus_and_slot (0, 0);
729         pci_write_config_dword (pci_root, 0xD4, value);
730         pci_write_config_dword (pci_root, 0xD0, mcr);
731         pci_dev_put(pci_root);
732 }
733 static inline u32 MDFLD_MSG_READ32(uint port, uint offset)
734 {
735         int mcr = (0x10<<24) | (port << 16) | (offset << 8);
736         uint32_t ret_val = 0;
737         struct pci_dev *pci_root = pci_get_bus_and_slot (0, 0);
738         pci_write_config_dword (pci_root, 0xD0, mcr);
739         pci_read_config_dword (pci_root, 0xD4, &ret_val);
740         pci_dev_put(pci_root);
741         return ret_val;
742 }
743 static inline void MDFLD_MSG_WRITE32(uint port, uint offset, u32 value)
744 {
745         int mcr = (0x11<<24) | (port << 16) | (offset << 8) | 0xF0;
746         struct pci_dev *pci_root = pci_get_bus_and_slot (0, 0);
747         pci_write_config_dword (pci_root, 0xD4, value);
748         pci_write_config_dword (pci_root, 0xD0, mcr);
749         pci_dev_put(pci_root);
750 }
751
752 static inline uint32_t REGISTER_READ(struct drm_device *dev, uint32_t reg)
753 {
754         struct drm_psb_private *dev_priv = dev->dev_private;
755         int reg_val = ioread32(dev_priv->vdc_reg + (reg));
756         PSB_DEBUG_REG("reg = 0x%x. reg_val = 0x%x. \n", reg, reg_val);
757         return reg_val;
758 }
759
760 #define REG_READ(reg)          REGISTER_READ(dev, (reg))
761 static inline void REGISTER_WRITE(struct drm_device *dev, uint32_t reg,
762                                       uint32_t val)
763 {
764         struct drm_psb_private *dev_priv = dev->dev_private;
765         if ((reg < 0x70084 || reg >0x70088) && (reg < 0xa000 || reg >0xa3ff))
766                 PSB_DEBUG_REG("reg = 0x%x, val = 0x%x. \n", reg, val);
767
768         iowrite32((val), dev_priv->vdc_reg + (reg));
769 }
770
771 #define REG_WRITE(reg, val)     REGISTER_WRITE(dev, (reg), (val))
772
773 static inline void REGISTER_WRITE16(struct drm_device *dev,
774                                         uint32_t reg, uint32_t val)
775 {
776         struct drm_psb_private *dev_priv = dev->dev_private;
777
778         PSB_DEBUG_REG("reg = 0x%x, val = 0x%x. \n", reg, val);
779
780         iowrite16((val), dev_priv->vdc_reg + (reg));
781 }
782
783 #define REG_WRITE16(reg, val)     REGISTER_WRITE16(dev, (reg), (val))
784
785 static inline void REGISTER_WRITE8(struct drm_device *dev,
786                                        uint32_t reg, uint32_t val)
787 {
788         struct drm_psb_private *dev_priv = dev->dev_private;
789
790         PSB_DEBUG_REG("reg = 0x%x, val = 0x%x. \n", reg, val);
791
792         iowrite8((val), dev_priv->vdc_reg + (reg));
793 }
794
795 #define REG_WRITE8(reg, val)     REGISTER_WRITE8(dev, (reg), (val))
796
797 #define PSB_ALIGN_TO(_val, _align) \
798   (((_val) + ((_align) - 1)) & ~((_align) - 1))
799 #define PSB_WVDC32(_val, _offs) \
800   iowrite32(_val, dev_priv->vdc_reg + (_offs))
801 #define PSB_RVDC32(_offs) \
802   ioread32(dev_priv->vdc_reg + (_offs))
803
804 /* #define TRAP_SGX_PM_FAULT 1 */
805 #ifdef TRAP_SGX_PM_FAULT
806 #define PSB_RSGX32(_offs)                                       \
807 ({                                                              \
808     if (inl(dev_priv->apm_base + PSB_APM_STS) & 0x3) {          \
809         printk(KERN_ERR "access sgx when it's off!! (READ) %s, %d\n", \
810                __FILE__, __LINE__);                             \
811         mdelay(1000);                                           \
812     }                                                           \
813     ioread32(dev_priv->sgx_reg + (_offs));                      \
814 })
815 #else
816 #define PSB_RSGX32(_offs)                                       \
817   ioread32(dev_priv->sgx_reg + (_offs))
818 #endif
819 #define PSB_WSGX32(_val, _offs) \
820   iowrite32(_val, dev_priv->sgx_reg + (_offs))
821
822 #define MSVDX_REG_DUMP 0
823 #if MSVDX_REG_DUMP
824
825 #define PSB_WMSVDX32(_val, _offs) \
826   printk("MSVDX: write %08x to reg 0x%08x\n", (unsigned int)(_val), (unsigned int)(_offs));\
827   iowrite32(_val, dev_priv->msvdx_reg + (_offs))
828 #define PSB_RMSVDX32(_offs) \
829   ioread32(dev_priv->msvdx_reg + (_offs))
830
831 #else
832
833 #define PSB_WMSVDX32(_val, _offs) \
834   iowrite32(_val, dev_priv->msvdx_reg + (_offs))
835 #define PSB_RMSVDX32(_offs) \
836   ioread32(dev_priv->msvdx_reg + (_offs))
837
838 #endif
839
840 #define PSB_ALPL(_val, _base)                   \
841   (((_val) >> (_base ## _ALIGNSHIFT)) << (_base ## _SHIFT))
842 #define PSB_ALPLM(_val, _base)                  \
843   ((((_val) >> (_base ## _ALIGNSHIFT)) << (_base ## _SHIFT)) & (_base ## _MASK))
844
845 #endif