spi: tegra: Increase delay between CS and clock start
[linux-2.6.git] / drivers / spi / spi-tegra.c
1 /*
2  * Driver for Nvidia TEGRA spi controller.
3  *
4  * Copyright (C) 2010 Google, Inc.
5  *
6  * Author:
7  *     Erik Gilling <konkers@android.com>
8  *
9  * This software is licensed under the terms of the GNU General Public
10  * License version 2, as published by the Free Software Foundation, and
11  * may be copied, distributed, and modified under those terms.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  */
19
20 #include <linux/kernel.h>
21 #include <linux/init.h>
22 #include <linux/err.h>
23 #include <linux/platform_device.h>
24 #include <linux/io.h>
25 #include <linux/dma-mapping.h>
26 #include <linux/dmapool.h>
27 #include <linux/clk.h>
28 #include <linux/interrupt.h>
29 #include <linux/delay.h>
30
31 #include <linux/spi/spi.h>
32
33 #include <mach/dma.h>
34
35 #define SLINK_COMMAND           0x000
36 #define   SLINK_BIT_LENGTH(x)           (((x) & 0x1f) << 0)
37 #define   SLINK_WORD_SIZE(x)            (((x) & 0x1f) << 5)
38 #define   SLINK_BOTH_EN                 (1 << 10)
39 #define   SLINK_CS_SW                   (1 << 11)
40 #define   SLINK_CS_VALUE                (1 << 12)
41 #define   SLINK_CS_POLARITY             (1 << 13)
42 #define   SLINK_IDLE_SDA_DRIVE_LOW      (0 << 16)
43 #define   SLINK_IDLE_SDA_DRIVE_HIGH     (1 << 16)
44 #define   SLINK_IDLE_SDA_PULL_LOW       (2 << 16)
45 #define   SLINK_IDLE_SDA_PULL_HIGH      (3 << 16)
46 #define   SLINK_IDLE_SDA_MASK           (3 << 16)
47 #define   SLINK_CS_POLARITY1            (1 << 20)
48 #define   SLINK_CK_SDA                  (1 << 21)
49 #define   SLINK_CS_POLARITY2            (1 << 22)
50 #define   SLINK_CS_POLARITY3            (1 << 23)
51 #define   SLINK_IDLE_SCLK_DRIVE_LOW     (0 << 24)
52 #define   SLINK_IDLE_SCLK_DRIVE_HIGH    (1 << 24)
53 #define   SLINK_IDLE_SCLK_PULL_LOW      (2 << 24)
54 #define   SLINK_IDLE_SCLK_PULL_HIGH     (3 << 24)
55 #define   SLINK_IDLE_SCLK_MASK          (3 << 24)
56 #define   SLINK_M_S                     (1 << 28)
57 #define   SLINK_WAIT                    (1 << 29)
58 #define   SLINK_GO                      (1 << 30)
59 #define   SLINK_ENB                     (1 << 31)
60
61 #define SLINK_COMMAND2          0x004
62 #define   SLINK_LSBFE                   (1 << 0)
63 #define   SLINK_SSOE                    (1 << 1)
64 #define   SLINK_SPIE                    (1 << 4)
65 #define   SLINK_BIDIROE                 (1 << 6)
66 #define   SLINK_MODFEN                  (1 << 7)
67 #define   SLINK_INT_SIZE(x)             (((x) & 0x1f) << 8)
68 #define   SLINK_CS_ACTIVE_BETWEEN       (1 << 17)
69 #define   SLINK_SS_EN_CS(x)             (((x) & 0x3) << 18)
70 #define   SLINK_SS_SETUP(x)             (((x) & 0x3) << 20)
71 #define   SLINK_FIFO_REFILLS_0          (0 << 22)
72 #define   SLINK_FIFO_REFILLS_1          (1 << 22)
73 #define   SLINK_FIFO_REFILLS_2          (2 << 22)
74 #define   SLINK_FIFO_REFILLS_3          (3 << 22)
75 #define   SLINK_FIFO_REFILLS_MASK       (3 << 22)
76 #define   SLINK_WAIT_PACK_INT(x)        (((x) & 0x7) << 26)
77 #define   SLINK_SPC0                    (1 << 29)
78 #define   SLINK_TXEN                    (1 << 30)
79 #define   SLINK_RXEN                    (1 << 31)
80
81 #define SLINK_STATUS            0x008
82 #define   SLINK_COUNT(val)              (((val) >> 0) & 0x1f)
83 #define   SLINK_WORD(val)               (((val) >> 5) & 0x1f)
84 #define   SLINK_BLK_CNT(val)            (((val) >> 0) & 0xffff)
85 #define   SLINK_MODF                    (1 << 16)
86 #define   SLINK_RX_UNF                  (1 << 18)
87 #define   SLINK_TX_OVF                  (1 << 19)
88 #define   SLINK_TX_FULL                 (1 << 20)
89 #define   SLINK_TX_EMPTY                (1 << 21)
90 #define   SLINK_RX_FULL                 (1 << 22)
91 #define   SLINK_RX_EMPTY                (1 << 23)
92 #define   SLINK_TX_UNF                  (1 << 24)
93 #define   SLINK_RX_OVF                  (1 << 25)
94 #define   SLINK_TX_FLUSH                (1 << 26)
95 #define   SLINK_RX_FLUSH                (1 << 27)
96 #define   SLINK_SCLK                    (1 << 28)
97 #define   SLINK_ERR                     (1 << 29)
98 #define   SLINK_RDY                     (1 << 30)
99 #define   SLINK_BSY                     (1 << 31)
100
101 #define SLINK_MAS_DATA          0x010
102 #define SLINK_SLAVE_DATA        0x014
103
104 #define SLINK_DMA_CTL           0x018
105 #define   SLINK_DMA_BLOCK_SIZE(x)       (((x) & 0xffff) << 0)
106 #define   SLINK_TX_TRIG_1               (0 << 16)
107 #define   SLINK_TX_TRIG_4               (1 << 16)
108 #define   SLINK_TX_TRIG_8               (2 << 16)
109 #define   SLINK_TX_TRIG_16              (3 << 16)
110 #define   SLINK_TX_TRIG_MASK            (3 << 16)
111 #define   SLINK_RX_TRIG_1               (0 << 18)
112 #define   SLINK_RX_TRIG_4               (1 << 18)
113 #define   SLINK_RX_TRIG_8               (2 << 18)
114 #define   SLINK_RX_TRIG_16              (3 << 18)
115 #define   SLINK_RX_TRIG_MASK            (3 << 18)
116 #define   SLINK_PACKED                  (1 << 20)
117 #define   SLINK_PACK_SIZE_4             (0 << 21)
118 #define   SLINK_PACK_SIZE_8             (1 << 21)
119 #define   SLINK_PACK_SIZE_16            (2 << 21)
120 #define   SLINK_PACK_SIZE_32            (3 << 21)
121 #define   SLINK_PACK_SIZE_MASK          (3 << 21)
122 #define   SLINK_IE_TXC                  (1 << 26)
123 #define   SLINK_IE_RXC                  (1 << 27)
124 #define   SLINK_DMA_EN                  (1 << 31)
125
126 #define SLINK_STATUS2           0x01c
127 #define   SLINK_TX_FIFO_EMPTY_COUNT(val)        (((val) & 0x3f) >> 0)
128 #define   SLINK_RX_FIFO_FULL_COUNT(val)         (((val) & 0x3f) >> 16)
129
130 #define SLINK_TX_FIFO           0x100
131 #define SLINK_RX_FIFO           0x180
132
133 static const unsigned long spi_tegra_req_sels[] = {
134         TEGRA_DMA_REQ_SEL_SL2B1,
135         TEGRA_DMA_REQ_SEL_SL2B2,
136         TEGRA_DMA_REQ_SEL_SL2B3,
137         TEGRA_DMA_REQ_SEL_SL2B4,
138 };
139
140 #define BB_LEN                  32
141
142 struct spi_tegra_data {
143         struct spi_master       *master;
144         struct platform_device  *pdev;
145         spinlock_t              lock;
146
147         struct clk              *clk;
148         void __iomem            *base;
149         unsigned long           phys;
150
151         u32                     cur_speed;
152
153         struct list_head        queue;
154         struct spi_transfer     *cur;
155         unsigned                cur_pos;
156         unsigned                cur_len;
157         unsigned                cur_bytes_per_word;
158
159         /* The tegra spi controller has a bug which causes the first word
160          * in PIO transactions to be garbage.  Since packed DMA transactions
161          * require transfers to be 4 byte aligned we need a bounce buffer
162          * for the generic case.
163          */
164         struct tegra_dma_req    rx_dma_req;
165         struct tegra_dma_channel *rx_dma;
166         u32                     *rx_bb;
167         dma_addr_t              rx_bb_phys;
168         bool                    is_suspended;
169         unsigned long           save_slink_cmd;
170 };
171
172
173 static inline unsigned long spi_tegra_readl(struct spi_tegra_data *tspi,
174                                             unsigned long reg)
175 {
176         return readl(tspi->base + reg);
177 }
178
179 static inline void spi_tegra_writel(struct spi_tegra_data *tspi,
180                                     unsigned long val,
181                                     unsigned long reg)
182 {
183         writel(val, tspi->base + reg);
184 }
185
186 static void spi_tegra_go(struct spi_tegra_data *tspi)
187 {
188         unsigned long val;
189
190         wmb();
191
192         val = spi_tegra_readl(tspi, SLINK_DMA_CTL);
193         val &= ~SLINK_DMA_BLOCK_SIZE(~0) & ~SLINK_DMA_EN;
194         val |= SLINK_DMA_BLOCK_SIZE(tspi->rx_dma_req.size / 4 - 1);
195         spi_tegra_writel(tspi, val, SLINK_DMA_CTL);
196
197         tegra_dma_enqueue_req(tspi->rx_dma, &tspi->rx_dma_req);
198
199         val |= SLINK_DMA_EN;
200         spi_tegra_writel(tspi, val, SLINK_DMA_CTL);
201 }
202
203 static unsigned spi_tegra_fill_tx_fifo(struct spi_tegra_data *tspi,
204                                   struct spi_transfer *t)
205 {
206         unsigned len = min(t->len - tspi->cur_pos, BB_LEN *
207                            tspi->cur_bytes_per_word);
208         u8 *tx_buf = (u8 *)t->tx_buf + tspi->cur_pos;
209         int i, j;
210         unsigned long val;
211
212         val = spi_tegra_readl(tspi, SLINK_COMMAND);
213         val &= ~SLINK_WORD_SIZE(~0);
214         val |= SLINK_WORD_SIZE(len / tspi->cur_bytes_per_word - 1);
215         spi_tegra_writel(tspi, val, SLINK_COMMAND);
216
217         for (i = 0; i < len; i += tspi->cur_bytes_per_word) {
218                 val = 0;
219                 for (j = 0; j < tspi->cur_bytes_per_word; j++)
220                         val |= tx_buf[i + j] << j * 8;
221
222                 spi_tegra_writel(tspi, val, SLINK_TX_FIFO);
223         }
224
225         tspi->rx_dma_req.size = len / tspi->cur_bytes_per_word * 4;
226
227         return len;
228 }
229
230 static unsigned spi_tegra_drain_rx_fifo(struct spi_tegra_data *tspi,
231                                   struct spi_transfer *t)
232 {
233         unsigned len = tspi->cur_len;
234         u8 *rx_buf = (u8 *)t->rx_buf + tspi->cur_pos;
235         int i, j;
236         unsigned long val;
237
238         for (i = 0; i < len; i += tspi->cur_bytes_per_word) {
239                 val = tspi->rx_bb[i / tspi->cur_bytes_per_word];
240                 for (j = 0; j < tspi->cur_bytes_per_word; j++)
241                         rx_buf[i + j] = (val >> (j * 8)) & 0xff;
242         }
243
244         return len;
245 }
246
247 static void spi_tegra_start_transfer(struct spi_device *spi,
248                                     struct spi_transfer *t)
249 {
250         struct spi_tegra_data *tspi = spi_master_get_devdata(spi->master);
251         u32 speed;
252         u8 bits_per_word;
253         unsigned long val;
254
255         speed = t->speed_hz ? t->speed_hz : spi->max_speed_hz;
256         bits_per_word = t->bits_per_word ? t->bits_per_word  :
257                 spi->bits_per_word;
258
259         tspi->cur_bytes_per_word = (bits_per_word - 1) / 8 + 1;
260
261         if (speed != tspi->cur_speed)
262                 clk_set_rate(tspi->clk, speed);
263
264         if (tspi->cur_speed == 0)
265                 clk_enable(tspi->clk);
266
267         tspi->cur_speed = speed;
268
269         val = spi_tegra_readl(tspi, SLINK_COMMAND2);
270         val &= ~SLINK_SS_EN_CS(~0) | SLINK_RXEN | SLINK_TXEN;
271         if (t->rx_buf)
272                 val |= SLINK_RXEN;
273         if (t->tx_buf)
274                 val |= SLINK_TXEN;
275         val |= SLINK_SS_EN_CS(spi->chip_select);
276         val |= SLINK_SPIE;
277         val |= SLINK_SS_SETUP(3);
278         spi_tegra_writel(tspi, val, SLINK_COMMAND2);
279
280         val = spi_tegra_readl(tspi, SLINK_COMMAND);
281         val &= ~SLINK_BIT_LENGTH(~0);
282         val |= SLINK_BIT_LENGTH(bits_per_word - 1);
283
284         /* FIXME: should probably control CS manually so that we can be sure
285          * it does not go low between transfer and to support delay_usecs
286          * correctly.
287          */
288         val &= ~SLINK_IDLE_SCLK_MASK & ~SLINK_CK_SDA & ~SLINK_CS_SW;
289
290         if (spi->mode & SPI_CPHA)
291                 val |= SLINK_CK_SDA;
292
293         if (spi->mode & SPI_CPOL)
294                 val |= SLINK_IDLE_SCLK_DRIVE_HIGH;
295         else
296                 val |= SLINK_IDLE_SCLK_DRIVE_LOW;
297
298         val |= SLINK_M_S;
299
300         spi_tegra_writel(tspi, val, SLINK_COMMAND);
301
302         spi_tegra_writel(tspi, SLINK_RX_FLUSH | SLINK_TX_FLUSH, SLINK_STATUS);
303
304         tspi->cur = t;
305         tspi->cur_pos = 0;
306         tspi->cur_len = spi_tegra_fill_tx_fifo(tspi, t);
307
308         spi_tegra_go(tspi);
309 }
310
311 static void spi_tegra_start_message(struct spi_device *spi,
312                                     struct spi_message *m)
313 {
314         struct spi_transfer *t;
315
316         m->actual_length = 0;
317         m->status = 0;
318
319         t = list_first_entry(&m->transfers, struct spi_transfer, transfer_list);
320         spi_tegra_start_transfer(spi, t);
321 }
322
323 static void tegra_spi_rx_dma_complete(struct tegra_dma_req *req)
324 {
325         struct spi_tegra_data *tspi = req->dev;
326         unsigned long flags;
327         struct spi_message *m;
328         struct spi_device *spi;
329         int timeout = 0;
330         unsigned long val;
331
332         /* the SPI controller may come back with both the BSY and RDY bits
333          * set.  In this case we need to wait for the BSY bit to clear so
334          * that we are sure the DMA is finished.  1000 reads was empirically
335          * determined to be long enough.
336          */
337         while (timeout++ < 1000) {
338                 if (!(spi_tegra_readl(tspi, SLINK_STATUS) & SLINK_BSY))
339                         break;
340         }
341
342         spin_lock_irqsave(&tspi->lock, flags);
343
344         val = spi_tegra_readl(tspi, SLINK_STATUS);
345         val |= SLINK_RDY;
346         spi_tegra_writel(tspi, val, SLINK_STATUS);
347
348         m = list_first_entry(&tspi->queue, struct spi_message, queue);
349
350         if (timeout >= 1000)
351                 m->status = -EIO;
352
353         spi = m->state;
354
355         tspi->cur_pos += spi_tegra_drain_rx_fifo(tspi, tspi->cur);
356         m->actual_length += tspi->cur_pos;
357
358         if (tspi->cur_pos < tspi->cur->len) {
359                 tspi->cur_len = spi_tegra_fill_tx_fifo(tspi, tspi->cur);
360                 spi_tegra_go(tspi);
361         } else if (!list_is_last(&tspi->cur->transfer_list,
362                                  &m->transfers)) {
363                 tspi->cur =  list_first_entry(&tspi->cur->transfer_list,
364                                               struct spi_transfer,
365                                               transfer_list);
366                 spi_tegra_start_transfer(spi, tspi->cur);
367         } else {
368                 list_del(&m->queue);
369
370                 m->complete(m->context);
371
372                 if (!list_empty(&tspi->queue)) {
373                         m = list_first_entry(&tspi->queue, struct spi_message,
374                                              queue);
375                         spi = m->state;
376                         spi_tegra_start_message(spi, m);
377                 } else {
378                         clk_disable(tspi->clk);
379                         tspi->cur_speed = 0;
380                 }
381         }
382
383         spin_unlock_irqrestore(&tspi->lock, flags);
384 }
385
386 static int spi_tegra_setup(struct spi_device *spi)
387 {
388         struct spi_tegra_data *tspi = spi_master_get_devdata(spi->master);
389         unsigned long cs_bit;
390         unsigned long val;
391         unsigned long flags;
392
393         dev_dbg(&spi->dev, "setup %d bpw, %scpol, %scpha, %dHz\n",
394                 spi->bits_per_word,
395                 spi->mode & SPI_CPOL ? "" : "~",
396                 spi->mode & SPI_CPHA ? "" : "~",
397                 spi->max_speed_hz);
398
399
400         switch (spi->chip_select) {
401         case 0:
402                 cs_bit = SLINK_CS_POLARITY;
403                 break;
404
405         case 1:
406                 cs_bit = SLINK_CS_POLARITY1;
407                 break;
408
409         case 2:
410                 cs_bit = SLINK_CS_POLARITY2;
411                 break;
412
413         case 4:
414                 cs_bit = SLINK_CS_POLARITY3;
415                 break;
416
417         default:
418                 return -EINVAL;
419         }
420
421         spin_lock_irqsave(&tspi->lock, flags);
422
423         val = spi_tegra_readl(tspi, SLINK_COMMAND);
424         if (spi->mode & SPI_CS_HIGH)
425                 val |= cs_bit;
426         else
427                 val &= ~cs_bit;
428         spi_tegra_writel(tspi, val, SLINK_COMMAND);
429
430         spin_unlock_irqrestore(&tspi->lock, flags);
431
432         return 0;
433 }
434
435 static int spi_tegra_transfer(struct spi_device *spi, struct spi_message *m)
436 {
437         struct spi_tegra_data *tspi = spi_master_get_devdata(spi->master);
438         struct spi_transfer *t;
439         unsigned long flags;
440         int was_empty;
441
442         if (list_empty(&m->transfers) || !m->complete)
443                 return -EINVAL;
444
445         list_for_each_entry(t, &m->transfers, transfer_list) {
446                 if (t->bits_per_word < 0 || t->bits_per_word > 32)
447                         return -EINVAL;
448
449                 if (t->len == 0)
450                         return -EINVAL;
451
452                 if (!t->rx_buf && !t->tx_buf)
453                         return -EINVAL;
454         }
455
456         spin_lock_irqsave(&tspi->lock, flags);
457
458         if (WARN_ON(tspi->is_suspended)) {
459                 spin_unlock_irqrestore(&tspi->lock, flags);
460                 return -EBUSY;
461         }
462
463         m->state = spi;
464
465         was_empty = list_empty(&tspi->queue);
466         list_add_tail(&m->queue, &tspi->queue);
467
468         if (was_empty)
469                 spi_tegra_start_message(spi, m);
470
471         spin_unlock_irqrestore(&tspi->lock, flags);
472
473         return 0;
474 }
475
476 static int __init spi_tegra_probe(struct platform_device *pdev)
477 {
478         struct spi_master       *master;
479         struct spi_tegra_data   *tspi;
480         struct resource         *r;
481         int ret;
482
483         master = spi_alloc_master(&pdev->dev, sizeof *tspi);
484         if (master == NULL) {
485                 dev_err(&pdev->dev, "master allocation failed\n");
486                 return -ENOMEM;
487         }
488
489         /* the spi->mode bits understood by this driver: */
490         master->mode_bits = SPI_CPOL | SPI_CPHA | SPI_CS_HIGH;
491
492         master->bus_num = pdev->id;
493
494         master->setup = spi_tegra_setup;
495         master->transfer = spi_tegra_transfer;
496         master->num_chipselect = 4;
497
498         dev_set_drvdata(&pdev->dev, master);
499         tspi = spi_master_get_devdata(master);
500         tspi->master = master;
501         tspi->pdev = pdev;
502         spin_lock_init(&tspi->lock);
503
504         r = platform_get_resource(pdev, IORESOURCE_MEM, 0);
505         if (r == NULL) {
506                 ret = -ENODEV;
507                 goto err0;
508         }
509
510         if (!request_mem_region(r->start, resource_size(r),
511                                 dev_name(&pdev->dev))) {
512                 ret = -EBUSY;
513                 goto err0;
514         }
515
516         tspi->phys = r->start;
517         tspi->base = ioremap(r->start, resource_size(r));
518         if (!tspi->base) {
519                 dev_err(&pdev->dev, "can't ioremap iomem\n");
520                 ret = -ENOMEM;
521                 goto err1;
522         }
523
524         tspi->clk = clk_get(&pdev->dev, NULL);
525         if (IS_ERR(tspi->clk)) {
526                 dev_err(&pdev->dev, "can not get clock\n");
527                 ret = PTR_ERR(tspi->clk);
528                 goto err2;
529         }
530
531         INIT_LIST_HEAD(&tspi->queue);
532
533         tspi->rx_dma = tegra_dma_allocate_channel(TEGRA_DMA_MODE_ONESHOT);
534         if (!tspi->rx_dma) {
535                 dev_err(&pdev->dev, "can not allocate rx dma channel\n");
536                 ret = -ENODEV;
537                 goto err3;
538         }
539
540         tspi->rx_bb = dma_alloc_coherent(&pdev->dev, sizeof(u32) * BB_LEN,
541                                          &tspi->rx_bb_phys, GFP_KERNEL);
542         if (!tspi->rx_bb) {
543                 dev_err(&pdev->dev, "can not allocate rx bounce buffer\n");
544                 ret = -ENOMEM;
545                 goto err4;
546         }
547
548         tspi->rx_dma_req.complete = tegra_spi_rx_dma_complete;
549         tspi->rx_dma_req.to_memory = 1;
550         tspi->rx_dma_req.dest_addr = tspi->rx_bb_phys;
551         tspi->rx_dma_req.dest_bus_width = 32;
552         tspi->rx_dma_req.source_addr = tspi->phys + SLINK_RX_FIFO;
553         tspi->rx_dma_req.source_bus_width = 32;
554         tspi->rx_dma_req.source_wrap = 4;
555         tspi->rx_dma_req.req_sel = spi_tegra_req_sels[pdev->id];
556         tspi->rx_dma_req.dev = tspi;
557
558         master->dev.of_node = pdev->dev.of_node;
559         ret = spi_register_master(master);
560
561         if (ret < 0)
562                 goto err5;
563
564         return ret;
565
566 err5:
567         dma_free_coherent(&pdev->dev, sizeof(u32) * BB_LEN,
568                           tspi->rx_bb, tspi->rx_bb_phys);
569 err4:
570         tegra_dma_free_channel(tspi->rx_dma);
571 err3:
572         clk_put(tspi->clk);
573 err2:
574         iounmap(tspi->base);
575 err1:
576         release_mem_region(r->start, resource_size(r));
577 err0:
578         spi_master_put(master);
579         return ret;
580 }
581
582 static int __devexit spi_tegra_remove(struct platform_device *pdev)
583 {
584         struct spi_master       *master;
585         struct spi_tegra_data   *tspi;
586         struct resource         *r;
587
588         master = dev_get_drvdata(&pdev->dev);
589         tspi = spi_master_get_devdata(master);
590
591         spi_unregister_master(master);
592         tegra_dma_free_channel(tspi->rx_dma);
593
594         dma_free_coherent(&pdev->dev, sizeof(u32) * BB_LEN,
595                           tspi->rx_bb, tspi->rx_bb_phys);
596
597         clk_put(tspi->clk);
598         iounmap(tspi->base);
599
600         r = platform_get_resource(pdev, IORESOURCE_MEM, 0);
601         release_mem_region(r->start, resource_size(r));
602
603         return 0;
604 }
605
606 #ifdef CONFIG_PM
607 static int spi_tegra_suspend(struct platform_device *pdev, pm_message_t state)
608 {
609         struct spi_master       *master;
610         struct spi_tegra_data   *tspi;
611         unsigned long           flags;
612         unsigned                limit = 500;
613
614         master = dev_get_drvdata(&pdev->dev);
615         tspi = spi_master_get_devdata(master);
616         spin_lock_irqsave(&tspi->lock, flags);
617         tspi->is_suspended = true;
618         WARN_ON(!list_empty(&tspi->queue));
619
620         while (!list_empty(&tspi->queue) && limit--) {
621                 spin_unlock_irqrestore(&tspi->lock, flags);
622                 msleep(10);
623                 spin_lock_irqsave(&tspi->lock, flags);
624         }
625
626         tspi->save_slink_cmd = spi_tegra_readl(tspi, SLINK_COMMAND);
627         spin_unlock_irqrestore(&tspi->lock, flags);
628         return 0;
629 }
630
631 static int spi_tegra_resume(struct platform_device *pdev)
632 {
633         struct spi_master       *master;
634         struct spi_tegra_data   *tspi;
635         unsigned long           flags;
636
637         master = dev_get_drvdata(&pdev->dev);
638         tspi = spi_master_get_devdata(master);
639         spin_lock_irqsave(&tspi->lock, flags);
640         clk_enable(tspi->clk);
641         spi_tegra_writel(tspi, tspi->save_slink_cmd, SLINK_COMMAND);
642         clk_disable(tspi->clk);
643         tspi->cur_speed = 0;
644         tspi->is_suspended = false;
645         spin_unlock_irqrestore(&tspi->lock, flags);
646         return 0;
647 }
648 #endif
649
650 MODULE_ALIAS("platform:spi_tegra");
651
652 #ifdef CONFIG_OF
653 static struct of_device_id spi_tegra_of_match_table[] __devinitdata = {
654         { .compatible = "nvidia,tegra20-spi", },
655         {}
656 };
657 MODULE_DEVICE_TABLE(of, spi_tegra_of_match_table);
658 #else /* CONFIG_OF */
659 #define spi_tegra_of_match_table NULL
660 #endif /* CONFIG_OF */
661
662 static struct platform_driver spi_tegra_driver = {
663         .driver = {
664                 .name =         "spi_tegra",
665                 .owner =        THIS_MODULE,
666                 .of_match_table = spi_tegra_of_match_table,
667         },
668         .remove =       __devexit_p(spi_tegra_remove),
669 #ifdef CONFIG_PM
670         .suspend =      spi_tegra_suspend,
671         .resume  =      spi_tegra_resume,
672 #endif
673 };
674
675 static int __init spi_tegra_init(void)
676 {
677         return platform_driver_probe(&spi_tegra_driver, spi_tegra_probe);
678 }
679 module_init(spi_tegra_init);
680
681 static void __exit spi_tegra_exit(void)
682 {
683         platform_driver_unregister(&spi_tegra_driver);
684 }
685 module_exit(spi_tegra_exit);
686
687 MODULE_LICENSE("GPL");