[SCSI] lpfc 8.3.12: T10-PI/DIF changes
[linux-2.6.git] / drivers / scsi / lpfc / lpfc_hw.h
1 /*******************************************************************
2  * This file is part of the Emulex Linux Device Driver for         *
3  * Fibre Channel Host Bus Adapters.                                *
4  * Copyright (C) 2004-2010 Emulex.  All rights reserved.           *
5  * EMULEX and SLI are trademarks of Emulex.                        *
6  * www.emulex.com                                                  *
7  *                                                                 *
8  * This program is free software; you can redistribute it and/or   *
9  * modify it under the terms of version 2 of the GNU General       *
10  * Public License as published by the Free Software Foundation.    *
11  * This program is distributed in the hope that it will be useful. *
12  * ALL EXPRESS OR IMPLIED CONDITIONS, REPRESENTATIONS AND          *
13  * WARRANTIES, INCLUDING ANY IMPLIED WARRANTY OF MERCHANTABILITY,  *
14  * FITNESS FOR A PARTICULAR PURPOSE, OR NON-INFRINGEMENT, ARE      *
15  * DISCLAIMED, EXCEPT TO THE EXTENT THAT SUCH DISCLAIMERS ARE HELD *
16  * TO BE LEGALLY INVALID.  See the GNU General Public License for  *
17  * more details, a copy of which can be found in the file COPYING  *
18  * included with this package.                                     *
19  *******************************************************************/
20
21 #define FDMI_DID        0xfffffaU
22 #define NameServer_DID  0xfffffcU
23 #define SCR_DID         0xfffffdU
24 #define Fabric_DID      0xfffffeU
25 #define Bcast_DID       0xffffffU
26 #define Mask_DID        0xffffffU
27 #define CT_DID_MASK     0xffff00U
28 #define Fabric_DID_MASK 0xfff000U
29 #define WELL_KNOWN_DID_MASK 0xfffff0U
30
31 #define PT2PT_LocalID   1
32 #define PT2PT_RemoteID  2
33
34 #define FF_DEF_EDTOV          2000      /* Default E_D_TOV (2000ms) */
35 #define FF_DEF_ALTOV            15      /* Default AL_TIME (15ms) */
36 #define FF_DEF_RATOV             2      /* Default RA_TOV (2s) */
37 #define FF_DEF_ARBTOV         1900      /* Default ARB_TOV (1900ms) */
38
39 #define LPFC_BUF_RING0        64        /* Number of buffers to post to RING
40                                            0 */
41
42 #define FCELSSIZE             1024      /* maximum ELS transfer size */
43
44 #define LPFC_FCP_RING            0      /* ring 0 for FCP initiator commands */
45 #define LPFC_EXTRA_RING          1      /* ring 1 for other protocols */
46 #define LPFC_ELS_RING            2      /* ring 2 for ELS commands */
47 #define LPFC_FCP_NEXT_RING       3
48
49 #define SLI2_IOCB_CMD_R0_ENTRIES    172 /* SLI-2 FCP command ring entries */
50 #define SLI2_IOCB_RSP_R0_ENTRIES    134 /* SLI-2 FCP response ring entries */
51 #define SLI2_IOCB_CMD_R1_ENTRIES      4 /* SLI-2 extra command ring entries */
52 #define SLI2_IOCB_RSP_R1_ENTRIES      4 /* SLI-2 extra response ring entries */
53 #define SLI2_IOCB_CMD_R1XTRA_ENTRIES 36 /* SLI-2 extra FCP cmd ring entries */
54 #define SLI2_IOCB_RSP_R1XTRA_ENTRIES 52 /* SLI-2 extra FCP rsp ring entries */
55 #define SLI2_IOCB_CMD_R2_ENTRIES     20 /* SLI-2 ELS command ring entries */
56 #define SLI2_IOCB_RSP_R2_ENTRIES     20 /* SLI-2 ELS response ring entries */
57 #define SLI2_IOCB_CMD_R3_ENTRIES      0
58 #define SLI2_IOCB_RSP_R3_ENTRIES      0
59 #define SLI2_IOCB_CMD_R3XTRA_ENTRIES 24
60 #define SLI2_IOCB_RSP_R3XTRA_ENTRIES 32
61
62 #define SLI2_IOCB_CMD_SIZE      32
63 #define SLI2_IOCB_RSP_SIZE      32
64 #define SLI3_IOCB_CMD_SIZE      128
65 #define SLI3_IOCB_RSP_SIZE      64
66
67
68 /* vendor ID used in SCSI netlink calls */
69 #define LPFC_NL_VENDOR_ID (SCSI_NL_VID_TYPE_PCI | PCI_VENDOR_ID_EMULEX)
70
71 /* Common Transport structures and definitions */
72
73 union CtRevisionId {
74         /* Structure is in Big Endian format */
75         struct {
76                 uint32_t Revision:8;
77                 uint32_t InId:24;
78         } bits;
79         uint32_t word;
80 };
81
82 union CtCommandResponse {
83         /* Structure is in Big Endian format */
84         struct {
85                 uint32_t CmdRsp:16;
86                 uint32_t Size:16;
87         } bits;
88         uint32_t word;
89 };
90
91 #define FC4_FEATURE_INIT 0x2
92 #define FC4_FEATURE_TARGET 0x1
93
94 struct lpfc_sli_ct_request {
95         /* Structure is in Big Endian format */
96         union CtRevisionId RevisionId;
97         uint8_t FsType;
98         uint8_t FsSubType;
99         uint8_t Options;
100         uint8_t Rsrvd1;
101         union CtCommandResponse CommandResponse;
102         uint8_t Rsrvd2;
103         uint8_t ReasonCode;
104         uint8_t Explanation;
105         uint8_t VendorUnique;
106
107         union {
108                 uint32_t PortID;
109                 struct gid {
110                         uint8_t PortType;       /* for GID_PT requests */
111                         uint8_t DomainScope;
112                         uint8_t AreaScope;
113                         uint8_t Fc4Type;        /* for GID_FT requests */
114                 } gid;
115                 struct rft {
116                         uint32_t PortId;        /* For RFT_ID requests */
117
118 #ifdef __BIG_ENDIAN_BITFIELD
119                         uint32_t rsvd0:16;
120                         uint32_t rsvd1:7;
121                         uint32_t fcpReg:1;      /* Type 8 */
122                         uint32_t rsvd2:2;
123                         uint32_t ipReg:1;       /* Type 5 */
124                         uint32_t rsvd3:5;
125 #else   /*  __LITTLE_ENDIAN_BITFIELD */
126                         uint32_t rsvd0:16;
127                         uint32_t fcpReg:1;      /* Type 8 */
128                         uint32_t rsvd1:7;
129                         uint32_t rsvd3:5;
130                         uint32_t ipReg:1;       /* Type 5 */
131                         uint32_t rsvd2:2;
132 #endif
133
134                         uint32_t rsvd[7];
135                 } rft;
136                 struct rnn {
137                         uint32_t PortId;        /* For RNN_ID requests */
138                         uint8_t wwnn[8];
139                 } rnn;
140                 struct rsnn {   /* For RSNN_ID requests */
141                         uint8_t wwnn[8];
142                         uint8_t len;
143                         uint8_t symbname[255];
144                 } rsnn;
145                 struct da_id { /* For DA_ID requests */
146                         uint32_t port_id;
147                 } da_id;
148                 struct rspn {   /* For RSPN_ID requests */
149                         uint32_t PortId;
150                         uint8_t len;
151                         uint8_t symbname[255];
152                 } rspn;
153                 struct gff {
154                         uint32_t PortId;
155                 } gff;
156                 struct gff_acc {
157                         uint8_t fbits[128];
158                 } gff_acc;
159 #define FCP_TYPE_FEATURE_OFFSET 7
160                 struct rff {
161                         uint32_t PortId;
162                         uint8_t reserved[2];
163                         uint8_t fbits;
164                         uint8_t type_code;     /* type=8 for FCP */
165                 } rff;
166         } un;
167 };
168
169 #define  SLI_CT_REVISION        1
170 #define  GID_REQUEST_SZ   (offsetof(struct lpfc_sli_ct_request, un) + \
171                            sizeof(struct gid))
172 #define  GFF_REQUEST_SZ   (offsetof(struct lpfc_sli_ct_request, un) + \
173                            sizeof(struct gff))
174 #define  RFT_REQUEST_SZ   (offsetof(struct lpfc_sli_ct_request, un) + \
175                            sizeof(struct rft))
176 #define  RFF_REQUEST_SZ   (offsetof(struct lpfc_sli_ct_request, un) + \
177                            sizeof(struct rff))
178 #define  RNN_REQUEST_SZ   (offsetof(struct lpfc_sli_ct_request, un) + \
179                            sizeof(struct rnn))
180 #define  RSNN_REQUEST_SZ  (offsetof(struct lpfc_sli_ct_request, un) + \
181                            sizeof(struct rsnn))
182 #define DA_ID_REQUEST_SZ (offsetof(struct lpfc_sli_ct_request, un) + \
183                           sizeof(struct da_id))
184 #define  RSPN_REQUEST_SZ  (offsetof(struct lpfc_sli_ct_request, un) + \
185                            sizeof(struct rspn))
186
187 /*
188  * FsType Definitions
189  */
190
191 #define  SLI_CT_MANAGEMENT_SERVICE        0xFA
192 #define  SLI_CT_TIME_SERVICE              0xFB
193 #define  SLI_CT_DIRECTORY_SERVICE         0xFC
194 #define  SLI_CT_FABRIC_CONTROLLER_SERVICE 0xFD
195
196 /*
197  * Directory Service Subtypes
198  */
199
200 #define  SLI_CT_DIRECTORY_NAME_SERVER     0x02
201
202 /*
203  * Response Codes
204  */
205
206 #define  SLI_CT_RESPONSE_FS_RJT           0x8001
207 #define  SLI_CT_RESPONSE_FS_ACC           0x8002
208
209 /*
210  * Reason Codes
211  */
212
213 #define  SLI_CT_NO_ADDITIONAL_EXPL        0x0
214 #define  SLI_CT_INVALID_COMMAND           0x01
215 #define  SLI_CT_INVALID_VERSION           0x02
216 #define  SLI_CT_LOGICAL_ERROR             0x03
217 #define  SLI_CT_INVALID_IU_SIZE           0x04
218 #define  SLI_CT_LOGICAL_BUSY              0x05
219 #define  SLI_CT_PROTOCOL_ERROR            0x07
220 #define  SLI_CT_UNABLE_TO_PERFORM_REQ     0x09
221 #define  SLI_CT_REQ_NOT_SUPPORTED         0x0b
222 #define  SLI_CT_HBA_INFO_NOT_REGISTERED   0x10
223 #define  SLI_CT_MULTIPLE_HBA_ATTR_OF_SAME_TYPE  0x11
224 #define  SLI_CT_INVALID_HBA_ATTR_BLOCK_LEN      0x12
225 #define  SLI_CT_HBA_ATTR_NOT_PRESENT      0x13
226 #define  SLI_CT_PORT_INFO_NOT_REGISTERED  0x20
227 #define  SLI_CT_MULTIPLE_PORT_ATTR_OF_SAME_TYPE 0x21
228 #define  SLI_CT_INVALID_PORT_ATTR_BLOCK_LEN     0x22
229 #define  SLI_CT_VENDOR_UNIQUE             0xff
230
231 /*
232  * Name Server SLI_CT_UNABLE_TO_PERFORM_REQ Explanations
233  */
234
235 #define  SLI_CT_NO_PORT_ID                0x01
236 #define  SLI_CT_NO_PORT_NAME              0x02
237 #define  SLI_CT_NO_NODE_NAME              0x03
238 #define  SLI_CT_NO_CLASS_OF_SERVICE       0x04
239 #define  SLI_CT_NO_IP_ADDRESS             0x05
240 #define  SLI_CT_NO_IPA                    0x06
241 #define  SLI_CT_NO_FC4_TYPES              0x07
242 #define  SLI_CT_NO_SYMBOLIC_PORT_NAME     0x08
243 #define  SLI_CT_NO_SYMBOLIC_NODE_NAME     0x09
244 #define  SLI_CT_NO_PORT_TYPE              0x0A
245 #define  SLI_CT_ACCESS_DENIED             0x10
246 #define  SLI_CT_INVALID_PORT_ID           0x11
247 #define  SLI_CT_DATABASE_EMPTY            0x12
248
249 /*
250  * Name Server Command Codes
251  */
252
253 #define  SLI_CTNS_GA_NXT      0x0100
254 #define  SLI_CTNS_GPN_ID      0x0112
255 #define  SLI_CTNS_GNN_ID      0x0113
256 #define  SLI_CTNS_GCS_ID      0x0114
257 #define  SLI_CTNS_GFT_ID      0x0117
258 #define  SLI_CTNS_GSPN_ID     0x0118
259 #define  SLI_CTNS_GPT_ID      0x011A
260 #define  SLI_CTNS_GFF_ID      0x011F
261 #define  SLI_CTNS_GID_PN      0x0121
262 #define  SLI_CTNS_GID_NN      0x0131
263 #define  SLI_CTNS_GIP_NN      0x0135
264 #define  SLI_CTNS_GIPA_NN     0x0136
265 #define  SLI_CTNS_GSNN_NN     0x0139
266 #define  SLI_CTNS_GNN_IP      0x0153
267 #define  SLI_CTNS_GIPA_IP     0x0156
268 #define  SLI_CTNS_GID_FT      0x0171
269 #define  SLI_CTNS_GID_PT      0x01A1
270 #define  SLI_CTNS_RPN_ID      0x0212
271 #define  SLI_CTNS_RNN_ID      0x0213
272 #define  SLI_CTNS_RCS_ID      0x0214
273 #define  SLI_CTNS_RFT_ID      0x0217
274 #define  SLI_CTNS_RSPN_ID     0x0218
275 #define  SLI_CTNS_RPT_ID      0x021A
276 #define  SLI_CTNS_RFF_ID      0x021F
277 #define  SLI_CTNS_RIP_NN      0x0235
278 #define  SLI_CTNS_RIPA_NN     0x0236
279 #define  SLI_CTNS_RSNN_NN     0x0239
280 #define  SLI_CTNS_DA_ID       0x0300
281
282 /*
283  * Port Types
284  */
285
286 #define  SLI_CTPT_N_PORT      0x01
287 #define  SLI_CTPT_NL_PORT     0x02
288 #define  SLI_CTPT_FNL_PORT    0x03
289 #define  SLI_CTPT_IP          0x04
290 #define  SLI_CTPT_FCP         0x08
291 #define  SLI_CTPT_NX_PORT     0x7F
292 #define  SLI_CTPT_F_PORT      0x81
293 #define  SLI_CTPT_FL_PORT     0x82
294 #define  SLI_CTPT_E_PORT      0x84
295
296 #define SLI_CT_LAST_ENTRY     0x80000000
297
298 /* Fibre Channel Service Parameter definitions */
299
300 #define FC_PH_4_0   6           /* FC-PH version 4.0 */
301 #define FC_PH_4_1   7           /* FC-PH version 4.1 */
302 #define FC_PH_4_2   8           /* FC-PH version 4.2 */
303 #define FC_PH_4_3   9           /* FC-PH version 4.3 */
304
305 #define FC_PH_LOW   8           /* Lowest supported FC-PH version */
306 #define FC_PH_HIGH  9           /* Highest supported FC-PH version */
307 #define FC_PH3   0x20           /* FC-PH-3 version */
308
309 #define FF_FRAME_SIZE     2048
310
311 struct lpfc_name {
312         union {
313                 struct {
314 #ifdef __BIG_ENDIAN_BITFIELD
315                         uint8_t nameType:4;     /* FC Word 0, bit 28:31 */
316                         uint8_t IEEEextMsn:4;   /* FC Word 0, bit 24:27, bit
317                                                    8:11 of IEEE ext */
318 #else   /*  __LITTLE_ENDIAN_BITFIELD */
319                         uint8_t IEEEextMsn:4;   /* FC Word 0, bit 24:27, bit
320                                                    8:11 of IEEE ext */
321                         uint8_t nameType:4;     /* FC Word 0, bit 28:31 */
322 #endif
323
324 #define NAME_IEEE           0x1 /* IEEE name - nameType */
325 #define NAME_IEEE_EXT       0x2 /* IEEE extended name */
326 #define NAME_FC_TYPE        0x3 /* FC native name type */
327 #define NAME_IP_TYPE        0x4 /* IP address */
328 #define NAME_CCITT_TYPE     0xC
329 #define NAME_CCITT_GR_TYPE  0xE
330                         uint8_t IEEEextLsb;     /* FC Word 0, bit 16:23, IEEE
331                                                    extended Lsb */
332                         uint8_t IEEE[6];        /* FC IEEE address */
333                 } s;
334                 uint8_t wwn[8];
335         } u;
336 };
337
338 struct csp {
339         uint8_t fcphHigh;       /* FC Word 0, byte 0 */
340         uint8_t fcphLow;
341         uint8_t bbCreditMsb;
342         uint8_t bbCreditlsb;    /* FC Word 0, byte 3 */
343
344 #ifdef __BIG_ENDIAN_BITFIELD
345         uint16_t request_multiple_Nport:1;      /* FC Word 1, bit 31 */
346         uint16_t randomOffset:1;        /* FC Word 1, bit 30 */
347         uint16_t response_multiple_NPort:1;     /* FC Word 1, bit 29 */
348         uint16_t fPort:1;       /* FC Word 1, bit 28 */
349         uint16_t altBbCredit:1; /* FC Word 1, bit 27 */
350         uint16_t edtovResolution:1;     /* FC Word 1, bit 26 */
351         uint16_t multicast:1;   /* FC Word 1, bit 25 */
352         uint16_t broadcast:1;   /* FC Word 1, bit 24 */
353
354         uint16_t huntgroup:1;   /* FC Word 1, bit 23 */
355         uint16_t simplex:1;     /* FC Word 1, bit 22 */
356         uint16_t word1Reserved1:3;      /* FC Word 1, bit 21:19 */
357         uint16_t dhd:1;         /* FC Word 1, bit 18 */
358         uint16_t contIncSeqCnt:1;       /* FC Word 1, bit 17 */
359         uint16_t payloadlength:1;       /* FC Word 1, bit 16 */
360 #else   /*  __LITTLE_ENDIAN_BITFIELD */
361         uint16_t broadcast:1;   /* FC Word 1, bit 24 */
362         uint16_t multicast:1;   /* FC Word 1, bit 25 */
363         uint16_t edtovResolution:1;     /* FC Word 1, bit 26 */
364         uint16_t altBbCredit:1; /* FC Word 1, bit 27 */
365         uint16_t fPort:1;       /* FC Word 1, bit 28 */
366         uint16_t response_multiple_NPort:1;     /* FC Word 1, bit 29 */
367         uint16_t randomOffset:1;        /* FC Word 1, bit 30 */
368         uint16_t request_multiple_Nport:1;      /* FC Word 1, bit 31 */
369
370         uint16_t payloadlength:1;       /* FC Word 1, bit 16 */
371         uint16_t contIncSeqCnt:1;       /* FC Word 1, bit 17 */
372         uint16_t dhd:1;         /* FC Word 1, bit 18 */
373         uint16_t word1Reserved1:3;      /* FC Word 1, bit 21:19 */
374         uint16_t simplex:1;     /* FC Word 1, bit 22 */
375         uint16_t huntgroup:1;   /* FC Word 1, bit 23 */
376 #endif
377
378         uint8_t bbRcvSizeMsb;   /* Upper nibble is reserved */
379         uint8_t bbRcvSizeLsb;   /* FC Word 1, byte 3 */
380         union {
381                 struct {
382                         uint8_t word2Reserved1; /* FC Word 2 byte 0 */
383
384                         uint8_t totalConcurrSeq;        /* FC Word 2 byte 1 */
385                         uint8_t roByCategoryMsb;        /* FC Word 2 byte 2 */
386
387                         uint8_t roByCategoryLsb;        /* FC Word 2 byte 3 */
388                 } nPort;
389                 uint32_t r_a_tov;       /* R_A_TOV must be in B.E. format */
390         } w2;
391
392         uint32_t e_d_tov;       /* E_D_TOV must be in B.E. format */
393 };
394
395 struct class_parms {
396 #ifdef __BIG_ENDIAN_BITFIELD
397         uint8_t classValid:1;   /* FC Word 0, bit 31 */
398         uint8_t intermix:1;     /* FC Word 0, bit 30 */
399         uint8_t stackedXparent:1;       /* FC Word 0, bit 29 */
400         uint8_t stackedLockDown:1;      /* FC Word 0, bit 28 */
401         uint8_t seqDelivery:1;  /* FC Word 0, bit 27 */
402         uint8_t word0Reserved1:3;       /* FC Word 0, bit 24:26 */
403 #else   /*  __LITTLE_ENDIAN_BITFIELD */
404         uint8_t word0Reserved1:3;       /* FC Word 0, bit 24:26 */
405         uint8_t seqDelivery:1;  /* FC Word 0, bit 27 */
406         uint8_t stackedLockDown:1;      /* FC Word 0, bit 28 */
407         uint8_t stackedXparent:1;       /* FC Word 0, bit 29 */
408         uint8_t intermix:1;     /* FC Word 0, bit 30 */
409         uint8_t classValid:1;   /* FC Word 0, bit 31 */
410
411 #endif
412
413         uint8_t word0Reserved2; /* FC Word 0, bit 16:23 */
414
415 #ifdef __BIG_ENDIAN_BITFIELD
416         uint8_t iCtlXidReAssgn:2;       /* FC Word 0, Bit 14:15 */
417         uint8_t iCtlInitialPa:2;        /* FC Word 0, bit 12:13 */
418         uint8_t iCtlAck0capable:1;      /* FC Word 0, bit 11 */
419         uint8_t iCtlAckNcapable:1;      /* FC Word 0, bit 10 */
420         uint8_t word0Reserved3:2;       /* FC Word 0, bit  8: 9 */
421 #else   /*  __LITTLE_ENDIAN_BITFIELD */
422         uint8_t word0Reserved3:2;       /* FC Word 0, bit  8: 9 */
423         uint8_t iCtlAckNcapable:1;      /* FC Word 0, bit 10 */
424         uint8_t iCtlAck0capable:1;      /* FC Word 0, bit 11 */
425         uint8_t iCtlInitialPa:2;        /* FC Word 0, bit 12:13 */
426         uint8_t iCtlXidReAssgn:2;       /* FC Word 0, Bit 14:15 */
427 #endif
428
429         uint8_t word0Reserved4; /* FC Word 0, bit  0: 7 */
430
431 #ifdef __BIG_ENDIAN_BITFIELD
432         uint8_t rCtlAck0capable:1;      /* FC Word 1, bit 31 */
433         uint8_t rCtlAckNcapable:1;      /* FC Word 1, bit 30 */
434         uint8_t rCtlXidInterlck:1;      /* FC Word 1, bit 29 */
435         uint8_t rCtlErrorPolicy:2;      /* FC Word 1, bit 27:28 */
436         uint8_t word1Reserved1:1;       /* FC Word 1, bit 26 */
437         uint8_t rCtlCatPerSeq:2;        /* FC Word 1, bit 24:25 */
438 #else   /*  __LITTLE_ENDIAN_BITFIELD */
439         uint8_t rCtlCatPerSeq:2;        /* FC Word 1, bit 24:25 */
440         uint8_t word1Reserved1:1;       /* FC Word 1, bit 26 */
441         uint8_t rCtlErrorPolicy:2;      /* FC Word 1, bit 27:28 */
442         uint8_t rCtlXidInterlck:1;      /* FC Word 1, bit 29 */
443         uint8_t rCtlAckNcapable:1;      /* FC Word 1, bit 30 */
444         uint8_t rCtlAck0capable:1;      /* FC Word 1, bit 31 */
445 #endif
446
447         uint8_t word1Reserved2; /* FC Word 1, bit 16:23 */
448         uint8_t rcvDataSizeMsb; /* FC Word 1, bit  8:15 */
449         uint8_t rcvDataSizeLsb; /* FC Word 1, bit  0: 7 */
450
451         uint8_t concurrentSeqMsb;       /* FC Word 2, bit 24:31 */
452         uint8_t concurrentSeqLsb;       /* FC Word 2, bit 16:23 */
453         uint8_t EeCreditSeqMsb; /* FC Word 2, bit  8:15 */
454         uint8_t EeCreditSeqLsb; /* FC Word 2, bit  0: 7 */
455
456         uint8_t openSeqPerXchgMsb;      /* FC Word 3, bit 24:31 */
457         uint8_t openSeqPerXchgLsb;      /* FC Word 3, bit 16:23 */
458         uint8_t word3Reserved1; /* Fc Word 3, bit  8:15 */
459         uint8_t word3Reserved2; /* Fc Word 3, bit  0: 7 */
460 };
461
462 struct serv_parm {      /* Structure is in Big Endian format */
463         struct csp cmn;
464         struct lpfc_name portName;
465         struct lpfc_name nodeName;
466         struct class_parms cls1;
467         struct class_parms cls2;
468         struct class_parms cls3;
469         struct class_parms cls4;
470         uint8_t vendorVersion[16];
471 };
472
473 /*
474  * Virtual Fabric Tagging Header
475  */
476 struct fc_vft_header {
477          uint32_t word0;
478 #define fc_vft_hdr_r_ctl_SHIFT          24
479 #define fc_vft_hdr_r_ctl_MASK           0xFF
480 #define fc_vft_hdr_r_ctl_WORD           word0
481 #define fc_vft_hdr_ver_SHIFT            22
482 #define fc_vft_hdr_ver_MASK             0x3
483 #define fc_vft_hdr_ver_WORD             word0
484 #define fc_vft_hdr_type_SHIFT           18
485 #define fc_vft_hdr_type_MASK            0xF
486 #define fc_vft_hdr_type_WORD            word0
487 #define fc_vft_hdr_e_SHIFT              16
488 #define fc_vft_hdr_e_MASK               0x1
489 #define fc_vft_hdr_e_WORD               word0
490 #define fc_vft_hdr_priority_SHIFT       13
491 #define fc_vft_hdr_priority_MASK        0x7
492 #define fc_vft_hdr_priority_WORD        word0
493 #define fc_vft_hdr_vf_id_SHIFT          1
494 #define fc_vft_hdr_vf_id_MASK           0xFFF
495 #define fc_vft_hdr_vf_id_WORD           word0
496         uint32_t word1;
497 #define fc_vft_hdr_hopct_SHIFT          24
498 #define fc_vft_hdr_hopct_MASK           0xFF
499 #define fc_vft_hdr_hopct_WORD           word1
500 };
501
502 /*
503  *  Extended Link Service LS_COMMAND codes (Payload Word 0)
504  */
505 #ifdef __BIG_ENDIAN_BITFIELD
506 #define ELS_CMD_MASK      0xffff0000
507 #define ELS_RSP_MASK      0xff000000
508 #define ELS_CMD_LS_RJT    0x01000000
509 #define ELS_CMD_ACC       0x02000000
510 #define ELS_CMD_PLOGI     0x03000000
511 #define ELS_CMD_FLOGI     0x04000000
512 #define ELS_CMD_LOGO      0x05000000
513 #define ELS_CMD_ABTX      0x06000000
514 #define ELS_CMD_RCS       0x07000000
515 #define ELS_CMD_RES       0x08000000
516 #define ELS_CMD_RSS       0x09000000
517 #define ELS_CMD_RSI       0x0A000000
518 #define ELS_CMD_ESTS      0x0B000000
519 #define ELS_CMD_ESTC      0x0C000000
520 #define ELS_CMD_ADVC      0x0D000000
521 #define ELS_CMD_RTV       0x0E000000
522 #define ELS_CMD_RLS       0x0F000000
523 #define ELS_CMD_ECHO      0x10000000
524 #define ELS_CMD_TEST      0x11000000
525 #define ELS_CMD_RRQ       0x12000000
526 #define ELS_CMD_PRLI      0x20100014
527 #define ELS_CMD_PRLO      0x21100014
528 #define ELS_CMD_PRLO_ACC  0x02100014
529 #define ELS_CMD_PDISC     0x50000000
530 #define ELS_CMD_FDISC     0x51000000
531 #define ELS_CMD_ADISC     0x52000000
532 #define ELS_CMD_FARP      0x54000000
533 #define ELS_CMD_FARPR     0x55000000
534 #define ELS_CMD_RPS       0x56000000
535 #define ELS_CMD_RPL       0x57000000
536 #define ELS_CMD_FAN       0x60000000
537 #define ELS_CMD_RSCN      0x61040000
538 #define ELS_CMD_SCR       0x62000000
539 #define ELS_CMD_RNID      0x78000000
540 #define ELS_CMD_LIRR      0x7A000000
541 #else   /*  __LITTLE_ENDIAN_BITFIELD */
542 #define ELS_CMD_MASK      0xffff
543 #define ELS_RSP_MASK      0xff
544 #define ELS_CMD_LS_RJT    0x01
545 #define ELS_CMD_ACC       0x02
546 #define ELS_CMD_PLOGI     0x03
547 #define ELS_CMD_FLOGI     0x04
548 #define ELS_CMD_LOGO      0x05
549 #define ELS_CMD_ABTX      0x06
550 #define ELS_CMD_RCS       0x07
551 #define ELS_CMD_RES       0x08
552 #define ELS_CMD_RSS       0x09
553 #define ELS_CMD_RSI       0x0A
554 #define ELS_CMD_ESTS      0x0B
555 #define ELS_CMD_ESTC      0x0C
556 #define ELS_CMD_ADVC      0x0D
557 #define ELS_CMD_RTV       0x0E
558 #define ELS_CMD_RLS       0x0F
559 #define ELS_CMD_ECHO      0x10
560 #define ELS_CMD_TEST      0x11
561 #define ELS_CMD_RRQ       0x12
562 #define ELS_CMD_PRLI      0x14001020
563 #define ELS_CMD_PRLO      0x14001021
564 #define ELS_CMD_PRLO_ACC  0x14001002
565 #define ELS_CMD_PDISC     0x50
566 #define ELS_CMD_FDISC     0x51
567 #define ELS_CMD_ADISC     0x52
568 #define ELS_CMD_FARP      0x54
569 #define ELS_CMD_FARPR     0x55
570 #define ELS_CMD_RPS       0x56
571 #define ELS_CMD_RPL       0x57
572 #define ELS_CMD_FAN       0x60
573 #define ELS_CMD_RSCN      0x0461
574 #define ELS_CMD_SCR       0x62
575 #define ELS_CMD_RNID      0x78
576 #define ELS_CMD_LIRR      0x7A
577 #endif
578
579 /*
580  *  LS_RJT Payload Definition
581  */
582
583 struct ls_rjt { /* Structure is in Big Endian format */
584         union {
585                 uint32_t lsRjtError;
586                 struct {
587                         uint8_t lsRjtRsvd0;     /* FC Word 0, bit 24:31 */
588
589                         uint8_t lsRjtRsnCode;   /* FC Word 0, bit 16:23 */
590                         /* LS_RJT reason codes */
591 #define LSRJT_INVALID_CMD     0x01
592 #define LSRJT_LOGICAL_ERR     0x03
593 #define LSRJT_LOGICAL_BSY     0x05
594 #define LSRJT_PROTOCOL_ERR    0x07
595 #define LSRJT_UNABLE_TPC      0x09      /* Unable to perform command */
596 #define LSRJT_CMD_UNSUPPORTED 0x0B
597 #define LSRJT_VENDOR_UNIQUE   0xFF      /* See Byte 3 */
598
599                         uint8_t lsRjtRsnCodeExp; /* FC Word 0, bit 8:15 */
600                         /* LS_RJT reason explanation */
601 #define LSEXP_NOTHING_MORE      0x00
602 #define LSEXP_SPARM_OPTIONS     0x01
603 #define LSEXP_SPARM_ICTL        0x03
604 #define LSEXP_SPARM_RCTL        0x05
605 #define LSEXP_SPARM_RCV_SIZE    0x07
606 #define LSEXP_SPARM_CONCUR_SEQ  0x09
607 #define LSEXP_SPARM_CREDIT      0x0B
608 #define LSEXP_INVALID_PNAME     0x0D
609 #define LSEXP_INVALID_NNAME     0x0E
610 #define LSEXP_INVALID_CSP       0x0F
611 #define LSEXP_INVALID_ASSOC_HDR 0x11
612 #define LSEXP_ASSOC_HDR_REQ     0x13
613 #define LSEXP_INVALID_O_SID     0x15
614 #define LSEXP_INVALID_OX_RX     0x17
615 #define LSEXP_CMD_IN_PROGRESS   0x19
616 #define LSEXP_PORT_LOGIN_REQ    0x1E
617 #define LSEXP_INVALID_NPORT_ID  0x1F
618 #define LSEXP_INVALID_SEQ_ID    0x21
619 #define LSEXP_INVALID_XCHG      0x23
620 #define LSEXP_INACTIVE_XCHG     0x25
621 #define LSEXP_RQ_REQUIRED       0x27
622 #define LSEXP_OUT_OF_RESOURCE   0x29
623 #define LSEXP_CANT_GIVE_DATA    0x2A
624 #define LSEXP_REQ_UNSUPPORTED   0x2C
625                         uint8_t vendorUnique;   /* FC Word 0, bit  0: 7 */
626                 } b;
627         } un;
628 };
629
630 /*
631  *  N_Port Login (FLOGO/PLOGO Request) Payload Definition
632  */
633
634 typedef struct _LOGO {          /* Structure is in Big Endian format */
635         union {
636                 uint32_t nPortId32;     /* Access nPortId as a word */
637                 struct {
638                         uint8_t word1Reserved1; /* FC Word 1, bit 31:24 */
639                         uint8_t nPortIdByte0;   /* N_port  ID bit 16:23 */
640                         uint8_t nPortIdByte1;   /* N_port  ID bit  8:15 */
641                         uint8_t nPortIdByte2;   /* N_port  ID bit  0: 7 */
642                 } b;
643         } un;
644         struct lpfc_name portName;      /* N_port name field */
645 } LOGO;
646
647 /*
648  *  FCP Login (PRLI Request / ACC) Payload Definition
649  */
650
651 #define PRLX_PAGE_LEN   0x10
652 #define TPRLO_PAGE_LEN  0x14
653
654 typedef struct _PRLI {          /* Structure is in Big Endian format */
655         uint8_t prliType;       /* FC Parm Word 0, bit 24:31 */
656
657 #define PRLI_FCP_TYPE 0x08
658         uint8_t word0Reserved1; /* FC Parm Word 0, bit 16:23 */
659
660 #ifdef __BIG_ENDIAN_BITFIELD
661         uint8_t origProcAssocV:1;       /* FC Parm Word 0, bit 15 */
662         uint8_t respProcAssocV:1;       /* FC Parm Word 0, bit 14 */
663         uint8_t estabImagePair:1;       /* FC Parm Word 0, bit 13 */
664
665         /*    ACC = imagePairEstablished */
666         uint8_t word0Reserved2:1;       /* FC Parm Word 0, bit 12 */
667         uint8_t acceptRspCode:4;        /* FC Parm Word 0, bit 8:11, ACC ONLY */
668 #else   /*  __LITTLE_ENDIAN_BITFIELD */
669         uint8_t acceptRspCode:4;        /* FC Parm Word 0, bit 8:11, ACC ONLY */
670         uint8_t word0Reserved2:1;       /* FC Parm Word 0, bit 12 */
671         uint8_t estabImagePair:1;       /* FC Parm Word 0, bit 13 */
672         uint8_t respProcAssocV:1;       /* FC Parm Word 0, bit 14 */
673         uint8_t origProcAssocV:1;       /* FC Parm Word 0, bit 15 */
674         /*    ACC = imagePairEstablished */
675 #endif
676
677 #define PRLI_REQ_EXECUTED     0x1       /* acceptRspCode */
678 #define PRLI_NO_RESOURCES     0x2
679 #define PRLI_INIT_INCOMPLETE  0x3
680 #define PRLI_NO_SUCH_PA       0x4
681 #define PRLI_PREDEF_CONFIG    0x5
682 #define PRLI_PARTIAL_SUCCESS  0x6
683 #define PRLI_INVALID_PAGE_CNT 0x7
684         uint8_t word0Reserved3; /* FC Parm Word 0, bit 0:7 */
685
686         uint32_t origProcAssoc; /* FC Parm Word 1, bit 0:31 */
687
688         uint32_t respProcAssoc; /* FC Parm Word 2, bit 0:31 */
689
690         uint8_t word3Reserved1; /* FC Parm Word 3, bit 24:31 */
691         uint8_t word3Reserved2; /* FC Parm Word 3, bit 16:23 */
692
693 #ifdef __BIG_ENDIAN_BITFIELD
694         uint16_t Word3bit15Resved:1;    /* FC Parm Word 3, bit 15 */
695         uint16_t Word3bit14Resved:1;    /* FC Parm Word 3, bit 14 */
696         uint16_t Word3bit13Resved:1;    /* FC Parm Word 3, bit 13 */
697         uint16_t Word3bit12Resved:1;    /* FC Parm Word 3, bit 12 */
698         uint16_t Word3bit11Resved:1;    /* FC Parm Word 3, bit 11 */
699         uint16_t Word3bit10Resved:1;    /* FC Parm Word 3, bit 10 */
700         uint16_t TaskRetryIdReq:1;      /* FC Parm Word 3, bit  9 */
701         uint16_t Retry:1;       /* FC Parm Word 3, bit  8 */
702         uint16_t ConfmComplAllowed:1;   /* FC Parm Word 3, bit  7 */
703         uint16_t dataOverLay:1; /* FC Parm Word 3, bit  6 */
704         uint16_t initiatorFunc:1;       /* FC Parm Word 3, bit  5 */
705         uint16_t targetFunc:1;  /* FC Parm Word 3, bit  4 */
706         uint16_t cmdDataMixEna:1;       /* FC Parm Word 3, bit  3 */
707         uint16_t dataRspMixEna:1;       /* FC Parm Word 3, bit  2 */
708         uint16_t readXferRdyDis:1;      /* FC Parm Word 3, bit  1 */
709         uint16_t writeXferRdyDis:1;     /* FC Parm Word 3, bit  0 */
710 #else   /*  __LITTLE_ENDIAN_BITFIELD */
711         uint16_t Retry:1;       /* FC Parm Word 3, bit  8 */
712         uint16_t TaskRetryIdReq:1;      /* FC Parm Word 3, bit  9 */
713         uint16_t Word3bit10Resved:1;    /* FC Parm Word 3, bit 10 */
714         uint16_t Word3bit11Resved:1;    /* FC Parm Word 3, bit 11 */
715         uint16_t Word3bit12Resved:1;    /* FC Parm Word 3, bit 12 */
716         uint16_t Word3bit13Resved:1;    /* FC Parm Word 3, bit 13 */
717         uint16_t Word3bit14Resved:1;    /* FC Parm Word 3, bit 14 */
718         uint16_t Word3bit15Resved:1;    /* FC Parm Word 3, bit 15 */
719         uint16_t writeXferRdyDis:1;     /* FC Parm Word 3, bit  0 */
720         uint16_t readXferRdyDis:1;      /* FC Parm Word 3, bit  1 */
721         uint16_t dataRspMixEna:1;       /* FC Parm Word 3, bit  2 */
722         uint16_t cmdDataMixEna:1;       /* FC Parm Word 3, bit  3 */
723         uint16_t targetFunc:1;  /* FC Parm Word 3, bit  4 */
724         uint16_t initiatorFunc:1;       /* FC Parm Word 3, bit  5 */
725         uint16_t dataOverLay:1; /* FC Parm Word 3, bit  6 */
726         uint16_t ConfmComplAllowed:1;   /* FC Parm Word 3, bit  7 */
727 #endif
728 } PRLI;
729
730 /*
731  *  FCP Logout (PRLO Request / ACC) Payload Definition
732  */
733
734 typedef struct _PRLO {          /* Structure is in Big Endian format */
735         uint8_t prloType;       /* FC Parm Word 0, bit 24:31 */
736
737 #define PRLO_FCP_TYPE  0x08
738         uint8_t word0Reserved1; /* FC Parm Word 0, bit 16:23 */
739
740 #ifdef __BIG_ENDIAN_BITFIELD
741         uint8_t origProcAssocV:1;       /* FC Parm Word 0, bit 15 */
742         uint8_t respProcAssocV:1;       /* FC Parm Word 0, bit 14 */
743         uint8_t word0Reserved2:2;       /* FC Parm Word 0, bit 12:13 */
744         uint8_t acceptRspCode:4;        /* FC Parm Word 0, bit 8:11, ACC ONLY */
745 #else   /*  __LITTLE_ENDIAN_BITFIELD */
746         uint8_t acceptRspCode:4;        /* FC Parm Word 0, bit 8:11, ACC ONLY */
747         uint8_t word0Reserved2:2;       /* FC Parm Word 0, bit 12:13 */
748         uint8_t respProcAssocV:1;       /* FC Parm Word 0, bit 14 */
749         uint8_t origProcAssocV:1;       /* FC Parm Word 0, bit 15 */
750 #endif
751
752 #define PRLO_REQ_EXECUTED     0x1       /* acceptRspCode */
753 #define PRLO_NO_SUCH_IMAGE    0x4
754 #define PRLO_INVALID_PAGE_CNT 0x7
755
756         uint8_t word0Reserved3; /* FC Parm Word 0, bit 0:7 */
757
758         uint32_t origProcAssoc; /* FC Parm Word 1, bit 0:31 */
759
760         uint32_t respProcAssoc; /* FC Parm Word 2, bit 0:31 */
761
762         uint32_t word3Reserved1;        /* FC Parm Word 3, bit 0:31 */
763 } PRLO;
764
765 typedef struct _ADISC {         /* Structure is in Big Endian format */
766         uint32_t hardAL_PA;
767         struct lpfc_name portName;
768         struct lpfc_name nodeName;
769         uint32_t DID;
770 } ADISC;
771
772 typedef struct _FARP {          /* Structure is in Big Endian format */
773         uint32_t Mflags:8;
774         uint32_t Odid:24;
775 #define FARP_NO_ACTION          0       /* FARP information enclosed, no
776                                            action */
777 #define FARP_MATCH_PORT         0x1     /* Match on Responder Port Name */
778 #define FARP_MATCH_NODE         0x2     /* Match on Responder Node Name */
779 #define FARP_MATCH_IP           0x4     /* Match on IP address, not supported */
780 #define FARP_MATCH_IPV4         0x5     /* Match on IPV4 address, not
781                                            supported */
782 #define FARP_MATCH_IPV6         0x6     /* Match on IPV6 address, not
783                                            supported */
784         uint32_t Rflags:8;
785         uint32_t Rdid:24;
786 #define FARP_REQUEST_PLOGI      0x1     /* Request for PLOGI */
787 #define FARP_REQUEST_FARPR      0x2     /* Request for FARP Response */
788         struct lpfc_name OportName;
789         struct lpfc_name OnodeName;
790         struct lpfc_name RportName;
791         struct lpfc_name RnodeName;
792         uint8_t Oipaddr[16];
793         uint8_t Ripaddr[16];
794 } FARP;
795
796 typedef struct _FAN {           /* Structure is in Big Endian format */
797         uint32_t Fdid;
798         struct lpfc_name FportName;
799         struct lpfc_name FnodeName;
800 } FAN;
801
802 typedef struct _SCR {           /* Structure is in Big Endian format */
803         uint8_t resvd1;
804         uint8_t resvd2;
805         uint8_t resvd3;
806         uint8_t Function;
807 #define  SCR_FUNC_FABRIC     0x01
808 #define  SCR_FUNC_NPORT      0x02
809 #define  SCR_FUNC_FULL       0x03
810 #define  SCR_CLEAR           0xff
811 } SCR;
812
813 typedef struct _RNID_TOP_DISC {
814         struct lpfc_name portName;
815         uint8_t resvd[8];
816         uint32_t unitType;
817 #define RNID_HBA            0x7
818 #define RNID_HOST           0xa
819 #define RNID_DRIVER         0xd
820         uint32_t physPort;
821         uint32_t attachedNodes;
822         uint16_t ipVersion;
823 #define RNID_IPV4           0x1
824 #define RNID_IPV6           0x2
825         uint16_t UDPport;
826         uint8_t ipAddr[16];
827         uint16_t resvd1;
828         uint16_t flags;
829 #define RNID_TD_SUPPORT     0x1
830 #define RNID_LP_VALID       0x2
831 } RNID_TOP_DISC;
832
833 typedef struct _RNID {          /* Structure is in Big Endian format */
834         uint8_t Format;
835 #define RNID_TOPOLOGY_DISC  0xdf
836         uint8_t CommonLen;
837         uint8_t resvd1;
838         uint8_t SpecificLen;
839         struct lpfc_name portName;
840         struct lpfc_name nodeName;
841         union {
842                 RNID_TOP_DISC topologyDisc;     /* topology disc (0xdf) */
843         } un;
844 } RNID;
845
846 typedef struct  _RPS {          /* Structure is in Big Endian format */
847         union {
848                 uint32_t portNum;
849                 struct lpfc_name portName;
850         } un;
851 } RPS;
852
853 typedef struct  _RPS_RSP {      /* Structure is in Big Endian format */
854         uint16_t rsvd1;
855         uint16_t portStatus;
856         uint32_t linkFailureCnt;
857         uint32_t lossSyncCnt;
858         uint32_t lossSignalCnt;
859         uint32_t primSeqErrCnt;
860         uint32_t invalidXmitWord;
861         uint32_t crcCnt;
862 } RPS_RSP;
863
864 typedef struct  _RPL {          /* Structure is in Big Endian format */
865         uint32_t maxsize;
866         uint32_t index;
867 } RPL;
868
869 typedef struct  _PORT_NUM_BLK {
870         uint32_t portNum;
871         uint32_t portID;
872         struct lpfc_name portName;
873 } PORT_NUM_BLK;
874
875 typedef struct  _RPL_RSP {      /* Structure is in Big Endian format */
876         uint32_t listLen;
877         uint32_t index;
878         PORT_NUM_BLK port_num_blk;
879 } RPL_RSP;
880
881 /* This is used for RSCN command */
882 typedef struct _D_ID {          /* Structure is in Big Endian format */
883         union {
884                 uint32_t word;
885                 struct {
886 #ifdef __BIG_ENDIAN_BITFIELD
887                         uint8_t resv;
888                         uint8_t domain;
889                         uint8_t area;
890                         uint8_t id;
891 #else   /*  __LITTLE_ENDIAN_BITFIELD */
892                         uint8_t id;
893                         uint8_t area;
894                         uint8_t domain;
895                         uint8_t resv;
896 #endif
897                 } b;
898         } un;
899 } D_ID;
900
901 #define RSCN_ADDRESS_FORMAT_PORT        0x0
902 #define RSCN_ADDRESS_FORMAT_AREA        0x1
903 #define RSCN_ADDRESS_FORMAT_DOMAIN      0x2
904 #define RSCN_ADDRESS_FORMAT_FABRIC      0x3
905 #define RSCN_ADDRESS_FORMAT_MASK        0x3
906
907 /*
908  *  Structure to define all ELS Payload types
909  */
910
911 typedef struct _ELS_PKT {       /* Structure is in Big Endian format */
912         uint8_t elsCode;        /* FC Word 0, bit 24:31 */
913         uint8_t elsByte1;
914         uint8_t elsByte2;
915         uint8_t elsByte3;
916         union {
917                 struct ls_rjt lsRjt;    /* Payload for LS_RJT ELS response */
918                 struct serv_parm logi;  /* Payload for PLOGI/FLOGI/PDISC/ACC */
919                 LOGO logo;      /* Payload for PLOGO/FLOGO/ACC */
920                 PRLI prli;      /* Payload for PRLI/ACC */
921                 PRLO prlo;      /* Payload for PRLO/ACC */
922                 ADISC adisc;    /* Payload for ADISC/ACC */
923                 FARP farp;      /* Payload for FARP/ACC */
924                 FAN fan;        /* Payload for FAN */
925                 SCR scr;        /* Payload for SCR/ACC */
926                 RNID rnid;      /* Payload for RNID */
927                 uint8_t pad[128 - 4];   /* Pad out to payload of 128 bytes */
928         } un;
929 } ELS_PKT;
930
931 /*
932  * FDMI
933  * HBA MAnagement Operations Command Codes
934  */
935 #define  SLI_MGMT_GRHL     0x100        /* Get registered HBA list */
936 #define  SLI_MGMT_GHAT     0x101        /* Get HBA attributes */
937 #define  SLI_MGMT_GRPL     0x102        /* Get registered Port list */
938 #define  SLI_MGMT_GPAT     0x110        /* Get Port attributes */
939 #define  SLI_MGMT_RHBA     0x200        /* Register HBA */
940 #define  SLI_MGMT_RHAT     0x201        /* Register HBA atttributes */
941 #define  SLI_MGMT_RPRT     0x210        /* Register Port */
942 #define  SLI_MGMT_RPA      0x211        /* Register Port attributes */
943 #define  SLI_MGMT_DHBA     0x300        /* De-register HBA */
944 #define  SLI_MGMT_DPRT     0x310        /* De-register Port */
945
946 /*
947  * Management Service Subtypes
948  */
949 #define  SLI_CT_FDMI_Subtypes     0x10
950
951 /*
952  * HBA Management Service Reject Code
953  */
954 #define  REJECT_CODE             0x9    /* Unable to perform command request */
955
956 /*
957  * HBA Management Service Reject Reason Code
958  * Please refer to the Reason Codes above
959  */
960
961 /*
962  * HBA Attribute Types
963  */
964 #define  NODE_NAME               0x1
965 #define  MANUFACTURER            0x2
966 #define  SERIAL_NUMBER           0x3
967 #define  MODEL                   0x4
968 #define  MODEL_DESCRIPTION       0x5
969 #define  HARDWARE_VERSION        0x6
970 #define  DRIVER_VERSION          0x7
971 #define  OPTION_ROM_VERSION      0x8
972 #define  FIRMWARE_VERSION        0x9
973 #define  OS_NAME_VERSION         0xa
974 #define  MAX_CT_PAYLOAD_LEN      0xb
975
976 /*
977  * Port Attrubute Types
978  */
979 #define  SUPPORTED_FC4_TYPES     0x1
980 #define  SUPPORTED_SPEED         0x2
981 #define  PORT_SPEED              0x3
982 #define  MAX_FRAME_SIZE          0x4
983 #define  OS_DEVICE_NAME          0x5
984 #define  HOST_NAME               0x6
985
986 union AttributesDef {
987         /* Structure is in Big Endian format */
988         struct {
989                 uint32_t AttrType:16;
990                 uint32_t AttrLen:16;
991         } bits;
992         uint32_t word;
993 };
994
995
996 /*
997  * HBA Attribute Entry (8 - 260 bytes)
998  */
999 typedef struct {
1000         union AttributesDef ad;
1001         union {
1002                 uint32_t VendorSpecific;
1003                 uint8_t Manufacturer[64];
1004                 uint8_t SerialNumber[64];
1005                 uint8_t Model[256];
1006                 uint8_t ModelDescription[256];
1007                 uint8_t HardwareVersion[256];
1008                 uint8_t DriverVersion[256];
1009                 uint8_t OptionROMVersion[256];
1010                 uint8_t FirmwareVersion[256];
1011                 struct lpfc_name NodeName;
1012                 uint8_t SupportFC4Types[32];
1013                 uint32_t SupportSpeed;
1014                 uint32_t PortSpeed;
1015                 uint32_t MaxFrameSize;
1016                 uint8_t OsDeviceName[256];
1017                 uint8_t OsNameVersion[256];
1018                 uint32_t MaxCTPayloadLen;
1019                 uint8_t HostName[256];
1020         } un;
1021 } ATTRIBUTE_ENTRY;
1022
1023 /*
1024  * HBA Attribute Block
1025  */
1026 typedef struct {
1027         uint32_t EntryCnt;      /* Number of HBA attribute entries */
1028         ATTRIBUTE_ENTRY Entry;  /* Variable-length array */
1029 } ATTRIBUTE_BLOCK;
1030
1031 /*
1032  * Port Entry
1033  */
1034 typedef struct {
1035         struct lpfc_name PortName;
1036 } PORT_ENTRY;
1037
1038 /*
1039  * HBA Identifier
1040  */
1041 typedef struct {
1042         struct lpfc_name PortName;
1043 } HBA_IDENTIFIER;
1044
1045 /*
1046  * Registered Port List Format
1047  */
1048 typedef struct {
1049         uint32_t EntryCnt;
1050         PORT_ENTRY pe;          /* Variable-length array */
1051 } REG_PORT_LIST;
1052
1053 /*
1054  * Register HBA(RHBA)
1055  */
1056 typedef struct {
1057         HBA_IDENTIFIER hi;
1058         REG_PORT_LIST rpl;      /* variable-length array */
1059 /* ATTRIBUTE_BLOCK   ab; */
1060 } REG_HBA;
1061
1062 /*
1063  * Register HBA Attributes (RHAT)
1064  */
1065 typedef struct {
1066         struct lpfc_name HBA_PortName;
1067         ATTRIBUTE_BLOCK ab;
1068 } REG_HBA_ATTRIBUTE;
1069
1070 /*
1071  * Register Port Attributes (RPA)
1072  */
1073 typedef struct {
1074         struct lpfc_name PortName;
1075         ATTRIBUTE_BLOCK ab;
1076 } REG_PORT_ATTRIBUTE;
1077
1078 /*
1079  * Get Registered HBA List (GRHL) Accept Payload Format
1080  */
1081 typedef struct {
1082         uint32_t HBA__Entry_Cnt; /* Number of Registered HBA Identifiers */
1083         struct lpfc_name HBA_PortName;  /* Variable-length array */
1084 } GRHL_ACC_PAYLOAD;
1085
1086 /*
1087  * Get Registered Port List (GRPL) Accept Payload Format
1088  */
1089 typedef struct {
1090         uint32_t RPL_Entry_Cnt; /* Number of Registered Port Entries */
1091         PORT_ENTRY Reg_Port_Entry[1];   /* Variable-length array */
1092 } GRPL_ACC_PAYLOAD;
1093
1094 /*
1095  * Get Port Attributes (GPAT) Accept Payload Format
1096  */
1097
1098 typedef struct {
1099         ATTRIBUTE_BLOCK pab;
1100 } GPAT_ACC_PAYLOAD;
1101
1102
1103 /*
1104  *  Begin HBA configuration parameters.
1105  *  The PCI configuration register BAR assignments are:
1106  *  BAR0, offset 0x10 - SLIM base memory address
1107  *  BAR1, offset 0x14 - SLIM base memory high address
1108  *  BAR2, offset 0x18 - REGISTER base memory address
1109  *  BAR3, offset 0x1c - REGISTER base memory high address
1110  *  BAR4, offset 0x20 - BIU I/O registers
1111  *  BAR5, offset 0x24 - REGISTER base io high address
1112  */
1113
1114 /* Number of rings currently used and available. */
1115 #define MAX_CONFIGURED_RINGS     3
1116 #define MAX_RINGS                4
1117
1118 /* IOCB / Mailbox is owned by FireFly */
1119 #define OWN_CHIP        1
1120
1121 /* IOCB / Mailbox is owned by Host */
1122 #define OWN_HOST        0
1123
1124 /* Number of 4-byte words in an IOCB. */
1125 #define IOCB_WORD_SZ    8
1126
1127 /* network headers for Dfctl field */
1128 #define FC_NET_HDR      0x20
1129
1130 /* Start FireFly Register definitions */
1131 #define PCI_VENDOR_ID_EMULEX        0x10df
1132 #define PCI_DEVICE_ID_FIREFLY       0x1ae5
1133 #define PCI_DEVICE_ID_PROTEUS_VF    0xe100
1134 #define PCI_DEVICE_ID_PROTEUS_PF    0xe180
1135 #define PCI_DEVICE_ID_SAT_SMB       0xf011
1136 #define PCI_DEVICE_ID_SAT_MID       0xf015
1137 #define PCI_DEVICE_ID_RFLY          0xf095
1138 #define PCI_DEVICE_ID_PFLY          0xf098
1139 #define PCI_DEVICE_ID_LP101         0xf0a1
1140 #define PCI_DEVICE_ID_TFLY          0xf0a5
1141 #define PCI_DEVICE_ID_BSMB          0xf0d1
1142 #define PCI_DEVICE_ID_BMID          0xf0d5
1143 #define PCI_DEVICE_ID_ZSMB          0xf0e1
1144 #define PCI_DEVICE_ID_ZMID          0xf0e5
1145 #define PCI_DEVICE_ID_NEPTUNE       0xf0f5
1146 #define PCI_DEVICE_ID_NEPTUNE_SCSP  0xf0f6
1147 #define PCI_DEVICE_ID_NEPTUNE_DCSP  0xf0f7
1148 #define PCI_DEVICE_ID_SAT           0xf100
1149 #define PCI_DEVICE_ID_SAT_SCSP      0xf111
1150 #define PCI_DEVICE_ID_SAT_DCSP      0xf112
1151 #define PCI_DEVICE_ID_SUPERFLY      0xf700
1152 #define PCI_DEVICE_ID_DRAGONFLY     0xf800
1153 #define PCI_DEVICE_ID_CENTAUR       0xf900
1154 #define PCI_DEVICE_ID_PEGASUS       0xf980
1155 #define PCI_DEVICE_ID_THOR          0xfa00
1156 #define PCI_DEVICE_ID_VIPER         0xfb00
1157 #define PCI_DEVICE_ID_LP10000S      0xfc00
1158 #define PCI_DEVICE_ID_LP11000S      0xfc10
1159 #define PCI_DEVICE_ID_LPE11000S     0xfc20
1160 #define PCI_DEVICE_ID_SAT_S         0xfc40
1161 #define PCI_DEVICE_ID_PROTEUS_S     0xfc50
1162 #define PCI_DEVICE_ID_HELIOS        0xfd00
1163 #define PCI_DEVICE_ID_HELIOS_SCSP   0xfd11
1164 #define PCI_DEVICE_ID_HELIOS_DCSP   0xfd12
1165 #define PCI_DEVICE_ID_ZEPHYR        0xfe00
1166 #define PCI_DEVICE_ID_HORNET        0xfe05
1167 #define PCI_DEVICE_ID_ZEPHYR_SCSP   0xfe11
1168 #define PCI_DEVICE_ID_ZEPHYR_DCSP   0xfe12
1169 #define PCI_VENDOR_ID_SERVERENGINE  0x19a2
1170 #define PCI_DEVICE_ID_TIGERSHARK    0x0704
1171 #define PCI_DEVICE_ID_TOMCAT        0x0714
1172 #define PCI_DEVICE_ID_FALCON        0xf180
1173
1174 #define JEDEC_ID_ADDRESS            0x0080001c
1175 #define FIREFLY_JEDEC_ID            0x1ACC
1176 #define SUPERFLY_JEDEC_ID           0x0020
1177 #define DRAGONFLY_JEDEC_ID          0x0021
1178 #define DRAGONFLY_V2_JEDEC_ID       0x0025
1179 #define CENTAUR_2G_JEDEC_ID         0x0026
1180 #define CENTAUR_1G_JEDEC_ID         0x0028
1181 #define PEGASUS_ORION_JEDEC_ID      0x0036
1182 #define PEGASUS_JEDEC_ID            0x0038
1183 #define THOR_JEDEC_ID               0x0012
1184 #define HELIOS_JEDEC_ID             0x0364
1185 #define ZEPHYR_JEDEC_ID             0x0577
1186 #define VIPER_JEDEC_ID              0x4838
1187 #define SATURN_JEDEC_ID             0x1004
1188 #define HORNET_JDEC_ID              0x2057706D
1189
1190 #define JEDEC_ID_MASK               0x0FFFF000
1191 #define JEDEC_ID_SHIFT              12
1192 #define FC_JEDEC_ID(id)             ((id & JEDEC_ID_MASK) >> JEDEC_ID_SHIFT)
1193
1194 typedef struct {                /* FireFly BIU registers */
1195         uint32_t hostAtt;       /* See definitions for Host Attention
1196                                    register */
1197         uint32_t chipAtt;       /* See definitions for Chip Attention
1198                                    register */
1199         uint32_t hostStatus;    /* See definitions for Host Status register */
1200         uint32_t hostControl;   /* See definitions for Host Control register */
1201         uint32_t buiConfig;     /* See definitions for BIU configuration
1202                                    register */
1203 } FF_REGS;
1204
1205 /* IO Register size in bytes */
1206 #define FF_REG_AREA_SIZE       256
1207
1208 /* Host Attention Register */
1209
1210 #define HA_REG_OFFSET  0        /* Byte offset from register base address */
1211
1212 #define HA_R0RE_REQ    0x00000001       /* Bit  0 */
1213 #define HA_R0CE_RSP    0x00000002       /* Bit  1 */
1214 #define HA_R0ATT       0x00000008       /* Bit  3 */
1215 #define HA_R1RE_REQ    0x00000010       /* Bit  4 */
1216 #define HA_R1CE_RSP    0x00000020       /* Bit  5 */
1217 #define HA_R1ATT       0x00000080       /* Bit  7 */
1218 #define HA_R2RE_REQ    0x00000100       /* Bit  8 */
1219 #define HA_R2CE_RSP    0x00000200       /* Bit  9 */
1220 #define HA_R2ATT       0x00000800       /* Bit 11 */
1221 #define HA_R3RE_REQ    0x00001000       /* Bit 12 */
1222 #define HA_R3CE_RSP    0x00002000       /* Bit 13 */
1223 #define HA_R3ATT       0x00008000       /* Bit 15 */
1224 #define HA_LATT        0x20000000       /* Bit 29 */
1225 #define HA_MBATT       0x40000000       /* Bit 30 */
1226 #define HA_ERATT       0x80000000       /* Bit 31 */
1227
1228 #define HA_RXRE_REQ    0x00000001       /* Bit  0 */
1229 #define HA_RXCE_RSP    0x00000002       /* Bit  1 */
1230 #define HA_RXATT       0x00000008       /* Bit  3 */
1231 #define HA_RXMASK      0x0000000f
1232
1233 #define HA_R0_CLR_MSK   (HA_R0RE_REQ | HA_R0CE_RSP | HA_R0ATT)
1234 #define HA_R1_CLR_MSK   (HA_R1RE_REQ | HA_R1CE_RSP | HA_R1ATT)
1235 #define HA_R2_CLR_MSK   (HA_R2RE_REQ | HA_R2CE_RSP | HA_R2ATT)
1236 #define HA_R3_CLR_MSK   (HA_R3RE_REQ | HA_R3CE_RSP | HA_R3ATT)
1237
1238 #define HA_R0_POS       3
1239 #define HA_R1_POS       7
1240 #define HA_R2_POS       11
1241 #define HA_R3_POS       15
1242 #define HA_LE_POS       29
1243 #define HA_MB_POS       30
1244 #define HA_ER_POS       31
1245 /* Chip Attention Register */
1246
1247 #define CA_REG_OFFSET  4        /* Byte offset from register base address */
1248
1249 #define CA_R0CE_REQ    0x00000001       /* Bit  0 */
1250 #define CA_R0RE_RSP    0x00000002       /* Bit  1 */
1251 #define CA_R0ATT       0x00000008       /* Bit  3 */
1252 #define CA_R1CE_REQ    0x00000010       /* Bit  4 */
1253 #define CA_R1RE_RSP    0x00000020       /* Bit  5 */
1254 #define CA_R1ATT       0x00000080       /* Bit  7 */
1255 #define CA_R2CE_REQ    0x00000100       /* Bit  8 */
1256 #define CA_R2RE_RSP    0x00000200       /* Bit  9 */
1257 #define CA_R2ATT       0x00000800       /* Bit 11 */
1258 #define CA_R3CE_REQ    0x00001000       /* Bit 12 */
1259 #define CA_R3RE_RSP    0x00002000       /* Bit 13 */
1260 #define CA_R3ATT       0x00008000       /* Bit 15 */
1261 #define CA_MBATT       0x40000000       /* Bit 30 */
1262
1263 /* Host Status Register */
1264
1265 #define HS_REG_OFFSET  8        /* Byte offset from register base address */
1266
1267 #define HS_MBRDY       0x00400000       /* Bit 22 */
1268 #define HS_FFRDY       0x00800000       /* Bit 23 */
1269 #define HS_FFER8       0x01000000       /* Bit 24 */
1270 #define HS_FFER7       0x02000000       /* Bit 25 */
1271 #define HS_FFER6       0x04000000       /* Bit 26 */
1272 #define HS_FFER5       0x08000000       /* Bit 27 */
1273 #define HS_FFER4       0x10000000       /* Bit 28 */
1274 #define HS_FFER3       0x20000000       /* Bit 29 */
1275 #define HS_FFER2       0x40000000       /* Bit 30 */
1276 #define HS_FFER1       0x80000000       /* Bit 31 */
1277 #define HS_CRIT_TEMP   0x00000100       /* Bit 8  */
1278 #define HS_FFERM       0xFF000100       /* Mask for error bits 31:24 and 8 */
1279
1280 /* Host Control Register */
1281
1282 #define HC_REG_OFFSET  12       /* Byte offset from register base address */
1283
1284 #define HC_MBINT_ENA   0x00000001       /* Bit  0 */
1285 #define HC_R0INT_ENA   0x00000002       /* Bit  1 */
1286 #define HC_R1INT_ENA   0x00000004       /* Bit  2 */
1287 #define HC_R2INT_ENA   0x00000008       /* Bit  3 */
1288 #define HC_R3INT_ENA   0x00000010       /* Bit  4 */
1289 #define HC_INITHBI     0x02000000       /* Bit 25 */
1290 #define HC_INITMB      0x04000000       /* Bit 26 */
1291 #define HC_INITFF      0x08000000       /* Bit 27 */
1292 #define HC_LAINT_ENA   0x20000000       /* Bit 29 */
1293 #define HC_ERINT_ENA   0x80000000       /* Bit 31 */
1294
1295 /* Message Signaled Interrupt eXtension (MSI-X) message identifiers */
1296 #define MSIX_DFLT_ID    0
1297 #define MSIX_RNG0_ID    0
1298 #define MSIX_RNG1_ID    1
1299 #define MSIX_RNG2_ID    2
1300 #define MSIX_RNG3_ID    3
1301
1302 #define MSIX_LINK_ID    4
1303 #define MSIX_MBOX_ID    5
1304
1305 #define MSIX_SPARE0_ID  6
1306 #define MSIX_SPARE1_ID  7
1307
1308 /* Mailbox Commands */
1309 #define MBX_SHUTDOWN        0x00        /* terminate testing */
1310 #define MBX_LOAD_SM         0x01
1311 #define MBX_READ_NV         0x02
1312 #define MBX_WRITE_NV        0x03
1313 #define MBX_RUN_BIU_DIAG    0x04
1314 #define MBX_INIT_LINK       0x05
1315 #define MBX_DOWN_LINK       0x06
1316 #define MBX_CONFIG_LINK     0x07
1317 #define MBX_CONFIG_RING     0x09
1318 #define MBX_RESET_RING      0x0A
1319 #define MBX_READ_CONFIG     0x0B
1320 #define MBX_READ_RCONFIG    0x0C
1321 #define MBX_READ_SPARM      0x0D
1322 #define MBX_READ_STATUS     0x0E
1323 #define MBX_READ_RPI        0x0F
1324 #define MBX_READ_XRI        0x10
1325 #define MBX_READ_REV        0x11
1326 #define MBX_READ_LNK_STAT   0x12
1327 #define MBX_REG_LOGIN       0x13
1328 #define MBX_UNREG_LOGIN     0x14
1329 #define MBX_READ_LA         0x15
1330 #define MBX_CLEAR_LA        0x16
1331 #define MBX_DUMP_MEMORY     0x17
1332 #define MBX_DUMP_CONTEXT    0x18
1333 #define MBX_RUN_DIAGS       0x19
1334 #define MBX_RESTART         0x1A
1335 #define MBX_UPDATE_CFG      0x1B
1336 #define MBX_DOWN_LOAD       0x1C
1337 #define MBX_DEL_LD_ENTRY    0x1D
1338 #define MBX_RUN_PROGRAM     0x1E
1339 #define MBX_SET_MASK        0x20
1340 #define MBX_SET_VARIABLE    0x21
1341 #define MBX_UNREG_D_ID      0x23
1342 #define MBX_KILL_BOARD      0x24
1343 #define MBX_CONFIG_FARP     0x25
1344 #define MBX_BEACON          0x2A
1345 #define MBX_CONFIG_MSI      0x30
1346 #define MBX_HEARTBEAT       0x31
1347 #define MBX_WRITE_VPARMS    0x32
1348 #define MBX_ASYNCEVT_ENABLE 0x33
1349 #define MBX_READ_EVENT_LOG_STATUS 0x37
1350 #define MBX_READ_EVENT_LOG  0x38
1351 #define MBX_WRITE_EVENT_LOG 0x39
1352
1353 #define MBX_PORT_CAPABILITIES 0x3B
1354 #define MBX_PORT_IOV_CONTROL 0x3C
1355
1356 #define MBX_CONFIG_HBQ      0x7C
1357 #define MBX_LOAD_AREA       0x81
1358 #define MBX_RUN_BIU_DIAG64  0x84
1359 #define MBX_CONFIG_PORT     0x88
1360 #define MBX_READ_SPARM64    0x8D
1361 #define MBX_READ_RPI64      0x8F
1362 #define MBX_REG_LOGIN64     0x93
1363 #define MBX_READ_LA64       0x95
1364 #define MBX_REG_VPI         0x96
1365 #define MBX_UNREG_VPI       0x97
1366
1367 #define MBX_WRITE_WWN       0x98
1368 #define MBX_SET_DEBUG       0x99
1369 #define MBX_LOAD_EXP_ROM    0x9C
1370 #define MBX_SLI4_CONFIG     0x9B
1371 #define MBX_SLI4_REQ_FTRS   0x9D
1372 #define MBX_MAX_CMDS        0x9E
1373 #define MBX_RESUME_RPI      0x9E
1374 #define MBX_SLI2_CMD_MASK   0x80
1375 #define MBX_REG_VFI         0x9F
1376 #define MBX_REG_FCFI        0xA0
1377 #define MBX_UNREG_VFI       0xA1
1378 #define MBX_UNREG_FCFI      0xA2
1379 #define MBX_INIT_VFI        0xA3
1380 #define MBX_INIT_VPI        0xA4
1381
1382 /* IOCB Commands */
1383
1384 #define CMD_RCV_SEQUENCE_CX     0x01
1385 #define CMD_XMIT_SEQUENCE_CR    0x02
1386 #define CMD_XMIT_SEQUENCE_CX    0x03
1387 #define CMD_XMIT_BCAST_CN       0x04
1388 #define CMD_XMIT_BCAST_CX       0x05
1389 #define CMD_QUE_RING_BUF_CN     0x06
1390 #define CMD_QUE_XRI_BUF_CX      0x07
1391 #define CMD_IOCB_CONTINUE_CN    0x08
1392 #define CMD_RET_XRI_BUF_CX      0x09
1393 #define CMD_ELS_REQUEST_CR      0x0A
1394 #define CMD_ELS_REQUEST_CX      0x0B
1395 #define CMD_RCV_ELS_REQ_CX      0x0D
1396 #define CMD_ABORT_XRI_CN        0x0E
1397 #define CMD_ABORT_XRI_CX        0x0F
1398 #define CMD_CLOSE_XRI_CN        0x10
1399 #define CMD_CLOSE_XRI_CX        0x11
1400 #define CMD_CREATE_XRI_CR       0x12
1401 #define CMD_CREATE_XRI_CX       0x13
1402 #define CMD_GET_RPI_CN          0x14
1403 #define CMD_XMIT_ELS_RSP_CX     0x15
1404 #define CMD_GET_RPI_CR          0x16
1405 #define CMD_XRI_ABORTED_CX      0x17
1406 #define CMD_FCP_IWRITE_CR       0x18
1407 #define CMD_FCP_IWRITE_CX       0x19
1408 #define CMD_FCP_IREAD_CR        0x1A
1409 #define CMD_FCP_IREAD_CX        0x1B
1410 #define CMD_FCP_ICMND_CR        0x1C
1411 #define CMD_FCP_ICMND_CX        0x1D
1412 #define CMD_FCP_TSEND_CX        0x1F
1413 #define CMD_FCP_TRECEIVE_CX     0x21
1414 #define CMD_FCP_TRSP_CX         0x23
1415 #define CMD_FCP_AUTO_TRSP_CX    0x29
1416
1417 #define CMD_ADAPTER_MSG         0x20
1418 #define CMD_ADAPTER_DUMP        0x22
1419
1420 /*  SLI_2 IOCB Command Set */
1421
1422 #define CMD_ASYNC_STATUS        0x7C
1423 #define CMD_RCV_SEQUENCE64_CX   0x81
1424 #define CMD_XMIT_SEQUENCE64_CR  0x82
1425 #define CMD_XMIT_SEQUENCE64_CX  0x83
1426 #define CMD_XMIT_BCAST64_CN     0x84
1427 #define CMD_XMIT_BCAST64_CX     0x85
1428 #define CMD_QUE_RING_BUF64_CN   0x86
1429 #define CMD_QUE_XRI_BUF64_CX    0x87
1430 #define CMD_IOCB_CONTINUE64_CN  0x88
1431 #define CMD_RET_XRI_BUF64_CX    0x89
1432 #define CMD_ELS_REQUEST64_CR    0x8A
1433 #define CMD_ELS_REQUEST64_CX    0x8B
1434 #define CMD_ABORT_MXRI64_CN     0x8C
1435 #define CMD_RCV_ELS_REQ64_CX    0x8D
1436 #define CMD_XMIT_ELS_RSP64_CX   0x95
1437 #define CMD_XMIT_BLS_RSP64_CX   0x97
1438 #define CMD_FCP_IWRITE64_CR     0x98
1439 #define CMD_FCP_IWRITE64_CX     0x99
1440 #define CMD_FCP_IREAD64_CR      0x9A
1441 #define CMD_FCP_IREAD64_CX      0x9B
1442 #define CMD_FCP_ICMND64_CR      0x9C
1443 #define CMD_FCP_ICMND64_CX      0x9D
1444 #define CMD_FCP_TSEND64_CX      0x9F
1445 #define CMD_FCP_TRECEIVE64_CX   0xA1
1446 #define CMD_FCP_TRSP64_CX       0xA3
1447
1448 #define CMD_QUE_XRI64_CX        0xB3
1449 #define CMD_IOCB_RCV_SEQ64_CX   0xB5
1450 #define CMD_IOCB_RCV_ELS64_CX   0xB7
1451 #define CMD_IOCB_RET_XRI64_CX   0xB9
1452 #define CMD_IOCB_RCV_CONT64_CX  0xBB
1453
1454 #define CMD_GEN_REQUEST64_CR    0xC2
1455 #define CMD_GEN_REQUEST64_CX    0xC3
1456
1457 /* Unhandled SLI-3 Commands */
1458 #define CMD_IOCB_XMIT_MSEQ64_CR         0xB0
1459 #define CMD_IOCB_XMIT_MSEQ64_CX         0xB1
1460 #define CMD_IOCB_RCV_SEQ_LIST64_CX      0xC1
1461 #define CMD_IOCB_RCV_ELS_LIST64_CX      0xCD
1462 #define CMD_IOCB_CLOSE_EXTENDED_CN      0xB6
1463 #define CMD_IOCB_ABORT_EXTENDED_CN      0xBA
1464 #define CMD_IOCB_RET_HBQE64_CN          0xCA
1465 #define CMD_IOCB_FCP_IBIDIR64_CR        0xAC
1466 #define CMD_IOCB_FCP_IBIDIR64_CX        0xAD
1467 #define CMD_IOCB_FCP_ITASKMGT64_CX      0xAF
1468 #define CMD_IOCB_LOGENTRY_CN            0x94
1469 #define CMD_IOCB_LOGENTRY_ASYNC_CN      0x96
1470
1471 /* Data Security SLI Commands */
1472 #define DSSCMD_IWRITE64_CR              0xF8
1473 #define DSSCMD_IWRITE64_CX              0xF9
1474 #define DSSCMD_IREAD64_CR               0xFA
1475 #define DSSCMD_IREAD64_CX               0xFB
1476
1477 #define CMD_MAX_IOCB_CMD        0xFB
1478 #define CMD_IOCB_MASK           0xff
1479
1480 #define MAX_MSG_DATA            28      /* max msg data in CMD_ADAPTER_MSG
1481                                            iocb */
1482 #define LPFC_MAX_ADPTMSG         32     /* max msg data */
1483 /*
1484  *  Define Status
1485  */
1486 #define MBX_SUCCESS                 0
1487 #define MBXERR_NUM_RINGS            1
1488 #define MBXERR_NUM_IOCBS            2
1489 #define MBXERR_IOCBS_EXCEEDED       3
1490 #define MBXERR_BAD_RING_NUMBER      4
1491 #define MBXERR_MASK_ENTRIES_RANGE   5
1492 #define MBXERR_MASKS_EXCEEDED       6
1493 #define MBXERR_BAD_PROFILE          7
1494 #define MBXERR_BAD_DEF_CLASS        8
1495 #define MBXERR_BAD_MAX_RESPONDER    9
1496 #define MBXERR_BAD_MAX_ORIGINATOR   10
1497 #define MBXERR_RPI_REGISTERED       11
1498 #define MBXERR_RPI_FULL             12
1499 #define MBXERR_NO_RESOURCES         13
1500 #define MBXERR_BAD_RCV_LENGTH       14
1501 #define MBXERR_DMA_ERROR            15
1502 #define MBXERR_ERROR                16
1503 #define MBXERR_LINK_DOWN            0x33
1504 #define MBX_NOT_FINISHED           255
1505
1506 #define MBX_BUSY                   0xffffff /* Attempted cmd to busy Mailbox */
1507 #define MBX_TIMEOUT                0xfffffe /* time-out expired waiting for */
1508
1509 #define TEMPERATURE_OFFSET 0xB0 /* Slim offset for critical temperature event */
1510
1511 /*
1512  *    Begin Structure Definitions for Mailbox Commands
1513  */
1514
1515 typedef struct {
1516 #ifdef __BIG_ENDIAN_BITFIELD
1517         uint8_t tval;
1518         uint8_t tmask;
1519         uint8_t rval;
1520         uint8_t rmask;
1521 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1522         uint8_t rmask;
1523         uint8_t rval;
1524         uint8_t tmask;
1525         uint8_t tval;
1526 #endif
1527 } RR_REG;
1528
1529 struct ulp_bde {
1530         uint32_t bdeAddress;
1531 #ifdef __BIG_ENDIAN_BITFIELD
1532         uint32_t bdeReserved:4;
1533         uint32_t bdeAddrHigh:4;
1534         uint32_t bdeSize:24;
1535 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1536         uint32_t bdeSize:24;
1537         uint32_t bdeAddrHigh:4;
1538         uint32_t bdeReserved:4;
1539 #endif
1540 };
1541
1542 typedef struct ULP_BDL {        /* SLI-2 */
1543 #ifdef __BIG_ENDIAN_BITFIELD
1544         uint32_t bdeFlags:8;    /* BDL Flags */
1545         uint32_t bdeSize:24;    /* Size of BDL array in host memory (bytes) */
1546 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1547         uint32_t bdeSize:24;    /* Size of BDL array in host memory (bytes) */
1548         uint32_t bdeFlags:8;    /* BDL Flags */
1549 #endif
1550
1551         uint32_t addrLow;       /* Address 0:31 */
1552         uint32_t addrHigh;      /* Address 32:63 */
1553         uint32_t ulpIoTag32;    /* Can be used for 32 bit I/O Tag */
1554 } ULP_BDL;
1555
1556 /*
1557  * BlockGuard Definitions
1558  */
1559
1560 enum lpfc_protgrp_type {
1561         LPFC_PG_TYPE_INVALID = 0, /* used to indicate errors                  */
1562         LPFC_PG_TYPE_NO_DIF,      /* no DIF data pointed to by prot grp       */
1563         LPFC_PG_TYPE_EMBD_DIF,    /* DIF is embedded (inline) with data       */
1564         LPFC_PG_TYPE_DIF_BUF      /* DIF has its own scatter/gather list      */
1565 };
1566
1567 /* PDE Descriptors */
1568 #define LPFC_PDE5_DESCRIPTOR            0x85
1569 #define LPFC_PDE6_DESCRIPTOR            0x86
1570 #define LPFC_PDE7_DESCRIPTOR            0x87
1571
1572 /* BlockGuard Opcodes */
1573 #define BG_OP_IN_NODIF_OUT_CRC          0x0
1574 #define BG_OP_IN_CRC_OUT_NODIF          0x1
1575 #define BG_OP_IN_NODIF_OUT_CSUM         0x2
1576 #define BG_OP_IN_CSUM_OUT_NODIF         0x3
1577 #define BG_OP_IN_CRC_OUT_CRC            0x4
1578 #define BG_OP_IN_CSUM_OUT_CSUM          0x5
1579 #define BG_OP_IN_CRC_OUT_CSUM           0x6
1580 #define BG_OP_IN_CSUM_OUT_CRC           0x7
1581
1582 struct lpfc_pde5 {
1583         uint32_t word0;
1584 #define pde5_type_SHIFT         24
1585 #define pde5_type_MASK          0x000000ff
1586 #define pde5_type_WORD          word0
1587 #define pde5_rsvd0_SHIFT        0
1588 #define pde5_rsvd0_MASK         0x00ffffff
1589 #define pde5_rsvd0_WORD         word0
1590         uint32_t reftag;        /* Reference Tag Value                  */
1591         uint32_t reftagtr;      /* Reference Tag Translation Value      */
1592 };
1593
1594 struct lpfc_pde6 {
1595         uint32_t word0;
1596 #define pde6_type_SHIFT         24
1597 #define pde6_type_MASK          0x000000ff
1598 #define pde6_type_WORD          word0
1599 #define pde6_rsvd0_SHIFT        0
1600 #define pde6_rsvd0_MASK         0x00ffffff
1601 #define pde6_rsvd0_WORD         word0
1602         uint32_t word1;
1603 #define pde6_rsvd1_SHIFT        26
1604 #define pde6_rsvd1_MASK         0x0000003f
1605 #define pde6_rsvd1_WORD         word1
1606 #define pde6_na_SHIFT           25
1607 #define pde6_na_MASK            0x00000001
1608 #define pde6_na_WORD            word1
1609 #define pde6_rsvd2_SHIFT        16
1610 #define pde6_rsvd2_MASK         0x000001FF
1611 #define pde6_rsvd2_WORD         word1
1612 #define pde6_apptagtr_SHIFT     0
1613 #define pde6_apptagtr_MASK      0x0000ffff
1614 #define pde6_apptagtr_WORD      word1
1615         uint32_t word2;
1616 #define pde6_optx_SHIFT         28
1617 #define pde6_optx_MASK          0x0000000f
1618 #define pde6_optx_WORD          word2
1619 #define pde6_oprx_SHIFT         24
1620 #define pde6_oprx_MASK          0x0000000f
1621 #define pde6_oprx_WORD          word2
1622 #define pde6_nr_SHIFT           23
1623 #define pde6_nr_MASK            0x00000001
1624 #define pde6_nr_WORD            word2
1625 #define pde6_ce_SHIFT           22
1626 #define pde6_ce_MASK            0x00000001
1627 #define pde6_ce_WORD            word2
1628 #define pde6_re_SHIFT           21
1629 #define pde6_re_MASK            0x00000001
1630 #define pde6_re_WORD            word2
1631 #define pde6_ae_SHIFT           20
1632 #define pde6_ae_MASK            0x00000001
1633 #define pde6_ae_WORD            word2
1634 #define pde6_ai_SHIFT           19
1635 #define pde6_ai_MASK            0x00000001
1636 #define pde6_ai_WORD            word2
1637 #define pde6_bs_SHIFT           16
1638 #define pde6_bs_MASK            0x00000007
1639 #define pde6_bs_WORD            word2
1640 #define pde6_apptagval_SHIFT    0
1641 #define pde6_apptagval_MASK     0x0000ffff
1642 #define pde6_apptagval_WORD     word2
1643 };
1644
1645
1646 /* Structure for MB Command LOAD_SM and DOWN_LOAD */
1647
1648 typedef struct {
1649 #ifdef __BIG_ENDIAN_BITFIELD
1650         uint32_t rsvd2:25;
1651         uint32_t acknowledgment:1;
1652         uint32_t version:1;
1653         uint32_t erase_or_prog:1;
1654         uint32_t update_flash:1;
1655         uint32_t update_ram:1;
1656         uint32_t method:1;
1657         uint32_t load_cmplt:1;
1658 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1659         uint32_t load_cmplt:1;
1660         uint32_t method:1;
1661         uint32_t update_ram:1;
1662         uint32_t update_flash:1;
1663         uint32_t erase_or_prog:1;
1664         uint32_t version:1;
1665         uint32_t acknowledgment:1;
1666         uint32_t rsvd2:25;
1667 #endif
1668
1669         uint32_t dl_to_adr_low;
1670         uint32_t dl_to_adr_high;
1671         uint32_t dl_len;
1672         union {
1673                 uint32_t dl_from_mbx_offset;
1674                 struct ulp_bde dl_from_bde;
1675                 struct ulp_bde64 dl_from_bde64;
1676         } un;
1677
1678 } LOAD_SM_VAR;
1679
1680 /* Structure for MB Command READ_NVPARM (02) */
1681
1682 typedef struct {
1683         uint32_t rsvd1[3];      /* Read as all one's */
1684         uint32_t rsvd2;         /* Read as all zero's */
1685         uint32_t portname[2];   /* N_PORT name */
1686         uint32_t nodename[2];   /* NODE name */
1687
1688 #ifdef __BIG_ENDIAN_BITFIELD
1689         uint32_t pref_DID:24;
1690         uint32_t hardAL_PA:8;
1691 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1692         uint32_t hardAL_PA:8;
1693         uint32_t pref_DID:24;
1694 #endif
1695
1696         uint32_t rsvd3[21];     /* Read as all one's */
1697 } READ_NV_VAR;
1698
1699 /* Structure for MB Command WRITE_NVPARMS (03) */
1700
1701 typedef struct {
1702         uint32_t rsvd1[3];      /* Must be all one's */
1703         uint32_t rsvd2;         /* Must be all zero's */
1704         uint32_t portname[2];   /* N_PORT name */
1705         uint32_t nodename[2];   /* NODE name */
1706
1707 #ifdef __BIG_ENDIAN_BITFIELD
1708         uint32_t pref_DID:24;
1709         uint32_t hardAL_PA:8;
1710 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1711         uint32_t hardAL_PA:8;
1712         uint32_t pref_DID:24;
1713 #endif
1714
1715         uint32_t rsvd3[21];     /* Must be all one's */
1716 } WRITE_NV_VAR;
1717
1718 /* Structure for MB Command RUN_BIU_DIAG (04) */
1719 /* Structure for MB Command RUN_BIU_DIAG64 (0x84) */
1720
1721 typedef struct {
1722         uint32_t rsvd1;
1723         union {
1724                 struct {
1725                         struct ulp_bde xmit_bde;
1726                         struct ulp_bde rcv_bde;
1727                 } s1;
1728                 struct {
1729                         struct ulp_bde64 xmit_bde64;
1730                         struct ulp_bde64 rcv_bde64;
1731                 } s2;
1732         } un;
1733 } BIU_DIAG_VAR;
1734
1735 /* Structure for MB Command INIT_LINK (05) */
1736
1737 typedef struct {
1738 #ifdef __BIG_ENDIAN_BITFIELD
1739         uint32_t rsvd1:24;
1740         uint32_t lipsr_AL_PA:8; /* AL_PA to issue Lip Selective Reset to */
1741 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1742         uint32_t lipsr_AL_PA:8; /* AL_PA to issue Lip Selective Reset to */
1743         uint32_t rsvd1:24;
1744 #endif
1745
1746 #ifdef __BIG_ENDIAN_BITFIELD
1747         uint8_t fabric_AL_PA;   /* If using a Fabric Assigned AL_PA */
1748         uint8_t rsvd2;
1749         uint16_t link_flags;
1750 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1751         uint16_t link_flags;
1752         uint8_t rsvd2;
1753         uint8_t fabric_AL_PA;   /* If using a Fabric Assigned AL_PA */
1754 #endif
1755
1756 #define FLAGS_LOCAL_LB               0x01 /* link_flags (=1) ENDEC loopback */
1757 #define FLAGS_TOPOLOGY_MODE_LOOP_PT  0x00 /* Attempt loop then pt-pt */
1758 #define FLAGS_TOPOLOGY_MODE_PT_PT    0x02 /* Attempt pt-pt only */
1759 #define FLAGS_TOPOLOGY_MODE_LOOP     0x04 /* Attempt loop only */
1760 #define FLAGS_TOPOLOGY_MODE_PT_LOOP  0x06 /* Attempt pt-pt then loop */
1761 #define FLAGS_UNREG_LOGIN_ALL        0x08 /* UNREG_LOGIN all on link down */
1762 #define FLAGS_LIRP_LILP              0x80 /* LIRP / LILP is disabled */
1763
1764 #define FLAGS_TOPOLOGY_FAILOVER      0x0400     /* Bit 10 */
1765 #define FLAGS_LINK_SPEED             0x0800     /* Bit 11 */
1766 #define FLAGS_IMED_ABORT             0x04000    /* Bit 14 */
1767
1768         uint32_t link_speed;
1769 #define LINK_SPEED_AUTO 0       /* Auto selection */
1770 #define LINK_SPEED_1G   1       /* 1 Gigabaud */
1771 #define LINK_SPEED_2G   2       /* 2 Gigabaud */
1772 #define LINK_SPEED_4G   4       /* 4 Gigabaud */
1773 #define LINK_SPEED_8G   8       /* 8 Gigabaud */
1774 #define LINK_SPEED_10G   16      /* 10 Gigabaud */
1775
1776 } INIT_LINK_VAR;
1777
1778 /* Structure for MB Command DOWN_LINK (06) */
1779
1780 typedef struct {
1781         uint32_t rsvd1;
1782 } DOWN_LINK_VAR;
1783
1784 /* Structure for MB Command CONFIG_LINK (07) */
1785
1786 typedef struct {
1787 #ifdef __BIG_ENDIAN_BITFIELD
1788         uint32_t cr:1;
1789         uint32_t ci:1;
1790         uint32_t cr_delay:6;
1791         uint32_t cr_count:8;
1792         uint32_t rsvd1:8;
1793         uint32_t MaxBBC:8;
1794 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1795         uint32_t MaxBBC:8;
1796         uint32_t rsvd1:8;
1797         uint32_t cr_count:8;
1798         uint32_t cr_delay:6;
1799         uint32_t ci:1;
1800         uint32_t cr:1;
1801 #endif
1802
1803         uint32_t myId;
1804         uint32_t rsvd2;
1805         uint32_t edtov;
1806         uint32_t arbtov;
1807         uint32_t ratov;
1808         uint32_t rttov;
1809         uint32_t altov;
1810         uint32_t crtov;
1811         uint32_t citov;
1812 #ifdef __BIG_ENDIAN_BITFIELD
1813         uint32_t rrq_enable:1;
1814         uint32_t rrq_immed:1;
1815         uint32_t rsvd4:29;
1816         uint32_t ack0_enable:1;
1817 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1818         uint32_t ack0_enable:1;
1819         uint32_t rsvd4:29;
1820         uint32_t rrq_immed:1;
1821         uint32_t rrq_enable:1;
1822 #endif
1823 } CONFIG_LINK;
1824
1825 /* Structure for MB Command PART_SLIM (08)
1826  * will be removed since SLI1 is no longer supported!
1827  */
1828 typedef struct {
1829 #ifdef __BIG_ENDIAN_BITFIELD
1830         uint16_t offCiocb;
1831         uint16_t numCiocb;
1832         uint16_t offRiocb;
1833         uint16_t numRiocb;
1834 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1835         uint16_t numCiocb;
1836         uint16_t offCiocb;
1837         uint16_t numRiocb;
1838         uint16_t offRiocb;
1839 #endif
1840 } RING_DEF;
1841
1842 typedef struct {
1843 #ifdef __BIG_ENDIAN_BITFIELD
1844         uint32_t unused1:24;
1845         uint32_t numRing:8;
1846 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1847         uint32_t numRing:8;
1848         uint32_t unused1:24;
1849 #endif
1850
1851         RING_DEF ringdef[4];
1852         uint32_t hbainit;
1853 } PART_SLIM_VAR;
1854
1855 /* Structure for MB Command CONFIG_RING (09) */
1856
1857 typedef struct {
1858 #ifdef __BIG_ENDIAN_BITFIELD
1859         uint32_t unused2:6;
1860         uint32_t recvSeq:1;
1861         uint32_t recvNotify:1;
1862         uint32_t numMask:8;
1863         uint32_t profile:8;
1864         uint32_t unused1:4;
1865         uint32_t ring:4;
1866 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1867         uint32_t ring:4;
1868         uint32_t unused1:4;
1869         uint32_t profile:8;
1870         uint32_t numMask:8;
1871         uint32_t recvNotify:1;
1872         uint32_t recvSeq:1;
1873         uint32_t unused2:6;
1874 #endif
1875
1876 #ifdef __BIG_ENDIAN_BITFIELD
1877         uint16_t maxRespXchg;
1878         uint16_t maxOrigXchg;
1879 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1880         uint16_t maxOrigXchg;
1881         uint16_t maxRespXchg;
1882 #endif
1883
1884         RR_REG rrRegs[6];
1885 } CONFIG_RING_VAR;
1886
1887 /* Structure for MB Command RESET_RING (10) */
1888
1889 typedef struct {
1890         uint32_t ring_no;
1891 } RESET_RING_VAR;
1892
1893 /* Structure for MB Command READ_CONFIG (11) */
1894
1895 typedef struct {
1896 #ifdef __BIG_ENDIAN_BITFIELD
1897         uint32_t cr:1;
1898         uint32_t ci:1;
1899         uint32_t cr_delay:6;
1900         uint32_t cr_count:8;
1901         uint32_t InitBBC:8;
1902         uint32_t MaxBBC:8;
1903 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1904         uint32_t MaxBBC:8;
1905         uint32_t InitBBC:8;
1906         uint32_t cr_count:8;
1907         uint32_t cr_delay:6;
1908         uint32_t ci:1;
1909         uint32_t cr:1;
1910 #endif
1911
1912 #ifdef __BIG_ENDIAN_BITFIELD
1913         uint32_t topology:8;
1914         uint32_t myDid:24;
1915 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1916         uint32_t myDid:24;
1917         uint32_t topology:8;
1918 #endif
1919
1920         /* Defines for topology (defined previously) */
1921 #ifdef __BIG_ENDIAN_BITFIELD
1922         uint32_t AR:1;
1923         uint32_t IR:1;
1924         uint32_t rsvd1:29;
1925         uint32_t ack0:1;
1926 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1927         uint32_t ack0:1;
1928         uint32_t rsvd1:29;
1929         uint32_t IR:1;
1930         uint32_t AR:1;
1931 #endif
1932
1933         uint32_t edtov;
1934         uint32_t arbtov;
1935         uint32_t ratov;
1936         uint32_t rttov;
1937         uint32_t altov;
1938         uint32_t lmt;
1939 #define LMT_RESERVED  0x000    /* Not used */
1940 #define LMT_1Gb       0x004
1941 #define LMT_2Gb       0x008
1942 #define LMT_4Gb       0x040
1943 #define LMT_8Gb       0x080
1944 #define LMT_10Gb      0x100
1945         uint32_t rsvd2;
1946         uint32_t rsvd3;
1947         uint32_t max_xri;
1948         uint32_t max_iocb;
1949         uint32_t max_rpi;
1950         uint32_t avail_xri;
1951         uint32_t avail_iocb;
1952         uint32_t avail_rpi;
1953         uint32_t max_vpi;
1954         uint32_t rsvd4;
1955         uint32_t rsvd5;
1956         uint32_t avail_vpi;
1957 } READ_CONFIG_VAR;
1958
1959 /* Structure for MB Command READ_RCONFIG (12) */
1960
1961 typedef struct {
1962 #ifdef __BIG_ENDIAN_BITFIELD
1963         uint32_t rsvd2:7;
1964         uint32_t recvNotify:1;
1965         uint32_t numMask:8;
1966         uint32_t profile:8;
1967         uint32_t rsvd1:4;
1968         uint32_t ring:4;
1969 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1970         uint32_t ring:4;
1971         uint32_t rsvd1:4;
1972         uint32_t profile:8;
1973         uint32_t numMask:8;
1974         uint32_t recvNotify:1;
1975         uint32_t rsvd2:7;
1976 #endif
1977
1978 #ifdef __BIG_ENDIAN_BITFIELD
1979         uint16_t maxResp;
1980         uint16_t maxOrig;
1981 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1982         uint16_t maxOrig;
1983         uint16_t maxResp;
1984 #endif
1985
1986         RR_REG rrRegs[6];
1987
1988 #ifdef __BIG_ENDIAN_BITFIELD
1989         uint16_t cmdRingOffset;
1990         uint16_t cmdEntryCnt;
1991         uint16_t rspRingOffset;
1992         uint16_t rspEntryCnt;
1993         uint16_t nextCmdOffset;
1994         uint16_t rsvd3;
1995         uint16_t nextRspOffset;
1996         uint16_t rsvd4;
1997 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1998         uint16_t cmdEntryCnt;
1999         uint16_t cmdRingOffset;
2000         uint16_t rspEntryCnt;
2001         uint16_t rspRingOffset;
2002         uint16_t rsvd3;
2003         uint16_t nextCmdOffset;
2004         uint16_t rsvd4;
2005         uint16_t nextRspOffset;
2006 #endif
2007 } READ_RCONF_VAR;
2008
2009 /* Structure for MB Command READ_SPARM (13) */
2010 /* Structure for MB Command READ_SPARM64 (0x8D) */
2011
2012 typedef struct {
2013         uint32_t rsvd1;
2014         uint32_t rsvd2;
2015         union {
2016                 struct ulp_bde sp; /* This BDE points to struct serv_parm
2017                                       structure */
2018                 struct ulp_bde64 sp64;
2019         } un;
2020 #ifdef __BIG_ENDIAN_BITFIELD
2021         uint16_t rsvd3;
2022         uint16_t vpi;
2023 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2024         uint16_t vpi;
2025         uint16_t rsvd3;
2026 #endif
2027 } READ_SPARM_VAR;
2028
2029 /* Structure for MB Command READ_STATUS (14) */
2030
2031 typedef struct {
2032 #ifdef __BIG_ENDIAN_BITFIELD
2033         uint32_t rsvd1:31;
2034         uint32_t clrCounters:1;
2035         uint16_t activeXriCnt;
2036         uint16_t activeRpiCnt;
2037 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2038         uint32_t clrCounters:1;
2039         uint32_t rsvd1:31;
2040         uint16_t activeRpiCnt;
2041         uint16_t activeXriCnt;
2042 #endif
2043
2044         uint32_t xmitByteCnt;
2045         uint32_t rcvByteCnt;
2046         uint32_t xmitFrameCnt;
2047         uint32_t rcvFrameCnt;
2048         uint32_t xmitSeqCnt;
2049         uint32_t rcvSeqCnt;
2050         uint32_t totalOrigExchanges;
2051         uint32_t totalRespExchanges;
2052         uint32_t rcvPbsyCnt;
2053         uint32_t rcvFbsyCnt;
2054 } READ_STATUS_VAR;
2055
2056 /* Structure for MB Command READ_RPI (15) */
2057 /* Structure for MB Command READ_RPI64 (0x8F) */
2058
2059 typedef struct {
2060 #ifdef __BIG_ENDIAN_BITFIELD
2061         uint16_t nextRpi;
2062         uint16_t reqRpi;
2063         uint32_t rsvd2:8;
2064         uint32_t DID:24;
2065 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2066         uint16_t reqRpi;
2067         uint16_t nextRpi;
2068         uint32_t DID:24;
2069         uint32_t rsvd2:8;
2070 #endif
2071
2072         union {
2073                 struct ulp_bde sp;
2074                 struct ulp_bde64 sp64;
2075         } un;
2076
2077 } READ_RPI_VAR;
2078
2079 /* Structure for MB Command READ_XRI (16) */
2080
2081 typedef struct {
2082 #ifdef __BIG_ENDIAN_BITFIELD
2083         uint16_t nextXri;
2084         uint16_t reqXri;
2085         uint16_t rsvd1;
2086         uint16_t rpi;
2087         uint32_t rsvd2:8;
2088         uint32_t DID:24;
2089         uint32_t rsvd3:8;
2090         uint32_t SID:24;
2091         uint32_t rsvd4;
2092         uint8_t seqId;
2093         uint8_t rsvd5;
2094         uint16_t seqCount;
2095         uint16_t oxId;
2096         uint16_t rxId;
2097         uint32_t rsvd6:30;
2098         uint32_t si:1;
2099         uint32_t exchOrig:1;
2100 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2101         uint16_t reqXri;
2102         uint16_t nextXri;
2103         uint16_t rpi;
2104         uint16_t rsvd1;
2105         uint32_t DID:24;
2106         uint32_t rsvd2:8;
2107         uint32_t SID:24;
2108         uint32_t rsvd3:8;
2109         uint32_t rsvd4;
2110         uint16_t seqCount;
2111         uint8_t rsvd5;
2112         uint8_t seqId;
2113         uint16_t rxId;
2114         uint16_t oxId;
2115         uint32_t exchOrig:1;
2116         uint32_t si:1;
2117         uint32_t rsvd6:30;
2118 #endif
2119 } READ_XRI_VAR;
2120
2121 /* Structure for MB Command READ_REV (17) */
2122
2123 typedef struct {
2124 #ifdef __BIG_ENDIAN_BITFIELD
2125         uint32_t cv:1;
2126         uint32_t rr:1;
2127         uint32_t rsvd2:2;
2128         uint32_t v3req:1;
2129         uint32_t v3rsp:1;
2130         uint32_t rsvd1:25;
2131         uint32_t rv:1;
2132 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2133         uint32_t rv:1;
2134         uint32_t rsvd1:25;
2135         uint32_t v3rsp:1;
2136         uint32_t v3req:1;
2137         uint32_t rsvd2:2;
2138         uint32_t rr:1;
2139         uint32_t cv:1;
2140 #endif
2141
2142         uint32_t biuRev;
2143         uint32_t smRev;
2144         union {
2145                 uint32_t smFwRev;
2146                 struct {
2147 #ifdef __BIG_ENDIAN_BITFIELD
2148                         uint8_t ProgType;
2149                         uint8_t ProgId;
2150                         uint16_t ProgVer:4;
2151                         uint16_t ProgRev:4;
2152                         uint16_t ProgFixLvl:2;
2153                         uint16_t ProgDistType:2;
2154                         uint16_t DistCnt:4;
2155 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2156                         uint16_t DistCnt:4;
2157                         uint16_t ProgDistType:2;
2158                         uint16_t ProgFixLvl:2;
2159                         uint16_t ProgRev:4;
2160                         uint16_t ProgVer:4;
2161                         uint8_t ProgId;
2162                         uint8_t ProgType;
2163 #endif
2164
2165                 } b;
2166         } un;
2167         uint32_t endecRev;
2168 #ifdef __BIG_ENDIAN_BITFIELD
2169         uint8_t feaLevelHigh;
2170         uint8_t feaLevelLow;
2171         uint8_t fcphHigh;
2172         uint8_t fcphLow;
2173 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2174         uint8_t fcphLow;
2175         uint8_t fcphHigh;
2176         uint8_t feaLevelLow;
2177         uint8_t feaLevelHigh;
2178 #endif
2179
2180         uint32_t postKernRev;
2181         uint32_t opFwRev;
2182         uint8_t opFwName[16];
2183         uint32_t sli1FwRev;
2184         uint8_t sli1FwName[16];
2185         uint32_t sli2FwRev;
2186         uint8_t sli2FwName[16];
2187         uint32_t sli3Feat;
2188         uint32_t RandomData[6];
2189 } READ_REV_VAR;
2190
2191 /* Structure for MB Command READ_LINK_STAT (18) */
2192
2193 typedef struct {
2194         uint32_t rsvd1;
2195         uint32_t linkFailureCnt;
2196         uint32_t lossSyncCnt;
2197
2198         uint32_t lossSignalCnt;
2199         uint32_t primSeqErrCnt;
2200         uint32_t invalidXmitWord;
2201         uint32_t crcCnt;
2202         uint32_t primSeqTimeout;
2203         uint32_t elasticOverrun;
2204         uint32_t arbTimeout;
2205 } READ_LNK_VAR;
2206
2207 /* Structure for MB Command REG_LOGIN (19) */
2208 /* Structure for MB Command REG_LOGIN64 (0x93) */
2209
2210 typedef struct {
2211 #ifdef __BIG_ENDIAN_BITFIELD
2212         uint16_t rsvd1;
2213         uint16_t rpi;
2214         uint32_t rsvd2:8;
2215         uint32_t did:24;
2216 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2217         uint16_t rpi;
2218         uint16_t rsvd1;
2219         uint32_t did:24;
2220         uint32_t rsvd2:8;
2221 #endif
2222
2223         union {
2224                 struct ulp_bde sp;
2225                 struct ulp_bde64 sp64;
2226         } un;
2227
2228 #ifdef __BIG_ENDIAN_BITFIELD
2229         uint16_t rsvd6;
2230         uint16_t vpi;
2231 #else /* __LITTLE_ENDIAN_BITFIELD */
2232         uint16_t vpi;
2233         uint16_t rsvd6;
2234 #endif
2235
2236 } REG_LOGIN_VAR;
2237
2238 /* Word 30 contents for REG_LOGIN */
2239 typedef union {
2240         struct {
2241 #ifdef __BIG_ENDIAN_BITFIELD
2242                 uint16_t rsvd1:12;
2243                 uint16_t wd30_class:4;
2244                 uint16_t xri;
2245 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2246                 uint16_t xri;
2247                 uint16_t wd30_class:4;
2248                 uint16_t rsvd1:12;
2249 #endif
2250         } f;
2251         uint32_t word;
2252 } REG_WD30;
2253
2254 /* Structure for MB Command UNREG_LOGIN (20) */
2255
2256 typedef struct {
2257 #ifdef __BIG_ENDIAN_BITFIELD
2258         uint16_t rsvd1;
2259         uint16_t rpi;
2260         uint32_t rsvd2;
2261         uint32_t rsvd3;
2262         uint32_t rsvd4;
2263         uint32_t rsvd5;
2264         uint16_t rsvd6;
2265         uint16_t vpi;
2266 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2267         uint16_t rpi;
2268         uint16_t rsvd1;
2269         uint32_t rsvd2;
2270         uint32_t rsvd3;
2271         uint32_t rsvd4;
2272         uint32_t rsvd5;
2273         uint16_t vpi;
2274         uint16_t rsvd6;
2275 #endif
2276 } UNREG_LOGIN_VAR;
2277
2278 /* Structure for MB Command REG_VPI (0x96) */
2279 typedef struct {
2280 #ifdef __BIG_ENDIAN_BITFIELD
2281         uint32_t rsvd1;
2282         uint32_t rsvd2:8;
2283         uint32_t sid:24;
2284         uint32_t wwn[2];
2285         uint32_t rsvd5;
2286         uint16_t vfi;
2287         uint16_t vpi;
2288 #else   /*  __LITTLE_ENDIAN */
2289         uint32_t rsvd1;
2290         uint32_t sid:24;
2291         uint32_t rsvd2:8;
2292         uint32_t wwn[2];
2293         uint32_t rsvd5;
2294         uint16_t vpi;
2295         uint16_t vfi;
2296 #endif
2297 } REG_VPI_VAR;
2298
2299 /* Structure for MB Command UNREG_VPI (0x97) */
2300 typedef struct {
2301         uint32_t rsvd1;
2302 #ifdef __BIG_ENDIAN_BITFIELD
2303         uint16_t rsvd2;
2304         uint16_t sli4_vpi;
2305 #else   /*  __LITTLE_ENDIAN */
2306         uint16_t sli4_vpi;
2307         uint16_t rsvd2;
2308 #endif
2309         uint32_t rsvd3;
2310         uint32_t rsvd4;
2311         uint32_t rsvd5;
2312 #ifdef __BIG_ENDIAN_BITFIELD
2313         uint16_t rsvd6;
2314         uint16_t vpi;
2315 #else   /*  __LITTLE_ENDIAN */
2316         uint16_t vpi;
2317         uint16_t rsvd6;
2318 #endif
2319 } UNREG_VPI_VAR;
2320
2321 /* Structure for MB Command UNREG_D_ID (0x23) */
2322
2323 typedef struct {
2324         uint32_t did;
2325         uint32_t rsvd2;
2326         uint32_t rsvd3;
2327         uint32_t rsvd4;
2328         uint32_t rsvd5;
2329 #ifdef __BIG_ENDIAN_BITFIELD
2330         uint16_t rsvd6;
2331         uint16_t vpi;
2332 #else
2333         uint16_t vpi;
2334         uint16_t rsvd6;
2335 #endif
2336 } UNREG_D_ID_VAR;
2337
2338 /* Structure for MB Command READ_LA (21) */
2339 /* Structure for MB Command READ_LA64 (0x95) */
2340
2341 typedef struct {
2342         uint32_t eventTag;      /* Event tag */
2343 #ifdef __BIG_ENDIAN_BITFIELD
2344         uint32_t rsvd1:19;
2345         uint32_t fa:1;
2346         uint32_t mm:1;          /* Menlo Maintenance mode enabled */
2347         uint32_t rx:1;
2348         uint32_t pb:1;
2349         uint32_t il:1;
2350         uint32_t attType:8;
2351 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2352         uint32_t attType:8;
2353         uint32_t il:1;
2354         uint32_t pb:1;
2355         uint32_t rx:1;
2356         uint32_t mm:1;
2357         uint32_t fa:1;
2358         uint32_t rsvd1:19;
2359 #endif
2360
2361 #define AT_RESERVED    0x00     /* Reserved - attType */
2362 #define AT_LINK_UP     0x01     /* Link is up */
2363 #define AT_LINK_DOWN   0x02     /* Link is down */
2364
2365 #ifdef __BIG_ENDIAN_BITFIELD
2366         uint8_t granted_AL_PA;
2367         uint8_t lipAlPs;
2368         uint8_t lipType;
2369         uint8_t topology;
2370 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2371         uint8_t topology;
2372         uint8_t lipType;
2373         uint8_t lipAlPs;
2374         uint8_t granted_AL_PA;
2375 #endif
2376
2377 #define TOPOLOGY_PT_PT 0x01     /* Topology is pt-pt / pt-fabric */
2378 #define TOPOLOGY_LOOP  0x02     /* Topology is FC-AL */
2379 #define TOPOLOGY_LNK_MENLO_MAINTENANCE 0x05 /* maint mode zephtr to menlo */
2380
2381         union {
2382                 struct ulp_bde lilpBde; /* This BDE points to a 128 byte buffer
2383                                            to */
2384                 /* store the LILP AL_PA position map into */
2385                 struct ulp_bde64 lilpBde64;
2386         } un;
2387
2388 #ifdef __BIG_ENDIAN_BITFIELD
2389         uint32_t Dlu:1;
2390         uint32_t Dtf:1;
2391         uint32_t Drsvd2:14;
2392         uint32_t DlnkSpeed:8;
2393         uint32_t DnlPort:4;
2394         uint32_t Dtx:2;
2395         uint32_t Drx:2;
2396 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2397         uint32_t Drx:2;
2398         uint32_t Dtx:2;
2399         uint32_t DnlPort:4;
2400         uint32_t DlnkSpeed:8;
2401         uint32_t Drsvd2:14;
2402         uint32_t Dtf:1;
2403         uint32_t Dlu:1;
2404 #endif
2405
2406 #ifdef __BIG_ENDIAN_BITFIELD
2407         uint32_t Ulu:1;
2408         uint32_t Utf:1;
2409         uint32_t Ursvd2:14;
2410         uint32_t UlnkSpeed:8;
2411         uint32_t UnlPort:4;
2412         uint32_t Utx:2;
2413         uint32_t Urx:2;
2414 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2415         uint32_t Urx:2;
2416         uint32_t Utx:2;
2417         uint32_t UnlPort:4;
2418         uint32_t UlnkSpeed:8;
2419         uint32_t Ursvd2:14;
2420         uint32_t Utf:1;
2421         uint32_t Ulu:1;
2422 #endif
2423
2424 #define LA_UNKNW_LINK  0x0    /* lnkSpeed */
2425 #define LA_1GHZ_LINK   0x04   /* lnkSpeed */
2426 #define LA_2GHZ_LINK   0x08   /* lnkSpeed */
2427 #define LA_4GHZ_LINK   0x10   /* lnkSpeed */
2428 #define LA_8GHZ_LINK   0x20   /* lnkSpeed */
2429 #define LA_10GHZ_LINK  0x40   /* lnkSpeed */
2430
2431 } READ_LA_VAR;
2432
2433 /* Structure for MB Command CLEAR_LA (22) */
2434
2435 typedef struct {
2436         uint32_t eventTag;      /* Event tag */
2437         uint32_t rsvd1;
2438 } CLEAR_LA_VAR;
2439
2440 /* Structure for MB Command DUMP */
2441
2442 typedef struct {
2443 #ifdef __BIG_ENDIAN_BITFIELD
2444         uint32_t rsvd:25;
2445         uint32_t ra:1;
2446         uint32_t co:1;
2447         uint32_t cv:1;
2448         uint32_t type:4;
2449         uint32_t entry_index:16;
2450         uint32_t region_id:16;
2451 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2452         uint32_t type:4;
2453         uint32_t cv:1;
2454         uint32_t co:1;
2455         uint32_t ra:1;
2456         uint32_t rsvd:25;
2457         uint32_t region_id:16;
2458         uint32_t entry_index:16;
2459 #endif
2460
2461         uint32_t sli4_length;
2462         uint32_t word_cnt;
2463         uint32_t resp_offset;
2464 } DUMP_VAR;
2465
2466 #define  DMP_MEM_REG             0x1
2467 #define  DMP_NV_PARAMS           0x2
2468
2469 #define  DMP_REGION_VPD          0xe
2470 #define  DMP_VPD_SIZE            0x400  /* maximum amount of VPD */
2471 #define  DMP_RSP_OFFSET          0x14   /* word 5 contains first word of rsp */
2472 #define  DMP_RSP_SIZE            0x6C   /* maximum of 27 words of rsp data */
2473
2474 #define  DMP_REGION_VPORT        0x16   /* VPort info region */
2475 #define  DMP_VPORT_REGION_SIZE   0x200
2476 #define  DMP_MBOX_OFFSET_WORD    0x5
2477
2478 #define  DMP_REGION_23           0x17   /* fcoe param  and port state region */
2479 #define  DMP_RGN23_SIZE          0x400
2480
2481 #define  WAKE_UP_PARMS_REGION_ID    4
2482 #define  WAKE_UP_PARMS_WORD_SIZE   15
2483
2484 struct vport_rec {
2485         uint8_t wwpn[8];
2486         uint8_t wwnn[8];
2487 };
2488
2489 #define VPORT_INFO_SIG 0x32324752
2490 #define VPORT_INFO_REV_MASK 0xff
2491 #define VPORT_INFO_REV 0x1
2492 #define MAX_STATIC_VPORT_COUNT 16
2493 struct static_vport_info {
2494         uint32_t                signature;
2495         uint32_t                rev;
2496         struct vport_rec        vport_list[MAX_STATIC_VPORT_COUNT];
2497         uint32_t                resvd[66];
2498 };
2499
2500 /* Option rom version structure */
2501 struct prog_id {
2502 #ifdef __BIG_ENDIAN_BITFIELD
2503         uint8_t  type;
2504         uint8_t  id;
2505         uint32_t ver:4;  /* Major Version */
2506         uint32_t rev:4;  /* Revision */
2507         uint32_t lev:2;  /* Level */
2508         uint32_t dist:2; /* Dist Type */
2509         uint32_t num:4;  /* number after dist type */
2510 #else /*  __LITTLE_ENDIAN_BITFIELD */
2511         uint32_t num:4;  /* number after dist type */
2512         uint32_t dist:2; /* Dist Type */
2513         uint32_t lev:2;  /* Level */
2514         uint32_t rev:4;  /* Revision */
2515         uint32_t ver:4;  /* Major Version */
2516         uint8_t  id;
2517         uint8_t  type;
2518 #endif
2519 };
2520
2521 /* Structure for MB Command UPDATE_CFG (0x1B) */
2522
2523 struct update_cfg_var {
2524 #ifdef __BIG_ENDIAN_BITFIELD
2525         uint32_t rsvd2:16;
2526         uint32_t type:8;
2527         uint32_t rsvd:1;
2528         uint32_t ra:1;
2529         uint32_t co:1;
2530         uint32_t cv:1;
2531         uint32_t req:4;
2532         uint32_t entry_length:16;
2533         uint32_t region_id:16;
2534 #else  /*  __LITTLE_ENDIAN_BITFIELD */
2535         uint32_t req:4;
2536         uint32_t cv:1;
2537         uint32_t co:1;
2538         uint32_t ra:1;
2539         uint32_t rsvd:1;
2540         uint32_t type:8;
2541         uint32_t rsvd2:16;
2542         uint32_t region_id:16;
2543         uint32_t entry_length:16;
2544 #endif
2545
2546         uint32_t resp_info;
2547         uint32_t byte_cnt;
2548         uint32_t data_offset;
2549 };
2550
2551 struct hbq_mask {
2552 #ifdef __BIG_ENDIAN_BITFIELD
2553         uint8_t tmatch;
2554         uint8_t tmask;
2555         uint8_t rctlmatch;
2556         uint8_t rctlmask;
2557 #else   /*  __LITTLE_ENDIAN */
2558         uint8_t rctlmask;
2559         uint8_t rctlmatch;
2560         uint8_t tmask;
2561         uint8_t tmatch;
2562 #endif
2563 };
2564
2565
2566 /* Structure for MB Command CONFIG_HBQ (7c) */
2567
2568 struct config_hbq_var {
2569 #ifdef __BIG_ENDIAN_BITFIELD
2570         uint32_t rsvd1      :7;
2571         uint32_t recvNotify :1;     /* Receive Notification */
2572         uint32_t numMask    :8;     /* # Mask Entries       */
2573         uint32_t profile    :8;     /* Selection Profile    */
2574         uint32_t rsvd2      :8;
2575 #else   /*  __LITTLE_ENDIAN */
2576         uint32_t rsvd2      :8;
2577         uint32_t profile    :8;     /* Selection Profile    */
2578         uint32_t numMask    :8;     /* # Mask Entries       */
2579         uint32_t recvNotify :1;     /* Receive Notification */
2580         uint32_t rsvd1      :7;
2581 #endif
2582
2583 #ifdef __BIG_ENDIAN_BITFIELD
2584         uint32_t hbqId      :16;
2585         uint32_t rsvd3      :12;
2586         uint32_t ringMask   :4;
2587 #else   /*  __LITTLE_ENDIAN */
2588         uint32_t ringMask   :4;
2589         uint32_t rsvd3      :12;
2590         uint32_t hbqId      :16;
2591 #endif
2592
2593 #ifdef __BIG_ENDIAN_BITFIELD
2594         uint32_t entry_count :16;
2595         uint32_t rsvd4        :8;
2596         uint32_t headerLen    :8;
2597 #else   /*  __LITTLE_ENDIAN */
2598         uint32_t headerLen    :8;
2599         uint32_t rsvd4        :8;
2600         uint32_t entry_count :16;
2601 #endif
2602
2603         uint32_t hbqaddrLow;
2604         uint32_t hbqaddrHigh;
2605
2606 #ifdef __BIG_ENDIAN_BITFIELD
2607         uint32_t rsvd5      :31;
2608         uint32_t logEntry   :1;
2609 #else   /*  __LITTLE_ENDIAN */
2610         uint32_t logEntry   :1;
2611         uint32_t rsvd5      :31;
2612 #endif
2613
2614         uint32_t rsvd6;    /* w7 */
2615         uint32_t rsvd7;    /* w8 */
2616         uint32_t rsvd8;    /* w9 */
2617
2618         struct hbq_mask hbqMasks[6];
2619
2620
2621         union {
2622                 uint32_t allprofiles[12];
2623
2624                 struct {
2625                         #ifdef __BIG_ENDIAN_BITFIELD
2626                                 uint32_t        seqlenoff       :16;
2627                                 uint32_t        maxlen          :16;
2628                         #else   /*  __LITTLE_ENDIAN */
2629                                 uint32_t        maxlen          :16;
2630                                 uint32_t        seqlenoff       :16;
2631                         #endif
2632                         #ifdef __BIG_ENDIAN_BITFIELD
2633                                 uint32_t        rsvd1           :28;
2634                                 uint32_t        seqlenbcnt      :4;
2635                         #else   /*  __LITTLE_ENDIAN */
2636                                 uint32_t        seqlenbcnt      :4;
2637                                 uint32_t        rsvd1           :28;
2638                         #endif
2639                         uint32_t rsvd[10];
2640                 } profile2;
2641
2642                 struct {
2643                         #ifdef __BIG_ENDIAN_BITFIELD
2644                                 uint32_t        seqlenoff       :16;
2645                                 uint32_t        maxlen          :16;
2646                         #else   /*  __LITTLE_ENDIAN */
2647                                 uint32_t        maxlen          :16;
2648                                 uint32_t        seqlenoff       :16;
2649                         #endif
2650                         #ifdef __BIG_ENDIAN_BITFIELD
2651                                 uint32_t        cmdcodeoff      :28;
2652                                 uint32_t        rsvd1           :12;
2653                                 uint32_t        seqlenbcnt      :4;
2654                         #else   /*  __LITTLE_ENDIAN */
2655                                 uint32_t        seqlenbcnt      :4;
2656                                 uint32_t        rsvd1           :12;
2657                                 uint32_t        cmdcodeoff      :28;
2658                         #endif
2659                         uint32_t cmdmatch[8];
2660
2661                         uint32_t rsvd[2];
2662                 } profile3;
2663
2664                 struct {
2665                         #ifdef __BIG_ENDIAN_BITFIELD
2666                                 uint32_t        seqlenoff       :16;
2667                                 uint32_t        maxlen          :16;
2668                         #else   /*  __LITTLE_ENDIAN */
2669                                 uint32_t        maxlen          :16;
2670                                 uint32_t        seqlenoff       :16;
2671                         #endif
2672                         #ifdef __BIG_ENDIAN_BITFIELD
2673                                 uint32_t        cmdcodeoff      :28;
2674                                 uint32_t        rsvd1           :12;
2675                                 uint32_t        seqlenbcnt      :4;
2676                         #else   /*  __LITTLE_ENDIAN */
2677                                 uint32_t        seqlenbcnt      :4;
2678                                 uint32_t        rsvd1           :12;
2679                                 uint32_t        cmdcodeoff      :28;
2680                         #endif
2681                         uint32_t cmdmatch[8];
2682
2683                         uint32_t rsvd[2];
2684                 } profile5;
2685
2686         } profiles;
2687
2688 };
2689
2690
2691
2692 /* Structure for MB Command CONFIG_PORT (0x88) */
2693 typedef struct {
2694 #ifdef __BIG_ENDIAN_BITFIELD
2695         uint32_t cBE       :  1;
2696         uint32_t cET       :  1;
2697         uint32_t cHpcb     :  1;
2698         uint32_t cMA       :  1;
2699         uint32_t sli_mode  :  4;
2700         uint32_t pcbLen    : 24;       /* bit 23:0  of memory based port
2701                                         * config block */
2702 #else   /*  __LITTLE_ENDIAN */
2703         uint32_t pcbLen    : 24;       /* bit 23:0  of memory based port
2704                                         * config block */
2705         uint32_t sli_mode  :  4;
2706         uint32_t cMA       :  1;
2707         uint32_t cHpcb     :  1;
2708         uint32_t cET       :  1;
2709         uint32_t cBE       :  1;
2710 #endif
2711
2712         uint32_t pcbLow;       /* bit 31:0  of memory based port config block */
2713         uint32_t pcbHigh;      /* bit 63:32 of memory based port config block */
2714         uint32_t hbainit[5];
2715 #ifdef __BIG_ENDIAN_BITFIELD
2716         uint32_t hps       :  1; /* bit 31 word9 Host Pointer in slim */
2717         uint32_t rsvd      : 31; /* least significant 31 bits of word 9 */
2718 #else   /*  __LITTLE_ENDIAN */
2719         uint32_t rsvd      : 31; /* least significant 31 bits of word 9 */
2720         uint32_t hps       :  1; /* bit 31 word9 Host Pointer in slim */
2721 #endif
2722
2723 #ifdef __BIG_ENDIAN_BITFIELD
2724         uint32_t rsvd1     : 19;  /* Reserved                             */
2725         uint32_t cdss      :  1;  /* Configure Data Security SLI          */
2726         uint32_t rsvd2     :  3;  /* Reserved                             */
2727         uint32_t cbg       :  1;  /* Configure BlockGuard                 */
2728         uint32_t cmv       :  1;  /* Configure Max VPIs                   */
2729         uint32_t ccrp      :  1;  /* Config Command Ring Polling          */
2730         uint32_t csah      :  1;  /* Configure Synchronous Abort Handling */
2731         uint32_t chbs      :  1;  /* Cofigure Host Backing store          */
2732         uint32_t cinb      :  1;  /* Enable Interrupt Notification Block  */
2733         uint32_t cerbm     :  1;  /* Configure Enhanced Receive Buf Mgmt  */
2734         uint32_t cmx       :  1;  /* Configure Max XRIs                   */
2735         uint32_t cmr       :  1;  /* Configure Max RPIs                   */
2736 #else   /*  __LITTLE_ENDIAN */
2737         uint32_t cmr       :  1;  /* Configure Max RPIs                   */
2738         uint32_t cmx       :  1;  /* Configure Max XRIs                   */
2739         uint32_t cerbm     :  1;  /* Configure Enhanced Receive Buf Mgmt  */
2740         uint32_t cinb      :  1;  /* Enable Interrupt Notification Block  */
2741         uint32_t chbs      :  1;  /* Cofigure Host Backing store          */
2742         uint32_t csah      :  1;  /* Configure Synchronous Abort Handling */
2743         uint32_t ccrp      :  1;  /* Config Command Ring Polling          */
2744         uint32_t cmv       :  1;  /* Configure Max VPIs                   */
2745         uint32_t cbg       :  1;  /* Configure BlockGuard                 */
2746         uint32_t rsvd2     :  3;  /* Reserved                             */
2747         uint32_t cdss      :  1;  /* Configure Data Security SLI          */
2748         uint32_t rsvd1     : 19;  /* Reserved                             */
2749 #endif
2750 #ifdef __BIG_ENDIAN_BITFIELD
2751         uint32_t rsvd3     : 19;  /* Reserved                             */
2752         uint32_t gdss      :  1;  /* Configure Data Security SLI          */
2753         uint32_t rsvd4     :  3;  /* Reserved                             */
2754         uint32_t gbg       :  1;  /* Grant BlockGuard                     */
2755         uint32_t gmv       :  1;  /* Grant Max VPIs                       */
2756         uint32_t gcrp      :  1;  /* Grant Command Ring Polling           */
2757         uint32_t gsah      :  1;  /* Grant Synchronous Abort Handling     */
2758         uint32_t ghbs      :  1;  /* Grant Host Backing Store             */
2759         uint32_t ginb      :  1;  /* Grant Interrupt Notification Block   */
2760         uint32_t gerbm     :  1;  /* Grant ERBM Request                   */
2761         uint32_t gmx       :  1;  /* Grant Max XRIs                       */
2762         uint32_t gmr       :  1;  /* Grant Max RPIs                       */
2763 #else   /*  __LITTLE_ENDIAN */
2764         uint32_t gmr       :  1;  /* Grant Max RPIs                       */
2765         uint32_t gmx       :  1;  /* Grant Max XRIs                       */
2766         uint32_t gerbm     :  1;  /* Grant ERBM Request                   */
2767         uint32_t ginb      :  1;  /* Grant Interrupt Notification Block   */
2768         uint32_t ghbs      :  1;  /* Grant Host Backing Store             */
2769         uint32_t gsah      :  1;  /* Grant Synchronous Abort Handling     */
2770         uint32_t gcrp      :  1;  /* Grant Command Ring Polling           */
2771         uint32_t gmv       :  1;  /* Grant Max VPIs                       */
2772         uint32_t gbg       :  1;  /* Grant BlockGuard                     */
2773         uint32_t rsvd4     :  3;  /* Reserved                             */
2774         uint32_t gdss      :  1;  /* Configure Data Security SLI          */
2775         uint32_t rsvd3     : 19;  /* Reserved                             */
2776 #endif
2777
2778 #ifdef __BIG_ENDIAN_BITFIELD
2779         uint32_t max_rpi   : 16;  /* Max RPIs Port should configure       */
2780         uint32_t max_xri   : 16;  /* Max XRIs Port should configure       */
2781 #else   /*  __LITTLE_ENDIAN */
2782         uint32_t max_xri   : 16;  /* Max XRIs Port should configure       */
2783         uint32_t max_rpi   : 16;  /* Max RPIs Port should configure       */
2784 #endif
2785
2786 #ifdef __BIG_ENDIAN_BITFIELD
2787         uint32_t max_hbq   : 16;  /* Max HBQs Host expect to configure    */
2788         uint32_t rsvd5     : 16;  /* Max HBQs Host expect to configure    */
2789 #else   /*  __LITTLE_ENDIAN */
2790         uint32_t rsvd5     : 16;  /* Max HBQs Host expect to configure    */
2791         uint32_t max_hbq   : 16;  /* Max HBQs Host expect to configure    */
2792 #endif
2793
2794         uint32_t rsvd6;           /* Reserved                             */
2795
2796 #ifdef __BIG_ENDIAN_BITFIELD
2797         uint32_t rsvd7      : 16;  /* Reserved                             */
2798         uint32_t max_vpi    : 16;  /* Max number of virt N-Ports           */
2799 #else   /*  __LITTLE_ENDIAN */
2800         uint32_t max_vpi    : 16;  /* Max number of virt N-Ports           */
2801         uint32_t rsvd7      : 16;  /* Reserved                             */
2802 #endif
2803
2804 } CONFIG_PORT_VAR;
2805
2806 /* Structure for MB Command CONFIG_MSI (0x30) */
2807 struct config_msi_var {
2808 #ifdef __BIG_ENDIAN_BITFIELD
2809         uint32_t dfltMsgNum:8;  /* Default message number            */
2810         uint32_t rsvd1:11;      /* Reserved                          */
2811         uint32_t NID:5;         /* Number of secondary attention IDs */
2812         uint32_t rsvd2:5;       /* Reserved                          */
2813         uint32_t dfltPresent:1; /* Default message number present    */
2814         uint32_t addFlag:1;     /* Add association flag              */
2815         uint32_t reportFlag:1;  /* Report association flag           */
2816 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2817         uint32_t reportFlag:1;  /* Report association flag           */
2818         uint32_t addFlag:1;     /* Add association flag              */
2819         uint32_t dfltPresent:1; /* Default message number present    */
2820         uint32_t rsvd2:5;       /* Reserved                          */
2821         uint32_t NID:5;         /* Number of secondary attention IDs */
2822         uint32_t rsvd1:11;      /* Reserved                          */
2823         uint32_t dfltMsgNum:8;  /* Default message number            */
2824 #endif
2825         uint32_t attentionConditions[2];
2826         uint8_t  attentionId[16];
2827         uint8_t  messageNumberByHA[64];
2828         uint8_t  messageNumberByID[16];
2829         uint32_t autoClearHA[2];
2830 #ifdef __BIG_ENDIAN_BITFIELD
2831         uint32_t rsvd3:16;
2832         uint32_t autoClearID:16;
2833 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2834         uint32_t autoClearID:16;
2835         uint32_t rsvd3:16;
2836 #endif
2837         uint32_t rsvd4;
2838 };
2839
2840 /* SLI-2 Port Control Block */
2841
2842 /* SLIM POINTER */
2843 #define SLIMOFF 0x30            /* WORD */
2844
2845 typedef struct _SLI2_RDSC {
2846         uint32_t cmdEntries;
2847         uint32_t cmdAddrLow;
2848         uint32_t cmdAddrHigh;
2849
2850         uint32_t rspEntries;
2851         uint32_t rspAddrLow;
2852         uint32_t rspAddrHigh;
2853 } SLI2_RDSC;
2854
2855 typedef struct _PCB {
2856 #ifdef __BIG_ENDIAN_BITFIELD
2857         uint32_t type:8;
2858 #define TYPE_NATIVE_SLI2       0x01;
2859         uint32_t feature:8;
2860 #define FEATURE_INITIAL_SLI2   0x01;
2861         uint32_t rsvd:12;
2862         uint32_t maxRing:4;
2863 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2864         uint32_t maxRing:4;
2865         uint32_t rsvd:12;
2866         uint32_t feature:8;
2867 #define FEATURE_INITIAL_SLI2   0x01;
2868         uint32_t type:8;
2869 #define TYPE_NATIVE_SLI2       0x01;
2870 #endif
2871
2872         uint32_t mailBoxSize;
2873         uint32_t mbAddrLow;
2874         uint32_t mbAddrHigh;
2875
2876         uint32_t hgpAddrLow;
2877         uint32_t hgpAddrHigh;
2878
2879         uint32_t pgpAddrLow;
2880         uint32_t pgpAddrHigh;
2881         SLI2_RDSC rdsc[MAX_RINGS];
2882 } PCB_t;
2883
2884 /* NEW_FEATURE */
2885 typedef struct {
2886 #ifdef __BIG_ENDIAN_BITFIELD
2887         uint32_t rsvd0:27;
2888         uint32_t discardFarp:1;
2889         uint32_t IPEnable:1;
2890         uint32_t nodeName:1;
2891         uint32_t portName:1;
2892         uint32_t filterEnable:1;
2893 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2894         uint32_t filterEnable:1;
2895         uint32_t portName:1;
2896         uint32_t nodeName:1;
2897         uint32_t IPEnable:1;
2898         uint32_t discardFarp:1;
2899         uint32_t rsvd:27;
2900 #endif
2901
2902         uint8_t portname[8];    /* Used to be struct lpfc_name */
2903         uint8_t nodename[8];
2904         uint32_t rsvd1;
2905         uint32_t rsvd2;
2906         uint32_t rsvd3;
2907         uint32_t IPAddress;
2908 } CONFIG_FARP_VAR;
2909
2910 /* Structure for MB Command MBX_ASYNCEVT_ENABLE (0x33) */
2911
2912 typedef struct {
2913 #ifdef __BIG_ENDIAN_BITFIELD
2914         uint32_t rsvd:30;
2915         uint32_t ring:2;        /* Ring for ASYNC_EVENT iocb Bits 0-1*/
2916 #else /*  __LITTLE_ENDIAN */
2917         uint32_t ring:2;        /* Ring for ASYNC_EVENT iocb Bits 0-1*/
2918         uint32_t rsvd:30;
2919 #endif
2920 } ASYNCEVT_ENABLE_VAR;
2921
2922 /* Union of all Mailbox Command types */
2923 #define MAILBOX_CMD_WSIZE       32
2924 #define MAILBOX_CMD_SIZE        (MAILBOX_CMD_WSIZE * sizeof(uint32_t))
2925 /* ext_wsize times 4 bytes should not be greater than max xmit size */
2926 #define MAILBOX_EXT_WSIZE       512
2927 #define MAILBOX_EXT_SIZE        (MAILBOX_EXT_WSIZE * sizeof(uint32_t))
2928 #define MAILBOX_HBA_EXT_OFFSET  0x100
2929 /* max mbox xmit size is a page size for sysfs IO operations */
2930 #define MAILBOX_MAX_XMIT_SIZE   PAGE_SIZE
2931
2932 typedef union {
2933         uint32_t varWords[MAILBOX_CMD_WSIZE - 1]; /* first word is type/
2934                                                     * feature/max ring number
2935                                                     */
2936         LOAD_SM_VAR varLdSM;            /* cmd =  1 (LOAD_SM)        */
2937         READ_NV_VAR varRDnvp;           /* cmd =  2 (READ_NVPARMS)   */
2938         WRITE_NV_VAR varWTnvp;          /* cmd =  3 (WRITE_NVPARMS)  */
2939         BIU_DIAG_VAR varBIUdiag;        /* cmd =  4 (RUN_BIU_DIAG)   */
2940         INIT_LINK_VAR varInitLnk;       /* cmd =  5 (INIT_LINK)      */
2941         DOWN_LINK_VAR varDwnLnk;        /* cmd =  6 (DOWN_LINK)      */
2942         CONFIG_LINK varCfgLnk;          /* cmd =  7 (CONFIG_LINK)    */
2943         PART_SLIM_VAR varSlim;          /* cmd =  8 (PART_SLIM)      */
2944         CONFIG_RING_VAR varCfgRing;     /* cmd =  9 (CONFIG_RING)    */
2945         RESET_RING_VAR varRstRing;      /* cmd = 10 (RESET_RING)     */
2946         READ_CONFIG_VAR varRdConfig;    /* cmd = 11 (READ_CONFIG)    */
2947         READ_RCONF_VAR varRdRConfig;    /* cmd = 12 (READ_RCONFIG)   */
2948         READ_SPARM_VAR varRdSparm;      /* cmd = 13 (READ_SPARM(64)) */
2949         READ_STATUS_VAR varRdStatus;    /* cmd = 14 (READ_STATUS)    */
2950         READ_RPI_VAR varRdRPI;          /* cmd = 15 (READ_RPI(64))   */
2951         READ_XRI_VAR varRdXRI;          /* cmd = 16 (READ_XRI)       */
2952         READ_REV_VAR varRdRev;          /* cmd = 17 (READ_REV)       */
2953         READ_LNK_VAR varRdLnk;          /* cmd = 18 (READ_LNK_STAT)  */
2954         REG_LOGIN_VAR varRegLogin;      /* cmd = 19 (REG_LOGIN(64))  */
2955         UNREG_LOGIN_VAR varUnregLogin;  /* cmd = 20 (UNREG_LOGIN)    */
2956         READ_LA_VAR varReadLA;          /* cmd = 21 (READ_LA(64))    */
2957         CLEAR_LA_VAR varClearLA;        /* cmd = 22 (CLEAR_LA)       */
2958         DUMP_VAR varDmp;                /* Warm Start DUMP mbx cmd   */
2959         UNREG_D_ID_VAR varUnregDID;     /* cmd = 0x23 (UNREG_D_ID)   */
2960         CONFIG_FARP_VAR varCfgFarp;     /* cmd = 0x25 (CONFIG_FARP)
2961                                          * NEW_FEATURE
2962                                          */
2963         struct config_hbq_var varCfgHbq;/* cmd = 0x7c (CONFIG_HBQ)  */
2964         struct update_cfg_var varUpdateCfg; /* cmd = 0x1B (UPDATE_CFG)*/
2965         CONFIG_PORT_VAR varCfgPort;     /* cmd = 0x88 (CONFIG_PORT)  */
2966         REG_VPI_VAR varRegVpi;          /* cmd = 0x96 (REG_VPI) */
2967         UNREG_VPI_VAR varUnregVpi;      /* cmd = 0x97 (UNREG_VPI) */
2968         ASYNCEVT_ENABLE_VAR varCfgAsyncEvent; /*cmd = x33 (CONFIG_ASYNC) */
2969         struct config_msi_var varCfgMSI;/* cmd = x30 (CONFIG_MSI)     */
2970 } MAILVARIANTS;
2971
2972 /*
2973  * SLI-2 specific structures
2974  */
2975
2976 struct lpfc_hgp {
2977         __le32 cmdPutInx;
2978         __le32 rspGetInx;
2979 };
2980
2981 struct lpfc_pgp {
2982         __le32 cmdGetInx;
2983         __le32 rspPutInx;
2984 };
2985
2986 struct sli2_desc {
2987         uint32_t unused1[16];
2988         struct lpfc_hgp host[MAX_RINGS];
2989         struct lpfc_pgp port[MAX_RINGS];
2990 };
2991
2992 struct sli3_desc {
2993         struct lpfc_hgp host[MAX_RINGS];
2994         uint32_t reserved[8];
2995         uint32_t hbq_put[16];
2996 };
2997
2998 struct sli3_pgp {
2999         struct lpfc_pgp port[MAX_RINGS];
3000         uint32_t hbq_get[16];
3001 };
3002
3003 struct sli3_inb_pgp {
3004         uint32_t ha_copy;
3005         uint32_t counter;
3006         struct lpfc_pgp port[MAX_RINGS];
3007         uint32_t hbq_get[16];
3008 };
3009
3010 union sli_var {
3011         struct sli2_desc        s2;
3012         struct sli3_desc        s3;
3013         struct sli3_pgp         s3_pgp;
3014         struct sli3_inb_pgp     s3_inb_pgp;
3015 };
3016
3017 typedef struct {
3018 #ifdef __BIG_ENDIAN_BITFIELD
3019         uint16_t mbxStatus;
3020         uint8_t mbxCommand;
3021         uint8_t mbxReserved:6;
3022         uint8_t mbxHc:1;
3023         uint8_t mbxOwner:1;     /* Low order bit first word */
3024 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3025         uint8_t mbxOwner:1;     /* Low order bit first word */
3026         uint8_t mbxHc:1;
3027         uint8_t mbxReserved:6;
3028         uint8_t mbxCommand;
3029         uint16_t mbxStatus;
3030 #endif
3031
3032         MAILVARIANTS un;
3033         union sli_var us;
3034 } MAILBOX_t;
3035
3036 /*
3037  *    Begin Structure Definitions for IOCB Commands
3038  */
3039
3040 typedef struct {
3041 #ifdef __BIG_ENDIAN_BITFIELD
3042         uint8_t statAction;
3043         uint8_t statRsn;
3044         uint8_t statBaExp;
3045         uint8_t statLocalError;
3046 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3047         uint8_t statLocalError;
3048         uint8_t statBaExp;
3049         uint8_t statRsn;
3050         uint8_t statAction;
3051 #endif
3052         /* statRsn  P/F_RJT reason codes */
3053 #define RJT_BAD_D_ID       0x01 /* Invalid D_ID field */
3054 #define RJT_BAD_S_ID       0x02 /* Invalid S_ID field */
3055 #define RJT_UNAVAIL_TEMP   0x03 /* N_Port unavailable temp. */
3056 #define RJT_UNAVAIL_PERM   0x04 /* N_Port unavailable perm. */
3057 #define RJT_UNSUP_CLASS    0x05 /* Class not supported */
3058 #define RJT_DELIM_ERR      0x06 /* Delimiter usage error */
3059 #define RJT_UNSUP_TYPE     0x07 /* Type not supported */
3060 #define RJT_BAD_CONTROL    0x08 /* Invalid link conrtol */
3061 #define RJT_BAD_RCTL       0x09 /* R_CTL invalid */
3062 #define RJT_BAD_FCTL       0x0A /* F_CTL invalid */
3063 #define RJT_BAD_OXID       0x0B /* OX_ID invalid */
3064 #define RJT_BAD_RXID       0x0C /* RX_ID invalid */
3065 #define RJT_BAD_SEQID      0x0D /* SEQ_ID invalid */
3066 #define RJT_BAD_DFCTL      0x0E /* DF_CTL invalid */
3067 #define RJT_BAD_SEQCNT     0x0F /* SEQ_CNT invalid */
3068 #define RJT_BAD_PARM       0x10 /* Param. field invalid */
3069 #define RJT_XCHG_ERR       0x11 /* Exchange error */
3070 #define RJT_PROT_ERR       0x12 /* Protocol error */
3071 #define RJT_BAD_LENGTH     0x13 /* Invalid Length */
3072 #define RJT_UNEXPECTED_ACK 0x14 /* Unexpected ACK */
3073 #define RJT_LOGIN_REQUIRED 0x16 /* Login required */
3074 #define RJT_TOO_MANY_SEQ   0x17 /* Excessive sequences */
3075 #define RJT_XCHG_NOT_STRT  0x18 /* Exchange not started */
3076 #define RJT_UNSUP_SEC_HDR  0x19 /* Security hdr not supported */
3077 #define RJT_UNAVAIL_PATH   0x1A /* Fabric Path not available */
3078 #define RJT_VENDOR_UNIQUE  0xFF /* Vendor unique error */
3079
3080 #define IOERR_SUCCESS                 0x00      /* statLocalError */
3081 #define IOERR_MISSING_CONTINUE        0x01
3082 #define IOERR_SEQUENCE_TIMEOUT        0x02
3083 #define IOERR_INTERNAL_ERROR          0x03
3084 #define IOERR_INVALID_RPI             0x04
3085 #define IOERR_NO_XRI                  0x05
3086 #define IOERR_ILLEGAL_COMMAND         0x06
3087 #define IOERR_XCHG_DROPPED            0x07
3088 #define IOERR_ILLEGAL_FIELD           0x08
3089 #define IOERR_BAD_CONTINUE            0x09
3090 #define IOERR_TOO_MANY_BUFFERS        0x0A
3091 #define IOERR_RCV_BUFFER_WAITING      0x0B
3092 #define IOERR_NO_CONNECTION           0x0C
3093 #define IOERR_TX_DMA_FAILED           0x0D
3094 #define IOERR_RX_DMA_FAILED           0x0E
3095 #define IOERR_ILLEGAL_FRAME           0x0F
3096 #define IOERR_EXTRA_DATA              0x10
3097 #define IOERR_NO_RESOURCES            0x11
3098 #define IOERR_RESERVED                0x12
3099 #define IOERR_ILLEGAL_LENGTH          0x13
3100 #define IOERR_UNSUPPORTED_FEATURE     0x14
3101 #define IOERR_ABORT_IN_PROGRESS       0x15
3102 #define IOERR_ABORT_REQUESTED         0x16
3103 #define IOERR_RECEIVE_BUFFER_TIMEOUT  0x17
3104 #define IOERR_LOOP_OPEN_FAILURE       0x18
3105 #define IOERR_RING_RESET              0x19
3106 #define IOERR_LINK_DOWN               0x1A
3107 #define IOERR_CORRUPTED_DATA          0x1B
3108 #define IOERR_CORRUPTED_RPI           0x1C
3109 #define IOERR_OUT_OF_ORDER_DATA       0x1D
3110 #define IOERR_OUT_OF_ORDER_ACK        0x1E
3111 #define IOERR_DUP_FRAME               0x1F
3112 #define IOERR_LINK_CONTROL_FRAME      0x20      /* ACK_N received */
3113 #define IOERR_BAD_HOST_ADDRESS        0x21
3114 #define IOERR_RCV_HDRBUF_WAITING      0x22
3115 #define IOERR_MISSING_HDR_BUFFER      0x23
3116 #define IOERR_MSEQ_CHAIN_CORRUPTED    0x24
3117 #define IOERR_ABORTMULT_REQUESTED     0x25
3118 #define IOERR_BUFFER_SHORTAGE         0x28
3119 #define IOERR_DEFAULT                 0x29
3120 #define IOERR_CNT                     0x2A
3121
3122 #define IOERR_DRVR_MASK               0x100
3123 #define IOERR_SLI_DOWN                0x101  /* ulpStatus  - Driver defined */
3124 #define IOERR_SLI_BRESET              0x102
3125 #define IOERR_SLI_ABORTED             0x103
3126 } PARM_ERR;
3127
3128 typedef union {
3129         struct {
3130 #ifdef __BIG_ENDIAN_BITFIELD
3131                 uint8_t Rctl;   /* R_CTL field */
3132                 uint8_t Type;   /* TYPE field */
3133                 uint8_t Dfctl;  /* DF_CTL field */
3134                 uint8_t Fctl;   /* Bits 0-7 of IOCB word 5 */
3135 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3136                 uint8_t Fctl;   /* Bits 0-7 of IOCB word 5 */
3137                 uint8_t Dfctl;  /* DF_CTL field */
3138                 uint8_t Type;   /* TYPE field */
3139                 uint8_t Rctl;   /* R_CTL field */
3140 #endif
3141
3142 #define BC      0x02            /* Broadcast Received  - Fctl */
3143 #define SI      0x04            /* Sequence Initiative */
3144 #define LA      0x08            /* Ignore Link Attention state */
3145 #define LS      0x80            /* Last Sequence */
3146         } hcsw;
3147         uint32_t reserved;
3148 } WORD5;
3149
3150 /* IOCB Command template for a generic response */
3151 typedef struct {
3152         uint32_t reserved[4];
3153         PARM_ERR perr;
3154 } GENERIC_RSP;
3155
3156 /* IOCB Command template for XMIT / XMIT_BCAST / RCV_SEQUENCE / XMIT_ELS */
3157 typedef struct {
3158         struct ulp_bde xrsqbde[2];
3159         uint32_t xrsqRo;        /* Starting Relative Offset */
3160         WORD5 w5;               /* Header control/status word */
3161 } XR_SEQ_FIELDS;
3162
3163 /* IOCB Command template for ELS_REQUEST */
3164 typedef struct {
3165         struct ulp_bde elsReq;
3166         struct ulp_bde elsRsp;
3167
3168 #ifdef __BIG_ENDIAN_BITFIELD
3169         uint32_t word4Rsvd:7;
3170         uint32_t fl:1;
3171         uint32_t myID:24;
3172         uint32_t word5Rsvd:8;
3173         uint32_t remoteID:24;
3174 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3175         uint32_t myID:24;
3176         uint32_t fl:1;
3177         uint32_t word4Rsvd:7;
3178         uint32_t remoteID:24;
3179         uint32_t word5Rsvd:8;
3180 #endif
3181 } ELS_REQUEST;
3182
3183 /* IOCB Command template for RCV_ELS_REQ */
3184 typedef struct {
3185         struct ulp_bde elsReq[2];
3186         uint32_t parmRo;
3187
3188 #ifdef __BIG_ENDIAN_BITFIELD
3189         uint32_t word5Rsvd:8;
3190         uint32_t remoteID:24;
3191 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3192         uint32_t remoteID:24;
3193         uint32_t word5Rsvd:8;
3194 #endif
3195 } RCV_ELS_REQ;
3196
3197 /* IOCB Command template for ABORT / CLOSE_XRI */
3198 typedef struct {
3199         uint32_t rsvd[3];
3200         uint32_t abortType;
3201 #define ABORT_TYPE_ABTX  0x00000000
3202 #define ABORT_TYPE_ABTS  0x00000001
3203         uint32_t parm;
3204 #ifdef __BIG_ENDIAN_BITFIELD
3205         uint16_t abortContextTag; /* ulpContext from command to abort/close */
3206         uint16_t abortIoTag;    /* ulpIoTag from command to abort/close */
3207 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3208         uint16_t abortIoTag;    /* ulpIoTag from command to abort/close */
3209         uint16_t abortContextTag; /* ulpContext from command to abort/close */
3210 #endif
3211 } AC_XRI;
3212
3213 /* IOCB Command template for ABORT_MXRI64 */
3214 typedef struct {
3215         uint32_t rsvd[3];
3216         uint32_t abortType;
3217         uint32_t parm;
3218         uint32_t iotag32;
3219 } A_MXRI64;
3220
3221 /* IOCB Command template for GET_RPI */
3222 typedef struct {
3223         uint32_t rsvd[4];
3224         uint32_t parmRo;
3225 #ifdef __BIG_ENDIAN_BITFIELD
3226         uint32_t word5Rsvd:8;
3227         uint32_t remoteID:24;
3228 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3229         uint32_t remoteID:24;
3230         uint32_t word5Rsvd:8;
3231 #endif
3232 } GET_RPI;
3233
3234 /* IOCB Command template for all FCP Initiator commands */
3235 typedef struct {
3236         struct ulp_bde fcpi_cmnd;       /* FCP_CMND payload descriptor */
3237         struct ulp_bde fcpi_rsp;        /* Rcv buffer */
3238         uint32_t fcpi_parm;
3239         uint32_t fcpi_XRdy;     /* transfer ready for IWRITE */
3240 } FCPI_FIELDS;
3241
3242 /* IOCB Command template for all FCP Target commands */
3243 typedef struct {
3244         struct ulp_bde fcpt_Buffer[2];  /* FCP_CMND payload descriptor */
3245         uint32_t fcpt_Offset;
3246         uint32_t fcpt_Length;   /* transfer ready for IWRITE */
3247 } FCPT_FIELDS;
3248
3249 /* SLI-2 IOCB structure definitions */
3250
3251 /* IOCB Command template for 64 bit XMIT / XMIT_BCAST / XMIT_ELS */
3252 typedef struct {
3253         ULP_BDL bdl;
3254         uint32_t xrsqRo;        /* Starting Relative Offset */
3255         WORD5 w5;               /* Header control/status word */
3256 } XMT_SEQ_FIELDS64;
3257
3258 /* IOCB Command template for 64 bit RCV_SEQUENCE64 */
3259 typedef struct {
3260         struct ulp_bde64 rcvBde;
3261         uint32_t rsvd1;
3262         uint32_t xrsqRo;        /* Starting Relative Offset */
3263         WORD5 w5;               /* Header control/status word */
3264 } RCV_SEQ_FIELDS64;
3265
3266 /* IOCB Command template for ELS_REQUEST64 */
3267 typedef struct {
3268         ULP_BDL bdl;
3269 #ifdef __BIG_ENDIAN_BITFIELD
3270         uint32_t word4Rsvd:7;
3271         uint32_t fl:1;
3272         uint32_t myID:24;
3273         uint32_t word5Rsvd:8;
3274         uint32_t remoteID:24;
3275 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3276         uint32_t myID:24;
3277         uint32_t fl:1;
3278         uint32_t word4Rsvd:7;
3279         uint32_t remoteID:24;
3280         uint32_t word5Rsvd:8;
3281 #endif
3282 } ELS_REQUEST64;
3283
3284 /* IOCB Command template for GEN_REQUEST64 */
3285 typedef struct {
3286         ULP_BDL bdl;
3287         uint32_t xrsqRo;        /* Starting Relative Offset */
3288         WORD5 w5;               /* Header control/status word */
3289 } GEN_REQUEST64;
3290
3291 /* IOCB Command template for RCV_ELS_REQ64 */
3292 typedef struct {
3293         struct ulp_bde64 elsReq;
3294         uint32_t rcvd1;
3295         uint32_t parmRo;
3296
3297 #ifdef __BIG_ENDIAN_BITFIELD
3298         uint32_t word5Rsvd:8;
3299         uint32_t remoteID:24;
3300 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3301         uint32_t remoteID:24;
3302         uint32_t word5Rsvd:8;
3303 #endif
3304 } RCV_ELS_REQ64;
3305
3306 /* IOCB Command template for RCV_SEQ64 */
3307 struct rcv_seq64 {
3308         struct ulp_bde64 elsReq;
3309         uint32_t hbq_1;
3310         uint32_t parmRo;
3311 #ifdef __BIG_ENDIAN_BITFIELD
3312         uint32_t rctl:8;
3313         uint32_t type:8;
3314         uint32_t dfctl:8;
3315         uint32_t ls:1;
3316         uint32_t fs:1;
3317         uint32_t rsvd2:3;
3318         uint32_t si:1;
3319         uint32_t bc:1;
3320         uint32_t rsvd3:1;
3321 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3322         uint32_t rsvd3:1;
3323         uint32_t bc:1;
3324         uint32_t si:1;
3325         uint32_t rsvd2:3;
3326         uint32_t fs:1;
3327         uint32_t ls:1;
3328         uint32_t dfctl:8;
3329         uint32_t type:8;
3330         uint32_t rctl:8;
3331 #endif
3332 };
3333
3334 /* IOCB Command template for all 64 bit FCP Initiator commands */
3335 typedef struct {
3336         ULP_BDL bdl;
3337         uint32_t fcpi_parm;
3338         uint32_t fcpi_XRdy;     /* transfer ready for IWRITE */
3339 } FCPI_FIELDS64;
3340
3341 /* IOCB Command template for all 64 bit FCP Target commands */
3342 typedef struct {
3343         ULP_BDL bdl;
3344         uint32_t fcpt_Offset;
3345         uint32_t fcpt_Length;   /* transfer ready for IWRITE */
3346 } FCPT_FIELDS64;
3347
3348 /* IOCB Command template for Async Status iocb commands */
3349 typedef struct {
3350         uint32_t rsvd[4];
3351         uint32_t param;
3352 #ifdef __BIG_ENDIAN_BITFIELD
3353         uint16_t evt_code;              /* High order bits word 5 */
3354         uint16_t sub_ctxt_tag;          /* Low  order bits word 5 */
3355 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3356         uint16_t sub_ctxt_tag;          /* High order bits word 5 */
3357         uint16_t evt_code;              /* Low  order bits word 5 */
3358 #endif
3359 } ASYNCSTAT_FIELDS;
3360 #define ASYNC_TEMP_WARN         0x100
3361 #define ASYNC_TEMP_SAFE         0x101
3362
3363 /* IOCB Command template for CMD_IOCB_RCV_ELS64_CX (0xB7)
3364    or CMD_IOCB_RCV_SEQ64_CX (0xB5) */
3365
3366 struct rcv_sli3 {
3367         uint32_t word8Rsvd;
3368 #ifdef __BIG_ENDIAN_BITFIELD
3369         uint16_t vpi;
3370         uint16_t word9Rsvd;
3371 #else  /*  __LITTLE_ENDIAN */
3372         uint16_t word9Rsvd;
3373         uint16_t vpi;
3374 #endif
3375         uint32_t word10Rsvd;
3376         uint32_t acc_len;      /* accumulated length */
3377         struct ulp_bde64 bde2;
3378 };
3379
3380 /* Structure used for a single HBQ entry */
3381 struct lpfc_hbq_entry {
3382         struct ulp_bde64 bde;
3383         uint32_t buffer_tag;
3384 };
3385
3386 /* IOCB Command template for QUE_XRI64_CX (0xB3) command */
3387 typedef struct {
3388         struct lpfc_hbq_entry   buff;
3389         uint32_t                rsvd;
3390         uint32_t                rsvd1;
3391 } QUE_XRI64_CX_FIELDS;
3392
3393 struct que_xri64cx_ext_fields {
3394         uint32_t        iotag64_low;
3395         uint32_t        iotag64_high;
3396         uint32_t        ebde_count;
3397         uint32_t        rsvd;
3398         struct lpfc_hbq_entry   buff[5];
3399 };
3400
3401 struct sli3_bg_fields {
3402         uint32_t filler[6];     /* word 8-13 in IOCB */
3403         uint32_t bghm;          /* word 14 - BlockGuard High Water Mark */
3404 /* Bitfields for bgstat (BlockGuard Status - word 15 of IOCB) */
3405 #define BGS_BIDIR_BG_PROF_MASK          0xff000000
3406 #define BGS_BIDIR_BG_PROF_SHIFT         24
3407 #define BGS_BIDIR_ERR_COND_FLAGS_MASK   0x003f0000
3408 #define BGS_BIDIR_ERR_COND_SHIFT        16
3409 #define BGS_BG_PROFILE_MASK             0x0000ff00
3410 #define BGS_BG_PROFILE_SHIFT            8
3411 #define BGS_INVALID_PROF_MASK           0x00000020
3412 #define BGS_INVALID_PROF_SHIFT          5
3413 #define BGS_UNINIT_DIF_BLOCK_MASK       0x00000010
3414 #define BGS_UNINIT_DIF_BLOCK_SHIFT      4
3415 #define BGS_HI_WATER_MARK_PRESENT_MASK  0x00000008
3416 #define BGS_HI_WATER_MARK_PRESENT_SHIFT 3
3417 #define BGS_REFTAG_ERR_MASK             0x00000004
3418 #define BGS_REFTAG_ERR_SHIFT            2
3419 #define BGS_APPTAG_ERR_MASK             0x00000002
3420 #define BGS_APPTAG_ERR_SHIFT            1
3421 #define BGS_GUARD_ERR_MASK              0x00000001
3422 #define BGS_GUARD_ERR_SHIFT             0
3423         uint32_t bgstat;        /* word 15 - BlockGuard Status */
3424 };
3425
3426 static inline uint32_t
3427 lpfc_bgs_get_bidir_bg_prof(uint32_t bgstat)
3428 {
3429         return (le32_to_cpu(bgstat) & BGS_BIDIR_BG_PROF_MASK) >>
3430                                 BGS_BIDIR_BG_PROF_SHIFT;
3431 }
3432
3433 static inline uint32_t
3434 lpfc_bgs_get_bidir_err_cond(uint32_t bgstat)
3435 {
3436         return (le32_to_cpu(bgstat) & BGS_BIDIR_ERR_COND_FLAGS_MASK) >>
3437                                 BGS_BIDIR_ERR_COND_SHIFT;
3438 }
3439
3440 static inline uint32_t
3441 lpfc_bgs_get_bg_prof(uint32_t bgstat)
3442 {
3443         return (le32_to_cpu(bgstat) & BGS_BG_PROFILE_MASK) >>
3444                                 BGS_BG_PROFILE_SHIFT;
3445 }
3446
3447 static inline uint32_t
3448 lpfc_bgs_get_invalid_prof(uint32_t bgstat)
3449 {
3450         return (le32_to_cpu(bgstat) & BGS_INVALID_PROF_MASK) >>
3451                                 BGS_INVALID_PROF_SHIFT;
3452 }
3453
3454 static inline uint32_t
3455 lpfc_bgs_get_uninit_dif_block(uint32_t bgstat)
3456 {
3457         return (le32_to_cpu(bgstat) & BGS_UNINIT_DIF_BLOCK_MASK) >>
3458                                 BGS_UNINIT_DIF_BLOCK_SHIFT;
3459 }
3460
3461 static inline uint32_t
3462 lpfc_bgs_get_hi_water_mark_present(uint32_t bgstat)
3463 {
3464         return (le32_to_cpu(bgstat) & BGS_HI_WATER_MARK_PRESENT_MASK) >>
3465                                 BGS_HI_WATER_MARK_PRESENT_SHIFT;
3466 }
3467
3468 static inline uint32_t
3469 lpfc_bgs_get_reftag_err(uint32_t bgstat)
3470 {
3471         return (le32_to_cpu(bgstat) & BGS_REFTAG_ERR_MASK) >>
3472                                 BGS_REFTAG_ERR_SHIFT;
3473 }
3474
3475 static inline uint32_t
3476 lpfc_bgs_get_apptag_err(uint32_t bgstat)
3477 {
3478         return (le32_to_cpu(bgstat) & BGS_APPTAG_ERR_MASK) >>
3479                                 BGS_APPTAG_ERR_SHIFT;
3480 }
3481
3482 static inline uint32_t
3483 lpfc_bgs_get_guard_err(uint32_t bgstat)
3484 {
3485         return (le32_to_cpu(bgstat) & BGS_GUARD_ERR_MASK) >>
3486                                 BGS_GUARD_ERR_SHIFT;
3487 }
3488
3489 #define LPFC_EXT_DATA_BDE_COUNT 3
3490 struct fcp_irw_ext {
3491         uint32_t        io_tag64_low;
3492         uint32_t        io_tag64_high;
3493 #ifdef __BIG_ENDIAN_BITFIELD
3494         uint8_t         reserved1;
3495         uint8_t         reserved2;
3496         uint8_t         reserved3;
3497         uint8_t         ebde_count;
3498 #else  /* __LITTLE_ENDIAN */
3499         uint8_t         ebde_count;
3500         uint8_t         reserved3;
3501         uint8_t         reserved2;
3502         uint8_t         reserved1;
3503 #endif
3504         uint32_t        reserved4;
3505         struct ulp_bde64 rbde;          /* response bde */
3506         struct ulp_bde64 dbde[LPFC_EXT_DATA_BDE_COUNT]; /* data BDE or BPL */
3507         uint8_t icd[32];                /* immediate command data (32 bytes) */
3508 };
3509
3510 typedef struct _IOCB {  /* IOCB structure */
3511         union {
3512                 GENERIC_RSP grsp;       /* Generic response */
3513                 XR_SEQ_FIELDS xrseq;    /* XMIT / BCAST / RCV_SEQUENCE cmd */
3514                 struct ulp_bde cont[3]; /* up to 3 continuation bdes */
3515                 RCV_ELS_REQ rcvels;     /* RCV_ELS_REQ template */
3516                 AC_XRI acxri;   /* ABORT / CLOSE_XRI template */
3517                 A_MXRI64 amxri; /* abort multiple xri command overlay */
3518                 GET_RPI getrpi; /* GET_RPI template */
3519                 FCPI_FIELDS fcpi;       /* FCP Initiator template */
3520                 FCPT_FIELDS fcpt;       /* FCP target template */
3521
3522                 /* SLI-2 structures */
3523
3524                 struct ulp_bde64 cont64[2];  /* up to 2 64 bit continuation
3525                                               * bde_64s */
3526                 ELS_REQUEST64 elsreq64; /* ELS_REQUEST template */
3527                 GEN_REQUEST64 genreq64; /* GEN_REQUEST template */
3528                 RCV_ELS_REQ64 rcvels64; /* RCV_ELS_REQ template */
3529                 XMT_SEQ_FIELDS64 xseq64;        /* XMIT / BCAST cmd */
3530                 FCPI_FIELDS64 fcpi64;   /* FCP 64 bit Initiator template */
3531                 FCPT_FIELDS64 fcpt64;   /* FCP 64 bit target template */
3532                 ASYNCSTAT_FIELDS asyncstat; /* async_status iocb */
3533                 QUE_XRI64_CX_FIELDS quexri64cx; /* que_xri64_cx fields */
3534                 struct rcv_seq64 rcvseq64;      /* RCV_SEQ64 and RCV_CONT64 */
3535                 struct sli4_bls_acc bls_acc; /* UNSOL ABTS BLS_ACC params */
3536                 uint32_t ulpWord[IOCB_WORD_SZ - 2];     /* generic 6 'words' */
3537         } un;
3538         union {
3539                 struct {
3540 #ifdef __BIG_ENDIAN_BITFIELD
3541                         uint16_t ulpContext;    /* High order bits word 6 */
3542                         uint16_t ulpIoTag;      /* Low  order bits word 6 */
3543 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3544                         uint16_t ulpIoTag;      /* Low  order bits word 6 */
3545                         uint16_t ulpContext;    /* High order bits word 6 */
3546 #endif
3547                 } t1;
3548                 struct {
3549 #ifdef __BIG_ENDIAN_BITFIELD
3550                         uint16_t ulpContext;    /* High order bits word 6 */
3551                         uint16_t ulpIoTag1:2;   /* Low  order bits word 6 */
3552                         uint16_t ulpIoTag0:14;  /* Low  order bits word 6 */
3553 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3554                         uint16_t ulpIoTag0:14;  /* Low  order bits word 6 */
3555                         uint16_t ulpIoTag1:2;   /* Low  order bits word 6 */
3556                         uint16_t ulpContext;    /* High order bits word 6 */
3557 #endif
3558                 } t2;
3559         } un1;
3560 #define ulpContext un1.t1.ulpContext
3561 #define ulpIoTag   un1.t1.ulpIoTag
3562 #define ulpIoTag0  un1.t2.ulpIoTag0
3563
3564 #ifdef __BIG_ENDIAN_BITFIELD
3565         uint32_t ulpTimeout:8;
3566         uint32_t ulpXS:1;
3567         uint32_t ulpFCP2Rcvy:1;
3568         uint32_t ulpPU:2;
3569         uint32_t ulpIr:1;
3570         uint32_t ulpClass:3;
3571         uint32_t ulpCommand:8;
3572         uint32_t ulpStatus:4;
3573         uint32_t ulpBdeCount:2;
3574         uint32_t ulpLe:1;
3575         uint32_t ulpOwner:1;    /* Low order bit word 7 */
3576 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3577         uint32_t ulpOwner:1;    /* Low order bit word 7 */
3578         uint32_t ulpLe:1;
3579         uint32_t ulpBdeCount:2;
3580         uint32_t ulpStatus:4;
3581         uint32_t ulpCommand:8;
3582         uint32_t ulpClass:3;
3583         uint32_t ulpIr:1;
3584         uint32_t ulpPU:2;
3585         uint32_t ulpFCP2Rcvy:1;
3586         uint32_t ulpXS:1;
3587         uint32_t ulpTimeout:8;
3588 #endif
3589
3590         union {
3591                 struct rcv_sli3 rcvsli3; /* words 8 - 15 */
3592
3593                 /* words 8-31 used for que_xri_cx iocb */
3594                 struct que_xri64cx_ext_fields que_xri64cx_ext_words;
3595                 struct fcp_irw_ext fcp_ext;
3596                 uint32_t sli3Words[24]; /* 96 extra bytes for SLI-3 */
3597
3598                 /* words 8-15 for BlockGuard */
3599                 struct sli3_bg_fields sli3_bg;
3600         } unsli3;
3601
3602 #define ulpCt_h ulpXS
3603 #define ulpCt_l ulpFCP2Rcvy
3604
3605 #define IOCB_FCP           1    /* IOCB is used for FCP ELS cmds-ulpRsvByte */
3606 #define IOCB_IP            2    /* IOCB is used for IP ELS cmds */
3607 #define PARM_UNUSED        0    /* PU field (Word 4) not used */
3608 #define PARM_REL_OFF       1    /* PU field (Word 4) = R. O. */
3609 #define PARM_READ_CHECK    2    /* PU field (Word 4) = Data Transfer Length */
3610 #define PARM_NPIV_DID      3
3611 #define CLASS1             0    /* Class 1 */
3612 #define CLASS2             1    /* Class 2 */
3613 #define CLASS3             2    /* Class 3 */
3614 #define CLASS_FCP_INTERMIX 7    /* FCP Data->Cls 1, all else->Cls 2 */
3615
3616 #define IOSTAT_SUCCESS         0x0      /* ulpStatus  - HBA defined */
3617 #define IOSTAT_FCP_RSP_ERROR   0x1
3618 #define IOSTAT_REMOTE_STOP     0x2
3619 #define IOSTAT_LOCAL_REJECT    0x3
3620 #define IOSTAT_NPORT_RJT       0x4
3621 #define IOSTAT_FABRIC_RJT      0x5
3622 #define IOSTAT_NPORT_BSY       0x6
3623 #define IOSTAT_FABRIC_BSY      0x7
3624 #define IOSTAT_INTERMED_RSP    0x8
3625 #define IOSTAT_LS_RJT          0x9
3626 #define IOSTAT_BA_RJT          0xA
3627 #define IOSTAT_RSVD1           0xB
3628 #define IOSTAT_RSVD2           0xC
3629 #define IOSTAT_RSVD3           0xD
3630 #define IOSTAT_RSVD4           0xE
3631 #define IOSTAT_NEED_BUFFER     0xF
3632 #define IOSTAT_DRIVER_REJECT   0x10   /* ulpStatus  - Driver defined */
3633 #define IOSTAT_DEFAULT         0xF    /* Same as rsvd5 for now */
3634 #define IOSTAT_CNT             0x11
3635
3636 } IOCB_t;
3637
3638
3639 #define SLI1_SLIM_SIZE   (4 * 1024)
3640
3641 /* Up to 498 IOCBs will fit into 16k
3642  * 256 (MAILBOX_t) + 140 (PCB_t) + ( 32 (IOCB_t) * 498 ) = < 16384
3643  */
3644 #define SLI2_SLIM_SIZE   (64 * 1024)
3645
3646 /* Maximum IOCBs that will fit in SLI2 slim */
3647 #define MAX_SLI2_IOCB    498
3648 #define MAX_SLIM_IOCB_SIZE (SLI2_SLIM_SIZE - \
3649                             (sizeof(MAILBOX_t) + sizeof(PCB_t) + \
3650                             sizeof(uint32_t) * MAILBOX_EXT_WSIZE))
3651
3652 /* HBQ entries are 4 words each = 4k */
3653 #define LPFC_TOTAL_HBQ_SIZE (sizeof(struct lpfc_hbq_entry) *  \
3654                              lpfc_sli_hbq_count())
3655
3656 struct lpfc_sli2_slim {
3657         MAILBOX_t mbx;
3658         uint32_t  mbx_ext_words[MAILBOX_EXT_WSIZE];
3659         PCB_t pcb;
3660         IOCB_t IOCBs[MAX_SLIM_IOCB_SIZE];
3661 };
3662
3663 /*
3664  * This function checks PCI device to allow special handling for LC HBAs.
3665  *
3666  * Parameters:
3667  * device : struct pci_dev 's device field
3668  *
3669  * return 1 => TRUE
3670  *        0 => FALSE
3671  */
3672 static inline int
3673 lpfc_is_LC_HBA(unsigned short device)
3674 {
3675         if ((device == PCI_DEVICE_ID_TFLY) ||
3676             (device == PCI_DEVICE_ID_PFLY) ||
3677             (device == PCI_DEVICE_ID_LP101) ||
3678             (device == PCI_DEVICE_ID_BMID) ||
3679             (device == PCI_DEVICE_ID_BSMB) ||
3680             (device == PCI_DEVICE_ID_ZMID) ||
3681             (device == PCI_DEVICE_ID_ZSMB) ||
3682             (device == PCI_DEVICE_ID_SAT_MID) ||
3683             (device == PCI_DEVICE_ID_SAT_SMB) ||
3684             (device == PCI_DEVICE_ID_RFLY))
3685                 return 1;
3686         else
3687                 return 0;
3688 }
3689
3690 /*
3691  * Determine if an IOCB failed because of a link event or firmware reset.
3692  */
3693
3694 static inline int
3695 lpfc_error_lost_link(IOCB_t *iocbp)
3696 {
3697         return (iocbp->ulpStatus == IOSTAT_LOCAL_REJECT &&
3698                 (iocbp->un.ulpWord[4] == IOERR_SLI_ABORTED ||
3699                  iocbp->un.ulpWord[4] == IOERR_LINK_DOWN ||
3700                  iocbp->un.ulpWord[4] == IOERR_SLI_DOWN));
3701 }
3702
3703 #define MENLO_TRANSPORT_TYPE 0xfe
3704 #define MENLO_CONTEXT 0
3705 #define MENLO_PU 3
3706 #define MENLO_TIMEOUT 30
3707 #define SETVAR_MLOMNT 0x103107
3708 #define SETVAR_MLORST 0x103007
3709
3710 #define BPL_ALIGN_SZ 8 /* 8 byte alignment for bpl and mbufs */