[SCSI] lpfc 8.3.8: BugFixes: SLI relates changes
[linux-2.6.git] / drivers / scsi / lpfc / lpfc_hw.h
1 /*******************************************************************
2  * This file is part of the Emulex Linux Device Driver for         *
3  * Fibre Channel Host Bus Adapters.                                *
4  * Copyright (C) 2004-2009 Emulex.  All rights reserved.           *
5  * EMULEX and SLI are trademarks of Emulex.                        *
6  * www.emulex.com                                                  *
7  *                                                                 *
8  * This program is free software; you can redistribute it and/or   *
9  * modify it under the terms of version 2 of the GNU General       *
10  * Public License as published by the Free Software Foundation.    *
11  * This program is distributed in the hope that it will be useful. *
12  * ALL EXPRESS OR IMPLIED CONDITIONS, REPRESENTATIONS AND          *
13  * WARRANTIES, INCLUDING ANY IMPLIED WARRANTY OF MERCHANTABILITY,  *
14  * FITNESS FOR A PARTICULAR PURPOSE, OR NON-INFRINGEMENT, ARE      *
15  * DISCLAIMED, EXCEPT TO THE EXTENT THAT SUCH DISCLAIMERS ARE HELD *
16  * TO BE LEGALLY INVALID.  See the GNU General Public License for  *
17  * more details, a copy of which can be found in the file COPYING  *
18  * included with this package.                                     *
19  *******************************************************************/
20
21 #define FDMI_DID        0xfffffaU
22 #define NameServer_DID  0xfffffcU
23 #define SCR_DID         0xfffffdU
24 #define Fabric_DID      0xfffffeU
25 #define Bcast_DID       0xffffffU
26 #define Mask_DID        0xffffffU
27 #define CT_DID_MASK     0xffff00U
28 #define Fabric_DID_MASK 0xfff000U
29 #define WELL_KNOWN_DID_MASK 0xfffff0U
30
31 #define PT2PT_LocalID   1
32 #define PT2PT_RemoteID  2
33
34 #define FF_DEF_EDTOV          2000      /* Default E_D_TOV (2000ms) */
35 #define FF_DEF_ALTOV            15      /* Default AL_TIME (15ms) */
36 #define FF_DEF_RATOV             2      /* Default RA_TOV (2s) */
37 #define FF_DEF_ARBTOV         1900      /* Default ARB_TOV (1900ms) */
38
39 #define LPFC_BUF_RING0        64        /* Number of buffers to post to RING
40                                            0 */
41
42 #define FCELSSIZE             1024      /* maximum ELS transfer size */
43
44 #define LPFC_FCP_RING            0      /* ring 0 for FCP initiator commands */
45 #define LPFC_EXTRA_RING          1      /* ring 1 for other protocols */
46 #define LPFC_ELS_RING            2      /* ring 2 for ELS commands */
47 #define LPFC_FCP_NEXT_RING       3
48
49 #define SLI2_IOCB_CMD_R0_ENTRIES    172 /* SLI-2 FCP command ring entries */
50 #define SLI2_IOCB_RSP_R0_ENTRIES    134 /* SLI-2 FCP response ring entries */
51 #define SLI2_IOCB_CMD_R1_ENTRIES      4 /* SLI-2 extra command ring entries */
52 #define SLI2_IOCB_RSP_R1_ENTRIES      4 /* SLI-2 extra response ring entries */
53 #define SLI2_IOCB_CMD_R1XTRA_ENTRIES 36 /* SLI-2 extra FCP cmd ring entries */
54 #define SLI2_IOCB_RSP_R1XTRA_ENTRIES 52 /* SLI-2 extra FCP rsp ring entries */
55 #define SLI2_IOCB_CMD_R2_ENTRIES     20 /* SLI-2 ELS command ring entries */
56 #define SLI2_IOCB_RSP_R2_ENTRIES     20 /* SLI-2 ELS response ring entries */
57 #define SLI2_IOCB_CMD_R3_ENTRIES      0
58 #define SLI2_IOCB_RSP_R3_ENTRIES      0
59 #define SLI2_IOCB_CMD_R3XTRA_ENTRIES 24
60 #define SLI2_IOCB_RSP_R3XTRA_ENTRIES 32
61
62 #define SLI2_IOCB_CMD_SIZE      32
63 #define SLI2_IOCB_RSP_SIZE      32
64 #define SLI3_IOCB_CMD_SIZE      128
65 #define SLI3_IOCB_RSP_SIZE      64
66
67
68 /* vendor ID used in SCSI netlink calls */
69 #define LPFC_NL_VENDOR_ID (SCSI_NL_VID_TYPE_PCI | PCI_VENDOR_ID_EMULEX)
70
71 /* Common Transport structures and definitions */
72
73 union CtRevisionId {
74         /* Structure is in Big Endian format */
75         struct {
76                 uint32_t Revision:8;
77                 uint32_t InId:24;
78         } bits;
79         uint32_t word;
80 };
81
82 union CtCommandResponse {
83         /* Structure is in Big Endian format */
84         struct {
85                 uint32_t CmdRsp:16;
86                 uint32_t Size:16;
87         } bits;
88         uint32_t word;
89 };
90
91 #define FC4_FEATURE_INIT 0x2
92 #define FC4_FEATURE_TARGET 0x1
93
94 struct lpfc_sli_ct_request {
95         /* Structure is in Big Endian format */
96         union CtRevisionId RevisionId;
97         uint8_t FsType;
98         uint8_t FsSubType;
99         uint8_t Options;
100         uint8_t Rsrvd1;
101         union CtCommandResponse CommandResponse;
102         uint8_t Rsrvd2;
103         uint8_t ReasonCode;
104         uint8_t Explanation;
105         uint8_t VendorUnique;
106
107         union {
108                 uint32_t PortID;
109                 struct gid {
110                         uint8_t PortType;       /* for GID_PT requests */
111                         uint8_t DomainScope;
112                         uint8_t AreaScope;
113                         uint8_t Fc4Type;        /* for GID_FT requests */
114                 } gid;
115                 struct rft {
116                         uint32_t PortId;        /* For RFT_ID requests */
117
118 #ifdef __BIG_ENDIAN_BITFIELD
119                         uint32_t rsvd0:16;
120                         uint32_t rsvd1:7;
121                         uint32_t fcpReg:1;      /* Type 8 */
122                         uint32_t rsvd2:2;
123                         uint32_t ipReg:1;       /* Type 5 */
124                         uint32_t rsvd3:5;
125 #else   /*  __LITTLE_ENDIAN_BITFIELD */
126                         uint32_t rsvd0:16;
127                         uint32_t fcpReg:1;      /* Type 8 */
128                         uint32_t rsvd1:7;
129                         uint32_t rsvd3:5;
130                         uint32_t ipReg:1;       /* Type 5 */
131                         uint32_t rsvd2:2;
132 #endif
133
134                         uint32_t rsvd[7];
135                 } rft;
136                 struct rnn {
137                         uint32_t PortId;        /* For RNN_ID requests */
138                         uint8_t wwnn[8];
139                 } rnn;
140                 struct rsnn {   /* For RSNN_ID requests */
141                         uint8_t wwnn[8];
142                         uint8_t len;
143                         uint8_t symbname[255];
144                 } rsnn;
145                 struct da_id { /* For DA_ID requests */
146                         uint32_t port_id;
147                 } da_id;
148                 struct rspn {   /* For RSPN_ID requests */
149                         uint32_t PortId;
150                         uint8_t len;
151                         uint8_t symbname[255];
152                 } rspn;
153                 struct gff {
154                         uint32_t PortId;
155                 } gff;
156                 struct gff_acc {
157                         uint8_t fbits[128];
158                 } gff_acc;
159 #define FCP_TYPE_FEATURE_OFFSET 7
160                 struct rff {
161                         uint32_t PortId;
162                         uint8_t reserved[2];
163                         uint8_t fbits;
164                         uint8_t type_code;     /* type=8 for FCP */
165                 } rff;
166         } un;
167 };
168
169 #define  SLI_CT_REVISION        1
170 #define  GID_REQUEST_SZ   (offsetof(struct lpfc_sli_ct_request, un) + \
171                            sizeof(struct gid))
172 #define  GFF_REQUEST_SZ   (offsetof(struct lpfc_sli_ct_request, un) + \
173                            sizeof(struct gff))
174 #define  RFT_REQUEST_SZ   (offsetof(struct lpfc_sli_ct_request, un) + \
175                            sizeof(struct rft))
176 #define  RFF_REQUEST_SZ   (offsetof(struct lpfc_sli_ct_request, un) + \
177                            sizeof(struct rff))
178 #define  RNN_REQUEST_SZ   (offsetof(struct lpfc_sli_ct_request, un) + \
179                            sizeof(struct rnn))
180 #define  RSNN_REQUEST_SZ  (offsetof(struct lpfc_sli_ct_request, un) + \
181                            sizeof(struct rsnn))
182 #define DA_ID_REQUEST_SZ (offsetof(struct lpfc_sli_ct_request, un) + \
183                           sizeof(struct da_id))
184 #define  RSPN_REQUEST_SZ  (offsetof(struct lpfc_sli_ct_request, un) + \
185                            sizeof(struct rspn))
186
187 /*
188  * FsType Definitions
189  */
190
191 #define  SLI_CT_MANAGEMENT_SERVICE        0xFA
192 #define  SLI_CT_TIME_SERVICE              0xFB
193 #define  SLI_CT_DIRECTORY_SERVICE         0xFC
194 #define  SLI_CT_FABRIC_CONTROLLER_SERVICE 0xFD
195
196 /*
197  * Directory Service Subtypes
198  */
199
200 #define  SLI_CT_DIRECTORY_NAME_SERVER     0x02
201
202 /*
203  * Response Codes
204  */
205
206 #define  SLI_CT_RESPONSE_FS_RJT           0x8001
207 #define  SLI_CT_RESPONSE_FS_ACC           0x8002
208
209 /*
210  * Reason Codes
211  */
212
213 #define  SLI_CT_NO_ADDITIONAL_EXPL        0x0
214 #define  SLI_CT_INVALID_COMMAND           0x01
215 #define  SLI_CT_INVALID_VERSION           0x02
216 #define  SLI_CT_LOGICAL_ERROR             0x03
217 #define  SLI_CT_INVALID_IU_SIZE           0x04
218 #define  SLI_CT_LOGICAL_BUSY              0x05
219 #define  SLI_CT_PROTOCOL_ERROR            0x07
220 #define  SLI_CT_UNABLE_TO_PERFORM_REQ     0x09
221 #define  SLI_CT_REQ_NOT_SUPPORTED         0x0b
222 #define  SLI_CT_HBA_INFO_NOT_REGISTERED   0x10
223 #define  SLI_CT_MULTIPLE_HBA_ATTR_OF_SAME_TYPE  0x11
224 #define  SLI_CT_INVALID_HBA_ATTR_BLOCK_LEN      0x12
225 #define  SLI_CT_HBA_ATTR_NOT_PRESENT      0x13
226 #define  SLI_CT_PORT_INFO_NOT_REGISTERED  0x20
227 #define  SLI_CT_MULTIPLE_PORT_ATTR_OF_SAME_TYPE 0x21
228 #define  SLI_CT_INVALID_PORT_ATTR_BLOCK_LEN     0x22
229 #define  SLI_CT_VENDOR_UNIQUE             0xff
230
231 /*
232  * Name Server SLI_CT_UNABLE_TO_PERFORM_REQ Explanations
233  */
234
235 #define  SLI_CT_NO_PORT_ID                0x01
236 #define  SLI_CT_NO_PORT_NAME              0x02
237 #define  SLI_CT_NO_NODE_NAME              0x03
238 #define  SLI_CT_NO_CLASS_OF_SERVICE       0x04
239 #define  SLI_CT_NO_IP_ADDRESS             0x05
240 #define  SLI_CT_NO_IPA                    0x06
241 #define  SLI_CT_NO_FC4_TYPES              0x07
242 #define  SLI_CT_NO_SYMBOLIC_PORT_NAME     0x08
243 #define  SLI_CT_NO_SYMBOLIC_NODE_NAME     0x09
244 #define  SLI_CT_NO_PORT_TYPE              0x0A
245 #define  SLI_CT_ACCESS_DENIED             0x10
246 #define  SLI_CT_INVALID_PORT_ID           0x11
247 #define  SLI_CT_DATABASE_EMPTY            0x12
248
249 /*
250  * Name Server Command Codes
251  */
252
253 #define  SLI_CTNS_GA_NXT      0x0100
254 #define  SLI_CTNS_GPN_ID      0x0112
255 #define  SLI_CTNS_GNN_ID      0x0113
256 #define  SLI_CTNS_GCS_ID      0x0114
257 #define  SLI_CTNS_GFT_ID      0x0117
258 #define  SLI_CTNS_GSPN_ID     0x0118
259 #define  SLI_CTNS_GPT_ID      0x011A
260 #define  SLI_CTNS_GFF_ID      0x011F
261 #define  SLI_CTNS_GID_PN      0x0121
262 #define  SLI_CTNS_GID_NN      0x0131
263 #define  SLI_CTNS_GIP_NN      0x0135
264 #define  SLI_CTNS_GIPA_NN     0x0136
265 #define  SLI_CTNS_GSNN_NN     0x0139
266 #define  SLI_CTNS_GNN_IP      0x0153
267 #define  SLI_CTNS_GIPA_IP     0x0156
268 #define  SLI_CTNS_GID_FT      0x0171
269 #define  SLI_CTNS_GID_PT      0x01A1
270 #define  SLI_CTNS_RPN_ID      0x0212
271 #define  SLI_CTNS_RNN_ID      0x0213
272 #define  SLI_CTNS_RCS_ID      0x0214
273 #define  SLI_CTNS_RFT_ID      0x0217
274 #define  SLI_CTNS_RSPN_ID     0x0218
275 #define  SLI_CTNS_RPT_ID      0x021A
276 #define  SLI_CTNS_RFF_ID      0x021F
277 #define  SLI_CTNS_RIP_NN      0x0235
278 #define  SLI_CTNS_RIPA_NN     0x0236
279 #define  SLI_CTNS_RSNN_NN     0x0239
280 #define  SLI_CTNS_DA_ID       0x0300
281
282 /*
283  * Port Types
284  */
285
286 #define  SLI_CTPT_N_PORT      0x01
287 #define  SLI_CTPT_NL_PORT     0x02
288 #define  SLI_CTPT_FNL_PORT    0x03
289 #define  SLI_CTPT_IP          0x04
290 #define  SLI_CTPT_FCP         0x08
291 #define  SLI_CTPT_NX_PORT     0x7F
292 #define  SLI_CTPT_F_PORT      0x81
293 #define  SLI_CTPT_FL_PORT     0x82
294 #define  SLI_CTPT_E_PORT      0x84
295
296 #define SLI_CT_LAST_ENTRY     0x80000000
297
298 /* Fibre Channel Service Parameter definitions */
299
300 #define FC_PH_4_0   6           /* FC-PH version 4.0 */
301 #define FC_PH_4_1   7           /* FC-PH version 4.1 */
302 #define FC_PH_4_2   8           /* FC-PH version 4.2 */
303 #define FC_PH_4_3   9           /* FC-PH version 4.3 */
304
305 #define FC_PH_LOW   8           /* Lowest supported FC-PH version */
306 #define FC_PH_HIGH  9           /* Highest supported FC-PH version */
307 #define FC_PH3   0x20           /* FC-PH-3 version */
308
309 #define FF_FRAME_SIZE     2048
310
311 struct lpfc_name {
312         union {
313                 struct {
314 #ifdef __BIG_ENDIAN_BITFIELD
315                         uint8_t nameType:4;     /* FC Word 0, bit 28:31 */
316                         uint8_t IEEEextMsn:4;   /* FC Word 0, bit 24:27, bit
317                                                    8:11 of IEEE ext */
318 #else   /*  __LITTLE_ENDIAN_BITFIELD */
319                         uint8_t IEEEextMsn:4;   /* FC Word 0, bit 24:27, bit
320                                                    8:11 of IEEE ext */
321                         uint8_t nameType:4;     /* FC Word 0, bit 28:31 */
322 #endif
323
324 #define NAME_IEEE           0x1 /* IEEE name - nameType */
325 #define NAME_IEEE_EXT       0x2 /* IEEE extended name */
326 #define NAME_FC_TYPE        0x3 /* FC native name type */
327 #define NAME_IP_TYPE        0x4 /* IP address */
328 #define NAME_CCITT_TYPE     0xC
329 #define NAME_CCITT_GR_TYPE  0xE
330                         uint8_t IEEEextLsb;     /* FC Word 0, bit 16:23, IEEE
331                                                    extended Lsb */
332                         uint8_t IEEE[6];        /* FC IEEE address */
333                 } s;
334                 uint8_t wwn[8];
335         } u;
336 };
337
338 struct csp {
339         uint8_t fcphHigh;       /* FC Word 0, byte 0 */
340         uint8_t fcphLow;
341         uint8_t bbCreditMsb;
342         uint8_t bbCreditlsb;    /* FC Word 0, byte 3 */
343
344 #ifdef __BIG_ENDIAN_BITFIELD
345         uint16_t request_multiple_Nport:1;      /* FC Word 1, bit 31 */
346         uint16_t randomOffset:1;        /* FC Word 1, bit 30 */
347         uint16_t response_multiple_NPort:1;     /* FC Word 1, bit 29 */
348         uint16_t fPort:1;       /* FC Word 1, bit 28 */
349         uint16_t altBbCredit:1; /* FC Word 1, bit 27 */
350         uint16_t edtovResolution:1;     /* FC Word 1, bit 26 */
351         uint16_t multicast:1;   /* FC Word 1, bit 25 */
352         uint16_t broadcast:1;   /* FC Word 1, bit 24 */
353
354         uint16_t huntgroup:1;   /* FC Word 1, bit 23 */
355         uint16_t simplex:1;     /* FC Word 1, bit 22 */
356         uint16_t word1Reserved1:3;      /* FC Word 1, bit 21:19 */
357         uint16_t dhd:1;         /* FC Word 1, bit 18 */
358         uint16_t contIncSeqCnt:1;       /* FC Word 1, bit 17 */
359         uint16_t payloadlength:1;       /* FC Word 1, bit 16 */
360 #else   /*  __LITTLE_ENDIAN_BITFIELD */
361         uint16_t broadcast:1;   /* FC Word 1, bit 24 */
362         uint16_t multicast:1;   /* FC Word 1, bit 25 */
363         uint16_t edtovResolution:1;     /* FC Word 1, bit 26 */
364         uint16_t altBbCredit:1; /* FC Word 1, bit 27 */
365         uint16_t fPort:1;       /* FC Word 1, bit 28 */
366         uint16_t response_multiple_NPort:1;     /* FC Word 1, bit 29 */
367         uint16_t randomOffset:1;        /* FC Word 1, bit 30 */
368         uint16_t request_multiple_Nport:1;      /* FC Word 1, bit 31 */
369
370         uint16_t payloadlength:1;       /* FC Word 1, bit 16 */
371         uint16_t contIncSeqCnt:1;       /* FC Word 1, bit 17 */
372         uint16_t dhd:1;         /* FC Word 1, bit 18 */
373         uint16_t word1Reserved1:3;      /* FC Word 1, bit 21:19 */
374         uint16_t simplex:1;     /* FC Word 1, bit 22 */
375         uint16_t huntgroup:1;   /* FC Word 1, bit 23 */
376 #endif
377
378         uint8_t bbRcvSizeMsb;   /* Upper nibble is reserved */
379         uint8_t bbRcvSizeLsb;   /* FC Word 1, byte 3 */
380         union {
381                 struct {
382                         uint8_t word2Reserved1; /* FC Word 2 byte 0 */
383
384                         uint8_t totalConcurrSeq;        /* FC Word 2 byte 1 */
385                         uint8_t roByCategoryMsb;        /* FC Word 2 byte 2 */
386
387                         uint8_t roByCategoryLsb;        /* FC Word 2 byte 3 */
388                 } nPort;
389                 uint32_t r_a_tov;       /* R_A_TOV must be in B.E. format */
390         } w2;
391
392         uint32_t e_d_tov;       /* E_D_TOV must be in B.E. format */
393 };
394
395 struct class_parms {
396 #ifdef __BIG_ENDIAN_BITFIELD
397         uint8_t classValid:1;   /* FC Word 0, bit 31 */
398         uint8_t intermix:1;     /* FC Word 0, bit 30 */
399         uint8_t stackedXparent:1;       /* FC Word 0, bit 29 */
400         uint8_t stackedLockDown:1;      /* FC Word 0, bit 28 */
401         uint8_t seqDelivery:1;  /* FC Word 0, bit 27 */
402         uint8_t word0Reserved1:3;       /* FC Word 0, bit 24:26 */
403 #else   /*  __LITTLE_ENDIAN_BITFIELD */
404         uint8_t word0Reserved1:3;       /* FC Word 0, bit 24:26 */
405         uint8_t seqDelivery:1;  /* FC Word 0, bit 27 */
406         uint8_t stackedLockDown:1;      /* FC Word 0, bit 28 */
407         uint8_t stackedXparent:1;       /* FC Word 0, bit 29 */
408         uint8_t intermix:1;     /* FC Word 0, bit 30 */
409         uint8_t classValid:1;   /* FC Word 0, bit 31 */
410
411 #endif
412
413         uint8_t word0Reserved2; /* FC Word 0, bit 16:23 */
414
415 #ifdef __BIG_ENDIAN_BITFIELD
416         uint8_t iCtlXidReAssgn:2;       /* FC Word 0, Bit 14:15 */
417         uint8_t iCtlInitialPa:2;        /* FC Word 0, bit 12:13 */
418         uint8_t iCtlAck0capable:1;      /* FC Word 0, bit 11 */
419         uint8_t iCtlAckNcapable:1;      /* FC Word 0, bit 10 */
420         uint8_t word0Reserved3:2;       /* FC Word 0, bit  8: 9 */
421 #else   /*  __LITTLE_ENDIAN_BITFIELD */
422         uint8_t word0Reserved3:2;       /* FC Word 0, bit  8: 9 */
423         uint8_t iCtlAckNcapable:1;      /* FC Word 0, bit 10 */
424         uint8_t iCtlAck0capable:1;      /* FC Word 0, bit 11 */
425         uint8_t iCtlInitialPa:2;        /* FC Word 0, bit 12:13 */
426         uint8_t iCtlXidReAssgn:2;       /* FC Word 0, Bit 14:15 */
427 #endif
428
429         uint8_t word0Reserved4; /* FC Word 0, bit  0: 7 */
430
431 #ifdef __BIG_ENDIAN_BITFIELD
432         uint8_t rCtlAck0capable:1;      /* FC Word 1, bit 31 */
433         uint8_t rCtlAckNcapable:1;      /* FC Word 1, bit 30 */
434         uint8_t rCtlXidInterlck:1;      /* FC Word 1, bit 29 */
435         uint8_t rCtlErrorPolicy:2;      /* FC Word 1, bit 27:28 */
436         uint8_t word1Reserved1:1;       /* FC Word 1, bit 26 */
437         uint8_t rCtlCatPerSeq:2;        /* FC Word 1, bit 24:25 */
438 #else   /*  __LITTLE_ENDIAN_BITFIELD */
439         uint8_t rCtlCatPerSeq:2;        /* FC Word 1, bit 24:25 */
440         uint8_t word1Reserved1:1;       /* FC Word 1, bit 26 */
441         uint8_t rCtlErrorPolicy:2;      /* FC Word 1, bit 27:28 */
442         uint8_t rCtlXidInterlck:1;      /* FC Word 1, bit 29 */
443         uint8_t rCtlAckNcapable:1;      /* FC Word 1, bit 30 */
444         uint8_t rCtlAck0capable:1;      /* FC Word 1, bit 31 */
445 #endif
446
447         uint8_t word1Reserved2; /* FC Word 1, bit 16:23 */
448         uint8_t rcvDataSizeMsb; /* FC Word 1, bit  8:15 */
449         uint8_t rcvDataSizeLsb; /* FC Word 1, bit  0: 7 */
450
451         uint8_t concurrentSeqMsb;       /* FC Word 2, bit 24:31 */
452         uint8_t concurrentSeqLsb;       /* FC Word 2, bit 16:23 */
453         uint8_t EeCreditSeqMsb; /* FC Word 2, bit  8:15 */
454         uint8_t EeCreditSeqLsb; /* FC Word 2, bit  0: 7 */
455
456         uint8_t openSeqPerXchgMsb;      /* FC Word 3, bit 24:31 */
457         uint8_t openSeqPerXchgLsb;      /* FC Word 3, bit 16:23 */
458         uint8_t word3Reserved1; /* Fc Word 3, bit  8:15 */
459         uint8_t word3Reserved2; /* Fc Word 3, bit  0: 7 */
460 };
461
462 struct serv_parm {      /* Structure is in Big Endian format */
463         struct csp cmn;
464         struct lpfc_name portName;
465         struct lpfc_name nodeName;
466         struct class_parms cls1;
467         struct class_parms cls2;
468         struct class_parms cls3;
469         struct class_parms cls4;
470         uint8_t vendorVersion[16];
471 };
472
473 /*
474  * Virtual Fabric Tagging Header
475  */
476 struct fc_vft_header {
477          uint32_t word0;
478 #define fc_vft_hdr_r_ctl_SHIFT          24
479 #define fc_vft_hdr_r_ctl_MASK           0xFF
480 #define fc_vft_hdr_r_ctl_WORD           word0
481 #define fc_vft_hdr_ver_SHIFT            22
482 #define fc_vft_hdr_ver_MASK             0x3
483 #define fc_vft_hdr_ver_WORD             word0
484 #define fc_vft_hdr_type_SHIFT           18
485 #define fc_vft_hdr_type_MASK            0xF
486 #define fc_vft_hdr_type_WORD            word0
487 #define fc_vft_hdr_e_SHIFT              16
488 #define fc_vft_hdr_e_MASK               0x1
489 #define fc_vft_hdr_e_WORD               word0
490 #define fc_vft_hdr_priority_SHIFT       13
491 #define fc_vft_hdr_priority_MASK        0x7
492 #define fc_vft_hdr_priority_WORD        word0
493 #define fc_vft_hdr_vf_id_SHIFT          1
494 #define fc_vft_hdr_vf_id_MASK           0xFFF
495 #define fc_vft_hdr_vf_id_WORD           word0
496         uint32_t word1;
497 #define fc_vft_hdr_hopct_SHIFT          24
498 #define fc_vft_hdr_hopct_MASK           0xFF
499 #define fc_vft_hdr_hopct_WORD           word1
500 };
501
502 /*
503  *  Extended Link Service LS_COMMAND codes (Payload Word 0)
504  */
505 #ifdef __BIG_ENDIAN_BITFIELD
506 #define ELS_CMD_MASK      0xffff0000
507 #define ELS_RSP_MASK      0xff000000
508 #define ELS_CMD_LS_RJT    0x01000000
509 #define ELS_CMD_ACC       0x02000000
510 #define ELS_CMD_PLOGI     0x03000000
511 #define ELS_CMD_FLOGI     0x04000000
512 #define ELS_CMD_LOGO      0x05000000
513 #define ELS_CMD_ABTX      0x06000000
514 #define ELS_CMD_RCS       0x07000000
515 #define ELS_CMD_RES       0x08000000
516 #define ELS_CMD_RSS       0x09000000
517 #define ELS_CMD_RSI       0x0A000000
518 #define ELS_CMD_ESTS      0x0B000000
519 #define ELS_CMD_ESTC      0x0C000000
520 #define ELS_CMD_ADVC      0x0D000000
521 #define ELS_CMD_RTV       0x0E000000
522 #define ELS_CMD_RLS       0x0F000000
523 #define ELS_CMD_ECHO      0x10000000
524 #define ELS_CMD_TEST      0x11000000
525 #define ELS_CMD_RRQ       0x12000000
526 #define ELS_CMD_PRLI      0x20100014
527 #define ELS_CMD_PRLO      0x21100014
528 #define ELS_CMD_PRLO_ACC  0x02100014
529 #define ELS_CMD_PDISC     0x50000000
530 #define ELS_CMD_FDISC     0x51000000
531 #define ELS_CMD_ADISC     0x52000000
532 #define ELS_CMD_FARP      0x54000000
533 #define ELS_CMD_FARPR     0x55000000
534 #define ELS_CMD_RPS       0x56000000
535 #define ELS_CMD_RPL       0x57000000
536 #define ELS_CMD_FAN       0x60000000
537 #define ELS_CMD_RSCN      0x61040000
538 #define ELS_CMD_SCR       0x62000000
539 #define ELS_CMD_RNID      0x78000000
540 #define ELS_CMD_LIRR      0x7A000000
541 #else   /*  __LITTLE_ENDIAN_BITFIELD */
542 #define ELS_CMD_MASK      0xffff
543 #define ELS_RSP_MASK      0xff
544 #define ELS_CMD_LS_RJT    0x01
545 #define ELS_CMD_ACC       0x02
546 #define ELS_CMD_PLOGI     0x03
547 #define ELS_CMD_FLOGI     0x04
548 #define ELS_CMD_LOGO      0x05
549 #define ELS_CMD_ABTX      0x06
550 #define ELS_CMD_RCS       0x07
551 #define ELS_CMD_RES       0x08
552 #define ELS_CMD_RSS       0x09
553 #define ELS_CMD_RSI       0x0A
554 #define ELS_CMD_ESTS      0x0B
555 #define ELS_CMD_ESTC      0x0C
556 #define ELS_CMD_ADVC      0x0D
557 #define ELS_CMD_RTV       0x0E
558 #define ELS_CMD_RLS       0x0F
559 #define ELS_CMD_ECHO      0x10
560 #define ELS_CMD_TEST      0x11
561 #define ELS_CMD_RRQ       0x12
562 #define ELS_CMD_PRLI      0x14001020
563 #define ELS_CMD_PRLO      0x14001021
564 #define ELS_CMD_PRLO_ACC  0x14001002
565 #define ELS_CMD_PDISC     0x50
566 #define ELS_CMD_FDISC     0x51
567 #define ELS_CMD_ADISC     0x52
568 #define ELS_CMD_FARP      0x54
569 #define ELS_CMD_FARPR     0x55
570 #define ELS_CMD_RPS       0x56
571 #define ELS_CMD_RPL       0x57
572 #define ELS_CMD_FAN       0x60
573 #define ELS_CMD_RSCN      0x0461
574 #define ELS_CMD_SCR       0x62
575 #define ELS_CMD_RNID      0x78
576 #define ELS_CMD_LIRR      0x7A
577 #endif
578
579 /*
580  *  LS_RJT Payload Definition
581  */
582
583 struct ls_rjt { /* Structure is in Big Endian format */
584         union {
585                 uint32_t lsRjtError;
586                 struct {
587                         uint8_t lsRjtRsvd0;     /* FC Word 0, bit 24:31 */
588
589                         uint8_t lsRjtRsnCode;   /* FC Word 0, bit 16:23 */
590                         /* LS_RJT reason codes */
591 #define LSRJT_INVALID_CMD     0x01
592 #define LSRJT_LOGICAL_ERR     0x03
593 #define LSRJT_LOGICAL_BSY     0x05
594 #define LSRJT_PROTOCOL_ERR    0x07
595 #define LSRJT_UNABLE_TPC      0x09      /* Unable to perform command */
596 #define LSRJT_CMD_UNSUPPORTED 0x0B
597 #define LSRJT_VENDOR_UNIQUE   0xFF      /* See Byte 3 */
598
599                         uint8_t lsRjtRsnCodeExp; /* FC Word 0, bit 8:15 */
600                         /* LS_RJT reason explanation */
601 #define LSEXP_NOTHING_MORE      0x00
602 #define LSEXP_SPARM_OPTIONS     0x01
603 #define LSEXP_SPARM_ICTL        0x03
604 #define LSEXP_SPARM_RCTL        0x05
605 #define LSEXP_SPARM_RCV_SIZE    0x07
606 #define LSEXP_SPARM_CONCUR_SEQ  0x09
607 #define LSEXP_SPARM_CREDIT      0x0B
608 #define LSEXP_INVALID_PNAME     0x0D
609 #define LSEXP_INVALID_NNAME     0x0E
610 #define LSEXP_INVALID_CSP       0x0F
611 #define LSEXP_INVALID_ASSOC_HDR 0x11
612 #define LSEXP_ASSOC_HDR_REQ     0x13
613 #define LSEXP_INVALID_O_SID     0x15
614 #define LSEXP_INVALID_OX_RX     0x17
615 #define LSEXP_CMD_IN_PROGRESS   0x19
616 #define LSEXP_PORT_LOGIN_REQ    0x1E
617 #define LSEXP_INVALID_NPORT_ID  0x1F
618 #define LSEXP_INVALID_SEQ_ID    0x21
619 #define LSEXP_INVALID_XCHG      0x23
620 #define LSEXP_INACTIVE_XCHG     0x25
621 #define LSEXP_RQ_REQUIRED       0x27
622 #define LSEXP_OUT_OF_RESOURCE   0x29
623 #define LSEXP_CANT_GIVE_DATA    0x2A
624 #define LSEXP_REQ_UNSUPPORTED   0x2C
625                         uint8_t vendorUnique;   /* FC Word 0, bit  0: 7 */
626                 } b;
627         } un;
628 };
629
630 /*
631  *  N_Port Login (FLOGO/PLOGO Request) Payload Definition
632  */
633
634 typedef struct _LOGO {          /* Structure is in Big Endian format */
635         union {
636                 uint32_t nPortId32;     /* Access nPortId as a word */
637                 struct {
638                         uint8_t word1Reserved1; /* FC Word 1, bit 31:24 */
639                         uint8_t nPortIdByte0;   /* N_port  ID bit 16:23 */
640                         uint8_t nPortIdByte1;   /* N_port  ID bit  8:15 */
641                         uint8_t nPortIdByte2;   /* N_port  ID bit  0: 7 */
642                 } b;
643         } un;
644         struct lpfc_name portName;      /* N_port name field */
645 } LOGO;
646
647 /*
648  *  FCP Login (PRLI Request / ACC) Payload Definition
649  */
650
651 #define PRLX_PAGE_LEN   0x10
652 #define TPRLO_PAGE_LEN  0x14
653
654 typedef struct _PRLI {          /* Structure is in Big Endian format */
655         uint8_t prliType;       /* FC Parm Word 0, bit 24:31 */
656
657 #define PRLI_FCP_TYPE 0x08
658         uint8_t word0Reserved1; /* FC Parm Word 0, bit 16:23 */
659
660 #ifdef __BIG_ENDIAN_BITFIELD
661         uint8_t origProcAssocV:1;       /* FC Parm Word 0, bit 15 */
662         uint8_t respProcAssocV:1;       /* FC Parm Word 0, bit 14 */
663         uint8_t estabImagePair:1;       /* FC Parm Word 0, bit 13 */
664
665         /*    ACC = imagePairEstablished */
666         uint8_t word0Reserved2:1;       /* FC Parm Word 0, bit 12 */
667         uint8_t acceptRspCode:4;        /* FC Parm Word 0, bit 8:11, ACC ONLY */
668 #else   /*  __LITTLE_ENDIAN_BITFIELD */
669         uint8_t acceptRspCode:4;        /* FC Parm Word 0, bit 8:11, ACC ONLY */
670         uint8_t word0Reserved2:1;       /* FC Parm Word 0, bit 12 */
671         uint8_t estabImagePair:1;       /* FC Parm Word 0, bit 13 */
672         uint8_t respProcAssocV:1;       /* FC Parm Word 0, bit 14 */
673         uint8_t origProcAssocV:1;       /* FC Parm Word 0, bit 15 */
674         /*    ACC = imagePairEstablished */
675 #endif
676
677 #define PRLI_REQ_EXECUTED     0x1       /* acceptRspCode */
678 #define PRLI_NO_RESOURCES     0x2
679 #define PRLI_INIT_INCOMPLETE  0x3
680 #define PRLI_NO_SUCH_PA       0x4
681 #define PRLI_PREDEF_CONFIG    0x5
682 #define PRLI_PARTIAL_SUCCESS  0x6
683 #define PRLI_INVALID_PAGE_CNT 0x7
684         uint8_t word0Reserved3; /* FC Parm Word 0, bit 0:7 */
685
686         uint32_t origProcAssoc; /* FC Parm Word 1, bit 0:31 */
687
688         uint32_t respProcAssoc; /* FC Parm Word 2, bit 0:31 */
689
690         uint8_t word3Reserved1; /* FC Parm Word 3, bit 24:31 */
691         uint8_t word3Reserved2; /* FC Parm Word 3, bit 16:23 */
692
693 #ifdef __BIG_ENDIAN_BITFIELD
694         uint16_t Word3bit15Resved:1;    /* FC Parm Word 3, bit 15 */
695         uint16_t Word3bit14Resved:1;    /* FC Parm Word 3, bit 14 */
696         uint16_t Word3bit13Resved:1;    /* FC Parm Word 3, bit 13 */
697         uint16_t Word3bit12Resved:1;    /* FC Parm Word 3, bit 12 */
698         uint16_t Word3bit11Resved:1;    /* FC Parm Word 3, bit 11 */
699         uint16_t Word3bit10Resved:1;    /* FC Parm Word 3, bit 10 */
700         uint16_t TaskRetryIdReq:1;      /* FC Parm Word 3, bit  9 */
701         uint16_t Retry:1;       /* FC Parm Word 3, bit  8 */
702         uint16_t ConfmComplAllowed:1;   /* FC Parm Word 3, bit  7 */
703         uint16_t dataOverLay:1; /* FC Parm Word 3, bit  6 */
704         uint16_t initiatorFunc:1;       /* FC Parm Word 3, bit  5 */
705         uint16_t targetFunc:1;  /* FC Parm Word 3, bit  4 */
706         uint16_t cmdDataMixEna:1;       /* FC Parm Word 3, bit  3 */
707         uint16_t dataRspMixEna:1;       /* FC Parm Word 3, bit  2 */
708         uint16_t readXferRdyDis:1;      /* FC Parm Word 3, bit  1 */
709         uint16_t writeXferRdyDis:1;     /* FC Parm Word 3, bit  0 */
710 #else   /*  __LITTLE_ENDIAN_BITFIELD */
711         uint16_t Retry:1;       /* FC Parm Word 3, bit  8 */
712         uint16_t TaskRetryIdReq:1;      /* FC Parm Word 3, bit  9 */
713         uint16_t Word3bit10Resved:1;    /* FC Parm Word 3, bit 10 */
714         uint16_t Word3bit11Resved:1;    /* FC Parm Word 3, bit 11 */
715         uint16_t Word3bit12Resved:1;    /* FC Parm Word 3, bit 12 */
716         uint16_t Word3bit13Resved:1;    /* FC Parm Word 3, bit 13 */
717         uint16_t Word3bit14Resved:1;    /* FC Parm Word 3, bit 14 */
718         uint16_t Word3bit15Resved:1;    /* FC Parm Word 3, bit 15 */
719         uint16_t writeXferRdyDis:1;     /* FC Parm Word 3, bit  0 */
720         uint16_t readXferRdyDis:1;      /* FC Parm Word 3, bit  1 */
721         uint16_t dataRspMixEna:1;       /* FC Parm Word 3, bit  2 */
722         uint16_t cmdDataMixEna:1;       /* FC Parm Word 3, bit  3 */
723         uint16_t targetFunc:1;  /* FC Parm Word 3, bit  4 */
724         uint16_t initiatorFunc:1;       /* FC Parm Word 3, bit  5 */
725         uint16_t dataOverLay:1; /* FC Parm Word 3, bit  6 */
726         uint16_t ConfmComplAllowed:1;   /* FC Parm Word 3, bit  7 */
727 #endif
728 } PRLI;
729
730 /*
731  *  FCP Logout (PRLO Request / ACC) Payload Definition
732  */
733
734 typedef struct _PRLO {          /* Structure is in Big Endian format */
735         uint8_t prloType;       /* FC Parm Word 0, bit 24:31 */
736
737 #define PRLO_FCP_TYPE  0x08
738         uint8_t word0Reserved1; /* FC Parm Word 0, bit 16:23 */
739
740 #ifdef __BIG_ENDIAN_BITFIELD
741         uint8_t origProcAssocV:1;       /* FC Parm Word 0, bit 15 */
742         uint8_t respProcAssocV:1;       /* FC Parm Word 0, bit 14 */
743         uint8_t word0Reserved2:2;       /* FC Parm Word 0, bit 12:13 */
744         uint8_t acceptRspCode:4;        /* FC Parm Word 0, bit 8:11, ACC ONLY */
745 #else   /*  __LITTLE_ENDIAN_BITFIELD */
746         uint8_t acceptRspCode:4;        /* FC Parm Word 0, bit 8:11, ACC ONLY */
747         uint8_t word0Reserved2:2;       /* FC Parm Word 0, bit 12:13 */
748         uint8_t respProcAssocV:1;       /* FC Parm Word 0, bit 14 */
749         uint8_t origProcAssocV:1;       /* FC Parm Word 0, bit 15 */
750 #endif
751
752 #define PRLO_REQ_EXECUTED     0x1       /* acceptRspCode */
753 #define PRLO_NO_SUCH_IMAGE    0x4
754 #define PRLO_INVALID_PAGE_CNT 0x7
755
756         uint8_t word0Reserved3; /* FC Parm Word 0, bit 0:7 */
757
758         uint32_t origProcAssoc; /* FC Parm Word 1, bit 0:31 */
759
760         uint32_t respProcAssoc; /* FC Parm Word 2, bit 0:31 */
761
762         uint32_t word3Reserved1;        /* FC Parm Word 3, bit 0:31 */
763 } PRLO;
764
765 typedef struct _ADISC {         /* Structure is in Big Endian format */
766         uint32_t hardAL_PA;
767         struct lpfc_name portName;
768         struct lpfc_name nodeName;
769         uint32_t DID;
770 } ADISC;
771
772 typedef struct _FARP {          /* Structure is in Big Endian format */
773         uint32_t Mflags:8;
774         uint32_t Odid:24;
775 #define FARP_NO_ACTION          0       /* FARP information enclosed, no
776                                            action */
777 #define FARP_MATCH_PORT         0x1     /* Match on Responder Port Name */
778 #define FARP_MATCH_NODE         0x2     /* Match on Responder Node Name */
779 #define FARP_MATCH_IP           0x4     /* Match on IP address, not supported */
780 #define FARP_MATCH_IPV4         0x5     /* Match on IPV4 address, not
781                                            supported */
782 #define FARP_MATCH_IPV6         0x6     /* Match on IPV6 address, not
783                                            supported */
784         uint32_t Rflags:8;
785         uint32_t Rdid:24;
786 #define FARP_REQUEST_PLOGI      0x1     /* Request for PLOGI */
787 #define FARP_REQUEST_FARPR      0x2     /* Request for FARP Response */
788         struct lpfc_name OportName;
789         struct lpfc_name OnodeName;
790         struct lpfc_name RportName;
791         struct lpfc_name RnodeName;
792         uint8_t Oipaddr[16];
793         uint8_t Ripaddr[16];
794 } FARP;
795
796 typedef struct _FAN {           /* Structure is in Big Endian format */
797         uint32_t Fdid;
798         struct lpfc_name FportName;
799         struct lpfc_name FnodeName;
800 } FAN;
801
802 typedef struct _SCR {           /* Structure is in Big Endian format */
803         uint8_t resvd1;
804         uint8_t resvd2;
805         uint8_t resvd3;
806         uint8_t Function;
807 #define  SCR_FUNC_FABRIC     0x01
808 #define  SCR_FUNC_NPORT      0x02
809 #define  SCR_FUNC_FULL       0x03
810 #define  SCR_CLEAR           0xff
811 } SCR;
812
813 typedef struct _RNID_TOP_DISC {
814         struct lpfc_name portName;
815         uint8_t resvd[8];
816         uint32_t unitType;
817 #define RNID_HBA            0x7
818 #define RNID_HOST           0xa
819 #define RNID_DRIVER         0xd
820         uint32_t physPort;
821         uint32_t attachedNodes;
822         uint16_t ipVersion;
823 #define RNID_IPV4           0x1
824 #define RNID_IPV6           0x2
825         uint16_t UDPport;
826         uint8_t ipAddr[16];
827         uint16_t resvd1;
828         uint16_t flags;
829 #define RNID_TD_SUPPORT     0x1
830 #define RNID_LP_VALID       0x2
831 } RNID_TOP_DISC;
832
833 typedef struct _RNID {          /* Structure is in Big Endian format */
834         uint8_t Format;
835 #define RNID_TOPOLOGY_DISC  0xdf
836         uint8_t CommonLen;
837         uint8_t resvd1;
838         uint8_t SpecificLen;
839         struct lpfc_name portName;
840         struct lpfc_name nodeName;
841         union {
842                 RNID_TOP_DISC topologyDisc;     /* topology disc (0xdf) */
843         } un;
844 } RNID;
845
846 typedef struct  _RPS {          /* Structure is in Big Endian format */
847         union {
848                 uint32_t portNum;
849                 struct lpfc_name portName;
850         } un;
851 } RPS;
852
853 typedef struct  _RPS_RSP {      /* Structure is in Big Endian format */
854         uint16_t rsvd1;
855         uint16_t portStatus;
856         uint32_t linkFailureCnt;
857         uint32_t lossSyncCnt;
858         uint32_t lossSignalCnt;
859         uint32_t primSeqErrCnt;
860         uint32_t invalidXmitWord;
861         uint32_t crcCnt;
862 } RPS_RSP;
863
864 typedef struct  _RPL {          /* Structure is in Big Endian format */
865         uint32_t maxsize;
866         uint32_t index;
867 } RPL;
868
869 typedef struct  _PORT_NUM_BLK {
870         uint32_t portNum;
871         uint32_t portID;
872         struct lpfc_name portName;
873 } PORT_NUM_BLK;
874
875 typedef struct  _RPL_RSP {      /* Structure is in Big Endian format */
876         uint32_t listLen;
877         uint32_t index;
878         PORT_NUM_BLK port_num_blk;
879 } RPL_RSP;
880
881 /* This is used for RSCN command */
882 typedef struct _D_ID {          /* Structure is in Big Endian format */
883         union {
884                 uint32_t word;
885                 struct {
886 #ifdef __BIG_ENDIAN_BITFIELD
887                         uint8_t resv;
888                         uint8_t domain;
889                         uint8_t area;
890                         uint8_t id;
891 #else   /*  __LITTLE_ENDIAN_BITFIELD */
892                         uint8_t id;
893                         uint8_t area;
894                         uint8_t domain;
895                         uint8_t resv;
896 #endif
897                 } b;
898         } un;
899 } D_ID;
900
901 #define RSCN_ADDRESS_FORMAT_PORT        0x0
902 #define RSCN_ADDRESS_FORMAT_AREA        0x1
903 #define RSCN_ADDRESS_FORMAT_DOMAIN      0x2
904 #define RSCN_ADDRESS_FORMAT_FABRIC      0x3
905 #define RSCN_ADDRESS_FORMAT_MASK        0x3
906
907 /*
908  *  Structure to define all ELS Payload types
909  */
910
911 typedef struct _ELS_PKT {       /* Structure is in Big Endian format */
912         uint8_t elsCode;        /* FC Word 0, bit 24:31 */
913         uint8_t elsByte1;
914         uint8_t elsByte2;
915         uint8_t elsByte3;
916         union {
917                 struct ls_rjt lsRjt;    /* Payload for LS_RJT ELS response */
918                 struct serv_parm logi;  /* Payload for PLOGI/FLOGI/PDISC/ACC */
919                 LOGO logo;      /* Payload for PLOGO/FLOGO/ACC */
920                 PRLI prli;      /* Payload for PRLI/ACC */
921                 PRLO prlo;      /* Payload for PRLO/ACC */
922                 ADISC adisc;    /* Payload for ADISC/ACC */
923                 FARP farp;      /* Payload for FARP/ACC */
924                 FAN fan;        /* Payload for FAN */
925                 SCR scr;        /* Payload for SCR/ACC */
926                 RNID rnid;      /* Payload for RNID */
927                 uint8_t pad[128 - 4];   /* Pad out to payload of 128 bytes */
928         } un;
929 } ELS_PKT;
930
931 /*
932  * FDMI
933  * HBA MAnagement Operations Command Codes
934  */
935 #define  SLI_MGMT_GRHL     0x100        /* Get registered HBA list */
936 #define  SLI_MGMT_GHAT     0x101        /* Get HBA attributes */
937 #define  SLI_MGMT_GRPL     0x102        /* Get registered Port list */
938 #define  SLI_MGMT_GPAT     0x110        /* Get Port attributes */
939 #define  SLI_MGMT_RHBA     0x200        /* Register HBA */
940 #define  SLI_MGMT_RHAT     0x201        /* Register HBA atttributes */
941 #define  SLI_MGMT_RPRT     0x210        /* Register Port */
942 #define  SLI_MGMT_RPA      0x211        /* Register Port attributes */
943 #define  SLI_MGMT_DHBA     0x300        /* De-register HBA */
944 #define  SLI_MGMT_DPRT     0x310        /* De-register Port */
945
946 /*
947  * Management Service Subtypes
948  */
949 #define  SLI_CT_FDMI_Subtypes     0x10
950
951 /*
952  * HBA Management Service Reject Code
953  */
954 #define  REJECT_CODE             0x9    /* Unable to perform command request */
955
956 /*
957  * HBA Management Service Reject Reason Code
958  * Please refer to the Reason Codes above
959  */
960
961 /*
962  * HBA Attribute Types
963  */
964 #define  NODE_NAME               0x1
965 #define  MANUFACTURER            0x2
966 #define  SERIAL_NUMBER           0x3
967 #define  MODEL                   0x4
968 #define  MODEL_DESCRIPTION       0x5
969 #define  HARDWARE_VERSION        0x6
970 #define  DRIVER_VERSION          0x7
971 #define  OPTION_ROM_VERSION      0x8
972 #define  FIRMWARE_VERSION        0x9
973 #define  OS_NAME_VERSION         0xa
974 #define  MAX_CT_PAYLOAD_LEN      0xb
975
976 /*
977  * Port Attrubute Types
978  */
979 #define  SUPPORTED_FC4_TYPES     0x1
980 #define  SUPPORTED_SPEED         0x2
981 #define  PORT_SPEED              0x3
982 #define  MAX_FRAME_SIZE          0x4
983 #define  OS_DEVICE_NAME          0x5
984 #define  HOST_NAME               0x6
985
986 union AttributesDef {
987         /* Structure is in Big Endian format */
988         struct {
989                 uint32_t AttrType:16;
990                 uint32_t AttrLen:16;
991         } bits;
992         uint32_t word;
993 };
994
995
996 /*
997  * HBA Attribute Entry (8 - 260 bytes)
998  */
999 typedef struct {
1000         union AttributesDef ad;
1001         union {
1002                 uint32_t VendorSpecific;
1003                 uint8_t Manufacturer[64];
1004                 uint8_t SerialNumber[64];
1005                 uint8_t Model[256];
1006                 uint8_t ModelDescription[256];
1007                 uint8_t HardwareVersion[256];
1008                 uint8_t DriverVersion[256];
1009                 uint8_t OptionROMVersion[256];
1010                 uint8_t FirmwareVersion[256];
1011                 struct lpfc_name NodeName;
1012                 uint8_t SupportFC4Types[32];
1013                 uint32_t SupportSpeed;
1014                 uint32_t PortSpeed;
1015                 uint32_t MaxFrameSize;
1016                 uint8_t OsDeviceName[256];
1017                 uint8_t OsNameVersion[256];
1018                 uint32_t MaxCTPayloadLen;
1019                 uint8_t HostName[256];
1020         } un;
1021 } ATTRIBUTE_ENTRY;
1022
1023 /*
1024  * HBA Attribute Block
1025  */
1026 typedef struct {
1027         uint32_t EntryCnt;      /* Number of HBA attribute entries */
1028         ATTRIBUTE_ENTRY Entry;  /* Variable-length array */
1029 } ATTRIBUTE_BLOCK;
1030
1031 /*
1032  * Port Entry
1033  */
1034 typedef struct {
1035         struct lpfc_name PortName;
1036 } PORT_ENTRY;
1037
1038 /*
1039  * HBA Identifier
1040  */
1041 typedef struct {
1042         struct lpfc_name PortName;
1043 } HBA_IDENTIFIER;
1044
1045 /*
1046  * Registered Port List Format
1047  */
1048 typedef struct {
1049         uint32_t EntryCnt;
1050         PORT_ENTRY pe;          /* Variable-length array */
1051 } REG_PORT_LIST;
1052
1053 /*
1054  * Register HBA(RHBA)
1055  */
1056 typedef struct {
1057         HBA_IDENTIFIER hi;
1058         REG_PORT_LIST rpl;      /* variable-length array */
1059 /* ATTRIBUTE_BLOCK   ab; */
1060 } REG_HBA;
1061
1062 /*
1063  * Register HBA Attributes (RHAT)
1064  */
1065 typedef struct {
1066         struct lpfc_name HBA_PortName;
1067         ATTRIBUTE_BLOCK ab;
1068 } REG_HBA_ATTRIBUTE;
1069
1070 /*
1071  * Register Port Attributes (RPA)
1072  */
1073 typedef struct {
1074         struct lpfc_name PortName;
1075         ATTRIBUTE_BLOCK ab;
1076 } REG_PORT_ATTRIBUTE;
1077
1078 /*
1079  * Get Registered HBA List (GRHL) Accept Payload Format
1080  */
1081 typedef struct {
1082         uint32_t HBA__Entry_Cnt; /* Number of Registered HBA Identifiers */
1083         struct lpfc_name HBA_PortName;  /* Variable-length array */
1084 } GRHL_ACC_PAYLOAD;
1085
1086 /*
1087  * Get Registered Port List (GRPL) Accept Payload Format
1088  */
1089 typedef struct {
1090         uint32_t RPL_Entry_Cnt; /* Number of Registered Port Entries */
1091         PORT_ENTRY Reg_Port_Entry[1];   /* Variable-length array */
1092 } GRPL_ACC_PAYLOAD;
1093
1094 /*
1095  * Get Port Attributes (GPAT) Accept Payload Format
1096  */
1097
1098 typedef struct {
1099         ATTRIBUTE_BLOCK pab;
1100 } GPAT_ACC_PAYLOAD;
1101
1102
1103 /*
1104  *  Begin HBA configuration parameters.
1105  *  The PCI configuration register BAR assignments are:
1106  *  BAR0, offset 0x10 - SLIM base memory address
1107  *  BAR1, offset 0x14 - SLIM base memory high address
1108  *  BAR2, offset 0x18 - REGISTER base memory address
1109  *  BAR3, offset 0x1c - REGISTER base memory high address
1110  *  BAR4, offset 0x20 - BIU I/O registers
1111  *  BAR5, offset 0x24 - REGISTER base io high address
1112  */
1113
1114 /* Number of rings currently used and available. */
1115 #define MAX_CONFIGURED_RINGS     3
1116 #define MAX_RINGS                4
1117
1118 /* IOCB / Mailbox is owned by FireFly */
1119 #define OWN_CHIP        1
1120
1121 /* IOCB / Mailbox is owned by Host */
1122 #define OWN_HOST        0
1123
1124 /* Number of 4-byte words in an IOCB. */
1125 #define IOCB_WORD_SZ    8
1126
1127 /* network headers for Dfctl field */
1128 #define FC_NET_HDR      0x20
1129
1130 /* Start FireFly Register definitions */
1131 #define PCI_VENDOR_ID_EMULEX        0x10df
1132 #define PCI_DEVICE_ID_FIREFLY       0x1ae5
1133 #define PCI_DEVICE_ID_PROTEUS_VF    0xe100
1134 #define PCI_DEVICE_ID_PROTEUS_PF    0xe180
1135 #define PCI_DEVICE_ID_SAT_SMB       0xf011
1136 #define PCI_DEVICE_ID_SAT_MID       0xf015
1137 #define PCI_DEVICE_ID_RFLY          0xf095
1138 #define PCI_DEVICE_ID_PFLY          0xf098
1139 #define PCI_DEVICE_ID_LP101         0xf0a1
1140 #define PCI_DEVICE_ID_TFLY          0xf0a5
1141 #define PCI_DEVICE_ID_BSMB          0xf0d1
1142 #define PCI_DEVICE_ID_BMID          0xf0d5
1143 #define PCI_DEVICE_ID_ZSMB          0xf0e1
1144 #define PCI_DEVICE_ID_ZMID          0xf0e5
1145 #define PCI_DEVICE_ID_NEPTUNE       0xf0f5
1146 #define PCI_DEVICE_ID_NEPTUNE_SCSP  0xf0f6
1147 #define PCI_DEVICE_ID_NEPTUNE_DCSP  0xf0f7
1148 #define PCI_DEVICE_ID_SAT           0xf100
1149 #define PCI_DEVICE_ID_SAT_SCSP      0xf111
1150 #define PCI_DEVICE_ID_SAT_DCSP      0xf112
1151 #define PCI_DEVICE_ID_SUPERFLY      0xf700
1152 #define PCI_DEVICE_ID_DRAGONFLY     0xf800
1153 #define PCI_DEVICE_ID_CENTAUR       0xf900
1154 #define PCI_DEVICE_ID_PEGASUS       0xf980
1155 #define PCI_DEVICE_ID_THOR          0xfa00
1156 #define PCI_DEVICE_ID_VIPER         0xfb00
1157 #define PCI_DEVICE_ID_LP10000S      0xfc00
1158 #define PCI_DEVICE_ID_LP11000S      0xfc10
1159 #define PCI_DEVICE_ID_LPE11000S     0xfc20
1160 #define PCI_DEVICE_ID_SAT_S         0xfc40
1161 #define PCI_DEVICE_ID_PROTEUS_S     0xfc50
1162 #define PCI_DEVICE_ID_HELIOS        0xfd00
1163 #define PCI_DEVICE_ID_HELIOS_SCSP   0xfd11
1164 #define PCI_DEVICE_ID_HELIOS_DCSP   0xfd12
1165 #define PCI_DEVICE_ID_ZEPHYR        0xfe00
1166 #define PCI_DEVICE_ID_HORNET        0xfe05
1167 #define PCI_DEVICE_ID_ZEPHYR_SCSP   0xfe11
1168 #define PCI_DEVICE_ID_ZEPHYR_DCSP   0xfe12
1169 #define PCI_VENDOR_ID_SERVERENGINE  0x19a2
1170 #define PCI_DEVICE_ID_TIGERSHARK    0x0704
1171 #define PCI_DEVICE_ID_TOMCAT        0x0714
1172 #define PCI_DEVICE_ID_FALCON        0xf180
1173
1174 #define JEDEC_ID_ADDRESS            0x0080001c
1175 #define FIREFLY_JEDEC_ID            0x1ACC
1176 #define SUPERFLY_JEDEC_ID           0x0020
1177 #define DRAGONFLY_JEDEC_ID          0x0021
1178 #define DRAGONFLY_V2_JEDEC_ID       0x0025
1179 #define CENTAUR_2G_JEDEC_ID         0x0026
1180 #define CENTAUR_1G_JEDEC_ID         0x0028
1181 #define PEGASUS_ORION_JEDEC_ID      0x0036
1182 #define PEGASUS_JEDEC_ID            0x0038
1183 #define THOR_JEDEC_ID               0x0012
1184 #define HELIOS_JEDEC_ID             0x0364
1185 #define ZEPHYR_JEDEC_ID             0x0577
1186 #define VIPER_JEDEC_ID              0x4838
1187 #define SATURN_JEDEC_ID             0x1004
1188 #define HORNET_JDEC_ID              0x2057706D
1189
1190 #define JEDEC_ID_MASK               0x0FFFF000
1191 #define JEDEC_ID_SHIFT              12
1192 #define FC_JEDEC_ID(id)             ((id & JEDEC_ID_MASK) >> JEDEC_ID_SHIFT)
1193
1194 typedef struct {                /* FireFly BIU registers */
1195         uint32_t hostAtt;       /* See definitions for Host Attention
1196                                    register */
1197         uint32_t chipAtt;       /* See definitions for Chip Attention
1198                                    register */
1199         uint32_t hostStatus;    /* See definitions for Host Status register */
1200         uint32_t hostControl;   /* See definitions for Host Control register */
1201         uint32_t buiConfig;     /* See definitions for BIU configuration
1202                                    register */
1203 } FF_REGS;
1204
1205 /* IO Register size in bytes */
1206 #define FF_REG_AREA_SIZE       256
1207
1208 /* Host Attention Register */
1209
1210 #define HA_REG_OFFSET  0        /* Byte offset from register base address */
1211
1212 #define HA_R0RE_REQ    0x00000001       /* Bit  0 */
1213 #define HA_R0CE_RSP    0x00000002       /* Bit  1 */
1214 #define HA_R0ATT       0x00000008       /* Bit  3 */
1215 #define HA_R1RE_REQ    0x00000010       /* Bit  4 */
1216 #define HA_R1CE_RSP    0x00000020       /* Bit  5 */
1217 #define HA_R1ATT       0x00000080       /* Bit  7 */
1218 #define HA_R2RE_REQ    0x00000100       /* Bit  8 */
1219 #define HA_R2CE_RSP    0x00000200       /* Bit  9 */
1220 #define HA_R2ATT       0x00000800       /* Bit 11 */
1221 #define HA_R3RE_REQ    0x00001000       /* Bit 12 */
1222 #define HA_R3CE_RSP    0x00002000       /* Bit 13 */
1223 #define HA_R3ATT       0x00008000       /* Bit 15 */
1224 #define HA_LATT        0x20000000       /* Bit 29 */
1225 #define HA_MBATT       0x40000000       /* Bit 30 */
1226 #define HA_ERATT       0x80000000       /* Bit 31 */
1227
1228 #define HA_RXRE_REQ    0x00000001       /* Bit  0 */
1229 #define HA_RXCE_RSP    0x00000002       /* Bit  1 */
1230 #define HA_RXATT       0x00000008       /* Bit  3 */
1231 #define HA_RXMASK      0x0000000f
1232
1233 #define HA_R0_CLR_MSK   (HA_R0RE_REQ | HA_R0CE_RSP | HA_R0ATT)
1234 #define HA_R1_CLR_MSK   (HA_R1RE_REQ | HA_R1CE_RSP | HA_R1ATT)
1235 #define HA_R2_CLR_MSK   (HA_R2RE_REQ | HA_R2CE_RSP | HA_R2ATT)
1236 #define HA_R3_CLR_MSK   (HA_R3RE_REQ | HA_R3CE_RSP | HA_R3ATT)
1237
1238 #define HA_R0_POS       3
1239 #define HA_R1_POS       7
1240 #define HA_R2_POS       11
1241 #define HA_R3_POS       15
1242 #define HA_LE_POS       29
1243 #define HA_MB_POS       30
1244 #define HA_ER_POS       31
1245 /* Chip Attention Register */
1246
1247 #define CA_REG_OFFSET  4        /* Byte offset from register base address */
1248
1249 #define CA_R0CE_REQ    0x00000001       /* Bit  0 */
1250 #define CA_R0RE_RSP    0x00000002       /* Bit  1 */
1251 #define CA_R0ATT       0x00000008       /* Bit  3 */
1252 #define CA_R1CE_REQ    0x00000010       /* Bit  4 */
1253 #define CA_R1RE_RSP    0x00000020       /* Bit  5 */
1254 #define CA_R1ATT       0x00000080       /* Bit  7 */
1255 #define CA_R2CE_REQ    0x00000100       /* Bit  8 */
1256 #define CA_R2RE_RSP    0x00000200       /* Bit  9 */
1257 #define CA_R2ATT       0x00000800       /* Bit 11 */
1258 #define CA_R3CE_REQ    0x00001000       /* Bit 12 */
1259 #define CA_R3RE_RSP    0x00002000       /* Bit 13 */
1260 #define CA_R3ATT       0x00008000       /* Bit 15 */
1261 #define CA_MBATT       0x40000000       /* Bit 30 */
1262
1263 /* Host Status Register */
1264
1265 #define HS_REG_OFFSET  8        /* Byte offset from register base address */
1266
1267 #define HS_MBRDY       0x00400000       /* Bit 22 */
1268 #define HS_FFRDY       0x00800000       /* Bit 23 */
1269 #define HS_FFER8       0x01000000       /* Bit 24 */
1270 #define HS_FFER7       0x02000000       /* Bit 25 */
1271 #define HS_FFER6       0x04000000       /* Bit 26 */
1272 #define HS_FFER5       0x08000000       /* Bit 27 */
1273 #define HS_FFER4       0x10000000       /* Bit 28 */
1274 #define HS_FFER3       0x20000000       /* Bit 29 */
1275 #define HS_FFER2       0x40000000       /* Bit 30 */
1276 #define HS_FFER1       0x80000000       /* Bit 31 */
1277 #define HS_CRIT_TEMP   0x00000100       /* Bit 8  */
1278 #define HS_FFERM       0xFF000100       /* Mask for error bits 31:24 and 8 */
1279
1280 /* Host Control Register */
1281
1282 #define HC_REG_OFFSET  12       /* Byte offset from register base address */
1283
1284 #define HC_MBINT_ENA   0x00000001       /* Bit  0 */
1285 #define HC_R0INT_ENA   0x00000002       /* Bit  1 */
1286 #define HC_R1INT_ENA   0x00000004       /* Bit  2 */
1287 #define HC_R2INT_ENA   0x00000008       /* Bit  3 */
1288 #define HC_R3INT_ENA   0x00000010       /* Bit  4 */
1289 #define HC_INITHBI     0x02000000       /* Bit 25 */
1290 #define HC_INITMB      0x04000000       /* Bit 26 */
1291 #define HC_INITFF      0x08000000       /* Bit 27 */
1292 #define HC_LAINT_ENA   0x20000000       /* Bit 29 */
1293 #define HC_ERINT_ENA   0x80000000       /* Bit 31 */
1294
1295 /* Message Signaled Interrupt eXtension (MSI-X) message identifiers */
1296 #define MSIX_DFLT_ID    0
1297 #define MSIX_RNG0_ID    0
1298 #define MSIX_RNG1_ID    1
1299 #define MSIX_RNG2_ID    2
1300 #define MSIX_RNG3_ID    3
1301
1302 #define MSIX_LINK_ID    4
1303 #define MSIX_MBOX_ID    5
1304
1305 #define MSIX_SPARE0_ID  6
1306 #define MSIX_SPARE1_ID  7
1307
1308 /* Mailbox Commands */
1309 #define MBX_SHUTDOWN        0x00        /* terminate testing */
1310 #define MBX_LOAD_SM         0x01
1311 #define MBX_READ_NV         0x02
1312 #define MBX_WRITE_NV        0x03
1313 #define MBX_RUN_BIU_DIAG    0x04
1314 #define MBX_INIT_LINK       0x05
1315 #define MBX_DOWN_LINK       0x06
1316 #define MBX_CONFIG_LINK     0x07
1317 #define MBX_CONFIG_RING     0x09
1318 #define MBX_RESET_RING      0x0A
1319 #define MBX_READ_CONFIG     0x0B
1320 #define MBX_READ_RCONFIG    0x0C
1321 #define MBX_READ_SPARM      0x0D
1322 #define MBX_READ_STATUS     0x0E
1323 #define MBX_READ_RPI        0x0F
1324 #define MBX_READ_XRI        0x10
1325 #define MBX_READ_REV        0x11
1326 #define MBX_READ_LNK_STAT   0x12
1327 #define MBX_REG_LOGIN       0x13
1328 #define MBX_UNREG_LOGIN     0x14
1329 #define MBX_READ_LA         0x15
1330 #define MBX_CLEAR_LA        0x16
1331 #define MBX_DUMP_MEMORY     0x17
1332 #define MBX_DUMP_CONTEXT    0x18
1333 #define MBX_RUN_DIAGS       0x19
1334 #define MBX_RESTART         0x1A
1335 #define MBX_UPDATE_CFG      0x1B
1336 #define MBX_DOWN_LOAD       0x1C
1337 #define MBX_DEL_LD_ENTRY    0x1D
1338 #define MBX_RUN_PROGRAM     0x1E
1339 #define MBX_SET_MASK        0x20
1340 #define MBX_SET_VARIABLE    0x21
1341 #define MBX_UNREG_D_ID      0x23
1342 #define MBX_KILL_BOARD      0x24
1343 #define MBX_CONFIG_FARP     0x25
1344 #define MBX_BEACON          0x2A
1345 #define MBX_CONFIG_MSI      0x30
1346 #define MBX_HEARTBEAT       0x31
1347 #define MBX_WRITE_VPARMS    0x32
1348 #define MBX_ASYNCEVT_ENABLE 0x33
1349
1350 #define MBX_PORT_CAPABILITIES 0x3B
1351 #define MBX_PORT_IOV_CONTROL 0x3C
1352
1353 #define MBX_CONFIG_HBQ      0x7C
1354 #define MBX_LOAD_AREA       0x81
1355 #define MBX_RUN_BIU_DIAG64  0x84
1356 #define MBX_CONFIG_PORT     0x88
1357 #define MBX_READ_SPARM64    0x8D
1358 #define MBX_READ_RPI64      0x8F
1359 #define MBX_REG_LOGIN64     0x93
1360 #define MBX_READ_LA64       0x95
1361 #define MBX_REG_VPI         0x96
1362 #define MBX_UNREG_VPI       0x97
1363
1364 #define MBX_WRITE_WWN       0x98
1365 #define MBX_SET_DEBUG       0x99
1366 #define MBX_LOAD_EXP_ROM    0x9C
1367 #define MBX_SLI4_CONFIG     0x9B
1368 #define MBX_SLI4_REQ_FTRS   0x9D
1369 #define MBX_MAX_CMDS        0x9E
1370 #define MBX_RESUME_RPI      0x9E
1371 #define MBX_SLI2_CMD_MASK   0x80
1372 #define MBX_REG_VFI         0x9F
1373 #define MBX_REG_FCFI        0xA0
1374 #define MBX_UNREG_VFI       0xA1
1375 #define MBX_UNREG_FCFI      0xA2
1376 #define MBX_INIT_VFI        0xA3
1377 #define MBX_INIT_VPI        0xA4
1378
1379 /* IOCB Commands */
1380
1381 #define CMD_RCV_SEQUENCE_CX     0x01
1382 #define CMD_XMIT_SEQUENCE_CR    0x02
1383 #define CMD_XMIT_SEQUENCE_CX    0x03
1384 #define CMD_XMIT_BCAST_CN       0x04
1385 #define CMD_XMIT_BCAST_CX       0x05
1386 #define CMD_QUE_RING_BUF_CN     0x06
1387 #define CMD_QUE_XRI_BUF_CX      0x07
1388 #define CMD_IOCB_CONTINUE_CN    0x08
1389 #define CMD_RET_XRI_BUF_CX      0x09
1390 #define CMD_ELS_REQUEST_CR      0x0A
1391 #define CMD_ELS_REQUEST_CX      0x0B
1392 #define CMD_RCV_ELS_REQ_CX      0x0D
1393 #define CMD_ABORT_XRI_CN        0x0E
1394 #define CMD_ABORT_XRI_CX        0x0F
1395 #define CMD_CLOSE_XRI_CN        0x10
1396 #define CMD_CLOSE_XRI_CX        0x11
1397 #define CMD_CREATE_XRI_CR       0x12
1398 #define CMD_CREATE_XRI_CX       0x13
1399 #define CMD_GET_RPI_CN          0x14
1400 #define CMD_XMIT_ELS_RSP_CX     0x15
1401 #define CMD_GET_RPI_CR          0x16
1402 #define CMD_XRI_ABORTED_CX      0x17
1403 #define CMD_FCP_IWRITE_CR       0x18
1404 #define CMD_FCP_IWRITE_CX       0x19
1405 #define CMD_FCP_IREAD_CR        0x1A
1406 #define CMD_FCP_IREAD_CX        0x1B
1407 #define CMD_FCP_ICMND_CR        0x1C
1408 #define CMD_FCP_ICMND_CX        0x1D
1409 #define CMD_FCP_TSEND_CX        0x1F
1410 #define CMD_FCP_TRECEIVE_CX     0x21
1411 #define CMD_FCP_TRSP_CX         0x23
1412 #define CMD_FCP_AUTO_TRSP_CX    0x29
1413
1414 #define CMD_ADAPTER_MSG         0x20
1415 #define CMD_ADAPTER_DUMP        0x22
1416
1417 /*  SLI_2 IOCB Command Set */
1418
1419 #define CMD_ASYNC_STATUS        0x7C
1420 #define CMD_RCV_SEQUENCE64_CX   0x81
1421 #define CMD_XMIT_SEQUENCE64_CR  0x82
1422 #define CMD_XMIT_SEQUENCE64_CX  0x83
1423 #define CMD_XMIT_BCAST64_CN     0x84
1424 #define CMD_XMIT_BCAST64_CX     0x85
1425 #define CMD_QUE_RING_BUF64_CN   0x86
1426 #define CMD_QUE_XRI_BUF64_CX    0x87
1427 #define CMD_IOCB_CONTINUE64_CN  0x88
1428 #define CMD_RET_XRI_BUF64_CX    0x89
1429 #define CMD_ELS_REQUEST64_CR    0x8A
1430 #define CMD_ELS_REQUEST64_CX    0x8B
1431 #define CMD_ABORT_MXRI64_CN     0x8C
1432 #define CMD_RCV_ELS_REQ64_CX    0x8D
1433 #define CMD_XMIT_ELS_RSP64_CX   0x95
1434 #define CMD_XMIT_BLS_RSP64_CX   0x97
1435 #define CMD_FCP_IWRITE64_CR     0x98
1436 #define CMD_FCP_IWRITE64_CX     0x99
1437 #define CMD_FCP_IREAD64_CR      0x9A
1438 #define CMD_FCP_IREAD64_CX      0x9B
1439 #define CMD_FCP_ICMND64_CR      0x9C
1440 #define CMD_FCP_ICMND64_CX      0x9D
1441 #define CMD_FCP_TSEND64_CX      0x9F
1442 #define CMD_FCP_TRECEIVE64_CX   0xA1
1443 #define CMD_FCP_TRSP64_CX       0xA3
1444
1445 #define CMD_QUE_XRI64_CX        0xB3
1446 #define CMD_IOCB_RCV_SEQ64_CX   0xB5
1447 #define CMD_IOCB_RCV_ELS64_CX   0xB7
1448 #define CMD_IOCB_RET_XRI64_CX   0xB9
1449 #define CMD_IOCB_RCV_CONT64_CX  0xBB
1450
1451 #define CMD_GEN_REQUEST64_CR    0xC2
1452 #define CMD_GEN_REQUEST64_CX    0xC3
1453
1454 /* Unhandled SLI-3 Commands */
1455 #define CMD_IOCB_XMIT_MSEQ64_CR         0xB0
1456 #define CMD_IOCB_XMIT_MSEQ64_CX         0xB1
1457 #define CMD_IOCB_RCV_SEQ_LIST64_CX      0xC1
1458 #define CMD_IOCB_RCV_ELS_LIST64_CX      0xCD
1459 #define CMD_IOCB_CLOSE_EXTENDED_CN      0xB6
1460 #define CMD_IOCB_ABORT_EXTENDED_CN      0xBA
1461 #define CMD_IOCB_RET_HBQE64_CN          0xCA
1462 #define CMD_IOCB_FCP_IBIDIR64_CR        0xAC
1463 #define CMD_IOCB_FCP_IBIDIR64_CX        0xAD
1464 #define CMD_IOCB_FCP_ITASKMGT64_CX      0xAF
1465 #define CMD_IOCB_LOGENTRY_CN            0x94
1466 #define CMD_IOCB_LOGENTRY_ASYNC_CN      0x96
1467
1468 /* Data Security SLI Commands */
1469 #define DSSCMD_IWRITE64_CR              0xF8
1470 #define DSSCMD_IWRITE64_CX              0xF9
1471 #define DSSCMD_IREAD64_CR               0xFA
1472 #define DSSCMD_IREAD64_CX               0xFB
1473
1474 #define CMD_MAX_IOCB_CMD        0xFB
1475 #define CMD_IOCB_MASK           0xff
1476
1477 #define MAX_MSG_DATA            28      /* max msg data in CMD_ADAPTER_MSG
1478                                            iocb */
1479 #define LPFC_MAX_ADPTMSG         32     /* max msg data */
1480 /*
1481  *  Define Status
1482  */
1483 #define MBX_SUCCESS                 0
1484 #define MBXERR_NUM_RINGS            1
1485 #define MBXERR_NUM_IOCBS            2
1486 #define MBXERR_IOCBS_EXCEEDED       3
1487 #define MBXERR_BAD_RING_NUMBER      4
1488 #define MBXERR_MASK_ENTRIES_RANGE   5
1489 #define MBXERR_MASKS_EXCEEDED       6
1490 #define MBXERR_BAD_PROFILE          7
1491 #define MBXERR_BAD_DEF_CLASS        8
1492 #define MBXERR_BAD_MAX_RESPONDER    9
1493 #define MBXERR_BAD_MAX_ORIGINATOR   10
1494 #define MBXERR_RPI_REGISTERED       11
1495 #define MBXERR_RPI_FULL             12
1496 #define MBXERR_NO_RESOURCES         13
1497 #define MBXERR_BAD_RCV_LENGTH       14
1498 #define MBXERR_DMA_ERROR            15
1499 #define MBXERR_ERROR                16
1500 #define MBXERR_LINK_DOWN            0x33
1501 #define MBX_NOT_FINISHED           255
1502
1503 #define MBX_BUSY                   0xffffff /* Attempted cmd to busy Mailbox */
1504 #define MBX_TIMEOUT                0xfffffe /* time-out expired waiting for */
1505
1506 #define TEMPERATURE_OFFSET 0xB0 /* Slim offset for critical temperature event */
1507
1508 /*
1509  *    Begin Structure Definitions for Mailbox Commands
1510  */
1511
1512 typedef struct {
1513 #ifdef __BIG_ENDIAN_BITFIELD
1514         uint8_t tval;
1515         uint8_t tmask;
1516         uint8_t rval;
1517         uint8_t rmask;
1518 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1519         uint8_t rmask;
1520         uint8_t rval;
1521         uint8_t tmask;
1522         uint8_t tval;
1523 #endif
1524 } RR_REG;
1525
1526 struct ulp_bde {
1527         uint32_t bdeAddress;
1528 #ifdef __BIG_ENDIAN_BITFIELD
1529         uint32_t bdeReserved:4;
1530         uint32_t bdeAddrHigh:4;
1531         uint32_t bdeSize:24;
1532 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1533         uint32_t bdeSize:24;
1534         uint32_t bdeAddrHigh:4;
1535         uint32_t bdeReserved:4;
1536 #endif
1537 };
1538
1539 typedef struct ULP_BDL {        /* SLI-2 */
1540 #ifdef __BIG_ENDIAN_BITFIELD
1541         uint32_t bdeFlags:8;    /* BDL Flags */
1542         uint32_t bdeSize:24;    /* Size of BDL array in host memory (bytes) */
1543 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1544         uint32_t bdeSize:24;    /* Size of BDL array in host memory (bytes) */
1545         uint32_t bdeFlags:8;    /* BDL Flags */
1546 #endif
1547
1548         uint32_t addrLow;       /* Address 0:31 */
1549         uint32_t addrHigh;      /* Address 32:63 */
1550         uint32_t ulpIoTag32;    /* Can be used for 32 bit I/O Tag */
1551 } ULP_BDL;
1552
1553 /*
1554  * BlockGuard Definitions
1555  */
1556
1557 enum lpfc_protgrp_type {
1558         LPFC_PG_TYPE_INVALID = 0, /* used to indicate errors                  */
1559         LPFC_PG_TYPE_NO_DIF,      /* no DIF data pointed to by prot grp       */
1560         LPFC_PG_TYPE_EMBD_DIF,    /* DIF is embedded (inline) with data       */
1561         LPFC_PG_TYPE_DIF_BUF      /* DIF has its own scatter/gather list      */
1562 };
1563
1564 /* PDE Descriptors */
1565 #define LPFC_PDE1_DESCRIPTOR            0x81
1566 #define LPFC_PDE2_DESCRIPTOR            0x82
1567 #define LPFC_PDE3_DESCRIPTOR            0x83
1568
1569 /* BlockGuard Profiles */
1570 enum lpfc_bg_prof_codes {
1571         LPFC_PROF_INVALID,
1572         LPFC_PROF_A1    = 128,  /* Full Protection                            */
1573         LPFC_PROF_A2,           /* Disabled Protection Checks:A2~A4           */
1574         LPFC_PROF_A3,
1575         LPFC_PROF_A4,
1576         LPFC_PROF_B1,           /* Embedded DIFs: B1~B3                       */
1577         LPFC_PROF_B2,
1578         LPFC_PROF_B3,
1579         LPFC_PROF_C1,           /* Separate DIFs: C1~C3                       */
1580         LPFC_PROF_C2,
1581         LPFC_PROF_C3,
1582         LPFC_PROF_D1,           /* Full Protection                            */
1583         LPFC_PROF_D2,           /* Partial Protection & Check Disabling       */
1584         LPFC_PROF_D3,
1585         LPFC_PROF_E1,           /* E1~E4:out - check-only, in - update apptag */
1586         LPFC_PROF_E2,
1587         LPFC_PROF_E3,
1588         LPFC_PROF_E4,
1589         LPFC_PROF_F1,           /* Full Translation - F1 Prot Descriptor      */
1590                                 /* F1 Translation BDE                         */
1591         LPFC_PROF_ANT1,         /* TCP checksum, DIF inline with data buffers */
1592         LPFC_PROF_AST1,         /* TCP checksum, DIF split from data buffer   */
1593         LPFC_PROF_ANT2,
1594         LPFC_PROF_AST2
1595 };
1596
1597 /* BlockGuard error-control defines */
1598 #define BG_EC_STOP_ERR                  0x00
1599 #define BG_EC_CONT_ERR                  0x01
1600 #define BG_EC_IGN_UNINIT_STOP_ERR       0x10
1601 #define BG_EC_IGN_UNINIT_CONT_ERR       0x11
1602
1603 /* PDE (Protection Descriptor Entry) word 0 bit masks and shifts */
1604 #define PDE_DESC_TYPE_MASK              0xff000000
1605 #define PDE_DESC_TYPE_SHIFT             24
1606 #define PDE_BG_PROFILE_MASK             0x00ff0000
1607 #define PDE_BG_PROFILE_SHIFT            16
1608 #define PDE_BLOCK_LEN_MASK              0x0000fffc
1609 #define PDE_BLOCK_LEN_SHIFT             2
1610 #define PDE_ERR_CTRL_MASK               0x00000003
1611 #define PDE_ERR_CTRL_SHIFT              0
1612 /* PDE word 1 bit masks and shifts */
1613 #define PDE_APPTAG_MASK_MASK            0xffff0000
1614 #define PDE_APPTAG_MASK_SHIFT           16
1615 #define PDE_APPTAG_VAL_MASK             0x0000ffff
1616 #define PDE_APPTAG_VAL_SHIFT            0
1617 struct lpfc_pde {
1618         uint32_t parms;     /* bitfields of descriptor, prof, len, and ec */
1619         uint32_t apptag;    /* bitfields of app tag maskand app tag value */
1620         uint32_t reftag;    /* reference tag occupying all 32 bits        */
1621 };
1622
1623 /* inline function to set fields in parms of PDE */
1624 static inline void
1625 lpfc_pde_set_bg_parms(struct lpfc_pde *p, u8 desc, u8 prof, u16 len, u8 ec)
1626 {
1627         uint32_t *wp = &p->parms;
1628
1629         /* spec indicates that adapter appends two 0's to length field */
1630         len = len >> 2;
1631
1632         *wp &= 0;
1633         *wp |= ((desc << PDE_DESC_TYPE_SHIFT) & PDE_DESC_TYPE_MASK);
1634         *wp |= ((prof << PDE_BG_PROFILE_SHIFT) & PDE_BG_PROFILE_MASK);
1635         *wp |= ((len << PDE_BLOCK_LEN_SHIFT) & PDE_BLOCK_LEN_MASK);
1636         *wp |= ((ec << PDE_ERR_CTRL_SHIFT) & PDE_ERR_CTRL_MASK);
1637         *wp = le32_to_cpu(*wp);
1638 }
1639
1640 /* inline function to set apptag and reftag fields of PDE */
1641 static inline void
1642 lpfc_pde_set_dif_parms(struct lpfc_pde *p, u16 apptagmask, u16 apptagval,
1643                 u32 reftag)
1644 {
1645         uint32_t *wp = &p->apptag;
1646         *wp &= 0;
1647         *wp |= ((apptagmask << PDE_APPTAG_MASK_SHIFT) & PDE_APPTAG_MASK_MASK);
1648         *wp |= ((apptagval << PDE_APPTAG_VAL_SHIFT) & PDE_APPTAG_VAL_MASK);
1649         *wp = le32_to_cpu(*wp);
1650         wp = &p->reftag;
1651         *wp = le32_to_cpu(reftag);
1652 }
1653
1654
1655 /* Structure for MB Command LOAD_SM and DOWN_LOAD */
1656
1657 typedef struct {
1658 #ifdef __BIG_ENDIAN_BITFIELD
1659         uint32_t rsvd2:25;
1660         uint32_t acknowledgment:1;
1661         uint32_t version:1;
1662         uint32_t erase_or_prog:1;
1663         uint32_t update_flash:1;
1664         uint32_t update_ram:1;
1665         uint32_t method:1;
1666         uint32_t load_cmplt:1;
1667 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1668         uint32_t load_cmplt:1;
1669         uint32_t method:1;
1670         uint32_t update_ram:1;
1671         uint32_t update_flash:1;
1672         uint32_t erase_or_prog:1;
1673         uint32_t version:1;
1674         uint32_t acknowledgment:1;
1675         uint32_t rsvd2:25;
1676 #endif
1677
1678         uint32_t dl_to_adr_low;
1679         uint32_t dl_to_adr_high;
1680         uint32_t dl_len;
1681         union {
1682                 uint32_t dl_from_mbx_offset;
1683                 struct ulp_bde dl_from_bde;
1684                 struct ulp_bde64 dl_from_bde64;
1685         } un;
1686
1687 } LOAD_SM_VAR;
1688
1689 /* Structure for MB Command READ_NVPARM (02) */
1690
1691 typedef struct {
1692         uint32_t rsvd1[3];      /* Read as all one's */
1693         uint32_t rsvd2;         /* Read as all zero's */
1694         uint32_t portname[2];   /* N_PORT name */
1695         uint32_t nodename[2];   /* NODE name */
1696
1697 #ifdef __BIG_ENDIAN_BITFIELD
1698         uint32_t pref_DID:24;
1699         uint32_t hardAL_PA:8;
1700 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1701         uint32_t hardAL_PA:8;
1702         uint32_t pref_DID:24;
1703 #endif
1704
1705         uint32_t rsvd3[21];     /* Read as all one's */
1706 } READ_NV_VAR;
1707
1708 /* Structure for MB Command WRITE_NVPARMS (03) */
1709
1710 typedef struct {
1711         uint32_t rsvd1[3];      /* Must be all one's */
1712         uint32_t rsvd2;         /* Must be all zero's */
1713         uint32_t portname[2];   /* N_PORT name */
1714         uint32_t nodename[2];   /* NODE name */
1715
1716 #ifdef __BIG_ENDIAN_BITFIELD
1717         uint32_t pref_DID:24;
1718         uint32_t hardAL_PA:8;
1719 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1720         uint32_t hardAL_PA:8;
1721         uint32_t pref_DID:24;
1722 #endif
1723
1724         uint32_t rsvd3[21];     /* Must be all one's */
1725 } WRITE_NV_VAR;
1726
1727 /* Structure for MB Command RUN_BIU_DIAG (04) */
1728 /* Structure for MB Command RUN_BIU_DIAG64 (0x84) */
1729
1730 typedef struct {
1731         uint32_t rsvd1;
1732         union {
1733                 struct {
1734                         struct ulp_bde xmit_bde;
1735                         struct ulp_bde rcv_bde;
1736                 } s1;
1737                 struct {
1738                         struct ulp_bde64 xmit_bde64;
1739                         struct ulp_bde64 rcv_bde64;
1740                 } s2;
1741         } un;
1742 } BIU_DIAG_VAR;
1743
1744 /* Structure for MB Command INIT_LINK (05) */
1745
1746 typedef struct {
1747 #ifdef __BIG_ENDIAN_BITFIELD
1748         uint32_t rsvd1:24;
1749         uint32_t lipsr_AL_PA:8; /* AL_PA to issue Lip Selective Reset to */
1750 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1751         uint32_t lipsr_AL_PA:8; /* AL_PA to issue Lip Selective Reset to */
1752         uint32_t rsvd1:24;
1753 #endif
1754
1755 #ifdef __BIG_ENDIAN_BITFIELD
1756         uint8_t fabric_AL_PA;   /* If using a Fabric Assigned AL_PA */
1757         uint8_t rsvd2;
1758         uint16_t link_flags;
1759 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1760         uint16_t link_flags;
1761         uint8_t rsvd2;
1762         uint8_t fabric_AL_PA;   /* If using a Fabric Assigned AL_PA */
1763 #endif
1764
1765 #define FLAGS_LOCAL_LB               0x01 /* link_flags (=1) ENDEC loopback */
1766 #define FLAGS_TOPOLOGY_MODE_LOOP_PT  0x00 /* Attempt loop then pt-pt */
1767 #define FLAGS_TOPOLOGY_MODE_PT_PT    0x02 /* Attempt pt-pt only */
1768 #define FLAGS_TOPOLOGY_MODE_LOOP     0x04 /* Attempt loop only */
1769 #define FLAGS_TOPOLOGY_MODE_PT_LOOP  0x06 /* Attempt pt-pt then loop */
1770 #define FLAGS_UNREG_LOGIN_ALL        0x08 /* UNREG_LOGIN all on link down */
1771 #define FLAGS_LIRP_LILP              0x80 /* LIRP / LILP is disabled */
1772
1773 #define FLAGS_TOPOLOGY_FAILOVER      0x0400     /* Bit 10 */
1774 #define FLAGS_LINK_SPEED             0x0800     /* Bit 11 */
1775 #define FLAGS_IMED_ABORT             0x04000    /* Bit 14 */
1776
1777         uint32_t link_speed;
1778 #define LINK_SPEED_AUTO 0       /* Auto selection */
1779 #define LINK_SPEED_1G   1       /* 1 Gigabaud */
1780 #define LINK_SPEED_2G   2       /* 2 Gigabaud */
1781 #define LINK_SPEED_4G   4       /* 4 Gigabaud */
1782 #define LINK_SPEED_8G   8       /* 8 Gigabaud */
1783 #define LINK_SPEED_10G   16      /* 10 Gigabaud */
1784
1785 } INIT_LINK_VAR;
1786
1787 /* Structure for MB Command DOWN_LINK (06) */
1788
1789 typedef struct {
1790         uint32_t rsvd1;
1791 } DOWN_LINK_VAR;
1792
1793 /* Structure for MB Command CONFIG_LINK (07) */
1794
1795 typedef struct {
1796 #ifdef __BIG_ENDIAN_BITFIELD
1797         uint32_t cr:1;
1798         uint32_t ci:1;
1799         uint32_t cr_delay:6;
1800         uint32_t cr_count:8;
1801         uint32_t rsvd1:8;
1802         uint32_t MaxBBC:8;
1803 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1804         uint32_t MaxBBC:8;
1805         uint32_t rsvd1:8;
1806         uint32_t cr_count:8;
1807         uint32_t cr_delay:6;
1808         uint32_t ci:1;
1809         uint32_t cr:1;
1810 #endif
1811
1812         uint32_t myId;
1813         uint32_t rsvd2;
1814         uint32_t edtov;
1815         uint32_t arbtov;
1816         uint32_t ratov;
1817         uint32_t rttov;
1818         uint32_t altov;
1819         uint32_t crtov;
1820         uint32_t citov;
1821 #ifdef __BIG_ENDIAN_BITFIELD
1822         uint32_t rrq_enable:1;
1823         uint32_t rrq_immed:1;
1824         uint32_t rsvd4:29;
1825         uint32_t ack0_enable:1;
1826 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1827         uint32_t ack0_enable:1;
1828         uint32_t rsvd4:29;
1829         uint32_t rrq_immed:1;
1830         uint32_t rrq_enable:1;
1831 #endif
1832 } CONFIG_LINK;
1833
1834 /* Structure for MB Command PART_SLIM (08)
1835  * will be removed since SLI1 is no longer supported!
1836  */
1837 typedef struct {
1838 #ifdef __BIG_ENDIAN_BITFIELD
1839         uint16_t offCiocb;
1840         uint16_t numCiocb;
1841         uint16_t offRiocb;
1842         uint16_t numRiocb;
1843 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1844         uint16_t numCiocb;
1845         uint16_t offCiocb;
1846         uint16_t numRiocb;
1847         uint16_t offRiocb;
1848 #endif
1849 } RING_DEF;
1850
1851 typedef struct {
1852 #ifdef __BIG_ENDIAN_BITFIELD
1853         uint32_t unused1:24;
1854         uint32_t numRing:8;
1855 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1856         uint32_t numRing:8;
1857         uint32_t unused1:24;
1858 #endif
1859
1860         RING_DEF ringdef[4];
1861         uint32_t hbainit;
1862 } PART_SLIM_VAR;
1863
1864 /* Structure for MB Command CONFIG_RING (09) */
1865
1866 typedef struct {
1867 #ifdef __BIG_ENDIAN_BITFIELD
1868         uint32_t unused2:6;
1869         uint32_t recvSeq:1;
1870         uint32_t recvNotify:1;
1871         uint32_t numMask:8;
1872         uint32_t profile:8;
1873         uint32_t unused1:4;
1874         uint32_t ring:4;
1875 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1876         uint32_t ring:4;
1877         uint32_t unused1:4;
1878         uint32_t profile:8;
1879         uint32_t numMask:8;
1880         uint32_t recvNotify:1;
1881         uint32_t recvSeq:1;
1882         uint32_t unused2:6;
1883 #endif
1884
1885 #ifdef __BIG_ENDIAN_BITFIELD
1886         uint16_t maxRespXchg;
1887         uint16_t maxOrigXchg;
1888 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1889         uint16_t maxOrigXchg;
1890         uint16_t maxRespXchg;
1891 #endif
1892
1893         RR_REG rrRegs[6];
1894 } CONFIG_RING_VAR;
1895
1896 /* Structure for MB Command RESET_RING (10) */
1897
1898 typedef struct {
1899         uint32_t ring_no;
1900 } RESET_RING_VAR;
1901
1902 /* Structure for MB Command READ_CONFIG (11) */
1903
1904 typedef struct {
1905 #ifdef __BIG_ENDIAN_BITFIELD
1906         uint32_t cr:1;
1907         uint32_t ci:1;
1908         uint32_t cr_delay:6;
1909         uint32_t cr_count:8;
1910         uint32_t InitBBC:8;
1911         uint32_t MaxBBC:8;
1912 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1913         uint32_t MaxBBC:8;
1914         uint32_t InitBBC:8;
1915         uint32_t cr_count:8;
1916         uint32_t cr_delay:6;
1917         uint32_t ci:1;
1918         uint32_t cr:1;
1919 #endif
1920
1921 #ifdef __BIG_ENDIAN_BITFIELD
1922         uint32_t topology:8;
1923         uint32_t myDid:24;
1924 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1925         uint32_t myDid:24;
1926         uint32_t topology:8;
1927 #endif
1928
1929         /* Defines for topology (defined previously) */
1930 #ifdef __BIG_ENDIAN_BITFIELD
1931         uint32_t AR:1;
1932         uint32_t IR:1;
1933         uint32_t rsvd1:29;
1934         uint32_t ack0:1;
1935 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1936         uint32_t ack0:1;
1937         uint32_t rsvd1:29;
1938         uint32_t IR:1;
1939         uint32_t AR:1;
1940 #endif
1941
1942         uint32_t edtov;
1943         uint32_t arbtov;
1944         uint32_t ratov;
1945         uint32_t rttov;
1946         uint32_t altov;
1947         uint32_t lmt;
1948 #define LMT_RESERVED  0x000    /* Not used */
1949 #define LMT_1Gb       0x004
1950 #define LMT_2Gb       0x008
1951 #define LMT_4Gb       0x040
1952 #define LMT_8Gb       0x080
1953 #define LMT_10Gb      0x100
1954         uint32_t rsvd2;
1955         uint32_t rsvd3;
1956         uint32_t max_xri;
1957         uint32_t max_iocb;
1958         uint32_t max_rpi;
1959         uint32_t avail_xri;
1960         uint32_t avail_iocb;
1961         uint32_t avail_rpi;
1962         uint32_t max_vpi;
1963         uint32_t rsvd4;
1964         uint32_t rsvd5;
1965         uint32_t avail_vpi;
1966 } READ_CONFIG_VAR;
1967
1968 /* Structure for MB Command READ_RCONFIG (12) */
1969
1970 typedef struct {
1971 #ifdef __BIG_ENDIAN_BITFIELD
1972         uint32_t rsvd2:7;
1973         uint32_t recvNotify:1;
1974         uint32_t numMask:8;
1975         uint32_t profile:8;
1976         uint32_t rsvd1:4;
1977         uint32_t ring:4;
1978 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1979         uint32_t ring:4;
1980         uint32_t rsvd1:4;
1981         uint32_t profile:8;
1982         uint32_t numMask:8;
1983         uint32_t recvNotify:1;
1984         uint32_t rsvd2:7;
1985 #endif
1986
1987 #ifdef __BIG_ENDIAN_BITFIELD
1988         uint16_t maxResp;
1989         uint16_t maxOrig;
1990 #else   /*  __LITTLE_ENDIAN_BITFIELD */
1991         uint16_t maxOrig;
1992         uint16_t maxResp;
1993 #endif
1994
1995         RR_REG rrRegs[6];
1996
1997 #ifdef __BIG_ENDIAN_BITFIELD
1998         uint16_t cmdRingOffset;
1999         uint16_t cmdEntryCnt;
2000         uint16_t rspRingOffset;
2001         uint16_t rspEntryCnt;
2002         uint16_t nextCmdOffset;
2003         uint16_t rsvd3;
2004         uint16_t nextRspOffset;
2005         uint16_t rsvd4;
2006 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2007         uint16_t cmdEntryCnt;
2008         uint16_t cmdRingOffset;
2009         uint16_t rspEntryCnt;
2010         uint16_t rspRingOffset;
2011         uint16_t rsvd3;
2012         uint16_t nextCmdOffset;
2013         uint16_t rsvd4;
2014         uint16_t nextRspOffset;
2015 #endif
2016 } READ_RCONF_VAR;
2017
2018 /* Structure for MB Command READ_SPARM (13) */
2019 /* Structure for MB Command READ_SPARM64 (0x8D) */
2020
2021 typedef struct {
2022         uint32_t rsvd1;
2023         uint32_t rsvd2;
2024         union {
2025                 struct ulp_bde sp; /* This BDE points to struct serv_parm
2026                                       structure */
2027                 struct ulp_bde64 sp64;
2028         } un;
2029 #ifdef __BIG_ENDIAN_BITFIELD
2030         uint16_t rsvd3;
2031         uint16_t vpi;
2032 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2033         uint16_t vpi;
2034         uint16_t rsvd3;
2035 #endif
2036 } READ_SPARM_VAR;
2037
2038 /* Structure for MB Command READ_STATUS (14) */
2039
2040 typedef struct {
2041 #ifdef __BIG_ENDIAN_BITFIELD
2042         uint32_t rsvd1:31;
2043         uint32_t clrCounters:1;
2044         uint16_t activeXriCnt;
2045         uint16_t activeRpiCnt;
2046 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2047         uint32_t clrCounters:1;
2048         uint32_t rsvd1:31;
2049         uint16_t activeRpiCnt;
2050         uint16_t activeXriCnt;
2051 #endif
2052
2053         uint32_t xmitByteCnt;
2054         uint32_t rcvByteCnt;
2055         uint32_t xmitFrameCnt;
2056         uint32_t rcvFrameCnt;
2057         uint32_t xmitSeqCnt;
2058         uint32_t rcvSeqCnt;
2059         uint32_t totalOrigExchanges;
2060         uint32_t totalRespExchanges;
2061         uint32_t rcvPbsyCnt;
2062         uint32_t rcvFbsyCnt;
2063 } READ_STATUS_VAR;
2064
2065 /* Structure for MB Command READ_RPI (15) */
2066 /* Structure for MB Command READ_RPI64 (0x8F) */
2067
2068 typedef struct {
2069 #ifdef __BIG_ENDIAN_BITFIELD
2070         uint16_t nextRpi;
2071         uint16_t reqRpi;
2072         uint32_t rsvd2:8;
2073         uint32_t DID:24;
2074 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2075         uint16_t reqRpi;
2076         uint16_t nextRpi;
2077         uint32_t DID:24;
2078         uint32_t rsvd2:8;
2079 #endif
2080
2081         union {
2082                 struct ulp_bde sp;
2083                 struct ulp_bde64 sp64;
2084         } un;
2085
2086 } READ_RPI_VAR;
2087
2088 /* Structure for MB Command READ_XRI (16) */
2089
2090 typedef struct {
2091 #ifdef __BIG_ENDIAN_BITFIELD
2092         uint16_t nextXri;
2093         uint16_t reqXri;
2094         uint16_t rsvd1;
2095         uint16_t rpi;
2096         uint32_t rsvd2:8;
2097         uint32_t DID:24;
2098         uint32_t rsvd3:8;
2099         uint32_t SID:24;
2100         uint32_t rsvd4;
2101         uint8_t seqId;
2102         uint8_t rsvd5;
2103         uint16_t seqCount;
2104         uint16_t oxId;
2105         uint16_t rxId;
2106         uint32_t rsvd6:30;
2107         uint32_t si:1;
2108         uint32_t exchOrig:1;
2109 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2110         uint16_t reqXri;
2111         uint16_t nextXri;
2112         uint16_t rpi;
2113         uint16_t rsvd1;
2114         uint32_t DID:24;
2115         uint32_t rsvd2:8;
2116         uint32_t SID:24;
2117         uint32_t rsvd3:8;
2118         uint32_t rsvd4;
2119         uint16_t seqCount;
2120         uint8_t rsvd5;
2121         uint8_t seqId;
2122         uint16_t rxId;
2123         uint16_t oxId;
2124         uint32_t exchOrig:1;
2125         uint32_t si:1;
2126         uint32_t rsvd6:30;
2127 #endif
2128 } READ_XRI_VAR;
2129
2130 /* Structure for MB Command READ_REV (17) */
2131
2132 typedef struct {
2133 #ifdef __BIG_ENDIAN_BITFIELD
2134         uint32_t cv:1;
2135         uint32_t rr:1;
2136         uint32_t rsvd2:2;
2137         uint32_t v3req:1;
2138         uint32_t v3rsp:1;
2139         uint32_t rsvd1:25;
2140         uint32_t rv:1;
2141 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2142         uint32_t rv:1;
2143         uint32_t rsvd1:25;
2144         uint32_t v3rsp:1;
2145         uint32_t v3req:1;
2146         uint32_t rsvd2:2;
2147         uint32_t rr:1;
2148         uint32_t cv:1;
2149 #endif
2150
2151         uint32_t biuRev;
2152         uint32_t smRev;
2153         union {
2154                 uint32_t smFwRev;
2155                 struct {
2156 #ifdef __BIG_ENDIAN_BITFIELD
2157                         uint8_t ProgType;
2158                         uint8_t ProgId;
2159                         uint16_t ProgVer:4;
2160                         uint16_t ProgRev:4;
2161                         uint16_t ProgFixLvl:2;
2162                         uint16_t ProgDistType:2;
2163                         uint16_t DistCnt:4;
2164 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2165                         uint16_t DistCnt:4;
2166                         uint16_t ProgDistType:2;
2167                         uint16_t ProgFixLvl:2;
2168                         uint16_t ProgRev:4;
2169                         uint16_t ProgVer:4;
2170                         uint8_t ProgId;
2171                         uint8_t ProgType;
2172 #endif
2173
2174                 } b;
2175         } un;
2176         uint32_t endecRev;
2177 #ifdef __BIG_ENDIAN_BITFIELD
2178         uint8_t feaLevelHigh;
2179         uint8_t feaLevelLow;
2180         uint8_t fcphHigh;
2181         uint8_t fcphLow;
2182 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2183         uint8_t fcphLow;
2184         uint8_t fcphHigh;
2185         uint8_t feaLevelLow;
2186         uint8_t feaLevelHigh;
2187 #endif
2188
2189         uint32_t postKernRev;
2190         uint32_t opFwRev;
2191         uint8_t opFwName[16];
2192         uint32_t sli1FwRev;
2193         uint8_t sli1FwName[16];
2194         uint32_t sli2FwRev;
2195         uint8_t sli2FwName[16];
2196         uint32_t sli3Feat;
2197         uint32_t RandomData[6];
2198 } READ_REV_VAR;
2199
2200 /* Structure for MB Command READ_LINK_STAT (18) */
2201
2202 typedef struct {
2203         uint32_t rsvd1;
2204         uint32_t linkFailureCnt;
2205         uint32_t lossSyncCnt;
2206
2207         uint32_t lossSignalCnt;
2208         uint32_t primSeqErrCnt;
2209         uint32_t invalidXmitWord;
2210         uint32_t crcCnt;
2211         uint32_t primSeqTimeout;
2212         uint32_t elasticOverrun;
2213         uint32_t arbTimeout;
2214 } READ_LNK_VAR;
2215
2216 /* Structure for MB Command REG_LOGIN (19) */
2217 /* Structure for MB Command REG_LOGIN64 (0x93) */
2218
2219 typedef struct {
2220 #ifdef __BIG_ENDIAN_BITFIELD
2221         uint16_t rsvd1;
2222         uint16_t rpi;
2223         uint32_t rsvd2:8;
2224         uint32_t did:24;
2225 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2226         uint16_t rpi;
2227         uint16_t rsvd1;
2228         uint32_t did:24;
2229         uint32_t rsvd2:8;
2230 #endif
2231
2232         union {
2233                 struct ulp_bde sp;
2234                 struct ulp_bde64 sp64;
2235         } un;
2236
2237 #ifdef __BIG_ENDIAN_BITFIELD
2238         uint16_t rsvd6;
2239         uint16_t vpi;
2240 #else /* __LITTLE_ENDIAN_BITFIELD */
2241         uint16_t vpi;
2242         uint16_t rsvd6;
2243 #endif
2244
2245 } REG_LOGIN_VAR;
2246
2247 /* Word 30 contents for REG_LOGIN */
2248 typedef union {
2249         struct {
2250 #ifdef __BIG_ENDIAN_BITFIELD
2251                 uint16_t rsvd1:12;
2252                 uint16_t wd30_class:4;
2253                 uint16_t xri;
2254 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2255                 uint16_t xri;
2256                 uint16_t wd30_class:4;
2257                 uint16_t rsvd1:12;
2258 #endif
2259         } f;
2260         uint32_t word;
2261 } REG_WD30;
2262
2263 /* Structure for MB Command UNREG_LOGIN (20) */
2264
2265 typedef struct {
2266 #ifdef __BIG_ENDIAN_BITFIELD
2267         uint16_t rsvd1;
2268         uint16_t rpi;
2269         uint32_t rsvd2;
2270         uint32_t rsvd3;
2271         uint32_t rsvd4;
2272         uint32_t rsvd5;
2273         uint16_t rsvd6;
2274         uint16_t vpi;
2275 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2276         uint16_t rpi;
2277         uint16_t rsvd1;
2278         uint32_t rsvd2;
2279         uint32_t rsvd3;
2280         uint32_t rsvd4;
2281         uint32_t rsvd5;
2282         uint16_t vpi;
2283         uint16_t rsvd6;
2284 #endif
2285 } UNREG_LOGIN_VAR;
2286
2287 /* Structure for MB Command REG_VPI (0x96) */
2288 typedef struct {
2289 #ifdef __BIG_ENDIAN_BITFIELD
2290         uint32_t rsvd1;
2291         uint32_t rsvd2:8;
2292         uint32_t sid:24;
2293         uint32_t wwn[2];
2294         uint32_t rsvd5;
2295         uint16_t vfi;
2296         uint16_t vpi;
2297 #else   /*  __LITTLE_ENDIAN */
2298         uint32_t rsvd1;
2299         uint32_t sid:24;
2300         uint32_t rsvd2:8;
2301         uint32_t wwn[2];
2302         uint32_t rsvd5;
2303         uint16_t vpi;
2304         uint16_t vfi;
2305 #endif
2306 } REG_VPI_VAR;
2307
2308 /* Structure for MB Command UNREG_VPI (0x97) */
2309 typedef struct {
2310         uint32_t rsvd1;
2311 #ifdef __BIG_ENDIAN_BITFIELD
2312         uint16_t rsvd2;
2313         uint16_t sli4_vpi;
2314 #else   /*  __LITTLE_ENDIAN */
2315         uint16_t sli4_vpi;
2316         uint16_t rsvd2;
2317 #endif
2318         uint32_t rsvd3;
2319         uint32_t rsvd4;
2320         uint32_t rsvd5;
2321 #ifdef __BIG_ENDIAN_BITFIELD
2322         uint16_t rsvd6;
2323         uint16_t vpi;
2324 #else   /*  __LITTLE_ENDIAN */
2325         uint16_t vpi;
2326         uint16_t rsvd6;
2327 #endif
2328 } UNREG_VPI_VAR;
2329
2330 /* Structure for MB Command UNREG_D_ID (0x23) */
2331
2332 typedef struct {
2333         uint32_t did;
2334         uint32_t rsvd2;
2335         uint32_t rsvd3;
2336         uint32_t rsvd4;
2337         uint32_t rsvd5;
2338 #ifdef __BIG_ENDIAN_BITFIELD
2339         uint16_t rsvd6;
2340         uint16_t vpi;
2341 #else
2342         uint16_t vpi;
2343         uint16_t rsvd6;
2344 #endif
2345 } UNREG_D_ID_VAR;
2346
2347 /* Structure for MB Command READ_LA (21) */
2348 /* Structure for MB Command READ_LA64 (0x95) */
2349
2350 typedef struct {
2351         uint32_t eventTag;      /* Event tag */
2352 #ifdef __BIG_ENDIAN_BITFIELD
2353         uint32_t rsvd1:19;
2354         uint32_t fa:1;
2355         uint32_t mm:1;          /* Menlo Maintenance mode enabled */
2356         uint32_t rx:1;
2357         uint32_t pb:1;
2358         uint32_t il:1;
2359         uint32_t attType:8;
2360 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2361         uint32_t attType:8;
2362         uint32_t il:1;
2363         uint32_t pb:1;
2364         uint32_t rx:1;
2365         uint32_t mm:1;
2366         uint32_t fa:1;
2367         uint32_t rsvd1:19;
2368 #endif
2369
2370 #define AT_RESERVED    0x00     /* Reserved - attType */
2371 #define AT_LINK_UP     0x01     /* Link is up */
2372 #define AT_LINK_DOWN   0x02     /* Link is down */
2373
2374 #ifdef __BIG_ENDIAN_BITFIELD
2375         uint8_t granted_AL_PA;
2376         uint8_t lipAlPs;
2377         uint8_t lipType;
2378         uint8_t topology;
2379 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2380         uint8_t topology;
2381         uint8_t lipType;
2382         uint8_t lipAlPs;
2383         uint8_t granted_AL_PA;
2384 #endif
2385
2386 #define TOPOLOGY_PT_PT 0x01     /* Topology is pt-pt / pt-fabric */
2387 #define TOPOLOGY_LOOP  0x02     /* Topology is FC-AL */
2388 #define TOPOLOGY_LNK_MENLO_MAINTENANCE 0x05 /* maint mode zephtr to menlo */
2389
2390         union {
2391                 struct ulp_bde lilpBde; /* This BDE points to a 128 byte buffer
2392                                            to */
2393                 /* store the LILP AL_PA position map into */
2394                 struct ulp_bde64 lilpBde64;
2395         } un;
2396
2397 #ifdef __BIG_ENDIAN_BITFIELD
2398         uint32_t Dlu:1;
2399         uint32_t Dtf:1;
2400         uint32_t Drsvd2:14;
2401         uint32_t DlnkSpeed:8;
2402         uint32_t DnlPort:4;
2403         uint32_t Dtx:2;
2404         uint32_t Drx:2;
2405 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2406         uint32_t Drx:2;
2407         uint32_t Dtx:2;
2408         uint32_t DnlPort:4;
2409         uint32_t DlnkSpeed:8;
2410         uint32_t Drsvd2:14;
2411         uint32_t Dtf:1;
2412         uint32_t Dlu:1;
2413 #endif
2414
2415 #ifdef __BIG_ENDIAN_BITFIELD
2416         uint32_t Ulu:1;
2417         uint32_t Utf:1;
2418         uint32_t Ursvd2:14;
2419         uint32_t UlnkSpeed:8;
2420         uint32_t UnlPort:4;
2421         uint32_t Utx:2;
2422         uint32_t Urx:2;
2423 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2424         uint32_t Urx:2;
2425         uint32_t Utx:2;
2426         uint32_t UnlPort:4;
2427         uint32_t UlnkSpeed:8;
2428         uint32_t Ursvd2:14;
2429         uint32_t Utf:1;
2430         uint32_t Ulu:1;
2431 #endif
2432
2433 #define LA_UNKNW_LINK  0x0    /* lnkSpeed */
2434 #define LA_1GHZ_LINK   0x04   /* lnkSpeed */
2435 #define LA_2GHZ_LINK   0x08   /* lnkSpeed */
2436 #define LA_4GHZ_LINK   0x10   /* lnkSpeed */
2437 #define LA_8GHZ_LINK   0x20   /* lnkSpeed */
2438 #define LA_10GHZ_LINK  0x40   /* lnkSpeed */
2439
2440 } READ_LA_VAR;
2441
2442 /* Structure for MB Command CLEAR_LA (22) */
2443
2444 typedef struct {
2445         uint32_t eventTag;      /* Event tag */
2446         uint32_t rsvd1;
2447 } CLEAR_LA_VAR;
2448
2449 /* Structure for MB Command DUMP */
2450
2451 typedef struct {
2452 #ifdef __BIG_ENDIAN_BITFIELD
2453         uint32_t rsvd:25;
2454         uint32_t ra:1;
2455         uint32_t co:1;
2456         uint32_t cv:1;
2457         uint32_t type:4;
2458         uint32_t entry_index:16;
2459         uint32_t region_id:16;
2460 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2461         uint32_t type:4;
2462         uint32_t cv:1;
2463         uint32_t co:1;
2464         uint32_t ra:1;
2465         uint32_t rsvd:25;
2466         uint32_t region_id:16;
2467         uint32_t entry_index:16;
2468 #endif
2469
2470         uint32_t sli4_length;
2471         uint32_t word_cnt;
2472         uint32_t resp_offset;
2473 } DUMP_VAR;
2474
2475 #define  DMP_MEM_REG             0x1
2476 #define  DMP_NV_PARAMS           0x2
2477
2478 #define  DMP_REGION_VPD          0xe
2479 #define  DMP_VPD_SIZE            0x400  /* maximum amount of VPD */
2480 #define  DMP_RSP_OFFSET          0x14   /* word 5 contains first word of rsp */
2481 #define  DMP_RSP_SIZE            0x6C   /* maximum of 27 words of rsp data */
2482
2483 #define  DMP_REGION_VPORT        0x16   /* VPort info region */
2484 #define  DMP_VPORT_REGION_SIZE   0x200
2485 #define  DMP_MBOX_OFFSET_WORD    0x5
2486
2487 #define  DMP_REGION_23           0x17   /* fcoe param  and port state region */
2488 #define  DMP_RGN23_SIZE          0x400
2489
2490 #define  WAKE_UP_PARMS_REGION_ID    4
2491 #define  WAKE_UP_PARMS_WORD_SIZE   15
2492
2493 struct vport_rec {
2494         uint8_t wwpn[8];
2495         uint8_t wwnn[8];
2496 };
2497
2498 #define VPORT_INFO_SIG 0x32324752
2499 #define VPORT_INFO_REV_MASK 0xff
2500 #define VPORT_INFO_REV 0x1
2501 #define MAX_STATIC_VPORT_COUNT 16
2502 struct static_vport_info {
2503         uint32_t                signature;
2504         uint32_t                rev;
2505         struct vport_rec        vport_list[MAX_STATIC_VPORT_COUNT];
2506         uint32_t                resvd[66];
2507 };
2508
2509 /* Option rom version structure */
2510 struct prog_id {
2511 #ifdef __BIG_ENDIAN_BITFIELD
2512         uint8_t  type;
2513         uint8_t  id;
2514         uint32_t ver:4;  /* Major Version */
2515         uint32_t rev:4;  /* Revision */
2516         uint32_t lev:2;  /* Level */
2517         uint32_t dist:2; /* Dist Type */
2518         uint32_t num:4;  /* number after dist type */
2519 #else /*  __LITTLE_ENDIAN_BITFIELD */
2520         uint32_t num:4;  /* number after dist type */
2521         uint32_t dist:2; /* Dist Type */
2522         uint32_t lev:2;  /* Level */
2523         uint32_t rev:4;  /* Revision */
2524         uint32_t ver:4;  /* Major Version */
2525         uint8_t  id;
2526         uint8_t  type;
2527 #endif
2528 };
2529
2530 /* Structure for MB Command UPDATE_CFG (0x1B) */
2531
2532 struct update_cfg_var {
2533 #ifdef __BIG_ENDIAN_BITFIELD
2534         uint32_t rsvd2:16;
2535         uint32_t type:8;
2536         uint32_t rsvd:1;
2537         uint32_t ra:1;
2538         uint32_t co:1;
2539         uint32_t cv:1;
2540         uint32_t req:4;
2541         uint32_t entry_length:16;
2542         uint32_t region_id:16;
2543 #else  /*  __LITTLE_ENDIAN_BITFIELD */
2544         uint32_t req:4;
2545         uint32_t cv:1;
2546         uint32_t co:1;
2547         uint32_t ra:1;
2548         uint32_t rsvd:1;
2549         uint32_t type:8;
2550         uint32_t rsvd2:16;
2551         uint32_t region_id:16;
2552         uint32_t entry_length:16;
2553 #endif
2554
2555         uint32_t resp_info;
2556         uint32_t byte_cnt;
2557         uint32_t data_offset;
2558 };
2559
2560 struct hbq_mask {
2561 #ifdef __BIG_ENDIAN_BITFIELD
2562         uint8_t tmatch;
2563         uint8_t tmask;
2564         uint8_t rctlmatch;
2565         uint8_t rctlmask;
2566 #else   /*  __LITTLE_ENDIAN */
2567         uint8_t rctlmask;
2568         uint8_t rctlmatch;
2569         uint8_t tmask;
2570         uint8_t tmatch;
2571 #endif
2572 };
2573
2574
2575 /* Structure for MB Command CONFIG_HBQ (7c) */
2576
2577 struct config_hbq_var {
2578 #ifdef __BIG_ENDIAN_BITFIELD
2579         uint32_t rsvd1      :7;
2580         uint32_t recvNotify :1;     /* Receive Notification */
2581         uint32_t numMask    :8;     /* # Mask Entries       */
2582         uint32_t profile    :8;     /* Selection Profile    */
2583         uint32_t rsvd2      :8;
2584 #else   /*  __LITTLE_ENDIAN */
2585         uint32_t rsvd2      :8;
2586         uint32_t profile    :8;     /* Selection Profile    */
2587         uint32_t numMask    :8;     /* # Mask Entries       */
2588         uint32_t recvNotify :1;     /* Receive Notification */
2589         uint32_t rsvd1      :7;
2590 #endif
2591
2592 #ifdef __BIG_ENDIAN_BITFIELD
2593         uint32_t hbqId      :16;
2594         uint32_t rsvd3      :12;
2595         uint32_t ringMask   :4;
2596 #else   /*  __LITTLE_ENDIAN */
2597         uint32_t ringMask   :4;
2598         uint32_t rsvd3      :12;
2599         uint32_t hbqId      :16;
2600 #endif
2601
2602 #ifdef __BIG_ENDIAN_BITFIELD
2603         uint32_t entry_count :16;
2604         uint32_t rsvd4        :8;
2605         uint32_t headerLen    :8;
2606 #else   /*  __LITTLE_ENDIAN */
2607         uint32_t headerLen    :8;
2608         uint32_t rsvd4        :8;
2609         uint32_t entry_count :16;
2610 #endif
2611
2612         uint32_t hbqaddrLow;
2613         uint32_t hbqaddrHigh;
2614
2615 #ifdef __BIG_ENDIAN_BITFIELD
2616         uint32_t rsvd5      :31;
2617         uint32_t logEntry   :1;
2618 #else   /*  __LITTLE_ENDIAN */
2619         uint32_t logEntry   :1;
2620         uint32_t rsvd5      :31;
2621 #endif
2622
2623         uint32_t rsvd6;    /* w7 */
2624         uint32_t rsvd7;    /* w8 */
2625         uint32_t rsvd8;    /* w9 */
2626
2627         struct hbq_mask hbqMasks[6];
2628
2629
2630         union {
2631                 uint32_t allprofiles[12];
2632
2633                 struct {
2634                         #ifdef __BIG_ENDIAN_BITFIELD
2635                                 uint32_t        seqlenoff       :16;
2636                                 uint32_t        maxlen          :16;
2637                         #else   /*  __LITTLE_ENDIAN */
2638                                 uint32_t        maxlen          :16;
2639                                 uint32_t        seqlenoff       :16;
2640                         #endif
2641                         #ifdef __BIG_ENDIAN_BITFIELD
2642                                 uint32_t        rsvd1           :28;
2643                                 uint32_t        seqlenbcnt      :4;
2644                         #else   /*  __LITTLE_ENDIAN */
2645                                 uint32_t        seqlenbcnt      :4;
2646                                 uint32_t        rsvd1           :28;
2647                         #endif
2648                         uint32_t rsvd[10];
2649                 } profile2;
2650
2651                 struct {
2652                         #ifdef __BIG_ENDIAN_BITFIELD
2653                                 uint32_t        seqlenoff       :16;
2654                                 uint32_t        maxlen          :16;
2655                         #else   /*  __LITTLE_ENDIAN */
2656                                 uint32_t        maxlen          :16;
2657                                 uint32_t        seqlenoff       :16;
2658                         #endif
2659                         #ifdef __BIG_ENDIAN_BITFIELD
2660                                 uint32_t        cmdcodeoff      :28;
2661                                 uint32_t        rsvd1           :12;
2662                                 uint32_t        seqlenbcnt      :4;
2663                         #else   /*  __LITTLE_ENDIAN */
2664                                 uint32_t        seqlenbcnt      :4;
2665                                 uint32_t        rsvd1           :12;
2666                                 uint32_t        cmdcodeoff      :28;
2667                         #endif
2668                         uint32_t cmdmatch[8];
2669
2670                         uint32_t rsvd[2];
2671                 } profile3;
2672
2673                 struct {
2674                         #ifdef __BIG_ENDIAN_BITFIELD
2675                                 uint32_t        seqlenoff       :16;
2676                                 uint32_t        maxlen          :16;
2677                         #else   /*  __LITTLE_ENDIAN */
2678                                 uint32_t        maxlen          :16;
2679                                 uint32_t        seqlenoff       :16;
2680                         #endif
2681                         #ifdef __BIG_ENDIAN_BITFIELD
2682                                 uint32_t        cmdcodeoff      :28;
2683                                 uint32_t        rsvd1           :12;
2684                                 uint32_t        seqlenbcnt      :4;
2685                         #else   /*  __LITTLE_ENDIAN */
2686                                 uint32_t        seqlenbcnt      :4;
2687                                 uint32_t        rsvd1           :12;
2688                                 uint32_t        cmdcodeoff      :28;
2689                         #endif
2690                         uint32_t cmdmatch[8];
2691
2692                         uint32_t rsvd[2];
2693                 } profile5;
2694
2695         } profiles;
2696
2697 };
2698
2699
2700
2701 /* Structure for MB Command CONFIG_PORT (0x88) */
2702 typedef struct {
2703 #ifdef __BIG_ENDIAN_BITFIELD
2704         uint32_t cBE       :  1;
2705         uint32_t cET       :  1;
2706         uint32_t cHpcb     :  1;
2707         uint32_t cMA       :  1;
2708         uint32_t sli_mode  :  4;
2709         uint32_t pcbLen    : 24;       /* bit 23:0  of memory based port
2710                                         * config block */
2711 #else   /*  __LITTLE_ENDIAN */
2712         uint32_t pcbLen    : 24;       /* bit 23:0  of memory based port
2713                                         * config block */
2714         uint32_t sli_mode  :  4;
2715         uint32_t cMA       :  1;
2716         uint32_t cHpcb     :  1;
2717         uint32_t cET       :  1;
2718         uint32_t cBE       :  1;
2719 #endif
2720
2721         uint32_t pcbLow;       /* bit 31:0  of memory based port config block */
2722         uint32_t pcbHigh;      /* bit 63:32 of memory based port config block */
2723         uint32_t hbainit[5];
2724 #ifdef __BIG_ENDIAN_BITFIELD
2725         uint32_t hps       :  1; /* bit 31 word9 Host Pointer in slim */
2726         uint32_t rsvd      : 31; /* least significant 31 bits of word 9 */
2727 #else   /*  __LITTLE_ENDIAN */
2728         uint32_t rsvd      : 31; /* least significant 31 bits of word 9 */
2729         uint32_t hps       :  1; /* bit 31 word9 Host Pointer in slim */
2730 #endif
2731
2732 #ifdef __BIG_ENDIAN_BITFIELD
2733         uint32_t rsvd1     : 19;  /* Reserved                             */
2734         uint32_t cdss      :  1;  /* Configure Data Security SLI          */
2735         uint32_t rsvd2     :  3;  /* Reserved                             */
2736         uint32_t cbg       :  1;  /* Configure BlockGuard                 */
2737         uint32_t cmv       :  1;  /* Configure Max VPIs                   */
2738         uint32_t ccrp      :  1;  /* Config Command Ring Polling          */
2739         uint32_t csah      :  1;  /* Configure Synchronous Abort Handling */
2740         uint32_t chbs      :  1;  /* Cofigure Host Backing store          */
2741         uint32_t cinb      :  1;  /* Enable Interrupt Notification Block  */
2742         uint32_t cerbm     :  1;  /* Configure Enhanced Receive Buf Mgmt  */
2743         uint32_t cmx       :  1;  /* Configure Max XRIs                   */
2744         uint32_t cmr       :  1;  /* Configure Max RPIs                   */
2745 #else   /*  __LITTLE_ENDIAN */
2746         uint32_t cmr       :  1;  /* Configure Max RPIs                   */
2747         uint32_t cmx       :  1;  /* Configure Max XRIs                   */
2748         uint32_t cerbm     :  1;  /* Configure Enhanced Receive Buf Mgmt  */
2749         uint32_t cinb      :  1;  /* Enable Interrupt Notification Block  */
2750         uint32_t chbs      :  1;  /* Cofigure Host Backing store          */
2751         uint32_t csah      :  1;  /* Configure Synchronous Abort Handling */
2752         uint32_t ccrp      :  1;  /* Config Command Ring Polling          */
2753         uint32_t cmv       :  1;  /* Configure Max VPIs                   */
2754         uint32_t cbg       :  1;  /* Configure BlockGuard                 */
2755         uint32_t rsvd2     :  3;  /* Reserved                             */
2756         uint32_t cdss      :  1;  /* Configure Data Security SLI          */
2757         uint32_t rsvd1     : 19;  /* Reserved                             */
2758 #endif
2759 #ifdef __BIG_ENDIAN_BITFIELD
2760         uint32_t rsvd3     : 19;  /* Reserved                             */
2761         uint32_t gdss      :  1;  /* Configure Data Security SLI          */
2762         uint32_t rsvd4     :  3;  /* Reserved                             */
2763         uint32_t gbg       :  1;  /* Grant BlockGuard                     */
2764         uint32_t gmv       :  1;  /* Grant Max VPIs                       */
2765         uint32_t gcrp      :  1;  /* Grant Command Ring Polling           */
2766         uint32_t gsah      :  1;  /* Grant Synchronous Abort Handling     */
2767         uint32_t ghbs      :  1;  /* Grant Host Backing Store             */
2768         uint32_t ginb      :  1;  /* Grant Interrupt Notification Block   */
2769         uint32_t gerbm     :  1;  /* Grant ERBM Request                   */
2770         uint32_t gmx       :  1;  /* Grant Max XRIs                       */
2771         uint32_t gmr       :  1;  /* Grant Max RPIs                       */
2772 #else   /*  __LITTLE_ENDIAN */
2773         uint32_t gmr       :  1;  /* Grant Max RPIs                       */
2774         uint32_t gmx       :  1;  /* Grant Max XRIs                       */
2775         uint32_t gerbm     :  1;  /* Grant ERBM Request                   */
2776         uint32_t ginb      :  1;  /* Grant Interrupt Notification Block   */
2777         uint32_t ghbs      :  1;  /* Grant Host Backing Store             */
2778         uint32_t gsah      :  1;  /* Grant Synchronous Abort Handling     */
2779         uint32_t gcrp      :  1;  /* Grant Command Ring Polling           */
2780         uint32_t gmv       :  1;  /* Grant Max VPIs                       */
2781         uint32_t gbg       :  1;  /* Grant BlockGuard                     */
2782         uint32_t rsvd4     :  3;  /* Reserved                             */
2783         uint32_t gdss      :  1;  /* Configure Data Security SLI          */
2784         uint32_t rsvd3     : 19;  /* Reserved                             */
2785 #endif
2786
2787 #ifdef __BIG_ENDIAN_BITFIELD
2788         uint32_t max_rpi   : 16;  /* Max RPIs Port should configure       */
2789         uint32_t max_xri   : 16;  /* Max XRIs Port should configure       */
2790 #else   /*  __LITTLE_ENDIAN */
2791         uint32_t max_xri   : 16;  /* Max XRIs Port should configure       */
2792         uint32_t max_rpi   : 16;  /* Max RPIs Port should configure       */
2793 #endif
2794
2795 #ifdef __BIG_ENDIAN_BITFIELD
2796         uint32_t max_hbq   : 16;  /* Max HBQs Host expect to configure    */
2797         uint32_t rsvd5     : 16;  /* Max HBQs Host expect to configure    */
2798 #else   /*  __LITTLE_ENDIAN */
2799         uint32_t rsvd5     : 16;  /* Max HBQs Host expect to configure    */
2800         uint32_t max_hbq   : 16;  /* Max HBQs Host expect to configure    */
2801 #endif
2802
2803         uint32_t rsvd6;           /* Reserved                             */
2804
2805 #ifdef __BIG_ENDIAN_BITFIELD
2806         uint32_t rsvd7      : 16;  /* Reserved                             */
2807         uint32_t max_vpi    : 16;  /* Max number of virt N-Ports           */
2808 #else   /*  __LITTLE_ENDIAN */
2809         uint32_t max_vpi    : 16;  /* Max number of virt N-Ports           */
2810         uint32_t rsvd7      : 16;  /* Reserved                             */
2811 #endif
2812
2813 } CONFIG_PORT_VAR;
2814
2815 /* Structure for MB Command CONFIG_MSI (0x30) */
2816 struct config_msi_var {
2817 #ifdef __BIG_ENDIAN_BITFIELD
2818         uint32_t dfltMsgNum:8;  /* Default message number            */
2819         uint32_t rsvd1:11;      /* Reserved                          */
2820         uint32_t NID:5;         /* Number of secondary attention IDs */
2821         uint32_t rsvd2:5;       /* Reserved                          */
2822         uint32_t dfltPresent:1; /* Default message number present    */
2823         uint32_t addFlag:1;     /* Add association flag              */
2824         uint32_t reportFlag:1;  /* Report association flag           */
2825 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2826         uint32_t reportFlag:1;  /* Report association flag           */
2827         uint32_t addFlag:1;     /* Add association flag              */
2828         uint32_t dfltPresent:1; /* Default message number present    */
2829         uint32_t rsvd2:5;       /* Reserved                          */
2830         uint32_t NID:5;         /* Number of secondary attention IDs */
2831         uint32_t rsvd1:11;      /* Reserved                          */
2832         uint32_t dfltMsgNum:8;  /* Default message number            */
2833 #endif
2834         uint32_t attentionConditions[2];
2835         uint8_t  attentionId[16];
2836         uint8_t  messageNumberByHA[64];
2837         uint8_t  messageNumberByID[16];
2838         uint32_t autoClearHA[2];
2839 #ifdef __BIG_ENDIAN_BITFIELD
2840         uint32_t rsvd3:16;
2841         uint32_t autoClearID:16;
2842 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2843         uint32_t autoClearID:16;
2844         uint32_t rsvd3:16;
2845 #endif
2846         uint32_t rsvd4;
2847 };
2848
2849 /* SLI-2 Port Control Block */
2850
2851 /* SLIM POINTER */
2852 #define SLIMOFF 0x30            /* WORD */
2853
2854 typedef struct _SLI2_RDSC {
2855         uint32_t cmdEntries;
2856         uint32_t cmdAddrLow;
2857         uint32_t cmdAddrHigh;
2858
2859         uint32_t rspEntries;
2860         uint32_t rspAddrLow;
2861         uint32_t rspAddrHigh;
2862 } SLI2_RDSC;
2863
2864 typedef struct _PCB {
2865 #ifdef __BIG_ENDIAN_BITFIELD
2866         uint32_t type:8;
2867 #define TYPE_NATIVE_SLI2       0x01;
2868         uint32_t feature:8;
2869 #define FEATURE_INITIAL_SLI2   0x01;
2870         uint32_t rsvd:12;
2871         uint32_t maxRing:4;
2872 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2873         uint32_t maxRing:4;
2874         uint32_t rsvd:12;
2875         uint32_t feature:8;
2876 #define FEATURE_INITIAL_SLI2   0x01;
2877         uint32_t type:8;
2878 #define TYPE_NATIVE_SLI2       0x01;
2879 #endif
2880
2881         uint32_t mailBoxSize;
2882         uint32_t mbAddrLow;
2883         uint32_t mbAddrHigh;
2884
2885         uint32_t hgpAddrLow;
2886         uint32_t hgpAddrHigh;
2887
2888         uint32_t pgpAddrLow;
2889         uint32_t pgpAddrHigh;
2890         SLI2_RDSC rdsc[MAX_RINGS];
2891 } PCB_t;
2892
2893 /* NEW_FEATURE */
2894 typedef struct {
2895 #ifdef __BIG_ENDIAN_BITFIELD
2896         uint32_t rsvd0:27;
2897         uint32_t discardFarp:1;
2898         uint32_t IPEnable:1;
2899         uint32_t nodeName:1;
2900         uint32_t portName:1;
2901         uint32_t filterEnable:1;
2902 #else   /*  __LITTLE_ENDIAN_BITFIELD */
2903         uint32_t filterEnable:1;
2904         uint32_t portName:1;
2905         uint32_t nodeName:1;
2906         uint32_t IPEnable:1;
2907         uint32_t discardFarp:1;
2908         uint32_t rsvd:27;
2909 #endif
2910
2911         uint8_t portname[8];    /* Used to be struct lpfc_name */
2912         uint8_t nodename[8];
2913         uint32_t rsvd1;
2914         uint32_t rsvd2;
2915         uint32_t rsvd3;
2916         uint32_t IPAddress;
2917 } CONFIG_FARP_VAR;
2918
2919 /* Structure for MB Command MBX_ASYNCEVT_ENABLE (0x33) */
2920
2921 typedef struct {
2922 #ifdef __BIG_ENDIAN_BITFIELD
2923         uint32_t rsvd:30;
2924         uint32_t ring:2;        /* Ring for ASYNC_EVENT iocb Bits 0-1*/
2925 #else /*  __LITTLE_ENDIAN */
2926         uint32_t ring:2;        /* Ring for ASYNC_EVENT iocb Bits 0-1*/
2927         uint32_t rsvd:30;
2928 #endif
2929 } ASYNCEVT_ENABLE_VAR;
2930
2931 /* Union of all Mailbox Command types */
2932 #define MAILBOX_CMD_WSIZE       32
2933 #define MAILBOX_CMD_SIZE        (MAILBOX_CMD_WSIZE * sizeof(uint32_t))
2934
2935 typedef union {
2936         uint32_t varWords[MAILBOX_CMD_WSIZE - 1]; /* first word is type/
2937                                                     * feature/max ring number
2938                                                     */
2939         LOAD_SM_VAR varLdSM;            /* cmd =  1 (LOAD_SM)        */
2940         READ_NV_VAR varRDnvp;           /* cmd =  2 (READ_NVPARMS)   */
2941         WRITE_NV_VAR varWTnvp;          /* cmd =  3 (WRITE_NVPARMS)  */
2942         BIU_DIAG_VAR varBIUdiag;        /* cmd =  4 (RUN_BIU_DIAG)   */
2943         INIT_LINK_VAR varInitLnk;       /* cmd =  5 (INIT_LINK)      */
2944         DOWN_LINK_VAR varDwnLnk;        /* cmd =  6 (DOWN_LINK)      */
2945         CONFIG_LINK varCfgLnk;          /* cmd =  7 (CONFIG_LINK)    */
2946         PART_SLIM_VAR varSlim;          /* cmd =  8 (PART_SLIM)      */
2947         CONFIG_RING_VAR varCfgRing;     /* cmd =  9 (CONFIG_RING)    */
2948         RESET_RING_VAR varRstRing;      /* cmd = 10 (RESET_RING)     */
2949         READ_CONFIG_VAR varRdConfig;    /* cmd = 11 (READ_CONFIG)    */
2950         READ_RCONF_VAR varRdRConfig;    /* cmd = 12 (READ_RCONFIG)   */
2951         READ_SPARM_VAR varRdSparm;      /* cmd = 13 (READ_SPARM(64)) */
2952         READ_STATUS_VAR varRdStatus;    /* cmd = 14 (READ_STATUS)    */
2953         READ_RPI_VAR varRdRPI;          /* cmd = 15 (READ_RPI(64))   */
2954         READ_XRI_VAR varRdXRI;          /* cmd = 16 (READ_XRI)       */
2955         READ_REV_VAR varRdRev;          /* cmd = 17 (READ_REV)       */
2956         READ_LNK_VAR varRdLnk;          /* cmd = 18 (READ_LNK_STAT)  */
2957         REG_LOGIN_VAR varRegLogin;      /* cmd = 19 (REG_LOGIN(64))  */
2958         UNREG_LOGIN_VAR varUnregLogin;  /* cmd = 20 (UNREG_LOGIN)    */
2959         READ_LA_VAR varReadLA;          /* cmd = 21 (READ_LA(64))    */
2960         CLEAR_LA_VAR varClearLA;        /* cmd = 22 (CLEAR_LA)       */
2961         DUMP_VAR varDmp;                /* Warm Start DUMP mbx cmd   */
2962         UNREG_D_ID_VAR varUnregDID;     /* cmd = 0x23 (UNREG_D_ID)   */
2963         CONFIG_FARP_VAR varCfgFarp;     /* cmd = 0x25 (CONFIG_FARP)
2964                                          * NEW_FEATURE
2965                                          */
2966         struct config_hbq_var varCfgHbq;/* cmd = 0x7c (CONFIG_HBQ)  */
2967         struct update_cfg_var varUpdateCfg; /* cmd = 0x1B (UPDATE_CFG)*/
2968         CONFIG_PORT_VAR varCfgPort;     /* cmd = 0x88 (CONFIG_PORT)  */
2969         REG_VPI_VAR varRegVpi;          /* cmd = 0x96 (REG_VPI) */
2970         UNREG_VPI_VAR varUnregVpi;      /* cmd = 0x97 (UNREG_VPI) */
2971         ASYNCEVT_ENABLE_VAR varCfgAsyncEvent; /*cmd = x33 (CONFIG_ASYNC) */
2972         struct config_msi_var varCfgMSI;/* cmd = x30 (CONFIG_MSI)     */
2973 } MAILVARIANTS;
2974
2975 /*
2976  * SLI-2 specific structures
2977  */
2978
2979 struct lpfc_hgp {
2980         __le32 cmdPutInx;
2981         __le32 rspGetInx;
2982 };
2983
2984 struct lpfc_pgp {
2985         __le32 cmdGetInx;
2986         __le32 rspPutInx;
2987 };
2988
2989 struct sli2_desc {
2990         uint32_t unused1[16];
2991         struct lpfc_hgp host[MAX_RINGS];
2992         struct lpfc_pgp port[MAX_RINGS];
2993 };
2994
2995 struct sli3_desc {
2996         struct lpfc_hgp host[MAX_RINGS];
2997         uint32_t reserved[8];
2998         uint32_t hbq_put[16];
2999 };
3000
3001 struct sli3_pgp {
3002         struct lpfc_pgp port[MAX_RINGS];
3003         uint32_t hbq_get[16];
3004 };
3005
3006 struct sli3_inb_pgp {
3007         uint32_t ha_copy;
3008         uint32_t counter;
3009         struct lpfc_pgp port[MAX_RINGS];
3010         uint32_t hbq_get[16];
3011 };
3012
3013 union sli_var {
3014         struct sli2_desc        s2;
3015         struct sli3_desc        s3;
3016         struct sli3_pgp         s3_pgp;
3017         struct sli3_inb_pgp     s3_inb_pgp;
3018 };
3019
3020 typedef struct {
3021 #ifdef __BIG_ENDIAN_BITFIELD
3022         uint16_t mbxStatus;
3023         uint8_t mbxCommand;
3024         uint8_t mbxReserved:6;
3025         uint8_t mbxHc:1;
3026         uint8_t mbxOwner:1;     /* Low order bit first word */
3027 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3028         uint8_t mbxOwner:1;     /* Low order bit first word */
3029         uint8_t mbxHc:1;
3030         uint8_t mbxReserved:6;
3031         uint8_t mbxCommand;
3032         uint16_t mbxStatus;
3033 #endif
3034
3035         MAILVARIANTS un;
3036         union sli_var us;
3037 } MAILBOX_t;
3038
3039 /*
3040  *    Begin Structure Definitions for IOCB Commands
3041  */
3042
3043 typedef struct {
3044 #ifdef __BIG_ENDIAN_BITFIELD
3045         uint8_t statAction;
3046         uint8_t statRsn;
3047         uint8_t statBaExp;
3048         uint8_t statLocalError;
3049 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3050         uint8_t statLocalError;
3051         uint8_t statBaExp;
3052         uint8_t statRsn;
3053         uint8_t statAction;
3054 #endif
3055         /* statRsn  P/F_RJT reason codes */
3056 #define RJT_BAD_D_ID       0x01 /* Invalid D_ID field */
3057 #define RJT_BAD_S_ID       0x02 /* Invalid S_ID field */
3058 #define RJT_UNAVAIL_TEMP   0x03 /* N_Port unavailable temp. */
3059 #define RJT_UNAVAIL_PERM   0x04 /* N_Port unavailable perm. */
3060 #define RJT_UNSUP_CLASS    0x05 /* Class not supported */
3061 #define RJT_DELIM_ERR      0x06 /* Delimiter usage error */
3062 #define RJT_UNSUP_TYPE     0x07 /* Type not supported */
3063 #define RJT_BAD_CONTROL    0x08 /* Invalid link conrtol */
3064 #define RJT_BAD_RCTL       0x09 /* R_CTL invalid */
3065 #define RJT_BAD_FCTL       0x0A /* F_CTL invalid */
3066 #define RJT_BAD_OXID       0x0B /* OX_ID invalid */
3067 #define RJT_BAD_RXID       0x0C /* RX_ID invalid */
3068 #define RJT_BAD_SEQID      0x0D /* SEQ_ID invalid */
3069 #define RJT_BAD_DFCTL      0x0E /* DF_CTL invalid */
3070 #define RJT_BAD_SEQCNT     0x0F /* SEQ_CNT invalid */
3071 #define RJT_BAD_PARM       0x10 /* Param. field invalid */
3072 #define RJT_XCHG_ERR       0x11 /* Exchange error */
3073 #define RJT_PROT_ERR       0x12 /* Protocol error */
3074 #define RJT_BAD_LENGTH     0x13 /* Invalid Length */
3075 #define RJT_UNEXPECTED_ACK 0x14 /* Unexpected ACK */
3076 #define RJT_LOGIN_REQUIRED 0x16 /* Login required */
3077 #define RJT_TOO_MANY_SEQ   0x17 /* Excessive sequences */
3078 #define RJT_XCHG_NOT_STRT  0x18 /* Exchange not started */
3079 #define RJT_UNSUP_SEC_HDR  0x19 /* Security hdr not supported */
3080 #define RJT_UNAVAIL_PATH   0x1A /* Fabric Path not available */
3081 #define RJT_VENDOR_UNIQUE  0xFF /* Vendor unique error */
3082
3083 #define IOERR_SUCCESS                 0x00      /* statLocalError */
3084 #define IOERR_MISSING_CONTINUE        0x01
3085 #define IOERR_SEQUENCE_TIMEOUT        0x02
3086 #define IOERR_INTERNAL_ERROR          0x03
3087 #define IOERR_INVALID_RPI             0x04
3088 #define IOERR_NO_XRI                  0x05
3089 #define IOERR_ILLEGAL_COMMAND         0x06
3090 #define IOERR_XCHG_DROPPED            0x07
3091 #define IOERR_ILLEGAL_FIELD           0x08
3092 #define IOERR_BAD_CONTINUE            0x09
3093 #define IOERR_TOO_MANY_BUFFERS        0x0A
3094 #define IOERR_RCV_BUFFER_WAITING      0x0B
3095 #define IOERR_NO_CONNECTION           0x0C
3096 #define IOERR_TX_DMA_FAILED           0x0D
3097 #define IOERR_RX_DMA_FAILED           0x0E
3098 #define IOERR_ILLEGAL_FRAME           0x0F
3099 #define IOERR_EXTRA_DATA              0x10
3100 #define IOERR_NO_RESOURCES            0x11
3101 #define IOERR_RESERVED                0x12
3102 #define IOERR_ILLEGAL_LENGTH          0x13
3103 #define IOERR_UNSUPPORTED_FEATURE     0x14
3104 #define IOERR_ABORT_IN_PROGRESS       0x15
3105 #define IOERR_ABORT_REQUESTED         0x16
3106 #define IOERR_RECEIVE_BUFFER_TIMEOUT  0x17
3107 #define IOERR_LOOP_OPEN_FAILURE       0x18
3108 #define IOERR_RING_RESET              0x19
3109 #define IOERR_LINK_DOWN               0x1A
3110 #define IOERR_CORRUPTED_DATA          0x1B
3111 #define IOERR_CORRUPTED_RPI           0x1C
3112 #define IOERR_OUT_OF_ORDER_DATA       0x1D
3113 #define IOERR_OUT_OF_ORDER_ACK        0x1E
3114 #define IOERR_DUP_FRAME               0x1F
3115 #define IOERR_LINK_CONTROL_FRAME      0x20      /* ACK_N received */
3116 #define IOERR_BAD_HOST_ADDRESS        0x21
3117 #define IOERR_RCV_HDRBUF_WAITING      0x22
3118 #define IOERR_MISSING_HDR_BUFFER      0x23
3119 #define IOERR_MSEQ_CHAIN_CORRUPTED    0x24
3120 #define IOERR_ABORTMULT_REQUESTED     0x25
3121 #define IOERR_BUFFER_SHORTAGE         0x28
3122 #define IOERR_DEFAULT                 0x29
3123 #define IOERR_CNT                     0x2A
3124
3125 #define IOERR_DRVR_MASK               0x100
3126 #define IOERR_SLI_DOWN                0x101  /* ulpStatus  - Driver defined */
3127 #define IOERR_SLI_BRESET              0x102
3128 #define IOERR_SLI_ABORTED             0x103
3129 } PARM_ERR;
3130
3131 typedef union {
3132         struct {
3133 #ifdef __BIG_ENDIAN_BITFIELD
3134                 uint8_t Rctl;   /* R_CTL field */
3135                 uint8_t Type;   /* TYPE field */
3136                 uint8_t Dfctl;  /* DF_CTL field */
3137                 uint8_t Fctl;   /* Bits 0-7 of IOCB word 5 */
3138 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3139                 uint8_t Fctl;   /* Bits 0-7 of IOCB word 5 */
3140                 uint8_t Dfctl;  /* DF_CTL field */
3141                 uint8_t Type;   /* TYPE field */
3142                 uint8_t Rctl;   /* R_CTL field */
3143 #endif
3144
3145 #define BC      0x02            /* Broadcast Received  - Fctl */
3146 #define SI      0x04            /* Sequence Initiative */
3147 #define LA      0x08            /* Ignore Link Attention state */
3148 #define LS      0x80            /* Last Sequence */
3149         } hcsw;
3150         uint32_t reserved;
3151 } WORD5;
3152
3153 /* IOCB Command template for a generic response */
3154 typedef struct {
3155         uint32_t reserved[4];
3156         PARM_ERR perr;
3157 } GENERIC_RSP;
3158
3159 /* IOCB Command template for XMIT / XMIT_BCAST / RCV_SEQUENCE / XMIT_ELS */
3160 typedef struct {
3161         struct ulp_bde xrsqbde[2];
3162         uint32_t xrsqRo;        /* Starting Relative Offset */
3163         WORD5 w5;               /* Header control/status word */
3164 } XR_SEQ_FIELDS;
3165
3166 /* IOCB Command template for ELS_REQUEST */
3167 typedef struct {
3168         struct ulp_bde elsReq;
3169         struct ulp_bde elsRsp;
3170
3171 #ifdef __BIG_ENDIAN_BITFIELD
3172         uint32_t word4Rsvd:7;
3173         uint32_t fl:1;
3174         uint32_t myID:24;
3175         uint32_t word5Rsvd:8;
3176         uint32_t remoteID:24;
3177 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3178         uint32_t myID:24;
3179         uint32_t fl:1;
3180         uint32_t word4Rsvd:7;
3181         uint32_t remoteID:24;
3182         uint32_t word5Rsvd:8;
3183 #endif
3184 } ELS_REQUEST;
3185
3186 /* IOCB Command template for RCV_ELS_REQ */
3187 typedef struct {
3188         struct ulp_bde elsReq[2];
3189         uint32_t parmRo;
3190
3191 #ifdef __BIG_ENDIAN_BITFIELD
3192         uint32_t word5Rsvd:8;
3193         uint32_t remoteID:24;
3194 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3195         uint32_t remoteID:24;
3196         uint32_t word5Rsvd:8;
3197 #endif
3198 } RCV_ELS_REQ;
3199
3200 /* IOCB Command template for ABORT / CLOSE_XRI */
3201 typedef struct {
3202         uint32_t rsvd[3];
3203         uint32_t abortType;
3204 #define ABORT_TYPE_ABTX  0x00000000
3205 #define ABORT_TYPE_ABTS  0x00000001
3206         uint32_t parm;
3207 #ifdef __BIG_ENDIAN_BITFIELD
3208         uint16_t abortContextTag; /* ulpContext from command to abort/close */
3209         uint16_t abortIoTag;    /* ulpIoTag from command to abort/close */
3210 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3211         uint16_t abortIoTag;    /* ulpIoTag from command to abort/close */
3212         uint16_t abortContextTag; /* ulpContext from command to abort/close */
3213 #endif
3214 } AC_XRI;
3215
3216 /* IOCB Command template for ABORT_MXRI64 */
3217 typedef struct {
3218         uint32_t rsvd[3];
3219         uint32_t abortType;
3220         uint32_t parm;
3221         uint32_t iotag32;
3222 } A_MXRI64;
3223
3224 /* IOCB Command template for GET_RPI */
3225 typedef struct {
3226         uint32_t rsvd[4];
3227         uint32_t parmRo;
3228 #ifdef __BIG_ENDIAN_BITFIELD
3229         uint32_t word5Rsvd:8;
3230         uint32_t remoteID:24;
3231 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3232         uint32_t remoteID:24;
3233         uint32_t word5Rsvd:8;
3234 #endif
3235 } GET_RPI;
3236
3237 /* IOCB Command template for all FCP Initiator commands */
3238 typedef struct {
3239         struct ulp_bde fcpi_cmnd;       /* FCP_CMND payload descriptor */
3240         struct ulp_bde fcpi_rsp;        /* Rcv buffer */
3241         uint32_t fcpi_parm;
3242         uint32_t fcpi_XRdy;     /* transfer ready for IWRITE */
3243 } FCPI_FIELDS;
3244
3245 /* IOCB Command template for all FCP Target commands */
3246 typedef struct {
3247         struct ulp_bde fcpt_Buffer[2];  /* FCP_CMND payload descriptor */
3248         uint32_t fcpt_Offset;
3249         uint32_t fcpt_Length;   /* transfer ready for IWRITE */
3250 } FCPT_FIELDS;
3251
3252 /* SLI-2 IOCB structure definitions */
3253
3254 /* IOCB Command template for 64 bit XMIT / XMIT_BCAST / XMIT_ELS */
3255 typedef struct {
3256         ULP_BDL bdl;
3257         uint32_t xrsqRo;        /* Starting Relative Offset */
3258         WORD5 w5;               /* Header control/status word */
3259 } XMT_SEQ_FIELDS64;
3260
3261 /* IOCB Command template for 64 bit RCV_SEQUENCE64 */
3262 typedef struct {
3263         struct ulp_bde64 rcvBde;
3264         uint32_t rsvd1;
3265         uint32_t xrsqRo;        /* Starting Relative Offset */
3266         WORD5 w5;               /* Header control/status word */
3267 } RCV_SEQ_FIELDS64;
3268
3269 /* IOCB Command template for ELS_REQUEST64 */
3270 typedef struct {
3271         ULP_BDL bdl;
3272 #ifdef __BIG_ENDIAN_BITFIELD
3273         uint32_t word4Rsvd:7;
3274         uint32_t fl:1;
3275         uint32_t myID:24;
3276         uint32_t word5Rsvd:8;
3277         uint32_t remoteID:24;
3278 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3279         uint32_t myID:24;
3280         uint32_t fl:1;
3281         uint32_t word4Rsvd:7;
3282         uint32_t remoteID:24;
3283         uint32_t word5Rsvd:8;
3284 #endif
3285 } ELS_REQUEST64;
3286
3287 /* IOCB Command template for GEN_REQUEST64 */
3288 typedef struct {
3289         ULP_BDL bdl;
3290         uint32_t xrsqRo;        /* Starting Relative Offset */
3291         WORD5 w5;               /* Header control/status word */
3292 } GEN_REQUEST64;
3293
3294 /* IOCB Command template for RCV_ELS_REQ64 */
3295 typedef struct {
3296         struct ulp_bde64 elsReq;
3297         uint32_t rcvd1;
3298         uint32_t parmRo;
3299
3300 #ifdef __BIG_ENDIAN_BITFIELD
3301         uint32_t word5Rsvd:8;
3302         uint32_t remoteID:24;
3303 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3304         uint32_t remoteID:24;
3305         uint32_t word5Rsvd:8;
3306 #endif
3307 } RCV_ELS_REQ64;
3308
3309 /* IOCB Command template for RCV_SEQ64 */
3310 struct rcv_seq64 {
3311         struct ulp_bde64 elsReq;
3312         uint32_t hbq_1;
3313         uint32_t parmRo;
3314 #ifdef __BIG_ENDIAN_BITFIELD
3315         uint32_t rctl:8;
3316         uint32_t type:8;
3317         uint32_t dfctl:8;
3318         uint32_t ls:1;
3319         uint32_t fs:1;
3320         uint32_t rsvd2:3;
3321         uint32_t si:1;
3322         uint32_t bc:1;
3323         uint32_t rsvd3:1;
3324 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3325         uint32_t rsvd3:1;
3326         uint32_t bc:1;
3327         uint32_t si:1;
3328         uint32_t rsvd2:3;
3329         uint32_t fs:1;
3330         uint32_t ls:1;
3331         uint32_t dfctl:8;
3332         uint32_t type:8;
3333         uint32_t rctl:8;
3334 #endif
3335 };
3336
3337 /* IOCB Command template for all 64 bit FCP Initiator commands */
3338 typedef struct {
3339         ULP_BDL bdl;
3340         uint32_t fcpi_parm;
3341         uint32_t fcpi_XRdy;     /* transfer ready for IWRITE */
3342 } FCPI_FIELDS64;
3343
3344 /* IOCB Command template for all 64 bit FCP Target commands */
3345 typedef struct {
3346         ULP_BDL bdl;
3347         uint32_t fcpt_Offset;
3348         uint32_t fcpt_Length;   /* transfer ready for IWRITE */
3349 } FCPT_FIELDS64;
3350
3351 /* IOCB Command template for Async Status iocb commands */
3352 typedef struct {
3353         uint32_t rsvd[4];
3354         uint32_t param;
3355 #ifdef __BIG_ENDIAN_BITFIELD
3356         uint16_t evt_code;              /* High order bits word 5 */
3357         uint16_t sub_ctxt_tag;          /* Low  order bits word 5 */
3358 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3359         uint16_t sub_ctxt_tag;          /* High order bits word 5 */
3360         uint16_t evt_code;              /* Low  order bits word 5 */
3361 #endif
3362 } ASYNCSTAT_FIELDS;
3363 #define ASYNC_TEMP_WARN         0x100
3364 #define ASYNC_TEMP_SAFE         0x101
3365
3366 /* IOCB Command template for CMD_IOCB_RCV_ELS64_CX (0xB7)
3367    or CMD_IOCB_RCV_SEQ64_CX (0xB5) */
3368
3369 struct rcv_sli3 {
3370         uint32_t word8Rsvd;
3371 #ifdef __BIG_ENDIAN_BITFIELD
3372         uint16_t vpi;
3373         uint16_t word9Rsvd;
3374 #else  /*  __LITTLE_ENDIAN */
3375         uint16_t word9Rsvd;
3376         uint16_t vpi;
3377 #endif
3378         uint32_t word10Rsvd;
3379         uint32_t acc_len;      /* accumulated length */
3380         struct ulp_bde64 bde2;
3381 };
3382
3383 /* Structure used for a single HBQ entry */
3384 struct lpfc_hbq_entry {
3385         struct ulp_bde64 bde;
3386         uint32_t buffer_tag;
3387 };
3388
3389 /* IOCB Command template for QUE_XRI64_CX (0xB3) command */
3390 typedef struct {
3391         struct lpfc_hbq_entry   buff;
3392         uint32_t                rsvd;
3393         uint32_t                rsvd1;
3394 } QUE_XRI64_CX_FIELDS;
3395
3396 struct que_xri64cx_ext_fields {
3397         uint32_t        iotag64_low;
3398         uint32_t        iotag64_high;
3399         uint32_t        ebde_count;
3400         uint32_t        rsvd;
3401         struct lpfc_hbq_entry   buff[5];
3402 };
3403
3404 struct sli3_bg_fields {
3405         uint32_t filler[6];     /* word 8-13 in IOCB */
3406         uint32_t bghm;          /* word 14 - BlockGuard High Water Mark */
3407 /* Bitfields for bgstat (BlockGuard Status - word 15 of IOCB) */
3408 #define BGS_BIDIR_BG_PROF_MASK          0xff000000
3409 #define BGS_BIDIR_BG_PROF_SHIFT         24
3410 #define BGS_BIDIR_ERR_COND_FLAGS_MASK   0x003f0000
3411 #define BGS_BIDIR_ERR_COND_SHIFT        16
3412 #define BGS_BG_PROFILE_MASK             0x0000ff00
3413 #define BGS_BG_PROFILE_SHIFT            8
3414 #define BGS_INVALID_PROF_MASK           0x00000020
3415 #define BGS_INVALID_PROF_SHIFT          5
3416 #define BGS_UNINIT_DIF_BLOCK_MASK       0x00000010
3417 #define BGS_UNINIT_DIF_BLOCK_SHIFT      4
3418 #define BGS_HI_WATER_MARK_PRESENT_MASK  0x00000008
3419 #define BGS_HI_WATER_MARK_PRESENT_SHIFT 3
3420 #define BGS_REFTAG_ERR_MASK             0x00000004
3421 #define BGS_REFTAG_ERR_SHIFT            2
3422 #define BGS_APPTAG_ERR_MASK             0x00000002
3423 #define BGS_APPTAG_ERR_SHIFT            1
3424 #define BGS_GUARD_ERR_MASK              0x00000001
3425 #define BGS_GUARD_ERR_SHIFT             0
3426         uint32_t bgstat;        /* word 15 - BlockGuard Status */
3427 };
3428
3429 static inline uint32_t
3430 lpfc_bgs_get_bidir_bg_prof(uint32_t bgstat)
3431 {
3432         return (le32_to_cpu(bgstat) & BGS_BIDIR_BG_PROF_MASK) >>
3433                                 BGS_BIDIR_BG_PROF_SHIFT;
3434 }
3435
3436 static inline uint32_t
3437 lpfc_bgs_get_bidir_err_cond(uint32_t bgstat)
3438 {
3439         return (le32_to_cpu(bgstat) & BGS_BIDIR_ERR_COND_FLAGS_MASK) >>
3440                                 BGS_BIDIR_ERR_COND_SHIFT;
3441 }
3442
3443 static inline uint32_t
3444 lpfc_bgs_get_bg_prof(uint32_t bgstat)
3445 {
3446         return (le32_to_cpu(bgstat) & BGS_BG_PROFILE_MASK) >>
3447                                 BGS_BG_PROFILE_SHIFT;
3448 }
3449
3450 static inline uint32_t
3451 lpfc_bgs_get_invalid_prof(uint32_t bgstat)
3452 {
3453         return (le32_to_cpu(bgstat) & BGS_INVALID_PROF_MASK) >>
3454                                 BGS_INVALID_PROF_SHIFT;
3455 }
3456
3457 static inline uint32_t
3458 lpfc_bgs_get_uninit_dif_block(uint32_t bgstat)
3459 {
3460         return (le32_to_cpu(bgstat) & BGS_UNINIT_DIF_BLOCK_MASK) >>
3461                                 BGS_UNINIT_DIF_BLOCK_SHIFT;
3462 }
3463
3464 static inline uint32_t
3465 lpfc_bgs_get_hi_water_mark_present(uint32_t bgstat)
3466 {
3467         return (le32_to_cpu(bgstat) & BGS_HI_WATER_MARK_PRESENT_MASK) >>
3468                                 BGS_HI_WATER_MARK_PRESENT_SHIFT;
3469 }
3470
3471 static inline uint32_t
3472 lpfc_bgs_get_reftag_err(uint32_t bgstat)
3473 {
3474         return (le32_to_cpu(bgstat) & BGS_REFTAG_ERR_MASK) >>
3475                                 BGS_REFTAG_ERR_SHIFT;
3476 }
3477
3478 static inline uint32_t
3479 lpfc_bgs_get_apptag_err(uint32_t bgstat)
3480 {
3481         return (le32_to_cpu(bgstat) & BGS_APPTAG_ERR_MASK) >>
3482                                 BGS_APPTAG_ERR_SHIFT;
3483 }
3484
3485 static inline uint32_t
3486 lpfc_bgs_get_guard_err(uint32_t bgstat)
3487 {
3488         return (le32_to_cpu(bgstat) & BGS_GUARD_ERR_MASK) >>
3489                                 BGS_GUARD_ERR_SHIFT;
3490 }
3491
3492 #define LPFC_EXT_DATA_BDE_COUNT 3
3493 struct fcp_irw_ext {
3494         uint32_t        io_tag64_low;
3495         uint32_t        io_tag64_high;
3496 #ifdef __BIG_ENDIAN_BITFIELD
3497         uint8_t         reserved1;
3498         uint8_t         reserved2;
3499         uint8_t         reserved3;
3500         uint8_t         ebde_count;
3501 #else  /* __LITTLE_ENDIAN */
3502         uint8_t         ebde_count;
3503         uint8_t         reserved3;
3504         uint8_t         reserved2;
3505         uint8_t         reserved1;
3506 #endif
3507         uint32_t        reserved4;
3508         struct ulp_bde64 rbde;          /* response bde */
3509         struct ulp_bde64 dbde[LPFC_EXT_DATA_BDE_COUNT]; /* data BDE or BPL */
3510         uint8_t icd[32];                /* immediate command data (32 bytes) */
3511 };
3512
3513 typedef struct _IOCB {  /* IOCB structure */
3514         union {
3515                 GENERIC_RSP grsp;       /* Generic response */
3516                 XR_SEQ_FIELDS xrseq;    /* XMIT / BCAST / RCV_SEQUENCE cmd */
3517                 struct ulp_bde cont[3]; /* up to 3 continuation bdes */
3518                 RCV_ELS_REQ rcvels;     /* RCV_ELS_REQ template */
3519                 AC_XRI acxri;   /* ABORT / CLOSE_XRI template */
3520                 A_MXRI64 amxri; /* abort multiple xri command overlay */
3521                 GET_RPI getrpi; /* GET_RPI template */
3522                 FCPI_FIELDS fcpi;       /* FCP Initiator template */
3523                 FCPT_FIELDS fcpt;       /* FCP target template */
3524
3525                 /* SLI-2 structures */
3526
3527                 struct ulp_bde64 cont64[2];  /* up to 2 64 bit continuation
3528                                               * bde_64s */
3529                 ELS_REQUEST64 elsreq64; /* ELS_REQUEST template */
3530                 GEN_REQUEST64 genreq64; /* GEN_REQUEST template */
3531                 RCV_ELS_REQ64 rcvels64; /* RCV_ELS_REQ template */
3532                 XMT_SEQ_FIELDS64 xseq64;        /* XMIT / BCAST cmd */
3533                 FCPI_FIELDS64 fcpi64;   /* FCP 64 bit Initiator template */
3534                 FCPT_FIELDS64 fcpt64;   /* FCP 64 bit target template */
3535                 ASYNCSTAT_FIELDS asyncstat; /* async_status iocb */
3536                 QUE_XRI64_CX_FIELDS quexri64cx; /* que_xri64_cx fields */
3537                 struct rcv_seq64 rcvseq64;      /* RCV_SEQ64 and RCV_CONT64 */
3538                 struct sli4_bls_acc bls_acc; /* UNSOL ABTS BLS_ACC params */
3539                 uint32_t ulpWord[IOCB_WORD_SZ - 2];     /* generic 6 'words' */
3540         } un;
3541         union {
3542                 struct {
3543 #ifdef __BIG_ENDIAN_BITFIELD
3544                         uint16_t ulpContext;    /* High order bits word 6 */
3545                         uint16_t ulpIoTag;      /* Low  order bits word 6 */
3546 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3547                         uint16_t ulpIoTag;      /* Low  order bits word 6 */
3548                         uint16_t ulpContext;    /* High order bits word 6 */
3549 #endif
3550                 } t1;
3551                 struct {
3552 #ifdef __BIG_ENDIAN_BITFIELD
3553                         uint16_t ulpContext;    /* High order bits word 6 */
3554                         uint16_t ulpIoTag1:2;   /* Low  order bits word 6 */
3555                         uint16_t ulpIoTag0:14;  /* Low  order bits word 6 */
3556 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3557                         uint16_t ulpIoTag0:14;  /* Low  order bits word 6 */
3558                         uint16_t ulpIoTag1:2;   /* Low  order bits word 6 */
3559                         uint16_t ulpContext;    /* High order bits word 6 */
3560 #endif
3561                 } t2;
3562         } un1;
3563 #define ulpContext un1.t1.ulpContext
3564 #define ulpIoTag   un1.t1.ulpIoTag
3565 #define ulpIoTag0  un1.t2.ulpIoTag0
3566
3567 #ifdef __BIG_ENDIAN_BITFIELD
3568         uint32_t ulpTimeout:8;
3569         uint32_t ulpXS:1;
3570         uint32_t ulpFCP2Rcvy:1;
3571         uint32_t ulpPU:2;
3572         uint32_t ulpIr:1;
3573         uint32_t ulpClass:3;
3574         uint32_t ulpCommand:8;
3575         uint32_t ulpStatus:4;
3576         uint32_t ulpBdeCount:2;
3577         uint32_t ulpLe:1;
3578         uint32_t ulpOwner:1;    /* Low order bit word 7 */
3579 #else   /*  __LITTLE_ENDIAN_BITFIELD */
3580         uint32_t ulpOwner:1;    /* Low order bit word 7 */
3581         uint32_t ulpLe:1;
3582         uint32_t ulpBdeCount:2;
3583         uint32_t ulpStatus:4;
3584         uint32_t ulpCommand:8;
3585         uint32_t ulpClass:3;
3586         uint32_t ulpIr:1;
3587         uint32_t ulpPU:2;
3588         uint32_t ulpFCP2Rcvy:1;
3589         uint32_t ulpXS:1;
3590         uint32_t ulpTimeout:8;
3591 #endif
3592
3593         union {
3594                 struct rcv_sli3 rcvsli3; /* words 8 - 15 */
3595
3596                 /* words 8-31 used for que_xri_cx iocb */
3597                 struct que_xri64cx_ext_fields que_xri64cx_ext_words;
3598                 struct fcp_irw_ext fcp_ext;
3599                 uint32_t sli3Words[24]; /* 96 extra bytes for SLI-3 */
3600
3601                 /* words 8-15 for BlockGuard */
3602                 struct sli3_bg_fields sli3_bg;
3603         } unsli3;
3604
3605 #define ulpCt_h ulpXS
3606 #define ulpCt_l ulpFCP2Rcvy
3607
3608 #define IOCB_FCP           1    /* IOCB is used for FCP ELS cmds-ulpRsvByte */
3609 #define IOCB_IP            2    /* IOCB is used for IP ELS cmds */
3610 #define PARM_UNUSED        0    /* PU field (Word 4) not used */
3611 #define PARM_REL_OFF       1    /* PU field (Word 4) = R. O. */
3612 #define PARM_READ_CHECK    2    /* PU field (Word 4) = Data Transfer Length */
3613 #define PARM_NPIV_DID      3
3614 #define CLASS1             0    /* Class 1 */
3615 #define CLASS2             1    /* Class 2 */
3616 #define CLASS3             2    /* Class 3 */
3617 #define CLASS_FCP_INTERMIX 7    /* FCP Data->Cls 1, all else->Cls 2 */
3618
3619 #define IOSTAT_SUCCESS         0x0      /* ulpStatus  - HBA defined */
3620 #define IOSTAT_FCP_RSP_ERROR   0x1
3621 #define IOSTAT_REMOTE_STOP     0x2
3622 #define IOSTAT_LOCAL_REJECT    0x3
3623 #define IOSTAT_NPORT_RJT       0x4
3624 #define IOSTAT_FABRIC_RJT      0x5
3625 #define IOSTAT_NPORT_BSY       0x6
3626 #define IOSTAT_FABRIC_BSY      0x7
3627 #define IOSTAT_INTERMED_RSP    0x8
3628 #define IOSTAT_LS_RJT          0x9
3629 #define IOSTAT_BA_RJT          0xA
3630 #define IOSTAT_RSVD1           0xB
3631 #define IOSTAT_RSVD2           0xC
3632 #define IOSTAT_RSVD3           0xD
3633 #define IOSTAT_RSVD4           0xE
3634 #define IOSTAT_NEED_BUFFER     0xF
3635 #define IOSTAT_DRIVER_REJECT   0x10   /* ulpStatus  - Driver defined */
3636 #define IOSTAT_DEFAULT         0xF    /* Same as rsvd5 for now */
3637 #define IOSTAT_CNT             0x11
3638
3639 } IOCB_t;
3640
3641
3642 #define SLI1_SLIM_SIZE   (4 * 1024)
3643
3644 /* Up to 498 IOCBs will fit into 16k
3645  * 256 (MAILBOX_t) + 140 (PCB_t) + ( 32 (IOCB_t) * 498 ) = < 16384
3646  */
3647 #define SLI2_SLIM_SIZE   (64 * 1024)
3648
3649 /* Maximum IOCBs that will fit in SLI2 slim */
3650 #define MAX_SLI2_IOCB    498
3651 #define MAX_SLIM_IOCB_SIZE (SLI2_SLIM_SIZE - \
3652                             (sizeof(MAILBOX_t) + sizeof(PCB_t)))
3653
3654 /* HBQ entries are 4 words each = 4k */
3655 #define LPFC_TOTAL_HBQ_SIZE (sizeof(struct lpfc_hbq_entry) *  \
3656                              lpfc_sli_hbq_count())
3657
3658 struct lpfc_sli2_slim {
3659         MAILBOX_t mbx;
3660         PCB_t pcb;
3661         IOCB_t IOCBs[MAX_SLIM_IOCB_SIZE];
3662 };
3663
3664 /*
3665  * This function checks PCI device to allow special handling for LC HBAs.
3666  *
3667  * Parameters:
3668  * device : struct pci_dev 's device field
3669  *
3670  * return 1 => TRUE
3671  *        0 => FALSE
3672  */
3673 static inline int
3674 lpfc_is_LC_HBA(unsigned short device)
3675 {
3676         if ((device == PCI_DEVICE_ID_TFLY) ||
3677             (device == PCI_DEVICE_ID_PFLY) ||
3678             (device == PCI_DEVICE_ID_LP101) ||
3679             (device == PCI_DEVICE_ID_BMID) ||
3680             (device == PCI_DEVICE_ID_BSMB) ||
3681             (device == PCI_DEVICE_ID_ZMID) ||
3682             (device == PCI_DEVICE_ID_ZSMB) ||
3683             (device == PCI_DEVICE_ID_SAT_MID) ||
3684             (device == PCI_DEVICE_ID_SAT_SMB) ||
3685             (device == PCI_DEVICE_ID_RFLY))
3686                 return 1;
3687         else
3688                 return 0;
3689 }
3690
3691 /*
3692  * Determine if an IOCB failed because of a link event or firmware reset.
3693  */
3694
3695 static inline int
3696 lpfc_error_lost_link(IOCB_t *iocbp)
3697 {
3698         return (iocbp->ulpStatus == IOSTAT_LOCAL_REJECT &&
3699                 (iocbp->un.ulpWord[4] == IOERR_SLI_ABORTED ||
3700                  iocbp->un.ulpWord[4] == IOERR_LINK_DOWN ||
3701                  iocbp->un.ulpWord[4] == IOERR_SLI_DOWN));
3702 }
3703
3704 #define MENLO_TRANSPORT_TYPE 0xfe
3705 #define MENLO_CONTEXT 0
3706 #define MENLO_PU 3
3707 #define MENLO_TIMEOUT 30
3708 #define SETVAR_MLOMNT 0x103107
3709 #define SETVAR_MLORST 0x103007
3710
3711 #define BPL_ALIGN_SZ 8 /* 8 byte alignment for bpl and mbufs */