Merge git://git.kernel.org/pub/scm/linux/kernel/git/davem/sparc-2.6
[linux-2.6.git] / drivers / scsi / advansys.c
1 #define DRV_NAME "advansys"
2 #define ASC_VERSION "3.4"       /* AdvanSys Driver Version */
3
4 /*
5  * advansys.c - Linux Host Driver for AdvanSys SCSI Adapters
6  *
7  * Copyright (c) 1995-2000 Advanced System Products, Inc.
8  * Copyright (c) 2000-2001 ConnectCom Solutions, Inc.
9  * Copyright (c) 2007 Matthew Wilcox <matthew@wil.cx>
10  * All Rights Reserved.
11  *
12  * This program is free software; you can redistribute it and/or modify
13  * it under the terms of the GNU General Public License as published by
14  * the Free Software Foundation; either version 2 of the License, or
15  * (at your option) any later version.
16  */
17
18 /*
19  * As of March 8, 2000 Advanced System Products, Inc. (AdvanSys)
20  * changed its name to ConnectCom Solutions, Inc.
21  * On June 18, 2001 Initio Corp. acquired ConnectCom's SCSI assets
22  */
23
24 #include <linux/module.h>
25 #include <linux/string.h>
26 #include <linux/kernel.h>
27 #include <linux/types.h>
28 #include <linux/ioport.h>
29 #include <linux/interrupt.h>
30 #include <linux/delay.h>
31 #include <linux/slab.h>
32 #include <linux/mm.h>
33 #include <linux/proc_fs.h>
34 #include <linux/init.h>
35 #include <linux/blkdev.h>
36 #include <linux/isa.h>
37 #include <linux/eisa.h>
38 #include <linux/pci.h>
39 #include <linux/spinlock.h>
40 #include <linux/dma-mapping.h>
41 #include <linux/firmware.h>
42
43 #include <asm/io.h>
44 #include <asm/system.h>
45 #include <asm/dma.h>
46
47 #include <scsi/scsi_cmnd.h>
48 #include <scsi/scsi_device.h>
49 #include <scsi/scsi_tcq.h>
50 #include <scsi/scsi.h>
51 #include <scsi/scsi_host.h>
52
53 /* FIXME:
54  *
55  *  1. Although all of the necessary command mapping places have the
56  *     appropriate dma_map.. APIs, the driver still processes its internal
57  *     queue using bus_to_virt() and virt_to_bus() which are illegal under
58  *     the API.  The entire queue processing structure will need to be
59  *     altered to fix this.
60  *  2. Need to add memory mapping workaround. Test the memory mapping.
61  *     If it doesn't work revert to I/O port access. Can a test be done
62  *     safely?
63  *  3. Handle an interrupt not working. Keep an interrupt counter in
64  *     the interrupt handler. In the timeout function if the interrupt
65  *     has not occurred then print a message and run in polled mode.
66  *  4. Need to add support for target mode commands, cf. CAM XPT.
67  *  5. check DMA mapping functions for failure
68  *  6. Use scsi_transport_spi
69  *  7. advansys_info is not safe against multiple simultaneous callers
70  *  8. Add module_param to override ISA/VLB ioport array
71  */
72 #warning this driver is still not properly converted to the DMA API
73
74 /* Enable driver /proc statistics. */
75 #define ADVANSYS_STATS
76
77 /* Enable driver tracing. */
78 #undef ADVANSYS_DEBUG
79
80 /*
81  * Portable Data Types
82  *
83  * Any instance where a 32-bit long or pointer type is assumed
84  * for precision or HW defined structures, the following define
85  * types must be used. In Linux the char, short, and int types
86  * are all consistent at 8, 16, and 32 bits respectively. Pointers
87  * and long types are 64 bits on Alpha and UltraSPARC.
88  */
89 #define ASC_PADDR __u32         /* Physical/Bus address data type. */
90 #define ASC_VADDR __u32         /* Virtual address data type. */
91 #define ASC_DCNT  __u32         /* Unsigned Data count type. */
92 #define ASC_SDCNT __s32         /* Signed Data count type. */
93
94 typedef unsigned char uchar;
95
96 #ifndef TRUE
97 #define TRUE     (1)
98 #endif
99 #ifndef FALSE
100 #define FALSE    (0)
101 #endif
102
103 #define ERR      (-1)
104 #define UW_ERR   (uint)(0xFFFF)
105 #define isodd_word(val)   ((((uint)val) & (uint)0x0001) != 0)
106
107 #define PCI_VENDOR_ID_ASP               0x10cd
108 #define PCI_DEVICE_ID_ASP_1200A         0x1100
109 #define PCI_DEVICE_ID_ASP_ABP940        0x1200
110 #define PCI_DEVICE_ID_ASP_ABP940U       0x1300
111 #define PCI_DEVICE_ID_ASP_ABP940UW      0x2300
112 #define PCI_DEVICE_ID_38C0800_REV1      0x2500
113 #define PCI_DEVICE_ID_38C1600_REV1      0x2700
114
115 /*
116  * Enable CC_VERY_LONG_SG_LIST to support up to 64K element SG lists.
117  * The SRB structure will have to be changed and the ASC_SRB2SCSIQ()
118  * macro re-defined to be able to obtain a ASC_SCSI_Q pointer from the
119  * SRB structure.
120  */
121 #define CC_VERY_LONG_SG_LIST 0
122 #define ASC_SRB2SCSIQ(srb_ptr)  (srb_ptr)
123
124 #define PortAddr                 unsigned int   /* port address size  */
125 #define inp(port)                inb(port)
126 #define outp(port, byte)         outb((byte), (port))
127
128 #define inpw(port)               inw(port)
129 #define outpw(port, word)        outw((word), (port))
130
131 #define ASC_MAX_SG_QUEUE    7
132 #define ASC_MAX_SG_LIST     255
133
134 #define ASC_CS_TYPE  unsigned short
135
136 #define ASC_IS_ISA          (0x0001)
137 #define ASC_IS_ISAPNP       (0x0081)
138 #define ASC_IS_EISA         (0x0002)
139 #define ASC_IS_PCI          (0x0004)
140 #define ASC_IS_PCI_ULTRA    (0x0104)
141 #define ASC_IS_PCMCIA       (0x0008)
142 #define ASC_IS_MCA          (0x0020)
143 #define ASC_IS_VL           (0x0040)
144 #define ASC_IS_WIDESCSI_16  (0x0100)
145 #define ASC_IS_WIDESCSI_32  (0x0200)
146 #define ASC_IS_BIG_ENDIAN   (0x8000)
147
148 #define ASC_CHIP_MIN_VER_VL      (0x01)
149 #define ASC_CHIP_MAX_VER_VL      (0x07)
150 #define ASC_CHIP_MIN_VER_PCI     (0x09)
151 #define ASC_CHIP_MAX_VER_PCI     (0x0F)
152 #define ASC_CHIP_VER_PCI_BIT     (0x08)
153 #define ASC_CHIP_MIN_VER_ISA     (0x11)
154 #define ASC_CHIP_MIN_VER_ISA_PNP (0x21)
155 #define ASC_CHIP_MAX_VER_ISA     (0x27)
156 #define ASC_CHIP_VER_ISA_BIT     (0x30)
157 #define ASC_CHIP_VER_ISAPNP_BIT  (0x20)
158 #define ASC_CHIP_VER_ASYN_BUG    (0x21)
159 #define ASC_CHIP_VER_PCI             0x08
160 #define ASC_CHIP_VER_PCI_ULTRA_3150  (ASC_CHIP_VER_PCI | 0x02)
161 #define ASC_CHIP_VER_PCI_ULTRA_3050  (ASC_CHIP_VER_PCI | 0x03)
162 #define ASC_CHIP_MIN_VER_EISA (0x41)
163 #define ASC_CHIP_MAX_VER_EISA (0x47)
164 #define ASC_CHIP_VER_EISA_BIT (0x40)
165 #define ASC_CHIP_LATEST_VER_EISA   ((ASC_CHIP_MIN_VER_EISA - 1) + 3)
166 #define ASC_MAX_VL_DMA_COUNT    (0x07FFFFFFL)
167 #define ASC_MAX_PCI_DMA_COUNT   (0xFFFFFFFFL)
168 #define ASC_MAX_ISA_DMA_COUNT   (0x00FFFFFFL)
169
170 #define ASC_SCSI_ID_BITS  3
171 #define ASC_SCSI_TIX_TYPE     uchar
172 #define ASC_ALL_DEVICE_BIT_SET  0xFF
173 #define ASC_SCSI_BIT_ID_TYPE  uchar
174 #define ASC_MAX_TID       7
175 #define ASC_MAX_LUN       7
176 #define ASC_SCSI_WIDTH_BIT_SET  0xFF
177 #define ASC_MAX_SENSE_LEN   32
178 #define ASC_MIN_SENSE_LEN   14
179 #define ASC_SCSI_RESET_HOLD_TIME_US  60
180
181 /*
182  * Narrow boards only support 12-byte commands, while wide boards
183  * extend to 16-byte commands.
184  */
185 #define ASC_MAX_CDB_LEN     12
186 #define ADV_MAX_CDB_LEN     16
187
188 #define MS_SDTR_LEN    0x03
189 #define MS_WDTR_LEN    0x02
190
191 #define ASC_SG_LIST_PER_Q   7
192 #define QS_FREE        0x00
193 #define QS_READY       0x01
194 #define QS_DISC1       0x02
195 #define QS_DISC2       0x04
196 #define QS_BUSY        0x08
197 #define QS_ABORTED     0x40
198 #define QS_DONE        0x80
199 #define QC_NO_CALLBACK   0x01
200 #define QC_SG_SWAP_QUEUE 0x02
201 #define QC_SG_HEAD       0x04
202 #define QC_DATA_IN       0x08
203 #define QC_DATA_OUT      0x10
204 #define QC_URGENT        0x20
205 #define QC_MSG_OUT       0x40
206 #define QC_REQ_SENSE     0x80
207 #define QCSG_SG_XFER_LIST  0x02
208 #define QCSG_SG_XFER_MORE  0x04
209 #define QCSG_SG_XFER_END   0x08
210 #define QD_IN_PROGRESS       0x00
211 #define QD_NO_ERROR          0x01
212 #define QD_ABORTED_BY_HOST   0x02
213 #define QD_WITH_ERROR        0x04
214 #define QD_INVALID_REQUEST   0x80
215 #define QD_INVALID_HOST_NUM  0x81
216 #define QD_INVALID_DEVICE    0x82
217 #define QD_ERR_INTERNAL      0xFF
218 #define QHSTA_NO_ERROR               0x00
219 #define QHSTA_M_SEL_TIMEOUT          0x11
220 #define QHSTA_M_DATA_OVER_RUN        0x12
221 #define QHSTA_M_DATA_UNDER_RUN       0x12
222 #define QHSTA_M_UNEXPECTED_BUS_FREE  0x13
223 #define QHSTA_M_BAD_BUS_PHASE_SEQ    0x14
224 #define QHSTA_D_QDONE_SG_LIST_CORRUPTED 0x21
225 #define QHSTA_D_ASC_DVC_ERROR_CODE_SET  0x22
226 #define QHSTA_D_HOST_ABORT_FAILED       0x23
227 #define QHSTA_D_EXE_SCSI_Q_FAILED       0x24
228 #define QHSTA_D_EXE_SCSI_Q_BUSY_TIMEOUT 0x25
229 #define QHSTA_D_ASPI_NO_BUF_POOL        0x26
230 #define QHSTA_M_WTM_TIMEOUT         0x41
231 #define QHSTA_M_BAD_CMPL_STATUS_IN  0x42
232 #define QHSTA_M_NO_AUTO_REQ_SENSE   0x43
233 #define QHSTA_M_AUTO_REQ_SENSE_FAIL 0x44
234 #define QHSTA_M_TARGET_STATUS_BUSY  0x45
235 #define QHSTA_M_BAD_TAG_CODE        0x46
236 #define QHSTA_M_BAD_QUEUE_FULL_OR_BUSY  0x47
237 #define QHSTA_M_HUNG_REQ_SCSI_BUS_RESET 0x48
238 #define QHSTA_D_LRAM_CMP_ERROR        0x81
239 #define QHSTA_M_MICRO_CODE_ERROR_HALT 0xA1
240 #define ASC_FLAG_SCSIQ_REQ        0x01
241 #define ASC_FLAG_BIOS_SCSIQ_REQ   0x02
242 #define ASC_FLAG_BIOS_ASYNC_IO    0x04
243 #define ASC_FLAG_SRB_LINEAR_ADDR  0x08
244 #define ASC_FLAG_WIN16            0x10
245 #define ASC_FLAG_WIN32            0x20
246 #define ASC_FLAG_ISA_OVER_16MB    0x40
247 #define ASC_FLAG_DOS_VM_CALLBACK  0x80
248 #define ASC_TAG_FLAG_EXTRA_BYTES               0x10
249 #define ASC_TAG_FLAG_DISABLE_DISCONNECT        0x04
250 #define ASC_TAG_FLAG_DISABLE_ASYN_USE_SYN_FIX  0x08
251 #define ASC_TAG_FLAG_DISABLE_CHK_COND_INT_HOST 0x40
252 #define ASC_SCSIQ_CPY_BEG              4
253 #define ASC_SCSIQ_SGHD_CPY_BEG         2
254 #define ASC_SCSIQ_B_FWD                0
255 #define ASC_SCSIQ_B_BWD                1
256 #define ASC_SCSIQ_B_STATUS             2
257 #define ASC_SCSIQ_B_QNO                3
258 #define ASC_SCSIQ_B_CNTL               4
259 #define ASC_SCSIQ_B_SG_QUEUE_CNT       5
260 #define ASC_SCSIQ_D_DATA_ADDR          8
261 #define ASC_SCSIQ_D_DATA_CNT          12
262 #define ASC_SCSIQ_B_SENSE_LEN         20
263 #define ASC_SCSIQ_DONE_INFO_BEG       22
264 #define ASC_SCSIQ_D_SRBPTR            22
265 #define ASC_SCSIQ_B_TARGET_IX         26
266 #define ASC_SCSIQ_B_CDB_LEN           28
267 #define ASC_SCSIQ_B_TAG_CODE          29
268 #define ASC_SCSIQ_W_VM_ID             30
269 #define ASC_SCSIQ_DONE_STATUS         32
270 #define ASC_SCSIQ_HOST_STATUS         33
271 #define ASC_SCSIQ_SCSI_STATUS         34
272 #define ASC_SCSIQ_CDB_BEG             36
273 #define ASC_SCSIQ_DW_REMAIN_XFER_ADDR 56
274 #define ASC_SCSIQ_DW_REMAIN_XFER_CNT  60
275 #define ASC_SCSIQ_B_FIRST_SG_WK_QP    48
276 #define ASC_SCSIQ_B_SG_WK_QP          49
277 #define ASC_SCSIQ_B_SG_WK_IX          50
278 #define ASC_SCSIQ_W_ALT_DC1           52
279 #define ASC_SCSIQ_B_LIST_CNT          6
280 #define ASC_SCSIQ_B_CUR_LIST_CNT      7
281 #define ASC_SGQ_B_SG_CNTL             4
282 #define ASC_SGQ_B_SG_HEAD_QP          5
283 #define ASC_SGQ_B_SG_LIST_CNT         6
284 #define ASC_SGQ_B_SG_CUR_LIST_CNT     7
285 #define ASC_SGQ_LIST_BEG              8
286 #define ASC_DEF_SCSI1_QNG    4
287 #define ASC_MAX_SCSI1_QNG    4
288 #define ASC_DEF_SCSI2_QNG    16
289 #define ASC_MAX_SCSI2_QNG    32
290 #define ASC_TAG_CODE_MASK    0x23
291 #define ASC_STOP_REQ_RISC_STOP      0x01
292 #define ASC_STOP_ACK_RISC_STOP      0x03
293 #define ASC_STOP_CLEAN_UP_BUSY_Q    0x10
294 #define ASC_STOP_CLEAN_UP_DISC_Q    0x20
295 #define ASC_STOP_HOST_REQ_RISC_HALT 0x40
296 #define ASC_TIDLUN_TO_IX(tid, lun)  (ASC_SCSI_TIX_TYPE)((tid) + ((lun)<<ASC_SCSI_ID_BITS))
297 #define ASC_TID_TO_TARGET_ID(tid)   (ASC_SCSI_BIT_ID_TYPE)(0x01 << (tid))
298 #define ASC_TIX_TO_TARGET_ID(tix)   (0x01 << ((tix) & ASC_MAX_TID))
299 #define ASC_TIX_TO_TID(tix)         ((tix) & ASC_MAX_TID)
300 #define ASC_TID_TO_TIX(tid)         ((tid) & ASC_MAX_TID)
301 #define ASC_TIX_TO_LUN(tix)         (((tix) >> ASC_SCSI_ID_BITS) & ASC_MAX_LUN)
302 #define ASC_QNO_TO_QADDR(q_no)      ((ASC_QADR_BEG)+((int)(q_no) << 6))
303
304 typedef struct asc_scsiq_1 {
305         uchar status;
306         uchar q_no;
307         uchar cntl;
308         uchar sg_queue_cnt;
309         uchar target_id;
310         uchar target_lun;
311         ASC_PADDR data_addr;
312         ASC_DCNT data_cnt;
313         ASC_PADDR sense_addr;
314         uchar sense_len;
315         uchar extra_bytes;
316 } ASC_SCSIQ_1;
317
318 typedef struct asc_scsiq_2 {
319         ASC_VADDR srb_ptr;
320         uchar target_ix;
321         uchar flag;
322         uchar cdb_len;
323         uchar tag_code;
324         ushort vm_id;
325 } ASC_SCSIQ_2;
326
327 typedef struct asc_scsiq_3 {
328         uchar done_stat;
329         uchar host_stat;
330         uchar scsi_stat;
331         uchar scsi_msg;
332 } ASC_SCSIQ_3;
333
334 typedef struct asc_scsiq_4 {
335         uchar cdb[ASC_MAX_CDB_LEN];
336         uchar y_first_sg_list_qp;
337         uchar y_working_sg_qp;
338         uchar y_working_sg_ix;
339         uchar y_res;
340         ushort x_req_count;
341         ushort x_reconnect_rtn;
342         ASC_PADDR x_saved_data_addr;
343         ASC_DCNT x_saved_data_cnt;
344 } ASC_SCSIQ_4;
345
346 typedef struct asc_q_done_info {
347         ASC_SCSIQ_2 d2;
348         ASC_SCSIQ_3 d3;
349         uchar q_status;
350         uchar q_no;
351         uchar cntl;
352         uchar sense_len;
353         uchar extra_bytes;
354         uchar res;
355         ASC_DCNT remain_bytes;
356 } ASC_QDONE_INFO;
357
358 typedef struct asc_sg_list {
359         ASC_PADDR addr;
360         ASC_DCNT bytes;
361 } ASC_SG_LIST;
362
363 typedef struct asc_sg_head {
364         ushort entry_cnt;
365         ushort queue_cnt;
366         ushort entry_to_copy;
367         ushort res;
368         ASC_SG_LIST sg_list[0];
369 } ASC_SG_HEAD;
370
371 typedef struct asc_scsi_q {
372         ASC_SCSIQ_1 q1;
373         ASC_SCSIQ_2 q2;
374         uchar *cdbptr;
375         ASC_SG_HEAD *sg_head;
376         ushort remain_sg_entry_cnt;
377         ushort next_sg_index;
378 } ASC_SCSI_Q;
379
380 typedef struct asc_scsi_req_q {
381         ASC_SCSIQ_1 r1;
382         ASC_SCSIQ_2 r2;
383         uchar *cdbptr;
384         ASC_SG_HEAD *sg_head;
385         uchar *sense_ptr;
386         ASC_SCSIQ_3 r3;
387         uchar cdb[ASC_MAX_CDB_LEN];
388         uchar sense[ASC_MIN_SENSE_LEN];
389 } ASC_SCSI_REQ_Q;
390
391 typedef struct asc_scsi_bios_req_q {
392         ASC_SCSIQ_1 r1;
393         ASC_SCSIQ_2 r2;
394         uchar *cdbptr;
395         ASC_SG_HEAD *sg_head;
396         uchar *sense_ptr;
397         ASC_SCSIQ_3 r3;
398         uchar cdb[ASC_MAX_CDB_LEN];
399         uchar sense[ASC_MIN_SENSE_LEN];
400 } ASC_SCSI_BIOS_REQ_Q;
401
402 typedef struct asc_risc_q {
403         uchar fwd;
404         uchar bwd;
405         ASC_SCSIQ_1 i1;
406         ASC_SCSIQ_2 i2;
407         ASC_SCSIQ_3 i3;
408         ASC_SCSIQ_4 i4;
409 } ASC_RISC_Q;
410
411 typedef struct asc_sg_list_q {
412         uchar seq_no;
413         uchar q_no;
414         uchar cntl;
415         uchar sg_head_qp;
416         uchar sg_list_cnt;
417         uchar sg_cur_list_cnt;
418 } ASC_SG_LIST_Q;
419
420 typedef struct asc_risc_sg_list_q {
421         uchar fwd;
422         uchar bwd;
423         ASC_SG_LIST_Q sg;
424         ASC_SG_LIST sg_list[7];
425 } ASC_RISC_SG_LIST_Q;
426
427 #define ASCQ_ERR_Q_STATUS             0x0D
428 #define ASCQ_ERR_CUR_QNG              0x17
429 #define ASCQ_ERR_SG_Q_LINKS           0x18
430 #define ASCQ_ERR_ISR_RE_ENTRY         0x1A
431 #define ASCQ_ERR_CRITICAL_RE_ENTRY    0x1B
432 #define ASCQ_ERR_ISR_ON_CRITICAL      0x1C
433
434 /*
435  * Warning code values are set in ASC_DVC_VAR  'warn_code'.
436  */
437 #define ASC_WARN_NO_ERROR             0x0000
438 #define ASC_WARN_IO_PORT_ROTATE       0x0001
439 #define ASC_WARN_EEPROM_CHKSUM        0x0002
440 #define ASC_WARN_IRQ_MODIFIED         0x0004
441 #define ASC_WARN_AUTO_CONFIG          0x0008
442 #define ASC_WARN_CMD_QNG_CONFLICT     0x0010
443 #define ASC_WARN_EEPROM_RECOVER       0x0020
444 #define ASC_WARN_CFG_MSW_RECOVER      0x0040
445
446 /*
447  * Error code values are set in {ASC/ADV}_DVC_VAR  'err_code'.
448  */
449 #define ASC_IERR_NO_CARRIER             0x0001  /* No more carrier memory */
450 #define ASC_IERR_MCODE_CHKSUM           0x0002  /* micro code check sum error */
451 #define ASC_IERR_SET_PC_ADDR            0x0004
452 #define ASC_IERR_START_STOP_CHIP        0x0008  /* start/stop chip failed */
453 #define ASC_IERR_ILLEGAL_CONNECTION     0x0010  /* Illegal cable connection */
454 #define ASC_IERR_SINGLE_END_DEVICE      0x0020  /* SE device on DIFF bus */
455 #define ASC_IERR_REVERSED_CABLE         0x0040  /* Narrow flat cable reversed */
456 #define ASC_IERR_SET_SCSI_ID            0x0080  /* set SCSI ID failed */
457 #define ASC_IERR_HVD_DEVICE             0x0100  /* HVD device on LVD port */
458 #define ASC_IERR_BAD_SIGNATURE          0x0200  /* signature not found */
459 #define ASC_IERR_NO_BUS_TYPE            0x0400
460 #define ASC_IERR_BIST_PRE_TEST          0x0800  /* BIST pre-test error */
461 #define ASC_IERR_BIST_RAM_TEST          0x1000  /* BIST RAM test error */
462 #define ASC_IERR_BAD_CHIPTYPE           0x2000  /* Invalid chip_type setting */
463
464 #define ASC_DEF_MAX_TOTAL_QNG   (0xF0)
465 #define ASC_MIN_TAG_Q_PER_DVC   (0x04)
466 #define ASC_MIN_FREE_Q        (0x02)
467 #define ASC_MIN_TOTAL_QNG     ((ASC_MAX_SG_QUEUE)+(ASC_MIN_FREE_Q))
468 #define ASC_MAX_TOTAL_QNG 240
469 #define ASC_MAX_PCI_ULTRA_INRAM_TOTAL_QNG 16
470 #define ASC_MAX_PCI_ULTRA_INRAM_TAG_QNG   8
471 #define ASC_MAX_PCI_INRAM_TOTAL_QNG  20
472 #define ASC_MAX_INRAM_TAG_QNG   16
473 #define ASC_IOADR_GAP   0x10
474 #define ASC_SYN_MAX_OFFSET         0x0F
475 #define ASC_DEF_SDTR_OFFSET        0x0F
476 #define ASC_SDTR_ULTRA_PCI_10MB_INDEX  0x02
477 #define ASYN_SDTR_DATA_FIX_PCI_REV_AB 0x41
478
479 /* The narrow chip only supports a limited selection of transfer rates.
480  * These are encoded in the range 0..7 or 0..15 depending whether the chip
481  * is Ultra-capable or not.  These tables let us convert from one to the other.
482  */
483 static const unsigned char asc_syn_xfer_period[8] = {
484         25, 30, 35, 40, 50, 60, 70, 85
485 };
486
487 static const unsigned char asc_syn_ultra_xfer_period[16] = {
488         12, 19, 25, 32, 38, 44, 50, 57, 63, 69, 75, 82, 88, 94, 100, 107
489 };
490
491 typedef struct ext_msg {
492         uchar msg_type;
493         uchar msg_len;
494         uchar msg_req;
495         union {
496                 struct {
497                         uchar sdtr_xfer_period;
498                         uchar sdtr_req_ack_offset;
499                 } sdtr;
500                 struct {
501                         uchar wdtr_width;
502                 } wdtr;
503                 struct {
504                         uchar mdp_b3;
505                         uchar mdp_b2;
506                         uchar mdp_b1;
507                         uchar mdp_b0;
508                 } mdp;
509         } u_ext_msg;
510         uchar res;
511 } EXT_MSG;
512
513 #define xfer_period     u_ext_msg.sdtr.sdtr_xfer_period
514 #define req_ack_offset  u_ext_msg.sdtr.sdtr_req_ack_offset
515 #define wdtr_width      u_ext_msg.wdtr.wdtr_width
516 #define mdp_b3          u_ext_msg.mdp_b3
517 #define mdp_b2          u_ext_msg.mdp_b2
518 #define mdp_b1          u_ext_msg.mdp_b1
519 #define mdp_b0          u_ext_msg.mdp_b0
520
521 typedef struct asc_dvc_cfg {
522         ASC_SCSI_BIT_ID_TYPE can_tagged_qng;
523         ASC_SCSI_BIT_ID_TYPE cmd_qng_enabled;
524         ASC_SCSI_BIT_ID_TYPE disc_enable;
525         ASC_SCSI_BIT_ID_TYPE sdtr_enable;
526         uchar chip_scsi_id;
527         uchar isa_dma_speed;
528         uchar isa_dma_channel;
529         uchar chip_version;
530         ushort mcode_date;
531         ushort mcode_version;
532         uchar max_tag_qng[ASC_MAX_TID + 1];
533         uchar sdtr_period_offset[ASC_MAX_TID + 1];
534         uchar adapter_info[6];
535 } ASC_DVC_CFG;
536
537 #define ASC_DEF_DVC_CNTL       0xFFFF
538 #define ASC_DEF_CHIP_SCSI_ID   7
539 #define ASC_DEF_ISA_DMA_SPEED  4
540 #define ASC_INIT_STATE_BEG_GET_CFG   0x0001
541 #define ASC_INIT_STATE_END_GET_CFG   0x0002
542 #define ASC_INIT_STATE_BEG_SET_CFG   0x0004
543 #define ASC_INIT_STATE_END_SET_CFG   0x0008
544 #define ASC_INIT_STATE_BEG_LOAD_MC   0x0010
545 #define ASC_INIT_STATE_END_LOAD_MC   0x0020
546 #define ASC_INIT_STATE_BEG_INQUIRY   0x0040
547 #define ASC_INIT_STATE_END_INQUIRY   0x0080
548 #define ASC_INIT_RESET_SCSI_DONE     0x0100
549 #define ASC_INIT_STATE_WITHOUT_EEP   0x8000
550 #define ASC_BUG_FIX_IF_NOT_DWB       0x0001
551 #define ASC_BUG_FIX_ASYN_USE_SYN     0x0002
552 #define ASC_MIN_TAGGED_CMD  7
553 #define ASC_MAX_SCSI_RESET_WAIT      30
554 #define ASC_OVERRUN_BSIZE               64
555
556 struct asc_dvc_var;             /* Forward Declaration. */
557
558 typedef struct asc_dvc_var {
559         PortAddr iop_base;
560         ushort err_code;
561         ushort dvc_cntl;
562         ushort bug_fix_cntl;
563         ushort bus_type;
564         ASC_SCSI_BIT_ID_TYPE init_sdtr;
565         ASC_SCSI_BIT_ID_TYPE sdtr_done;
566         ASC_SCSI_BIT_ID_TYPE use_tagged_qng;
567         ASC_SCSI_BIT_ID_TYPE unit_not_ready;
568         ASC_SCSI_BIT_ID_TYPE queue_full_or_busy;
569         ASC_SCSI_BIT_ID_TYPE start_motor;
570         uchar *overrun_buf;
571         dma_addr_t overrun_dma;
572         uchar scsi_reset_wait;
573         uchar chip_no;
574         char is_in_int;
575         uchar max_total_qng;
576         uchar cur_total_qng;
577         uchar in_critical_cnt;
578         uchar last_q_shortage;
579         ushort init_state;
580         uchar cur_dvc_qng[ASC_MAX_TID + 1];
581         uchar max_dvc_qng[ASC_MAX_TID + 1];
582         ASC_SCSI_Q *scsiq_busy_head[ASC_MAX_TID + 1];
583         ASC_SCSI_Q *scsiq_busy_tail[ASC_MAX_TID + 1];
584         const uchar *sdtr_period_tbl;
585         ASC_DVC_CFG *cfg;
586         ASC_SCSI_BIT_ID_TYPE pci_fix_asyn_xfer_always;
587         char redo_scam;
588         ushort res2;
589         uchar dos_int13_table[ASC_MAX_TID + 1];
590         ASC_DCNT max_dma_count;
591         ASC_SCSI_BIT_ID_TYPE no_scam;
592         ASC_SCSI_BIT_ID_TYPE pci_fix_asyn_xfer;
593         uchar min_sdtr_index;
594         uchar max_sdtr_index;
595         struct asc_board *drv_ptr;
596         int ptr_map_count;
597         void **ptr_map;
598         ASC_DCNT uc_break;
599 } ASC_DVC_VAR;
600
601 typedef struct asc_dvc_inq_info {
602         uchar type[ASC_MAX_TID + 1][ASC_MAX_LUN + 1];
603 } ASC_DVC_INQ_INFO;
604
605 typedef struct asc_cap_info {
606         ASC_DCNT lba;
607         ASC_DCNT blk_size;
608 } ASC_CAP_INFO;
609
610 typedef struct asc_cap_info_array {
611         ASC_CAP_INFO cap_info[ASC_MAX_TID + 1][ASC_MAX_LUN + 1];
612 } ASC_CAP_INFO_ARRAY;
613
614 #define ASC_MCNTL_NO_SEL_TIMEOUT  (ushort)0x0001
615 #define ASC_MCNTL_NULL_TARGET     (ushort)0x0002
616 #define ASC_CNTL_INITIATOR         (ushort)0x0001
617 #define ASC_CNTL_BIOS_GT_1GB       (ushort)0x0002
618 #define ASC_CNTL_BIOS_GT_2_DISK    (ushort)0x0004
619 #define ASC_CNTL_BIOS_REMOVABLE    (ushort)0x0008
620 #define ASC_CNTL_NO_SCAM           (ushort)0x0010
621 #define ASC_CNTL_INT_MULTI_Q       (ushort)0x0080
622 #define ASC_CNTL_NO_LUN_SUPPORT    (ushort)0x0040
623 #define ASC_CNTL_NO_VERIFY_COPY    (ushort)0x0100
624 #define ASC_CNTL_RESET_SCSI        (ushort)0x0200
625 #define ASC_CNTL_INIT_INQUIRY      (ushort)0x0400
626 #define ASC_CNTL_INIT_VERBOSE      (ushort)0x0800
627 #define ASC_CNTL_SCSI_PARITY       (ushort)0x1000
628 #define ASC_CNTL_BURST_MODE        (ushort)0x2000
629 #define ASC_CNTL_SDTR_ENABLE_ULTRA (ushort)0x4000
630 #define ASC_EEP_DVC_CFG_BEG_VL    2
631 #define ASC_EEP_MAX_DVC_ADDR_VL   15
632 #define ASC_EEP_DVC_CFG_BEG      32
633 #define ASC_EEP_MAX_DVC_ADDR     45
634 #define ASC_EEP_MAX_RETRY        20
635
636 /*
637  * These macros keep the chip SCSI id and ISA DMA speed
638  * bitfields in board order. C bitfields aren't portable
639  * between big and little-endian platforms so they are
640  * not used.
641  */
642
643 #define ASC_EEP_GET_CHIP_ID(cfg)    ((cfg)->id_speed & 0x0f)
644 #define ASC_EEP_GET_DMA_SPD(cfg)    (((cfg)->id_speed & 0xf0) >> 4)
645 #define ASC_EEP_SET_CHIP_ID(cfg, sid) \
646    ((cfg)->id_speed = ((cfg)->id_speed & 0xf0) | ((sid) & ASC_MAX_TID))
647 #define ASC_EEP_SET_DMA_SPD(cfg, spd) \
648    ((cfg)->id_speed = ((cfg)->id_speed & 0x0f) | ((spd) & 0x0f) << 4)
649
650 typedef struct asceep_config {
651         ushort cfg_lsw;
652         ushort cfg_msw;
653         uchar init_sdtr;
654         uchar disc_enable;
655         uchar use_cmd_qng;
656         uchar start_motor;
657         uchar max_total_qng;
658         uchar max_tag_qng;
659         uchar bios_scan;
660         uchar power_up_wait;
661         uchar no_scam;
662         uchar id_speed;         /* low order 4 bits is chip scsi id */
663         /* high order 4 bits is isa dma speed */
664         uchar dos_int13_table[ASC_MAX_TID + 1];
665         uchar adapter_info[6];
666         ushort cntl;
667         ushort chksum;
668 } ASCEEP_CONFIG;
669
670 #define ASC_EEP_CMD_READ          0x80
671 #define ASC_EEP_CMD_WRITE         0x40
672 #define ASC_EEP_CMD_WRITE_ABLE    0x30
673 #define ASC_EEP_CMD_WRITE_DISABLE 0x00
674 #define ASCV_MSGOUT_BEG         0x0000
675 #define ASCV_MSGOUT_SDTR_PERIOD (ASCV_MSGOUT_BEG+3)
676 #define ASCV_MSGOUT_SDTR_OFFSET (ASCV_MSGOUT_BEG+4)
677 #define ASCV_BREAK_SAVED_CODE   (ushort)0x0006
678 #define ASCV_MSGIN_BEG          (ASCV_MSGOUT_BEG+8)
679 #define ASCV_MSGIN_SDTR_PERIOD  (ASCV_MSGIN_BEG+3)
680 #define ASCV_MSGIN_SDTR_OFFSET  (ASCV_MSGIN_BEG+4)
681 #define ASCV_SDTR_DATA_BEG      (ASCV_MSGIN_BEG+8)
682 #define ASCV_SDTR_DONE_BEG      (ASCV_SDTR_DATA_BEG+8)
683 #define ASCV_MAX_DVC_QNG_BEG    (ushort)0x0020
684 #define ASCV_BREAK_ADDR           (ushort)0x0028
685 #define ASCV_BREAK_NOTIFY_COUNT   (ushort)0x002A
686 #define ASCV_BREAK_CONTROL        (ushort)0x002C
687 #define ASCV_BREAK_HIT_COUNT      (ushort)0x002E
688
689 #define ASCV_ASCDVC_ERR_CODE_W  (ushort)0x0030
690 #define ASCV_MCODE_CHKSUM_W   (ushort)0x0032
691 #define ASCV_MCODE_SIZE_W     (ushort)0x0034
692 #define ASCV_STOP_CODE_B      (ushort)0x0036
693 #define ASCV_DVC_ERR_CODE_B   (ushort)0x0037
694 #define ASCV_OVERRUN_PADDR_D  (ushort)0x0038
695 #define ASCV_OVERRUN_BSIZE_D  (ushort)0x003C
696 #define ASCV_HALTCODE_W       (ushort)0x0040
697 #define ASCV_CHKSUM_W         (ushort)0x0042
698 #define ASCV_MC_DATE_W        (ushort)0x0044
699 #define ASCV_MC_VER_W         (ushort)0x0046
700 #define ASCV_NEXTRDY_B        (ushort)0x0048
701 #define ASCV_DONENEXT_B       (ushort)0x0049
702 #define ASCV_USE_TAGGED_QNG_B (ushort)0x004A
703 #define ASCV_SCSIBUSY_B       (ushort)0x004B
704 #define ASCV_Q_DONE_IN_PROGRESS_B  (ushort)0x004C
705 #define ASCV_CURCDB_B         (ushort)0x004D
706 #define ASCV_RCLUN_B          (ushort)0x004E
707 #define ASCV_BUSY_QHEAD_B     (ushort)0x004F
708 #define ASCV_DISC1_QHEAD_B    (ushort)0x0050
709 #define ASCV_DISC_ENABLE_B    (ushort)0x0052
710 #define ASCV_CAN_TAGGED_QNG_B (ushort)0x0053
711 #define ASCV_HOSTSCSI_ID_B    (ushort)0x0055
712 #define ASCV_MCODE_CNTL_B     (ushort)0x0056
713 #define ASCV_NULL_TARGET_B    (ushort)0x0057
714 #define ASCV_FREE_Q_HEAD_W    (ushort)0x0058
715 #define ASCV_DONE_Q_TAIL_W    (ushort)0x005A
716 #define ASCV_FREE_Q_HEAD_B    (ushort)(ASCV_FREE_Q_HEAD_W+1)
717 #define ASCV_DONE_Q_TAIL_B    (ushort)(ASCV_DONE_Q_TAIL_W+1)
718 #define ASCV_HOST_FLAG_B      (ushort)0x005D
719 #define ASCV_TOTAL_READY_Q_B  (ushort)0x0064
720 #define ASCV_VER_SERIAL_B     (ushort)0x0065
721 #define ASCV_HALTCODE_SAVED_W (ushort)0x0066
722 #define ASCV_WTM_FLAG_B       (ushort)0x0068
723 #define ASCV_RISC_FLAG_B      (ushort)0x006A
724 #define ASCV_REQ_SG_LIST_QP   (ushort)0x006B
725 #define ASC_HOST_FLAG_IN_ISR        0x01
726 #define ASC_HOST_FLAG_ACK_INT       0x02
727 #define ASC_RISC_FLAG_GEN_INT      0x01
728 #define ASC_RISC_FLAG_REQ_SG_LIST  0x02
729 #define IOP_CTRL         (0x0F)
730 #define IOP_STATUS       (0x0E)
731 #define IOP_INT_ACK      IOP_STATUS
732 #define IOP_REG_IFC      (0x0D)
733 #define IOP_SYN_OFFSET    (0x0B)
734 #define IOP_EXTRA_CONTROL (0x0D)
735 #define IOP_REG_PC        (0x0C)
736 #define IOP_RAM_ADDR      (0x0A)
737 #define IOP_RAM_DATA      (0x08)
738 #define IOP_EEP_DATA      (0x06)
739 #define IOP_EEP_CMD       (0x07)
740 #define IOP_VERSION       (0x03)
741 #define IOP_CONFIG_HIGH   (0x04)
742 #define IOP_CONFIG_LOW    (0x02)
743 #define IOP_SIG_BYTE      (0x01)
744 #define IOP_SIG_WORD      (0x00)
745 #define IOP_REG_DC1      (0x0E)
746 #define IOP_REG_DC0      (0x0C)
747 #define IOP_REG_SB       (0x0B)
748 #define IOP_REG_DA1      (0x0A)
749 #define IOP_REG_DA0      (0x08)
750 #define IOP_REG_SC       (0x09)
751 #define IOP_DMA_SPEED    (0x07)
752 #define IOP_REG_FLAG     (0x07)
753 #define IOP_FIFO_H       (0x06)
754 #define IOP_FIFO_L       (0x04)
755 #define IOP_REG_ID       (0x05)
756 #define IOP_REG_QP       (0x03)
757 #define IOP_REG_IH       (0x02)
758 #define IOP_REG_IX       (0x01)
759 #define IOP_REG_AX       (0x00)
760 #define IFC_REG_LOCK      (0x00)
761 #define IFC_REG_UNLOCK    (0x09)
762 #define IFC_WR_EN_FILTER  (0x10)
763 #define IFC_RD_NO_EEPROM  (0x10)
764 #define IFC_SLEW_RATE     (0x20)
765 #define IFC_ACT_NEG       (0x40)
766 #define IFC_INP_FILTER    (0x80)
767 #define IFC_INIT_DEFAULT  (IFC_ACT_NEG | IFC_REG_UNLOCK)
768 #define SC_SEL   (uchar)(0x80)
769 #define SC_BSY   (uchar)(0x40)
770 #define SC_ACK   (uchar)(0x20)
771 #define SC_REQ   (uchar)(0x10)
772 #define SC_ATN   (uchar)(0x08)
773 #define SC_IO    (uchar)(0x04)
774 #define SC_CD    (uchar)(0x02)
775 #define SC_MSG   (uchar)(0x01)
776 #define SEC_SCSI_CTL         (uchar)(0x80)
777 #define SEC_ACTIVE_NEGATE    (uchar)(0x40)
778 #define SEC_SLEW_RATE        (uchar)(0x20)
779 #define SEC_ENABLE_FILTER    (uchar)(0x10)
780 #define ASC_HALT_EXTMSG_IN     (ushort)0x8000
781 #define ASC_HALT_CHK_CONDITION (ushort)0x8100
782 #define ASC_HALT_SS_QUEUE_FULL (ushort)0x8200
783 #define ASC_HALT_DISABLE_ASYN_USE_SYN_FIX  (ushort)0x8300
784 #define ASC_HALT_ENABLE_ASYN_USE_SYN_FIX   (ushort)0x8400
785 #define ASC_HALT_SDTR_REJECTED (ushort)0x4000
786 #define ASC_HALT_HOST_COPY_SG_LIST_TO_RISC ( ushort )0x2000
787 #define ASC_MAX_QNO        0xF8
788 #define ASC_DATA_SEC_BEG   (ushort)0x0080
789 #define ASC_DATA_SEC_END   (ushort)0x0080
790 #define ASC_CODE_SEC_BEG   (ushort)0x0080
791 #define ASC_CODE_SEC_END   (ushort)0x0080
792 #define ASC_QADR_BEG       (0x4000)
793 #define ASC_QADR_USED      (ushort)(ASC_MAX_QNO * 64)
794 #define ASC_QADR_END       (ushort)0x7FFF
795 #define ASC_QLAST_ADR      (ushort)0x7FC0
796 #define ASC_QBLK_SIZE      0x40
797 #define ASC_BIOS_DATA_QBEG 0xF8
798 #define ASC_MIN_ACTIVE_QNO 0x01
799 #define ASC_QLINK_END      0xFF
800 #define ASC_EEPROM_WORDS   0x10
801 #define ASC_MAX_MGS_LEN    0x10
802 #define ASC_BIOS_ADDR_DEF  0xDC00
803 #define ASC_BIOS_SIZE      0x3800
804 #define ASC_BIOS_RAM_OFF   0x3800
805 #define ASC_BIOS_RAM_SIZE  0x800
806 #define ASC_BIOS_MIN_ADDR  0xC000
807 #define ASC_BIOS_MAX_ADDR  0xEC00
808 #define ASC_BIOS_BANK_SIZE 0x0400
809 #define ASC_MCODE_START_ADDR  0x0080
810 #define ASC_CFG0_HOST_INT_ON    0x0020
811 #define ASC_CFG0_BIOS_ON        0x0040
812 #define ASC_CFG0_VERA_BURST_ON  0x0080
813 #define ASC_CFG0_SCSI_PARITY_ON 0x0800
814 #define ASC_CFG1_SCSI_TARGET_ON 0x0080
815 #define ASC_CFG1_LRAM_8BITS_ON  0x0800
816 #define ASC_CFG_MSW_CLR_MASK    0x3080
817 #define CSW_TEST1             (ASC_CS_TYPE)0x8000
818 #define CSW_AUTO_CONFIG       (ASC_CS_TYPE)0x4000
819 #define CSW_RESERVED1         (ASC_CS_TYPE)0x2000
820 #define CSW_IRQ_WRITTEN       (ASC_CS_TYPE)0x1000
821 #define CSW_33MHZ_SELECTED    (ASC_CS_TYPE)0x0800
822 #define CSW_TEST2             (ASC_CS_TYPE)0x0400
823 #define CSW_TEST3             (ASC_CS_TYPE)0x0200
824 #define CSW_RESERVED2         (ASC_CS_TYPE)0x0100
825 #define CSW_DMA_DONE          (ASC_CS_TYPE)0x0080
826 #define CSW_FIFO_RDY          (ASC_CS_TYPE)0x0040
827 #define CSW_EEP_READ_DONE     (ASC_CS_TYPE)0x0020
828 #define CSW_HALTED            (ASC_CS_TYPE)0x0010
829 #define CSW_SCSI_RESET_ACTIVE (ASC_CS_TYPE)0x0008
830 #define CSW_PARITY_ERR        (ASC_CS_TYPE)0x0004
831 #define CSW_SCSI_RESET_LATCH  (ASC_CS_TYPE)0x0002
832 #define CSW_INT_PENDING       (ASC_CS_TYPE)0x0001
833 #define CIW_CLR_SCSI_RESET_INT (ASC_CS_TYPE)0x1000
834 #define CIW_INT_ACK      (ASC_CS_TYPE)0x0100
835 #define CIW_TEST1        (ASC_CS_TYPE)0x0200
836 #define CIW_TEST2        (ASC_CS_TYPE)0x0400
837 #define CIW_SEL_33MHZ    (ASC_CS_TYPE)0x0800
838 #define CIW_IRQ_ACT      (ASC_CS_TYPE)0x1000
839 #define CC_CHIP_RESET   (uchar)0x80
840 #define CC_SCSI_RESET   (uchar)0x40
841 #define CC_HALT         (uchar)0x20
842 #define CC_SINGLE_STEP  (uchar)0x10
843 #define CC_DMA_ABLE     (uchar)0x08
844 #define CC_TEST         (uchar)0x04
845 #define CC_BANK_ONE     (uchar)0x02
846 #define CC_DIAG         (uchar)0x01
847 #define ASC_1000_ID0W      0x04C1
848 #define ASC_1000_ID0W_FIX  0x00C1
849 #define ASC_1000_ID1B      0x25
850 #define ASC_EISA_REV_IOP_MASK  (0x0C83)
851 #define ASC_EISA_CFG_IOP_MASK  (0x0C86)
852 #define ASC_GET_EISA_SLOT(iop)  (PortAddr)((iop) & 0xF000)
853 #define INS_HALTINT        (ushort)0x6281
854 #define INS_HALT           (ushort)0x6280
855 #define INS_SINT           (ushort)0x6200
856 #define INS_RFLAG_WTM      (ushort)0x7380
857 #define ASC_MC_SAVE_CODE_WSIZE  0x500
858 #define ASC_MC_SAVE_DATA_WSIZE  0x40
859
860 typedef struct asc_mc_saved {
861         ushort data[ASC_MC_SAVE_DATA_WSIZE];
862         ushort code[ASC_MC_SAVE_CODE_WSIZE];
863 } ASC_MC_SAVED;
864
865 #define AscGetQDoneInProgress(port)         AscReadLramByte((port), ASCV_Q_DONE_IN_PROGRESS_B)
866 #define AscPutQDoneInProgress(port, val)    AscWriteLramByte((port), ASCV_Q_DONE_IN_PROGRESS_B, val)
867 #define AscGetVarFreeQHead(port)            AscReadLramWord((port), ASCV_FREE_Q_HEAD_W)
868 #define AscGetVarDoneQTail(port)            AscReadLramWord((port), ASCV_DONE_Q_TAIL_W)
869 #define AscPutVarFreeQHead(port, val)       AscWriteLramWord((port), ASCV_FREE_Q_HEAD_W, val)
870 #define AscPutVarDoneQTail(port, val)       AscWriteLramWord((port), ASCV_DONE_Q_TAIL_W, val)
871 #define AscGetRiscVarFreeQHead(port)        AscReadLramByte((port), ASCV_NEXTRDY_B)
872 #define AscGetRiscVarDoneQTail(port)        AscReadLramByte((port), ASCV_DONENEXT_B)
873 #define AscPutRiscVarFreeQHead(port, val)   AscWriteLramByte((port), ASCV_NEXTRDY_B, val)
874 #define AscPutRiscVarDoneQTail(port, val)   AscWriteLramByte((port), ASCV_DONENEXT_B, val)
875 #define AscPutMCodeSDTRDoneAtID(port, id, data)  AscWriteLramByte((port), (ushort)((ushort)ASCV_SDTR_DONE_BEG+(ushort)id), (data))
876 #define AscGetMCodeSDTRDoneAtID(port, id)        AscReadLramByte((port), (ushort)((ushort)ASCV_SDTR_DONE_BEG+(ushort)id))
877 #define AscPutMCodeInitSDTRAtID(port, id, data)  AscWriteLramByte((port), (ushort)((ushort)ASCV_SDTR_DATA_BEG+(ushort)id), data)
878 #define AscGetMCodeInitSDTRAtID(port, id)        AscReadLramByte((port), (ushort)((ushort)ASCV_SDTR_DATA_BEG+(ushort)id))
879 #define AscGetChipSignatureByte(port)     (uchar)inp((port)+IOP_SIG_BYTE)
880 #define AscGetChipSignatureWord(port)     (ushort)inpw((port)+IOP_SIG_WORD)
881 #define AscGetChipVerNo(port)             (uchar)inp((port)+IOP_VERSION)
882 #define AscGetChipCfgLsw(port)            (ushort)inpw((port)+IOP_CONFIG_LOW)
883 #define AscGetChipCfgMsw(port)            (ushort)inpw((port)+IOP_CONFIG_HIGH)
884 #define AscSetChipCfgLsw(port, data)      outpw((port)+IOP_CONFIG_LOW, data)
885 #define AscSetChipCfgMsw(port, data)      outpw((port)+IOP_CONFIG_HIGH, data)
886 #define AscGetChipEEPCmd(port)            (uchar)inp((port)+IOP_EEP_CMD)
887 #define AscSetChipEEPCmd(port, data)      outp((port)+IOP_EEP_CMD, data)
888 #define AscGetChipEEPData(port)           (ushort)inpw((port)+IOP_EEP_DATA)
889 #define AscSetChipEEPData(port, data)     outpw((port)+IOP_EEP_DATA, data)
890 #define AscGetChipLramAddr(port)          (ushort)inpw((PortAddr)((port)+IOP_RAM_ADDR))
891 #define AscSetChipLramAddr(port, addr)    outpw((PortAddr)((port)+IOP_RAM_ADDR), addr)
892 #define AscGetChipLramData(port)          (ushort)inpw((port)+IOP_RAM_DATA)
893 #define AscSetChipLramData(port, data)    outpw((port)+IOP_RAM_DATA, data)
894 #define AscGetChipIFC(port)               (uchar)inp((port)+IOP_REG_IFC)
895 #define AscSetChipIFC(port, data)          outp((port)+IOP_REG_IFC, data)
896 #define AscGetChipStatus(port)            (ASC_CS_TYPE)inpw((port)+IOP_STATUS)
897 #define AscSetChipStatus(port, cs_val)    outpw((port)+IOP_STATUS, cs_val)
898 #define AscGetChipControl(port)           (uchar)inp((port)+IOP_CTRL)
899 #define AscSetChipControl(port, cc_val)   outp((port)+IOP_CTRL, cc_val)
900 #define AscGetChipSyn(port)               (uchar)inp((port)+IOP_SYN_OFFSET)
901 #define AscSetChipSyn(port, data)         outp((port)+IOP_SYN_OFFSET, data)
902 #define AscSetPCAddr(port, data)          outpw((port)+IOP_REG_PC, data)
903 #define AscGetPCAddr(port)                (ushort)inpw((port)+IOP_REG_PC)
904 #define AscIsIntPending(port)             (AscGetChipStatus(port) & (CSW_INT_PENDING | CSW_SCSI_RESET_LATCH))
905 #define AscGetChipScsiID(port)            ((AscGetChipCfgLsw(port) >> 8) & ASC_MAX_TID)
906 #define AscGetExtraControl(port)          (uchar)inp((port)+IOP_EXTRA_CONTROL)
907 #define AscSetExtraControl(port, data)    outp((port)+IOP_EXTRA_CONTROL, data)
908 #define AscReadChipAX(port)               (ushort)inpw((port)+IOP_REG_AX)
909 #define AscWriteChipAX(port, data)        outpw((port)+IOP_REG_AX, data)
910 #define AscReadChipIX(port)               (uchar)inp((port)+IOP_REG_IX)
911 #define AscWriteChipIX(port, data)        outp((port)+IOP_REG_IX, data)
912 #define AscReadChipIH(port)               (ushort)inpw((port)+IOP_REG_IH)
913 #define AscWriteChipIH(port, data)        outpw((port)+IOP_REG_IH, data)
914 #define AscReadChipQP(port)               (uchar)inp((port)+IOP_REG_QP)
915 #define AscWriteChipQP(port, data)        outp((port)+IOP_REG_QP, data)
916 #define AscReadChipFIFO_L(port)           (ushort)inpw((port)+IOP_REG_FIFO_L)
917 #define AscWriteChipFIFO_L(port, data)    outpw((port)+IOP_REG_FIFO_L, data)
918 #define AscReadChipFIFO_H(port)           (ushort)inpw((port)+IOP_REG_FIFO_H)
919 #define AscWriteChipFIFO_H(port, data)    outpw((port)+IOP_REG_FIFO_H, data)
920 #define AscReadChipDmaSpeed(port)         (uchar)inp((port)+IOP_DMA_SPEED)
921 #define AscWriteChipDmaSpeed(port, data)  outp((port)+IOP_DMA_SPEED, data)
922 #define AscReadChipDA0(port)              (ushort)inpw((port)+IOP_REG_DA0)
923 #define AscWriteChipDA0(port)             outpw((port)+IOP_REG_DA0, data)
924 #define AscReadChipDA1(port)              (ushort)inpw((port)+IOP_REG_DA1)
925 #define AscWriteChipDA1(port)             outpw((port)+IOP_REG_DA1, data)
926 #define AscReadChipDC0(port)              (ushort)inpw((port)+IOP_REG_DC0)
927 #define AscWriteChipDC0(port)             outpw((port)+IOP_REG_DC0, data)
928 #define AscReadChipDC1(port)              (ushort)inpw((port)+IOP_REG_DC1)
929 #define AscWriteChipDC1(port)             outpw((port)+IOP_REG_DC1, data)
930 #define AscReadChipDvcID(port)            (uchar)inp((port)+IOP_REG_ID)
931 #define AscWriteChipDvcID(port, data)     outp((port)+IOP_REG_ID, data)
932
933 /*
934  * Portable Data Types
935  *
936  * Any instance where a 32-bit long or pointer type is assumed
937  * for precision or HW defined structures, the following define
938  * types must be used. In Linux the char, short, and int types
939  * are all consistent at 8, 16, and 32 bits respectively. Pointers
940  * and long types are 64 bits on Alpha and UltraSPARC.
941  */
942 #define ADV_PADDR __u32         /* Physical address data type. */
943 #define ADV_VADDR __u32         /* Virtual address data type. */
944 #define ADV_DCNT  __u32         /* Unsigned Data count type. */
945 #define ADV_SDCNT __s32         /* Signed Data count type. */
946
947 /*
948  * These macros are used to convert a virtual address to a
949  * 32-bit value. This currently can be used on Linux Alpha
950  * which uses 64-bit virtual address but a 32-bit bus address.
951  * This is likely to break in the future, but doing this now
952  * will give us time to change the HW and FW to handle 64-bit
953  * addresses.
954  */
955 #define ADV_VADDR_TO_U32   virt_to_bus
956 #define ADV_U32_TO_VADDR   bus_to_virt
957
958 #define AdvPortAddr  void __iomem *     /* Virtual memory address size */
959
960 /*
961  * Define Adv Library required memory access macros.
962  */
963 #define ADV_MEM_READB(addr) readb(addr)
964 #define ADV_MEM_READW(addr) readw(addr)
965 #define ADV_MEM_WRITEB(addr, byte) writeb(byte, addr)
966 #define ADV_MEM_WRITEW(addr, word) writew(word, addr)
967 #define ADV_MEM_WRITEDW(addr, dword) writel(dword, addr)
968
969 #define ADV_CARRIER_COUNT (ASC_DEF_MAX_HOST_QNG + 15)
970
971 /*
972  * Define total number of simultaneous maximum element scatter-gather
973  * request blocks per wide adapter. ASC_DEF_MAX_HOST_QNG (253) is the
974  * maximum number of outstanding commands per wide host adapter. Each
975  * command uses one or more ADV_SG_BLOCK each with 15 scatter-gather
976  * elements. Allow each command to have at least one ADV_SG_BLOCK structure.
977  * This allows about 15 commands to have the maximum 17 ADV_SG_BLOCK
978  * structures or 255 scatter-gather elements.
979  */
980 #define ADV_TOT_SG_BLOCK        ASC_DEF_MAX_HOST_QNG
981
982 /*
983  * Define maximum number of scatter-gather elements per request.
984  */
985 #define ADV_MAX_SG_LIST         255
986 #define NO_OF_SG_PER_BLOCK              15
987
988 #define ADV_EEP_DVC_CFG_BEGIN           (0x00)
989 #define ADV_EEP_DVC_CFG_END             (0x15)
990 #define ADV_EEP_DVC_CTL_BEGIN           (0x16)  /* location of OEM name */
991 #define ADV_EEP_MAX_WORD_ADDR           (0x1E)
992
993 #define ADV_EEP_DELAY_MS                100
994
995 #define ADV_EEPROM_BIG_ENDIAN          0x8000   /* EEPROM Bit 15 */
996 #define ADV_EEPROM_BIOS_ENABLE         0x4000   /* EEPROM Bit 14 */
997 /*
998  * For the ASC3550 Bit 13 is Termination Polarity control bit.
999  * For later ICs Bit 13 controls whether the CIS (Card Information
1000  * Service Section) is loaded from EEPROM.
1001  */
1002 #define ADV_EEPROM_TERM_POL            0x2000   /* EEPROM Bit 13 */
1003 #define ADV_EEPROM_CIS_LD              0x2000   /* EEPROM Bit 13 */
1004 /*
1005  * ASC38C1600 Bit 11
1006  *
1007  * If EEPROM Bit 11 is 0 for Function 0, then Function 0 will specify
1008  * INT A in the PCI Configuration Space Int Pin field. If it is 1, then
1009  * Function 0 will specify INT B.
1010  *
1011  * If EEPROM Bit 11 is 0 for Function 1, then Function 1 will specify
1012  * INT B in the PCI Configuration Space Int Pin field. If it is 1, then
1013  * Function 1 will specify INT A.
1014  */
1015 #define ADV_EEPROM_INTAB               0x0800   /* EEPROM Bit 11 */
1016
1017 typedef struct adveep_3550_config {
1018         /* Word Offset, Description */
1019
1020         ushort cfg_lsw;         /* 00 power up initialization */
1021         /*  bit 13 set - Term Polarity Control */
1022         /*  bit 14 set - BIOS Enable */
1023         /*  bit 15 set - Big Endian Mode */
1024         ushort cfg_msw;         /* 01 unused      */
1025         ushort disc_enable;     /* 02 disconnect enable */
1026         ushort wdtr_able;       /* 03 Wide DTR able */
1027         ushort sdtr_able;       /* 04 Synchronous DTR able */
1028         ushort start_motor;     /* 05 send start up motor */
1029         ushort tagqng_able;     /* 06 tag queuing able */
1030         ushort bios_scan;       /* 07 BIOS device control */
1031         ushort scam_tolerant;   /* 08 no scam */
1032
1033         uchar adapter_scsi_id;  /* 09 Host Adapter ID */
1034         uchar bios_boot_delay;  /*    power up wait */
1035
1036         uchar scsi_reset_delay; /* 10 reset delay */
1037         uchar bios_id_lun;      /*    first boot device scsi id & lun */
1038         /*    high nibble is lun */
1039         /*    low nibble is scsi id */
1040
1041         uchar termination;      /* 11 0 - automatic */
1042         /*    1 - low off / high off */
1043         /*    2 - low off / high on */
1044         /*    3 - low on  / high on */
1045         /*    There is no low on  / high off */
1046
1047         uchar reserved1;        /*    reserved byte (not used) */
1048
1049         ushort bios_ctrl;       /* 12 BIOS control bits */
1050         /*  bit 0  BIOS don't act as initiator. */
1051         /*  bit 1  BIOS > 1 GB support */
1052         /*  bit 2  BIOS > 2 Disk Support */
1053         /*  bit 3  BIOS don't support removables */
1054         /*  bit 4  BIOS support bootable CD */
1055         /*  bit 5  BIOS scan enabled */
1056         /*  bit 6  BIOS support multiple LUNs */
1057         /*  bit 7  BIOS display of message */
1058         /*  bit 8  SCAM disabled */
1059         /*  bit 9  Reset SCSI bus during init. */
1060         /*  bit 10 */
1061         /*  bit 11 No verbose initialization. */
1062         /*  bit 12 SCSI parity enabled */
1063         /*  bit 13 */
1064         /*  bit 14 */
1065         /*  bit 15 */
1066         ushort ultra_able;      /* 13 ULTRA speed able */
1067         ushort reserved2;       /* 14 reserved */
1068         uchar max_host_qng;     /* 15 maximum host queuing */
1069         uchar max_dvc_qng;      /*    maximum per device queuing */
1070         ushort dvc_cntl;        /* 16 control bit for driver */
1071         ushort bug_fix;         /* 17 control bit for bug fix */
1072         ushort serial_number_word1;     /* 18 Board serial number word 1 */
1073         ushort serial_number_word2;     /* 19 Board serial number word 2 */
1074         ushort serial_number_word3;     /* 20 Board serial number word 3 */
1075         ushort check_sum;       /* 21 EEP check sum */
1076         uchar oem_name[16];     /* 22 OEM name */
1077         ushort dvc_err_code;    /* 30 last device driver error code */
1078         ushort adv_err_code;    /* 31 last uc and Adv Lib error code */
1079         ushort adv_err_addr;    /* 32 last uc error address */
1080         ushort saved_dvc_err_code;      /* 33 saved last dev. driver error code   */
1081         ushort saved_adv_err_code;      /* 34 saved last uc and Adv Lib error code */
1082         ushort saved_adv_err_addr;      /* 35 saved last uc error address         */
1083         ushort num_of_err;      /* 36 number of error */
1084 } ADVEEP_3550_CONFIG;
1085
1086 typedef struct adveep_38C0800_config {
1087         /* Word Offset, Description */
1088
1089         ushort cfg_lsw;         /* 00 power up initialization */
1090         /*  bit 13 set - Load CIS */
1091         /*  bit 14 set - BIOS Enable */
1092         /*  bit 15 set - Big Endian Mode */
1093         ushort cfg_msw;         /* 01 unused      */
1094         ushort disc_enable;     /* 02 disconnect enable */
1095         ushort wdtr_able;       /* 03 Wide DTR able */
1096         ushort sdtr_speed1;     /* 04 SDTR Speed TID 0-3 */
1097         ushort start_motor;     /* 05 send start up motor */
1098         ushort tagqng_able;     /* 06 tag queuing able */
1099         ushort bios_scan;       /* 07 BIOS device control */
1100         ushort scam_tolerant;   /* 08 no scam */
1101
1102         uchar adapter_scsi_id;  /* 09 Host Adapter ID */
1103         uchar bios_boot_delay;  /*    power up wait */
1104
1105         uchar scsi_reset_delay; /* 10 reset delay */
1106         uchar bios_id_lun;      /*    first boot device scsi id & lun */
1107         /*    high nibble is lun */
1108         /*    low nibble is scsi id */
1109
1110         uchar termination_se;   /* 11 0 - automatic */
1111         /*    1 - low off / high off */
1112         /*    2 - low off / high on */
1113         /*    3 - low on  / high on */
1114         /*    There is no low on  / high off */
1115
1116         uchar termination_lvd;  /* 11 0 - automatic */
1117         /*    1 - low off / high off */
1118         /*    2 - low off / high on */
1119         /*    3 - low on  / high on */
1120         /*    There is no low on  / high off */
1121
1122         ushort bios_ctrl;       /* 12 BIOS control bits */
1123         /*  bit 0  BIOS don't act as initiator. */
1124         /*  bit 1  BIOS > 1 GB support */
1125         /*  bit 2  BIOS > 2 Disk Support */
1126         /*  bit 3  BIOS don't support removables */
1127         /*  bit 4  BIOS support bootable CD */
1128         /*  bit 5  BIOS scan enabled */
1129         /*  bit 6  BIOS support multiple LUNs */
1130         /*  bit 7  BIOS display of message */
1131         /*  bit 8  SCAM disabled */
1132         /*  bit 9  Reset SCSI bus during init. */
1133         /*  bit 10 */
1134         /*  bit 11 No verbose initialization. */
1135         /*  bit 12 SCSI parity enabled */
1136         /*  bit 13 */
1137         /*  bit 14 */
1138         /*  bit 15 */
1139         ushort sdtr_speed2;     /* 13 SDTR speed TID 4-7 */
1140         ushort sdtr_speed3;     /* 14 SDTR speed TID 8-11 */
1141         uchar max_host_qng;     /* 15 maximum host queueing */
1142         uchar max_dvc_qng;      /*    maximum per device queuing */
1143         ushort dvc_cntl;        /* 16 control bit for driver */
1144         ushort sdtr_speed4;     /* 17 SDTR speed 4 TID 12-15 */
1145         ushort serial_number_word1;     /* 18 Board serial number word 1 */
1146         ushort serial_number_word2;     /* 19 Board serial number word 2 */
1147         ushort serial_number_word3;     /* 20 Board serial number word 3 */
1148         ushort check_sum;       /* 21 EEP check sum */
1149         uchar oem_name[16];     /* 22 OEM name */
1150         ushort dvc_err_code;    /* 30 last device driver error code */
1151         ushort adv_err_code;    /* 31 last uc and Adv Lib error code */
1152         ushort adv_err_addr;    /* 32 last uc error address */
1153         ushort saved_dvc_err_code;      /* 33 saved last dev. driver error code   */
1154         ushort saved_adv_err_code;      /* 34 saved last uc and Adv Lib error code */
1155         ushort saved_adv_err_addr;      /* 35 saved last uc error address         */
1156         ushort reserved36;      /* 36 reserved */
1157         ushort reserved37;      /* 37 reserved */
1158         ushort reserved38;      /* 38 reserved */
1159         ushort reserved39;      /* 39 reserved */
1160         ushort reserved40;      /* 40 reserved */
1161         ushort reserved41;      /* 41 reserved */
1162         ushort reserved42;      /* 42 reserved */
1163         ushort reserved43;      /* 43 reserved */
1164         ushort reserved44;      /* 44 reserved */
1165         ushort reserved45;      /* 45 reserved */
1166         ushort reserved46;      /* 46 reserved */
1167         ushort reserved47;      /* 47 reserved */
1168         ushort reserved48;      /* 48 reserved */
1169         ushort reserved49;      /* 49 reserved */
1170         ushort reserved50;      /* 50 reserved */
1171         ushort reserved51;      /* 51 reserved */
1172         ushort reserved52;      /* 52 reserved */
1173         ushort reserved53;      /* 53 reserved */
1174         ushort reserved54;      /* 54 reserved */
1175         ushort reserved55;      /* 55 reserved */
1176         ushort cisptr_lsw;      /* 56 CIS PTR LSW */
1177         ushort cisprt_msw;      /* 57 CIS PTR MSW */
1178         ushort subsysvid;       /* 58 SubSystem Vendor ID */
1179         ushort subsysid;        /* 59 SubSystem ID */
1180         ushort reserved60;      /* 60 reserved */
1181         ushort reserved61;      /* 61 reserved */
1182         ushort reserved62;      /* 62 reserved */
1183         ushort reserved63;      /* 63 reserved */
1184 } ADVEEP_38C0800_CONFIG;
1185
1186 typedef struct adveep_38C1600_config {
1187         /* Word Offset, Description */
1188
1189         ushort cfg_lsw;         /* 00 power up initialization */
1190         /*  bit 11 set - Func. 0 INTB, Func. 1 INTA */
1191         /*       clear - Func. 0 INTA, Func. 1 INTB */
1192         /*  bit 13 set - Load CIS */
1193         /*  bit 14 set - BIOS Enable */
1194         /*  bit 15 set - Big Endian Mode */
1195         ushort cfg_msw;         /* 01 unused */
1196         ushort disc_enable;     /* 02 disconnect enable */
1197         ushort wdtr_able;       /* 03 Wide DTR able */
1198         ushort sdtr_speed1;     /* 04 SDTR Speed TID 0-3 */
1199         ushort start_motor;     /* 05 send start up motor */
1200         ushort tagqng_able;     /* 06 tag queuing able */
1201         ushort bios_scan;       /* 07 BIOS device control */
1202         ushort scam_tolerant;   /* 08 no scam */
1203
1204         uchar adapter_scsi_id;  /* 09 Host Adapter ID */
1205         uchar bios_boot_delay;  /*    power up wait */
1206
1207         uchar scsi_reset_delay; /* 10 reset delay */
1208         uchar bios_id_lun;      /*    first boot device scsi id & lun */
1209         /*    high nibble is lun */
1210         /*    low nibble is scsi id */
1211
1212         uchar termination_se;   /* 11 0 - automatic */
1213         /*    1 - low off / high off */
1214         /*    2 - low off / high on */
1215         /*    3 - low on  / high on */
1216         /*    There is no low on  / high off */
1217
1218         uchar termination_lvd;  /* 11 0 - automatic */
1219         /*    1 - low off / high off */
1220         /*    2 - low off / high on */
1221         /*    3 - low on  / high on */
1222         /*    There is no low on  / high off */
1223
1224         ushort bios_ctrl;       /* 12 BIOS control bits */
1225         /*  bit 0  BIOS don't act as initiator. */
1226         /*  bit 1  BIOS > 1 GB support */
1227         /*  bit 2  BIOS > 2 Disk Support */
1228         /*  bit 3  BIOS don't support removables */
1229         /*  bit 4  BIOS support bootable CD */
1230         /*  bit 5  BIOS scan enabled */
1231         /*  bit 6  BIOS support multiple LUNs */
1232         /*  bit 7  BIOS display of message */
1233         /*  bit 8  SCAM disabled */
1234         /*  bit 9  Reset SCSI bus during init. */
1235         /*  bit 10 Basic Integrity Checking disabled */
1236         /*  bit 11 No verbose initialization. */
1237         /*  bit 12 SCSI parity enabled */
1238         /*  bit 13 AIPP (Asyn. Info. Ph. Prot.) dis. */
1239         /*  bit 14 */
1240         /*  bit 15 */
1241         ushort sdtr_speed2;     /* 13 SDTR speed TID 4-7 */
1242         ushort sdtr_speed3;     /* 14 SDTR speed TID 8-11 */
1243         uchar max_host_qng;     /* 15 maximum host queueing */
1244         uchar max_dvc_qng;      /*    maximum per device queuing */
1245         ushort dvc_cntl;        /* 16 control bit for driver */
1246         ushort sdtr_speed4;     /* 17 SDTR speed 4 TID 12-15 */
1247         ushort serial_number_word1;     /* 18 Board serial number word 1 */
1248         ushort serial_number_word2;     /* 19 Board serial number word 2 */
1249         ushort serial_number_word3;     /* 20 Board serial number word 3 */
1250         ushort check_sum;       /* 21 EEP check sum */
1251         uchar oem_name[16];     /* 22 OEM name */
1252         ushort dvc_err_code;    /* 30 last device driver error code */
1253         ushort adv_err_code;    /* 31 last uc and Adv Lib error code */
1254         ushort adv_err_addr;    /* 32 last uc error address */
1255         ushort saved_dvc_err_code;      /* 33 saved last dev. driver error code   */
1256         ushort saved_adv_err_code;      /* 34 saved last uc and Adv Lib error code */
1257         ushort saved_adv_err_addr;      /* 35 saved last uc error address         */
1258         ushort reserved36;      /* 36 reserved */
1259         ushort reserved37;      /* 37 reserved */
1260         ushort reserved38;      /* 38 reserved */
1261         ushort reserved39;      /* 39 reserved */
1262         ushort reserved40;      /* 40 reserved */
1263         ushort reserved41;      /* 41 reserved */
1264         ushort reserved42;      /* 42 reserved */
1265         ushort reserved43;      /* 43 reserved */
1266         ushort reserved44;      /* 44 reserved */
1267         ushort reserved45;      /* 45 reserved */
1268         ushort reserved46;      /* 46 reserved */
1269         ushort reserved47;      /* 47 reserved */
1270         ushort reserved48;      /* 48 reserved */
1271         ushort reserved49;      /* 49 reserved */
1272         ushort reserved50;      /* 50 reserved */
1273         ushort reserved51;      /* 51 reserved */
1274         ushort reserved52;      /* 52 reserved */
1275         ushort reserved53;      /* 53 reserved */
1276         ushort reserved54;      /* 54 reserved */
1277         ushort reserved55;      /* 55 reserved */
1278         ushort cisptr_lsw;      /* 56 CIS PTR LSW */
1279         ushort cisprt_msw;      /* 57 CIS PTR MSW */
1280         ushort subsysvid;       /* 58 SubSystem Vendor ID */
1281         ushort subsysid;        /* 59 SubSystem ID */
1282         ushort reserved60;      /* 60 reserved */
1283         ushort reserved61;      /* 61 reserved */
1284         ushort reserved62;      /* 62 reserved */
1285         ushort reserved63;      /* 63 reserved */
1286 } ADVEEP_38C1600_CONFIG;
1287
1288 /*
1289  * EEPROM Commands
1290  */
1291 #define ASC_EEP_CMD_DONE             0x0200
1292
1293 /* bios_ctrl */
1294 #define BIOS_CTRL_BIOS               0x0001
1295 #define BIOS_CTRL_EXTENDED_XLAT      0x0002
1296 #define BIOS_CTRL_GT_2_DISK          0x0004
1297 #define BIOS_CTRL_BIOS_REMOVABLE     0x0008
1298 #define BIOS_CTRL_BOOTABLE_CD        0x0010
1299 #define BIOS_CTRL_MULTIPLE_LUN       0x0040
1300 #define BIOS_CTRL_DISPLAY_MSG        0x0080
1301 #define BIOS_CTRL_NO_SCAM            0x0100
1302 #define BIOS_CTRL_RESET_SCSI_BUS     0x0200
1303 #define BIOS_CTRL_INIT_VERBOSE       0x0800
1304 #define BIOS_CTRL_SCSI_PARITY        0x1000
1305 #define BIOS_CTRL_AIPP_DIS           0x2000
1306
1307 #define ADV_3550_MEMSIZE   0x2000       /* 8 KB Internal Memory */
1308
1309 #define ADV_38C0800_MEMSIZE  0x4000     /* 16 KB Internal Memory */
1310
1311 /*
1312  * XXX - Since ASC38C1600 Rev.3 has a local RAM failure issue, there is
1313  * a special 16K Adv Library and Microcode version. After the issue is
1314  * resolved, should restore 32K support.
1315  *
1316  * #define ADV_38C1600_MEMSIZE  0x8000L   * 32 KB Internal Memory *
1317  */
1318 #define ADV_38C1600_MEMSIZE  0x4000     /* 16 KB Internal Memory */
1319
1320 /*
1321  * Byte I/O register address from base of 'iop_base'.
1322  */
1323 #define IOPB_INTR_STATUS_REG    0x00
1324 #define IOPB_CHIP_ID_1          0x01
1325 #define IOPB_INTR_ENABLES       0x02
1326 #define IOPB_CHIP_TYPE_REV      0x03
1327 #define IOPB_RES_ADDR_4         0x04
1328 #define IOPB_RES_ADDR_5         0x05
1329 #define IOPB_RAM_DATA           0x06
1330 #define IOPB_RES_ADDR_7         0x07
1331 #define IOPB_FLAG_REG           0x08
1332 #define IOPB_RES_ADDR_9         0x09
1333 #define IOPB_RISC_CSR           0x0A
1334 #define IOPB_RES_ADDR_B         0x0B
1335 #define IOPB_RES_ADDR_C         0x0C
1336 #define IOPB_RES_ADDR_D         0x0D
1337 #define IOPB_SOFT_OVER_WR       0x0E
1338 #define IOPB_RES_ADDR_F         0x0F
1339 #define IOPB_MEM_CFG            0x10
1340 #define IOPB_RES_ADDR_11        0x11
1341 #define IOPB_GPIO_DATA          0x12
1342 #define IOPB_RES_ADDR_13        0x13
1343 #define IOPB_FLASH_PAGE         0x14
1344 #define IOPB_RES_ADDR_15        0x15
1345 #define IOPB_GPIO_CNTL          0x16
1346 #define IOPB_RES_ADDR_17        0x17
1347 #define IOPB_FLASH_DATA         0x18
1348 #define IOPB_RES_ADDR_19        0x19
1349 #define IOPB_RES_ADDR_1A        0x1A
1350 #define IOPB_RES_ADDR_1B        0x1B
1351 #define IOPB_RES_ADDR_1C        0x1C
1352 #define IOPB_RES_ADDR_1D        0x1D
1353 #define IOPB_RES_ADDR_1E        0x1E
1354 #define IOPB_RES_ADDR_1F        0x1F
1355 #define IOPB_DMA_CFG0           0x20
1356 #define IOPB_DMA_CFG1           0x21
1357 #define IOPB_TICKLE             0x22
1358 #define IOPB_DMA_REG_WR         0x23
1359 #define IOPB_SDMA_STATUS        0x24
1360 #define IOPB_SCSI_BYTE_CNT      0x25
1361 #define IOPB_HOST_BYTE_CNT      0x26
1362 #define IOPB_BYTE_LEFT_TO_XFER  0x27
1363 #define IOPB_BYTE_TO_XFER_0     0x28
1364 #define IOPB_BYTE_TO_XFER_1     0x29
1365 #define IOPB_BYTE_TO_XFER_2     0x2A
1366 #define IOPB_BYTE_TO_XFER_3     0x2B
1367 #define IOPB_ACC_GRP            0x2C
1368 #define IOPB_RES_ADDR_2D        0x2D
1369 #define IOPB_DEV_ID             0x2E
1370 #define IOPB_RES_ADDR_2F        0x2F
1371 #define IOPB_SCSI_DATA          0x30
1372 #define IOPB_RES_ADDR_31        0x31
1373 #define IOPB_RES_ADDR_32        0x32
1374 #define IOPB_SCSI_DATA_HSHK     0x33
1375 #define IOPB_SCSI_CTRL          0x34
1376 #define IOPB_RES_ADDR_35        0x35
1377 #define IOPB_RES_ADDR_36        0x36
1378 #define IOPB_RES_ADDR_37        0x37
1379 #define IOPB_RAM_BIST           0x38
1380 #define IOPB_PLL_TEST           0x39
1381 #define IOPB_PCI_INT_CFG        0x3A
1382 #define IOPB_RES_ADDR_3B        0x3B
1383 #define IOPB_RFIFO_CNT          0x3C
1384 #define IOPB_RES_ADDR_3D        0x3D
1385 #define IOPB_RES_ADDR_3E        0x3E
1386 #define IOPB_RES_ADDR_3F        0x3F
1387
1388 /*
1389  * Word I/O register address from base of 'iop_base'.
1390  */
1391 #define IOPW_CHIP_ID_0          0x00    /* CID0  */
1392 #define IOPW_CTRL_REG           0x02    /* CC    */
1393 #define IOPW_RAM_ADDR           0x04    /* LA    */
1394 #define IOPW_RAM_DATA           0x06    /* LD    */
1395 #define IOPW_RES_ADDR_08        0x08
1396 #define IOPW_RISC_CSR           0x0A    /* CSR   */
1397 #define IOPW_SCSI_CFG0          0x0C    /* CFG0  */
1398 #define IOPW_SCSI_CFG1          0x0E    /* CFG1  */
1399 #define IOPW_RES_ADDR_10        0x10
1400 #define IOPW_SEL_MASK           0x12    /* SM    */
1401 #define IOPW_RES_ADDR_14        0x14
1402 #define IOPW_FLASH_ADDR         0x16    /* FA    */
1403 #define IOPW_RES_ADDR_18        0x18
1404 #define IOPW_EE_CMD             0x1A    /* EC    */
1405 #define IOPW_EE_DATA            0x1C    /* ED    */
1406 #define IOPW_SFIFO_CNT          0x1E    /* SFC   */
1407 #define IOPW_RES_ADDR_20        0x20
1408 #define IOPW_Q_BASE             0x22    /* QB    */
1409 #define IOPW_QP                 0x24    /* QP    */
1410 #define IOPW_IX                 0x26    /* IX    */
1411 #define IOPW_SP                 0x28    /* SP    */
1412 #define IOPW_PC                 0x2A    /* PC    */
1413 #define IOPW_RES_ADDR_2C        0x2C
1414 #define IOPW_RES_ADDR_2E        0x2E
1415 #define IOPW_SCSI_DATA          0x30    /* SD    */
1416 #define IOPW_SCSI_DATA_HSHK     0x32    /* SDH   */
1417 #define IOPW_SCSI_CTRL          0x34    /* SC    */
1418 #define IOPW_HSHK_CFG           0x36    /* HCFG  */
1419 #define IOPW_SXFR_STATUS        0x36    /* SXS   */
1420 #define IOPW_SXFR_CNTL          0x38    /* SXL   */
1421 #define IOPW_SXFR_CNTH          0x3A    /* SXH   */
1422 #define IOPW_RES_ADDR_3C        0x3C
1423 #define IOPW_RFIFO_DATA         0x3E    /* RFD   */
1424
1425 /*
1426  * Doubleword I/O register address from base of 'iop_base'.
1427  */
1428 #define IOPDW_RES_ADDR_0         0x00
1429 #define IOPDW_RAM_DATA           0x04
1430 #define IOPDW_RES_ADDR_8         0x08
1431 #define IOPDW_RES_ADDR_C         0x0C
1432 #define IOPDW_RES_ADDR_10        0x10
1433 #define IOPDW_COMMA              0x14
1434 #define IOPDW_COMMB              0x18
1435 #define IOPDW_RES_ADDR_1C        0x1C
1436 #define IOPDW_SDMA_ADDR0         0x20
1437 #define IOPDW_SDMA_ADDR1         0x24
1438 #define IOPDW_SDMA_COUNT         0x28
1439 #define IOPDW_SDMA_ERROR         0x2C
1440 #define IOPDW_RDMA_ADDR0         0x30
1441 #define IOPDW_RDMA_ADDR1         0x34
1442 #define IOPDW_RDMA_COUNT         0x38
1443 #define IOPDW_RDMA_ERROR         0x3C
1444
1445 #define ADV_CHIP_ID_BYTE         0x25
1446 #define ADV_CHIP_ID_WORD         0x04C1
1447
1448 #define ADV_INTR_ENABLE_HOST_INTR                   0x01
1449 #define ADV_INTR_ENABLE_SEL_INTR                    0x02
1450 #define ADV_INTR_ENABLE_DPR_INTR                    0x04
1451 #define ADV_INTR_ENABLE_RTA_INTR                    0x08
1452 #define ADV_INTR_ENABLE_RMA_INTR                    0x10
1453 #define ADV_INTR_ENABLE_RST_INTR                    0x20
1454 #define ADV_INTR_ENABLE_DPE_INTR                    0x40
1455 #define ADV_INTR_ENABLE_GLOBAL_INTR                 0x80
1456
1457 #define ADV_INTR_STATUS_INTRA            0x01
1458 #define ADV_INTR_STATUS_INTRB            0x02
1459 #define ADV_INTR_STATUS_INTRC            0x04
1460
1461 #define ADV_RISC_CSR_STOP           (0x0000)
1462 #define ADV_RISC_TEST_COND          (0x2000)
1463 #define ADV_RISC_CSR_RUN            (0x4000)
1464 #define ADV_RISC_CSR_SINGLE_STEP    (0x8000)
1465
1466 #define ADV_CTRL_REG_HOST_INTR      0x0100
1467 #define ADV_CTRL_REG_SEL_INTR       0x0200
1468 #define ADV_CTRL_REG_DPR_INTR       0x0400
1469 #define ADV_CTRL_REG_RTA_INTR       0x0800
1470 #define ADV_CTRL_REG_RMA_INTR       0x1000
1471 #define ADV_CTRL_REG_RES_BIT14      0x2000
1472 #define ADV_CTRL_REG_DPE_INTR       0x4000
1473 #define ADV_CTRL_REG_POWER_DONE     0x8000
1474 #define ADV_CTRL_REG_ANY_INTR       0xFF00
1475
1476 #define ADV_CTRL_REG_CMD_RESET             0x00C6
1477 #define ADV_CTRL_REG_CMD_WR_IO_REG         0x00C5
1478 #define ADV_CTRL_REG_CMD_RD_IO_REG         0x00C4
1479 #define ADV_CTRL_REG_CMD_WR_PCI_CFG_SPACE  0x00C3
1480 #define ADV_CTRL_REG_CMD_RD_PCI_CFG_SPACE  0x00C2
1481
1482 #define ADV_TICKLE_NOP                      0x00
1483 #define ADV_TICKLE_A                        0x01
1484 #define ADV_TICKLE_B                        0x02
1485 #define ADV_TICKLE_C                        0x03
1486
1487 #define AdvIsIntPending(port) \
1488     (AdvReadWordRegister(port, IOPW_CTRL_REG) & ADV_CTRL_REG_HOST_INTR)
1489
1490 /*
1491  * SCSI_CFG0 Register bit definitions
1492  */
1493 #define TIMER_MODEAB    0xC000  /* Watchdog, Second, and Select. Timer Ctrl. */
1494 #define PARITY_EN       0x2000  /* Enable SCSI Parity Error detection */
1495 #define EVEN_PARITY     0x1000  /* Select Even Parity */
1496 #define WD_LONG         0x0800  /* Watchdog Interval, 1: 57 min, 0: 13 sec */
1497 #define QUEUE_128       0x0400  /* Queue Size, 1: 128 byte, 0: 64 byte */
1498 #define PRIM_MODE       0x0100  /* Primitive SCSI mode */
1499 #define SCAM_EN         0x0080  /* Enable SCAM selection */
1500 #define SEL_TMO_LONG    0x0040  /* Sel/Resel Timeout, 1: 400 ms, 0: 1.6 ms */
1501 #define CFRM_ID         0x0020  /* SCAM id sel. confirm., 1: fast, 0: 6.4 ms */
1502 #define OUR_ID_EN       0x0010  /* Enable OUR_ID bits */
1503 #define OUR_ID          0x000F  /* SCSI ID */
1504
1505 /*
1506  * SCSI_CFG1 Register bit definitions
1507  */
1508 #define BIG_ENDIAN      0x8000  /* Enable Big Endian Mode MIO:15, EEP:15 */
1509 #define TERM_POL        0x2000  /* Terminator Polarity Ctrl. MIO:13, EEP:13 */
1510 #define SLEW_RATE       0x1000  /* SCSI output buffer slew rate */
1511 #define FILTER_SEL      0x0C00  /* Filter Period Selection */
1512 #define  FLTR_DISABLE    0x0000 /* Input Filtering Disabled */
1513 #define  FLTR_11_TO_20NS 0x0800 /* Input Filtering 11ns to 20ns */
1514 #define  FLTR_21_TO_39NS 0x0C00 /* Input Filtering 21ns to 39ns */
1515 #define ACTIVE_DBL      0x0200  /* Disable Active Negation */
1516 #define DIFF_MODE       0x0100  /* SCSI differential Mode (Read-Only) */
1517 #define DIFF_SENSE      0x0080  /* 1: No SE cables, 0: SE cable (Read-Only) */
1518 #define TERM_CTL_SEL    0x0040  /* Enable TERM_CTL_H and TERM_CTL_L */
1519 #define TERM_CTL        0x0030  /* External SCSI Termination Bits */
1520 #define  TERM_CTL_H      0x0020 /* Enable External SCSI Upper Termination */
1521 #define  TERM_CTL_L      0x0010 /* Enable External SCSI Lower Termination */
1522 #define CABLE_DETECT    0x000F  /* External SCSI Cable Connection Status */
1523
1524 /*
1525  * Addendum for ASC-38C0800 Chip
1526  *
1527  * The ASC-38C1600 Chip uses the same definitions except that the
1528  * bus mode override bits [12:10] have been moved to byte register
1529  * offset 0xE (IOPB_SOFT_OVER_WR) bits [12:10]. The [12:10] bits in
1530  * SCSI_CFG1 are read-only and always available. Bit 14 (DIS_TERM_DRV)
1531  * is not needed. The [12:10] bits in IOPB_SOFT_OVER_WR are write-only.
1532  * Also each ASC-38C1600 function or channel uses only cable bits [5:4]
1533  * and [1:0]. Bits [14], [7:6], [3:2] are unused.
1534  */
1535 #define DIS_TERM_DRV    0x4000  /* 1: Read c_det[3:0], 0: cannot read */
1536 #define HVD_LVD_SE      0x1C00  /* Device Detect Bits */
1537 #define  HVD             0x1000 /* HVD Device Detect */
1538 #define  LVD             0x0800 /* LVD Device Detect */
1539 #define  SE              0x0400 /* SE Device Detect */
1540 #define TERM_LVD        0x00C0  /* LVD Termination Bits */
1541 #define  TERM_LVD_HI     0x0080 /* Enable LVD Upper Termination */
1542 #define  TERM_LVD_LO     0x0040 /* Enable LVD Lower Termination */
1543 #define TERM_SE         0x0030  /* SE Termination Bits */
1544 #define  TERM_SE_HI      0x0020 /* Enable SE Upper Termination */
1545 #define  TERM_SE_LO      0x0010 /* Enable SE Lower Termination */
1546 #define C_DET_LVD       0x000C  /* LVD Cable Detect Bits */
1547 #define  C_DET3          0x0008 /* Cable Detect for LVD External Wide */
1548 #define  C_DET2          0x0004 /* Cable Detect for LVD Internal Wide */
1549 #define C_DET_SE        0x0003  /* SE Cable Detect Bits */
1550 #define  C_DET1          0x0002 /* Cable Detect for SE Internal Wide */
1551 #define  C_DET0          0x0001 /* Cable Detect for SE Internal Narrow */
1552
1553 #define CABLE_ILLEGAL_A 0x7
1554     /* x 0 0 0  | on  on | Illegal (all 3 connectors are used) */
1555
1556 #define CABLE_ILLEGAL_B 0xB
1557     /* 0 x 0 0  | on  on | Illegal (all 3 connectors are used) */
1558
1559 /*
1560  * MEM_CFG Register bit definitions
1561  */
1562 #define BIOS_EN         0x40    /* BIOS Enable MIO:14,EEP:14 */
1563 #define FAST_EE_CLK     0x20    /* Diagnostic Bit */
1564 #define RAM_SZ          0x1C    /* Specify size of RAM to RISC */
1565 #define  RAM_SZ_2KB      0x00   /* 2 KB */
1566 #define  RAM_SZ_4KB      0x04   /* 4 KB */
1567 #define  RAM_SZ_8KB      0x08   /* 8 KB */
1568 #define  RAM_SZ_16KB     0x0C   /* 16 KB */
1569 #define  RAM_SZ_32KB     0x10   /* 32 KB */
1570 #define  RAM_SZ_64KB     0x14   /* 64 KB */
1571
1572 /*
1573  * DMA_CFG0 Register bit definitions
1574  *
1575  * This register is only accessible to the host.
1576  */
1577 #define BC_THRESH_ENB   0x80    /* PCI DMA Start Conditions */
1578 #define FIFO_THRESH     0x70    /* PCI DMA FIFO Threshold */
1579 #define  FIFO_THRESH_16B  0x00  /* 16 bytes */
1580 #define  FIFO_THRESH_32B  0x20  /* 32 bytes */
1581 #define  FIFO_THRESH_48B  0x30  /* 48 bytes */
1582 #define  FIFO_THRESH_64B  0x40  /* 64 bytes */
1583 #define  FIFO_THRESH_80B  0x50  /* 80 bytes (default) */
1584 #define  FIFO_THRESH_96B  0x60  /* 96 bytes */
1585 #define  FIFO_THRESH_112B 0x70  /* 112 bytes */
1586 #define START_CTL       0x0C    /* DMA start conditions */
1587 #define  START_CTL_TH    0x00   /* Wait threshold level (default) */
1588 #define  START_CTL_ID    0x04   /* Wait SDMA/SBUS idle */
1589 #define  START_CTL_THID  0x08   /* Wait threshold and SDMA/SBUS idle */
1590 #define  START_CTL_EMFU  0x0C   /* Wait SDMA FIFO empty/full */
1591 #define READ_CMD        0x03    /* Memory Read Method */
1592 #define  READ_CMD_MR     0x00   /* Memory Read */
1593 #define  READ_CMD_MRL    0x02   /* Memory Read Long */
1594 #define  READ_CMD_MRM    0x03   /* Memory Read Multiple (default) */
1595
1596 /*
1597  * ASC-38C0800 RAM BIST Register bit definitions
1598  */
1599 #define RAM_TEST_MODE         0x80
1600 #define PRE_TEST_MODE         0x40
1601 #define NORMAL_MODE           0x00
1602 #define RAM_TEST_DONE         0x10
1603 #define RAM_TEST_STATUS       0x0F
1604 #define  RAM_TEST_HOST_ERROR   0x08
1605 #define  RAM_TEST_INTRAM_ERROR 0x04
1606 #define  RAM_TEST_RISC_ERROR   0x02
1607 #define  RAM_TEST_SCSI_ERROR   0x01
1608 #define  RAM_TEST_SUCCESS      0x00
1609 #define PRE_TEST_VALUE        0x05
1610 #define NORMAL_VALUE          0x00
1611
1612 /*
1613  * ASC38C1600 Definitions
1614  *
1615  * IOPB_PCI_INT_CFG Bit Field Definitions
1616  */
1617
1618 #define INTAB_LD        0x80    /* Value loaded from EEPROM Bit 11. */
1619
1620 /*
1621  * Bit 1 can be set to change the interrupt for the Function to operate in
1622  * Totem Pole mode. By default Bit 1 is 0 and the interrupt operates in
1623  * Open Drain mode. Both functions of the ASC38C1600 must be set to the same
1624  * mode, otherwise the operating mode is undefined.
1625  */
1626 #define TOTEMPOLE       0x02
1627
1628 /*
1629  * Bit 0 can be used to change the Int Pin for the Function. The value is
1630  * 0 by default for both Functions with Function 0 using INT A and Function
1631  * B using INT B. For Function 0 if set, INT B is used. For Function 1 if set,
1632  * INT A is used.
1633  *
1634  * EEPROM Word 0 Bit 11 for each Function may change the initial Int Pin
1635  * value specified in the PCI Configuration Space.
1636  */
1637 #define INTAB           0x01
1638
1639 /*
1640  * Adv Library Status Definitions
1641  */
1642 #define ADV_TRUE        1
1643 #define ADV_FALSE       0
1644 #define ADV_SUCCESS     1
1645 #define ADV_BUSY        0
1646 #define ADV_ERROR       (-1)
1647
1648 /*
1649  * ADV_DVC_VAR 'warn_code' values
1650  */
1651 #define ASC_WARN_BUSRESET_ERROR         0x0001  /* SCSI Bus Reset error */
1652 #define ASC_WARN_EEPROM_CHKSUM          0x0002  /* EEP check sum error */
1653 #define ASC_WARN_EEPROM_TERMINATION     0x0004  /* EEP termination bad field */
1654 #define ASC_WARN_ERROR                  0xFFFF  /* ADV_ERROR return */
1655
1656 #define ADV_MAX_TID                     15      /* max. target identifier */
1657 #define ADV_MAX_LUN                     7       /* max. logical unit number */
1658
1659 /*
1660  * Fixed locations of microcode operating variables.
1661  */
1662 #define ASC_MC_CODE_BEGIN_ADDR          0x0028  /* microcode start address */
1663 #define ASC_MC_CODE_END_ADDR            0x002A  /* microcode end address */
1664 #define ASC_MC_CODE_CHK_SUM             0x002C  /* microcode code checksum */
1665 #define ASC_MC_VERSION_DATE             0x0038  /* microcode version */
1666 #define ASC_MC_VERSION_NUM              0x003A  /* microcode number */
1667 #define ASC_MC_BIOSMEM                  0x0040  /* BIOS RISC Memory Start */
1668 #define ASC_MC_BIOSLEN                  0x0050  /* BIOS RISC Memory Length */
1669 #define ASC_MC_BIOS_SIGNATURE           0x0058  /* BIOS Signature 0x55AA */
1670 #define ASC_MC_BIOS_VERSION             0x005A  /* BIOS Version (2 bytes) */
1671 #define ASC_MC_SDTR_SPEED1              0x0090  /* SDTR Speed for TID 0-3 */
1672 #define ASC_MC_SDTR_SPEED2              0x0092  /* SDTR Speed for TID 4-7 */
1673 #define ASC_MC_SDTR_SPEED3              0x0094  /* SDTR Speed for TID 8-11 */
1674 #define ASC_MC_SDTR_SPEED4              0x0096  /* SDTR Speed for TID 12-15 */
1675 #define ASC_MC_CHIP_TYPE                0x009A
1676 #define ASC_MC_INTRB_CODE               0x009B
1677 #define ASC_MC_WDTR_ABLE                0x009C
1678 #define ASC_MC_SDTR_ABLE                0x009E
1679 #define ASC_MC_TAGQNG_ABLE              0x00A0
1680 #define ASC_MC_DISC_ENABLE              0x00A2
1681 #define ASC_MC_IDLE_CMD_STATUS          0x00A4
1682 #define ASC_MC_IDLE_CMD                 0x00A6
1683 #define ASC_MC_IDLE_CMD_PARAMETER       0x00A8
1684 #define ASC_MC_DEFAULT_SCSI_CFG0        0x00AC
1685 #define ASC_MC_DEFAULT_SCSI_CFG1        0x00AE
1686 #define ASC_MC_DEFAULT_MEM_CFG          0x00B0
1687 #define ASC_MC_DEFAULT_SEL_MASK         0x00B2
1688 #define ASC_MC_SDTR_DONE                0x00B6
1689 #define ASC_MC_NUMBER_OF_QUEUED_CMD     0x00C0
1690 #define ASC_MC_NUMBER_OF_MAX_CMD        0x00D0
1691 #define ASC_MC_DEVICE_HSHK_CFG_TABLE    0x0100
1692 #define ASC_MC_CONTROL_FLAG             0x0122  /* Microcode control flag. */
1693 #define ASC_MC_WDTR_DONE                0x0124
1694 #define ASC_MC_CAM_MODE_MASK            0x015E  /* CAM mode TID bitmask. */
1695 #define ASC_MC_ICQ                      0x0160
1696 #define ASC_MC_IRQ                      0x0164
1697 #define ASC_MC_PPR_ABLE                 0x017A
1698
1699 /*
1700  * BIOS LRAM variable absolute offsets.
1701  */
1702 #define BIOS_CODESEG    0x54
1703 #define BIOS_CODELEN    0x56
1704 #define BIOS_SIGNATURE  0x58
1705 #define BIOS_VERSION    0x5A
1706
1707 /*
1708  * Microcode Control Flags
1709  *
1710  * Flags set by the Adv Library in RISC variable 'control_flag' (0x122)
1711  * and handled by the microcode.
1712  */
1713 #define CONTROL_FLAG_IGNORE_PERR        0x0001  /* Ignore DMA Parity Errors */
1714 #define CONTROL_FLAG_ENABLE_AIPP        0x0002  /* Enabled AIPP checking. */
1715
1716 /*
1717  * ASC_MC_DEVICE_HSHK_CFG_TABLE microcode table or HSHK_CFG register format
1718  */
1719 #define HSHK_CFG_WIDE_XFR       0x8000
1720 #define HSHK_CFG_RATE           0x0F00
1721 #define HSHK_CFG_OFFSET         0x001F
1722
1723 #define ASC_DEF_MAX_HOST_QNG    0xFD    /* Max. number of host commands (253) */
1724 #define ASC_DEF_MIN_HOST_QNG    0x10    /* Min. number of host commands (16) */
1725 #define ASC_DEF_MAX_DVC_QNG     0x3F    /* Max. number commands per device (63) */
1726 #define ASC_DEF_MIN_DVC_QNG     0x04    /* Min. number commands per device (4) */
1727
1728 #define ASC_QC_DATA_CHECK  0x01 /* Require ASC_QC_DATA_OUT set or clear. */
1729 #define ASC_QC_DATA_OUT    0x02 /* Data out DMA transfer. */
1730 #define ASC_QC_START_MOTOR 0x04 /* Send auto-start motor before request. */
1731 #define ASC_QC_NO_OVERRUN  0x08 /* Don't report overrun. */
1732 #define ASC_QC_FREEZE_TIDQ 0x10 /* Freeze TID queue after request. XXX TBD */
1733
1734 #define ASC_QSC_NO_DISC     0x01        /* Don't allow disconnect for request. */
1735 #define ASC_QSC_NO_TAGMSG   0x02        /* Don't allow tag queuing for request. */
1736 #define ASC_QSC_NO_SYNC     0x04        /* Don't use Synch. transfer on request. */
1737 #define ASC_QSC_NO_WIDE     0x08        /* Don't use Wide transfer on request. */
1738 #define ASC_QSC_REDO_DTR    0x10        /* Renegotiate WDTR/SDTR before request. */
1739 /*
1740  * Note: If a Tag Message is to be sent and neither ASC_QSC_HEAD_TAG or
1741  * ASC_QSC_ORDERED_TAG is set, then a Simple Tag Message (0x20) is used.
1742  */
1743 #define ASC_QSC_HEAD_TAG    0x40        /* Use Head Tag Message (0x21). */
1744 #define ASC_QSC_ORDERED_TAG 0x80        /* Use Ordered Tag Message (0x22). */
1745
1746 /*
1747  * All fields here are accessed by the board microcode and need to be
1748  * little-endian.
1749  */
1750 typedef struct adv_carr_t {
1751         ADV_VADDR carr_va;      /* Carrier Virtual Address */
1752         ADV_PADDR carr_pa;      /* Carrier Physical Address */
1753         ADV_VADDR areq_vpa;     /* ASC_SCSI_REQ_Q Virtual or Physical Address */
1754         /*
1755          * next_vpa [31:4]            Carrier Virtual or Physical Next Pointer
1756          *
1757          * next_vpa [3:1]             Reserved Bits
1758          * next_vpa [0]               Done Flag set in Response Queue.
1759          */
1760         ADV_VADDR next_vpa;
1761 } ADV_CARR_T;
1762
1763 /*
1764  * Mask used to eliminate low 4 bits of carrier 'next_vpa' field.
1765  */
1766 #define ASC_NEXT_VPA_MASK       0xFFFFFFF0
1767
1768 #define ASC_RQ_DONE             0x00000001
1769 #define ASC_RQ_GOOD             0x00000002
1770 #define ASC_CQ_STOPPER          0x00000000
1771
1772 #define ASC_GET_CARRP(carrp) ((carrp) & ASC_NEXT_VPA_MASK)
1773
1774 #define ADV_CARRIER_NUM_PAGE_CROSSING \
1775     (((ADV_CARRIER_COUNT * sizeof(ADV_CARR_T)) + (PAGE_SIZE - 1))/PAGE_SIZE)
1776
1777 #define ADV_CARRIER_BUFSIZE \
1778     ((ADV_CARRIER_COUNT + ADV_CARRIER_NUM_PAGE_CROSSING) * sizeof(ADV_CARR_T))
1779
1780 /*
1781  * ASC_SCSI_REQ_Q 'a_flag' definitions
1782  *
1783  * The Adv Library should limit use to the lower nibble (4 bits) of
1784  * a_flag. Drivers are free to use the upper nibble (4 bits) of a_flag.
1785  */
1786 #define ADV_POLL_REQUEST                0x01    /* poll for request completion */
1787 #define ADV_SCSIQ_DONE                  0x02    /* request done */
1788 #define ADV_DONT_RETRY                  0x08    /* don't do retry */
1789
1790 #define ADV_CHIP_ASC3550          0x01  /* Ultra-Wide IC */
1791 #define ADV_CHIP_ASC38C0800       0x02  /* Ultra2-Wide/LVD IC */
1792 #define ADV_CHIP_ASC38C1600       0x03  /* Ultra3-Wide/LVD2 IC */
1793
1794 /*
1795  * Adapter temporary configuration structure
1796  *
1797  * This structure can be discarded after initialization. Don't add
1798  * fields here needed after initialization.
1799  *
1800  * Field naming convention:
1801  *
1802  *  *_enable indicates the field enables or disables a feature. The
1803  *  value of the field is never reset.
1804  */
1805 typedef struct adv_dvc_cfg {
1806         ushort disc_enable;     /* enable disconnection */
1807         uchar chip_version;     /* chip version */
1808         uchar termination;      /* Term. Ctrl. bits 6-5 of SCSI_CFG1 register */
1809         ushort control_flag;    /* Microcode Control Flag */
1810         ushort mcode_date;      /* Microcode date */
1811         ushort mcode_version;   /* Microcode version */
1812         ushort serial1;         /* EEPROM serial number word 1 */
1813         ushort serial2;         /* EEPROM serial number word 2 */
1814         ushort serial3;         /* EEPROM serial number word 3 */
1815 } ADV_DVC_CFG;
1816
1817 struct adv_dvc_var;
1818 struct adv_scsi_req_q;
1819
1820 typedef struct asc_sg_block {
1821         uchar reserved1;
1822         uchar reserved2;
1823         uchar reserved3;
1824         uchar sg_cnt;           /* Valid entries in block. */
1825         ADV_PADDR sg_ptr;       /* Pointer to next sg block. */
1826         struct {
1827                 ADV_PADDR sg_addr;      /* SG element address. */
1828                 ADV_DCNT sg_count;      /* SG element count. */
1829         } sg_list[NO_OF_SG_PER_BLOCK];
1830 } ADV_SG_BLOCK;
1831
1832 /*
1833  * ADV_SCSI_REQ_Q - microcode request structure
1834  *
1835  * All fields in this structure up to byte 60 are used by the microcode.
1836  * The microcode makes assumptions about the size and ordering of fields
1837  * in this structure. Do not change the structure definition here without
1838  * coordinating the change with the microcode.
1839  *
1840  * All fields accessed by microcode must be maintained in little_endian
1841  * order.
1842  */
1843 typedef struct adv_scsi_req_q {
1844         uchar cntl;             /* Ucode flags and state (ASC_MC_QC_*). */
1845         uchar target_cmd;
1846         uchar target_id;        /* Device target identifier. */
1847         uchar target_lun;       /* Device target logical unit number. */
1848         ADV_PADDR data_addr;    /* Data buffer physical address. */
1849         ADV_DCNT data_cnt;      /* Data count. Ucode sets to residual. */
1850         ADV_PADDR sense_addr;
1851         ADV_PADDR carr_pa;
1852         uchar mflag;
1853         uchar sense_len;
1854         uchar cdb_len;          /* SCSI CDB length. Must <= 16 bytes. */
1855         uchar scsi_cntl;
1856         uchar done_status;      /* Completion status. */
1857         uchar scsi_status;      /* SCSI status byte. */
1858         uchar host_status;      /* Ucode host status. */
1859         uchar sg_working_ix;
1860         uchar cdb[12];          /* SCSI CDB bytes 0-11. */
1861         ADV_PADDR sg_real_addr; /* SG list physical address. */
1862         ADV_PADDR scsiq_rptr;
1863         uchar cdb16[4];         /* SCSI CDB bytes 12-15. */
1864         ADV_VADDR scsiq_ptr;
1865         ADV_VADDR carr_va;
1866         /*
1867          * End of microcode structure - 60 bytes. The rest of the structure
1868          * is used by the Adv Library and ignored by the microcode.
1869          */
1870         ADV_VADDR srb_ptr;
1871         ADV_SG_BLOCK *sg_list_ptr;      /* SG list virtual address. */
1872         char *vdata_addr;       /* Data buffer virtual address. */
1873         uchar a_flag;
1874         uchar pad[2];           /* Pad out to a word boundary. */
1875 } ADV_SCSI_REQ_Q;
1876
1877 /*
1878  * The following two structures are used to process Wide Board requests.
1879  *
1880  * The ADV_SCSI_REQ_Q structure in adv_req_t is passed to the Adv Library
1881  * and microcode with the ADV_SCSI_REQ_Q field 'srb_ptr' pointing to the
1882  * adv_req_t. The adv_req_t structure 'cmndp' field in turn points to the
1883  * Mid-Level SCSI request structure.
1884  *
1885  * Zero or more ADV_SG_BLOCK are used with each ADV_SCSI_REQ_Q. Each
1886  * ADV_SG_BLOCK structure holds 15 scatter-gather elements. Under Linux
1887  * up to 255 scatter-gather elements may be used per request or
1888  * ADV_SCSI_REQ_Q.
1889  *
1890  * Both structures must be 32 byte aligned.
1891  */
1892 typedef struct adv_sgblk {
1893         ADV_SG_BLOCK sg_block;  /* Sgblock structure. */
1894         uchar align[32];        /* Sgblock structure padding. */
1895         struct adv_sgblk *next_sgblkp;  /* Next scatter-gather structure. */
1896 } adv_sgblk_t;
1897
1898 typedef struct adv_req {
1899         ADV_SCSI_REQ_Q scsi_req_q;      /* Adv Library request structure. */
1900         uchar align[32];        /* Request structure padding. */
1901         struct scsi_cmnd *cmndp;        /* Mid-Level SCSI command pointer. */
1902         adv_sgblk_t *sgblkp;    /* Adv Library scatter-gather pointer. */
1903         struct adv_req *next_reqp;      /* Next Request Structure. */
1904 } adv_req_t;
1905
1906 /*
1907  * Adapter operation variable structure.
1908  *
1909  * One structure is required per host adapter.
1910  *
1911  * Field naming convention:
1912  *
1913  *  *_able indicates both whether a feature should be enabled or disabled
1914  *  and whether a device isi capable of the feature. At initialization
1915  *  this field may be set, but later if a device is found to be incapable
1916  *  of the feature, the field is cleared.
1917  */
1918 typedef struct adv_dvc_var {
1919         AdvPortAddr iop_base;   /* I/O port address */
1920         ushort err_code;        /* fatal error code */
1921         ushort bios_ctrl;       /* BIOS control word, EEPROM word 12 */
1922         ushort wdtr_able;       /* try WDTR for a device */
1923         ushort sdtr_able;       /* try SDTR for a device */
1924         ushort ultra_able;      /* try SDTR Ultra speed for a device */
1925         ushort sdtr_speed1;     /* EEPROM SDTR Speed for TID 0-3   */
1926         ushort sdtr_speed2;     /* EEPROM SDTR Speed for TID 4-7   */
1927         ushort sdtr_speed3;     /* EEPROM SDTR Speed for TID 8-11  */
1928         ushort sdtr_speed4;     /* EEPROM SDTR Speed for TID 12-15 */
1929         ushort tagqng_able;     /* try tagged queuing with a device */
1930         ushort ppr_able;        /* PPR message capable per TID bitmask. */
1931         uchar max_dvc_qng;      /* maximum number of tagged commands per device */
1932         ushort start_motor;     /* start motor command allowed */
1933         uchar scsi_reset_wait;  /* delay in seconds after scsi bus reset */
1934         uchar chip_no;          /* should be assigned by caller */
1935         uchar max_host_qng;     /* maximum number of Q'ed command allowed */
1936         ushort no_scam;         /* scam_tolerant of EEPROM */
1937         struct asc_board *drv_ptr;      /* driver pointer to private structure */
1938         uchar chip_scsi_id;     /* chip SCSI target ID */
1939         uchar chip_type;
1940         uchar bist_err_code;
1941         ADV_CARR_T *carrier_buf;
1942         ADV_CARR_T *carr_freelist;      /* Carrier free list. */
1943         ADV_CARR_T *icq_sp;     /* Initiator command queue stopper pointer. */
1944         ADV_CARR_T *irq_sp;     /* Initiator response queue stopper pointer. */
1945         ushort carr_pending_cnt;        /* Count of pending carriers. */
1946         struct adv_req *orig_reqp;      /* adv_req_t memory block. */
1947         /*
1948          * Note: The following fields will not be used after initialization. The
1949          * driver may discard the buffer after initialization is done.
1950          */
1951         ADV_DVC_CFG *cfg;       /* temporary configuration structure  */
1952 } ADV_DVC_VAR;
1953
1954 /*
1955  * Microcode idle loop commands
1956  */
1957 #define IDLE_CMD_COMPLETED           0
1958 #define IDLE_CMD_STOP_CHIP           0x0001
1959 #define IDLE_CMD_STOP_CHIP_SEND_INT  0x0002
1960 #define IDLE_CMD_SEND_INT            0x0004
1961 #define IDLE_CMD_ABORT               0x0008
1962 #define IDLE_CMD_DEVICE_RESET        0x0010
1963 #define IDLE_CMD_SCSI_RESET_START    0x0020     /* Assert SCSI Bus Reset */
1964 #define IDLE_CMD_SCSI_RESET_END      0x0040     /* Deassert SCSI Bus Reset */
1965 #define IDLE_CMD_SCSIREQ             0x0080
1966
1967 #define IDLE_CMD_STATUS_SUCCESS      0x0001
1968 #define IDLE_CMD_STATUS_FAILURE      0x0002
1969
1970 /*
1971  * AdvSendIdleCmd() flag definitions.
1972  */
1973 #define ADV_NOWAIT     0x01
1974
1975 /*
1976  * Wait loop time out values.
1977  */
1978 #define SCSI_WAIT_100_MSEC           100UL      /* 100 milliseconds */
1979 #define SCSI_US_PER_MSEC             1000       /* microseconds per millisecond */
1980 #define SCSI_MAX_RETRY               10 /* retry count */
1981
1982 #define ADV_ASYNC_RDMA_FAILURE          0x01    /* Fatal RDMA failure. */
1983 #define ADV_ASYNC_SCSI_BUS_RESET_DET    0x02    /* Detected SCSI Bus Reset. */
1984 #define ADV_ASYNC_CARRIER_READY_FAILURE 0x03    /* Carrier Ready failure. */
1985 #define ADV_RDMA_IN_CARR_AND_Q_INVALID  0x04    /* RDMAed-in data invalid. */
1986
1987 #define ADV_HOST_SCSI_BUS_RESET      0x80       /* Host Initiated SCSI Bus Reset. */
1988
1989 /* Read byte from a register. */
1990 #define AdvReadByteRegister(iop_base, reg_off) \
1991      (ADV_MEM_READB((iop_base) + (reg_off)))
1992
1993 /* Write byte to a register. */
1994 #define AdvWriteByteRegister(iop_base, reg_off, byte) \
1995      (ADV_MEM_WRITEB((iop_base) + (reg_off), (byte)))
1996
1997 /* Read word (2 bytes) from a register. */
1998 #define AdvReadWordRegister(iop_base, reg_off) \
1999      (ADV_MEM_READW((iop_base) + (reg_off)))
2000
2001 /* Write word (2 bytes) to a register. */
2002 #define AdvWriteWordRegister(iop_base, reg_off, word) \
2003      (ADV_MEM_WRITEW((iop_base) + (reg_off), (word)))
2004
2005 /* Write dword (4 bytes) to a register. */
2006 #define AdvWriteDWordRegister(iop_base, reg_off, dword) \
2007      (ADV_MEM_WRITEDW((iop_base) + (reg_off), (dword)))
2008
2009 /* Read byte from LRAM. */
2010 #define AdvReadByteLram(iop_base, addr, byte) \
2011 do { \
2012     ADV_MEM_WRITEW((iop_base) + IOPW_RAM_ADDR, (addr)); \
2013     (byte) = ADV_MEM_READB((iop_base) + IOPB_RAM_DATA); \
2014 } while (0)
2015
2016 /* Write byte to LRAM. */
2017 #define AdvWriteByteLram(iop_base, addr, byte) \
2018     (ADV_MEM_WRITEW((iop_base) + IOPW_RAM_ADDR, (addr)), \
2019      ADV_MEM_WRITEB((iop_base) + IOPB_RAM_DATA, (byte)))
2020
2021 /* Read word (2 bytes) from LRAM. */
2022 #define AdvReadWordLram(iop_base, addr, word) \
2023 do { \
2024     ADV_MEM_WRITEW((iop_base) + IOPW_RAM_ADDR, (addr)); \
2025     (word) = (ADV_MEM_READW((iop_base) + IOPW_RAM_DATA)); \
2026 } while (0)
2027
2028 /* Write word (2 bytes) to LRAM. */
2029 #define AdvWriteWordLram(iop_base, addr, word) \
2030     (ADV_MEM_WRITEW((iop_base) + IOPW_RAM_ADDR, (addr)), \
2031      ADV_MEM_WRITEW((iop_base) + IOPW_RAM_DATA, (word)))
2032
2033 /* Write little-endian double word (4 bytes) to LRAM */
2034 /* Because of unspecified C language ordering don't use auto-increment. */
2035 #define AdvWriteDWordLramNoSwap(iop_base, addr, dword) \
2036     ((ADV_MEM_WRITEW((iop_base) + IOPW_RAM_ADDR, (addr)), \
2037       ADV_MEM_WRITEW((iop_base) + IOPW_RAM_DATA, \
2038                      cpu_to_le16((ushort) ((dword) & 0xFFFF)))), \
2039      (ADV_MEM_WRITEW((iop_base) + IOPW_RAM_ADDR, (addr) + 2), \
2040       ADV_MEM_WRITEW((iop_base) + IOPW_RAM_DATA, \
2041                      cpu_to_le16((ushort) ((dword >> 16) & 0xFFFF)))))
2042
2043 /* Read word (2 bytes) from LRAM assuming that the address is already set. */
2044 #define AdvReadWordAutoIncLram(iop_base) \
2045      (ADV_MEM_READW((iop_base) + IOPW_RAM_DATA))
2046
2047 /* Write word (2 bytes) to LRAM assuming that the address is already set. */
2048 #define AdvWriteWordAutoIncLram(iop_base, word) \
2049      (ADV_MEM_WRITEW((iop_base) + IOPW_RAM_DATA, (word)))
2050
2051 /*
2052  * Define macro to check for Condor signature.
2053  *
2054  * Evaluate to ADV_TRUE if a Condor chip is found the specified port
2055  * address 'iop_base'. Otherwise evalue to ADV_FALSE.
2056  */
2057 #define AdvFindSignature(iop_base) \
2058     (((AdvReadByteRegister((iop_base), IOPB_CHIP_ID_1) == \
2059     ADV_CHIP_ID_BYTE) && \
2060      (AdvReadWordRegister((iop_base), IOPW_CHIP_ID_0) == \
2061     ADV_CHIP_ID_WORD)) ?  ADV_TRUE : ADV_FALSE)
2062
2063 /*
2064  * Define macro to Return the version number of the chip at 'iop_base'.
2065  *
2066  * The second parameter 'bus_type' is currently unused.
2067  */
2068 #define AdvGetChipVersion(iop_base, bus_type) \
2069     AdvReadByteRegister((iop_base), IOPB_CHIP_TYPE_REV)
2070
2071 /*
2072  * Abort an SRB in the chip's RISC Memory. The 'srb_ptr' argument must
2073  * match the ASC_SCSI_REQ_Q 'srb_ptr' field.
2074  *
2075  * If the request has not yet been sent to the device it will simply be
2076  * aborted from RISC memory. If the request is disconnected it will be
2077  * aborted on reselection by sending an Abort Message to the target ID.
2078  *
2079  * Return value:
2080  *      ADV_TRUE(1) - Queue was successfully aborted.
2081  *      ADV_FALSE(0) - Queue was not found on the active queue list.
2082  */
2083 #define AdvAbortQueue(asc_dvc, scsiq) \
2084         AdvSendIdleCmd((asc_dvc), (ushort) IDLE_CMD_ABORT, \
2085                        (ADV_DCNT) (scsiq))
2086
2087 /*
2088  * Send a Bus Device Reset Message to the specified target ID.
2089  *
2090  * All outstanding commands will be purged if sending the
2091  * Bus Device Reset Message is successful.
2092  *
2093  * Return Value:
2094  *      ADV_TRUE(1) - All requests on the target are purged.
2095  *      ADV_FALSE(0) - Couldn't issue Bus Device Reset Message; Requests
2096  *                     are not purged.
2097  */
2098 #define AdvResetDevice(asc_dvc, target_id) \
2099         AdvSendIdleCmd((asc_dvc), (ushort) IDLE_CMD_DEVICE_RESET, \
2100                     (ADV_DCNT) (target_id))
2101
2102 /*
2103  * SCSI Wide Type definition.
2104  */
2105 #define ADV_SCSI_BIT_ID_TYPE   ushort
2106
2107 /*
2108  * AdvInitScsiTarget() 'cntl_flag' options.
2109  */
2110 #define ADV_SCAN_LUN           0x01
2111 #define ADV_CAPINFO_NOLUN      0x02
2112
2113 /*
2114  * Convert target id to target id bit mask.
2115  */
2116 #define ADV_TID_TO_TIDMASK(tid)   (0x01 << ((tid) & ADV_MAX_TID))
2117
2118 /*
2119  * ASC_SCSI_REQ_Q 'done_status' and 'host_status' return values.
2120  */
2121
2122 #define QD_NO_STATUS         0x00       /* Request not completed yet. */
2123 #define QD_NO_ERROR          0x01
2124 #define QD_ABORTED_BY_HOST   0x02
2125 #define QD_WITH_ERROR        0x04
2126
2127 #define QHSTA_NO_ERROR              0x00
2128 #define QHSTA_M_SEL_TIMEOUT         0x11
2129 #define QHSTA_M_DATA_OVER_RUN       0x12
2130 #define QHSTA_M_UNEXPECTED_BUS_FREE 0x13
2131 #define QHSTA_M_QUEUE_ABORTED       0x15
2132 #define QHSTA_M_SXFR_SDMA_ERR       0x16        /* SXFR_STATUS SCSI DMA Error */
2133 #define QHSTA_M_SXFR_SXFR_PERR      0x17        /* SXFR_STATUS SCSI Bus Parity Error */
2134 #define QHSTA_M_RDMA_PERR           0x18        /* RISC PCI DMA parity error */
2135 #define QHSTA_M_SXFR_OFF_UFLW       0x19        /* SXFR_STATUS Offset Underflow */
2136 #define QHSTA_M_SXFR_OFF_OFLW       0x20        /* SXFR_STATUS Offset Overflow */
2137 #define QHSTA_M_SXFR_WD_TMO         0x21        /* SXFR_STATUS Watchdog Timeout */
2138 #define QHSTA_M_SXFR_DESELECTED     0x22        /* SXFR_STATUS Deselected */
2139 /* Note: QHSTA_M_SXFR_XFR_OFLW is identical to QHSTA_M_DATA_OVER_RUN. */
2140 #define QHSTA_M_SXFR_XFR_OFLW       0x12        /* SXFR_STATUS Transfer Overflow */
2141 #define QHSTA_M_SXFR_XFR_PH_ERR     0x24        /* SXFR_STATUS Transfer Phase Error */
2142 #define QHSTA_M_SXFR_UNKNOWN_ERROR  0x25        /* SXFR_STATUS Unknown Error */
2143 #define QHSTA_M_SCSI_BUS_RESET      0x30        /* Request aborted from SBR */
2144 #define QHSTA_M_SCSI_BUS_RESET_UNSOL 0x31       /* Request aborted from unsol. SBR */
2145 #define QHSTA_M_BUS_DEVICE_RESET    0x32        /* Request aborted from BDR */
2146 #define QHSTA_M_DIRECTION_ERR       0x35        /* Data Phase mismatch */
2147 #define QHSTA_M_DIRECTION_ERR_HUNG  0x36        /* Data Phase mismatch and bus hang */
2148 #define QHSTA_M_WTM_TIMEOUT         0x41
2149 #define QHSTA_M_BAD_CMPL_STATUS_IN  0x42
2150 #define QHSTA_M_NO_AUTO_REQ_SENSE   0x43
2151 #define QHSTA_M_AUTO_REQ_SENSE_FAIL 0x44
2152 #define QHSTA_M_INVALID_DEVICE      0x45        /* Bad target ID */
2153 #define QHSTA_M_FROZEN_TIDQ         0x46        /* TID Queue frozen. */
2154 #define QHSTA_M_SGBACKUP_ERROR      0x47        /* Scatter-Gather backup error */
2155
2156 /* Return the address that is aligned at the next doubleword >= to 'addr'. */
2157 #define ADV_8BALIGN(addr)      (((ulong) (addr) + 0x7) & ~0x7)
2158 #define ADV_16BALIGN(addr)     (((ulong) (addr) + 0xF) & ~0xF)
2159 #define ADV_32BALIGN(addr)     (((ulong) (addr) + 0x1F) & ~0x1F)
2160
2161 /*
2162  * Total contiguous memory needed for driver SG blocks.
2163  *
2164  * ADV_MAX_SG_LIST must be defined by a driver. It is the maximum
2165  * number of scatter-gather elements the driver supports in a
2166  * single request.
2167  */
2168
2169 #define ADV_SG_LIST_MAX_BYTE_SIZE \
2170          (sizeof(ADV_SG_BLOCK) * \
2171           ((ADV_MAX_SG_LIST + (NO_OF_SG_PER_BLOCK - 1))/NO_OF_SG_PER_BLOCK))
2172
2173 /* struct asc_board flags */
2174 #define ASC_IS_WIDE_BOARD       0x04    /* AdvanSys Wide Board */
2175
2176 #define ASC_NARROW_BOARD(boardp) (((boardp)->flags & ASC_IS_WIDE_BOARD) == 0)
2177
2178 #define NO_ISA_DMA              0xff    /* No ISA DMA Channel Used */
2179
2180 #define ASC_INFO_SIZE           128     /* advansys_info() line size */
2181
2182 #ifdef CONFIG_PROC_FS
2183 /* /proc/scsi/advansys/[0...] related definitions */
2184 #define ASC_PRTBUF_SIZE         2048
2185 #define ASC_PRTLINE_SIZE        160
2186
2187 #define ASC_PRT_NEXT() \
2188     if (cp) { \
2189         totlen += len; \
2190         leftlen -= len; \
2191         if (leftlen == 0) { \
2192             return totlen; \
2193         } \
2194         cp += len; \
2195     }
2196 #endif /* CONFIG_PROC_FS */
2197
2198 /* Asc Library return codes */
2199 #define ASC_TRUE        1
2200 #define ASC_FALSE       0
2201 #define ASC_NOERROR     1
2202 #define ASC_BUSY        0
2203 #define ASC_ERROR       (-1)
2204
2205 /* struct scsi_cmnd function return codes */
2206 #define STATUS_BYTE(byte)   (byte)
2207 #define MSG_BYTE(byte)      ((byte) << 8)
2208 #define HOST_BYTE(byte)     ((byte) << 16)
2209 #define DRIVER_BYTE(byte)   ((byte) << 24)
2210
2211 #define ASC_STATS(shost, counter) ASC_STATS_ADD(shost, counter, 1)
2212 #ifndef ADVANSYS_STATS
2213 #define ASC_STATS_ADD(shost, counter, count)
2214 #else /* ADVANSYS_STATS */
2215 #define ASC_STATS_ADD(shost, counter, count) \
2216         (((struct asc_board *) shost_priv(shost))->asc_stats.counter += (count))
2217 #endif /* ADVANSYS_STATS */
2218
2219 /* If the result wraps when calculating tenths, return 0. */
2220 #define ASC_TENTHS(num, den) \
2221     (((10 * ((num)/(den))) > (((num) * 10)/(den))) ? \
2222     0 : ((((num) * 10)/(den)) - (10 * ((num)/(den)))))
2223
2224 /*
2225  * Display a message to the console.
2226  */
2227 #define ASC_PRINT(s) \
2228     { \
2229         printk("advansys: "); \
2230         printk(s); \
2231     }
2232
2233 #define ASC_PRINT1(s, a1) \
2234     { \
2235         printk("advansys: "); \
2236         printk((s), (a1)); \
2237     }
2238
2239 #define ASC_PRINT2(s, a1, a2) \
2240     { \
2241         printk("advansys: "); \
2242         printk((s), (a1), (a2)); \
2243     }
2244
2245 #define ASC_PRINT3(s, a1, a2, a3) \
2246     { \
2247         printk("advansys: "); \
2248         printk((s), (a1), (a2), (a3)); \
2249     }
2250
2251 #define ASC_PRINT4(s, a1, a2, a3, a4) \
2252     { \
2253         printk("advansys: "); \
2254         printk((s), (a1), (a2), (a3), (a4)); \
2255     }
2256
2257 #ifndef ADVANSYS_DEBUG
2258
2259 #define ASC_DBG(lvl, s...)
2260 #define ASC_DBG_PRT_SCSI_HOST(lvl, s)
2261 #define ASC_DBG_PRT_ASC_SCSI_Q(lvl, scsiqp)
2262 #define ASC_DBG_PRT_ADV_SCSI_REQ_Q(lvl, scsiqp)
2263 #define ASC_DBG_PRT_ASC_QDONE_INFO(lvl, qdone)
2264 #define ADV_DBG_PRT_ADV_SCSI_REQ_Q(lvl, scsiqp)
2265 #define ASC_DBG_PRT_HEX(lvl, name, start, length)
2266 #define ASC_DBG_PRT_CDB(lvl, cdb, len)
2267 #define ASC_DBG_PRT_SENSE(lvl, sense, len)
2268 #define ASC_DBG_PRT_INQUIRY(lvl, inq, len)
2269
2270 #else /* ADVANSYS_DEBUG */
2271
2272 /*
2273  * Debugging Message Levels:
2274  * 0: Errors Only
2275  * 1: High-Level Tracing
2276  * 2-N: Verbose Tracing
2277  */
2278
2279 #define ASC_DBG(lvl, format, arg...) {                                  \
2280         if (asc_dbglvl >= (lvl))                                        \
2281                 printk(KERN_DEBUG "%s: %s: " format, DRV_NAME,          \
2282                         __func__ , ## arg);                             \
2283 }
2284
2285 #define ASC_DBG_PRT_SCSI_HOST(lvl, s) \
2286     { \
2287         if (asc_dbglvl >= (lvl)) { \
2288             asc_prt_scsi_host(s); \
2289         } \
2290     }
2291
2292 #define ASC_DBG_PRT_ASC_SCSI_Q(lvl, scsiqp) \
2293     { \
2294         if (asc_dbglvl >= (lvl)) { \
2295             asc_prt_asc_scsi_q(scsiqp); \
2296         } \
2297     }
2298
2299 #define ASC_DBG_PRT_ASC_QDONE_INFO(lvl, qdone) \
2300     { \
2301         if (asc_dbglvl >= (lvl)) { \
2302             asc_prt_asc_qdone_info(qdone); \
2303         } \
2304     }
2305
2306 #define ASC_DBG_PRT_ADV_SCSI_REQ_Q(lvl, scsiqp) \
2307     { \
2308         if (asc_dbglvl >= (lvl)) { \
2309             asc_prt_adv_scsi_req_q(scsiqp); \
2310         } \
2311     }
2312
2313 #define ASC_DBG_PRT_HEX(lvl, name, start, length) \
2314     { \
2315         if (asc_dbglvl >= (lvl)) { \
2316             asc_prt_hex((name), (start), (length)); \
2317         } \
2318     }
2319
2320 #define ASC_DBG_PRT_CDB(lvl, cdb, len) \
2321         ASC_DBG_PRT_HEX((lvl), "CDB", (uchar *) (cdb), (len));
2322
2323 #define ASC_DBG_PRT_SENSE(lvl, sense, len) \
2324         ASC_DBG_PRT_HEX((lvl), "SENSE", (uchar *) (sense), (len));
2325
2326 #define ASC_DBG_PRT_INQUIRY(lvl, inq, len) \
2327         ASC_DBG_PRT_HEX((lvl), "INQUIRY", (uchar *) (inq), (len));
2328 #endif /* ADVANSYS_DEBUG */
2329
2330 #ifdef ADVANSYS_STATS
2331
2332 /* Per board statistics structure */
2333 struct asc_stats {
2334         /* Driver Entrypoint Statistics */
2335         ADV_DCNT queuecommand;  /* # calls to advansys_queuecommand() */
2336         ADV_DCNT reset;         /* # calls to advansys_eh_bus_reset() */
2337         ADV_DCNT biosparam;     /* # calls to advansys_biosparam() */
2338         ADV_DCNT interrupt;     /* # advansys_interrupt() calls */
2339         ADV_DCNT callback;      /* # calls to asc/adv_isr_callback() */
2340         ADV_DCNT done;          /* # calls to request's scsi_done function */
2341         ADV_DCNT build_error;   /* # asc/adv_build_req() ASC_ERROR returns. */
2342         ADV_DCNT adv_build_noreq;       /* # adv_build_req() adv_req_t alloc. fail. */
2343         ADV_DCNT adv_build_nosg;        /* # adv_build_req() adv_sgblk_t alloc. fail. */
2344         /* AscExeScsiQueue()/AdvExeScsiQueue() Statistics */
2345         ADV_DCNT exe_noerror;   /* # ASC_NOERROR returns. */
2346         ADV_DCNT exe_busy;      /* # ASC_BUSY returns. */
2347         ADV_DCNT exe_error;     /* # ASC_ERROR returns. */
2348         ADV_DCNT exe_unknown;   /* # unknown returns. */
2349         /* Data Transfer Statistics */
2350         ADV_DCNT xfer_cnt;      /* # I/O requests received */
2351         ADV_DCNT xfer_elem;     /* # scatter-gather elements */
2352         ADV_DCNT xfer_sect;     /* # 512-byte blocks */
2353 };
2354 #endif /* ADVANSYS_STATS */
2355
2356 /*
2357  * Structure allocated for each board.
2358  *
2359  * This structure is allocated by scsi_host_alloc() at the end
2360  * of the 'Scsi_Host' structure starting at the 'hostdata'
2361  * field. It is guaranteed to be allocated from DMA-able memory.
2362  */
2363 struct asc_board {
2364         struct device *dev;
2365         uint flags;             /* Board flags */
2366         unsigned int irq;
2367         union {
2368                 ASC_DVC_VAR asc_dvc_var;        /* Narrow board */
2369                 ADV_DVC_VAR adv_dvc_var;        /* Wide board */
2370         } dvc_var;
2371         union {
2372                 ASC_DVC_CFG asc_dvc_cfg;        /* Narrow board */
2373                 ADV_DVC_CFG adv_dvc_cfg;        /* Wide board */
2374         } dvc_cfg;
2375         ushort asc_n_io_port;   /* Number I/O ports. */
2376         ADV_SCSI_BIT_ID_TYPE init_tidmask;      /* Target init./valid mask */
2377         ushort reqcnt[ADV_MAX_TID + 1]; /* Starvation request count */
2378         ADV_SCSI_BIT_ID_TYPE queue_full;        /* Queue full mask */
2379         ushort queue_full_cnt[ADV_MAX_TID + 1]; /* Queue full count */
2380         union {
2381                 ASCEEP_CONFIG asc_eep;  /* Narrow EEPROM config. */
2382                 ADVEEP_3550_CONFIG adv_3550_eep;        /* 3550 EEPROM config. */
2383                 ADVEEP_38C0800_CONFIG adv_38C0800_eep;  /* 38C0800 EEPROM config. */
2384                 ADVEEP_38C1600_CONFIG adv_38C1600_eep;  /* 38C1600 EEPROM config. */
2385         } eep_config;
2386         ulong last_reset;       /* Saved last reset time */
2387         /* /proc/scsi/advansys/[0...] */
2388         char *prtbuf;           /* /proc print buffer */
2389 #ifdef ADVANSYS_STATS
2390         struct asc_stats asc_stats;     /* Board statistics */
2391 #endif                          /* ADVANSYS_STATS */
2392         /*
2393          * The following fields are used only for Narrow Boards.
2394          */
2395         uchar sdtr_data[ASC_MAX_TID + 1];       /* SDTR information */
2396         /*
2397          * The following fields are used only for Wide Boards.
2398          */
2399         void __iomem *ioremap_addr;     /* I/O Memory remap address. */
2400         ushort ioport;          /* I/O Port address. */
2401         adv_req_t *adv_reqp;    /* Request structures. */
2402         adv_sgblk_t *adv_sgblkp;        /* Scatter-gather structures. */
2403         ushort bios_signature;  /* BIOS Signature. */
2404         ushort bios_version;    /* BIOS Version. */
2405         ushort bios_codeseg;    /* BIOS Code Segment. */
2406         ushort bios_codelen;    /* BIOS Code Segment Length. */
2407 };
2408
2409 #define asc_dvc_to_board(asc_dvc) container_of(asc_dvc, struct asc_board, \
2410                                                         dvc_var.asc_dvc_var)
2411 #define adv_dvc_to_board(adv_dvc) container_of(adv_dvc, struct asc_board, \
2412                                                         dvc_var.adv_dvc_var)
2413 #define adv_dvc_to_pdev(adv_dvc) to_pci_dev(adv_dvc_to_board(adv_dvc)->dev)
2414
2415 #ifdef ADVANSYS_DEBUG
2416 static int asc_dbglvl = 3;
2417
2418 /*
2419  * asc_prt_asc_dvc_var()
2420  */
2421 static void asc_prt_asc_dvc_var(ASC_DVC_VAR *h)
2422 {
2423         printk("ASC_DVC_VAR at addr 0x%lx\n", (ulong)h);
2424
2425         printk(" iop_base 0x%x, err_code 0x%x, dvc_cntl 0x%x, bug_fix_cntl "
2426                "%d,\n", h->iop_base, h->err_code, h->dvc_cntl, h->bug_fix_cntl);
2427
2428         printk(" bus_type %d, init_sdtr 0x%x,\n", h->bus_type,
2429                 (unsigned)h->init_sdtr);
2430
2431         printk(" sdtr_done 0x%x, use_tagged_qng 0x%x, unit_not_ready 0x%x, "
2432                "chip_no 0x%x,\n", (unsigned)h->sdtr_done,
2433                (unsigned)h->use_tagged_qng, (unsigned)h->unit_not_ready,
2434                (unsigned)h->chip_no);
2435
2436         printk(" queue_full_or_busy 0x%x, start_motor 0x%x, scsi_reset_wait "
2437                "%u,\n", (unsigned)h->queue_full_or_busy,
2438                (unsigned)h->start_motor, (unsigned)h->scsi_reset_wait);
2439
2440         printk(" is_in_int %u, max_total_qng %u, cur_total_qng %u, "
2441                "in_critical_cnt %u,\n", (unsigned)h->is_in_int,
2442                (unsigned)h->max_total_qng, (unsigned)h->cur_total_qng,
2443                (unsigned)h->in_critical_cnt);
2444
2445         printk(" last_q_shortage %u, init_state 0x%x, no_scam 0x%x, "
2446                "pci_fix_asyn_xfer 0x%x,\n", (unsigned)h->last_q_shortage,
2447                (unsigned)h->init_state, (unsigned)h->no_scam,
2448                (unsigned)h->pci_fix_asyn_xfer);
2449
2450         printk(" cfg 0x%lx\n", (ulong)h->cfg);
2451 }
2452
2453 /*
2454  * asc_prt_asc_dvc_cfg()
2455  */
2456 static void asc_prt_asc_dvc_cfg(ASC_DVC_CFG *h)
2457 {
2458         printk("ASC_DVC_CFG at addr 0x%lx\n", (ulong)h);
2459
2460         printk(" can_tagged_qng 0x%x, cmd_qng_enabled 0x%x,\n",
2461                h->can_tagged_qng, h->cmd_qng_enabled);
2462         printk(" disc_enable 0x%x, sdtr_enable 0x%x,\n",
2463                h->disc_enable, h->sdtr_enable);
2464
2465         printk(" chip_scsi_id %d, isa_dma_speed %d, isa_dma_channel %d, "
2466                 "chip_version %d,\n", h->chip_scsi_id, h->isa_dma_speed,
2467                 h->isa_dma_channel, h->chip_version);
2468
2469         printk(" mcode_date 0x%x, mcode_version %d\n",
2470                 h->mcode_date, h->mcode_version);
2471 }
2472
2473 /*
2474  * asc_prt_adv_dvc_var()
2475  *
2476  * Display an ADV_DVC_VAR structure.
2477  */
2478 static void asc_prt_adv_dvc_var(ADV_DVC_VAR *h)
2479 {
2480         printk(" ADV_DVC_VAR at addr 0x%lx\n", (ulong)h);
2481
2482         printk("  iop_base 0x%lx, err_code 0x%x, ultra_able 0x%x\n",
2483                (ulong)h->iop_base, h->err_code, (unsigned)h->ultra_able);
2484
2485         printk("  sdtr_able 0x%x, wdtr_able 0x%x\n",
2486                (unsigned)h->sdtr_able, (unsigned)h->wdtr_able);
2487
2488         printk("  start_motor 0x%x, scsi_reset_wait 0x%x\n",
2489                (unsigned)h->start_motor, (unsigned)h->scsi_reset_wait);
2490
2491         printk("  max_host_qng %u, max_dvc_qng %u, carr_freelist 0x%lxn\n",
2492                (unsigned)h->max_host_qng, (unsigned)h->max_dvc_qng,
2493                (ulong)h->carr_freelist);
2494
2495         printk("  icq_sp 0x%lx, irq_sp 0x%lx\n",
2496                (ulong)h->icq_sp, (ulong)h->irq_sp);
2497
2498         printk("  no_scam 0x%x, tagqng_able 0x%x\n",
2499                (unsigned)h->no_scam, (unsigned)h->tagqng_able);
2500
2501         printk("  chip_scsi_id 0x%x, cfg 0x%lx\n",
2502                (unsigned)h->chip_scsi_id, (ulong)h->cfg);
2503 }
2504
2505 /*
2506  * asc_prt_adv_dvc_cfg()
2507  *
2508  * Display an ADV_DVC_CFG structure.
2509  */
2510 static void asc_prt_adv_dvc_cfg(ADV_DVC_CFG *h)
2511 {
2512         printk(" ADV_DVC_CFG at addr 0x%lx\n", (ulong)h);
2513
2514         printk("  disc_enable 0x%x, termination 0x%x\n",
2515                h->disc_enable, h->termination);
2516
2517         printk("  chip_version 0x%x, mcode_date 0x%x\n",
2518                h->chip_version, h->mcode_date);
2519
2520         printk("  mcode_version 0x%x, control_flag 0x%x\n",
2521                h->mcode_version, h->control_flag);
2522 }
2523
2524 /*
2525  * asc_prt_scsi_host()
2526  */
2527 static void asc_prt_scsi_host(struct Scsi_Host *s)
2528 {
2529         struct asc_board *boardp = shost_priv(s);
2530
2531         printk("Scsi_Host at addr 0x%p, device %s\n", s, dev_name(boardp->dev));
2532         printk(" host_busy %u, host_no %d, last_reset %d,\n",
2533                s->host_busy, s->host_no, (unsigned)s->last_reset);
2534
2535         printk(" base 0x%lx, io_port 0x%lx, irq %d,\n",
2536                (ulong)s->base, (ulong)s->io_port, boardp->irq);
2537
2538         printk(" dma_channel %d, this_id %d, can_queue %d,\n",
2539                s->dma_channel, s->this_id, s->can_queue);
2540
2541         printk(" cmd_per_lun %d, sg_tablesize %d, unchecked_isa_dma %d\n",
2542                s->cmd_per_lun, s->sg_tablesize, s->unchecked_isa_dma);
2543
2544         if (ASC_NARROW_BOARD(boardp)) {
2545                 asc_prt_asc_dvc_var(&boardp->dvc_var.asc_dvc_var);
2546                 asc_prt_asc_dvc_cfg(&boardp->dvc_cfg.asc_dvc_cfg);
2547         } else {
2548                 asc_prt_adv_dvc_var(&boardp->dvc_var.adv_dvc_var);
2549                 asc_prt_adv_dvc_cfg(&boardp->dvc_cfg.adv_dvc_cfg);
2550         }
2551 }
2552
2553 /*
2554  * asc_prt_hex()
2555  *
2556  * Print hexadecimal output in 4 byte groupings 32 bytes
2557  * or 8 double-words per line.
2558  */
2559 static void asc_prt_hex(char *f, uchar *s, int l)
2560 {
2561         int i;
2562         int j;
2563         int k;
2564         int m;
2565
2566         printk("%s: (%d bytes)\n", f, l);
2567
2568         for (i = 0; i < l; i += 32) {
2569
2570                 /* Display a maximum of 8 double-words per line. */
2571                 if ((k = (l - i) / 4) >= 8) {
2572                         k = 8;
2573                         m = 0;
2574                 } else {
2575                         m = (l - i) % 4;
2576                 }
2577
2578                 for (j = 0; j < k; j++) {
2579                         printk(" %2.2X%2.2X%2.2X%2.2X",
2580                                (unsigned)s[i + (j * 4)],
2581                                (unsigned)s[i + (j * 4) + 1],
2582                                (unsigned)s[i + (j * 4) + 2],
2583                                (unsigned)s[i + (j * 4) + 3]);
2584                 }
2585
2586                 switch (m) {
2587                 case 0:
2588                 default:
2589                         break;
2590                 case 1:
2591                         printk(" %2.2X", (unsigned)s[i + (j * 4)]);
2592                         break;
2593                 case 2:
2594                         printk(" %2.2X%2.2X",
2595                                (unsigned)s[i + (j * 4)],
2596                                (unsigned)s[i + (j * 4) + 1]);
2597                         break;
2598                 case 3:
2599                         printk(" %2.2X%2.2X%2.2X",
2600                                (unsigned)s[i + (j * 4) + 1],
2601                                (unsigned)s[i + (j * 4) + 2],
2602                                (unsigned)s[i + (j * 4) + 3]);
2603                         break;
2604                 }
2605
2606                 printk("\n");
2607         }
2608 }
2609
2610 /*
2611  * asc_prt_asc_scsi_q()
2612  */
2613 static void asc_prt_asc_scsi_q(ASC_SCSI_Q *q)
2614 {
2615         ASC_SG_HEAD *sgp;
2616         int i;
2617
2618         printk("ASC_SCSI_Q at addr 0x%lx\n", (ulong)q);
2619
2620         printk
2621             (" target_ix 0x%x, target_lun %u, srb_ptr 0x%lx, tag_code 0x%x,\n",
2622              q->q2.target_ix, q->q1.target_lun, (ulong)q->q2.srb_ptr,
2623              q->q2.tag_code);
2624
2625         printk
2626             (" data_addr 0x%lx, data_cnt %lu, sense_addr 0x%lx, sense_len %u,\n",
2627              (ulong)le32_to_cpu(q->q1.data_addr),
2628              (ulong)le32_to_cpu(q->q1.data_cnt),
2629              (ulong)le32_to_cpu(q->q1.sense_addr), q->q1.sense_len);
2630
2631         printk(" cdbptr 0x%lx, cdb_len %u, sg_head 0x%lx, sg_queue_cnt %u\n",
2632                (ulong)q->cdbptr, q->q2.cdb_len,
2633                (ulong)q->sg_head, q->q1.sg_queue_cnt);
2634
2635         if (q->sg_head) {
2636                 sgp = q->sg_head;
2637                 printk("ASC_SG_HEAD at addr 0x%lx\n", (ulong)sgp);
2638                 printk(" entry_cnt %u, queue_cnt %u\n", sgp->entry_cnt,
2639                        sgp->queue_cnt);
2640                 for (i = 0; i < sgp->entry_cnt; i++) {
2641                         printk(" [%u]: addr 0x%lx, bytes %lu\n",
2642                                i, (ulong)le32_to_cpu(sgp->sg_list[i].addr),
2643                                (ulong)le32_to_cpu(sgp->sg_list[i].bytes));
2644                 }
2645
2646         }
2647 }
2648
2649 /*
2650  * asc_prt_asc_qdone_info()
2651  */
2652 static void asc_prt_asc_qdone_info(ASC_QDONE_INFO *q)
2653 {
2654         printk("ASC_QDONE_INFO at addr 0x%lx\n", (ulong)q);
2655         printk(" srb_ptr 0x%lx, target_ix %u, cdb_len %u, tag_code %u,\n",
2656                (ulong)q->d2.srb_ptr, q->d2.target_ix, q->d2.cdb_len,
2657                q->d2.tag_code);
2658         printk
2659             (" done_stat 0x%x, host_stat 0x%x, scsi_stat 0x%x, scsi_msg 0x%x\n",
2660              q->d3.done_stat, q->d3.host_stat, q->d3.scsi_stat, q->d3.scsi_msg);
2661 }
2662
2663 /*
2664  * asc_prt_adv_sgblock()
2665  *
2666  * Display an ADV_SG_BLOCK structure.
2667  */
2668 static void asc_prt_adv_sgblock(int sgblockno, ADV_SG_BLOCK *b)
2669 {
2670         int i;
2671
2672         printk(" ASC_SG_BLOCK at addr 0x%lx (sgblockno %d)\n",
2673                (ulong)b, sgblockno);
2674         printk("  sg_cnt %u, sg_ptr 0x%lx\n",
2675                b->sg_cnt, (ulong)le32_to_cpu(b->sg_ptr));
2676         BUG_ON(b->sg_cnt > NO_OF_SG_PER_BLOCK);
2677         if (b->sg_ptr != 0)
2678                 BUG_ON(b->sg_cnt != NO_OF_SG_PER_BLOCK);
2679         for (i = 0; i < b->sg_cnt; i++) {
2680                 printk("  [%u]: sg_addr 0x%lx, sg_count 0x%lx\n",
2681                        i, (ulong)b->sg_list[i].sg_addr,
2682                        (ulong)b->sg_list[i].sg_count);
2683         }
2684 }
2685
2686 /*
2687  * asc_prt_adv_scsi_req_q()
2688  *
2689  * Display an ADV_SCSI_REQ_Q structure.
2690  */
2691 static void asc_prt_adv_scsi_req_q(ADV_SCSI_REQ_Q *q)
2692 {
2693         int sg_blk_cnt;
2694         struct asc_sg_block *sg_ptr;
2695
2696         printk("ADV_SCSI_REQ_Q at addr 0x%lx\n", (ulong)q);
2697
2698         printk("  target_id %u, target_lun %u, srb_ptr 0x%lx, a_flag 0x%x\n",
2699                q->target_id, q->target_lun, (ulong)q->srb_ptr, q->a_flag);
2700
2701         printk("  cntl 0x%x, data_addr 0x%lx, vdata_addr 0x%lx\n",
2702                q->cntl, (ulong)le32_to_cpu(q->data_addr), (ulong)q->vdata_addr);
2703
2704         printk("  data_cnt %lu, sense_addr 0x%lx, sense_len %u,\n",
2705                (ulong)le32_to_cpu(q->data_cnt),
2706                (ulong)le32_to_cpu(q->sense_addr), q->sense_len);
2707
2708         printk
2709             ("  cdb_len %u, done_status 0x%x, host_status 0x%x, scsi_status 0x%x\n",
2710              q->cdb_len, q->done_status, q->host_status, q->scsi_status);
2711
2712         printk("  sg_working_ix 0x%x, target_cmd %u\n",
2713                q->sg_working_ix, q->target_cmd);
2714
2715         printk("  scsiq_rptr 0x%lx, sg_real_addr 0x%lx, sg_list_ptr 0x%lx\n",
2716                (ulong)le32_to_cpu(q->scsiq_rptr),
2717                (ulong)le32_to_cpu(q->sg_real_addr), (ulong)q->sg_list_ptr);
2718
2719         /* Display the request's ADV_SG_BLOCK structures. */
2720         if (q->sg_list_ptr != NULL) {
2721                 sg_blk_cnt = 0;
2722                 while (1) {
2723                         /*
2724                          * 'sg_ptr' is a physical address. Convert it to a virtual
2725                          * address by indexing 'sg_blk_cnt' into the virtual address
2726                          * array 'sg_list_ptr'.
2727                          *
2728                          * XXX - Assumes all SG physical blocks are virtually contiguous.
2729                          */
2730                         sg_ptr =
2731                             &(((ADV_SG_BLOCK *)(q->sg_list_ptr))[sg_blk_cnt]);
2732                         asc_prt_adv_sgblock(sg_blk_cnt, sg_ptr);
2733                         if (sg_ptr->sg_ptr == 0) {
2734                                 break;
2735                         }
2736                         sg_blk_cnt++;
2737                 }
2738         }
2739 }
2740 #endif /* ADVANSYS_DEBUG */
2741
2742 /*
2743  * The advansys chip/microcode contains a 32-bit identifier for each command
2744  * known as the 'srb'.  I don't know what it stands for.  The driver used
2745  * to encode the scsi_cmnd pointer by calling virt_to_bus and retrieve it
2746  * with bus_to_virt.  Now the driver keeps a per-host map of integers to
2747  * pointers.  It auto-expands when full, unless it can't allocate memory.
2748  * Note that an srb of 0 is treated specially by the chip/firmware, hence
2749  * the return of i+1 in this routine, and the corresponding subtraction in
2750  * the inverse routine.
2751  */
2752 #define BAD_SRB 0
2753 static u32 advansys_ptr_to_srb(struct asc_dvc_var *asc_dvc, void *ptr)
2754 {
2755         int i;
2756         void **new_ptr;
2757
2758         for (i = 0; i < asc_dvc->ptr_map_count; i++) {
2759                 if (!asc_dvc->ptr_map[i])
2760                         goto out;
2761         }
2762
2763         if (asc_dvc->ptr_map_count == 0)
2764                 asc_dvc->ptr_map_count = 1;
2765         else
2766                 asc_dvc->ptr_map_count *= 2;
2767
2768         new_ptr = krealloc(asc_dvc->ptr_map,
2769                         asc_dvc->ptr_map_count * sizeof(void *), GFP_ATOMIC);
2770         if (!new_ptr)
2771                 return BAD_SRB;
2772         asc_dvc->ptr_map = new_ptr;
2773  out:
2774         ASC_DBG(3, "Putting ptr %p into array offset %d\n", ptr, i);
2775         asc_dvc->ptr_map[i] = ptr;
2776         return i + 1;
2777 }
2778
2779 static void * advansys_srb_to_ptr(struct asc_dvc_var *asc_dvc, u32 srb)
2780 {
2781         void *ptr;
2782
2783         srb--;
2784         if (srb >= asc_dvc->ptr_map_count) {
2785                 printk("advansys: bad SRB %u, max %u\n", srb,
2786                                                         asc_dvc->ptr_map_count);
2787                 return NULL;
2788         }
2789         ptr = asc_dvc->ptr_map[srb];
2790         asc_dvc->ptr_map[srb] = NULL;
2791         ASC_DBG(3, "Returning ptr %p from array offset %d\n", ptr, srb);
2792         return ptr;
2793 }
2794
2795 /*
2796  * advansys_info()
2797  *
2798  * Return suitable for printing on the console with the argument
2799  * adapter's configuration information.
2800  *
2801  * Note: The information line should not exceed ASC_INFO_SIZE bytes,
2802  * otherwise the static 'info' array will be overrun.
2803  */
2804 static const char *advansys_info(struct Scsi_Host *shost)
2805 {
2806         static char info[ASC_INFO_SIZE];
2807         struct asc_board *boardp = shost_priv(shost);
2808         ASC_DVC_VAR *asc_dvc_varp;
2809         ADV_DVC_VAR *adv_dvc_varp;
2810         char *busname;
2811         char *widename = NULL;
2812
2813         if (ASC_NARROW_BOARD(boardp)) {
2814                 asc_dvc_varp = &boardp->dvc_var.asc_dvc_var;
2815                 ASC_DBG(1, "begin\n");
2816                 if (asc_dvc_varp->bus_type & ASC_IS_ISA) {
2817                         if ((asc_dvc_varp->bus_type & ASC_IS_ISAPNP) ==
2818                             ASC_IS_ISAPNP) {
2819                                 busname = "ISA PnP";
2820                         } else {
2821                                 busname = "ISA";
2822                         }
2823                         sprintf(info,
2824                                 "AdvanSys SCSI %s: %s: IO 0x%lX-0x%lX, IRQ 0x%X, DMA 0x%X",
2825                                 ASC_VERSION, busname,
2826                                 (ulong)shost->io_port,
2827                                 (ulong)shost->io_port + ASC_IOADR_GAP - 1,
2828                                 boardp->irq, shost->dma_channel);
2829                 } else {
2830                         if (asc_dvc_varp->bus_type & ASC_IS_VL) {
2831                                 busname = "VL";
2832                         } else if (asc_dvc_varp->bus_type & ASC_IS_EISA) {
2833                                 busname = "EISA";
2834                         } else if (asc_dvc_varp->bus_type & ASC_IS_PCI) {
2835                                 if ((asc_dvc_varp->bus_type & ASC_IS_PCI_ULTRA)
2836                                     == ASC_IS_PCI_ULTRA) {
2837                                         busname = "PCI Ultra";
2838                                 } else {
2839                                         busname = "PCI";
2840                                 }
2841                         } else {
2842                                 busname = "?";
2843                                 shost_printk(KERN_ERR, shost, "unknown bus "
2844                                         "type %d\n", asc_dvc_varp->bus_type);
2845                         }
2846                         sprintf(info,
2847                                 "AdvanSys SCSI %s: %s: IO 0x%lX-0x%lX, IRQ 0x%X",
2848                                 ASC_VERSION, busname, (ulong)shost->io_port,
2849                                 (ulong)shost->io_port + ASC_IOADR_GAP - 1,
2850                                 boardp->irq);
2851                 }
2852         } else {
2853                 /*
2854                  * Wide Adapter Information
2855                  *
2856                  * Memory-mapped I/O is used instead of I/O space to access
2857                  * the adapter, but display the I/O Port range. The Memory
2858                  * I/O address is displayed through the driver /proc file.
2859                  */
2860                 adv_dvc_varp = &boardp->dvc_var.adv_dvc_var;
2861                 if (adv_dvc_varp->chip_type == ADV_CHIP_ASC3550) {
2862                         widename = "Ultra-Wide";
2863                 } else if (adv_dvc_varp->chip_type == ADV_CHIP_ASC38C0800) {
2864                         widename = "Ultra2-Wide";
2865                 } else {
2866                         widename = "Ultra3-Wide";
2867                 }
2868                 sprintf(info,
2869                         "AdvanSys SCSI %s: PCI %s: PCIMEM 0x%lX-0x%lX, IRQ 0x%X",
2870                         ASC_VERSION, widename, (ulong)adv_dvc_varp->iop_base,
2871                         (ulong)adv_dvc_varp->iop_base + boardp->asc_n_io_port - 1, boardp->irq);
2872         }
2873         BUG_ON(strlen(info) >= ASC_INFO_SIZE);
2874         ASC_DBG(1, "end\n");
2875         return info;
2876 }
2877
2878 #ifdef CONFIG_PROC_FS
2879 /*
2880  * asc_prt_line()
2881  *
2882  * If 'cp' is NULL print to the console, otherwise print to a buffer.
2883  *
2884  * Return 0 if printing to the console, otherwise return the number of
2885  * bytes written to the buffer.
2886  *
2887  * Note: If any single line is greater than ASC_PRTLINE_SIZE bytes the stack
2888  * will be corrupted. 's[]' is defined to be ASC_PRTLINE_SIZE bytes.
2889  */
2890 static int asc_prt_line(char *buf, int buflen, char *fmt, ...)
2891 {
2892         va_list args;
2893         int ret;
2894         char s[ASC_PRTLINE_SIZE];
2895
2896         va_start(args, fmt);
2897         ret = vsprintf(s, fmt, args);
2898         BUG_ON(ret >= ASC_PRTLINE_SIZE);
2899         if (buf == NULL) {
2900                 (void)printk(s);
2901                 ret = 0;
2902         } else {
2903                 ret = min(buflen, ret);
2904                 memcpy(buf, s, ret);
2905         }
2906         va_end(args);
2907         return ret;
2908 }
2909
2910 /*
2911  * asc_prt_board_devices()
2912  *
2913  * Print driver information for devices attached to the board.
2914  *
2915  * Note: no single line should be greater than ASC_PRTLINE_SIZE,
2916  * cf. asc_prt_line().
2917  *
2918  * Return the number of characters copied into 'cp'. No more than
2919  * 'cplen' characters will be copied to 'cp'.
2920  */
2921 static int asc_prt_board_devices(struct Scsi_Host *shost, char *cp, int cplen)
2922 {
2923         struct asc_board *boardp = shost_priv(shost);
2924         int leftlen;
2925         int totlen;
2926         int len;
2927         int chip_scsi_id;
2928         int i;
2929
2930         leftlen = cplen;
2931         totlen = len = 0;
2932
2933         len = asc_prt_line(cp, leftlen,
2934                            "\nDevice Information for AdvanSys SCSI Host %d:\n",
2935                            shost->host_no);
2936         ASC_PRT_NEXT();
2937
2938         if (ASC_NARROW_BOARD(boardp)) {
2939                 chip_scsi_id = boardp->dvc_cfg.asc_dvc_cfg.chip_scsi_id;
2940         } else {
2941                 chip_scsi_id = boardp->dvc_var.adv_dvc_var.chip_scsi_id;
2942         }
2943
2944         len = asc_prt_line(cp, leftlen, "Target IDs Detected:");
2945         ASC_PRT_NEXT();
2946         for (i = 0; i <= ADV_MAX_TID; i++) {
2947                 if (boardp->init_tidmask & ADV_TID_TO_TIDMASK(i)) {
2948                         len = asc_prt_line(cp, leftlen, " %X,", i);
2949                         ASC_PRT_NEXT();
2950                 }
2951         }
2952         len = asc_prt_line(cp, leftlen, " (%X=Host Adapter)\n", chip_scsi_id);
2953         ASC_PRT_NEXT();
2954
2955         return totlen;
2956 }
2957
2958 /*
2959  * Display Wide Board BIOS Information.
2960  */
2961 static int asc_prt_adv_bios(struct Scsi_Host *shost, char *cp, int cplen)
2962 {
2963         struct asc_board *boardp = shost_priv(shost);
2964         int leftlen;
2965         int totlen;
2966         int len;
2967         ushort major, minor, letter;
2968
2969         leftlen = cplen;
2970         totlen = len = 0;
2971
2972         len = asc_prt_line(cp, leftlen, "\nROM BIOS Version: ");
2973         ASC_PRT_NEXT();
2974
2975         /*
2976          * If the BIOS saved a valid signature, then fill in
2977          * the BIOS code segment base address.
2978          */
2979         if (boardp->bios_signature != 0x55AA) {
2980                 len = asc_prt_line(cp, leftlen, "Disabled or Pre-3.1\n");
2981                 ASC_PRT_NEXT();
2982                 len = asc_prt_line(cp, leftlen,
2983                                    "BIOS either disabled or Pre-3.1. If it is pre-3.1, then a newer version\n");
2984                 ASC_PRT_NEXT();
2985                 len = asc_prt_line(cp, leftlen,
2986                                    "can be found at the ConnectCom FTP site: ftp://ftp.connectcom.net/pub\n");
2987                 ASC_PRT_NEXT();
2988         } else {
2989                 major = (boardp->bios_version >> 12) & 0xF;
2990                 minor = (boardp->bios_version >> 8) & 0xF;
2991                 letter = (boardp->bios_version & 0xFF);
2992
2993                 len = asc_prt_line(cp, leftlen, "%d.%d%c\n",
2994                                    major, minor,
2995                                    letter >= 26 ? '?' : letter + 'A');
2996                 ASC_PRT_NEXT();
2997
2998                 /*
2999                  * Current available ROM BIOS release is 3.1I for UW
3000                  * and 3.2I for U2W. This code doesn't differentiate
3001                  * UW and U2W boards.
3002                  */
3003                 if (major < 3 || (major <= 3 && minor < 1) ||
3004                     (major <= 3 && minor <= 1 && letter < ('I' - 'A'))) {
3005                         len = asc_prt_line(cp, leftlen,
3006                                            "Newer version of ROM BIOS is available at the ConnectCom FTP site:\n");
3007                         ASC_PRT_NEXT();
3008                         len = asc_prt_line(cp, leftlen,
3009                                            "ftp://ftp.connectcom.net/pub\n");
3010                         ASC_PRT_NEXT();
3011                 }
3012         }
3013
3014         return totlen;
3015 }
3016
3017 /*
3018  * Add serial number to information bar if signature AAh
3019  * is found in at bit 15-9 (7 bits) of word 1.
3020  *
3021  * Serial Number consists fo 12 alpha-numeric digits.
3022  *
3023  *       1 - Product type (A,B,C,D..)  Word0: 15-13 (3 bits)
3024  *       2 - MFG Location (A,B,C,D..)  Word0: 12-10 (3 bits)
3025  *     3-4 - Product ID (0-99)         Word0: 9-0 (10 bits)
3026  *       5 - Product revision (A-J)    Word0:  "         "
3027  *
3028  *           Signature                 Word1: 15-9 (7 bits)
3029  *       6 - Year (0-9)                Word1: 8-6 (3 bits) & Word2: 15 (1 bit)
3030  *     7-8 - Week of the year (1-52)   Word1: 5-0 (6 bits)
3031  *
3032  *    9-12 - Serial Number (A001-Z999) Word2: 14-0 (15 bits)
3033  *
3034  * Note 1: Only production cards will have a serial number.
3035  *
3036  * Note 2: Signature is most significant 7 bits (0xFE).
3037  *
3038  * Returns ASC_TRUE if serial number found, otherwise returns ASC_FALSE.
3039  */
3040 static int asc_get_eeprom_string(ushort *serialnum, uchar *cp)
3041 {
3042         ushort w, num;
3043
3044         if ((serialnum[1] & 0xFE00) != ((ushort)0xAA << 8)) {
3045                 return ASC_FALSE;
3046         } else {
3047                 /*
3048                  * First word - 6 digits.
3049                  */
3050                 w = serialnum[0];
3051
3052                 /* Product type - 1st digit. */
3053                 if ((*cp = 'A' + ((w & 0xE000) >> 13)) == 'H') {
3054                         /* Product type is P=Prototype */
3055                         *cp += 0x8;
3056                 }
3057                 cp++;
3058
3059                 /* Manufacturing location - 2nd digit. */
3060                 *cp++ = 'A' + ((w & 0x1C00) >> 10);
3061
3062                 /* Product ID - 3rd, 4th digits. */
3063                 num = w & 0x3FF;
3064                 *cp++ = '0' + (num / 100);
3065                 num %= 100;
3066                 *cp++ = '0' + (num / 10);
3067
3068                 /* Product revision - 5th digit. */
3069                 *cp++ = 'A' + (num % 10);
3070
3071                 /*
3072                  * Second word
3073                  */
3074                 w = serialnum[1];
3075
3076                 /*
3077                  * Year - 6th digit.
3078                  *
3079                  * If bit 15 of third word is set, then the
3080                  * last digit of the year is greater than 7.
3081                  */
3082                 if (serialnum[2] & 0x8000) {
3083                         *cp++ = '8' + ((w & 0x1C0) >> 6);
3084                 } else {
3085                         *cp++ = '0' + ((w & 0x1C0) >> 6);
3086                 }
3087
3088                 /* Week of year - 7th, 8th digits. */
3089                 num = w & 0x003F;
3090                 *cp++ = '0' + num / 10;
3091                 num %= 10;
3092                 *cp++ = '0' + num;
3093
3094                 /*
3095                  * Third word
3096                  */
3097                 w = serialnum[2] & 0x7FFF;
3098
3099                 /* Serial number - 9th digit. */
3100                 *cp++ = 'A' + (w / 1000);
3101
3102                 /* 10th, 11th, 12th digits. */
3103                 num = w % 1000;
3104                 *cp++ = '0' + num / 100;
3105                 num %= 100;
3106                 *cp++ = '0' + num / 10;
3107                 num %= 10;
3108                 *cp++ = '0' + num;
3109
3110                 *cp = '\0';     /* Null Terminate the string. */
3111                 return ASC_TRUE;
3112         }
3113 }
3114
3115 /*
3116  * asc_prt_asc_board_eeprom()
3117  *
3118  * Print board EEPROM configuration.
3119  *
3120  * Note: no single line should be greater than ASC_PRTLINE_SIZE,
3121  * cf. asc_prt_line().
3122  *
3123  * Return the number of characters copied into 'cp'. No more than
3124  * 'cplen' characters will be copied to 'cp'.
3125  */
3126 static int asc_prt_asc_board_eeprom(struct Scsi_Host *shost, char *cp, int cplen)
3127 {
3128         struct asc_board *boardp = shost_priv(shost);
3129         ASC_DVC_VAR *asc_dvc_varp;
3130         int leftlen;
3131         int totlen;
3132         int len;
3133         ASCEEP_CONFIG *ep;
3134         int i;
3135 #ifdef CONFIG_ISA
3136         int isa_dma_speed[] = { 10, 8, 7, 6, 5, 4, 3, 2 };
3137 #endif /* CONFIG_ISA */
3138         uchar serialstr[13];
3139
3140         asc_dvc_varp = &boardp->dvc_var.asc_dvc_var;
3141         ep = &boardp->eep_config.asc_eep;
3142
3143         leftlen = cplen;
3144         totlen = len = 0;
3145
3146         len = asc_prt_line(cp, leftlen,
3147                            "\nEEPROM Settings for AdvanSys SCSI Host %d:\n",
3148                            shost->host_no);
3149         ASC_PRT_NEXT();
3150
3151         if (asc_get_eeprom_string((ushort *)&ep->adapter_info[0], serialstr)
3152             == ASC_TRUE) {
3153                 len =
3154                     asc_prt_line(cp, leftlen, " Serial Number: %s\n",
3155                                  serialstr);
3156                 ASC_PRT_NEXT();
3157         } else {
3158                 if (ep->adapter_info[5] == 0xBB) {
3159                         len = asc_prt_line(cp, leftlen,
3160                                            " Default Settings Used for EEPROM-less Adapter.\n");
3161                         ASC_PRT_NEXT();
3162                 } else {
3163                         len = asc_prt_line(cp, leftlen,
3164                                            " Serial Number Signature Not Present.\n");
3165                         ASC_PRT_NEXT();
3166                 }
3167         }
3168
3169         len = asc_prt_line(cp, leftlen,
3170                            " Host SCSI ID: %u, Host Queue Size: %u, Device Queue Size: %u\n",
3171                            ASC_EEP_GET_CHIP_ID(ep), ep->max_total_qng,
3172                            ep->max_tag_qng);
3173         ASC_PRT_NEXT();
3174
3175         len = asc_prt_line(cp, leftlen,
3176                            " cntl 0x%x, no_scam 0x%x\n", ep->cntl, ep->no_scam);
3177         ASC_PRT_NEXT();
3178
3179         len = asc_prt_line(cp, leftlen, " Target ID:           ");
3180         ASC_PRT_NEXT();
3181         for (i = 0; i <= ASC_MAX_TID; i++) {
3182                 len = asc_prt_line(cp, leftlen, " %d", i);
3183                 ASC_PRT_NEXT();
3184         }
3185         len = asc_prt_line(cp, leftlen, "\n");
3186         ASC_PRT_NEXT();
3187
3188         len = asc_prt_line(cp, leftlen, " Disconnects:         ");
3189         ASC_PRT_NEXT();
3190         for (i = 0; i <= ASC_MAX_TID; i++) {
3191                 len = asc_prt_line(cp, leftlen, " %c",
3192                                    (ep->
3193                                     disc_enable & ADV_TID_TO_TIDMASK(i)) ? 'Y' :
3194                                    'N');
3195                 ASC_PRT_NEXT();
3196         }
3197         len = asc_prt_line(cp, leftlen, "\n");
3198         ASC_PRT_NEXT();
3199
3200         len = asc_prt_line(cp, leftlen, " Command Queuing:     ");
3201         ASC_PRT_NEXT();
3202         for (i = 0; i <= ASC_MAX_TID; i++) {
3203                 len = asc_prt_line(cp, leftlen, " %c",
3204                                    (ep->
3205                                     use_cmd_qng & ADV_TID_TO_TIDMASK(i)) ? 'Y' :
3206                                    'N');
3207                 ASC_PRT_NEXT();
3208         }
3209         len = asc_prt_line(cp, leftlen, "\n");
3210         ASC_PRT_NEXT();
3211
3212         len = asc_prt_line(cp, leftlen, " Start Motor:         ");
3213         ASC_PRT_NEXT();
3214         for (i = 0; i <= ASC_MAX_TID; i++) {
3215                 len = asc_prt_line(cp, leftlen, " %c",
3216                                    (ep->
3217                                     start_motor & ADV_TID_TO_TIDMASK(i)) ? 'Y' :
3218                                    'N');
3219                 ASC_PRT_NEXT();
3220         }
3221         len = asc_prt_line(cp, leftlen, "\n");
3222         ASC_PRT_NEXT();
3223
3224         len = asc_prt_line(cp, leftlen, " Synchronous Transfer:");
3225         ASC_PRT_NEXT();
3226         for (i = 0; i <= ASC_MAX_TID; i++) {
3227                 len = asc_prt_line(cp, leftlen, " %c",
3228                                    (ep->
3229                                     init_sdtr & ADV_TID_TO_TIDMASK(i)) ? 'Y' :
3230                                    'N');
3231                 ASC_PRT_NEXT();
3232         }
3233         len = asc_prt_line(cp, leftlen, "\n");
3234         ASC_PRT_NEXT();
3235
3236 #ifdef CONFIG_ISA
3237         if (asc_dvc_varp->bus_type & ASC_IS_ISA) {
3238                 len = asc_prt_line(cp, leftlen,
3239                                    " Host ISA DMA speed:   %d MB/S\n",
3240                                    isa_dma_speed[ASC_EEP_GET_DMA_SPD(ep)]);
3241                 ASC_PRT_NEXT();
3242         }
3243 #endif /* CONFIG_ISA */
3244
3245         return totlen;
3246 }
3247
3248 /*
3249  * asc_prt_adv_board_eeprom()
3250  *
3251  * Print board EEPROM configuration.
3252  *
3253  * Note: no single line should be greater than ASC_PRTLINE_SIZE,
3254  * cf. asc_prt_line().
3255  *
3256  * Return the number of characters copied into 'cp'. No more than
3257  * 'cplen' characters will be copied to 'cp'.
3258  */
3259 static int asc_prt_adv_board_eeprom(struct Scsi_Host *shost, char *cp, int cplen)
3260 {
3261         struct asc_board *boardp = shost_priv(shost);
3262         ADV_DVC_VAR *adv_dvc_varp;
3263         int leftlen;
3264         int totlen;
3265         int len;
3266         int i;
3267         char *termstr;
3268         uchar serialstr[13];
3269         ADVEEP_3550_CONFIG *ep_3550 = NULL;
3270         ADVEEP_38C0800_CONFIG *ep_38C0800 = NULL;
3271         ADVEEP_38C1600_CONFIG *ep_38C1600 = NULL;
3272         ushort word;
3273         ushort *wordp;
3274         ushort sdtr_speed = 0;
3275
3276         adv_dvc_varp = &boardp->dvc_var.adv_dvc_var;
3277         if (adv_dvc_varp->chip_type == ADV_CHIP_ASC3550) {
3278                 ep_3550 = &boardp->eep_config.adv_3550_eep;
3279         } else if (adv_dvc_varp->chip_type == ADV_CHIP_ASC38C0800) {
3280                 ep_38C0800 = &boardp->eep_config.adv_38C0800_eep;
3281         } else {
3282                 ep_38C1600 = &boardp->eep_config.adv_38C1600_eep;
3283         }
3284
3285         leftlen = cplen;
3286         totlen = len = 0;
3287
3288         len = asc_prt_line(cp, leftlen,
3289                            "\nEEPROM Settings for AdvanSys SCSI Host %d:\n",
3290                            shost->host_no);
3291         ASC_PRT_NEXT();
3292
3293         if (adv_dvc_varp->chip_type == ADV_CHIP_ASC3550) {
3294                 wordp = &ep_3550->serial_number_word1;
3295         } else if (adv_dvc_varp->chip_type == ADV_CHIP_ASC38C0800) {
3296                 wordp = &ep_38C0800->serial_number_word1;
3297         } else {
3298                 wordp = &ep_38C1600->serial_number_word1;
3299         }
3300
3301         if (asc_get_eeprom_string(wordp, serialstr) == ASC_TRUE) {
3302                 len =
3303                     asc_prt_line(cp, leftlen, " Serial Number: %s\n",
3304                                  serialstr);
3305                 ASC_PRT_NEXT();
3306         } else {
3307                 len = asc_prt_line(cp, leftlen,
3308                                    " Serial Number Signature Not Present.\n");
3309                 ASC_PRT_NEXT();
3310         }
3311
3312         if (adv_dvc_varp->chip_type == ADV_CHIP_ASC3550) {
3313                 len = asc_prt_line(cp, leftlen,
3314                                    " Host SCSI ID: %u, Host Queue Size: %u, Device Queue Size: %u\n",
3315                                    ep_3550->adapter_scsi_id,
3316                                    ep_3550->max_host_qng, ep_3550->max_dvc_qng);
3317                 ASC_PRT_NEXT();
3318         } else if (adv_dvc_varp->chip_type == ADV_CHIP_ASC38C0800) {
3319                 len = asc_prt_line(cp, leftlen,
3320                                    " Host SCSI ID: %u, Host Queue Size: %u, Device Queue Size: %u\n",
3321                                    ep_38C0800->adapter_scsi_id,
3322                                    ep_38C0800->max_host_qng,
3323                                    ep_38C0800->max_dvc_qng);
3324                 ASC_PRT_NEXT();
3325         } else {
3326                 len = asc_prt_line(cp, leftlen,
3327                                    " Host SCSI ID: %u, Host Queue Size: %u, Device Queue Size: %u\n",
3328                                    ep_38C1600->adapter_scsi_id,
3329                                    ep_38C1600->max_host_qng,
3330                                    ep_38C1600->max_dvc_qng);
3331                 ASC_PRT_NEXT();
3332         }
3333         if (adv_dvc_varp->chip_type == ADV_CHIP_ASC3550) {
3334                 word = ep_3550->termination;
3335         } else if (adv_dvc_varp->chip_type == ADV_CHIP_ASC38C0800) {
3336                 word = ep_38C0800->termination_lvd;
3337         } else {
3338                 word = ep_38C1600->termination_lvd;
3339         }
3340         switch (word) {
3341         case 1:
3342                 termstr = "Low Off/High Off";
3343                 break;
3344         case 2:
3345                 termstr = "Low Off/High On";
3346                 break;
3347         case 3:
3348                 termstr = "Low On/High On";
3349                 break;
3350         default:
3351         case 0:
3352                 termstr = "Automatic";
3353                 break;
3354         }
3355
3356         if (adv_dvc_varp->chip_type == ADV_CHIP_ASC3550) {
3357                 len = asc_prt_line(cp, leftlen,
3358                                    " termination: %u (%s), bios_ctrl: 0x%x\n",
3359                                    ep_3550->termination, termstr,
3360                                    ep_3550->bios_ctrl);
3361                 ASC_PRT_NEXT();
3362         } else if (adv_dvc_varp->chip_type == ADV_CHIP_ASC38C0800) {
3363                 len = asc_prt_line(cp, leftlen,
3364                                    " termination: %u (%s), bios_ctrl: 0x%x\n",
3365                                    ep_38C0800->termination_lvd, termstr,
3366                                    ep_38C0800->bios_ctrl);
3367                 ASC_PRT_NEXT();
3368         } else {
3369                 len = asc_prt_line(cp, leftlen,
3370                                    " termination: %u (%s), bios_ctrl: 0x%x\n",
3371                                    ep_38C1600->termination_lvd, termstr,
3372                                    ep_38C1600->bios_ctrl);
3373                 ASC_PRT_NEXT();
3374         }
3375
3376         len = asc_prt_line(cp, leftlen, " Target ID:           ");
3377         ASC_PRT_NEXT();
3378         for (i = 0; i <= ADV_MAX_TID; i++) {
3379                 len = asc_prt_line(cp, leftlen, " %X", i);
3380                 ASC_PRT_NEXT();
3381         }
3382         len = asc_prt_line(cp, leftlen, "\n");
3383         ASC_PRT_NEXT();
3384
3385         if (adv_dvc_varp->chip_type == ADV_CHIP_ASC3550) {
3386                 word = ep_3550->disc_enable;
3387         } else if (adv_dvc_varp->chip_type == ADV_CHIP_ASC38C0800) {
3388                 word = ep_38C0800->disc_enable;
3389         } else {
3390                 word = ep_38C1600->disc_enable;
3391         }
3392         len = asc_prt_line(cp, leftlen, " Disconnects:         ");
3393         ASC_PRT_NEXT();
3394         for (i = 0; i <= ADV_MAX_TID; i++) {
3395                 len = asc_prt_line(cp, leftlen, " %c",
3396                                    (word & ADV_TID_TO_TIDMASK(i)) ? 'Y' : 'N');
3397                 ASC_PRT_NEXT();
3398         }
3399         len = asc_prt_line(cp, leftlen, "\n");
3400         ASC_PRT_NEXT();
3401
3402         if (adv_dvc_varp->chip_type == ADV_CHIP_ASC3550) {
3403                 word = ep_3550->tagqng_able;
3404         } else if (adv_dvc_varp->chip_type == ADV_CHIP_ASC38C0800) {
3405                 word = ep_38C0800->tagqng_able;
3406         } else {
3407                 word = ep_38C1600->tagqng_able;
3408         }
3409         len = asc_prt_line(cp, leftlen, " Command Queuing:     ");
3410         ASC_PRT_NEXT();
3411         for (i = 0; i <= ADV_MAX_TID; i++) {
3412                 len = asc_prt_line(cp, leftlen, " %c",
3413                                    (word & ADV_TID_TO_TIDMASK(i)) ? 'Y' : 'N');
3414                 ASC_PRT_NEXT();
3415         }
3416         len = asc_prt_line(cp, leftlen, "\n");
3417         ASC_PRT_NEXT();
3418
3419         if (adv_dvc_varp->chip_type == ADV_CHIP_ASC3550) {
3420                 word = ep_3550->start_motor;
3421         } else if (adv_dvc_varp->chip_type == ADV_CHIP_ASC38C0800) {
3422                 word = ep_38C0800->start_motor;
3423         } else {
3424                 word = ep_38C1600->start_motor;
3425         }
3426         len = asc_prt_line(cp, leftlen, " Start Motor:         ");
3427         ASC_PRT_NEXT();
3428         for (i = 0; i <= ADV_MAX_TID; i++) {
3429                 len = asc_prt_line(cp, leftlen, " %c",
3430                                    (word & ADV_TID_TO_TIDMASK(i)) ? 'Y' : 'N');
3431                 ASC_PRT_NEXT();
3432         }
3433         len = asc_prt_line(cp, leftlen, "\n");
3434         ASC_PRT_NEXT();
3435
3436         if (adv_dvc_varp->chip_type == ADV_CHIP_ASC3550) {
3437                 len = asc_prt_line(cp, leftlen, " Synchronous Transfer:");
3438                 ASC_PRT_NEXT();
3439                 for (i = 0; i <= ADV_MAX_TID; i++) {
3440                         len = asc_prt_line(cp, leftlen, " %c",
3441                                            (ep_3550->
3442                                             sdtr_able & ADV_TID_TO_TIDMASK(i)) ?
3443                                            'Y' : 'N');
3444                         ASC_PRT_NEXT();
3445                 }
3446                 len = asc_prt_line(cp, leftlen, "\n");
3447                 ASC_PRT_NEXT();
3448         }
3449
3450         if (adv_dvc_varp->chip_type == ADV_CHIP_ASC3550) {
3451                 len = asc_prt_line(cp, leftlen, " Ultra Transfer:      ");
3452                 ASC_PRT_NEXT();
3453                 for (i = 0; i <= ADV_MAX_TID; i++) {
3454                         len = asc_prt_line(cp, leftlen, " %c",
3455                                            (ep_3550->
3456                                             ultra_able & ADV_TID_TO_TIDMASK(i))
3457                                            ? 'Y' : 'N');
3458                         ASC_PRT_NEXT();
3459                 }
3460                 len = asc_prt_line(cp, leftlen, "\n");
3461                 ASC_PRT_NEXT();
3462         }
3463
3464         if (adv_dvc_varp->chip_type == ADV_CHIP_ASC3550) {
3465                 word = ep_3550->wdtr_able;
3466         } else if (adv_dvc_varp->chip_type == ADV_CHIP_ASC38C0800) {
3467                 word = ep_38C0800->wdtr_able;
3468         } else {
3469                 word = ep_38C1600->wdtr_able;
3470         }
3471         len = asc_prt_line(cp, leftlen, " Wide Transfer:       ");
3472         ASC_PRT_NEXT();
3473         for (i = 0; i <= ADV_MAX_TID; i++) {
3474                 len = asc_prt_line(cp, leftlen, " %c",
3475                                    (word & ADV_TID_TO_TIDMASK(i)) ? 'Y' : 'N');
3476                 ASC_PRT_NEXT();
3477         }
3478         len = asc_prt_line(cp, leftlen, "\n");
3479         ASC_PRT_NEXT();
3480
3481         if (adv_dvc_varp->chip_type == ADV_CHIP_ASC38C0800 ||
3482             adv_dvc_varp->chip_type == ADV_CHIP_ASC38C1600) {
3483                 len = asc_prt_line(cp, leftlen,
3484                                    " Synchronous Transfer Speed (Mhz):\n  ");
3485                 ASC_PRT_NEXT();
3486                 for (i = 0; i <= ADV_MAX_TID; i++) {
3487                         char *speed_str;
3488
3489                         if (i == 0) {
3490                                 sdtr_speed = adv_dvc_varp->sdtr_speed1;
3491                         } else if (i == 4) {
3492                                 sdtr_speed = adv_dvc_varp->sdtr_speed2;
3493                         } else if (i == 8) {
3494                                 sdtr_speed = adv_dvc_varp->sdtr_speed3;
3495                         } else if (i == 12) {
3496                                 sdtr_speed = adv_dvc_varp->sdtr_speed4;
3497                         }
3498                         switch (sdtr_speed & ADV_MAX_TID) {
3499                         case 0:
3500                                 speed_str = "Off";
3501                                 break;
3502                         case 1:
3503                                 speed_str = "  5";
3504                                 break;
3505                         case 2:
3506                                 speed_str = " 10";
3507                                 break;
3508                         case 3:
3509                                 speed_str = " 20";
3510                                 break;
3511                         case 4:
3512                                 speed_str = " 40";
3513                                 break;
3514                         case 5:
3515                                 speed_str = " 80";
3516                                 break;
3517                         default:
3518                                 speed_str = "Unk";
3519                                 break;
3520                         }
3521                         len = asc_prt_line(cp, leftlen, "%X:%s ", i, speed_str);
3522                         ASC_PRT_NEXT();
3523                         if (i == 7) {
3524                                 len = asc_prt_line(cp, leftlen, "\n  ");
3525                                 ASC_PRT_NEXT();
3526                         }
3527                         sdtr_speed >>= 4;
3528                 }
3529                 len = asc_prt_line(cp, leftlen, "\n");
3530                 ASC_PRT_NEXT();
3531         }
3532
3533         return totlen;
3534 }
3535
3536 /*
3537  * asc_prt_driver_conf()
3538  *
3539  * Note: no single line should be greater than ASC_PRTLINE_SIZE,
3540  * cf. asc_prt_line().
3541  *
3542  * Return the number of characters copied into 'cp'. No more than
3543  * 'cplen' characters will be copied to 'cp'.
3544  */
3545 static int asc_prt_driver_conf(struct Scsi_Host *shost, char *cp, int cplen)
3546 {
3547         struct asc_board *boardp = shost_priv(shost);
3548         int leftlen;
3549         int totlen;
3550         int len;
3551         int chip_scsi_id;
3552
3553         leftlen = cplen;
3554         totlen = len = 0;
3555
3556         len = asc_prt_line(cp, leftlen,
3557                            "\nLinux Driver Configuration and Information for AdvanSys SCSI Host %d:\n",
3558                            shost->host_no);
3559         ASC_PRT_NEXT();
3560
3561         len = asc_prt_line(cp, leftlen,
3562                            " host_busy %u, last_reset %u, max_id %u, max_lun %u, max_channel %u\n",
3563                            shost->host_busy, shost->last_reset, shost->max_id,
3564                            shost->max_lun, shost->max_channel);
3565         ASC_PRT_NEXT();
3566
3567         len = asc_prt_line(cp, leftlen,
3568                            " unique_id %d, can_queue %d, this_id %d, sg_tablesize %u, cmd_per_lun %u\n",
3569                            shost->unique_id, shost->can_queue, shost->this_id,
3570                            shost->sg_tablesize, shost->cmd_per_lun);
3571         ASC_PRT_NEXT();
3572
3573         len = asc_prt_line(cp, leftlen,
3574                            " unchecked_isa_dma %d, use_clustering %d\n",
3575                            shost->unchecked_isa_dma, shost->use_clustering);
3576         ASC_PRT_NEXT();
3577
3578         len = asc_prt_line(cp, leftlen,
3579                            " flags 0x%x, last_reset 0x%x, jiffies 0x%x, asc_n_io_port 0x%x\n",
3580                            boardp->flags, boardp->last_reset, jiffies,
3581                            boardp->asc_n_io_port);
3582         ASC_PRT_NEXT();
3583
3584         len = asc_prt_line(cp, leftlen, " io_port 0x%x\n", shost->io_port);
3585         ASC_PRT_NEXT();
3586
3587         if (ASC_NARROW_BOARD(boardp)) {
3588                 chip_scsi_id = boardp->dvc_cfg.asc_dvc_cfg.chip_scsi_id;
3589         } else {
3590                 chip_scsi_id = boardp->dvc_var.adv_dvc_var.chip_scsi_id;
3591         }
3592
3593         return totlen;
3594 }
3595
3596 /*
3597  * asc_prt_asc_board_info()
3598  *
3599  * Print dynamic board configuration information.
3600  *
3601  * Note: no single line should be greater than ASC_PRTLINE_SIZE,
3602  * cf. asc_prt_line().
3603  *
3604  * Return the number of characters copied into 'cp'. No more than
3605  * 'cplen' characters will be copied to 'cp'.
3606  */
3607 static int asc_prt_asc_board_info(struct Scsi_Host *shost, char *cp, int cplen)
3608 {
3609         struct asc_board *boardp = shost_priv(shost);
3610         int chip_scsi_id;
3611         int leftlen;
3612         int totlen;
3613         int len;
3614         ASC_DVC_VAR *v;
3615         ASC_DVC_CFG *c;
3616         int i;
3617         int renegotiate = 0;
3618
3619         v = &boardp->dvc_var.asc_dvc_var;
3620         c = &boardp->dvc_cfg.asc_dvc_cfg;
3621         chip_scsi_id = c->chip_scsi_id;
3622
3623         leftlen = cplen;
3624         totlen = len = 0;
3625
3626         len = asc_prt_line(cp, leftlen,
3627                            "\nAsc Library Configuration and Statistics for AdvanSys SCSI Host %d:\n",
3628                            shost->host_no);
3629         ASC_PRT_NEXT();
3630
3631         len = asc_prt_line(cp, leftlen, " chip_version %u, mcode_date 0x%x, "
3632                            "mcode_version 0x%x, err_code %u\n",
3633                            c->chip_version, c->mcode_date, c->mcode_version,
3634                            v->err_code);
3635         ASC_PRT_NEXT();
3636
3637         /* Current number of commands waiting for the host. */
3638         len = asc_prt_line(cp, leftlen,
3639                            " Total Command Pending: %d\n", v->cur_total_qng);
3640         ASC_PRT_NEXT();
3641
3642         len = asc_prt_line(cp, leftlen, " Command Queuing:");
3643         ASC_PRT_NEXT();
3644         for (i = 0; i <= ASC_MAX_TID; i++) {
3645                 if ((chip_scsi_id == i) ||
3646                     ((boardp->init_tidmask & ADV_TID_TO_TIDMASK(i)) == 0)) {
3647                         continue;
3648                 }
3649                 len = asc_prt_line(cp, leftlen, " %X:%c",
3650                                    i,
3651                                    (v->
3652                                     use_tagged_qng & ADV_TID_TO_TIDMASK(i)) ?
3653                                    'Y' : 'N');
3654                 ASC_PRT_NEXT();
3655         }
3656         len = asc_prt_line(cp, leftlen, "\n");
3657         ASC_PRT_NEXT();
3658
3659         /* Current number of commands waiting for a device. */
3660         len = asc_prt_line(cp, leftlen, " Command Queue Pending:");
3661         ASC_PRT_NEXT();
3662         for (i = 0; i <= ASC_MAX_TID; i++) {
3663                 if ((chip_scsi_id == i) ||
3664                     ((boardp->init_tidmask & ADV_TID_TO_TIDMASK(i)) == 0)) {
3665                         continue;
3666                 }
3667                 len = asc_prt_line(cp, leftlen, " %X:%u", i, v->cur_dvc_qng[i]);
3668                 ASC_PRT_NEXT();
3669         }
3670         len = asc_prt_line(cp, leftlen, "\n");
3671         ASC_PRT_NEXT();
3672
3673         /* Current limit on number of commands that can be sent to a device. */
3674         len = asc_prt_line(cp, leftlen, " Command Queue Limit:");
3675         ASC_PRT_NEXT();
3676         for (i = 0; i <= ASC_MAX_TID; i++) {
3677                 if ((chip_scsi_id == i) ||
3678                     ((boardp->init_tidmask & ADV_TID_TO_TIDMASK(i)) == 0)) {
3679                         continue;
3680                 }
3681                 len = asc_prt_line(cp, leftlen, " %X:%u", i, v->max_dvc_qng[i]);
3682                 ASC_PRT_NEXT();
3683         }
3684         len = asc_prt_line(cp, leftlen, "\n");
3685         ASC_PRT_NEXT();
3686
3687         /* Indicate whether the device has returned queue full status. */
3688         len = asc_prt_line(cp, leftlen, " Command Queue Full:");
3689         ASC_PRT_NEXT();
3690         for (i = 0; i <= ASC_MAX_TID; i++) {
3691                 if ((chip_scsi_id == i) ||
3692                     ((boardp->init_tidmask & ADV_TID_TO_TIDMASK(i)) == 0)) {
3693                         continue;
3694                 }
3695                 if (boardp->queue_full & ADV_TID_TO_TIDMASK(i)) {
3696                         len = asc_prt_line(cp, leftlen, " %X:Y-%d",
3697                                            i, boardp->queue_full_cnt[i]);
3698                 } else {
3699                         len = asc_prt_line(cp, leftlen, " %X:N", i);
3700                 }
3701                 ASC_PRT_NEXT();
3702         }
3703         len = asc_prt_line(cp, leftlen, "\n");
3704         ASC_PRT_NEXT();
3705
3706         len = asc_prt_line(cp, leftlen, " Synchronous Transfer:");
3707         ASC_PRT_NEXT();
3708         for (i = 0; i <= ASC_MAX_TID; i++) {
3709                 if ((chip_scsi_id == i) ||
3710                     ((boardp->init_tidmask & ADV_TID_TO_TIDMASK(i)) == 0)) {
3711                         continue;
3712                 }
3713                 len = asc_prt_line(cp, leftlen, " %X:%c",
3714                                    i,
3715                                    (v->
3716                                     sdtr_done & ADV_TID_TO_TIDMASK(i)) ? 'Y' :
3717                                    'N');
3718                 ASC_PRT_NEXT();
3719         }
3720         len = asc_prt_line(cp, leftlen, "\n");
3721         ASC_PRT_NEXT();
3722
3723         for (i = 0; i <= ASC_MAX_TID; i++) {
3724                 uchar syn_period_ix;
3725
3726                 if ((chip_scsi_id == i) ||
3727                     ((boardp->init_tidmask & ADV_TID_TO_TIDMASK(i)) == 0) ||
3728                     ((v->init_sdtr & ADV_TID_TO_TIDMASK(i)) == 0)) {
3729                         continue;
3730                 }
3731
3732                 len = asc_prt_line(cp, leftlen, "  %X:", i);
3733                 ASC_PRT_NEXT();
3734
3735                 if ((boardp->sdtr_data[i] & ASC_SYN_MAX_OFFSET) == 0) {
3736                         len = asc_prt_line(cp, leftlen, " Asynchronous");
3737                         ASC_PRT_NEXT();
3738                 } else {
3739                         syn_period_ix =
3740                             (boardp->sdtr_data[i] >> 4) & (v->max_sdtr_index -
3741                                                            1);
3742
3743                         len = asc_prt_line(cp, leftlen,
3744                                            " Transfer Period Factor: %d (%d.%d Mhz),",
3745                                            v->sdtr_period_tbl[syn_period_ix],
3746                                            250 /
3747                                            v->sdtr_period_tbl[syn_period_ix],
3748                                            ASC_TENTHS(250,
3749                                                       v->
3750                                                       sdtr_period_tbl
3751                                                       [syn_period_ix]));
3752                         ASC_PRT_NEXT();
3753
3754                         len = asc_prt_line(cp, leftlen, " REQ/ACK Offset: %d",
3755                                            boardp->
3756                                            sdtr_data[i] & ASC_SYN_MAX_OFFSET);
3757                         ASC_PRT_NEXT();
3758                 }
3759
3760                 if ((v->sdtr_done & ADV_TID_TO_TIDMASK(i)) == 0) {
3761                         len = asc_prt_line(cp, leftlen, "*\n");
3762                         renegotiate = 1;
3763                 } else {
3764                         len = asc_prt_line(cp, leftlen, "\n");
3765                 }
3766                 ASC_PRT_NEXT();
3767         }
3768
3769         if (renegotiate) {
3770                 len = asc_prt_line(cp, leftlen,
3771                                    " * = Re-negotiation pending before next command.\n");
3772                 ASC_PRT_NEXT();
3773         }
3774
3775         return totlen;
3776 }
3777
3778 /*
3779  * asc_prt_adv_board_info()
3780  *
3781  * Print dynamic board configuration information.
3782  *
3783  * Note: no single line should be greater than ASC_PRTLINE_SIZE,
3784  * cf. asc_prt_line().
3785  *
3786  * Return the number of characters copied into 'cp'. No more than
3787  * 'cplen' characters will be copied to 'cp'.
3788  */
3789 static int asc_prt_adv_board_info(struct Scsi_Host *shost, char *cp, int cplen)
3790 {
3791         struct asc_board *boardp = shost_priv(shost);
3792         int leftlen;
3793         int totlen;
3794         int len;
3795         int i;
3796         ADV_DVC_VAR *v;
3797         ADV_DVC_CFG *c;
3798         AdvPortAddr iop_base;
3799         ushort chip_scsi_id;
3800         ushort lramword;
3801         uchar lrambyte;
3802         ushort tagqng_able;
3803         ushort sdtr_able, wdtr_able;
3804         ushort wdtr_done, sdtr_done;
3805         ushort period = 0;
3806         int renegotiate = 0;
3807
3808         v = &boardp->dvc_var.adv_dvc_var;
3809         c = &boardp->dvc_cfg.adv_dvc_cfg;
3810         iop_base = v->iop_base;
3811         chip_scsi_id = v->chip_scsi_id;
3812
3813         leftlen = cplen;
3814         totlen = len = 0;
3815
3816         len = asc_prt_line(cp, leftlen,
3817                            "\nAdv Library Configuration and Statistics for AdvanSys SCSI Host %d:\n",
3818                            shost->host_no);
3819         ASC_PRT_NEXT();
3820
3821         len = asc_prt_line(cp, leftlen,
3822                            " iop_base 0x%lx, cable_detect: %X, err_code %u\n",
3823                            v->iop_base,
3824                            AdvReadWordRegister(iop_base,
3825                                                IOPW_SCSI_CFG1) & CABLE_DETECT,
3826                            v->err_code);
3827         ASC_PRT_NEXT();
3828
3829         len = asc_prt_line(cp, leftlen, " chip_version %u, mcode_date 0x%x, "
3830                            "mcode_version 0x%x\n", c->chip_version,
3831                            c->mcode_date, c->mcode_version);
3832         ASC_PRT_NEXT();
3833
3834         AdvReadWordLram(iop_base, ASC_MC_TAGQNG_ABLE, tagqng_able);
3835         len = asc_prt_line(cp, leftlen, " Queuing Enabled:");
3836         ASC_PRT_NEXT();
3837         for (i = 0; i <= ADV_MAX_TID; i++) {
3838                 if ((chip_scsi_id == i) ||
3839                     ((boardp->init_tidmask & ADV_TID_TO_TIDMASK(i)) == 0)) {
3840                         continue;
3841                 }
3842
3843                 len = asc_prt_line(cp, leftlen, " %X:%c",
3844                                    i,
3845                                    (tagqng_able & ADV_TID_TO_TIDMASK(i)) ? 'Y' :
3846                                    'N');
3847                 ASC_PRT_NEXT();
3848         }
3849         len = asc_prt_line(cp, leftlen, "\n");
3850         ASC_PRT_NEXT();
3851
3852         len = asc_prt_line(cp, leftlen, " Queue Limit:");
3853         ASC_PRT_NEXT();
3854         for (i = 0; i <= ADV_MAX_TID; i++) {
3855                 if ((chip_scsi_id == i) ||
3856                     ((boardp->init_tidmask & ADV_TID_TO_TIDMASK(i)) == 0)) {
3857                         continue;
3858                 }
3859
3860                 AdvReadByteLram(iop_base, ASC_MC_NUMBER_OF_MAX_CMD + i,
3861                                 lrambyte);
3862
3863                 len = asc_prt_line(cp, leftlen, " %X:%d", i, lrambyte);
3864                 ASC_PRT_NEXT();
3865         }
3866         len = asc_prt_line(cp, leftlen, "\n");
3867         ASC_PRT_NEXT();
3868
3869         len = asc_prt_line(cp, leftlen, " Command Pending:");
3870         ASC_PRT_NEXT();
3871         for (i = 0; i <= ADV_MAX_TID; i++) {
3872                 if ((chip_scsi_id == i) ||
3873                     ((boardp->init_tidmask & ADV_TID_TO_TIDMASK(i)) == 0)) {
3874                         continue;
3875                 }
3876
3877                 AdvReadByteLram(iop_base, ASC_MC_NUMBER_OF_QUEUED_CMD + i,
3878                                 lrambyte);
3879
3880                 len = asc_prt_line(cp, leftlen, " %X:%d", i, lrambyte);
3881                 ASC_PRT_NEXT();
3882         }
3883         len = asc_prt_line(cp, leftlen, "\n");
3884         ASC_PRT_NEXT();
3885
3886         AdvReadWordLram(iop_base, ASC_MC_WDTR_ABLE, wdtr_able);
3887         len = asc_prt_line(cp, leftlen, " Wide Enabled:");
3888         ASC_PRT_NEXT();
3889         for (i = 0; i <= ADV_MAX_TID; i++) {
3890                 if ((chip_scsi_id == i) ||
3891                     ((boardp->init_tidmask & ADV_TID_TO_TIDMASK(i)) == 0)) {
3892                         continue;
3893                 }
3894
3895                 len = asc_prt_line(cp, leftlen, " %X:%c",
3896                                    i,
3897                                    (wdtr_able & ADV_TID_TO_TIDMASK(i)) ? 'Y' :
3898                                    'N');
3899                 ASC_PRT_NEXT();
3900         }
3901         len = asc_prt_line(cp, leftlen, "\n");
3902         ASC_PRT_NEXT();
3903
3904         AdvReadWordLram(iop_base, ASC_MC_WDTR_DONE, wdtr_done);
3905         len = asc_prt_line(cp, leftlen, " Transfer Bit Width:");
3906         ASC_PRT_NEXT();
3907         for (i = 0; i <= ADV_MAX_TID; i++) {
3908                 if ((chip_scsi_id == i) ||
3909                     ((boardp->init_tidmask & ADV_TID_TO_TIDMASK(i)) == 0)) {
3910                         continue;
3911                 }
3912
3913                 AdvReadWordLram(iop_base,
3914                                 ASC_MC_DEVICE_HSHK_CFG_TABLE + (2 * i),
3915                                 lramword);
3916
3917                 len = asc_prt_line(cp, leftlen, " %X:%d",
3918                                    i, (lramword & 0x8000) ? 16 : 8);
3919                 ASC_PRT_NEXT();
3920
3921                 if ((wdtr_able & ADV_TID_TO_TIDMASK(i)) &&
3922                     (wdtr_done & ADV_TID_TO_TIDMASK(i)) == 0) {
3923                         len = asc_prt_line(cp, leftlen, "*");
3924                         ASC_PRT_NEXT();
3925                         renegotiate = 1;
3926                 }
3927         }
3928         len = asc_prt_line(cp, leftlen, "\n");
3929         ASC_PRT_NEXT();
3930
3931         AdvReadWordLram(iop_base, ASC_MC_SDTR_ABLE, sdtr_able);
3932         len = asc_prt_line(cp, leftlen, " Synchronous Enabled:");
3933         ASC_PRT_NEXT();
3934         for (i = 0; i <= ADV_MAX_TID; i++) {
3935                 if ((chip_scsi_id == i) ||
3936                     ((boardp->init_tidmask & ADV_TID_TO_TIDMASK(i)) == 0)) {
3937                         continue;
3938                 }
3939
3940                 len = asc_prt_line(cp, leftlen, " %X:%c",
3941                                    i,
3942                                    (sdtr_able & ADV_TID_TO_TIDMASK(i)) ? 'Y' :
3943                                    'N');
3944                 ASC_PRT_NEXT();
3945         }
3946         len = asc_prt_line(cp, leftlen, "\n");
3947         ASC_PRT_NEXT();
3948
3949         AdvReadWordLram(iop_base, ASC_MC_SDTR_DONE, sdtr_done);
3950         for (i = 0; i <= ADV_MAX_TID; i++) {
3951
3952                 AdvReadWordLram(iop_base,
3953                                 ASC_MC_DEVICE_HSHK_CFG_TABLE + (2 * i),
3954                                 lramword);
3955                 lramword &= ~0x8000;
3956
3957                 if ((chip_scsi_id == i) ||
3958                     ((boardp->init_tidmask & ADV_TID_TO_TIDMASK(i)) == 0) ||
3959                     ((sdtr_able & ADV_TID_TO_TIDMASK(i)) == 0)) {
3960                         continue;
3961                 }
3962
3963                 len = asc_prt_line(cp, leftlen, "  %X:", i);
3964                 ASC_PRT_NEXT();
3965
3966                 if ((lramword & 0x1F) == 0) {   /* Check for REQ/ACK Offset 0. */
3967                         len = asc_prt_line(cp, leftlen, " Asynchronous");
3968                         ASC_PRT_NEXT();
3969                 } else {
3970                         len =
3971                             asc_prt_line(cp, leftlen,
3972                                          " Transfer Period Factor: ");
3973                         ASC_PRT_NEXT();
3974
3975                         if ((lramword & 0x1F00) == 0x1100) {    /* 80 Mhz */
3976                                 len =
3977                                     asc_prt_line(cp, leftlen, "9 (80.0 Mhz),");
3978                                 ASC_PRT_NEXT();
3979                         } else if ((lramword & 0x1F00) == 0x1000) {     /* 40 Mhz */
3980                                 len =
3981                                     asc_prt_line(cp, leftlen, "10 (40.0 Mhz),");
3982                                 ASC_PRT_NEXT();
3983                         } else {        /* 20 Mhz or below. */
3984
3985                                 period = (((lramword >> 8) * 25) + 50) / 4;
3986
3987                                 if (period == 0) {      /* Should never happen. */
3988                                         len =
3989                                             asc_prt_line(cp, leftlen,
3990                                                          "%d (? Mhz), ");
3991                                         ASC_PRT_NEXT();
3992                                 } else {
3993                                         len = asc_prt_line(cp, leftlen,
3994                                                            "%d (%d.%d Mhz),",
3995                                                            period, 250 / period,
3996                                                            ASC_TENTHS(250,
3997                                                                       period));
3998                                         ASC_PRT_NEXT();
3999                                 }
4000                         }
4001
4002                         len = asc_prt_line(cp, leftlen, " REQ/ACK Offset: %d",
4003                                            lramword & 0x1F);
4004                         ASC_PRT_NEXT();
4005                 }
4006
4007                 if ((sdtr_done & ADV_TID_TO_TIDMASK(i)) == 0) {
4008                         len = asc_prt_line(cp, leftlen, "*\n");
4009                         renegotiate = 1;
4010                 } else {
4011                         len = asc_prt_line(cp, leftlen, "\n");
4012                 }
4013                 ASC_PRT_NEXT();
4014         }
4015
4016         if (renegotiate) {
4017                 len = asc_prt_line(cp, leftlen,
4018                                    " * = Re-negotiation pending before next command.\n");
4019                 ASC_PRT_NEXT();
4020         }
4021
4022         return totlen;
4023 }
4024
4025 /*
4026  * asc_proc_copy()
4027  *
4028  * Copy proc information to a read buffer taking into account the current
4029  * read offset in the file and the remaining space in the read buffer.
4030  */
4031 static int
4032 asc_proc_copy(off_t advoffset, off_t offset, char *curbuf, int leftlen,
4033               char *cp, int cplen)
4034 {
4035         int cnt = 0;
4036
4037         ASC_DBG(2, "offset %d, advoffset %d, cplen %d\n",
4038                  (unsigned)offset, (unsigned)advoffset, cplen);
4039         if (offset <= advoffset) {
4040                 /* Read offset below current offset, copy everything. */
4041                 cnt = min(cplen, leftlen);
4042                 ASC_DBG(2, "curbuf 0x%lx, cp 0x%lx, cnt %d\n",
4043                          (ulong)curbuf, (ulong)cp, cnt);
4044                 memcpy(curbuf, cp, cnt);
4045         } else if (offset < advoffset + cplen) {
4046                 /* Read offset within current range, partial copy. */
4047                 cnt = (advoffset + cplen) - offset;
4048                 cp = (cp + cplen) - cnt;
4049                 cnt = min(cnt, leftlen);
4050                 ASC_DBG(2, "curbuf 0x%lx, cp 0x%lx, cnt %d\n",
4051                          (ulong)curbuf, (ulong)cp, cnt);
4052                 memcpy(curbuf, cp, cnt);
4053         }
4054         return cnt;
4055 }
4056
4057 #ifdef ADVANSYS_STATS
4058 /*
4059  * asc_prt_board_stats()
4060  *
4061  * Note: no single line should be greater than ASC_PRTLINE_SIZE,
4062  * cf. asc_prt_line().
4063  *
4064  * Return the number of characters copied into 'cp'. No more than
4065  * 'cplen' characters will be copied to 'cp'.
4066  */
4067 static int asc_prt_board_stats(struct Scsi_Host *shost, char *cp, int cplen)
4068 {
4069         struct asc_board *boardp = shost_priv(shost);
4070         struct asc_stats *s = &boardp->asc_stats;
4071
4072         int leftlen = cplen;
4073         int len, totlen = 0;
4074
4075         len = asc_prt_line(cp, leftlen,
4076                            "\nLinux Driver Statistics for AdvanSys SCSI Host %d:\n",
4077                            shost->host_no);
4078         ASC_PRT_NEXT();
4079
4080         len = asc_prt_line(cp, leftlen,
4081                            " queuecommand %lu, reset %lu, biosparam %lu, interrupt %lu\n",
4082                            s->queuecommand, s->reset, s->biosparam,
4083                            s->interrupt);
4084         ASC_PRT_NEXT();
4085
4086         len = asc_prt_line(cp, leftlen,
4087                            " callback %lu, done %lu, build_error %lu, build_noreq %lu, build_nosg %lu\n",
4088                            s->callback, s->done, s->build_error,
4089                            s->adv_build_noreq, s->adv_build_nosg);
4090         ASC_PRT_NEXT();
4091
4092         len = asc_prt_line(cp, leftlen,
4093                            " exe_noerror %lu, exe_busy %lu, exe_error %lu, exe_unknown %lu\n",
4094                            s->exe_noerror, s->exe_busy, s->exe_error,
4095                            s->exe_unknown);
4096         ASC_PRT_NEXT();
4097
4098         /*
4099          * Display data transfer statistics.
4100          */
4101         if (s->xfer_cnt > 0) {
4102                 len = asc_prt_line(cp, leftlen, " xfer_cnt %lu, xfer_elem %lu, ",
4103                                    s->xfer_cnt, s->xfer_elem);
4104                 ASC_PRT_NEXT();
4105
4106                 len = asc_prt_line(cp, leftlen, "xfer_bytes %lu.%01lu kb\n",
4107                                    s->xfer_sect / 2, ASC_TENTHS(s->xfer_sect, 2));
4108                 ASC_PRT_NEXT();
4109
4110                 /* Scatter gather transfer statistics */
4111                 len = asc_prt_line(cp, leftlen, " avg_num_elem %lu.%01lu, ",
4112                                    s->xfer_elem / s->xfer_cnt,
4113                                    ASC_TENTHS(s->xfer_elem, s->xfer_cnt));
4114                 ASC_PRT_NEXT();
4115
4116                 len = asc_prt_line(cp, leftlen, "avg_elem_size %lu.%01lu kb, ",
4117                                    (s->xfer_sect / 2) / s->xfer_elem,
4118                                    ASC_TENTHS((s->xfer_sect / 2), s->xfer_elem));
4119                 ASC_PRT_NEXT();
4120
4121                 len = asc_prt_line(cp, leftlen, "avg_xfer_size %lu.%01lu kb\n",
4122                                    (s->xfer_sect / 2) / s->xfer_cnt,
4123                                    ASC_TENTHS((s->xfer_sect / 2), s->xfer_cnt));
4124                 ASC_PRT_NEXT();
4125         }
4126
4127         return totlen;
4128 }
4129 #endif /* ADVANSYS_STATS */
4130
4131 /*
4132  * advansys_proc_info() - /proc/scsi/advansys/{0,1,2,3,...}
4133  *
4134  * *buffer: I/O buffer
4135  * **start: if inout == FALSE pointer into buffer where user read should start
4136  * offset: current offset into a /proc/scsi/advansys/[0...] file
4137  * length: length of buffer
4138  * hostno: Scsi_Host host_no
4139  * inout: TRUE - user is writing; FALSE - user is reading
4140  *
4141  * Return the number of bytes read from or written to a
4142  * /proc/scsi/advansys/[0...] file.
4143  *
4144  * Note: This function uses the per board buffer 'prtbuf' which is
4145  * allocated when the board is initialized in advansys_detect(). The
4146  * buffer is ASC_PRTBUF_SIZE bytes. The function asc_proc_copy() is
4147  * used to write to the buffer. The way asc_proc_copy() is written
4148  * if 'prtbuf' is too small it will not be overwritten. Instead the
4149  * user just won't get all the available statistics.
4150  */
4151 static int
4152 advansys_proc_info(struct Scsi_Host *shost, char *buffer, char **start,
4153                    off_t offset, int length, int inout)
4154 {
4155         struct asc_board *boardp = shost_priv(shost);
4156         char *cp;
4157         int cplen;
4158         int cnt;
4159         int totcnt;
4160         int leftlen;
4161         char *curbuf;
4162         off_t advoffset;
4163
4164         ASC_DBG(1, "begin\n");
4165
4166         /*
4167          * User write not supported.
4168          */
4169         if (inout == TRUE)
4170                 return -ENOSYS;
4171
4172         /*
4173          * User read of /proc/scsi/advansys/[0...] file.
4174          */
4175
4176         /* Copy read data starting at the beginning of the buffer. */
4177         *start = buffer;
4178         curbuf = buffer;
4179         advoffset = 0;
4180         totcnt = 0;
4181         leftlen = length;
4182
4183         /*
4184          * Get board configuration information.
4185          *
4186          * advansys_info() returns the board string from its own static buffer.
4187          */
4188         cp = (char *)advansys_info(shost);
4189         strcat(cp, "\n");
4190         cplen = strlen(cp);
4191         /* Copy board information. */
4192         cnt = asc_proc_copy(advoffset, offset, curbuf, leftlen, cp, cplen);
4193         totcnt += cnt;
4194         leftlen -= cnt;
4195         if (leftlen == 0) {
4196                 ASC_DBG(1, "totcnt %d\n", totcnt);
4197                 return totcnt;
4198         }
4199         advoffset += cplen;
4200         curbuf += cnt;
4201
4202         /*
4203          * Display Wide Board BIOS Information.
4204          */
4205         if (!ASC_NARROW_BOARD(boardp)) {
4206                 cp = boardp->prtbuf;
4207                 cplen = asc_prt_adv_bios(shost, cp, ASC_PRTBUF_SIZE);
4208                 BUG_ON(cplen >= ASC_PRTBUF_SIZE);
4209                 cnt = asc_proc_copy(advoffset, offset, curbuf, leftlen, cp,
4210                                   cplen);
4211                 totcnt += cnt;
4212                 leftlen -= cnt;
4213                 if (leftlen == 0) {
4214                         ASC_DBG(1, "totcnt %d\n", totcnt);
4215                         return totcnt;
4216                 }
4217                 advoffset += cplen;
4218                 curbuf += cnt;
4219         }
4220
4221         /*
4222          * Display driver information for each device attached to the board.
4223          */
4224         cp = boardp->prtbuf;
4225         cplen = asc_prt_board_devices(shost, cp, ASC_PRTBUF_SIZE);
4226         BUG_ON(cplen >= ASC_PRTBUF_SIZE);
4227         cnt = asc_proc_copy(advoffset, offset, curbuf, leftlen, cp, cplen);
4228         totcnt += cnt;
4229         leftlen -= cnt;
4230         if (leftlen == 0) {
4231                 ASC_DBG(1, "totcnt %d\n", totcnt);
4232                 return totcnt;
4233         }
4234         advoffset += cplen;
4235         curbuf += cnt;
4236
4237         /*
4238          * Display EEPROM configuration for the board.
4239          */
4240         cp = boardp->prtbuf;
4241         if (ASC_NARROW_BOARD(boardp)) {
4242                 cplen = asc_prt_asc_board_eeprom(shost, cp, ASC_PRTBUF_SIZE);
4243         } else {
4244                 cplen = asc_prt_adv_board_eeprom(shost, cp, ASC_PRTBUF_SIZE);
4245         }
4246         BUG_ON(cplen >= ASC_PRTBUF_SIZE);
4247         cnt = asc_proc_copy(advoffset, offset, curbuf, leftlen, cp, cplen);
4248         totcnt += cnt;
4249         leftlen -= cnt;
4250         if (leftlen == 0) {
4251                 ASC_DBG(1, "totcnt %d\n", totcnt);
4252                 return totcnt;
4253         }
4254         advoffset += cplen;
4255         curbuf += cnt;
4256
4257         /*
4258          * Display driver configuration and information for the board.
4259          */
4260         cp = boardp->prtbuf;
4261         cplen = asc_prt_driver_conf(shost, cp, ASC_PRTBUF_SIZE);
4262         BUG_ON(cplen >= ASC_PRTBUF_SIZE);
4263         cnt = asc_proc_copy(advoffset, offset, curbuf, leftlen, cp, cplen);
4264         totcnt += cnt;
4265         leftlen -= cnt;
4266         if (leftlen == 0) {
4267                 ASC_DBG(1, "totcnt %d\n", totcnt);
4268                 return totcnt;
4269         }
4270         advoffset += cplen;
4271         curbuf += cnt;
4272
4273 #ifdef ADVANSYS_STATS
4274         /*
4275          * Display driver statistics for the board.
4276          */
4277         cp = boardp->prtbuf;
4278         cplen = asc_prt_board_stats(shost, cp, ASC_PRTBUF_SIZE);
4279         BUG_ON(cplen >= ASC_PRTBUF_SIZE);
4280         cnt = asc_proc_copy(advoffset, offset, curbuf, leftlen, cp, cplen);
4281         totcnt += cnt;
4282         leftlen -= cnt;
4283         if (leftlen == 0) {
4284                 ASC_DBG(1, "totcnt %d\n", totcnt);
4285                 return totcnt;
4286         }
4287         advoffset += cplen;
4288         curbuf += cnt;
4289 #endif /* ADVANSYS_STATS */
4290
4291         /*
4292          * Display Asc Library dynamic configuration information
4293          * for the board.
4294          */
4295         cp = boardp->prtbuf;
4296         if (ASC_NARROW_BOARD(boardp)) {
4297                 cplen = asc_prt_asc_board_info(shost, cp, ASC_PRTBUF_SIZE);
4298         } else {
4299                 cplen = asc_prt_adv_board_info(shost, cp, ASC_PRTBUF_SIZE);
4300         }
4301         BUG_ON(cplen >= ASC_PRTBUF_SIZE);
4302         cnt = asc_proc_copy(advoffset, offset, curbuf, leftlen, cp, cplen);
4303         totcnt += cnt;
4304         leftlen -= cnt;
4305         if (leftlen == 0) {
4306                 ASC_DBG(1, "totcnt %d\n", totcnt);
4307                 return totcnt;
4308         }
4309         advoffset += cplen;
4310         curbuf += cnt;
4311
4312         ASC_DBG(1, "totcnt %d\n", totcnt);
4313
4314         return totcnt;
4315 }
4316 #endif /* CONFIG_PROC_FS */
4317
4318 static void asc_scsi_done(struct scsi_cmnd *scp)
4319 {
4320         scsi_dma_unmap(scp);
4321         ASC_STATS(scp->device->host, done);
4322         scp->scsi_done(scp);
4323 }
4324
4325 static void AscSetBank(PortAddr iop_base, uchar bank)
4326 {
4327         uchar val;
4328
4329         val = AscGetChipControl(iop_base) &
4330             (~
4331              (CC_SINGLE_STEP | CC_TEST | CC_DIAG | CC_SCSI_RESET |
4332               CC_CHIP_RESET));
4333         if (bank == 1) {
4334                 val |= CC_BANK_ONE;
4335         } else if (bank == 2) {
4336                 val |= CC_DIAG | CC_BANK_ONE;
4337         } else {
4338                 val &= ~CC_BANK_ONE;
4339         }
4340         AscSetChipControl(iop_base, val);
4341 }
4342
4343 static void AscSetChipIH(PortAddr iop_base, ushort ins_code)
4344 {
4345         AscSetBank(iop_base, 1);
4346         AscWriteChipIH(iop_base, ins_code);
4347         AscSetBank(iop_base, 0);
4348 }
4349
4350 static int AscStartChip(PortAddr iop_base)
4351 {
4352         AscSetChipControl(iop_base, 0);
4353         if ((AscGetChipStatus(iop_base) & CSW_HALTED) != 0) {
4354                 return (0);
4355         }
4356         return (1);
4357 }
4358
4359 static int AscStopChip(PortAddr iop_base)
4360 {
4361         uchar cc_val;
4362
4363         cc_val =
4364             AscGetChipControl(iop_base) &
4365             (~(CC_SINGLE_STEP | CC_TEST | CC_DIAG));
4366         AscSetChipControl(iop_base, (uchar)(cc_val | CC_HALT));
4367         AscSetChipIH(iop_base, INS_HALT);
4368         AscSetChipIH(iop_base, INS_RFLAG_WTM);
4369         if ((AscGetChipStatus(iop_base) & CSW_HALTED) == 0) {
4370                 return (0);
4371         }
4372         return (1);
4373 }
4374
4375 static int AscIsChipHalted(PortAddr iop_base)
4376 {
4377         if ((AscGetChipStatus(iop_base) & CSW_HALTED) != 0) {
4378                 if ((AscGetChipControl(iop_base) & CC_HALT) != 0) {
4379                         return (1);
4380                 }
4381         }
4382         return (0);
4383 }
4384
4385 static int AscResetChipAndScsiBus(ASC_DVC_VAR *asc_dvc)
4386 {
4387         PortAddr iop_base;
4388         int i = 10;
4389
4390         iop_base = asc_dvc->iop_base;
4391         while ((AscGetChipStatus(iop_base) & CSW_SCSI_RESET_ACTIVE)
4392                && (i-- > 0)) {
4393                 mdelay(100);
4394         }
4395         AscStopChip(iop_base);
4396         AscSetChipControl(iop_base, CC_CHIP_RESET | CC_SCSI_RESET | CC_HALT);
4397         udelay(60);
4398         AscSetChipIH(iop_base, INS_RFLAG_WTM);
4399         AscSetChipIH(iop_base, INS_HALT);
4400         AscSetChipControl(iop_base, CC_CHIP_RESET | CC_HALT);
4401         AscSetChipControl(iop_base, CC_HALT);
4402         mdelay(200);
4403         AscSetChipStatus(iop_base, CIW_CLR_SCSI_RESET_INT);
4404         AscSetChipStatus(iop_base, 0);
4405         return (AscIsChipHalted(iop_base));
4406 }
4407
4408 static int AscFindSignature(PortAddr iop_base)
4409 {
4410         ushort sig_word;
4411
4412         ASC_DBG(1, "AscGetChipSignatureByte(0x%x) 0x%x\n",
4413                  iop_base, AscGetChipSignatureByte(iop_base));
4414         if (AscGetChipSignatureByte(iop_base) == (uchar)ASC_1000_ID1B) {
4415                 ASC_DBG(1, "AscGetChipSignatureWord(0x%x) 0x%x\n",
4416                          iop_base, AscGetChipSignatureWord(iop_base));
4417                 sig_word = AscGetChipSignatureWord(iop_base);
4418                 if ((sig_word == (ushort)ASC_1000_ID0W) ||
4419                     (sig_word == (ushort)ASC_1000_ID0W_FIX)) {
4420                         return (1);
4421                 }
4422         }
4423         return (0);
4424 }
4425
4426 static void AscEnableInterrupt(PortAddr iop_base)
4427 {
4428         ushort cfg;
4429
4430         cfg = AscGetChipCfgLsw(iop_base);
4431         AscSetChipCfgLsw(iop_base, cfg | ASC_CFG0_HOST_INT_ON);
4432 }
4433
4434 static void AscDisableInterrupt(PortAddr iop_base)
4435 {
4436         ushort cfg;
4437
4438         cfg = AscGetChipCfgLsw(iop_base);
4439         AscSetChipCfgLsw(iop_base, cfg & (~ASC_CFG0_HOST_INT_ON));
4440 }
4441
4442 static uchar AscReadLramByte(PortAddr iop_base, ushort addr)
4443 {
4444         unsigned char byte_data;
4445         unsigned short word_data;
4446
4447         if (isodd_word(addr)) {
4448                 AscSetChipLramAddr(iop_base, addr - 1);
4449                 word_data = AscGetChipLramData(iop_base);
4450                 byte_data = (word_data >> 8) & 0xFF;
4451         } else {
4452                 AscSetChipLramAddr(iop_base, addr);
4453                 word_data = AscGetChipLramData(iop_base);
4454                 byte_data = word_data & 0xFF;
4455         }
4456         return byte_data;
4457 }
4458
4459 static ushort AscReadLramWord(PortAddr iop_base, ushort addr)
4460 {
4461         ushort word_data;
4462
4463         AscSetChipLramAddr(iop_base, addr);
4464         word_data = AscGetChipLramData(iop_base);
4465         return (word_data);
4466 }
4467
4468 #if CC_VERY_LONG_SG_LIST
4469 static ASC_DCNT AscReadLramDWord(PortAddr iop_base, ushort addr)
4470 {
4471         ushort val_low, val_high;
4472         ASC_DCNT dword_data;
4473
4474         AscSetChipLramAddr(iop_base, addr);
4475         val_low = AscGetChipLramData(iop_base);
4476         val_high = AscGetChipLramData(iop_base);
4477         dword_data = ((ASC_DCNT) val_high << 16) | (ASC_DCNT) val_low;
4478         return (dword_data);
4479 }
4480 #endif /* CC_VERY_LONG_SG_LIST */
4481
4482 static void
4483 AscMemWordSetLram(PortAddr iop_base, ushort s_addr, ushort set_wval, int words)
4484 {
4485         int i;
4486
4487         AscSetChipLramAddr(iop_base, s_addr);
4488         for (i = 0; i < words; i++) {
4489                 AscSetChipLramData(iop_base, set_wval);
4490         }
4491 }
4492
4493 static void AscWriteLramWord(PortAddr iop_base, ushort addr, ushort word_val)
4494 {
4495         AscSetChipLramAddr(iop_base, addr);
4496         AscSetChipLramData(iop_base, word_val);
4497 }
4498
4499 static void AscWriteLramByte(PortAddr iop_base, ushort addr, uchar byte_val)
4500 {
4501         ushort word_data;
4502
4503         if (isodd_word(addr)) {
4504                 addr--;
4505                 word_data = AscReadLramWord(iop_base, addr);
4506                 word_data &= 0x00FF;
4507                 word_data |= (((ushort)byte_val << 8) & 0xFF00);
4508         } else {
4509                 word_data = AscReadLramWord(iop_base, addr);
4510                 word_data &= 0xFF00;
4511                 word_data |= ((ushort)byte_val & 0x00FF);
4512         }
4513         AscWriteLramWord(iop_base, addr, word_data);
4514 }
4515
4516 /*
4517  * Copy 2 bytes to LRAM.
4518  *
4519  * The source data is assumed to be in little-endian order in memory
4520  * and is maintained in little-endian order when written to LRAM.
4521  */
4522 static void
4523 AscMemWordCopyPtrToLram(PortAddr iop_base, ushort s_addr,
4524                         const uchar *s_buffer, int words)
4525 {
4526         int i;
4527
4528         AscSetChipLramAddr(iop_base, s_addr);
4529         for (i = 0; i < 2 * words; i += 2) {
4530                 /*
4531                  * On a little-endian system the second argument below
4532                  * produces a little-endian ushort which is written to
4533                  * LRAM in little-endian order. On a big-endian system
4534                  * the second argument produces a big-endian ushort which
4535                  * is "transparently" byte-swapped by outpw() and written
4536                  * in little-endian order to LRAM.
4537                  */
4538                 outpw(iop_base + IOP_RAM_DATA,
4539                       ((ushort)s_buffer[i + 1] << 8) | s_buffer[i]);
4540         }
4541 }
4542
4543 /*
4544  * Copy 4 bytes to LRAM.
4545  *
4546  * The source data is assumed to be in little-endian order in memory
4547  * and is maintained in little-endian order when writen to LRAM.
4548  */
4549 static void
4550 AscMemDWordCopyPtrToLram(PortAddr iop_base,
4551                          ushort s_addr, uchar *s_buffer, int dwords)
4552 {
4553         int i;
4554
4555         AscSetChipLramAddr(iop_base, s_addr);
4556         for (i = 0; i < 4 * dwords; i += 4) {
4557                 outpw(iop_base + IOP_RAM_DATA, ((ushort)s_buffer[i + 1] << 8) | s_buffer[i]);   /* LSW */
4558                 outpw(iop_base + IOP_RAM_DATA, ((ushort)s_buffer[i + 3] << 8) | s_buffer[i + 2]);       /* MSW */
4559         }
4560 }
4561
4562 /*
4563  * Copy 2 bytes from LRAM.
4564  *
4565  * The source data is assumed to be in little-endian order in LRAM
4566  * and is maintained in little-endian order when written to memory.
4567  */
4568 static void
4569 AscMemWordCopyPtrFromLram(PortAddr iop_base,
4570                           ushort s_addr, uchar *d_buffer, int words)
4571 {
4572         int i;
4573         ushort word;
4574
4575         AscSetChipLramAddr(iop_base, s_addr);
4576         for (i = 0; i < 2 * words; i += 2) {
4577                 word = inpw(iop_base + IOP_RAM_DATA);
4578                 d_buffer[i] = word & 0xff;
4579                 d_buffer[i + 1] = (word >> 8) & 0xff;
4580         }
4581 }
4582
4583 static ASC_DCNT AscMemSumLramWord(PortAddr iop_base, ushort s_addr, int words)
4584 {
4585         ASC_DCNT sum;
4586         int i;
4587
4588         sum = 0L;
4589         for (i = 0; i < words; i++, s_addr += 2) {
4590                 sum += AscReadLramWord(iop_base, s_addr);
4591         }
4592         return (sum);
4593 }
4594
4595 static ushort AscInitLram(ASC_DVC_VAR *asc_dvc)
4596 {
4597         uchar i;
4598         ushort s_addr;
4599         PortAddr iop_base;
4600         ushort warn_code;
4601
4602         iop_base = asc_dvc->iop_base;
4603         warn_code = 0;
4604         AscMemWordSetLram(iop_base, ASC_QADR_BEG, 0,
4605                           (ushort)(((int)(asc_dvc->max_total_qng + 2 + 1) *
4606                                     64) >> 1));
4607         i = ASC_MIN_ACTIVE_QNO;
4608         s_addr = ASC_QADR_BEG + ASC_QBLK_SIZE;
4609         AscWriteLramByte(iop_base, (ushort)(s_addr + ASC_SCSIQ_B_FWD),
4610                          (uchar)(i + 1));
4611         AscWriteLramByte(iop_base, (ushort)(s_addr + ASC_SCSIQ_B_BWD),
4612                          (uchar)(asc_dvc->max_total_qng));
4613         AscWriteLramByte(iop_base, (ushort)(s_addr + ASC_SCSIQ_B_QNO),
4614                          (uchar)i);
4615         i++;
4616         s_addr += ASC_QBLK_SIZE;
4617         for (; i < asc_dvc->max_total_qng; i++, s_addr += ASC_QBLK_SIZE) {
4618                 AscWriteLramByte(iop_base, (ushort)(s_addr + ASC_SCSIQ_B_FWD),
4619                                  (uchar)(i + 1));
4620                 AscWriteLramByte(iop_base, (ushort)(s_addr + ASC_SCSIQ_B_BWD),
4621                                  (uchar)(i - 1));
4622                 AscWriteLramByte(iop_base, (ushort)(s_addr + ASC_SCSIQ_B_QNO),
4623                                  (uchar)i);
4624         }
4625         AscWriteLramByte(iop_base, (ushort)(s_addr + ASC_SCSIQ_B_FWD),
4626                          (uchar)ASC_QLINK_END);
4627         AscWriteLramByte(iop_base, (ushort)(s_addr + ASC_SCSIQ_B_BWD),
4628                          (uchar)(asc_dvc->max_total_qng - 1));
4629         AscWriteLramByte(iop_base, (ushort)(s_addr + ASC_SCSIQ_B_QNO),
4630                          (uchar)asc_dvc->max_total_qng);
4631         i++;
4632         s_addr += ASC_QBLK_SIZE;
4633         for (; i <= (uchar)(asc_dvc->max_total_qng + 3);
4634              i++, s_addr += ASC_QBLK_SIZE) {
4635                 AscWriteLramByte(iop_base,
4636                                  (ushort)(s_addr + (ushort)ASC_SCSIQ_B_FWD), i);
4637                 AscWriteLramByte(iop_base,
4638                                  (ushort)(s_addr + (ushort)ASC_SCSIQ_B_BWD), i);
4639                 AscWriteLramByte(iop_base,
4640                                  (ushort)(s_addr + (ushort)ASC_SCSIQ_B_QNO), i);
4641         }
4642         return warn_code;
4643 }
4644
4645 static ASC_DCNT
4646 AscLoadMicroCode(PortAddr iop_base, ushort s_addr,
4647                  const uchar *mcode_buf, ushort mcode_size)
4648 {
4649         ASC_DCNT chksum;
4650         ushort mcode_word_size;
4651         ushort mcode_chksum;
4652
4653         /* Write the microcode buffer starting at LRAM address 0. */
4654         mcode_word_size = (ushort)(mcode_size >> 1);
4655         AscMemWordSetLram(iop_base, s_addr, 0, mcode_word_size);
4656         AscMemWordCopyPtrToLram(iop_base, s_addr, mcode_buf, mcode_word_size);
4657
4658         chksum = AscMemSumLramWord(iop_base, s_addr, mcode_word_size);
4659         ASC_DBG(1, "chksum 0x%lx\n", (ulong)chksum);
4660         mcode_chksum = (ushort)AscMemSumLramWord(iop_base,
4661                                                  (ushort)ASC_CODE_SEC_BEG,
4662                                                  (ushort)((mcode_size -
4663                                                            s_addr - (ushort)
4664                                                            ASC_CODE_SEC_BEG) /
4665                                                           2));
4666         ASC_DBG(1, "mcode_chksum 0x%lx\n", (ulong)mcode_chksum);
4667         AscWriteLramWord(iop_base, ASCV_MCODE_CHKSUM_W, mcode_chksum);
4668         AscWriteLramWord(iop_base, ASCV_MCODE_SIZE_W, mcode_size);
4669         return chksum;
4670 }
4671
4672 static void AscInitQLinkVar(ASC_DVC_VAR *asc_dvc)
4673 {
4674         PortAddr iop_base;
4675         int i;
4676         ushort lram_addr;
4677
4678         iop_base = asc_dvc->iop_base;
4679         AscPutRiscVarFreeQHead(iop_base, 1);
4680         AscPutRiscVarDoneQTail(iop_base, asc_dvc->max_total_qng);
4681         AscPutVarFreeQHead(iop_base, 1);
4682         AscPutVarDoneQTail(iop_base, asc_dvc->max_total_qng);
4683         AscWriteLramByte(iop_base, ASCV_BUSY_QHEAD_B,
4684                          (uchar)((int)asc_dvc->max_total_qng + 1));
4685         AscWriteLramByte(iop_base, ASCV_DISC1_QHEAD_B,
4686                          (uchar)((int)asc_dvc->max_total_qng + 2));
4687         AscWriteLramByte(iop_base, (ushort)ASCV_TOTAL_READY_Q_B,
4688                          asc_dvc->max_total_qng);
4689         AscWriteLramWord(iop_base, ASCV_ASCDVC_ERR_CODE_W, 0);
4690         AscWriteLramWord(iop_base, ASCV_HALTCODE_W, 0);
4691         AscWriteLramByte(iop_base, ASCV_STOP_CODE_B, 0);
4692         AscWriteLramByte(iop_base, ASCV_SCSIBUSY_B, 0);
4693         AscWriteLramByte(iop_base, ASCV_WTM_FLAG_B, 0);
4694         AscPutQDoneInProgress(iop_base, 0);
4695         lram_addr = ASC_QADR_BEG;
4696         for (i = 0; i < 32; i++, lram_addr += 2) {
4697                 AscWriteLramWord(iop_base, lram_addr, 0);
4698         }
4699 }
4700
4701 static ushort AscInitMicroCodeVar(ASC_DVC_VAR *asc_dvc)
4702 {
4703         int i;
4704         ushort warn_code;
4705         PortAddr iop_base;
4706         ASC_PADDR phy_addr;
4707         ASC_DCNT phy_size;
4708         struct asc_board *board = asc_dvc_to_board(asc_dvc);
4709
4710         iop_base = asc_dvc->iop_base;
4711         warn_code = 0;
4712         for (i = 0; i <= ASC_MAX_TID; i++) {
4713                 AscPutMCodeInitSDTRAtID(iop_base, i,
4714                                         asc_dvc->cfg->sdtr_period_offset[i]);
4715         }
4716
4717         AscInitQLinkVar(asc_dvc);
4718         AscWriteLramByte(iop_base, ASCV_DISC_ENABLE_B,
4719                          asc_dvc->cfg->disc_enable);
4720         AscWriteLramByte(iop_base, ASCV_HOSTSCSI_ID_B,
4721                          ASC_TID_TO_TARGET_ID(asc_dvc->cfg->chip_scsi_id));
4722
4723         /* Ensure overrun buffer is aligned on an 8 byte boundary. */
4724         BUG_ON((unsigned long)asc_dvc->overrun_buf & 7);
4725         asc_dvc->overrun_dma = dma_map_single(board->dev, asc_dvc->overrun_buf,
4726                                         ASC_OVERRUN_BSIZE, DMA_FROM_DEVICE);
4727         phy_addr = cpu_to_le32(asc_dvc->overrun_dma);
4728         AscMemDWordCopyPtrToLram(iop_base, ASCV_OVERRUN_PADDR_D,
4729                                  (uchar *)&phy_addr, 1);
4730         phy_size = cpu_to_le32(ASC_OVERRUN_BSIZE);
4731         AscMemDWordCopyPtrToLram(iop_base, ASCV_OVERRUN_BSIZE_D,
4732                                  (uchar *)&phy_size, 1);
4733
4734         asc_dvc->cfg->mcode_date =
4735             AscReadLramWord(iop_base, (ushort)ASCV_MC_DATE_W);
4736         asc_dvc->cfg->mcode_version =
4737             AscReadLramWord(iop_base, (ushort)ASCV_MC_VER_W);
4738
4739         AscSetPCAddr(iop_base, ASC_MCODE_START_ADDR);
4740         if (AscGetPCAddr(iop_base) != ASC_MCODE_START_ADDR) {
4741                 asc_dvc->err_code |= ASC_IERR_SET_PC_ADDR;
4742                 return warn_code;
4743         }
4744         if (AscStartChip(iop_base) != 1) {
4745                 asc_dvc->err_code |= ASC_IERR_START_STOP_CHIP;
4746                 return warn_code;
4747         }
4748
4749         return warn_code;
4750 }
4751
4752 static ushort AscInitAsc1000Driver(ASC_DVC_VAR *asc_dvc)
4753 {
4754         const struct firmware *fw;
4755         const char fwname[] = "advansys/mcode.bin";
4756         int err;
4757         unsigned long chksum;
4758         ushort warn_code;
4759         PortAddr iop_base;
4760
4761         iop_base = asc_dvc->iop_base;
4762         warn_code = 0;
4763         if ((asc_dvc->dvc_cntl & ASC_CNTL_RESET_SCSI) &&
4764             !(asc_dvc->init_state & ASC_INIT_RESET_SCSI_DONE)) {
4765                 AscResetChipAndScsiBus(asc_dvc);
4766                 mdelay(asc_dvc->scsi_reset_wait * 1000); /* XXX: msleep? */
4767         }
4768         asc_dvc->init_state |= ASC_INIT_STATE_BEG_LOAD_MC;
4769         if (asc_dvc->err_code != 0)
4770                 return UW_ERR;
4771         if (!AscFindSignature(asc_dvc->iop_base)) {
4772                 asc_dvc->err_code = ASC_IERR_BAD_SIGNATURE;
4773                 return warn_code;
4774         }
4775         AscDisableInterrupt(iop_base);
4776         warn_code |= AscInitLram(asc_dvc);
4777         if (asc_dvc->err_code != 0)
4778                 return UW_ERR;
4779
4780         err = request_firmware(&fw, fwname, asc_dvc->drv_ptr->dev);
4781         if (err) {
4782                 printk(KERN_ERR "Failed to load image \"%s\" err %d\n",
4783                        fwname, err);
4784                 return err;
4785         }
4786         if (fw->size < 4) {
4787                 printk(KERN_ERR "Bogus length %zu in image \"%s\"\n",
4788                        fw->size, fwname);
4789                 release_firmware(fw);
4790                 return -EINVAL;
4791         }
4792         chksum = (fw->data[3] << 24) | (fw->data[2] << 16) |
4793                  (fw->data[1] << 8) | fw->data[0];
4794         ASC_DBG(1, "_asc_mcode_chksum 0x%lx\n", (ulong)chksum);
4795         if (AscLoadMicroCode(iop_base, 0, &fw->data[4],
4796                              fw->size - 4) != chksum) {
4797                 asc_dvc->err_code |= ASC_IERR_MCODE_CHKSUM;
4798                 release_firmware(fw);
4799                 return warn_code;
4800         }
4801         release_firmware(fw);
4802         warn_code |= AscInitMicroCodeVar(asc_dvc);
4803         asc_dvc->init_state |= ASC_INIT_STATE_END_LOAD_MC;
4804         AscEnableInterrupt(iop_base);
4805         return warn_code;
4806 }
4807
4808 /*
4809  * Load the Microcode
4810  *
4811  * Write the microcode image to RISC memory starting at address 0.
4812  *
4813  * The microcode is stored compressed in the following format:
4814  *
4815  *  254 word (508 byte) table indexed by byte code followed
4816  *  by the following byte codes:
4817  *
4818  *    1-Byte Code:
4819  *      00: Emit word 0 in table.
4820  *      01: Emit word 1 in table.
4821  *      .
4822  *      FD: Emit word 253 in table.
4823  *
4824  *    Multi-Byte Code:
4825  *      FE WW WW: (3 byte code) Word to emit is the next word WW WW.
4826  *      FF BB WW WW: (4 byte code) Emit BB count times next word WW WW.
4827  *
4828  * Returns 0 or an error if the checksum doesn't match
4829  */
4830 static int AdvLoadMicrocode(AdvPortAddr iop_base, const unsigned char *buf,
4831                             int size, int memsize, int chksum)
4832 {
4833         int i, j, end, len = 0;
4834         ADV_DCNT sum;
4835
4836         AdvWriteWordRegister(iop_base, IOPW_RAM_ADDR, 0);
4837
4838         for (i = 253 * 2; i < size; i++) {
4839                 if (buf[i] == 0xff) {
4840                         unsigned short word = (buf[i + 3] << 8) | buf[i + 2];
4841                         for (j = 0; j < buf[i + 1]; j++) {
4842                                 AdvWriteWordAutoIncLram(iop_base, word);
4843                                 len += 2;
4844                         }
4845                         i += 3;
4846                 } else if (buf[i] == 0xfe) {
4847                         unsigned short word = (buf[i + 2] << 8) | buf[i + 1];
4848                         AdvWriteWordAutoIncLram(iop_base, word);
4849                         i += 2;
4850                         len += 2;
4851                 } else {
4852                         unsigned int off = buf[i] * 2;
4853                         unsigned short word = (buf[off + 1] << 8) | buf[off];
4854                         AdvWriteWordAutoIncLram(iop_base, word);
4855                         len += 2;
4856                 }
4857         }
4858
4859         end = len;
4860
4861         while (len < memsize) {
4862                 AdvWriteWordAutoIncLram(iop_base, 0);
4863                 len += 2;
4864         }
4865
4866         /* Verify the microcode checksum. */
4867         sum = 0;
4868         AdvWriteWordRegister(iop_base, IOPW_RAM_ADDR, 0);
4869
4870         for (len = 0; len < end; len += 2) {
4871                 sum += AdvReadWordAutoIncLram(iop_base);
4872         }
4873
4874         if (sum != chksum)
4875                 return ASC_IERR_MCODE_CHKSUM;
4876
4877         return 0;
4878 }
4879
4880 static void AdvBuildCarrierFreelist(struct adv_dvc_var *asc_dvc)
4881 {
4882         ADV_CARR_T *carrp;
4883         ADV_SDCNT buf_size;
4884         ADV_PADDR carr_paddr;
4885
4886         carrp = (ADV_CARR_T *) ADV_16BALIGN(asc_dvc->carrier_buf);
4887         asc_dvc->carr_freelist = NULL;
4888         if (carrp == asc_dvc->carrier_buf) {
4889                 buf_size = ADV_CARRIER_BUFSIZE;
4890         } else {
4891                 buf_size = ADV_CARRIER_BUFSIZE - sizeof(ADV_CARR_T);
4892         }
4893
4894         do {
4895                 /* Get physical address of the carrier 'carrp'. */
4896                 carr_paddr = cpu_to_le32(virt_to_bus(carrp));
4897
4898                 buf_size -= sizeof(ADV_CARR_T);
4899
4900                 carrp->carr_pa = carr_paddr;
4901                 carrp->carr_va = cpu_to_le32(ADV_VADDR_TO_U32(carrp));
4902
4903                 /*
4904                  * Insert the carrier at the beginning of the freelist.
4905                  */
4906                 carrp->next_vpa =
4907                         cpu_to_le32(ADV_VADDR_TO_U32(asc_dvc->carr_freelist));
4908                 asc_dvc->carr_freelist = carrp;
4909
4910                 carrp++;
4911         } while (buf_size > 0);
4912 }
4913
4914 /*
4915  * Send an idle command to the chip and wait for completion.
4916  *
4917  * Command completion is polled for once per microsecond.
4918  *
4919  * The function can be called from anywhere including an interrupt handler.
4920  * But the function is not re-entrant, so it uses the DvcEnter/LeaveCritical()
4921  * functions to prevent reentrancy.
4922  *
4923  * Return Values:
4924  *   ADV_TRUE - command completed successfully
4925  *   ADV_FALSE - command failed
4926  *   ADV_ERROR - command timed out
4927  */
4928 static int
4929 AdvSendIdleCmd(ADV_DVC_VAR *asc_dvc,
4930                ushort idle_cmd, ADV_DCNT idle_cmd_parameter)
4931 {
4932         int result;
4933         ADV_DCNT i, j;
4934         AdvPortAddr iop_base;
4935
4936         iop_base = asc_dvc->iop_base;
4937
4938         /*
4939          * Clear the idle command status which is set by the microcode
4940          * to a non-zero value to indicate when the command is completed.
4941          * The non-zero result is one of the IDLE_CMD_STATUS_* values
4942          */
4943         AdvWriteWordLram(iop_base, ASC_MC_IDLE_CMD_STATUS, (ushort)0);
4944
4945         /*
4946          * Write the idle command value after the idle command parameter
4947          * has been written to avoid a race condition. If the order is not
4948          * followed, the microcode may process the idle command before the
4949          * parameters have been written to LRAM.
4950          */
4951         AdvWriteDWordLramNoSwap(iop_base, ASC_MC_IDLE_CMD_PARAMETER,
4952                                 cpu_to_le32(idle_cmd_parameter));
4953         AdvWriteWordLram(iop_base, ASC_MC_IDLE_CMD, idle_cmd);
4954
4955         /*
4956          * Tickle the RISC to tell it to process the idle command.
4957          */
4958         AdvWriteByteRegister(iop_base, IOPB_TICKLE, ADV_TICKLE_B);
4959         if (asc_dvc->chip_type == ADV_CHIP_ASC3550) {
4960                 /*
4961                  * Clear the tickle value. In the ASC-3550 the RISC flag
4962                  * command 'clr_tickle_b' does not work unless the host
4963                  * value is cleared.
4964                  */
4965                 AdvWriteByteRegister(iop_base, IOPB_TICKLE, ADV_TICKLE_NOP);
4966         }
4967
4968         /* Wait for up to 100 millisecond for the idle command to timeout. */
4969         for (i = 0; i < SCSI_WAIT_100_MSEC; i++) {
4970                 /* Poll once each microsecond for command completion. */
4971                 for (j = 0; j < SCSI_US_PER_MSEC; j++) {
4972                         AdvReadWordLram(iop_base, ASC_MC_IDLE_CMD_STATUS,
4973                                         result);
4974                         if (result != 0)
4975                                 return result;
4976                         udelay(1);
4977                 }
4978         }
4979
4980         BUG();          /* The idle command should never timeout. */
4981         return ADV_ERROR;
4982 }
4983
4984 /*
4985  * Reset SCSI Bus and purge all outstanding requests.
4986  *
4987  * Return Value:
4988  *      ADV_TRUE(1) -   All requests are purged and SCSI Bus is reset.
4989  *      ADV_FALSE(0) -  Microcode command failed.
4990  *      ADV_ERROR(-1) - Microcode command timed-out. Microcode or IC
4991  *                      may be hung which requires driver recovery.
4992  */
4993 static int AdvResetSB(ADV_DVC_VAR *asc_dvc)
4994 {
4995         int status;
4996
4997         /*
4998          * Send the SCSI Bus Reset idle start idle command which asserts
4999          * the SCSI Bus Reset signal.
5000          */
5001         status = AdvSendIdleCmd(asc_dvc, (ushort)IDLE_CMD_SCSI_RESET_START, 0L);
5002         if (status != ADV_TRUE) {
5003                 return status;
5004         }
5005
5006         /*
5007          * Delay for the specified SCSI Bus Reset hold time.
5008          *
5009          * The hold time delay is done on the host because the RISC has no
5010          * microsecond accurate timer.
5011          */
5012         udelay(ASC_SCSI_RESET_HOLD_TIME_US);
5013
5014         /*
5015          * Send the SCSI Bus Reset end idle command which de-asserts
5016          * the SCSI Bus Reset signal and purges any pending requests.
5017          */
5018         status = AdvSendIdleCmd(asc_dvc, (ushort)IDLE_CMD_SCSI_RESET_END, 0L);
5019         if (status != ADV_TRUE) {
5020                 return status;
5021         }
5022
5023         mdelay(asc_dvc->scsi_reset_wait * 1000);        /* XXX: msleep? */
5024
5025         return status;
5026 }
5027
5028 /*
5029  * Initialize the ASC-3550.
5030  *
5031  * On failure set the ADV_DVC_VAR field 'err_code' and return ADV_ERROR.
5032  *
5033  * For a non-fatal error return a warning code. If there are no warnings
5034  * then 0 is returned.
5035  *
5036  * Needed after initialization for error recovery.
5037  */
5038 static int AdvInitAsc3550Driver(ADV_DVC_VAR *asc_dvc)
5039 {
5040         const struct firmware *fw;
5041         const char fwname[] = "advansys/3550.bin";
5042         AdvPortAddr iop_base;
5043         ushort warn_code;
5044         int begin_addr;
5045         int end_addr;
5046         ushort code_sum;
5047         int word;
5048         int i;
5049         int err;
5050         unsigned long chksum;
5051         ushort scsi_cfg1;
5052         uchar tid;
5053         ushort bios_mem[ASC_MC_BIOSLEN / 2];    /* BIOS RISC Memory 0x40-0x8F. */
5054         ushort wdtr_able = 0, sdtr_able, tagqng_able;
5055         uchar max_cmd[ADV_MAX_TID + 1];
5056
5057         /* If there is already an error, don't continue. */
5058         if (asc_dvc->err_code != 0)
5059                 return ADV_ERROR;
5060
5061         /*
5062          * The caller must set 'chip_type' to ADV_CHIP_ASC3550.
5063          */
5064         if (asc_dvc->chip_type != ADV_CHIP_ASC3550) {
5065                 asc_dvc->err_code = ASC_IERR_BAD_CHIPTYPE;
5066                 return ADV_ERROR;
5067         }
5068
5069         warn_code = 0;
5070         iop_base = asc_dvc->iop_base;
5071
5072         /*
5073          * Save the RISC memory BIOS region before writing the microcode.
5074          * The BIOS may already be loaded and using its RISC LRAM region
5075          * so its region must be saved and restored.
5076          *
5077          * Note: This code makes the assumption, which is currently true,
5078          * that a chip reset does not clear RISC LRAM.
5079          */
5080         for (i = 0; i < ASC_MC_BIOSLEN / 2; i++) {
5081                 AdvReadWordLram(iop_base, ASC_MC_BIOSMEM + (2 * i),
5082                                 bios_mem[i]);
5083         }
5084
5085         /*
5086          * Save current per TID negotiated values.
5087          */
5088         if (bios_mem[(ASC_MC_BIOS_SIGNATURE - ASC_MC_BIOSMEM) / 2] == 0x55AA) {
5089                 ushort bios_version, major, minor;
5090
5091                 bios_version =
5092                     bios_mem[(ASC_MC_BIOS_VERSION - ASC_MC_BIOSMEM) / 2];
5093                 major = (bios_version >> 12) & 0xF;
5094                 minor = (bios_version >> 8) & 0xF;
5095                 if (major < 3 || (major == 3 && minor == 1)) {
5096                         /* BIOS 3.1 and earlier location of 'wdtr_able' variable. */
5097                         AdvReadWordLram(iop_base, 0x120, wdtr_able);
5098                 } else {
5099                         AdvReadWordLram(iop_base, ASC_MC_WDTR_ABLE, wdtr_able);
5100                 }
5101         }
5102         AdvReadWordLram(iop_base, ASC_MC_SDTR_ABLE, sdtr_able);
5103         AdvReadWordLram(iop_base, ASC_MC_TAGQNG_ABLE, tagqng_able);
5104         for (tid = 0; tid <= ADV_MAX_TID; tid++) {
5105                 AdvReadByteLram(iop_base, ASC_MC_NUMBER_OF_MAX_CMD + tid,
5106                                 max_cmd[tid]);
5107         }
5108
5109         err = request_firmware(&fw, fwname, asc_dvc->drv_ptr->dev);
5110         if (err) {
5111                 printk(KERN_ERR "Failed to load image \"%s\" err %d\n",
5112                        fwname, err);
5113                 return err;
5114         }
5115         if (fw->size < 4) {
5116                 printk(KERN_ERR "Bogus length %zu in image \"%s\"\n",
5117                        fw->size, fwname);
5118                 release_firmware(fw);
5119                 return -EINVAL;
5120         }
5121         chksum = (fw->data[3] << 24) | (fw->data[2] << 16) |
5122                  (fw->data[1] << 8) | fw->data[0];
5123         asc_dvc->err_code = AdvLoadMicrocode(iop_base, &fw->data[4],
5124                                              fw->size - 4, ADV_3550_MEMSIZE,
5125                                              chksum);
5126         release_firmware(fw);
5127         if (asc_dvc->err_code)
5128                 return ADV_ERROR;
5129
5130         /*
5131          * Restore the RISC memory BIOS region.
5132          */
5133         for (i = 0; i < ASC_MC_BIOSLEN / 2; i++) {
5134                 AdvWriteWordLram(iop_base, ASC_MC_BIOSMEM + (2 * i),
5135                                  bios_mem[i]);
5136         }
5137
5138         /*
5139          * Calculate and write the microcode code checksum to the microcode
5140          * code checksum location ASC_MC_CODE_CHK_SUM (0x2C).
5141          */
5142         AdvReadWordLram(iop_base, ASC_MC_CODE_BEGIN_ADDR, begin_addr);
5143         AdvReadWordLram(iop_base, ASC_MC_CODE_END_ADDR, end_addr);
5144         code_sum = 0;
5145         AdvWriteWordRegister(iop_base, IOPW_RAM_ADDR, begin_addr);
5146         for (word = begin_addr; word < end_addr; word += 2) {
5147                 code_sum += AdvReadWordAutoIncLram(iop_base);
5148         }
5149         AdvWriteWordLram(iop_base, ASC_MC_CODE_CHK_SUM, code_sum);
5150
5151         /*
5152          * Read and save microcode version and date.
5153          */
5154         AdvReadWordLram(iop_base, ASC_MC_VERSION_DATE,
5155                         asc_dvc->cfg->mcode_date);
5156         AdvReadWordLram(iop_base, ASC_MC_VERSION_NUM,
5157                         asc_dvc->cfg->mcode_version);
5158
5159         /*
5160          * Set the chip type to indicate the ASC3550.
5161          */
5162         AdvWriteWordLram(iop_base, ASC_MC_CHIP_TYPE, ADV_CHIP_ASC3550);
5163
5164         /*
5165          * If the PCI Configuration Command Register "Parity Error Response
5166          * Control" Bit was clear (0), then set the microcode variable
5167          * 'control_flag' CONTROL_FLAG_IGNORE_PERR flag to tell the microcode
5168          * to ignore DMA parity errors.
5169          */
5170         if (asc_dvc->cfg->control_flag & CONTROL_FLAG_IGNORE_PERR) {
5171                 AdvReadWordLram(iop_base, ASC_MC_CONTROL_FLAG, word);
5172                 word |= CONTROL_FLAG_IGNORE_PERR;
5173                 AdvWriteWordLram(iop_base, ASC_MC_CONTROL_FLAG, word);
5174         }
5175
5176         /*
5177          * For ASC-3550, setting the START_CTL_EMFU [3:2] bits sets a FIFO
5178          * threshold of 128 bytes. This register is only accessible to the host.
5179          */
5180         AdvWriteByteRegister(iop_base, IOPB_DMA_CFG0,
5181                              START_CTL_EMFU | READ_CMD_MRM);
5182
5183         /*
5184          * Microcode operating variables for WDTR, SDTR, and command tag
5185          * queuing will be set in slave_configure() based on what a
5186          * device reports it is capable of in Inquiry byte 7.
5187          *
5188          * If SCSI Bus Resets have been disabled, then directly set
5189          * SDTR and WDTR from the EEPROM configuration. This will allow
5190          * the BIOS and warm boot to work without a SCSI bus hang on
5191          * the Inquiry caused by host and target mismatched DTR values.
5192          * Without the SCSI Bus Reset, before an Inquiry a device can't
5193          * be assumed to be in Asynchronous, Narrow mode.
5194          */
5195         if ((asc_dvc->bios_ctrl & BIOS_CTRL_RESET_SCSI_BUS) == 0) {
5196                 AdvWriteWordLram(iop_base, ASC_MC_WDTR_ABLE,
5197                                  asc_dvc->wdtr_able);
5198                 AdvWriteWordLram(iop_base, ASC_MC_SDTR_ABLE,
5199                                  asc_dvc->sdtr_able);
5200         }
5201
5202         /*
5203          * Set microcode operating variables for SDTR_SPEED1, SDTR_SPEED2,
5204          * SDTR_SPEED3, and SDTR_SPEED4 based on the ULTRA EEPROM per TID
5205          * bitmask. These values determine the maximum SDTR speed negotiated
5206          * with a device.
5207          *
5208          * The SDTR per TID bitmask overrides the SDTR_SPEED1, SDTR_SPEED2,
5209          * SDTR_SPEED3, and SDTR_SPEED4 values so it is safe to set them
5210          * without determining here whether the device supports SDTR.
5211          *
5212          * 4-bit speed  SDTR speed name
5213          * ===========  ===============
5214          * 0000b (0x0)  SDTR disabled
5215          * 0001b (0x1)  5 Mhz
5216          * 0010b (0x2)  10 Mhz
5217          * 0011b (0x3)  20 Mhz (Ultra)
5218          * 0100b (0x4)  40 Mhz (LVD/Ultra2)
5219          * 0101b (0x5)  80 Mhz (LVD2/Ultra3)
5220          * 0110b (0x6)  Undefined
5221          * .
5222          * 1111b (0xF)  Undefined
5223          */
5224         word = 0;
5225         for (tid = 0; tid <= ADV_MAX_TID; tid++) {
5226                 if (ADV_TID_TO_TIDMASK(tid) & asc_dvc->ultra_able) {
5227                         /* Set Ultra speed for TID 'tid'. */
5228                         word |= (0x3 << (4 * (tid % 4)));
5229                 } else {
5230                         /* Set Fast speed for TID 'tid'. */
5231                         word |= (0x2 << (4 * (tid % 4)));
5232                 }
5233                 if (tid == 3) { /* Check if done with sdtr_speed1. */
5234                         AdvWriteWordLram(iop_base, ASC_MC_SDTR_SPEED1, word);
5235                         word = 0;
5236                 } else if (tid == 7) {  /* Check if done with sdtr_speed2. */
5237                         AdvWriteWordLram(iop_base, ASC_MC_SDTR_SPEED2, word);
5238                         word = 0;
5239                 } else if (tid == 11) { /* Check if done with sdtr_speed3. */
5240                         AdvWriteWordLram(iop_base, ASC_MC_SDTR_SPEED3, word);
5241                         word = 0;
5242                 } else if (tid == 15) { /* Check if done with sdtr_speed4. */
5243                         AdvWriteWordLram(iop_base, ASC_MC_SDTR_SPEED4, word);
5244                         /* End of loop. */
5245                 }
5246         }
5247
5248         /*
5249          * Set microcode operating variable for the disconnect per TID bitmask.
5250          */
5251         AdvWriteWordLram(iop_base, ASC_MC_DISC_ENABLE,
5252                          asc_dvc->cfg->disc_enable);
5253
5254         /*
5255          * Set SCSI_CFG0 Microcode Default Value.
5256          *
5257          * The microcode will set the SCSI_CFG0 register using this value
5258          * after it is started below.
5259          */
5260         AdvWriteWordLram(iop_base, ASC_MC_DEFAULT_SCSI_CFG0,
5261                          PARITY_EN | QUEUE_128 | SEL_TMO_LONG | OUR_ID_EN |
5262                          asc_dvc->chip_scsi_id);
5263
5264         /*
5265          * Determine SCSI_CFG1 Microcode Default Value.
5266          *
5267          * The microcode will set the SCSI_CFG1 register using this value
5268          * after it is started below.
5269          */
5270
5271         /* Read current SCSI_CFG1 Register value. */
5272         scsi_cfg1 = AdvReadWordRegister(iop_base, IOPW_SCSI_CFG1);
5273
5274         /*
5275          * If all three connectors are in use, return an error.
5276          */
5277         if ((scsi_cfg1 & CABLE_ILLEGAL_A) == 0 ||
5278             (scsi_cfg1 & CABLE_ILLEGAL_B) == 0) {
5279                 asc_dvc->err_code |= ASC_IERR_ILLEGAL_CONNECTION;
5280                 return ADV_ERROR;
5281         }
5282
5283         /*
5284          * If the internal narrow cable is reversed all of the SCSI_CTRL
5285          * register signals will be set. Check for and return an error if
5286          * this condition is found.
5287          */
5288         if ((AdvReadWordRegister(iop_base, IOPW_SCSI_CTRL) & 0x3F07) == 0x3F07) {
5289                 asc_dvc->err_code |= ASC_IERR_REVERSED_CABLE;
5290                 return ADV_ERROR;
5291         }
5292
5293         /*
5294          * If this is a differential board and a single-ended device
5295          * is attached to one of the connectors, return an error.
5296          */
5297         if ((scsi_cfg1 & DIFF_MODE) && (scsi_cfg1 & DIFF_SENSE) == 0) {
5298                 asc_dvc->err_code |= ASC_IERR_SINGLE_END_DEVICE;
5299                 return ADV_ERROR;
5300         }
5301
5302         /*
5303          * If automatic termination control is enabled, then set the
5304          * termination value based on a table listed in a_condor.h.
5305          *
5306          * If manual termination was specified with an EEPROM setting
5307          * then 'termination' was set-up in AdvInitFrom3550EEPROM() and
5308          * is ready to be 'ored' into SCSI_CFG1.
5309          */
5310         if (asc_dvc->cfg->termination == 0) {
5311                 /*
5312                  * The software always controls termination by setting TERM_CTL_SEL.
5313                  * If TERM_CTL_SEL were set to 0, the hardware would set termination.
5314                  */
5315                 asc_dvc->cfg->termination |= TERM_CTL_SEL;
5316
5317                 switch (scsi_cfg1 & CABLE_DETECT) {
5318                         /* TERM_CTL_H: on, TERM_CTL_L: on */
5319                 case 0x3:
5320                 case 0x7:
5321                 case 0xB:
5322                 case 0xD:
5323                 case 0xE:
5324                 case 0xF:
5325                         asc_dvc->cfg->termination |= (TERM_CTL_H | TERM_CTL_L);
5326                         break;
5327
5328                         /* TERM_CTL_H: on, TERM_CTL_L: off */
5329                 case 0x1:
5330                 case 0x5:
5331                 case 0x9:
5332                 case 0xA:
5333                 case 0xC:
5334                         asc_dvc->cfg->termination |= TERM_CTL_H;
5335                         break;
5336
5337                         /* TERM_CTL_H: off, TERM_CTL_L: off */
5338                 case 0x2:
5339                 case 0x6:
5340                         break;
5341                 }
5342         }
5343
5344         /*
5345          * Clear any set TERM_CTL_H and TERM_CTL_L bits.
5346          */
5347         scsi_cfg1 &= ~TERM_CTL;
5348
5349         /*
5350          * Invert the TERM_CTL_H and TERM_CTL_L bits and then
5351          * set 'scsi_cfg1'. The TERM_POL bit does not need to be
5352          * referenced, because the hardware internally inverts
5353          * the Termination High and Low bits if TERM_POL is set.
5354          */
5355         scsi_cfg1 |= (TERM_CTL_SEL | (~asc_dvc->cfg->termination & TERM_CTL));
5356
5357         /*
5358          * Set SCSI_CFG1 Microcode Default Value
5359          *
5360          * Set filter value and possibly modified termination control
5361          * bits in the Microcode SCSI_CFG1 Register Value.
5362          *
5363          * The microcode will set the SCSI_CFG1 register using this value
5364          * after it is started below.
5365          */
5366         AdvWriteWordLram(iop_base, ASC_MC_DEFAULT_SCSI_CFG1,
5367                          FLTR_DISABLE | scsi_cfg1);
5368
5369         /*
5370          * Set MEM_CFG Microcode Default Value
5371          *
5372          * The microcode will set the MEM_CFG register using this value
5373          * after it is started below.
5374          *
5375          * MEM_CFG may be accessed as a word or byte, but only bits 0-7
5376          * are defined.
5377          *
5378          * ASC-3550 has 8KB internal memory.
5379          */
5380         AdvWriteWordLram(iop_base, ASC_MC_DEFAULT_MEM_CFG,
5381                          BIOS_EN | RAM_SZ_8KB);
5382
5383         /*
5384          * Set SEL_MASK Microcode Default Value
5385          *
5386          * The microcode will set the SEL_MASK register using this value
5387          * after it is started below.
5388          */
5389         AdvWriteWordLram(iop_base, ASC_MC_DEFAULT_SEL_MASK,
5390                          ADV_TID_TO_TIDMASK(asc_dvc->chip_scsi_id));
5391
5392         AdvBuildCarrierFreelist(asc_dvc);
5393
5394         /*
5395          * Set-up the Host->RISC Initiator Command Queue (ICQ).
5396          */
5397
5398         if ((asc_dvc->icq_sp = asc_dvc->carr_freelist) == NULL) {
5399                 asc_dvc->err_code |= ASC_IERR_NO_CARRIER;
5400                 return ADV_ERROR;
5401         }
5402         asc_dvc->carr_freelist = (ADV_CARR_T *)
5403             ADV_U32_TO_VADDR(le32_to_cpu(asc_dvc->icq_sp->next_vpa));
5404
5405         /*
5406          * The first command issued will be placed in the stopper carrier.
5407          */
5408         asc_dvc->icq_sp->next_vpa = cpu_to_le32(ASC_CQ_STOPPER);
5409
5410         /*
5411          * Set RISC ICQ physical address start value.
5412          */
5413         AdvWriteDWordLramNoSwap(iop_base, ASC_MC_ICQ, asc_dvc->icq_sp->carr_pa);
5414
5415         /*
5416          * Set-up the RISC->Host Initiator Response Queue (IRQ).
5417          */
5418         if ((asc_dvc->irq_sp = asc_dvc->carr_freelist) == NULL) {
5419                 asc_dvc->err_code |= ASC_IERR_NO_CARRIER;
5420                 return ADV_ERROR;
5421         }
5422         asc_dvc->carr_freelist = (ADV_CARR_T *)
5423             ADV_U32_TO_VADDR(le32_to_cpu(asc_dvc->irq_sp->next_vpa));
5424
5425         /*
5426          * The first command completed by the RISC will be placed in
5427          * the stopper.
5428          *
5429          * Note: Set 'next_vpa' to ASC_CQ_STOPPER. When the request is
5430          * completed the RISC will set the ASC_RQ_STOPPER bit.
5431          */
5432         asc_dvc->irq_sp->next_vpa = cpu_to_le32(ASC_CQ_STOPPER);
5433
5434         /*
5435          * Set RISC IRQ physical address start value.
5436          */
5437         AdvWriteDWordLramNoSwap(iop_base, ASC_MC_IRQ, asc_dvc->irq_sp->carr_pa);
5438         asc_dvc->carr_pending_cnt = 0;
5439
5440         AdvWriteByteRegister(iop_base, IOPB_INTR_ENABLES,
5441                              (ADV_INTR_ENABLE_HOST_INTR |
5442                               ADV_INTR_ENABLE_GLOBAL_INTR));
5443
5444         AdvReadWordLram(iop_base, ASC_MC_CODE_BEGIN_ADDR, word);
5445         AdvWriteWordRegister(iop_base, IOPW_PC, word);
5446
5447         /* finally, finally, gentlemen, start your engine */
5448         AdvWriteWordRegister(iop_base, IOPW_RISC_CSR, ADV_RISC_CSR_RUN);
5449
5450         /*
5451          * Reset the SCSI Bus if the EEPROM indicates that SCSI Bus
5452          * Resets should be performed. The RISC has to be running
5453          * to issue a SCSI Bus Reset.
5454          */
5455         if (asc_dvc->bios_ctrl & BIOS_CTRL_RESET_SCSI_BUS) {
5456                 /*
5457                  * If the BIOS Signature is present in memory, restore the
5458                  * BIOS Handshake Configuration Table and do not perform
5459                  * a SCSI Bus Reset.
5460                  */
5461                 if (bios_mem[(ASC_MC_BIOS_SIGNATURE - ASC_MC_BIOSMEM) / 2] ==
5462                     0x55AA) {
5463                         /*
5464                          * Restore per TID negotiated values.
5465                          */
5466                         AdvWriteWordLram(iop_base, ASC_MC_WDTR_ABLE, wdtr_able);
5467                         AdvWriteWordLram(iop_base, ASC_MC_SDTR_ABLE, sdtr_able);
5468                         AdvWriteWordLram(iop_base, ASC_MC_TAGQNG_ABLE,
5469                                          tagqng_able);
5470                         for (tid = 0; tid <= ADV_MAX_TID; tid++) {
5471                                 AdvWriteByteLram(iop_base,
5472                                                  ASC_MC_NUMBER_OF_MAX_CMD + tid,
5473                                                  max_cmd[tid]);
5474                         }
5475                 } else {
5476                         if (AdvResetSB(asc_dvc) != ADV_TRUE) {
5477                                 warn_code = ASC_WARN_BUSRESET_ERROR;
5478                         }
5479                 }
5480         }
5481
5482         return warn_code;
5483 }
5484
5485 /*
5486  * Initialize the ASC-38C0800.
5487  *
5488  * On failure set the ADV_DVC_VAR field 'err_code' and return ADV_ERROR.
5489  *
5490  * For a non-fatal error return a warning code. If there are no warnings
5491  * then 0 is returned.
5492  *
5493  * Needed after initialization for error recovery.
5494  */
5495 static int AdvInitAsc38C0800Driver(ADV_DVC_VAR *asc_dvc)
5496 {
5497         const struct firmware *fw;
5498         const char fwname[] = "advansys/38C0800.bin";
5499         AdvPortAddr iop_base;
5500         ushort warn_code;
5501         int begin_addr;
5502         int end_addr;
5503         ushort code_sum;
5504         int word;
5505         int i;
5506         int err;
5507         unsigned long chksum;
5508         ushort scsi_cfg1;
5509         uchar byte;
5510         uchar tid;
5511         ushort bios_mem[ASC_MC_BIOSLEN / 2];    /* BIOS RISC Memory 0x40-0x8F. */
5512         ushort wdtr_able, sdtr_able, tagqng_able;
5513         uchar max_cmd[ADV_MAX_TID + 1];
5514
5515         /* If there is already an error, don't continue. */
5516         if (asc_dvc->err_code != 0)
5517                 return ADV_ERROR;
5518
5519         /*
5520          * The caller must set 'chip_type' to ADV_CHIP_ASC38C0800.
5521          */
5522         if (asc_dvc->chip_type != ADV_CHIP_ASC38C0800) {
5523                 asc_dvc->err_code = ASC_IERR_BAD_CHIPTYPE;
5524                 return ADV_ERROR;
5525         }
5526
5527         warn_code = 0;
5528         iop_base = asc_dvc->iop_base;
5529
5530         /*
5531          * Save the RISC memory BIOS region before writing the microcode.
5532          * The BIOS may already be loaded and using its RISC LRAM region
5533          * so its region must be saved and restored.
5534          *
5535          * Note: This code makes the assumption, which is currently true,
5536          * that a chip reset does not clear RISC LRAM.
5537          */
5538         for (i = 0; i < ASC_MC_BIOSLEN / 2; i++) {
5539                 AdvReadWordLram(iop_base, ASC_MC_BIOSMEM + (2 * i),
5540                                 bios_mem[i]);
5541         }
5542
5543         /*
5544          * Save current per TID negotiated values.
5545          */
5546         AdvReadWordLram(iop_base, ASC_MC_WDTR_ABLE, wdtr_able);
5547         AdvReadWordLram(iop_base, ASC_MC_SDTR_ABLE, sdtr_able);
5548         AdvReadWordLram(iop_base, ASC_MC_TAGQNG_ABLE, tagqng_able);
5549         for (tid = 0; tid <= ADV_MAX_TID; tid++) {
5550                 AdvReadByteLram(iop_base, ASC_MC_NUMBER_OF_MAX_CMD + tid,
5551                                 max_cmd[tid]);
5552         }
5553
5554         /*
5555          * RAM BIST (RAM Built-In Self Test)
5556          *
5557          * Address : I/O base + offset 0x38h register (byte).
5558          * Function: Bit 7-6(RW) : RAM mode
5559          *                          Normal Mode   : 0x00
5560          *                          Pre-test Mode : 0x40
5561          *                          RAM Test Mode : 0x80
5562          *           Bit 5       : unused
5563          *           Bit 4(RO)   : Done bit
5564          *           Bit 3-0(RO) : Status
5565          *                          Host Error    : 0x08
5566          *                          Int_RAM Error : 0x04
5567          *                          RISC Error    : 0x02
5568          *                          SCSI Error    : 0x01
5569          *                          No Error      : 0x00
5570          *
5571          * Note: RAM BIST code should be put right here, before loading the
5572          * microcode and after saving the RISC memory BIOS region.
5573          */
5574
5575         /*
5576          * LRAM Pre-test
5577          *
5578          * Write PRE_TEST_MODE (0x40) to register and wait for 10 milliseconds.
5579          * If Done bit not set or low nibble not PRE_TEST_VALUE (0x05), return
5580          * an error. Reset to NORMAL_MODE (0x00) and do again. If cannot reset
5581          * to NORMAL_MODE, return an error too.
5582          */
5583         for (i = 0; i < 2; i++) {
5584                 AdvWriteByteRegister(iop_base, IOPB_RAM_BIST, PRE_TEST_MODE);
5585                 mdelay(10);     /* Wait for 10ms before reading back. */
5586                 byte = AdvReadByteRegister(iop_base, IOPB_RAM_BIST);
5587                 if ((byte & RAM_TEST_DONE) == 0
5588                     || (byte & 0x0F) != PRE_TEST_VALUE) {
5589                         asc_dvc->err_code = ASC_IERR_BIST_PRE_TEST;
5590                         return ADV_ERROR;
5591                 }
5592
5593                 AdvWriteByteRegister(iop_base, IOPB_RAM_BIST, NORMAL_MODE);
5594                 mdelay(10);     /* Wait for 10ms before reading back. */
5595                 if (AdvReadByteRegister(iop_base, IOPB_RAM_BIST)
5596                     != NORMAL_VALUE) {
5597                         asc_dvc->err_code = ASC_IERR_BIST_PRE_TEST;
5598                         return ADV_ERROR;
5599                 }
5600         }
5601
5602         /*
5603          * LRAM Test - It takes about 1.5 ms to run through the test.
5604          *
5605          * Write RAM_TEST_MODE (0x80) to register and wait for 10 milliseconds.
5606          * If Done bit not set or Status not 0, save register byte, set the
5607          * err_code, and return an error.
5608          */
5609         AdvWriteByteRegister(iop_base, IOPB_RAM_BIST, RAM_TEST_MODE);
5610         mdelay(10);     /* Wait for 10ms before checking status. */
5611
5612         byte = AdvReadByteRegister(iop_base, IOPB_RAM_BIST);
5613         if ((byte & RAM_TEST_DONE) == 0 || (byte & RAM_TEST_STATUS) != 0) {
5614                 /* Get here if Done bit not set or Status not 0. */
5615                 asc_dvc->bist_err_code = byte;  /* for BIOS display message */
5616                 asc_dvc->err_code = ASC_IERR_BIST_RAM_TEST;
5617                 return ADV_ERROR;
5618         }
5619
5620         /* We need to reset back to normal mode after LRAM test passes. */
5621         AdvWriteByteRegister(iop_base, IOPB_RAM_BIST, NORMAL_MODE);
5622
5623         err = request_firmware(&fw, fwname, asc_dvc->drv_ptr->dev);
5624         if (err) {
5625                 printk(KERN_ERR "Failed to load image \"%s\" err %d\n",
5626                        fwname, err);
5627                 return err;
5628         }
5629         if (fw->size < 4) {
5630                 printk(KERN_ERR "Bogus length %zu in image \"%s\"\n",
5631                        fw->size, fwname);
5632                 release_firmware(fw);
5633                 return -EINVAL;
5634         }
5635         chksum = (fw->data[3] << 24) | (fw->data[2] << 16) |
5636                  (fw->data[1] << 8) | fw->data[0];
5637         asc_dvc->err_code = AdvLoadMicrocode(iop_base, &fw->data[4],
5638                                              fw->size - 4, ADV_38C0800_MEMSIZE,
5639                                              chksum);
5640         release_firmware(fw);
5641         if (asc_dvc->err_code)
5642                 return ADV_ERROR;
5643
5644         /*
5645          * Restore the RISC memory BIOS region.
5646          */
5647         for (i = 0; i < ASC_MC_BIOSLEN / 2; i++) {
5648                 AdvWriteWordLram(iop_base, ASC_MC_BIOSMEM + (2 * i),
5649                                  bios_mem[i]);
5650         }
5651
5652         /*
5653          * Calculate and write the microcode code checksum to the microcode
5654          * code checksum location ASC_MC_CODE_CHK_SUM (0x2C).
5655          */
5656         AdvReadWordLram(iop_base, ASC_MC_CODE_BEGIN_ADDR, begin_addr);
5657         AdvReadWordLram(iop_base, ASC_MC_CODE_END_ADDR, end_addr);
5658         code_sum = 0;
5659         AdvWriteWordRegister(iop_base, IOPW_RAM_ADDR, begin_addr);
5660         for (word = begin_addr; word < end_addr; word += 2) {
5661                 code_sum += AdvReadWordAutoIncLram(iop_base);
5662         }
5663         AdvWriteWordLram(iop_base, ASC_MC_CODE_CHK_SUM, code_sum);
5664
5665         /*
5666          * Read microcode version and date.
5667          */
5668         AdvReadWordLram(iop_base, ASC_MC_VERSION_DATE,
5669                         asc_dvc->cfg->mcode_date);
5670         AdvReadWordLram(iop_base, ASC_MC_VERSION_NUM,
5671                         asc_dvc->cfg->mcode_version);
5672
5673         /*
5674          * Set the chip type to indicate the ASC38C0800.
5675          */
5676         AdvWriteWordLram(iop_base, ASC_MC_CHIP_TYPE, ADV_CHIP_ASC38C0800);
5677
5678         /*
5679          * Write 1 to bit 14 'DIS_TERM_DRV' in the SCSI_CFG1 register.
5680          * When DIS_TERM_DRV set to 1, C_DET[3:0] will reflect current
5681          * cable detection and then we are able to read C_DET[3:0].
5682          *
5683          * Note: We will reset DIS_TERM_DRV to 0 in the 'Set SCSI_CFG1
5684          * Microcode Default Value' section below.
5685          */
5686         scsi_cfg1 = AdvReadWordRegister(iop_base, IOPW_SCSI_CFG1);
5687         AdvWriteWordRegister(iop_base, IOPW_SCSI_CFG1,
5688                              scsi_cfg1 | DIS_TERM_DRV);
5689
5690         /*
5691          * If the PCI Configuration Command Register "Parity Error Response
5692          * Control" Bit was clear (0), then set the microcode variable
5693          * 'control_flag' CONTROL_FLAG_IGNORE_PERR flag to tell the microcode
5694          * to ignore DMA parity errors.
5695          */
5696         if (asc_dvc->cfg->control_flag & CONTROL_FLAG_IGNORE_PERR) {
5697                 AdvReadWordLram(iop_base, ASC_MC_CONTROL_FLAG, word);
5698                 word |= CONTROL_FLAG_IGNORE_PERR;
5699                 AdvWriteWordLram(iop_base, ASC_MC_CONTROL_FLAG, word);
5700         }
5701
5702         /*
5703          * For ASC-38C0800, set FIFO_THRESH_80B [6:4] bits and START_CTL_TH [3:2]
5704          * bits for the default FIFO threshold.
5705          *
5706          * Note: ASC-38C0800 FIFO threshold has been changed to 256 bytes.
5707          *
5708          * For DMA Errata #4 set the BC_THRESH_ENB bit.
5709          */
5710         AdvWriteByteRegister(iop_base, IOPB_DMA_CFG0,
5711                              BC_THRESH_ENB | FIFO_THRESH_80B | START_CTL_TH |
5712                              READ_CMD_MRM);
5713
5714         /*
5715          * Microcode operating variables for WDTR, SDTR, and command tag
5716          * queuing will be set in slave_configure() based on what a
5717          * device reports it is capable of in Inquiry byte 7.
5718          *
5719          * If SCSI Bus Resets have been disabled, then directly set
5720          * SDTR and WDTR from the EEPROM configuration. This will allow
5721          * the BIOS and warm boot to work without a SCSI bus hang on
5722          * the Inquiry caused by host and target mismatched DTR values.
5723          * Without the SCSI Bus Reset, before an Inquiry a device can't
5724          * be assumed to be in Asynchronous, Narrow mode.
5725          */
5726         if ((asc_dvc->bios_ctrl & BIOS_CTRL_RESET_SCSI_BUS) == 0) {
5727                 AdvWriteWordLram(iop_base, ASC_MC_WDTR_ABLE,
5728                                  asc_dvc->wdtr_able);
5729                 AdvWriteWordLram(iop_base, ASC_MC_SDTR_ABLE,
5730                                  asc_dvc->sdtr_able);
5731         }
5732
5733         /*
5734          * Set microcode operating variables for DISC and SDTR_SPEED1,
5735          * SDTR_SPEED2, SDTR_SPEED3, and SDTR_SPEED4 based on the EEPROM
5736          * configuration values.
5737          *
5738          * The SDTR per TID bitmask overrides the SDTR_SPEED1, SDTR_SPEED2,
5739          * SDTR_SPEED3, and SDTR_SPEED4 values so it is safe to set them
5740          * without determining here whether the device supports SDTR.
5741          */
5742         AdvWriteWordLram(iop_base, ASC_MC_DISC_ENABLE,
5743                          asc_dvc->cfg->disc_enable);
5744         AdvWriteWordLram(iop_base, ASC_MC_SDTR_SPEED1, asc_dvc->sdtr_speed1);
5745         AdvWriteWordLram(iop_base, ASC_MC_SDTR_SPEED2, asc_dvc->sdtr_speed2);
5746         AdvWriteWordLram(iop_base, ASC_MC_SDTR_SPEED3, asc_dvc->sdtr_speed3);
5747         AdvWriteWordLram(iop_base, ASC_MC_SDTR_SPEED4, asc_dvc->sdtr_speed4);
5748
5749         /*
5750          * Set SCSI_CFG0 Microcode Default Value.
5751          *
5752          * The microcode will set the SCSI_CFG0 register using this value
5753          * after it is started below.
5754          */
5755         AdvWriteWordLram(iop_base, ASC_MC_DEFAULT_SCSI_CFG0,
5756                          PARITY_EN | QUEUE_128 | SEL_TMO_LONG | OUR_ID_EN |
5757                          asc_dvc->chip_scsi_id);
5758
5759         /*
5760          * Determine SCSI_CFG1 Microcode Default Value.
5761          *
5762          * The microcode will set the SCSI_CFG1 register using this value
5763          * after it is started below.
5764          */
5765
5766         /* Read current SCSI_CFG1 Register value. */
5767         scsi_cfg1 = AdvReadWordRegister(iop_base, IOPW_SCSI_CFG1);
5768
5769         /*
5770          * If the internal narrow cable is reversed all of the SCSI_CTRL
5771          * register signals will be set. Check for and return an error if
5772          * this condition is found.
5773          */
5774         if ((AdvReadWordRegister(iop_base, IOPW_SCSI_CTRL) & 0x3F07) == 0x3F07) {
5775                 asc_dvc->err_code |= ASC_IERR_REVERSED_CABLE;
5776                 return ADV_ERROR;
5777         }
5778
5779         /*
5780          * All kind of combinations of devices attached to one of four
5781          * connectors are acceptable except HVD device attached. For example,
5782          * LVD device can be attached to SE connector while SE device attached
5783          * to LVD connector.  If LVD device attached to SE connector, it only
5784          * runs up to Ultra speed.
5785          *
5786          * If an HVD device is attached to one of LVD connectors, return an
5787          * error.  However, there is no way to detect HVD device attached to
5788          * SE connectors.
5789          */
5790         if (scsi_cfg1 & HVD) {
5791                 asc_dvc->err_code = ASC_IERR_HVD_DEVICE;
5792                 return ADV_ERROR;
5793         }
5794
5795         /*
5796          * If either SE or LVD automatic termination control is enabled, then
5797          * set the termination value based on a table listed in a_condor.h.
5798          *
5799          * If manual termination was specified with an EEPROM setting then
5800          * 'termination' was set-up in AdvInitFrom38C0800EEPROM() and is ready
5801          * to be 'ored' into SCSI_CFG1.
5802          */
5803         if ((asc_dvc->cfg->termination & TERM_SE) == 0) {
5804                 /* SE automatic termination control is enabled. */
5805                 switch (scsi_cfg1 & C_DET_SE) {
5806                         /* TERM_SE_HI: on, TERM_SE_LO: on */
5807                 case 0x1:
5808                 case 0x2:
5809                 case 0x3:
5810                         asc_dvc->cfg->termination |= TERM_SE;
5811                         break;
5812
5813                         /* TERM_SE_HI: on, TERM_SE_LO: off */
5814                 case 0x0:
5815                         asc_dvc->cfg->termination |= TERM_SE_HI;
5816                         break;
5817                 }
5818         }
5819
5820         if ((asc_dvc->cfg->termination & TERM_LVD) == 0) {
5821                 /* LVD automatic termination control is enabled. */
5822                 switch (scsi_cfg1 & C_DET_LVD) {
5823                         /* TERM_LVD_HI: on, TERM_LVD_LO: on */
5824                 case 0x4:
5825                 case 0x8:
5826                 case 0xC:
5827                         asc_dvc->cfg->termination |= TERM_LVD;
5828                         break;
5829
5830                         /* TERM_LVD_HI: off, TERM_LVD_LO: off */
5831                 case 0x0:
5832                         break;
5833                 }
5834         }
5835
5836         /*
5837          * Clear any set TERM_SE and TERM_LVD bits.
5838          */
5839         scsi_cfg1 &= (~TERM_SE & ~TERM_LVD);
5840
5841         /*
5842          * Invert the TERM_SE and TERM_LVD bits and then set 'scsi_cfg1'.
5843          */
5844         scsi_cfg1 |= (~asc_dvc->cfg->termination & 0xF0);
5845
5846         /*
5847          * Clear BIG_ENDIAN, DIS_TERM_DRV, Terminator Polarity and HVD/LVD/SE
5848          * bits and set possibly modified termination control bits in the
5849          * Microcode SCSI_CFG1 Register Value.
5850          */
5851         scsi_cfg1 &= (~BIG_ENDIAN & ~DIS_TERM_DRV & ~TERM_POL & ~HVD_LVD_SE);
5852
5853         /*
5854          * Set SCSI_CFG1 Microcode Default Value
5855          *
5856          * Set possibly modified termination control and reset DIS_TERM_DRV
5857          * bits in the Microcode SCSI_CFG1 Register Value.
5858          *
5859          * The microcode will set the SCSI_CFG1 register using this value
5860          * after it is started below.
5861          */
5862         AdvWriteWordLram(iop_base, ASC_MC_DEFAULT_SCSI_CFG1, scsi_cfg1);
5863
5864         /*
5865          * Set MEM_CFG Microcode Default Value
5866          *
5867          * The microcode will set the MEM_CFG register using this value
5868          * after it is started below.
5869          *
5870          * MEM_CFG may be accessed as a word or byte, but only bits 0-7
5871          * are defined.
5872          *
5873          * ASC-38C0800 has 16KB internal memory.
5874          */
5875         AdvWriteWordLram(iop_base, ASC_MC_DEFAULT_MEM_CFG,
5876                          BIOS_EN | RAM_SZ_16KB);
5877
5878         /*
5879          * Set SEL_MASK Microcode Default Value
5880          *
5881          * The microcode will set the SEL_MASK register using this value
5882          * after it is started below.
5883          */
5884         AdvWriteWordLram(iop_base, ASC_MC_DEFAULT_SEL_MASK,
5885                          ADV_TID_TO_TIDMASK(asc_dvc->chip_scsi_id));
5886
5887         AdvBuildCarrierFreelist(asc_dvc);
5888
5889         /*
5890          * Set-up the Host->RISC Initiator Command Queue (ICQ).
5891          */
5892
5893         if ((asc_dvc->icq_sp = asc_dvc->carr_freelist) == NULL) {
5894                 asc_dvc->err_code |= ASC_IERR_NO_CARRIER;
5895                 return ADV_ERROR;
5896         }
5897         asc_dvc->carr_freelist = (ADV_CARR_T *)
5898             ADV_U32_TO_VADDR(le32_to_cpu(asc_dvc->icq_sp->next_vpa));
5899
5900         /*
5901          * The first command issued will be placed in the stopper carrier.
5902          */
5903         asc_dvc->icq_sp->next_vpa = cpu_to_le32(ASC_CQ_STOPPER);
5904
5905         /*
5906          * Set RISC ICQ physical address start value.
5907          * carr_pa is LE, must be native before write
5908          */
5909         AdvWriteDWordLramNoSwap(iop_base, ASC_MC_ICQ, asc_dvc->icq_sp->carr_pa);
5910
5911         /*
5912          * Set-up the RISC->Host Initiator Response Queue (IRQ).
5913          */
5914         if ((asc_dvc->irq_sp = asc_dvc->carr_freelist) == NULL) {
5915                 asc_dvc->err_code |= ASC_IERR_NO_CARRIER;
5916                 return ADV_ERROR;
5917         }
5918         asc_dvc->carr_freelist = (ADV_CARR_T *)
5919             ADV_U32_TO_VADDR(le32_to_cpu(asc_dvc->irq_sp->next_vpa));
5920
5921         /*
5922          * The first command completed by the RISC will be placed in
5923          * the stopper.
5924          *
5925          * Note: Set 'next_vpa' to ASC_CQ_STOPPER. When the request is
5926          * completed the RISC will set the ASC_RQ_STOPPER bit.
5927          */
5928         asc_dvc->irq_sp->next_vpa = cpu_to_le32(ASC_CQ_STOPPER);
5929
5930         /*
5931          * Set RISC IRQ physical address start value.
5932          *
5933          * carr_pa is LE, must be native before write *
5934          */
5935         AdvWriteDWordLramNoSwap(iop_base, ASC_MC_IRQ, asc_dvc->irq_sp->carr_pa);
5936         asc_dvc->carr_pending_cnt = 0;
5937
5938         AdvWriteByteRegister(iop_base, IOPB_INTR_ENABLES,
5939                              (ADV_INTR_ENABLE_HOST_INTR |
5940                               ADV_INTR_ENABLE_GLOBAL_INTR));
5941
5942         AdvReadWordLram(iop_base, ASC_MC_CODE_BEGIN_ADDR, word);
5943         AdvWriteWordRegister(iop_base, IOPW_PC, word);
5944
5945         /* finally, finally, gentlemen, start your engine */
5946         AdvWriteWordRegister(iop_base, IOPW_RISC_CSR, ADV_RISC_CSR_RUN);
5947
5948         /*
5949          * Reset the SCSI Bus if the EEPROM indicates that SCSI Bus
5950          * Resets should be performed. The RISC has to be running
5951          * to issue a SCSI Bus Reset.
5952          */
5953         if (asc_dvc->bios_ctrl & BIOS_CTRL_RESET_SCSI_BUS) {
5954                 /*
5955                  * If the BIOS Signature is present in memory, restore the
5956                  * BIOS Handshake Configuration Table and do not perform
5957                  * a SCSI Bus Reset.
5958                  */
5959                 if (bios_mem[(ASC_MC_BIOS_SIGNATURE - ASC_MC_BIOSMEM) / 2] ==
5960                     0x55AA) {
5961                         /*
5962                          * Restore per TID negotiated values.
5963                          */
5964                         AdvWriteWordLram(iop_base, ASC_MC_WDTR_ABLE, wdtr_able);
5965                         AdvWriteWordLram(iop_base, ASC_MC_SDTR_ABLE, sdtr_able);
5966                         AdvWriteWordLram(iop_base, ASC_MC_TAGQNG_ABLE,
5967                                          tagqng_able);
5968                         for (tid = 0; tid <= ADV_MAX_TID; tid++) {
5969                                 AdvWriteByteLram(iop_base,
5970                                                  ASC_MC_NUMBER_OF_MAX_CMD + tid,
5971                                                  max_cmd[tid]);
5972                         }
5973                 } else {
5974                         if (AdvResetSB(asc_dvc) != ADV_TRUE) {
5975                                 warn_code = ASC_WARN_BUSRESET_ERROR;
5976                         }
5977                 }
5978         }
5979
5980         return warn_code;
5981 }
5982
5983 /*
5984  * Initialize the ASC-38C1600.
5985  *
5986  * On failure set the ASC_DVC_VAR field 'err_code' and return ADV_ERROR.
5987  *
5988  * For a non-fatal error return a warning code. If there are no warnings
5989  * then 0 is returned.
5990  *
5991  * Needed after initialization for error recovery.
5992  */
5993 static int AdvInitAsc38C1600Driver(ADV_DVC_VAR *asc_dvc)
5994 {
5995         const struct firmware *fw;
5996         const char fwname[] = "advansys/38C1600.bin";
5997         AdvPortAddr iop_base;
5998         ushort warn_code;
5999         int begin_addr;
6000      &nb