PCI: Add pci_bus_find_ext_capability
[linux-2.6.git] / drivers / pci / pci.c
1 /*
2  *      PCI Bus Services, see include/linux/pci.h for further explanation.
3  *
4  *      Copyright 1993 -- 1997 Drew Eckhardt, Frederic Potter,
5  *      David Mosberger-Tang
6  *
7  *      Copyright 1997 -- 2000 Martin Mares <mj@ucw.cz>
8  */
9
10 #include <linux/kernel.h>
11 #include <linux/delay.h>
12 #include <linux/init.h>
13 #include <linux/pci.h>
14 #include <linux/pm.h>
15 #include <linux/module.h>
16 #include <linux/spinlock.h>
17 #include <linux/string.h>
18 #include <linux/log2.h>
19 #include <linux/pci-aspm.h>
20 #include <linux/pm_wakeup.h>
21 #include <linux/interrupt.h>
22 #include <asm/dma.h>    /* isa_dma_bridge_buggy */
23 #include <linux/device.h>
24 #include <asm/setup.h>
25 #include "pci.h"
26
27 const char *pci_power_names[] = {
28         "error", "D0", "D1", "D2", "D3hot", "D3cold", "unknown",
29 };
30 EXPORT_SYMBOL_GPL(pci_power_names);
31
32 unsigned int pci_pm_d3_delay;
33
34 static void pci_dev_d3_sleep(struct pci_dev *dev)
35 {
36         unsigned int delay = dev->d3_delay;
37
38         if (delay < pci_pm_d3_delay)
39                 delay = pci_pm_d3_delay;
40
41         msleep(delay);
42 }
43
44 #ifdef CONFIG_PCI_DOMAINS
45 int pci_domains_supported = 1;
46 #endif
47
48 #define DEFAULT_CARDBUS_IO_SIZE         (256)
49 #define DEFAULT_CARDBUS_MEM_SIZE        (64*1024*1024)
50 /* pci=cbmemsize=nnM,cbiosize=nn can override this */
51 unsigned long pci_cardbus_io_size = DEFAULT_CARDBUS_IO_SIZE;
52 unsigned long pci_cardbus_mem_size = DEFAULT_CARDBUS_MEM_SIZE;
53
54 #define DEFAULT_HOTPLUG_IO_SIZE         (256)
55 #define DEFAULT_HOTPLUG_MEM_SIZE        (2*1024*1024)
56 /* pci=hpmemsize=nnM,hpiosize=nn can override this */
57 unsigned long pci_hotplug_io_size  = DEFAULT_HOTPLUG_IO_SIZE;
58 unsigned long pci_hotplug_mem_size = DEFAULT_HOTPLUG_MEM_SIZE;
59
60 /*
61  * The default CLS is used if arch didn't set CLS explicitly and not
62  * all pci devices agree on the same value.  Arch can override either
63  * the dfl or actual value as it sees fit.  Don't forget this is
64  * measured in 32-bit words, not bytes.
65  */
66 u8 pci_dfl_cache_line_size __devinitdata = L1_CACHE_BYTES >> 2;
67 u8 pci_cache_line_size;
68
69 /**
70  * pci_bus_max_busnr - returns maximum PCI bus number of given bus' children
71  * @bus: pointer to PCI bus structure to search
72  *
73  * Given a PCI bus, returns the highest PCI bus number present in the set
74  * including the given PCI bus and its list of child PCI buses.
75  */
76 unsigned char pci_bus_max_busnr(struct pci_bus* bus)
77 {
78         struct list_head *tmp;
79         unsigned char max, n;
80
81         max = bus->subordinate;
82         list_for_each(tmp, &bus->children) {
83                 n = pci_bus_max_busnr(pci_bus_b(tmp));
84                 if(n > max)
85                         max = n;
86         }
87         return max;
88 }
89 EXPORT_SYMBOL_GPL(pci_bus_max_busnr);
90
91 #ifdef CONFIG_HAS_IOMEM
92 void __iomem *pci_ioremap_bar(struct pci_dev *pdev, int bar)
93 {
94         /*
95          * Make sure the BAR is actually a memory resource, not an IO resource
96          */
97         if (!(pci_resource_flags(pdev, bar) & IORESOURCE_MEM)) {
98                 WARN_ON(1);
99                 return NULL;
100         }
101         return ioremap_nocache(pci_resource_start(pdev, bar),
102                                      pci_resource_len(pdev, bar));
103 }
104 EXPORT_SYMBOL_GPL(pci_ioremap_bar);
105 #endif
106
107 #if 0
108 /**
109  * pci_max_busnr - returns maximum PCI bus number
110  *
111  * Returns the highest PCI bus number present in the system global list of
112  * PCI buses.
113  */
114 unsigned char __devinit
115 pci_max_busnr(void)
116 {
117         struct pci_bus *bus = NULL;
118         unsigned char max, n;
119
120         max = 0;
121         while ((bus = pci_find_next_bus(bus)) != NULL) {
122                 n = pci_bus_max_busnr(bus);
123                 if(n > max)
124                         max = n;
125         }
126         return max;
127 }
128
129 #endif  /*  0  */
130
131 #define PCI_FIND_CAP_TTL        48
132
133 static int __pci_find_next_cap_ttl(struct pci_bus *bus, unsigned int devfn,
134                                    u8 pos, int cap, int *ttl)
135 {
136         u8 id;
137
138         while ((*ttl)--) {
139                 pci_bus_read_config_byte(bus, devfn, pos, &pos);
140                 if (pos < 0x40)
141                         break;
142                 pos &= ~3;
143                 pci_bus_read_config_byte(bus, devfn, pos + PCI_CAP_LIST_ID,
144                                          &id);
145                 if (id == 0xff)
146                         break;
147                 if (id == cap)
148                         return pos;
149                 pos += PCI_CAP_LIST_NEXT;
150         }
151         return 0;
152 }
153
154 static int __pci_find_next_cap(struct pci_bus *bus, unsigned int devfn,
155                                u8 pos, int cap)
156 {
157         int ttl = PCI_FIND_CAP_TTL;
158
159         return __pci_find_next_cap_ttl(bus, devfn, pos, cap, &ttl);
160 }
161
162 int pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap)
163 {
164         return __pci_find_next_cap(dev->bus, dev->devfn,
165                                    pos + PCI_CAP_LIST_NEXT, cap);
166 }
167 EXPORT_SYMBOL_GPL(pci_find_next_capability);
168
169 static int __pci_bus_find_cap_start(struct pci_bus *bus,
170                                     unsigned int devfn, u8 hdr_type)
171 {
172         u16 status;
173
174         pci_bus_read_config_word(bus, devfn, PCI_STATUS, &status);
175         if (!(status & PCI_STATUS_CAP_LIST))
176                 return 0;
177
178         switch (hdr_type) {
179         case PCI_HEADER_TYPE_NORMAL:
180         case PCI_HEADER_TYPE_BRIDGE:
181                 return PCI_CAPABILITY_LIST;
182         case PCI_HEADER_TYPE_CARDBUS:
183                 return PCI_CB_CAPABILITY_LIST;
184         default:
185                 return 0;
186         }
187
188         return 0;
189 }
190
191 /**
192  * pci_find_capability - query for devices' capabilities 
193  * @dev: PCI device to query
194  * @cap: capability code
195  *
196  * Tell if a device supports a given PCI capability.
197  * Returns the address of the requested capability structure within the
198  * device's PCI configuration space or 0 in case the device does not
199  * support it.  Possible values for @cap:
200  *
201  *  %PCI_CAP_ID_PM           Power Management 
202  *  %PCI_CAP_ID_AGP          Accelerated Graphics Port 
203  *  %PCI_CAP_ID_VPD          Vital Product Data 
204  *  %PCI_CAP_ID_SLOTID       Slot Identification 
205  *  %PCI_CAP_ID_MSI          Message Signalled Interrupts
206  *  %PCI_CAP_ID_CHSWP        CompactPCI HotSwap 
207  *  %PCI_CAP_ID_PCIX         PCI-X
208  *  %PCI_CAP_ID_EXP          PCI Express
209  */
210 int pci_find_capability(struct pci_dev *dev, int cap)
211 {
212         int pos;
213
214         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
215         if (pos)
216                 pos = __pci_find_next_cap(dev->bus, dev->devfn, pos, cap);
217
218         return pos;
219 }
220
221 /**
222  * pci_bus_find_capability - query for devices' capabilities 
223  * @bus:   the PCI bus to query
224  * @devfn: PCI device to query
225  * @cap:   capability code
226  *
227  * Like pci_find_capability() but works for pci devices that do not have a
228  * pci_dev structure set up yet. 
229  *
230  * Returns the address of the requested capability structure within the
231  * device's PCI configuration space or 0 in case the device does not
232  * support it.
233  */
234 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap)
235 {
236         int pos;
237         u8 hdr_type;
238
239         pci_bus_read_config_byte(bus, devfn, PCI_HEADER_TYPE, &hdr_type);
240
241         pos = __pci_bus_find_cap_start(bus, devfn, hdr_type & 0x7f);
242         if (pos)
243                 pos = __pci_find_next_cap(bus, devfn, pos, cap);
244
245         return pos;
246 }
247
248 /**
249  * pci_find_ext_capability - Find an extended capability
250  * @dev: PCI device to query
251  * @cap: capability code
252  *
253  * Returns the address of the requested extended capability structure
254  * within the device's PCI configuration space or 0 if the device does
255  * not support it.  Possible values for @cap:
256  *
257  *  %PCI_EXT_CAP_ID_ERR         Advanced Error Reporting
258  *  %PCI_EXT_CAP_ID_VC          Virtual Channel
259  *  %PCI_EXT_CAP_ID_DSN         Device Serial Number
260  *  %PCI_EXT_CAP_ID_PWR         Power Budgeting
261  */
262 int pci_find_ext_capability(struct pci_dev *dev, int cap)
263 {
264         u32 header;
265         int ttl;
266         int pos = PCI_CFG_SPACE_SIZE;
267
268         /* minimum 8 bytes per capability */
269         ttl = (PCI_CFG_SPACE_EXP_SIZE - PCI_CFG_SPACE_SIZE) / 8;
270
271         if (dev->cfg_size <= PCI_CFG_SPACE_SIZE)
272                 return 0;
273
274         if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
275                 return 0;
276
277         /*
278          * If we have no capabilities, this is indicated by cap ID,
279          * cap version and next pointer all being 0.
280          */
281         if (header == 0)
282                 return 0;
283
284         while (ttl-- > 0) {
285                 if (PCI_EXT_CAP_ID(header) == cap)
286                         return pos;
287
288                 pos = PCI_EXT_CAP_NEXT(header);
289                 if (pos < PCI_CFG_SPACE_SIZE)
290                         break;
291
292                 if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
293                         break;
294         }
295
296         return 0;
297 }
298 EXPORT_SYMBOL_GPL(pci_find_ext_capability);
299
300 /**
301  * pci_bus_find_ext_capability - find an extended capability
302  * @bus:   the PCI bus to query
303  * @devfn: PCI device to query
304  * @cap:   capability code
305  *
306  * Like pci_find_ext_capability() but works for pci devices that do not have a
307  * pci_dev structure set up yet.
308  *
309  * Returns the address of the requested capability structure within the
310  * device's PCI configuration space or 0 in case the device does not
311  * support it.
312  */
313 int pci_bus_find_ext_capability(struct pci_bus *bus, unsigned int devfn,
314                                 int cap)
315 {
316         u32 header;
317         int ttl;
318         int pos = PCI_CFG_SPACE_SIZE;
319
320         /* minimum 8 bytes per capability */
321         ttl = (PCI_CFG_SPACE_EXP_SIZE - PCI_CFG_SPACE_SIZE) / 8;
322
323         if (!pci_bus_read_config_dword(bus, devfn, pos, &header))
324                 return 0;
325         if (header == 0xffffffff || header == 0)
326                 return 0;
327
328         while (ttl-- > 0) {
329                 if (PCI_EXT_CAP_ID(header) == cap)
330                         return pos;
331
332                 pos = PCI_EXT_CAP_NEXT(header);
333                 if (pos < PCI_CFG_SPACE_SIZE)
334                         break;
335
336                 if (!pci_bus_read_config_dword(bus, devfn, pos, &header))
337                         break;
338         }
339
340         return 0;
341 }
342
343 static int __pci_find_next_ht_cap(struct pci_dev *dev, int pos, int ht_cap)
344 {
345         int rc, ttl = PCI_FIND_CAP_TTL;
346         u8 cap, mask;
347
348         if (ht_cap == HT_CAPTYPE_SLAVE || ht_cap == HT_CAPTYPE_HOST)
349                 mask = HT_3BIT_CAP_MASK;
350         else
351                 mask = HT_5BIT_CAP_MASK;
352
353         pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn, pos,
354                                       PCI_CAP_ID_HT, &ttl);
355         while (pos) {
356                 rc = pci_read_config_byte(dev, pos + 3, &cap);
357                 if (rc != PCIBIOS_SUCCESSFUL)
358                         return 0;
359
360                 if ((cap & mask) == ht_cap)
361                         return pos;
362
363                 pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn,
364                                               pos + PCI_CAP_LIST_NEXT,
365                                               PCI_CAP_ID_HT, &ttl);
366         }
367
368         return 0;
369 }
370 /**
371  * pci_find_next_ht_capability - query a device's Hypertransport capabilities
372  * @dev: PCI device to query
373  * @pos: Position from which to continue searching
374  * @ht_cap: Hypertransport capability code
375  *
376  * To be used in conjunction with pci_find_ht_capability() to search for
377  * all capabilities matching @ht_cap. @pos should always be a value returned
378  * from pci_find_ht_capability().
379  *
380  * NB. To be 100% safe against broken PCI devices, the caller should take
381  * steps to avoid an infinite loop.
382  */
383 int pci_find_next_ht_capability(struct pci_dev *dev, int pos, int ht_cap)
384 {
385         return __pci_find_next_ht_cap(dev, pos + PCI_CAP_LIST_NEXT, ht_cap);
386 }
387 EXPORT_SYMBOL_GPL(pci_find_next_ht_capability);
388
389 /**
390  * pci_find_ht_capability - query a device's Hypertransport capabilities
391  * @dev: PCI device to query
392  * @ht_cap: Hypertransport capability code
393  *
394  * Tell if a device supports a given Hypertransport capability.
395  * Returns an address within the device's PCI configuration space
396  * or 0 in case the device does not support the request capability.
397  * The address points to the PCI capability, of type PCI_CAP_ID_HT,
398  * which has a Hypertransport capability matching @ht_cap.
399  */
400 int pci_find_ht_capability(struct pci_dev *dev, int ht_cap)
401 {
402         int pos;
403
404         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
405         if (pos)
406                 pos = __pci_find_next_ht_cap(dev, pos, ht_cap);
407
408         return pos;
409 }
410 EXPORT_SYMBOL_GPL(pci_find_ht_capability);
411
412 /**
413  * pci_find_parent_resource - return resource region of parent bus of given region
414  * @dev: PCI device structure contains resources to be searched
415  * @res: child resource record for which parent is sought
416  *
417  *  For given resource region of given device, return the resource
418  *  region of parent bus the given region is contained in or where
419  *  it should be allocated from.
420  */
421 struct resource *
422 pci_find_parent_resource(const struct pci_dev *dev, struct resource *res)
423 {
424         const struct pci_bus *bus = dev->bus;
425         int i;
426         struct resource *best = NULL;
427
428         for(i = 0; i < PCI_BUS_NUM_RESOURCES; i++) {
429                 struct resource *r = bus->resource[i];
430                 if (!r)
431                         continue;
432                 if (res->start && !(res->start >= r->start && res->end <= r->end))
433                         continue;       /* Not contained */
434                 if ((res->flags ^ r->flags) & (IORESOURCE_IO | IORESOURCE_MEM))
435                         continue;       /* Wrong type */
436                 if (!((res->flags ^ r->flags) & IORESOURCE_PREFETCH))
437                         return r;       /* Exact match */
438                 /* We can't insert a non-prefetch resource inside a prefetchable parent .. */
439                 if (r->flags & IORESOURCE_PREFETCH)
440                         continue;
441                 /* .. but we can put a prefetchable resource inside a non-prefetchable one */
442                 if (!best)
443                         best = r;
444         }
445         return best;
446 }
447
448 /**
449  * pci_restore_bars - restore a devices BAR values (e.g. after wake-up)
450  * @dev: PCI device to have its BARs restored
451  *
452  * Restore the BAR values for a given device, so as to make it
453  * accessible by its driver.
454  */
455 static void
456 pci_restore_bars(struct pci_dev *dev)
457 {
458         int i;
459
460         for (i = 0; i < PCI_BRIDGE_RESOURCES; i++)
461                 pci_update_resource(dev, i);
462 }
463
464 static struct pci_platform_pm_ops *pci_platform_pm;
465
466 int pci_set_platform_pm(struct pci_platform_pm_ops *ops)
467 {
468         if (!ops->is_manageable || !ops->set_state || !ops->choose_state
469             || !ops->sleep_wake || !ops->can_wakeup)
470                 return -EINVAL;
471         pci_platform_pm = ops;
472         return 0;
473 }
474
475 static inline bool platform_pci_power_manageable(struct pci_dev *dev)
476 {
477         return pci_platform_pm ? pci_platform_pm->is_manageable(dev) : false;
478 }
479
480 static inline int platform_pci_set_power_state(struct pci_dev *dev,
481                                                 pci_power_t t)
482 {
483         return pci_platform_pm ? pci_platform_pm->set_state(dev, t) : -ENOSYS;
484 }
485
486 static inline pci_power_t platform_pci_choose_state(struct pci_dev *dev)
487 {
488         return pci_platform_pm ?
489                         pci_platform_pm->choose_state(dev) : PCI_POWER_ERROR;
490 }
491
492 static inline bool platform_pci_can_wakeup(struct pci_dev *dev)
493 {
494         return pci_platform_pm ? pci_platform_pm->can_wakeup(dev) : false;
495 }
496
497 static inline int platform_pci_sleep_wake(struct pci_dev *dev, bool enable)
498 {
499         return pci_platform_pm ?
500                         pci_platform_pm->sleep_wake(dev, enable) : -ENODEV;
501 }
502
503 /**
504  * pci_raw_set_power_state - Use PCI PM registers to set the power state of
505  *                           given PCI device
506  * @dev: PCI device to handle.
507  * @state: PCI power state (D0, D1, D2, D3hot) to put the device into.
508  *
509  * RETURN VALUE:
510  * -EINVAL if the requested state is invalid.
511  * -EIO if device does not support PCI PM or its PM capabilities register has a
512  * wrong version, or device doesn't support the requested state.
513  * 0 if device already is in the requested state.
514  * 0 if device's power state has been successfully changed.
515  */
516 static int pci_raw_set_power_state(struct pci_dev *dev, pci_power_t state)
517 {
518         u16 pmcsr;
519         bool need_restore = false;
520
521         /* Check if we're already there */
522         if (dev->current_state == state)
523                 return 0;
524
525         if (!dev->pm_cap)
526                 return -EIO;
527
528         if (state < PCI_D0 || state > PCI_D3hot)
529                 return -EINVAL;
530
531         /* Validate current state:
532          * Can enter D0 from any state, but if we can only go deeper 
533          * to sleep if we're already in a low power state
534          */
535         if (state != PCI_D0 && dev->current_state <= PCI_D3cold
536             && dev->current_state > state) {
537                 dev_err(&dev->dev, "invalid power transition "
538                         "(from state %d to %d)\n", dev->current_state, state);
539                 return -EINVAL;
540         }
541
542         /* check if this device supports the desired state */
543         if ((state == PCI_D1 && !dev->d1_support)
544            || (state == PCI_D2 && !dev->d2_support))
545                 return -EIO;
546
547         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
548
549         /* If we're (effectively) in D3, force entire word to 0.
550          * This doesn't affect PME_Status, disables PME_En, and
551          * sets PowerState to 0.
552          */
553         switch (dev->current_state) {
554         case PCI_D0:
555         case PCI_D1:
556         case PCI_D2:
557                 pmcsr &= ~PCI_PM_CTRL_STATE_MASK;
558                 pmcsr |= state;
559                 break;
560         case PCI_D3hot:
561         case PCI_D3cold:
562         case PCI_UNKNOWN: /* Boot-up */
563                 if ((pmcsr & PCI_PM_CTRL_STATE_MASK) == PCI_D3hot
564                  && !(pmcsr & PCI_PM_CTRL_NO_SOFT_RESET))
565                         need_restore = true;
566                 /* Fall-through: force to D0 */
567         default:
568                 pmcsr = 0;
569                 break;
570         }
571
572         /* enter specified state */
573         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, pmcsr);
574
575         /* Mandatory power management transition delays */
576         /* see PCI PM 1.1 5.6.1 table 18 */
577         if (state == PCI_D3hot || dev->current_state == PCI_D3hot)
578                 pci_dev_d3_sleep(dev);
579         else if (state == PCI_D2 || dev->current_state == PCI_D2)
580                 udelay(PCI_PM_D2_DELAY);
581
582         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
583         dev->current_state = (pmcsr & PCI_PM_CTRL_STATE_MASK);
584         if (dev->current_state != state && printk_ratelimit())
585                 dev_info(&dev->dev, "Refused to change power state, "
586                         "currently in D%d\n", dev->current_state);
587
588         /* According to section 5.4.1 of the "PCI BUS POWER MANAGEMENT
589          * INTERFACE SPECIFICATION, REV. 1.2", a device transitioning
590          * from D3hot to D0 _may_ perform an internal reset, thereby
591          * going to "D0 Uninitialized" rather than "D0 Initialized".
592          * For example, at least some versions of the 3c905B and the
593          * 3c556B exhibit this behaviour.
594          *
595          * At least some laptop BIOSen (e.g. the Thinkpad T21) leave
596          * devices in a D3hot state at boot.  Consequently, we need to
597          * restore at least the BARs so that the device will be
598          * accessible to its driver.
599          */
600         if (need_restore)
601                 pci_restore_bars(dev);
602
603         if (dev->bus->self)
604                 pcie_aspm_pm_state_change(dev->bus->self);
605
606         return 0;
607 }
608
609 /**
610  * pci_update_current_state - Read PCI power state of given device from its
611  *                            PCI PM registers and cache it
612  * @dev: PCI device to handle.
613  * @state: State to cache in case the device doesn't have the PM capability
614  */
615 void pci_update_current_state(struct pci_dev *dev, pci_power_t state)
616 {
617         if (dev->pm_cap) {
618                 u16 pmcsr;
619
620                 pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
621                 dev->current_state = (pmcsr & PCI_PM_CTRL_STATE_MASK);
622         } else {
623                 dev->current_state = state;
624         }
625 }
626
627 /**
628  * pci_platform_power_transition - Use platform to change device power state
629  * @dev: PCI device to handle.
630  * @state: State to put the device into.
631  */
632 static int pci_platform_power_transition(struct pci_dev *dev, pci_power_t state)
633 {
634         int error;
635
636         if (platform_pci_power_manageable(dev)) {
637                 error = platform_pci_set_power_state(dev, state);
638                 if (!error)
639                         pci_update_current_state(dev, state);
640         } else {
641                 error = -ENODEV;
642                 /* Fall back to PCI_D0 if native PM is not supported */
643                 if (!dev->pm_cap)
644                         dev->current_state = PCI_D0;
645         }
646
647         return error;
648 }
649
650 /**
651  * __pci_start_power_transition - Start power transition of a PCI device
652  * @dev: PCI device to handle.
653  * @state: State to put the device into.
654  */
655 static void __pci_start_power_transition(struct pci_dev *dev, pci_power_t state)
656 {
657         if (state == PCI_D0)
658                 pci_platform_power_transition(dev, PCI_D0);
659 }
660
661 /**
662  * __pci_complete_power_transition - Complete power transition of a PCI device
663  * @dev: PCI device to handle.
664  * @state: State to put the device into.
665  *
666  * This function should not be called directly by device drivers.
667  */
668 int __pci_complete_power_transition(struct pci_dev *dev, pci_power_t state)
669 {
670         return state > PCI_D0 ?
671                         pci_platform_power_transition(dev, state) : -EINVAL;
672 }
673 EXPORT_SYMBOL_GPL(__pci_complete_power_transition);
674
675 /**
676  * pci_set_power_state - Set the power state of a PCI device
677  * @dev: PCI device to handle.
678  * @state: PCI power state (D0, D1, D2, D3hot) to put the device into.
679  *
680  * Transition a device to a new power state, using the platform firmware and/or
681  * the device's PCI PM registers.
682  *
683  * RETURN VALUE:
684  * -EINVAL if the requested state is invalid.
685  * -EIO if device does not support PCI PM or its PM capabilities register has a
686  * wrong version, or device doesn't support the requested state.
687  * 0 if device already is in the requested state.
688  * 0 if device's power state has been successfully changed.
689  */
690 int pci_set_power_state(struct pci_dev *dev, pci_power_t state)
691 {
692         int error;
693
694         /* bound the state we're entering */
695         if (state > PCI_D3hot)
696                 state = PCI_D3hot;
697         else if (state < PCI_D0)
698                 state = PCI_D0;
699         else if ((state == PCI_D1 || state == PCI_D2) && pci_no_d1d2(dev))
700                 /*
701                  * If the device or the parent bridge do not support PCI PM,
702                  * ignore the request if we're doing anything other than putting
703                  * it into D0 (which would only happen on boot).
704                  */
705                 return 0;
706
707         /* Check if we're already there */
708         if (dev->current_state == state)
709                 return 0;
710
711         __pci_start_power_transition(dev, state);
712
713         /* This device is quirked not to be put into D3, so
714            don't put it in D3 */
715         if (state == PCI_D3hot && (dev->dev_flags & PCI_DEV_FLAGS_NO_D3))
716                 return 0;
717
718         error = pci_raw_set_power_state(dev, state);
719
720         if (!__pci_complete_power_transition(dev, state))
721                 error = 0;
722
723         return error;
724 }
725
726 /**
727  * pci_choose_state - Choose the power state of a PCI device
728  * @dev: PCI device to be suspended
729  * @state: target sleep state for the whole system. This is the value
730  *      that is passed to suspend() function.
731  *
732  * Returns PCI power state suitable for given device and given system
733  * message.
734  */
735
736 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state)
737 {
738         pci_power_t ret;
739
740         if (!pci_find_capability(dev, PCI_CAP_ID_PM))
741                 return PCI_D0;
742
743         ret = platform_pci_choose_state(dev);
744         if (ret != PCI_POWER_ERROR)
745                 return ret;
746
747         switch (state.event) {
748         case PM_EVENT_ON:
749                 return PCI_D0;
750         case PM_EVENT_FREEZE:
751         case PM_EVENT_PRETHAW:
752                 /* REVISIT both freeze and pre-thaw "should" use D0 */
753         case PM_EVENT_SUSPEND:
754         case PM_EVENT_HIBERNATE:
755                 return PCI_D3hot;
756         default:
757                 dev_info(&dev->dev, "unrecognized suspend event %d\n",
758                          state.event);
759                 BUG();
760         }
761         return PCI_D0;
762 }
763
764 EXPORT_SYMBOL(pci_choose_state);
765
766 #define PCI_EXP_SAVE_REGS       7
767
768 #define pcie_cap_has_devctl(type, flags)        1
769 #define pcie_cap_has_lnkctl(type, flags)                \
770                 ((flags & PCI_EXP_FLAGS_VERS) > 1 ||    \
771                  (type == PCI_EXP_TYPE_ROOT_PORT ||     \
772                   type == PCI_EXP_TYPE_ENDPOINT ||      \
773                   type == PCI_EXP_TYPE_LEG_END))
774 #define pcie_cap_has_sltctl(type, flags)                \
775                 ((flags & PCI_EXP_FLAGS_VERS) > 1 ||    \
776                  ((type == PCI_EXP_TYPE_ROOT_PORT) ||   \
777                   (type == PCI_EXP_TYPE_DOWNSTREAM &&   \
778                    (flags & PCI_EXP_FLAGS_SLOT))))
779 #define pcie_cap_has_rtctl(type, flags)                 \
780                 ((flags & PCI_EXP_FLAGS_VERS) > 1 ||    \
781                  (type == PCI_EXP_TYPE_ROOT_PORT ||     \
782                   type == PCI_EXP_TYPE_RC_EC))
783 #define pcie_cap_has_devctl2(type, flags)               \
784                 ((flags & PCI_EXP_FLAGS_VERS) > 1)
785 #define pcie_cap_has_lnkctl2(type, flags)               \
786                 ((flags & PCI_EXP_FLAGS_VERS) > 1)
787 #define pcie_cap_has_sltctl2(type, flags)               \
788                 ((flags & PCI_EXP_FLAGS_VERS) > 1)
789
790 static int pci_save_pcie_state(struct pci_dev *dev)
791 {
792         int pos, i = 0;
793         struct pci_cap_saved_state *save_state;
794         u16 *cap;
795         u16 flags;
796
797         pos = pci_pcie_cap(dev);
798         if (!pos)
799                 return 0;
800
801         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
802         if (!save_state) {
803                 dev_err(&dev->dev, "buffer not found in %s\n", __func__);
804                 return -ENOMEM;
805         }
806         cap = (u16 *)&save_state->data[0];
807
808         pci_read_config_word(dev, pos + PCI_EXP_FLAGS, &flags);
809
810         if (pcie_cap_has_devctl(dev->pcie_type, flags))
811                 pci_read_config_word(dev, pos + PCI_EXP_DEVCTL, &cap[i++]);
812         if (pcie_cap_has_lnkctl(dev->pcie_type, flags))
813                 pci_read_config_word(dev, pos + PCI_EXP_LNKCTL, &cap[i++]);
814         if (pcie_cap_has_sltctl(dev->pcie_type, flags))
815                 pci_read_config_word(dev, pos + PCI_EXP_SLTCTL, &cap[i++]);
816         if (pcie_cap_has_rtctl(dev->pcie_type, flags))
817                 pci_read_config_word(dev, pos + PCI_EXP_RTCTL, &cap[i++]);
818         if (pcie_cap_has_devctl2(dev->pcie_type, flags))
819                 pci_read_config_word(dev, pos + PCI_EXP_DEVCTL2, &cap[i++]);
820         if (pcie_cap_has_lnkctl2(dev->pcie_type, flags))
821                 pci_read_config_word(dev, pos + PCI_EXP_LNKCTL2, &cap[i++]);
822         if (pcie_cap_has_sltctl2(dev->pcie_type, flags))
823                 pci_read_config_word(dev, pos + PCI_EXP_SLTCTL2, &cap[i++]);
824
825         return 0;
826 }
827
828 static void pci_restore_pcie_state(struct pci_dev *dev)
829 {
830         int i = 0, pos;
831         struct pci_cap_saved_state *save_state;
832         u16 *cap;
833         u16 flags;
834
835         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
836         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
837         if (!save_state || pos <= 0)
838                 return;
839         cap = (u16 *)&save_state->data[0];
840
841         pci_read_config_word(dev, pos + PCI_EXP_FLAGS, &flags);
842
843         if (pcie_cap_has_devctl(dev->pcie_type, flags))
844                 pci_write_config_word(dev, pos + PCI_EXP_DEVCTL, cap[i++]);
845         if (pcie_cap_has_lnkctl(dev->pcie_type, flags))
846                 pci_write_config_word(dev, pos + PCI_EXP_LNKCTL, cap[i++]);
847         if (pcie_cap_has_sltctl(dev->pcie_type, flags))
848                 pci_write_config_word(dev, pos + PCI_EXP_SLTCTL, cap[i++]);
849         if (pcie_cap_has_rtctl(dev->pcie_type, flags))
850                 pci_write_config_word(dev, pos + PCI_EXP_RTCTL, cap[i++]);
851         if (pcie_cap_has_devctl2(dev->pcie_type, flags))
852                 pci_write_config_word(dev, pos + PCI_EXP_DEVCTL2, cap[i++]);
853         if (pcie_cap_has_lnkctl2(dev->pcie_type, flags))
854                 pci_write_config_word(dev, pos + PCI_EXP_LNKCTL2, cap[i++]);
855         if (pcie_cap_has_sltctl2(dev->pcie_type, flags))
856                 pci_write_config_word(dev, pos + PCI_EXP_SLTCTL2, cap[i++]);
857 }
858
859
860 static int pci_save_pcix_state(struct pci_dev *dev)
861 {
862         int pos;
863         struct pci_cap_saved_state *save_state;
864
865         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
866         if (pos <= 0)
867                 return 0;
868
869         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
870         if (!save_state) {
871                 dev_err(&dev->dev, "buffer not found in %s\n", __func__);
872                 return -ENOMEM;
873         }
874
875         pci_read_config_word(dev, pos + PCI_X_CMD, (u16 *)save_state->data);
876
877         return 0;
878 }
879
880 static void pci_restore_pcix_state(struct pci_dev *dev)
881 {
882         int i = 0, pos;
883         struct pci_cap_saved_state *save_state;
884         u16 *cap;
885
886         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
887         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
888         if (!save_state || pos <= 0)
889                 return;
890         cap = (u16 *)&save_state->data[0];
891
892         pci_write_config_word(dev, pos + PCI_X_CMD, cap[i++]);
893 }
894
895
896 /**
897  * pci_save_state - save the PCI configuration space of a device before suspending
898  * @dev: - PCI device that we're dealing with
899  */
900 int
901 pci_save_state(struct pci_dev *dev)
902 {
903         int i;
904         /* XXX: 100% dword access ok here? */
905         for (i = 0; i < 16; i++)
906                 pci_read_config_dword(dev, i * 4, &dev->saved_config_space[i]);
907         dev->state_saved = true;
908         if ((i = pci_save_pcie_state(dev)) != 0)
909                 return i;
910         if ((i = pci_save_pcix_state(dev)) != 0)
911                 return i;
912         return 0;
913 }
914
915 /** 
916  * pci_restore_state - Restore the saved state of a PCI device
917  * @dev: - PCI device that we're dealing with
918  */
919 int 
920 pci_restore_state(struct pci_dev *dev)
921 {
922         int i;
923         u32 val;
924
925         if (!dev->state_saved)
926                 return 0;
927
928         /* PCI Express register must be restored first */
929         pci_restore_pcie_state(dev);
930
931         /*
932          * The Base Address register should be programmed before the command
933          * register(s)
934          */
935         for (i = 15; i >= 0; i--) {
936                 pci_read_config_dword(dev, i * 4, &val);
937                 if (val != dev->saved_config_space[i]) {
938                         dev_printk(KERN_DEBUG, &dev->dev, "restoring config "
939                                 "space at offset %#x (was %#x, writing %#x)\n",
940                                 i, val, (int)dev->saved_config_space[i]);
941                         pci_write_config_dword(dev,i * 4,
942                                 dev->saved_config_space[i]);
943                 }
944         }
945         pci_restore_pcix_state(dev);
946         pci_restore_msi_state(dev);
947         pci_restore_iov_state(dev);
948
949         dev->state_saved = false;
950
951         return 0;
952 }
953
954 static int do_pci_enable_device(struct pci_dev *dev, int bars)
955 {
956         int err;
957
958         err = pci_set_power_state(dev, PCI_D0);
959         if (err < 0 && err != -EIO)
960                 return err;
961         err = pcibios_enable_device(dev, bars);
962         if (err < 0)
963                 return err;
964         pci_fixup_device(pci_fixup_enable, dev);
965
966         return 0;
967 }
968
969 /**
970  * pci_reenable_device - Resume abandoned device
971  * @dev: PCI device to be resumed
972  *
973  *  Note this function is a backend of pci_default_resume and is not supposed
974  *  to be called by normal code, write proper resume handler and use it instead.
975  */
976 int pci_reenable_device(struct pci_dev *dev)
977 {
978         if (pci_is_enabled(dev))
979                 return do_pci_enable_device(dev, (1 << PCI_NUM_RESOURCES) - 1);
980         return 0;
981 }
982
983 static int __pci_enable_device_flags(struct pci_dev *dev,
984                                      resource_size_t flags)
985 {
986         int err;
987         int i, bars = 0;
988
989         if (atomic_add_return(1, &dev->enable_cnt) > 1)
990                 return 0;               /* already enabled */
991
992         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
993                 if (dev->resource[i].flags & flags)
994                         bars |= (1 << i);
995
996         err = do_pci_enable_device(dev, bars);
997         if (err < 0)
998                 atomic_dec(&dev->enable_cnt);
999         return err;
1000 }
1001
1002 /**
1003  * pci_enable_device_io - Initialize a device for use with IO space
1004  * @dev: PCI device to be initialized
1005  *
1006  *  Initialize device before it's used by a driver. Ask low-level code
1007  *  to enable I/O resources. Wake up the device if it was suspended.
1008  *  Beware, this function can fail.
1009  */
1010 int pci_enable_device_io(struct pci_dev *dev)
1011 {
1012         return __pci_enable_device_flags(dev, IORESOURCE_IO);
1013 }
1014
1015 /**
1016  * pci_enable_device_mem - Initialize a device for use with Memory space
1017  * @dev: PCI device to be initialized
1018  *
1019  *  Initialize device before it's used by a driver. Ask low-level code
1020  *  to enable Memory resources. Wake up the device if it was suspended.
1021  *  Beware, this function can fail.
1022  */
1023 int pci_enable_device_mem(struct pci_dev *dev)
1024 {
1025         return __pci_enable_device_flags(dev, IORESOURCE_MEM);
1026 }
1027
1028 /**
1029  * pci_enable_device - Initialize device before it's used by a driver.
1030  * @dev: PCI device to be initialized
1031  *
1032  *  Initialize device before it's used by a driver. Ask low-level code
1033  *  to enable I/O and memory. Wake up the device if it was suspended.
1034  *  Beware, this function can fail.
1035  *
1036  *  Note we don't actually enable the device many times if we call
1037  *  this function repeatedly (we just increment the count).
1038  */
1039 int pci_enable_device(struct pci_dev *dev)
1040 {
1041         return __pci_enable_device_flags(dev, IORESOURCE_MEM | IORESOURCE_IO);
1042 }
1043
1044 /*
1045  * Managed PCI resources.  This manages device on/off, intx/msi/msix
1046  * on/off and BAR regions.  pci_dev itself records msi/msix status, so
1047  * there's no need to track it separately.  pci_devres is initialized
1048  * when a device is enabled using managed PCI device enable interface.
1049  */
1050 struct pci_devres {
1051         unsigned int enabled:1;
1052         unsigned int pinned:1;
1053         unsigned int orig_intx:1;
1054         unsigned int restore_intx:1;
1055         u32 region_mask;
1056 };
1057
1058 static void pcim_release(struct device *gendev, void *res)
1059 {
1060         struct pci_dev *dev = container_of(gendev, struct pci_dev, dev);
1061         struct pci_devres *this = res;
1062         int i;
1063
1064         if (dev->msi_enabled)
1065                 pci_disable_msi(dev);
1066         if (dev->msix_enabled)
1067                 pci_disable_msix(dev);
1068
1069         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
1070                 if (this->region_mask & (1 << i))
1071                         pci_release_region(dev, i);
1072
1073         if (this->restore_intx)
1074                 pci_intx(dev, this->orig_intx);
1075
1076         if (this->enabled && !this->pinned)
1077                 pci_disable_device(dev);
1078 }
1079
1080 static struct pci_devres * get_pci_dr(struct pci_dev *pdev)
1081 {
1082         struct pci_devres *dr, *new_dr;
1083
1084         dr = devres_find(&pdev->dev, pcim_release, NULL, NULL);
1085         if (dr)
1086                 return dr;
1087
1088         new_dr = devres_alloc(pcim_release, sizeof(*new_dr), GFP_KERNEL);
1089         if (!new_dr)
1090                 return NULL;
1091         return devres_get(&pdev->dev, new_dr, NULL, NULL);
1092 }
1093
1094 static struct pci_devres * find_pci_dr(struct pci_dev *pdev)
1095 {
1096         if (pci_is_managed(pdev))
1097                 return devres_find(&pdev->dev, pcim_release, NULL, NULL);
1098         return NULL;
1099 }
1100
1101 /**
1102  * pcim_enable_device - Managed pci_enable_device()
1103  * @pdev: PCI device to be initialized
1104  *
1105  * Managed pci_enable_device().
1106  */
1107 int pcim_enable_device(struct pci_dev *pdev)
1108 {
1109         struct pci_devres *dr;
1110         int rc;
1111
1112         dr = get_pci_dr(pdev);
1113         if (unlikely(!dr))
1114                 return -ENOMEM;
1115         if (dr->enabled)
1116                 return 0;
1117
1118         rc = pci_enable_device(pdev);
1119         if (!rc) {
1120                 pdev->is_managed = 1;
1121                 dr->enabled = 1;
1122         }
1123         return rc;
1124 }
1125
1126 /**
1127  * pcim_pin_device - Pin managed PCI device
1128  * @pdev: PCI device to pin
1129  *
1130  * Pin managed PCI device @pdev.  Pinned device won't be disabled on
1131  * driver detach.  @pdev must have been enabled with
1132  * pcim_enable_device().
1133  */
1134 void pcim_pin_device(struct pci_dev *pdev)
1135 {
1136         struct pci_devres *dr;
1137
1138         dr = find_pci_dr(pdev);
1139         WARN_ON(!dr || !dr->enabled);
1140         if (dr)
1141                 dr->pinned = 1;
1142 }
1143
1144 /**
1145  * pcibios_disable_device - disable arch specific PCI resources for device dev
1146  * @dev: the PCI device to disable
1147  *
1148  * Disables architecture specific PCI resources for the device. This
1149  * is the default implementation. Architecture implementations can
1150  * override this.
1151  */
1152 void __attribute__ ((weak)) pcibios_disable_device (struct pci_dev *dev) {}
1153
1154 static void do_pci_disable_device(struct pci_dev *dev)
1155 {
1156         u16 pci_command;
1157
1158         pci_read_config_word(dev, PCI_COMMAND, &pci_command);
1159         if (pci_command & PCI_COMMAND_MASTER) {
1160                 pci_command &= ~PCI_COMMAND_MASTER;
1161                 pci_write_config_word(dev, PCI_COMMAND, pci_command);
1162         }
1163
1164         pcibios_disable_device(dev);
1165 }
1166
1167 /**
1168  * pci_disable_enabled_device - Disable device without updating enable_cnt
1169  * @dev: PCI device to disable
1170  *
1171  * NOTE: This function is a backend of PCI power management routines and is
1172  * not supposed to be called drivers.
1173  */
1174 void pci_disable_enabled_device(struct pci_dev *dev)
1175 {
1176         if (pci_is_enabled(dev))
1177                 do_pci_disable_device(dev);
1178 }
1179
1180 /**
1181  * pci_disable_device - Disable PCI device after use
1182  * @dev: PCI device to be disabled
1183  *
1184  * Signal to the system that the PCI device is not in use by the system
1185  * anymore.  This only involves disabling PCI bus-mastering, if active.
1186  *
1187  * Note we don't actually disable the device until all callers of
1188  * pci_device_enable() have called pci_device_disable().
1189  */
1190 void
1191 pci_disable_device(struct pci_dev *dev)
1192 {
1193         struct pci_devres *dr;
1194
1195         dr = find_pci_dr(dev);
1196         if (dr)
1197                 dr->enabled = 0;
1198
1199         if (atomic_sub_return(1, &dev->enable_cnt) != 0)
1200                 return;
1201
1202         do_pci_disable_device(dev);
1203
1204         dev->is_busmaster = 0;
1205 }
1206
1207 /**
1208  * pcibios_set_pcie_reset_state - set reset state for device dev
1209  * @dev: the PCIe device reset
1210  * @state: Reset state to enter into
1211  *
1212  *
1213  * Sets the PCIe reset state for the device. This is the default
1214  * implementation. Architecture implementations can override this.
1215  */
1216 int __attribute__ ((weak)) pcibios_set_pcie_reset_state(struct pci_dev *dev,
1217                                                         enum pcie_reset_state state)
1218 {
1219         return -EINVAL;
1220 }
1221
1222 /**
1223  * pci_set_pcie_reset_state - set reset state for device dev
1224  * @dev: the PCIe device reset
1225  * @state: Reset state to enter into
1226  *
1227  *
1228  * Sets the PCI reset state for the device.
1229  */
1230 int pci_set_pcie_reset_state(struct pci_dev *dev, enum pcie_reset_state state)
1231 {
1232         return pcibios_set_pcie_reset_state(dev, state);
1233 }
1234
1235 /**
1236  * pci_pme_capable - check the capability of PCI device to generate PME#
1237  * @dev: PCI device to handle.
1238  * @state: PCI state from which device will issue PME#.
1239  */
1240 bool pci_pme_capable(struct pci_dev *dev, pci_power_t state)
1241 {
1242         if (!dev->pm_cap)
1243                 return false;
1244
1245         return !!(dev->pme_support & (1 << state));
1246 }
1247
1248 /**
1249  * pci_pme_active - enable or disable PCI device's PME# function
1250  * @dev: PCI device to handle.
1251  * @enable: 'true' to enable PME# generation; 'false' to disable it.
1252  *
1253  * The caller must verify that the device is capable of generating PME# before
1254  * calling this function with @enable equal to 'true'.
1255  */
1256 void pci_pme_active(struct pci_dev *dev, bool enable)
1257 {
1258         u16 pmcsr;
1259
1260         if (!dev->pm_cap)
1261                 return;
1262
1263         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
1264         /* Clear PME_Status by writing 1 to it and enable PME# */
1265         pmcsr |= PCI_PM_CTRL_PME_STATUS | PCI_PM_CTRL_PME_ENABLE;
1266         if (!enable)
1267                 pmcsr &= ~PCI_PM_CTRL_PME_ENABLE;
1268
1269         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, pmcsr);
1270
1271         dev_printk(KERN_DEBUG, &dev->dev, "PME# %s\n",
1272                         enable ? "enabled" : "disabled");
1273 }
1274
1275 /**
1276  * pci_enable_wake - enable PCI device as wakeup event source
1277  * @dev: PCI device affected
1278  * @state: PCI state from which device will issue wakeup events
1279  * @enable: True to enable event generation; false to disable
1280  *
1281  * This enables the device as a wakeup event source, or disables it.
1282  * When such events involves platform-specific hooks, those hooks are
1283  * called automatically by this routine.
1284  *
1285  * Devices with legacy power management (no standard PCI PM capabilities)
1286  * always require such platform hooks.
1287  *
1288  * RETURN VALUE:
1289  * 0 is returned on success
1290  * -EINVAL is returned if device is not supposed to wake up the system
1291  * Error code depending on the platform is returned if both the platform and
1292  * the native mechanism fail to enable the generation of wake-up events
1293  */
1294 int pci_enable_wake(struct pci_dev *dev, pci_power_t state, bool enable)
1295 {
1296         int ret = 0;
1297
1298         if (enable && !device_may_wakeup(&dev->dev))
1299                 return -EINVAL;
1300
1301         /* Don't do the same thing twice in a row for one device. */
1302         if (!!enable == !!dev->wakeup_prepared)
1303                 return 0;
1304
1305         /*
1306          * According to "PCI System Architecture" 4th ed. by Tom Shanley & Don
1307          * Anderson we should be doing PME# wake enable followed by ACPI wake
1308          * enable.  To disable wake-up we call the platform first, for symmetry.
1309          */
1310
1311         if (enable) {
1312                 int error;
1313
1314                 if (pci_pme_capable(dev, state))
1315                         pci_pme_active(dev, true);
1316                 else
1317                         ret = 1;
1318                 error = platform_pci_sleep_wake(dev, true);
1319                 if (ret)
1320                         ret = error;
1321                 if (!ret)
1322                         dev->wakeup_prepared = true;
1323         } else {
1324                 platform_pci_sleep_wake(dev, false);
1325                 pci_pme_active(dev, false);
1326                 dev->wakeup_prepared = false;
1327         }
1328
1329         return ret;
1330 }
1331
1332 /**
1333  * pci_wake_from_d3 - enable/disable device to wake up from D3_hot or D3_cold
1334  * @dev: PCI device to prepare
1335  * @enable: True to enable wake-up event generation; false to disable
1336  *
1337  * Many drivers want the device to wake up the system from D3_hot or D3_cold
1338  * and this function allows them to set that up cleanly - pci_enable_wake()
1339  * should not be called twice in a row to enable wake-up due to PCI PM vs ACPI
1340  * ordering constraints.
1341  *
1342  * This function only returns error code if the device is not capable of
1343  * generating PME# from both D3_hot and D3_cold, and the platform is unable to
1344  * enable wake-up power for it.
1345  */
1346 int pci_wake_from_d3(struct pci_dev *dev, bool enable)
1347 {
1348         return pci_pme_capable(dev, PCI_D3cold) ?
1349                         pci_enable_wake(dev, PCI_D3cold, enable) :
1350                         pci_enable_wake(dev, PCI_D3hot, enable);
1351 }
1352
1353 /**
1354  * pci_target_state - find an appropriate low power state for a given PCI dev
1355  * @dev: PCI device
1356  *
1357  * Use underlying platform code to find a supported low power state for @dev.
1358  * If the platform can't manage @dev, return the deepest state from which it
1359  * can generate wake events, based on any available PME info.
1360  */
1361 pci_power_t pci_target_state(struct pci_dev *dev)
1362 {
1363         pci_power_t target_state = PCI_D3hot;
1364
1365         if (platform_pci_power_manageable(dev)) {
1366                 /*
1367                  * Call the platform to choose the target state of the device
1368                  * and enable wake-up from this state if supported.
1369                  */
1370                 pci_power_t state = platform_pci_choose_state(dev);
1371
1372                 switch (state) {
1373                 case PCI_POWER_ERROR:
1374                 case PCI_UNKNOWN:
1375                         break;
1376                 case PCI_D1:
1377                 case PCI_D2:
1378                         if (pci_no_d1d2(dev))
1379                                 break;
1380                 default:
1381                         target_state = state;
1382                 }
1383         } else if (!dev->pm_cap) {
1384                 target_state = PCI_D0;
1385         } else if (device_may_wakeup(&dev->dev)) {
1386                 /*
1387                  * Find the deepest state from which the device can generate
1388                  * wake-up events, make it the target state and enable device
1389                  * to generate PME#.
1390                  */
1391                 if (dev->pme_support) {
1392                         while (target_state
1393                               && !(dev->pme_support & (1 << target_state)))
1394                                 target_state--;
1395                 }
1396         }
1397
1398         return target_state;
1399 }
1400
1401 /**
1402  * pci_prepare_to_sleep - prepare PCI device for system-wide transition into a sleep state
1403  * @dev: Device to handle.
1404  *
1405  * Choose the power state appropriate for the device depending on whether
1406  * it can wake up the system and/or is power manageable by the platform
1407  * (PCI_D3hot is the default) and put the device into that state.
1408  */
1409 int pci_prepare_to_sleep(struct pci_dev *dev)
1410 {
1411         pci_power_t target_state = pci_target_state(dev);
1412         int error;
1413
1414         if (target_state == PCI_POWER_ERROR)
1415                 return -EIO;
1416
1417         pci_enable_wake(dev, target_state, device_may_wakeup(&dev->dev));
1418
1419         error = pci_set_power_state(dev, target_state);
1420
1421         if (error)
1422                 pci_enable_wake(dev, target_state, false);
1423
1424         return error;
1425 }
1426
1427 /**
1428  * pci_back_from_sleep - turn PCI device on during system-wide transition into working state
1429  * @dev: Device to handle.
1430  *
1431  * Disable device's sytem wake-up capability and put it into D0.
1432  */
1433 int pci_back_from_sleep(struct pci_dev *dev)
1434 {
1435         pci_enable_wake(dev, PCI_D0, false);
1436         return pci_set_power_state(dev, PCI_D0);
1437 }
1438
1439 /**
1440  * pci_pm_init - Initialize PM functions of given PCI device
1441  * @dev: PCI device to handle.
1442  */
1443 void pci_pm_init(struct pci_dev *dev)
1444 {
1445         int pm;
1446         u16 pmc;
1447
1448         dev->wakeup_prepared = false;
1449         dev->pm_cap = 0;
1450
1451         /* find PCI PM capability in list */
1452         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
1453         if (!pm)
1454                 return;
1455         /* Check device's ability to generate PME# */
1456         pci_read_config_word(dev, pm + PCI_PM_PMC, &pmc);
1457
1458         if ((pmc & PCI_PM_CAP_VER_MASK) > 3) {
1459                 dev_err(&dev->dev, "unsupported PM cap regs version (%u)\n",
1460                         pmc & PCI_PM_CAP_VER_MASK);
1461                 return;
1462         }
1463
1464         dev->pm_cap = pm;
1465         dev->d3_delay = PCI_PM_D3_WAIT;
1466
1467         dev->d1_support = false;
1468         dev->d2_support = false;
1469         if (!pci_no_d1d2(dev)) {
1470                 if (pmc & PCI_PM_CAP_D1)
1471                         dev->d1_support = true;
1472                 if (pmc & PCI_PM_CAP_D2)
1473                         dev->d2_support = true;
1474
1475                 if (dev->d1_support || dev->d2_support)
1476                         dev_printk(KERN_DEBUG, &dev->dev, "supports%s%s\n",
1477                                    dev->d1_support ? " D1" : "",
1478                                    dev->d2_support ? " D2" : "");
1479         }
1480
1481         pmc &= PCI_PM_CAP_PME_MASK;
1482         if (pmc) {
1483                 dev_printk(KERN_DEBUG, &dev->dev,
1484                          "PME# supported from%s%s%s%s%s\n",
1485                          (pmc & PCI_PM_CAP_PME_D0) ? " D0" : "",
1486                          (pmc & PCI_PM_CAP_PME_D1) ? " D1" : "",
1487                          (pmc & PCI_PM_CAP_PME_D2) ? " D2" : "",
1488                          (pmc & PCI_PM_CAP_PME_D3) ? " D3hot" : "",
1489                          (pmc & PCI_PM_CAP_PME_D3cold) ? " D3cold" : "");
1490                 dev->pme_support = pmc >> PCI_PM_CAP_PME_SHIFT;
1491                 /*
1492                  * Make device's PM flags reflect the wake-up capability, but
1493                  * let the user space enable it to wake up the system as needed.
1494                  */
1495                 device_set_wakeup_capable(&dev->dev, true);
1496                 device_set_wakeup_enable(&dev->dev, false);
1497                 /* Disable the PME# generation functionality */
1498                 pci_pme_active(dev, false);
1499         } else {
1500                 dev->pme_support = 0;
1501         }
1502 }
1503
1504 /**
1505  * platform_pci_wakeup_init - init platform wakeup if present
1506  * @dev: PCI device
1507  *
1508  * Some devices don't have PCI PM caps but can still generate wakeup
1509  * events through platform methods (like ACPI events).  If @dev supports
1510  * platform wakeup events, set the device flag to indicate as much.  This
1511  * may be redundant if the device also supports PCI PM caps, but double
1512  * initialization should be safe in that case.
1513  */
1514 void platform_pci_wakeup_init(struct pci_dev *dev)
1515 {
1516         if (!platform_pci_can_wakeup(dev))
1517                 return;
1518
1519         device_set_wakeup_capable(&dev->dev, true);
1520         device_set_wakeup_enable(&dev->dev, false);
1521         platform_pci_sleep_wake(dev, false);
1522 }
1523
1524 /**
1525  * pci_add_save_buffer - allocate buffer for saving given capability registers
1526  * @dev: the PCI device
1527  * @cap: the capability to allocate the buffer for
1528  * @size: requested size of the buffer
1529  */
1530 static int pci_add_cap_save_buffer(
1531         struct pci_dev *dev, char cap, unsigned int size)
1532 {
1533         int pos;
1534         struct pci_cap_saved_state *save_state;
1535
1536         pos = pci_find_capability(dev, cap);
1537         if (pos <= 0)
1538                 return 0;
1539
1540         save_state = kzalloc(sizeof(*save_state) + size, GFP_KERNEL);
1541         if (!save_state)
1542                 return -ENOMEM;
1543
1544         save_state->cap_nr = cap;
1545         pci_add_saved_cap(dev, save_state);
1546
1547         return 0;
1548 }
1549
1550 /**
1551  * pci_allocate_cap_save_buffers - allocate buffers for saving capabilities
1552  * @dev: the PCI device
1553  */
1554 void pci_allocate_cap_save_buffers(struct pci_dev *dev)
1555 {
1556         int error;
1557
1558         error = pci_add_cap_save_buffer(dev, PCI_CAP_ID_EXP,
1559                                         PCI_EXP_SAVE_REGS * sizeof(u16));
1560         if (error)
1561                 dev_err(&dev->dev,
1562                         "unable to preallocate PCI Express save buffer\n");
1563
1564         error = pci_add_cap_save_buffer(dev, PCI_CAP_ID_PCIX, sizeof(u16));
1565         if (error)
1566                 dev_err(&dev->dev,
1567                         "unable to preallocate PCI-X save buffer\n");
1568 }
1569
1570 /**
1571  * pci_enable_ari - enable ARI forwarding if hardware support it
1572  * @dev: the PCI device
1573  */
1574 void pci_enable_ari(struct pci_dev *dev)
1575 {
1576         int pos;
1577         u32 cap;
1578         u16 ctrl;
1579         struct pci_dev *bridge;
1580
1581         if (!pci_is_pcie(dev) || dev->devfn)
1582                 return;
1583
1584         pos = pci_find_ext_capability(dev, PCI_EXT_CAP_ID_ARI);
1585         if (!pos)
1586                 return;
1587
1588         bridge = dev->bus->self;
1589         if (!bridge || !pci_is_pcie(bridge))
1590                 return;
1591
1592         pos = pci_pcie_cap(bridge);
1593         if (!pos)
1594                 return;
1595
1596         pci_read_config_dword(bridge, pos + PCI_EXP_DEVCAP2, &cap);
1597         if (!(cap & PCI_EXP_DEVCAP2_ARI))
1598                 return;
1599
1600         pci_read_config_word(bridge, pos + PCI_EXP_DEVCTL2, &ctrl);
1601         ctrl |= PCI_EXP_DEVCTL2_ARI;
1602         pci_write_config_word(bridge, pos + PCI_EXP_DEVCTL2, ctrl);
1603
1604         bridge->ari_enabled = 1;
1605 }
1606
1607 static int pci_acs_enable;
1608
1609 /**
1610  * pci_request_acs - ask for ACS to be enabled if supported
1611  */
1612 void pci_request_acs(void)
1613 {
1614         pci_acs_enable = 1;
1615 }
1616
1617 /**
1618  * pci_enable_acs - enable ACS if hardware support it
1619  * @dev: the PCI device
1620  */
1621 void pci_enable_acs(struct pci_dev *dev)
1622 {
1623         int pos;
1624         u16 cap;
1625         u16 ctrl;
1626
1627         if (!pci_acs_enable)
1628                 return;
1629
1630         if (!pci_is_pcie(dev))
1631                 return;
1632
1633         pos = pci_find_ext_capability(dev, PCI_EXT_CAP_ID_ACS);
1634         if (!pos)
1635                 return;
1636
1637         pci_read_config_word(dev, pos + PCI_ACS_CAP, &cap);
1638         pci_read_config_word(dev, pos + PCI_ACS_CTRL, &ctrl);
1639
1640         /* Source Validation */
1641         ctrl |= (cap & PCI_ACS_SV);
1642
1643         /* P2P Request Redirect */
1644         ctrl |= (cap & PCI_ACS_RR);
1645
1646         /* P2P Completion Redirect */
1647         ctrl |= (cap & PCI_ACS_CR);
1648
1649         /* Upstream Forwarding */
1650         ctrl |= (cap & PCI_ACS_UF);
1651
1652         pci_write_config_word(dev, pos + PCI_ACS_CTRL, ctrl);
1653 }
1654
1655 /**
1656  * pci_swizzle_interrupt_pin - swizzle INTx for device behind bridge
1657  * @dev: the PCI device
1658  * @pin: the INTx pin (1=INTA, 2=INTB, 3=INTD, 4=INTD)
1659  *
1660  * Perform INTx swizzling for a device behind one level of bridge.  This is
1661  * required by section 9.1 of the PCI-to-PCI bridge specification for devices
1662  * behind bridges on add-in cards.  For devices with ARI enabled, the slot
1663  * number is always 0 (see the Implementation Note in section 2.2.8.1 of
1664  * the PCI Express Base Specification, Revision 2.1)
1665  */
1666 u8 pci_swizzle_interrupt_pin(struct pci_dev *dev, u8 pin)
1667 {
1668         int slot;
1669
1670         if (pci_ari_enabled(dev->bus))
1671                 slot = 0;
1672         else
1673                 slot = PCI_SLOT(dev->devfn);
1674
1675         return (((pin - 1) + slot) % 4) + 1;
1676 }
1677
1678 int
1679 pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge)
1680 {
1681         u8 pin;
1682
1683         pin = dev->pin;
1684         if (!pin)
1685                 return -1;
1686
1687         while (!pci_is_root_bus(dev->bus)) {
1688                 pin = pci_swizzle_interrupt_pin(dev, pin);
1689                 dev = dev->bus->self;
1690         }
1691         *bridge = dev;
1692         return pin;
1693 }
1694
1695 /**
1696  * pci_common_swizzle - swizzle INTx all the way to root bridge
1697  * @dev: the PCI device
1698  * @pinp: pointer to the INTx pin value (1=INTA, 2=INTB, 3=INTD, 4=INTD)
1699  *
1700  * Perform INTx swizzling for a device.  This traverses through all PCI-to-PCI
1701  * bridges all the way up to a PCI root bus.
1702  */
1703 u8 pci_common_swizzle(struct pci_dev *dev, u8 *pinp)
1704 {
1705         u8 pin = *pinp;
1706
1707         while (!pci_is_root_bus(dev->bus)) {
1708                 pin = pci_swizzle_interrupt_pin(dev, pin);
1709                 dev = dev->bus->self;
1710         }
1711         *pinp = pin;
1712         return PCI_SLOT(dev->devfn);
1713 }
1714
1715 /**
1716  *      pci_release_region - Release a PCI bar
1717  *      @pdev: PCI device whose resources were previously reserved by pci_request_region
1718  *      @bar: BAR to release
1719  *
1720  *      Releases the PCI I/O and memory resources previously reserved by a
1721  *      successful call to pci_request_region.  Call this function only
1722  *      after all use of the PCI regions has ceased.
1723  */
1724 void pci_release_region(struct pci_dev *pdev, int bar)
1725 {
1726         struct pci_devres *dr;
1727
1728         if (pci_resource_len(pdev, bar) == 0)
1729                 return;
1730         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO)
1731                 release_region(pci_resource_start(pdev, bar),
1732                                 pci_resource_len(pdev, bar));
1733         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM)
1734                 release_mem_region(pci_resource_start(pdev, bar),
1735                                 pci_resource_len(pdev, bar));
1736
1737         dr = find_pci_dr(pdev);
1738         if (dr)
1739                 dr->region_mask &= ~(1 << bar);
1740 }
1741
1742 /**
1743  *      __pci_request_region - Reserved PCI I/O and memory resource
1744  *      @pdev: PCI device whose resources are to be reserved
1745  *      @bar: BAR to be reserved
1746  *      @res_name: Name to be associated with resource.
1747  *      @exclusive: whether the region access is exclusive or not
1748  *
1749  *      Mark the PCI region associated with PCI device @pdev BR @bar as
1750  *      being reserved by owner @res_name.  Do not access any
1751  *      address inside the PCI regions unless this call returns
1752  *      successfully.
1753  *
1754  *      If @exclusive is set, then the region is marked so that userspace
1755  *      is explicitly not allowed to map the resource via /dev/mem or
1756  *      sysfs MMIO access.
1757  *
1758  *      Returns 0 on success, or %EBUSY on error.  A warning
1759  *      message is also printed on failure.
1760  */
1761 static int __pci_request_region(struct pci_dev *pdev, int bar, const char *res_name,
1762                                                                         int exclusive)
1763 {
1764         struct pci_devres *dr;
1765
1766         if (pci_resource_len(pdev, bar) == 0)
1767                 return 0;
1768                 
1769         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO) {
1770                 if (!request_region(pci_resource_start(pdev, bar),
1771                             pci_resource_len(pdev, bar), res_name))
1772                         goto err_out;
1773         }
1774         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM) {
1775                 if (!__request_mem_region(pci_resource_start(pdev, bar),
1776                                         pci_resource_len(pdev, bar), res_name,
1777                                         exclusive))
1778                         goto err_out;
1779         }
1780
1781         dr = find_pci_dr(pdev);
1782         if (dr)
1783                 dr->region_mask |= 1 << bar;
1784
1785         return 0;
1786
1787 err_out:
1788         dev_warn(&pdev->dev, "BAR %d: can't reserve %pR\n", bar,
1789                  &pdev->resource[bar]);
1790         return -EBUSY;
1791 }
1792
1793 /**
1794  *      pci_request_region - Reserve PCI I/O and memory resource
1795  *      @pdev: PCI device whose resources are to be reserved
1796  *      @bar: BAR to be reserved
1797  *      @res_name: Name to be associated with resource
1798  *
1799  *      Mark the PCI region associated with PCI device @pdev BAR @bar as
1800  *      being reserved by owner @res_name.  Do not access any
1801  *      address inside the PCI regions unless this call returns
1802  *      successfully.
1803  *
1804  *      Returns 0 on success, or %EBUSY on error.  A warning
1805  *      message is also printed on failure.
1806  */
1807 int pci_request_region(struct pci_dev *pdev, int bar, const char *res_name)
1808 {
1809         return __pci_request_region(pdev, bar, res_name, 0);
1810 }
1811
1812 /**
1813  *      pci_request_region_exclusive - Reserved PCI I/O and memory resource
1814  *      @pdev: PCI device whose resources are to be reserved
1815  *      @bar: BAR to be reserved
1816  *      @res_name: Name to be associated with resource.
1817  *
1818  *      Mark the PCI region associated with PCI device @pdev BR @bar as
1819  *      being reserved by owner @res_name.  Do not access any
1820  *      address inside the PCI regions unless this call returns
1821  *      successfully.
1822  *
1823  *      Returns 0 on success, or %EBUSY on error.  A warning
1824  *      message is also printed on failure.
1825  *
1826  *      The key difference that _exclusive makes it that userspace is
1827  *      explicitly not allowed to map the resource via /dev/mem or
1828  *      sysfs.
1829  */
1830 int pci_request_region_exclusive(struct pci_dev *pdev, int bar, const char *res_name)
1831 {
1832         return __pci_request_region(pdev, bar, res_name, IORESOURCE_EXCLUSIVE);
1833 }
1834 /**
1835  * pci_release_selected_regions - Release selected PCI I/O and memory resources
1836  * @pdev: PCI device whose resources were previously reserved
1837  * @bars: Bitmask of BARs to be released
1838  *
1839  * Release selected PCI I/O and memory resources previously reserved.
1840  * Call this function only after all use of the PCI regions has ceased.
1841  */
1842 void pci_release_selected_regions(struct pci_dev *pdev, int bars)
1843 {
1844         int i;
1845
1846         for (i = 0; i < 6; i++)
1847                 if (bars & (1 << i))
1848                         pci_release_region(pdev, i);
1849 }
1850
1851 int __pci_request_selected_regions(struct pci_dev *pdev, int bars,
1852                                  const char *res_name, int excl)
1853 {
1854         int i;
1855
1856         for (i = 0; i < 6; i++)
1857                 if (bars & (1 << i))
1858                         if (__pci_request_region(pdev, i, res_name, excl))
1859                                 goto err_out;
1860         return 0;
1861
1862 err_out:
1863         while(--i >= 0)
1864                 if (bars & (1 << i))
1865                         pci_release_region(pdev, i);
1866
1867         return -EBUSY;
1868 }
1869
1870
1871 /**
1872  * pci_request_selected_regions - Reserve selected PCI I/O and memory resources
1873  * @pdev: PCI device whose resources are to be reserved
1874  * @bars: Bitmask of BARs to be requested
1875  * @res_name: Name to be associated with resource
1876  */
1877 int pci_request_selected_regions(struct pci_dev *pdev, int bars,
1878                                  const char *res_name)
1879 {
1880         return __pci_request_selected_regions(pdev, bars, res_name, 0);
1881 }
1882
1883 int pci_request_selected_regions_exclusive(struct pci_dev *pdev,
1884                                  int bars, const char *res_name)
1885 {
1886         return __pci_request_selected_regions(pdev, bars, res_name,
1887                         IORESOURCE_EXCLUSIVE);
1888 }
1889
1890 /**
1891  *      pci_release_regions - Release reserved PCI I/O and memory resources
1892  *      @pdev: PCI device whose resources were previously reserved by pci_request_regions
1893  *
1894  *      Releases all PCI I/O and memory resources previously reserved by a
1895  *      successful call to pci_request_regions.  Call this function only
1896  *      after all use of the PCI regions has ceased.
1897  */
1898
1899 void pci_release_regions(struct pci_dev *pdev)
1900 {
1901         pci_release_selected_regions(pdev, (1 << 6) - 1);
1902 }
1903
1904 /**
1905  *      pci_request_regions - Reserved PCI I/O and memory resources
1906  *      @pdev: PCI device whose resources are to be reserved
1907  *      @res_name: Name to be associated with resource.
1908  *
1909  *      Mark all PCI regions associated with PCI device @pdev as
1910  *      being reserved by owner @res_name.  Do not access any
1911  *      address inside the PCI regions unless this call returns
1912  *      successfully.
1913  *
1914  *      Returns 0 on success, or %EBUSY on error.  A warning
1915  *      message is also printed on failure.
1916  */
1917 int pci_request_regions(struct pci_dev *pdev, const char *res_name)
1918 {
1919         return pci_request_selected_regions(pdev, ((1 << 6) - 1), res_name);
1920 }
1921
1922 /**
1923  *      pci_request_regions_exclusive - Reserved PCI I/O and memory resources
1924  *      @pdev: PCI device whose resources are to be reserved
1925  *      @res_name: Name to be associated with resource.
1926  *
1927  *      Mark all PCI regions associated with PCI device @pdev as
1928  *      being reserved by owner @res_name.  Do not access any
1929  *      address inside the PCI regions unless this call returns
1930  *      successfully.
1931  *
1932  *      pci_request_regions_exclusive() will mark the region so that
1933  *      /dev/mem and the sysfs MMIO access will not be allowed.
1934  *
1935  *      Returns 0 on success, or %EBUSY on error.  A warning
1936  *      message is also printed on failure.
1937  */
1938 int pci_request_regions_exclusive(struct pci_dev *pdev, const char *res_name)
1939 {
1940         return pci_request_selected_regions_exclusive(pdev,
1941                                         ((1 << 6) - 1), res_name);
1942 }
1943
1944 static void __pci_set_master(struct pci_dev *dev, bool enable)
1945 {
1946         u16 old_cmd, cmd;
1947
1948         pci_read_config_word(dev, PCI_COMMAND, &old_cmd);
1949         if (enable)
1950                 cmd = old_cmd | PCI_COMMAND_MASTER;
1951         else
1952                 cmd = old_cmd & ~PCI_COMMAND_MASTER;
1953         if (cmd != old_cmd) {
1954                 dev_dbg(&dev->dev, "%s bus mastering\n",
1955                         enable ? "enabling" : "disabling");
1956                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1957         }
1958         dev->is_busmaster = enable;
1959 }
1960
1961 /**
1962  * pci_set_master - enables bus-mastering for device dev
1963  * @dev: the PCI device to enable
1964  *
1965  * Enables bus-mastering on the device and calls pcibios_set_master()
1966  * to do the needed arch specific settings.
1967  */
1968 void pci_set_master(struct pci_dev *dev)
1969 {
1970         __pci_set_master(dev, true);
1971         pcibios_set_master(dev);
1972 }
1973
1974 /**
1975  * pci_clear_master - disables bus-mastering for device dev
1976  * @dev: the PCI device to disable
1977  */
1978 void pci_clear_master(struct pci_dev *dev)
1979 {
1980         __pci_set_master(dev, false);
1981 }
1982
1983 /**
1984  * pci_set_cacheline_size - ensure the CACHE_LINE_SIZE register is programmed
1985  * @dev: the PCI device for which MWI is to be enabled
1986  *
1987  * Helper function for pci_set_mwi.
1988  * Originally copied from drivers/net/acenic.c.
1989  * Copyright 1998-2001 by Jes Sorensen, <jes@trained-monkey.org>.
1990  *
1991  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1992  */
1993 int pci_set_cacheline_size(struct pci_dev *dev)
1994 {
1995         u8 cacheline_size;
1996
1997         if (!pci_cache_line_size)
1998                 return -EINVAL;
1999
2000         /* Validate current setting: the PCI_CACHE_LINE_SIZE must be
2001            equal to or multiple of the right value. */
2002         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
2003         if (cacheline_size >= pci_cache_line_size &&
2004             (cacheline_size % pci_cache_line_size) == 0)
2005                 return 0;
2006
2007         /* Write the correct value. */
2008         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, pci_cache_line_size);
2009         /* Read it back. */
2010         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
2011         if (cacheline_size == pci_cache_line_size)
2012                 return 0;
2013
2014         dev_printk(KERN_DEBUG, &dev->dev, "cache line size of %d is not "
2015                    "supported\n", pci_cache_line_size << 2);
2016
2017         return -EINVAL;
2018 }
2019 EXPORT_SYMBOL_GPL(pci_set_cacheline_size);
2020
2021 #ifdef PCI_DISABLE_MWI
2022 int pci_set_mwi(struct pci_dev *dev)
2023 {
2024         return 0;
2025 }
2026
2027 int pci_try_set_mwi(struct pci_dev *dev)
2028 {
2029         return 0;
2030 }
2031
2032 void pci_clear_mwi(struct pci_dev *dev)
2033 {
2034 }
2035
2036 #else
2037
2038 /**
2039  * pci_set_mwi - enables memory-write-invalidate PCI transaction
2040  * @dev: the PCI device for which MWI is enabled
2041  *
2042  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
2043  *
2044  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
2045  */
2046 int
2047 pci_set_mwi(struct pci_dev *dev)
2048 {
2049         int rc;
2050         u16 cmd;
2051
2052         rc = pci_set_cacheline_size(dev);
2053         if (rc)
2054                 return rc;
2055
2056         pci_read_config_word(dev, PCI_COMMAND, &cmd);
2057         if (! (cmd & PCI_COMMAND_INVALIDATE)) {
2058                 dev_dbg(&dev->dev, "enabling Mem-Wr-Inval\n");
2059                 cmd |= PCI_COMMAND_INVALIDATE;
2060                 pci_write_config_word(dev, PCI_COMMAND, cmd);
2061         }
2062         
2063         return 0;
2064 }
2065
2066 /**
2067  * pci_try_set_mwi - enables memory-write-invalidate PCI transaction
2068  * @dev: the PCI device for which MWI is enabled
2069  *
2070  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
2071  * Callers are not required to check the return value.
2072  *
2073  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
2074  */
2075 int pci_try_set_mwi(struct pci_dev *dev)
2076 {
2077         int rc = pci_set_mwi(dev);
2078         return rc;
2079 }
2080
2081 /**
2082  * pci_clear_mwi - disables Memory-Write-Invalidate for device dev
2083  * @dev: the PCI device to disable
2084  *
2085  * Disables PCI Memory-Write-Invalidate transaction on the device
2086  */
2087 void
2088 pci_clear_mwi(struct pci_dev *dev)
2089 {
2090         u16 cmd;
2091
2092         pci_read_config_word(dev, PCI_COMMAND, &cmd);
2093         if (cmd & PCI_COMMAND_INVALIDATE) {
2094                 cmd &= ~PCI_COMMAND_INVALIDATE;
2095                 pci_write_config_word(dev, PCI_COMMAND, cmd);
2096         }
2097 }
2098 #endif /* ! PCI_DISABLE_MWI */
2099
2100 /**
2101  * pci_intx - enables/disables PCI INTx for device dev
2102  * @pdev: the PCI device to operate on
2103  * @enable: boolean: whether to enable or disable PCI INTx
2104  *
2105  * Enables/disables PCI INTx for device dev
2106  */
2107 void
2108 pci_intx(struct pci_dev *pdev, int enable)
2109 {
2110         u16 pci_command, new;
2111
2112         pci_read_config_word(pdev, PCI_COMMAND, &pci_command);
2113
2114         if (enable) {
2115                 new = pci_command & ~PCI_COMMAND_INTX_DISABLE;
2116         } else {
2117                 new = pci_command | PCI_COMMAND_INTX_DISABLE;
2118         }
2119
2120         if (new != pci_command) {
2121                 struct pci_devres *dr;
2122
2123                 pci_write_config_word(pdev, PCI_COMMAND, new);
2124
2125                 dr = find_pci_dr(pdev);
2126                 if (dr && !dr->restore_intx) {
2127                         dr->restore_intx = 1;
2128                         dr->orig_intx = !enable;
2129                 }
2130         }
2131 }
2132
2133 /**
2134  * pci_msi_off - disables any msi or msix capabilities
2135  * @dev: the PCI device to operate on
2136  *
2137  * If you want to use msi see pci_enable_msi and friends.
2138  * This is a lower level primitive that allows us to disable
2139  * msi operation at the device level.
2140  */
2141 void pci_msi_off(struct pci_dev *dev)
2142 {
2143         int pos;
2144         u16 control;
2145
2146         pos = pci_find_capability(dev, PCI_CAP_ID_MSI);
2147         if (pos) {
2148                 pci_read_config_word(dev, pos + PCI_MSI_FLAGS, &control);
2149                 control &= ~PCI_MSI_FLAGS_ENABLE;
2150                 pci_write_config_word(dev, pos + PCI_MSI_FLAGS, control);
2151         }
2152         pos = pci_find_capability(dev, PCI_CAP_ID_MSIX);
2153         if (pos) {
2154                 pci_read_config_word(dev, pos + PCI_MSIX_FLAGS, &control);
2155                 control &= ~PCI_MSIX_FLAGS_ENABLE;
2156                 pci_write_config_word(dev, pos + PCI_MSIX_FLAGS, control);
2157         }
2158 }
2159
2160 #ifndef HAVE_ARCH_PCI_SET_DMA_MASK
2161 /*
2162  * These can be overridden by arch-specific implementations
2163  */
2164 int
2165 pci_set_dma_mask(struct pci_dev *dev, u64 mask)
2166 {
2167         if (!pci_dma_supported(dev, mask))
2168                 return -EIO;
2169
2170         dev->dma_mask = mask;
2171         dev_dbg(&dev->dev, "using %dbit DMA mask\n", fls64(mask));
2172
2173         return 0;
2174 }
2175     
2176 int
2177 pci_set_consistent_dma_mask(struct pci_dev *dev, u64 mask)
2178 {
2179         if (!pci_dma_supported(dev, mask))
2180                 return -EIO;
2181
2182         dev->dev.coherent_dma_mask = mask;
2183         dev_dbg(&dev->dev, "using %dbit consistent DMA mask\n", fls64(mask));
2184
2185         return 0;
2186 }
2187 #endif
2188
2189 #ifndef HAVE_ARCH_PCI_SET_DMA_MAX_SEGMENT_SIZE
2190 int pci_set_dma_max_seg_size(struct pci_dev *dev, unsigned int size)
2191 {
2192         return dma_set_max_seg_size(&dev->dev, size);
2193 }
2194 EXPORT_SYMBOL(pci_set_dma_max_seg_size);
2195 #endif
2196
2197 #ifndef HAVE_ARCH_PCI_SET_DMA_SEGMENT_BOUNDARY
2198 int pci_set_dma_seg_boundary(struct pci_dev *dev, unsigned long mask)
2199 {
2200         return dma_set_seg_boundary(&dev->dev, mask);
2201 }
2202 EXPORT_SYMBOL(pci_set_dma_seg_boundary);
2203 #endif
2204
2205 static int pcie_flr(struct pci_dev *dev, int probe)
2206 {
2207         int i;
2208         int pos;
2209         u32 cap;
2210         u16 status, control;
2211
2212         pos = pci_pcie_cap(dev);
2213         if (!pos)
2214                 return -ENOTTY;
2215
2216         pci_read_config_dword(dev, pos + PCI_EXP_DEVCAP, &cap);
2217         if (!(cap & PCI_EXP_DEVCAP_FLR))
2218                 return -ENOTTY;
2219
2220         if (probe)
2221                 return 0;
2222
2223         /* Wait for Transaction Pending bit clean */
2224         for (i = 0; i < 4; i++) {
2225                 if (i)
2226                         msleep((1 << (i - 1)) * 100);
2227
2228                 pci_read_config_word(dev, pos + PCI_EXP_DEVSTA, &status);
2229                 if (!(status & PCI_EXP_DEVSTA_TRPND))
2230                         goto clear;
2231         }
2232
2233         dev_err(&dev->dev, "transaction is not cleared; "
2234                         "proceeding with reset anyway\n");
2235
2236 clear:
2237         pci_read_config_word(dev, pos + PCI_EXP_DEVCTL, &control);
2238         control |= PCI_EXP_DEVCTL_BCR_FLR;
2239         pci_write_config_word(dev, pos + PCI_EXP_DEVCTL, control);
2240
2241         msleep(100);
2242
2243         return 0;
2244 }
2245
2246 static int pci_af_flr(struct pci_dev *dev, int probe)
2247 {
2248         int i;
2249         int pos;
2250         u8 cap;
2251         u8 status;
2252
2253         pos = pci_find_capability(dev, PCI_CAP_ID_AF);
2254         if (!pos)
2255                 return -ENOTTY;
2256
2257         pci_read_config_byte(dev, pos + PCI_AF_CAP, &cap);
2258         if (!(cap & PCI_AF_CAP_TP) || !(cap & PCI_AF_CAP_FLR))
2259                 return -ENOTTY;
2260
2261         if (probe)
2262                 return 0;
2263
2264         /* Wait for Transaction Pending bit clean */
2265         for (i = 0; i < 4; i++) {
2266                 if (i)
2267                         msleep((1 << (i - 1)) * 100);
2268
2269                 pci_read_config_byte(dev, pos + PCI_AF_STATUS, &status);
2270                 if (!(status & PCI_AF_STATUS_TP))
2271                         goto clear;
2272         }
2273
2274         dev_err(&dev->dev, "transaction is not cleared; "
2275                         "proceeding with reset anyway\n");
2276
2277 clear:
2278         pci_write_config_byte(dev, pos + PCI_AF_CTRL, PCI_AF_CTRL_FLR);
2279         msleep(100);
2280
2281         return 0;
2282 }
2283
2284 static int pci_pm_reset(struct pci_dev *dev, int probe)
2285 {
2286         u16 csr;
2287
2288         if (!dev->pm_cap)
2289                 return -ENOTTY;
2290
2291         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &csr);
2292         if (csr & PCI_PM_CTRL_NO_SOFT_RESET)
2293                 return -ENOTTY;
2294
2295         if (probe)
2296                 return 0;
2297
2298         if (dev->current_state != PCI_D0)
2299                 return -EINVAL;
2300
2301         csr &= ~PCI_PM_CTRL_STATE_MASK;
2302         csr |= PCI_D3hot;
2303         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, csr);
2304         pci_dev_d3_sleep(dev);
2305
2306         csr &= ~PCI_PM_CTRL_STATE_MASK;
2307         csr |= PCI_D0;
2308         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, csr);
2309         pci_dev_d3_sleep(dev);
2310
2311         return 0;
2312 }
2313
2314 static int pci_parent_bus_reset(struct pci_dev *dev, int probe)
2315 {
2316         u16 ctrl;
2317         struct pci_dev *pdev;
2318
2319         if (pci_is_root_bus(dev->bus) || dev->subordinate || !dev->bus->self)
2320                 return -ENOTTY;
2321
2322         list_for_each_entry(pdev, &dev->bus->devices, bus_list)
2323                 if (pdev != dev)
2324                         return -ENOTTY;
2325
2326         if (probe)
2327                 return 0;
2328
2329         pci_read_config_word(dev->bus->self, PCI_BRIDGE_CONTROL, &ctrl);
2330         ctrl |= PCI_BRIDGE_CTL_BUS_RESET;
2331         pci_write_config_word(dev->bus->self, PCI_BRIDGE_CONTROL, ctrl);
2332         msleep(100);
2333
2334         ctrl &= ~PCI_BRIDGE_CTL_BUS_RESET;
2335         pci_write_config_word(dev->bus->self, PCI_BRIDGE_CONTROL, ctrl);
2336         msleep(100);
2337
2338         return 0;
2339 }
2340
2341 static int pci_dev_reset(struct pci_dev *dev, int probe)
2342 {
2343         int rc;
2344
2345         might_sleep();
2346
2347         if (!probe) {
2348                 pci_block_user_cfg_access(dev);
2349                 /* block PM suspend, driver probe, etc. */
2350                 down(&dev->dev.sem);
2351         }
2352
2353         rc = pci_dev_specific_reset(dev, probe);
2354         if (rc != -ENOTTY)
2355                 goto done;
2356
2357         rc = pcie_flr(dev, probe);
2358         if (rc != -ENOTTY)
2359                 goto done;
2360
2361         rc = pci_af_flr(dev, probe);
2362         if (rc != -ENOTTY)
2363                 goto done;
2364
2365         rc = pci_pm_reset(dev, probe);
2366         if (rc != -ENOTTY)
2367                 goto done;
2368
2369         rc = pci_parent_bus_reset(dev, probe);
2370 done:
2371         if (!probe) {
2372                 up(&dev->dev.sem);
2373                 pci_unblock_user_cfg_access(dev);
2374         }
2375
2376         return rc;
2377 }
2378
2379 /**
2380  * __pci_reset_function - reset a PCI device function
2381  * @dev: PCI device to reset
2382  *
2383  * Some devices allow an individual function to be reset without affecting
2384  * other functions in the same device.  The PCI device must be responsive
2385  * to PCI config space in order to use this function.
2386  *
2387  * The device function is presumed to be unused when this function is called.
2388  * Resetting the device will make the contents of PCI configuration space
2389  * random, so any caller of this must be prepared to reinitialise the
2390  * device including MSI, bus mastering, BARs, decoding IO and memory spaces,
2391  * etc.
2392  *
2393  * Returns 0 if the device function was successfully reset or negative if the
2394  * device doesn't support resetting a single function.
2395  */
2396 int __pci_reset_function(struct pci_dev *dev)
2397 {
2398         return pci_dev_reset(dev, 0);
2399 }
2400 EXPORT_SYMBOL_GPL(__pci_reset_function);
2401
2402 /**
2403  * pci_probe_reset_function - check whether the device can be safely reset
2404  * @dev: PCI device to reset
2405  *
2406  * Some devices allow an individual function to be reset without affecting
2407  * other functions in the same device.  The PCI device must be responsive
2408  * to PCI config space in order to use this function.
2409  *
2410  * Returns 0 if the device function can be reset or negative if the
2411  * device doesn't support resetting a single function.
2412  */
2413 int pci_probe_reset_function(struct pci_dev *dev)
2414 {
2415         return pci_dev_reset(dev, 1);
2416 }
2417
2418 /**
2419  * pci_reset_function - quiesce and reset a PCI device function
2420  * @dev: PCI device to reset
2421  *
2422  * Some devices allow an individual function to be reset without affecting
2423  * other functions in the same device.  The PCI device must be responsive
2424  * to PCI config space in order to use this function.
2425  *
2426  * This function does not just reset the PCI portion of a device, but
2427  * clears all the state associated with the device.  This function differs
2428  * from __pci_reset_function in that it saves and restores device state
2429  * over the reset.
2430  *
2431  * Returns 0 if the device function was successfully reset or negative if the
2432  * device doesn't support resetting a single function.
2433  */
2434 int pci_reset_function(struct pci_dev *dev)
2435 {
2436         int rc;
2437
2438         rc = pci_dev_reset(dev, 1);
2439         if (rc)
2440                 return rc;
2441
2442         pci_save_state(dev);
2443
2444         /*
2445          * both INTx and MSI are disabled after the Interrupt Disable bit
2446          * is set and the Bus Master bit is cleared.
2447          */
2448         pci_write_config_word(dev, PCI_COMMAND, PCI_COMMAND_INTX_DISABLE);
2449
2450         rc = pci_dev_reset(dev, 0);
2451
2452         pci_restore_state(dev);
2453
2454         return rc;
2455 }
2456 EXPORT_SYMBOL_GPL(pci_reset_function);
2457
2458 /**
2459  * pcix_get_max_mmrbc - get PCI-X maximum designed memory read byte count
2460  * @dev: PCI device to query
2461  *
2462  * Returns mmrbc: maximum designed memory read count in bytes
2463  *    or appropriate error value.
2464  */
2465 int pcix_get_max_mmrbc(struct pci_dev *dev)
2466 {
2467         int err, cap;
2468         u32 stat;
2469
2470         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2471         if (!cap)
2472                 return -EINVAL;
2473
2474         err = pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat);
2475         if (err)
2476                 return -EINVAL;
2477
2478         return (stat & PCI_X_STATUS_MAX_READ) >> 12;
2479 }
2480 EXPORT_SYMBOL(pcix_get_max_mmrbc);
2481
2482 /**
2483  * pcix_get_mmrbc - get PCI-X maximum memory read byte count
2484  * @dev: PCI device to query
2485  *
2486  * Returns mmrbc: maximum memory read count in bytes
2487  *    or appropriate error value.
2488  */
2489 int pcix_get_mmrbc(struct pci_dev *dev)
2490 {
2491         int ret, cap;
2492         u32 cmd;
2493
2494         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2495         if (!cap)
2496                 return -EINVAL;
2497
2498         ret = pci_read_config_dword(dev, cap + PCI_X_CMD, &cmd);
2499         if (!ret)
2500                 ret = 512 << ((cmd & PCI_X_CMD_MAX_READ) >> 2);
2501
2502         return ret;
2503 }
2504 EXPORT_SYMBOL(pcix_get_mmrbc);
2505
2506 /**
2507  * pcix_set_mmrbc - set PCI-X maximum memory read byte count
2508  * @dev: PCI device to query
2509  * @mmrbc: maximum memory read count in bytes
2510  *    valid values are 512, 1024, 2048, 4096
2511  *
2512  * If possible sets maximum memory read byte count, some bridges have erratas
2513  * that prevent this.
2514  */
2515 int pcix_set_mmrbc(struct pci_dev *dev, int mmrbc)
2516 {
2517         int cap, err = -EINVAL;
2518         u32 stat, cmd, v, o;
2519
2520         if (mmrbc < 512 || mmrbc > 4096 || !is_power_of_2(mmrbc))
2521                 goto out;
2522
2523         v = ffs(mmrbc) - 10;
2524
2525         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2526         if (!cap)
2527                 goto out;
2528
2529         err = pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat);
2530         if (err)
2531                 goto out;
2532
2533         if (v > (stat & PCI_X_STATUS_MAX_READ) >> 21)
2534                 return -E2BIG;
2535
2536         err = pci_read_config_dword(dev, cap + PCI_X_CMD, &cmd);
2537         if (err)
2538                 goto out;
2539
2540         o = (cmd & PCI_X_CMD_MAX_READ) >> 2;
2541         if (o != v) {
2542                 if (v > o && dev->bus &&
2543                    (dev->bus->bus_flags & PCI_BUS_FLAGS_NO_MMRBC))
2544                         return -EIO;
2545
2546                 cmd &= ~PCI_X_CMD_MAX_READ;
2547                 cmd |= v << 2;
2548                 err = pci_write_config_dword(dev, cap + PCI_X_CMD, cmd);
2549         }
2550 out:
2551         return err;
2552 }
2553 EXPORT_SYMBOL(pcix_set_mmrbc);
2554
2555 /**
2556  * pcie_get_readrq - get PCI Express read request size
2557  * @dev: PCI device to query
2558  *
2559  * Returns maximum memory read request in bytes
2560  *    or appropriate error value.
2561  */
2562 int pcie_get_readrq(struct pci_dev *dev)
2563 {
2564         int ret, cap;
2565         u16 ctl;
2566
2567         cap = pci_pcie_cap(dev);
2568         if (!cap)
2569                 return -EINVAL;
2570
2571         ret = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
2572         if (!ret)
2573         ret = 128 << ((ctl & PCI_EXP_DEVCTL_READRQ) >> 12);
2574
2575         return ret;
2576 }
2577 EXPORT_SYMBOL(pcie_get_readrq);
2578
2579 /**
2580  * pcie_set_readrq - set PCI Express maximum memory read request
2581  * @dev: PCI device to query
2582  * @rq: maximum memory read count in bytes
2583  *    valid values are 128, 256, 512, 1024, 2048, 4096
2584  *
2585  * If possible sets maximum read byte count
2586  */
2587 int pcie_set_readrq(struct pci_dev *dev, int rq)
2588 {
2589         int cap, err = -EINVAL;
2590         u16 ctl, v;
2591
2592         if (rq < 128 || rq > 4096 || !is_power_of_2(rq))
2593                 goto out;
2594
2595         v = (ffs(rq) - 8) << 12;
2596
2597         cap = pci_pcie_cap(dev);
2598         if (!cap)
2599                 goto out;
2600
2601         err = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
2602         if (err)
2603                 goto out;
2604
2605         if ((ctl & PCI_EXP_DEVCTL_READRQ) != v) {
2606                 ctl &= ~PCI_EXP_DEVCTL_READRQ;
2607                 ctl |= v;
2608                 err = pci_write_config_dword(dev, cap + PCI_EXP_DEVCTL, ctl);
2609         }
2610
2611 out:
2612         return err;
2613 }
2614 EXPORT_SYMBOL(pcie_set_readrq);
2615
2616 /**
2617  * pci_select_bars - Make BAR mask from the type of resource
2618  * @dev: the PCI device for which BAR mask is made
2619  * @flags: resource type mask to be selected
2620  *
2621  * This helper routine makes bar mask from the type of resource.
2622  */
2623 int pci_select_bars(struct pci_dev *dev, unsigned long flags)
2624 {
2625         int i, bars = 0;
2626         for (i = 0; i < PCI_NUM_RESOURCES; i++)
2627                 if (pci_resource_flags(dev, i) & flags)
2628                         bars |= (1 << i);
2629         return bars;
2630 }
2631
2632 /**
2633  * pci_resource_bar - get position of the BAR associated with a resource
2634  * @dev: the PCI device
2635  * @resno: the resource number
2636  * @type: the BAR type to be filled in
2637  *
2638  * Returns BAR position in config space, or 0 if the BAR is invalid.
2639  */
2640 int pci_resource_bar(struct pci_dev *dev, int resno, enum pci_bar_type *type)
2641 {
2642         int reg;
2643
2644         if (resno < PCI_ROM_RESOURCE) {
2645                 *type = pci_bar_unknown;
2646                 return PCI_BASE_ADDRESS_0 + 4 * resno;
2647         } else if (resno == PCI_ROM_RESOURCE) {
2648                 *type = pci_bar_mem32;
2649                 return dev->rom_base_reg;
2650         } else if (resno < PCI_BRIDGE_RESOURCES) {
2651                 /* device specific resource */
2652                 reg = pci_iov_resource_bar(dev, resno, type);
2653                 if (reg)
2654                         return reg;
2655         }
2656
2657         dev_err(&dev->dev, "BAR %d: invalid resource\n", resno);
2658         return 0;
2659 }
2660
2661 /**
2662  * pci_set_vga_state - set VGA decode state on device and parents if requested
2663  * @dev: the PCI device
2664  * @decode: true = enable decoding, false = disable decoding
2665  * @command_bits: PCI_COMMAND_IO and/or PCI_COMMAND_MEMORY
2666  * @change_bridge: traverse ancestors and change bridges
2667  */
2668 int pci_set_vga_state(struct pci_dev *dev, bool decode,
2669                       unsigned int command_bits, bool change_bridge)
2670 {
2671         struct pci_bus *bus;
2672         struct pci_dev *bridge;
2673         u16 cmd;
2674
2675         WARN_ON(command_bits & ~(PCI_COMMAND_IO|PCI_COMMAND_MEMORY));
2676
2677         pci_read_config_word(dev, PCI_COMMAND, &cmd);
2678         if (decode == true)
2679                 cmd |= command_bits;
2680         else
2681                 cmd &= ~command_bits;
2682         pci_write_config_word(dev, PCI_COMMAND, cmd);
2683
2684         if (change_bridge == false)
2685                 return 0;
2686
2687         bus = dev->bus;
2688         while (bus) {
2689                 bridge = bus->self;
2690                 if (bridge) {
2691                         pci_read_config_word(bridge, PCI_BRIDGE_CONTROL,
2692                                              &cmd);
2693                         if (decode == true)
2694                                 cmd |= PCI_BRIDGE_CTL_VGA;
2695                         else
2696                                 cmd &= ~PCI_BRIDGE_CTL_VGA;
2697                         pci_write_config_word(bridge, PCI_BRIDGE_CONTROL,
2698                                               cmd);
2699                 }
2700                 bus = bus->parent;
2701         }
2702         return 0;
2703 }
2704
2705 #define RESOURCE_ALIGNMENT_PARAM_SIZE COMMAND_LINE_SIZE
2706 static char resource_alignment_param[RESOURCE_ALIGNMENT_PARAM_SIZE] = {0};
2707 static DEFINE_SPINLOCK(resource_alignment_lock);
2708
2709 /**
2710  * pci_specified_resource_alignment - get resource alignment specified by user.
2711  * @dev: the PCI device to get
2712  *
2713  * RETURNS: Resource alignment if it is specified.
2714  *          Zero if it is not specified.
2715  */
2716 resource_size_t pci_specified_resource_alignment(struct pci_dev *dev)
2717 {
2718         int seg, bus, slot, func, align_order, count;
2719         resource_size_t align = 0;
2720         char *p;
2721
2722         spin_lock(&resource_alignment_lock);
2723         p = resource_alignment_param;
2724         while (*p) {
2725                 count = 0;
2726                 if (sscanf(p, "%d%n", &align_order, &count) == 1 &&
2727                                                         p[count] == '@') {
2728                         p += count + 1;
2729                 } else {
2730                         align_order = -1;
2731                 }
2732                 if (sscanf(p, "%x:%x:%x.%x%n",
2733                         &seg, &bus, &slot, &func, &count) != 4) {
2734                         seg = 0;
2735                         if (sscanf(p, "%x:%x.%x%n",
2736                                         &bus, &slot, &func, &count) != 3) {
2737                                 /* Invalid format */
2738                                 printk(KERN_ERR "PCI: Can't parse resource_alignment parameter: %s\n",
2739                                         p);
2740                                 break;
2741                         }
2742                 }
2743                 p += count;
2744                 if (seg == pci_domain_nr(dev->bus) &&
2745                         bus == dev->bus->number &&
2746                         slot == PCI_SLOT(dev->devfn) &&
2747                         func == PCI_FUNC(dev->devfn)) {
2748                         if (align_order == -1) {
2749                                 align = PAGE_SIZE;
2750                         } else {
2751                                 align = 1 << align_order;
2752                         }
2753                         /* Found */
2754                         break;
2755                 }
2756                 if (*p != ';' && *p != ',') {
2757                         /* End of param or invalid format */
2758                         break;
2759                 }
2760                 p++;
2761         }
2762         spin_unlock(&resource_alignment_lock);
2763         return align;
2764 }
2765
2766 /**
2767  * pci_is_reassigndev - check if specified PCI is target device to reassign
2768  * @dev: the PCI device to check
2769  *
2770  * RETURNS: non-zero for PCI device is a target device to reassign,
2771  *          or zero is not.
2772  */
2773 int pci_is_reassigndev(struct pci_dev *dev)
2774 {
2775         return (pci_specified_resource_alignment(dev) != 0);
2776 }
2777
2778 ssize_t pci_set_resource_alignment_param(const char *buf, size_t count)
2779 {
2780         if (count > RESOURCE_ALIGNMENT_PARAM_SIZE - 1)
2781                 count = RESOURCE_ALIGNMENT_PARAM_SIZE - 1;
2782         spin_lock(&resource_alignment_lock);
2783         strncpy(resource_alignment_param, buf, count);
2784         resource_alignment_param[count] = '\0';
2785         spin_unlock(&resource_alignment_lock);
2786         return count;
2787 }
2788
2789 ssize_t pci_get_resource_alignment_param(char *buf, size_t size)
2790 {
2791         size_t count;
2792         spin_lock(&resource_alignment_lock);
2793         count = snprintf(buf, size, "%s", resource_alignment_param);
2794         spin_unlock(&resource_alignment_lock);
2795         return count;
2796 }
2797
2798 static ssize_t pci_resource_alignment_show(struct bus_type *bus, char *buf)
2799 {
2800         return pci_get_resource_alignment_param(buf, PAGE_SIZE);
2801 }
2802
2803 static ssize_t pci_resource_alignment_store(struct bus_type *bus,
2804                                         const char *buf, size_t count)
2805 {
2806         return pci_set_resource_alignment_param(buf, count);
2807 }
2808
2809 BUS_ATTR(resource_alignment, 0644, pci_resource_alignment_show,
2810                                         pci_resource_alignment_store);
2811
2812 static int __init pci_resource_alignment_sysfs_init(void)
2813 {
2814         return bus_create_file(&pci_bus_type,
2815                                         &bus_attr_resource_alignment);
2816 }
2817
2818 late_initcall(pci_resource_alignment_sysfs_init);
2819
2820 static void __devinit pci_no_domains(void)
2821 {
2822 #ifdef CONFIG_PCI_DOMAINS
2823         pci_domains_supported = 0;
2824 #endif
2825 }
2826
2827 /**
2828  * pci_ext_cfg_enabled - can we access extended PCI config space?
2829  * @dev: The PCI device of the root bridge.
2830  *
2831  * Returns 1 if we can access PCI extended config space (offsets
2832  * greater than 0xff). This is the default implementation. Architecture
2833  * implementations can override this.
2834  */
2835 int __attribute__ ((weak)) pci_ext_cfg_avail(struct pci_dev *dev)
2836 {
2837         return 1;
2838 }
2839
2840 void __weak pci_fixup_cardbus(struct pci_bus *bus)
2841 {
2842 }
2843 EXPORT_SYMBOL(pci_fixup_cardbus);
2844
2845 static int __init pci_setup(char *str)
2846 {
2847         while (str) {
2848                 char *k = strchr(str, ',');
2849                 if (k)
2850                         *k++ = 0;
2851                 if (*str && (str = pcibios_setup(str)) && *str) {
2852                         if (!strcmp(str, "nomsi")) {
2853                                 pci_no_msi();
2854                         } else if (!strcmp(str, "noaer")) {
2855                                 pci_no_aer();
2856                         } else if (!strcmp(str, "nodomains")) {
2857                                 pci_no_domains();
2858                         } else if (!strncmp(str, "cbiosize=", 9)) {
2859                                 pci_cardbus_io_size = memparse(str + 9, &str);
2860                         } else if (!strncmp(str, "cbmemsize=", 10)) {
2861                                 pci_cardbus_mem_size = memparse(str + 10, &str);
2862                         } else if (!strncmp(str, "resource_alignment=", 19)) {
2863                                 pci_set_resource_alignment_param(str + 19,
2864                                                         strlen(str + 19));
2865                         } else if (!strncmp(str, "ecrc=", 5)) {
2866                                 pcie_ecrc_get_policy(str + 5);
2867                         } else if (!strncmp(str, "hpiosize=", 9)) {
2868                                 pci_hotplug_io_size = memparse(str + 9, &str);
2869                         } else if (!strncmp(str, "hpmemsize=", 10)) {
2870                                 pci_hotplug_mem_size = memparse(str + 10, &str);
2871                         } else {
2872                                 printk(KERN_ERR "PCI: Unknown option `%s'\n",
2873                                                 str);
2874                         }
2875                 }
2876                 str = k;
2877         }
2878         return 0;
2879 }
2880 early_param("pci", pci_setup);
2881
2882 EXPORT_SYMBOL(pci_reenable_device);
2883 EXPORT_SYMBOL(pci_enable_device_io);
2884 EXPORT_SYMBOL(pci_enable_device_mem);
2885 EXPORT_SYMBOL(pci_enable_device);
2886 EXPORT_SYMBOL(pcim_enable_device);
2887 EXPORT_SYMBOL(pcim_pin_device);
2888 EXPORT_SYMBOL(pci_disable_device);
2889 EXPORT_SYMBOL(pci_find_capability);
2890 EXPORT_SYMBOL(pci_bus_find_capability);
2891 EXPORT_SYMBOL(pci_release_regions);
2892 EXPORT_SYMBOL(pci_request_regions);
2893 EXPORT_SYMBOL(pci_request_regions_exclusive);
2894 EXPORT_SYMBOL(pci_release_region);
2895 EXPORT_SYMBOL(pci_request_region);
2896 EXPORT_SYMBOL(pci_request_region_exclusive);
2897 EXPORT_SYMBOL(pci_release_selected_regions);
2898 EXPORT_SYMBOL(pci_request_selected_regions);
2899 EXPORT_SYMBOL(pci_request_selected_regions_exclusive);
2900 EXPORT_SYMBOL(pci_set_master);
2901 EXPORT_SYMBOL(pci_clear_master);
2902 EXPORT_SYMBOL(pci_set_mwi);
2903 EXPORT_SYMBOL(pci_try_set_mwi);
2904 EXPORT_SYMBOL(pci_clear_mwi);
2905 EXPORT_SYMBOL_GPL(pci_intx);
2906 EXPORT_SYMBOL(pci_set_dma_mask);
2907 EXPORT_SYMBOL(pci_set_consistent_dma_mask);
2908 EXPORT_SYMBOL(pci_assign_resource);
2909 EXPORT_SYMBOL(pci_find_parent_resource);
2910 EXPORT_SYMBOL(pci_select_bars);
2911
2912 EXPORT_SYMBOL(pci_set_power_state);
2913 EXPORT_SYMBOL(pci_save_state);
2914 EXPORT_SYMBOL(pci_restore_state);
2915 EXPORT_SYMBOL(pci_pme_capable);
2916 EXPORT_SYMBOL(pci_pme_active);
2917 EXPORT_SYMBOL(pci_enable_wake);
2918 EXPORT_SYMBOL(pci_wake_from_d3);
2919 EXPORT_SYMBOL(pci_target_state);
2920 EXPORT_SYMBOL(pci_prepare_to_sleep);
2921 EXPORT_SYMBOL(pci_back_from_sleep);
2922 EXPORT_SYMBOL_GPL(pci_set_pcie_reset_state);
2923