PCI: use pci_is_pcie() in pci core
[linux-2.6.git] / drivers / pci / pci.c
1 /*
2  *      PCI Bus Services, see include/linux/pci.h for further explanation.
3  *
4  *      Copyright 1993 -- 1997 Drew Eckhardt, Frederic Potter,
5  *      David Mosberger-Tang
6  *
7  *      Copyright 1997 -- 2000 Martin Mares <mj@ucw.cz>
8  */
9
10 #include <linux/kernel.h>
11 #include <linux/delay.h>
12 #include <linux/init.h>
13 #include <linux/pci.h>
14 #include <linux/pm.h>
15 #include <linux/module.h>
16 #include <linux/spinlock.h>
17 #include <linux/string.h>
18 #include <linux/log2.h>
19 #include <linux/pci-aspm.h>
20 #include <linux/pm_wakeup.h>
21 #include <linux/interrupt.h>
22 #include <asm/dma.h>    /* isa_dma_bridge_buggy */
23 #include <linux/device.h>
24 #include <asm/setup.h>
25 #include "pci.h"
26
27 const char *pci_power_names[] = {
28         "error", "D0", "D1", "D2", "D3hot", "D3cold", "unknown",
29 };
30 EXPORT_SYMBOL_GPL(pci_power_names);
31
32 unsigned int pci_pm_d3_delay = PCI_PM_D3_WAIT;
33
34 #ifdef CONFIG_PCI_DOMAINS
35 int pci_domains_supported = 1;
36 #endif
37
38 #define DEFAULT_CARDBUS_IO_SIZE         (256)
39 #define DEFAULT_CARDBUS_MEM_SIZE        (64*1024*1024)
40 /* pci=cbmemsize=nnM,cbiosize=nn can override this */
41 unsigned long pci_cardbus_io_size = DEFAULT_CARDBUS_IO_SIZE;
42 unsigned long pci_cardbus_mem_size = DEFAULT_CARDBUS_MEM_SIZE;
43
44 #define DEFAULT_HOTPLUG_IO_SIZE         (256)
45 #define DEFAULT_HOTPLUG_MEM_SIZE        (2*1024*1024)
46 /* pci=hpmemsize=nnM,hpiosize=nn can override this */
47 unsigned long pci_hotplug_io_size  = DEFAULT_HOTPLUG_IO_SIZE;
48 unsigned long pci_hotplug_mem_size = DEFAULT_HOTPLUG_MEM_SIZE;
49
50 /*
51  * The default CLS is used if arch didn't set CLS explicitly and not
52  * all pci devices agree on the same value.  Arch can override either
53  * the dfl or actual value as it sees fit.  Don't forget this is
54  * measured in 32-bit words, not bytes.
55  */
56 u8 pci_dfl_cache_line_size __devinitdata = L1_CACHE_BYTES >> 2;
57 u8 pci_cache_line_size;
58
59 /**
60  * pci_bus_max_busnr - returns maximum PCI bus number of given bus' children
61  * @bus: pointer to PCI bus structure to search
62  *
63  * Given a PCI bus, returns the highest PCI bus number present in the set
64  * including the given PCI bus and its list of child PCI buses.
65  */
66 unsigned char pci_bus_max_busnr(struct pci_bus* bus)
67 {
68         struct list_head *tmp;
69         unsigned char max, n;
70
71         max = bus->subordinate;
72         list_for_each(tmp, &bus->children) {
73                 n = pci_bus_max_busnr(pci_bus_b(tmp));
74                 if(n > max)
75                         max = n;
76         }
77         return max;
78 }
79 EXPORT_SYMBOL_GPL(pci_bus_max_busnr);
80
81 #ifdef CONFIG_HAS_IOMEM
82 void __iomem *pci_ioremap_bar(struct pci_dev *pdev, int bar)
83 {
84         /*
85          * Make sure the BAR is actually a memory resource, not an IO resource
86          */
87         if (!(pci_resource_flags(pdev, bar) & IORESOURCE_MEM)) {
88                 WARN_ON(1);
89                 return NULL;
90         }
91         return ioremap_nocache(pci_resource_start(pdev, bar),
92                                      pci_resource_len(pdev, bar));
93 }
94 EXPORT_SYMBOL_GPL(pci_ioremap_bar);
95 #endif
96
97 #if 0
98 /**
99  * pci_max_busnr - returns maximum PCI bus number
100  *
101  * Returns the highest PCI bus number present in the system global list of
102  * PCI buses.
103  */
104 unsigned char __devinit
105 pci_max_busnr(void)
106 {
107         struct pci_bus *bus = NULL;
108         unsigned char max, n;
109
110         max = 0;
111         while ((bus = pci_find_next_bus(bus)) != NULL) {
112                 n = pci_bus_max_busnr(bus);
113                 if(n > max)
114                         max = n;
115         }
116         return max;
117 }
118
119 #endif  /*  0  */
120
121 #define PCI_FIND_CAP_TTL        48
122
123 static int __pci_find_next_cap_ttl(struct pci_bus *bus, unsigned int devfn,
124                                    u8 pos, int cap, int *ttl)
125 {
126         u8 id;
127
128         while ((*ttl)--) {
129                 pci_bus_read_config_byte(bus, devfn, pos, &pos);
130                 if (pos < 0x40)
131                         break;
132                 pos &= ~3;
133                 pci_bus_read_config_byte(bus, devfn, pos + PCI_CAP_LIST_ID,
134                                          &id);
135                 if (id == 0xff)
136                         break;
137                 if (id == cap)
138                         return pos;
139                 pos += PCI_CAP_LIST_NEXT;
140         }
141         return 0;
142 }
143
144 static int __pci_find_next_cap(struct pci_bus *bus, unsigned int devfn,
145                                u8 pos, int cap)
146 {
147         int ttl = PCI_FIND_CAP_TTL;
148
149         return __pci_find_next_cap_ttl(bus, devfn, pos, cap, &ttl);
150 }
151
152 int pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap)
153 {
154         return __pci_find_next_cap(dev->bus, dev->devfn,
155                                    pos + PCI_CAP_LIST_NEXT, cap);
156 }
157 EXPORT_SYMBOL_GPL(pci_find_next_capability);
158
159 static int __pci_bus_find_cap_start(struct pci_bus *bus,
160                                     unsigned int devfn, u8 hdr_type)
161 {
162         u16 status;
163
164         pci_bus_read_config_word(bus, devfn, PCI_STATUS, &status);
165         if (!(status & PCI_STATUS_CAP_LIST))
166                 return 0;
167
168         switch (hdr_type) {
169         case PCI_HEADER_TYPE_NORMAL:
170         case PCI_HEADER_TYPE_BRIDGE:
171                 return PCI_CAPABILITY_LIST;
172         case PCI_HEADER_TYPE_CARDBUS:
173                 return PCI_CB_CAPABILITY_LIST;
174         default:
175                 return 0;
176         }
177
178         return 0;
179 }
180
181 /**
182  * pci_find_capability - query for devices' capabilities 
183  * @dev: PCI device to query
184  * @cap: capability code
185  *
186  * Tell if a device supports a given PCI capability.
187  * Returns the address of the requested capability structure within the
188  * device's PCI configuration space or 0 in case the device does not
189  * support it.  Possible values for @cap:
190  *
191  *  %PCI_CAP_ID_PM           Power Management 
192  *  %PCI_CAP_ID_AGP          Accelerated Graphics Port 
193  *  %PCI_CAP_ID_VPD          Vital Product Data 
194  *  %PCI_CAP_ID_SLOTID       Slot Identification 
195  *  %PCI_CAP_ID_MSI          Message Signalled Interrupts
196  *  %PCI_CAP_ID_CHSWP        CompactPCI HotSwap 
197  *  %PCI_CAP_ID_PCIX         PCI-X
198  *  %PCI_CAP_ID_EXP          PCI Express
199  */
200 int pci_find_capability(struct pci_dev *dev, int cap)
201 {
202         int pos;
203
204         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
205         if (pos)
206                 pos = __pci_find_next_cap(dev->bus, dev->devfn, pos, cap);
207
208         return pos;
209 }
210
211 /**
212  * pci_bus_find_capability - query for devices' capabilities 
213  * @bus:   the PCI bus to query
214  * @devfn: PCI device to query
215  * @cap:   capability code
216  *
217  * Like pci_find_capability() but works for pci devices that do not have a
218  * pci_dev structure set up yet. 
219  *
220  * Returns the address of the requested capability structure within the
221  * device's PCI configuration space or 0 in case the device does not
222  * support it.
223  */
224 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap)
225 {
226         int pos;
227         u8 hdr_type;
228
229         pci_bus_read_config_byte(bus, devfn, PCI_HEADER_TYPE, &hdr_type);
230
231         pos = __pci_bus_find_cap_start(bus, devfn, hdr_type & 0x7f);
232         if (pos)
233                 pos = __pci_find_next_cap(bus, devfn, pos, cap);
234
235         return pos;
236 }
237
238 /**
239  * pci_find_ext_capability - Find an extended capability
240  * @dev: PCI device to query
241  * @cap: capability code
242  *
243  * Returns the address of the requested extended capability structure
244  * within the device's PCI configuration space or 0 if the device does
245  * not support it.  Possible values for @cap:
246  *
247  *  %PCI_EXT_CAP_ID_ERR         Advanced Error Reporting
248  *  %PCI_EXT_CAP_ID_VC          Virtual Channel
249  *  %PCI_EXT_CAP_ID_DSN         Device Serial Number
250  *  %PCI_EXT_CAP_ID_PWR         Power Budgeting
251  */
252 int pci_find_ext_capability(struct pci_dev *dev, int cap)
253 {
254         u32 header;
255         int ttl;
256         int pos = PCI_CFG_SPACE_SIZE;
257
258         /* minimum 8 bytes per capability */
259         ttl = (PCI_CFG_SPACE_EXP_SIZE - PCI_CFG_SPACE_SIZE) / 8;
260
261         if (dev->cfg_size <= PCI_CFG_SPACE_SIZE)
262                 return 0;
263
264         if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
265                 return 0;
266
267         /*
268          * If we have no capabilities, this is indicated by cap ID,
269          * cap version and next pointer all being 0.
270          */
271         if (header == 0)
272                 return 0;
273
274         while (ttl-- > 0) {
275                 if (PCI_EXT_CAP_ID(header) == cap)
276                         return pos;
277
278                 pos = PCI_EXT_CAP_NEXT(header);
279                 if (pos < PCI_CFG_SPACE_SIZE)
280                         break;
281
282                 if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
283                         break;
284         }
285
286         return 0;
287 }
288 EXPORT_SYMBOL_GPL(pci_find_ext_capability);
289
290 static int __pci_find_next_ht_cap(struct pci_dev *dev, int pos, int ht_cap)
291 {
292         int rc, ttl = PCI_FIND_CAP_TTL;
293         u8 cap, mask;
294
295         if (ht_cap == HT_CAPTYPE_SLAVE || ht_cap == HT_CAPTYPE_HOST)
296                 mask = HT_3BIT_CAP_MASK;
297         else
298                 mask = HT_5BIT_CAP_MASK;
299
300         pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn, pos,
301                                       PCI_CAP_ID_HT, &ttl);
302         while (pos) {
303                 rc = pci_read_config_byte(dev, pos + 3, &cap);
304                 if (rc != PCIBIOS_SUCCESSFUL)
305                         return 0;
306
307                 if ((cap & mask) == ht_cap)
308                         return pos;
309
310                 pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn,
311                                               pos + PCI_CAP_LIST_NEXT,
312                                               PCI_CAP_ID_HT, &ttl);
313         }
314
315         return 0;
316 }
317 /**
318  * pci_find_next_ht_capability - query a device's Hypertransport capabilities
319  * @dev: PCI device to query
320  * @pos: Position from which to continue searching
321  * @ht_cap: Hypertransport capability code
322  *
323  * To be used in conjunction with pci_find_ht_capability() to search for
324  * all capabilities matching @ht_cap. @pos should always be a value returned
325  * from pci_find_ht_capability().
326  *
327  * NB. To be 100% safe against broken PCI devices, the caller should take
328  * steps to avoid an infinite loop.
329  */
330 int pci_find_next_ht_capability(struct pci_dev *dev, int pos, int ht_cap)
331 {
332         return __pci_find_next_ht_cap(dev, pos + PCI_CAP_LIST_NEXT, ht_cap);
333 }
334 EXPORT_SYMBOL_GPL(pci_find_next_ht_capability);
335
336 /**
337  * pci_find_ht_capability - query a device's Hypertransport capabilities
338  * @dev: PCI device to query
339  * @ht_cap: Hypertransport capability code
340  *
341  * Tell if a device supports a given Hypertransport capability.
342  * Returns an address within the device's PCI configuration space
343  * or 0 in case the device does not support the request capability.
344  * The address points to the PCI capability, of type PCI_CAP_ID_HT,
345  * which has a Hypertransport capability matching @ht_cap.
346  */
347 int pci_find_ht_capability(struct pci_dev *dev, int ht_cap)
348 {
349         int pos;
350
351         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
352         if (pos)
353                 pos = __pci_find_next_ht_cap(dev, pos, ht_cap);
354
355         return pos;
356 }
357 EXPORT_SYMBOL_GPL(pci_find_ht_capability);
358
359 /**
360  * pci_find_parent_resource - return resource region of parent bus of given region
361  * @dev: PCI device structure contains resources to be searched
362  * @res: child resource record for which parent is sought
363  *
364  *  For given resource region of given device, return the resource
365  *  region of parent bus the given region is contained in or where
366  *  it should be allocated from.
367  */
368 struct resource *
369 pci_find_parent_resource(const struct pci_dev *dev, struct resource *res)
370 {
371         const struct pci_bus *bus = dev->bus;
372         int i;
373         struct resource *best = NULL;
374
375         for(i = 0; i < PCI_BUS_NUM_RESOURCES; i++) {
376                 struct resource *r = bus->resource[i];
377                 if (!r)
378                         continue;
379                 if (res->start && !(res->start >= r->start && res->end <= r->end))
380                         continue;       /* Not contained */
381                 if ((res->flags ^ r->flags) & (IORESOURCE_IO | IORESOURCE_MEM))
382                         continue;       /* Wrong type */
383                 if (!((res->flags ^ r->flags) & IORESOURCE_PREFETCH))
384                         return r;       /* Exact match */
385                 /* We can't insert a non-prefetch resource inside a prefetchable parent .. */
386                 if (r->flags & IORESOURCE_PREFETCH)
387                         continue;
388                 /* .. but we can put a prefetchable resource inside a non-prefetchable one */
389                 if (!best)
390                         best = r;
391         }
392         return best;
393 }
394
395 /**
396  * pci_restore_bars - restore a devices BAR values (e.g. after wake-up)
397  * @dev: PCI device to have its BARs restored
398  *
399  * Restore the BAR values for a given device, so as to make it
400  * accessible by its driver.
401  */
402 static void
403 pci_restore_bars(struct pci_dev *dev)
404 {
405         int i;
406
407         for (i = 0; i < PCI_BRIDGE_RESOURCES; i++)
408                 pci_update_resource(dev, i);
409 }
410
411 static struct pci_platform_pm_ops *pci_platform_pm;
412
413 int pci_set_platform_pm(struct pci_platform_pm_ops *ops)
414 {
415         if (!ops->is_manageable || !ops->set_state || !ops->choose_state
416             || !ops->sleep_wake || !ops->can_wakeup)
417                 return -EINVAL;
418         pci_platform_pm = ops;
419         return 0;
420 }
421
422 static inline bool platform_pci_power_manageable(struct pci_dev *dev)
423 {
424         return pci_platform_pm ? pci_platform_pm->is_manageable(dev) : false;
425 }
426
427 static inline int platform_pci_set_power_state(struct pci_dev *dev,
428                                                 pci_power_t t)
429 {
430         return pci_platform_pm ? pci_platform_pm->set_state(dev, t) : -ENOSYS;
431 }
432
433 static inline pci_power_t platform_pci_choose_state(struct pci_dev *dev)
434 {
435         return pci_platform_pm ?
436                         pci_platform_pm->choose_state(dev) : PCI_POWER_ERROR;
437 }
438
439 static inline bool platform_pci_can_wakeup(struct pci_dev *dev)
440 {
441         return pci_platform_pm ? pci_platform_pm->can_wakeup(dev) : false;
442 }
443
444 static inline int platform_pci_sleep_wake(struct pci_dev *dev, bool enable)
445 {
446         return pci_platform_pm ?
447                         pci_platform_pm->sleep_wake(dev, enable) : -ENODEV;
448 }
449
450 /**
451  * pci_raw_set_power_state - Use PCI PM registers to set the power state of
452  *                           given PCI device
453  * @dev: PCI device to handle.
454  * @state: PCI power state (D0, D1, D2, D3hot) to put the device into.
455  *
456  * RETURN VALUE:
457  * -EINVAL if the requested state is invalid.
458  * -EIO if device does not support PCI PM or its PM capabilities register has a
459  * wrong version, or device doesn't support the requested state.
460  * 0 if device already is in the requested state.
461  * 0 if device's power state has been successfully changed.
462  */
463 static int pci_raw_set_power_state(struct pci_dev *dev, pci_power_t state)
464 {
465         u16 pmcsr;
466         bool need_restore = false;
467
468         /* Check if we're already there */
469         if (dev->current_state == state)
470                 return 0;
471
472         if (!dev->pm_cap)
473                 return -EIO;
474
475         if (state < PCI_D0 || state > PCI_D3hot)
476                 return -EINVAL;
477
478         /* Validate current state:
479          * Can enter D0 from any state, but if we can only go deeper 
480          * to sleep if we're already in a low power state
481          */
482         if (state != PCI_D0 && dev->current_state <= PCI_D3cold
483             && dev->current_state > state) {
484                 dev_err(&dev->dev, "invalid power transition "
485                         "(from state %d to %d)\n", dev->current_state, state);
486                 return -EINVAL;
487         }
488
489         /* check if this device supports the desired state */
490         if ((state == PCI_D1 && !dev->d1_support)
491            || (state == PCI_D2 && !dev->d2_support))
492                 return -EIO;
493
494         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
495
496         /* If we're (effectively) in D3, force entire word to 0.
497          * This doesn't affect PME_Status, disables PME_En, and
498          * sets PowerState to 0.
499          */
500         switch (dev->current_state) {
501         case PCI_D0:
502         case PCI_D1:
503         case PCI_D2:
504                 pmcsr &= ~PCI_PM_CTRL_STATE_MASK;
505                 pmcsr |= state;
506                 break;
507         case PCI_D3hot:
508         case PCI_D3cold:
509         case PCI_UNKNOWN: /* Boot-up */
510                 if ((pmcsr & PCI_PM_CTRL_STATE_MASK) == PCI_D3hot
511                  && !(pmcsr & PCI_PM_CTRL_NO_SOFT_RESET))
512                         need_restore = true;
513                 /* Fall-through: force to D0 */
514         default:
515                 pmcsr = 0;
516                 break;
517         }
518
519         /* enter specified state */
520         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, pmcsr);
521
522         /* Mandatory power management transition delays */
523         /* see PCI PM 1.1 5.6.1 table 18 */
524         if (state == PCI_D3hot || dev->current_state == PCI_D3hot)
525                 msleep(pci_pm_d3_delay);
526         else if (state == PCI_D2 || dev->current_state == PCI_D2)
527                 udelay(PCI_PM_D2_DELAY);
528
529         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
530         dev->current_state = (pmcsr & PCI_PM_CTRL_STATE_MASK);
531         if (dev->current_state != state && printk_ratelimit())
532                 dev_info(&dev->dev, "Refused to change power state, "
533                         "currently in D%d\n", dev->current_state);
534
535         /* According to section 5.4.1 of the "PCI BUS POWER MANAGEMENT
536          * INTERFACE SPECIFICATION, REV. 1.2", a device transitioning
537          * from D3hot to D0 _may_ perform an internal reset, thereby
538          * going to "D0 Uninitialized" rather than "D0 Initialized".
539          * For example, at least some versions of the 3c905B and the
540          * 3c556B exhibit this behaviour.
541          *
542          * At least some laptop BIOSen (e.g. the Thinkpad T21) leave
543          * devices in a D3hot state at boot.  Consequently, we need to
544          * restore at least the BARs so that the device will be
545          * accessible to its driver.
546          */
547         if (need_restore)
548                 pci_restore_bars(dev);
549
550         if (dev->bus->self)
551                 pcie_aspm_pm_state_change(dev->bus->self);
552
553         return 0;
554 }
555
556 /**
557  * pci_update_current_state - Read PCI power state of given device from its
558  *                            PCI PM registers and cache it
559  * @dev: PCI device to handle.
560  * @state: State to cache in case the device doesn't have the PM capability
561  */
562 void pci_update_current_state(struct pci_dev *dev, pci_power_t state)
563 {
564         if (dev->pm_cap) {
565                 u16 pmcsr;
566
567                 pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
568                 dev->current_state = (pmcsr & PCI_PM_CTRL_STATE_MASK);
569         } else {
570                 dev->current_state = state;
571         }
572 }
573
574 /**
575  * pci_platform_power_transition - Use platform to change device power state
576  * @dev: PCI device to handle.
577  * @state: State to put the device into.
578  */
579 static int pci_platform_power_transition(struct pci_dev *dev, pci_power_t state)
580 {
581         int error;
582
583         if (platform_pci_power_manageable(dev)) {
584                 error = platform_pci_set_power_state(dev, state);
585                 if (!error)
586                         pci_update_current_state(dev, state);
587         } else {
588                 error = -ENODEV;
589                 /* Fall back to PCI_D0 if native PM is not supported */
590                 if (!dev->pm_cap)
591                         dev->current_state = PCI_D0;
592         }
593
594         return error;
595 }
596
597 /**
598  * __pci_start_power_transition - Start power transition of a PCI device
599  * @dev: PCI device to handle.
600  * @state: State to put the device into.
601  */
602 static void __pci_start_power_transition(struct pci_dev *dev, pci_power_t state)
603 {
604         if (state == PCI_D0)
605                 pci_platform_power_transition(dev, PCI_D0);
606 }
607
608 /**
609  * __pci_complete_power_transition - Complete power transition of a PCI device
610  * @dev: PCI device to handle.
611  * @state: State to put the device into.
612  *
613  * This function should not be called directly by device drivers.
614  */
615 int __pci_complete_power_transition(struct pci_dev *dev, pci_power_t state)
616 {
617         return state > PCI_D0 ?
618                         pci_platform_power_transition(dev, state) : -EINVAL;
619 }
620 EXPORT_SYMBOL_GPL(__pci_complete_power_transition);
621
622 /**
623  * pci_set_power_state - Set the power state of a PCI device
624  * @dev: PCI device to handle.
625  * @state: PCI power state (D0, D1, D2, D3hot) to put the device into.
626  *
627  * Transition a device to a new power state, using the platform firmware and/or
628  * the device's PCI PM registers.
629  *
630  * RETURN VALUE:
631  * -EINVAL if the requested state is invalid.
632  * -EIO if device does not support PCI PM or its PM capabilities register has a
633  * wrong version, or device doesn't support the requested state.
634  * 0 if device already is in the requested state.
635  * 0 if device's power state has been successfully changed.
636  */
637 int pci_set_power_state(struct pci_dev *dev, pci_power_t state)
638 {
639         int error;
640
641         /* bound the state we're entering */
642         if (state > PCI_D3hot)
643                 state = PCI_D3hot;
644         else if (state < PCI_D0)
645                 state = PCI_D0;
646         else if ((state == PCI_D1 || state == PCI_D2) && pci_no_d1d2(dev))
647                 /*
648                  * If the device or the parent bridge do not support PCI PM,
649                  * ignore the request if we're doing anything other than putting
650                  * it into D0 (which would only happen on boot).
651                  */
652                 return 0;
653
654         /* Check if we're already there */
655         if (dev->current_state == state)
656                 return 0;
657
658         __pci_start_power_transition(dev, state);
659
660         /* This device is quirked not to be put into D3, so
661            don't put it in D3 */
662         if (state == PCI_D3hot && (dev->dev_flags & PCI_DEV_FLAGS_NO_D3))
663                 return 0;
664
665         error = pci_raw_set_power_state(dev, state);
666
667         if (!__pci_complete_power_transition(dev, state))
668                 error = 0;
669
670         return error;
671 }
672
673 /**
674  * pci_choose_state - Choose the power state of a PCI device
675  * @dev: PCI device to be suspended
676  * @state: target sleep state for the whole system. This is the value
677  *      that is passed to suspend() function.
678  *
679  * Returns PCI power state suitable for given device and given system
680  * message.
681  */
682
683 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state)
684 {
685         pci_power_t ret;
686
687         if (!pci_find_capability(dev, PCI_CAP_ID_PM))
688                 return PCI_D0;
689
690         ret = platform_pci_choose_state(dev);
691         if (ret != PCI_POWER_ERROR)
692                 return ret;
693
694         switch (state.event) {
695         case PM_EVENT_ON:
696                 return PCI_D0;
697         case PM_EVENT_FREEZE:
698         case PM_EVENT_PRETHAW:
699                 /* REVISIT both freeze and pre-thaw "should" use D0 */
700         case PM_EVENT_SUSPEND:
701         case PM_EVENT_HIBERNATE:
702                 return PCI_D3hot;
703         default:
704                 dev_info(&dev->dev, "unrecognized suspend event %d\n",
705                          state.event);
706                 BUG();
707         }
708         return PCI_D0;
709 }
710
711 EXPORT_SYMBOL(pci_choose_state);
712
713 #define PCI_EXP_SAVE_REGS       7
714
715 #define pcie_cap_has_devctl(type, flags)        1
716 #define pcie_cap_has_lnkctl(type, flags)                \
717                 ((flags & PCI_EXP_FLAGS_VERS) > 1 ||    \
718                  (type == PCI_EXP_TYPE_ROOT_PORT ||     \
719                   type == PCI_EXP_TYPE_ENDPOINT ||      \
720                   type == PCI_EXP_TYPE_LEG_END))
721 #define pcie_cap_has_sltctl(type, flags)                \
722                 ((flags & PCI_EXP_FLAGS_VERS) > 1 ||    \
723                  ((type == PCI_EXP_TYPE_ROOT_PORT) ||   \
724                   (type == PCI_EXP_TYPE_DOWNSTREAM &&   \
725                    (flags & PCI_EXP_FLAGS_SLOT))))
726 #define pcie_cap_has_rtctl(type, flags)                 \
727                 ((flags & PCI_EXP_FLAGS_VERS) > 1 ||    \
728                  (type == PCI_EXP_TYPE_ROOT_PORT ||     \
729                   type == PCI_EXP_TYPE_RC_EC))
730 #define pcie_cap_has_devctl2(type, flags)               \
731                 ((flags & PCI_EXP_FLAGS_VERS) > 1)
732 #define pcie_cap_has_lnkctl2(type, flags)               \
733                 ((flags & PCI_EXP_FLAGS_VERS) > 1)
734 #define pcie_cap_has_sltctl2(type, flags)               \
735                 ((flags & PCI_EXP_FLAGS_VERS) > 1)
736
737 static int pci_save_pcie_state(struct pci_dev *dev)
738 {
739         int pos, i = 0;
740         struct pci_cap_saved_state *save_state;
741         u16 *cap;
742         u16 flags;
743
744         pos = pci_pcie_cap(dev);
745         if (!pos)
746                 return 0;
747
748         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
749         if (!save_state) {
750                 dev_err(&dev->dev, "buffer not found in %s\n", __func__);
751                 return -ENOMEM;
752         }
753         cap = (u16 *)&save_state->data[0];
754
755         pci_read_config_word(dev, pos + PCI_EXP_FLAGS, &flags);
756
757         if (pcie_cap_has_devctl(dev->pcie_type, flags))
758                 pci_read_config_word(dev, pos + PCI_EXP_DEVCTL, &cap[i++]);
759         if (pcie_cap_has_lnkctl(dev->pcie_type, flags))
760                 pci_read_config_word(dev, pos + PCI_EXP_LNKCTL, &cap[i++]);
761         if (pcie_cap_has_sltctl(dev->pcie_type, flags))
762                 pci_read_config_word(dev, pos + PCI_EXP_SLTCTL, &cap[i++]);
763         if (pcie_cap_has_rtctl(dev->pcie_type, flags))
764                 pci_read_config_word(dev, pos + PCI_EXP_RTCTL, &cap[i++]);
765         if (pcie_cap_has_devctl2(dev->pcie_type, flags))
766                 pci_read_config_word(dev, pos + PCI_EXP_DEVCTL2, &cap[i++]);
767         if (pcie_cap_has_lnkctl2(dev->pcie_type, flags))
768                 pci_read_config_word(dev, pos + PCI_EXP_LNKCTL2, &cap[i++]);
769         if (pcie_cap_has_sltctl2(dev->pcie_type, flags))
770                 pci_read_config_word(dev, pos + PCI_EXP_SLTCTL2, &cap[i++]);
771
772         return 0;
773 }
774
775 static void pci_restore_pcie_state(struct pci_dev *dev)
776 {
777         int i = 0, pos;
778         struct pci_cap_saved_state *save_state;
779         u16 *cap;
780         u16 flags;
781
782         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
783         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
784         if (!save_state || pos <= 0)
785                 return;
786         cap = (u16 *)&save_state->data[0];
787
788         pci_read_config_word(dev, pos + PCI_EXP_FLAGS, &flags);
789
790         if (pcie_cap_has_devctl(dev->pcie_type, flags))
791                 pci_write_config_word(dev, pos + PCI_EXP_DEVCTL, cap[i++]);
792         if (pcie_cap_has_lnkctl(dev->pcie_type, flags))
793                 pci_write_config_word(dev, pos + PCI_EXP_LNKCTL, cap[i++]);
794         if (pcie_cap_has_sltctl(dev->pcie_type, flags))
795                 pci_write_config_word(dev, pos + PCI_EXP_SLTCTL, cap[i++]);
796         if (pcie_cap_has_rtctl(dev->pcie_type, flags))
797                 pci_write_config_word(dev, pos + PCI_EXP_RTCTL, cap[i++]);
798         if (pcie_cap_has_devctl2(dev->pcie_type, flags))
799                 pci_write_config_word(dev, pos + PCI_EXP_DEVCTL2, cap[i++]);
800         if (pcie_cap_has_lnkctl2(dev->pcie_type, flags))
801                 pci_write_config_word(dev, pos + PCI_EXP_LNKCTL2, cap[i++]);
802         if (pcie_cap_has_sltctl2(dev->pcie_type, flags))
803                 pci_write_config_word(dev, pos + PCI_EXP_SLTCTL2, cap[i++]);
804 }
805
806
807 static int pci_save_pcix_state(struct pci_dev *dev)
808 {
809         int pos;
810         struct pci_cap_saved_state *save_state;
811
812         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
813         if (pos <= 0)
814                 return 0;
815
816         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
817         if (!save_state) {
818                 dev_err(&dev->dev, "buffer not found in %s\n", __func__);
819                 return -ENOMEM;
820         }
821
822         pci_read_config_word(dev, pos + PCI_X_CMD, (u16 *)save_state->data);
823
824         return 0;
825 }
826
827 static void pci_restore_pcix_state(struct pci_dev *dev)
828 {
829         int i = 0, pos;
830         struct pci_cap_saved_state *save_state;
831         u16 *cap;
832
833         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
834         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
835         if (!save_state || pos <= 0)
836                 return;
837         cap = (u16 *)&save_state->data[0];
838
839         pci_write_config_word(dev, pos + PCI_X_CMD, cap[i++]);
840 }
841
842
843 /**
844  * pci_save_state - save the PCI configuration space of a device before suspending
845  * @dev: - PCI device that we're dealing with
846  */
847 int
848 pci_save_state(struct pci_dev *dev)
849 {
850         int i;
851         /* XXX: 100% dword access ok here? */
852         for (i = 0; i < 16; i++)
853                 pci_read_config_dword(dev, i * 4,&dev->saved_config_space[i]);
854         dev->state_saved = true;
855         if ((i = pci_save_pcie_state(dev)) != 0)
856                 return i;
857         if ((i = pci_save_pcix_state(dev)) != 0)
858                 return i;
859         return 0;
860 }
861
862 /** 
863  * pci_restore_state - Restore the saved state of a PCI device
864  * @dev: - PCI device that we're dealing with
865  */
866 int 
867 pci_restore_state(struct pci_dev *dev)
868 {
869         int i;
870         u32 val;
871
872         if (!dev->state_saved)
873                 return 0;
874
875         /* PCI Express register must be restored first */
876         pci_restore_pcie_state(dev);
877
878         /*
879          * The Base Address register should be programmed before the command
880          * register(s)
881          */
882         for (i = 15; i >= 0; i--) {
883                 pci_read_config_dword(dev, i * 4, &val);
884                 if (val != dev->saved_config_space[i]) {
885                         dev_printk(KERN_DEBUG, &dev->dev, "restoring config "
886                                 "space at offset %#x (was %#x, writing %#x)\n",
887                                 i, val, (int)dev->saved_config_space[i]);
888                         pci_write_config_dword(dev,i * 4,
889                                 dev->saved_config_space[i]);
890                 }
891         }
892         pci_restore_pcix_state(dev);
893         pci_restore_msi_state(dev);
894         pci_restore_iov_state(dev);
895
896         dev->state_saved = false;
897
898         return 0;
899 }
900
901 static int do_pci_enable_device(struct pci_dev *dev, int bars)
902 {
903         int err;
904
905         err = pci_set_power_state(dev, PCI_D0);
906         if (err < 0 && err != -EIO)
907                 return err;
908         err = pcibios_enable_device(dev, bars);
909         if (err < 0)
910                 return err;
911         pci_fixup_device(pci_fixup_enable, dev);
912
913         return 0;
914 }
915
916 /**
917  * pci_reenable_device - Resume abandoned device
918  * @dev: PCI device to be resumed
919  *
920  *  Note this function is a backend of pci_default_resume and is not supposed
921  *  to be called by normal code, write proper resume handler and use it instead.
922  */
923 int pci_reenable_device(struct pci_dev *dev)
924 {
925         if (pci_is_enabled(dev))
926                 return do_pci_enable_device(dev, (1 << PCI_NUM_RESOURCES) - 1);
927         return 0;
928 }
929
930 static int __pci_enable_device_flags(struct pci_dev *dev,
931                                      resource_size_t flags)
932 {
933         int err;
934         int i, bars = 0;
935
936         if (atomic_add_return(1, &dev->enable_cnt) > 1)
937                 return 0;               /* already enabled */
938
939         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
940                 if (dev->resource[i].flags & flags)
941                         bars |= (1 << i);
942
943         err = do_pci_enable_device(dev, bars);
944         if (err < 0)
945                 atomic_dec(&dev->enable_cnt);
946         return err;
947 }
948
949 /**
950  * pci_enable_device_io - Initialize a device for use with IO space
951  * @dev: PCI device to be initialized
952  *
953  *  Initialize device before it's used by a driver. Ask low-level code
954  *  to enable I/O resources. Wake up the device if it was suspended.
955  *  Beware, this function can fail.
956  */
957 int pci_enable_device_io(struct pci_dev *dev)
958 {
959         return __pci_enable_device_flags(dev, IORESOURCE_IO);
960 }
961
962 /**
963  * pci_enable_device_mem - Initialize a device for use with Memory space
964  * @dev: PCI device to be initialized
965  *
966  *  Initialize device before it's used by a driver. Ask low-level code
967  *  to enable Memory resources. Wake up the device if it was suspended.
968  *  Beware, this function can fail.
969  */
970 int pci_enable_device_mem(struct pci_dev *dev)
971 {
972         return __pci_enable_device_flags(dev, IORESOURCE_MEM);
973 }
974
975 /**
976  * pci_enable_device - Initialize device before it's used by a driver.
977  * @dev: PCI device to be initialized
978  *
979  *  Initialize device before it's used by a driver. Ask low-level code
980  *  to enable I/O and memory. Wake up the device if it was suspended.
981  *  Beware, this function can fail.
982  *
983  *  Note we don't actually enable the device many times if we call
984  *  this function repeatedly (we just increment the count).
985  */
986 int pci_enable_device(struct pci_dev *dev)
987 {
988         return __pci_enable_device_flags(dev, IORESOURCE_MEM | IORESOURCE_IO);
989 }
990
991 /*
992  * Managed PCI resources.  This manages device on/off, intx/msi/msix
993  * on/off and BAR regions.  pci_dev itself records msi/msix status, so
994  * there's no need to track it separately.  pci_devres is initialized
995  * when a device is enabled using managed PCI device enable interface.
996  */
997 struct pci_devres {
998         unsigned int enabled:1;
999         unsigned int pinned:1;
1000         unsigned int orig_intx:1;
1001         unsigned int restore_intx:1;
1002         u32 region_mask;
1003 };
1004
1005 static void pcim_release(struct device *gendev, void *res)
1006 {
1007         struct pci_dev *dev = container_of(gendev, struct pci_dev, dev);
1008         struct pci_devres *this = res;
1009         int i;
1010
1011         if (dev->msi_enabled)
1012                 pci_disable_msi(dev);
1013         if (dev->msix_enabled)
1014                 pci_disable_msix(dev);
1015
1016         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
1017                 if (this->region_mask & (1 << i))
1018                         pci_release_region(dev, i);
1019
1020         if (this->restore_intx)
1021                 pci_intx(dev, this->orig_intx);
1022
1023         if (this->enabled && !this->pinned)
1024                 pci_disable_device(dev);
1025 }
1026
1027 static struct pci_devres * get_pci_dr(struct pci_dev *pdev)
1028 {
1029         struct pci_devres *dr, *new_dr;
1030
1031         dr = devres_find(&pdev->dev, pcim_release, NULL, NULL);
1032         if (dr)
1033                 return dr;
1034
1035         new_dr = devres_alloc(pcim_release, sizeof(*new_dr), GFP_KERNEL);
1036         if (!new_dr)
1037                 return NULL;
1038         return devres_get(&pdev->dev, new_dr, NULL, NULL);
1039 }
1040
1041 static struct pci_devres * find_pci_dr(struct pci_dev *pdev)
1042 {
1043         if (pci_is_managed(pdev))
1044                 return devres_find(&pdev->dev, pcim_release, NULL, NULL);
1045         return NULL;
1046 }
1047
1048 /**
1049  * pcim_enable_device - Managed pci_enable_device()
1050  * @pdev: PCI device to be initialized
1051  *
1052  * Managed pci_enable_device().
1053  */
1054 int pcim_enable_device(struct pci_dev *pdev)
1055 {
1056         struct pci_devres *dr;
1057         int rc;
1058
1059         dr = get_pci_dr(pdev);
1060         if (unlikely(!dr))
1061                 return -ENOMEM;
1062         if (dr->enabled)
1063                 return 0;
1064
1065         rc = pci_enable_device(pdev);
1066         if (!rc) {
1067                 pdev->is_managed = 1;
1068                 dr->enabled = 1;
1069         }
1070         return rc;
1071 }
1072
1073 /**
1074  * pcim_pin_device - Pin managed PCI device
1075  * @pdev: PCI device to pin
1076  *
1077  * Pin managed PCI device @pdev.  Pinned device won't be disabled on
1078  * driver detach.  @pdev must have been enabled with
1079  * pcim_enable_device().
1080  */
1081 void pcim_pin_device(struct pci_dev *pdev)
1082 {
1083         struct pci_devres *dr;
1084
1085         dr = find_pci_dr(pdev);
1086         WARN_ON(!dr || !dr->enabled);
1087         if (dr)
1088                 dr->pinned = 1;
1089 }
1090
1091 /**
1092  * pcibios_disable_device - disable arch specific PCI resources for device dev
1093  * @dev: the PCI device to disable
1094  *
1095  * Disables architecture specific PCI resources for the device. This
1096  * is the default implementation. Architecture implementations can
1097  * override this.
1098  */
1099 void __attribute__ ((weak)) pcibios_disable_device (struct pci_dev *dev) {}
1100
1101 static void do_pci_disable_device(struct pci_dev *dev)
1102 {
1103         u16 pci_command;
1104
1105         pci_read_config_word(dev, PCI_COMMAND, &pci_command);
1106         if (pci_command & PCI_COMMAND_MASTER) {
1107                 pci_command &= ~PCI_COMMAND_MASTER;
1108                 pci_write_config_word(dev, PCI_COMMAND, pci_command);
1109         }
1110
1111         pcibios_disable_device(dev);
1112 }
1113
1114 /**
1115  * pci_disable_enabled_device - Disable device without updating enable_cnt
1116  * @dev: PCI device to disable
1117  *
1118  * NOTE: This function is a backend of PCI power management routines and is
1119  * not supposed to be called drivers.
1120  */
1121 void pci_disable_enabled_device(struct pci_dev *dev)
1122 {
1123         if (pci_is_enabled(dev))
1124                 do_pci_disable_device(dev);
1125 }
1126
1127 /**
1128  * pci_disable_device - Disable PCI device after use
1129  * @dev: PCI device to be disabled
1130  *
1131  * Signal to the system that the PCI device is not in use by the system
1132  * anymore.  This only involves disabling PCI bus-mastering, if active.
1133  *
1134  * Note we don't actually disable the device until all callers of
1135  * pci_device_enable() have called pci_device_disable().
1136  */
1137 void
1138 pci_disable_device(struct pci_dev *dev)
1139 {
1140         struct pci_devres *dr;
1141
1142         dr = find_pci_dr(dev);
1143         if (dr)
1144                 dr->enabled = 0;
1145
1146         if (atomic_sub_return(1, &dev->enable_cnt) != 0)
1147                 return;
1148
1149         do_pci_disable_device(dev);
1150
1151         dev->is_busmaster = 0;
1152 }
1153
1154 /**
1155  * pcibios_set_pcie_reset_state - set reset state for device dev
1156  * @dev: the PCI-E device reset
1157  * @state: Reset state to enter into
1158  *
1159  *
1160  * Sets the PCI-E reset state for the device. This is the default
1161  * implementation. Architecture implementations can override this.
1162  */
1163 int __attribute__ ((weak)) pcibios_set_pcie_reset_state(struct pci_dev *dev,
1164                                                         enum pcie_reset_state state)
1165 {
1166         return -EINVAL;
1167 }
1168
1169 /**
1170  * pci_set_pcie_reset_state - set reset state for device dev
1171  * @dev: the PCI-E device reset
1172  * @state: Reset state to enter into
1173  *
1174  *
1175  * Sets the PCI reset state for the device.
1176  */
1177 int pci_set_pcie_reset_state(struct pci_dev *dev, enum pcie_reset_state state)
1178 {
1179         return pcibios_set_pcie_reset_state(dev, state);
1180 }
1181
1182 /**
1183  * pci_pme_capable - check the capability of PCI device to generate PME#
1184  * @dev: PCI device to handle.
1185  * @state: PCI state from which device will issue PME#.
1186  */
1187 bool pci_pme_capable(struct pci_dev *dev, pci_power_t state)
1188 {
1189         if (!dev->pm_cap)
1190                 return false;
1191
1192         return !!(dev->pme_support & (1 << state));
1193 }
1194
1195 /**
1196  * pci_pme_active - enable or disable PCI device's PME# function
1197  * @dev: PCI device to handle.
1198  * @enable: 'true' to enable PME# generation; 'false' to disable it.
1199  *
1200  * The caller must verify that the device is capable of generating PME# before
1201  * calling this function with @enable equal to 'true'.
1202  */
1203 void pci_pme_active(struct pci_dev *dev, bool enable)
1204 {
1205         u16 pmcsr;
1206
1207         if (!dev->pm_cap)
1208                 return;
1209
1210         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
1211         /* Clear PME_Status by writing 1 to it and enable PME# */
1212         pmcsr |= PCI_PM_CTRL_PME_STATUS | PCI_PM_CTRL_PME_ENABLE;
1213         if (!enable)
1214                 pmcsr &= ~PCI_PM_CTRL_PME_ENABLE;
1215
1216         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, pmcsr);
1217
1218         dev_printk(KERN_DEBUG, &dev->dev, "PME# %s\n",
1219                         enable ? "enabled" : "disabled");
1220 }
1221
1222 /**
1223  * pci_enable_wake - enable PCI device as wakeup event source
1224  * @dev: PCI device affected
1225  * @state: PCI state from which device will issue wakeup events
1226  * @enable: True to enable event generation; false to disable
1227  *
1228  * This enables the device as a wakeup event source, or disables it.
1229  * When such events involves platform-specific hooks, those hooks are
1230  * called automatically by this routine.
1231  *
1232  * Devices with legacy power management (no standard PCI PM capabilities)
1233  * always require such platform hooks.
1234  *
1235  * RETURN VALUE:
1236  * 0 is returned on success
1237  * -EINVAL is returned if device is not supposed to wake up the system
1238  * Error code depending on the platform is returned if both the platform and
1239  * the native mechanism fail to enable the generation of wake-up events
1240  */
1241 int pci_enable_wake(struct pci_dev *dev, pci_power_t state, bool enable)
1242 {
1243         int ret = 0;
1244
1245         if (enable && !device_may_wakeup(&dev->dev))
1246                 return -EINVAL;
1247
1248         /* Don't do the same thing twice in a row for one device. */
1249         if (!!enable == !!dev->wakeup_prepared)
1250                 return 0;
1251
1252         /*
1253          * According to "PCI System Architecture" 4th ed. by Tom Shanley & Don
1254          * Anderson we should be doing PME# wake enable followed by ACPI wake
1255          * enable.  To disable wake-up we call the platform first, for symmetry.
1256          */
1257
1258         if (enable) {
1259                 int error;
1260
1261                 if (pci_pme_capable(dev, state))
1262                         pci_pme_active(dev, true);
1263                 else
1264                         ret = 1;
1265                 error = platform_pci_sleep_wake(dev, true);
1266                 if (ret)
1267                         ret = error;
1268                 if (!ret)
1269                         dev->wakeup_prepared = true;
1270         } else {
1271                 platform_pci_sleep_wake(dev, false);
1272                 pci_pme_active(dev, false);
1273                 dev->wakeup_prepared = false;
1274         }
1275
1276         return ret;
1277 }
1278
1279 /**
1280  * pci_wake_from_d3 - enable/disable device to wake up from D3_hot or D3_cold
1281  * @dev: PCI device to prepare
1282  * @enable: True to enable wake-up event generation; false to disable
1283  *
1284  * Many drivers want the device to wake up the system from D3_hot or D3_cold
1285  * and this function allows them to set that up cleanly - pci_enable_wake()
1286  * should not be called twice in a row to enable wake-up due to PCI PM vs ACPI
1287  * ordering constraints.
1288  *
1289  * This function only returns error code if the device is not capable of
1290  * generating PME# from both D3_hot and D3_cold, and the platform is unable to
1291  * enable wake-up power for it.
1292  */
1293 int pci_wake_from_d3(struct pci_dev *dev, bool enable)
1294 {
1295         return pci_pme_capable(dev, PCI_D3cold) ?
1296                         pci_enable_wake(dev, PCI_D3cold, enable) :
1297                         pci_enable_wake(dev, PCI_D3hot, enable);
1298 }
1299
1300 /**
1301  * pci_target_state - find an appropriate low power state for a given PCI dev
1302  * @dev: PCI device
1303  *
1304  * Use underlying platform code to find a supported low power state for @dev.
1305  * If the platform can't manage @dev, return the deepest state from which it
1306  * can generate wake events, based on any available PME info.
1307  */
1308 pci_power_t pci_target_state(struct pci_dev *dev)
1309 {
1310         pci_power_t target_state = PCI_D3hot;
1311
1312         if (platform_pci_power_manageable(dev)) {
1313                 /*
1314                  * Call the platform to choose the target state of the device
1315                  * and enable wake-up from this state if supported.
1316                  */
1317                 pci_power_t state = platform_pci_choose_state(dev);
1318
1319                 switch (state) {
1320                 case PCI_POWER_ERROR:
1321                 case PCI_UNKNOWN:
1322                         break;
1323                 case PCI_D1:
1324                 case PCI_D2:
1325                         if (pci_no_d1d2(dev))
1326                                 break;
1327                 default:
1328                         target_state = state;
1329                 }
1330         } else if (!dev->pm_cap) {
1331                 target_state = PCI_D0;
1332         } else if (device_may_wakeup(&dev->dev)) {
1333                 /*
1334                  * Find the deepest state from which the device can generate
1335                  * wake-up events, make it the target state and enable device
1336                  * to generate PME#.
1337                  */
1338                 if (dev->pme_support) {
1339                         while (target_state
1340                               && !(dev->pme_support & (1 << target_state)))
1341                                 target_state--;
1342                 }
1343         }
1344
1345         return target_state;
1346 }
1347
1348 /**
1349  * pci_prepare_to_sleep - prepare PCI device for system-wide transition into a sleep state
1350  * @dev: Device to handle.
1351  *
1352  * Choose the power state appropriate for the device depending on whether
1353  * it can wake up the system and/or is power manageable by the platform
1354  * (PCI_D3hot is the default) and put the device into that state.
1355  */
1356 int pci_prepare_to_sleep(struct pci_dev *dev)
1357 {
1358         pci_power_t target_state = pci_target_state(dev);
1359         int error;
1360
1361         if (target_state == PCI_POWER_ERROR)
1362                 return -EIO;
1363
1364         pci_enable_wake(dev, target_state, device_may_wakeup(&dev->dev));
1365
1366         error = pci_set_power_state(dev, target_state);
1367
1368         if (error)
1369                 pci_enable_wake(dev, target_state, false);
1370
1371         return error;
1372 }
1373
1374 /**
1375  * pci_back_from_sleep - turn PCI device on during system-wide transition into working state
1376  * @dev: Device to handle.
1377  *
1378  * Disable device's sytem wake-up capability and put it into D0.
1379  */
1380 int pci_back_from_sleep(struct pci_dev *dev)
1381 {
1382         pci_enable_wake(dev, PCI_D0, false);
1383         return pci_set_power_state(dev, PCI_D0);
1384 }
1385
1386 /**
1387  * pci_pm_init - Initialize PM functions of given PCI device
1388  * @dev: PCI device to handle.
1389  */
1390 void pci_pm_init(struct pci_dev *dev)
1391 {
1392         int pm;
1393         u16 pmc;
1394
1395         dev->wakeup_prepared = false;
1396         dev->pm_cap = 0;
1397
1398         /* find PCI PM capability in list */
1399         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
1400         if (!pm)
1401                 return;
1402         /* Check device's ability to generate PME# */
1403         pci_read_config_word(dev, pm + PCI_PM_PMC, &pmc);
1404
1405         if ((pmc & PCI_PM_CAP_VER_MASK) > 3) {
1406                 dev_err(&dev->dev, "unsupported PM cap regs version (%u)\n",
1407                         pmc & PCI_PM_CAP_VER_MASK);
1408                 return;
1409         }
1410
1411         dev->pm_cap = pm;
1412
1413         dev->d1_support = false;
1414         dev->d2_support = false;
1415         if (!pci_no_d1d2(dev)) {
1416                 if (pmc & PCI_PM_CAP_D1)
1417                         dev->d1_support = true;
1418                 if (pmc & PCI_PM_CAP_D2)
1419                         dev->d2_support = true;
1420
1421                 if (dev->d1_support || dev->d2_support)
1422                         dev_printk(KERN_DEBUG, &dev->dev, "supports%s%s\n",
1423                                    dev->d1_support ? " D1" : "",
1424                                    dev->d2_support ? " D2" : "");
1425         }
1426
1427         pmc &= PCI_PM_CAP_PME_MASK;
1428         if (pmc) {
1429                 dev_printk(KERN_DEBUG, &dev->dev,
1430                          "PME# supported from%s%s%s%s%s\n",
1431                          (pmc & PCI_PM_CAP_PME_D0) ? " D0" : "",
1432                          (pmc & PCI_PM_CAP_PME_D1) ? " D1" : "",
1433                          (pmc & PCI_PM_CAP_PME_D2) ? " D2" : "",
1434                          (pmc & PCI_PM_CAP_PME_D3) ? " D3hot" : "",
1435                          (pmc & PCI_PM_CAP_PME_D3cold) ? " D3cold" : "");
1436                 dev->pme_support = pmc >> PCI_PM_CAP_PME_SHIFT;
1437                 /*
1438                  * Make device's PM flags reflect the wake-up capability, but
1439                  * let the user space enable it to wake up the system as needed.
1440                  */
1441                 device_set_wakeup_capable(&dev->dev, true);
1442                 device_set_wakeup_enable(&dev->dev, false);
1443                 /* Disable the PME# generation functionality */
1444                 pci_pme_active(dev, false);
1445         } else {
1446                 dev->pme_support = 0;
1447         }
1448 }
1449
1450 /**
1451  * platform_pci_wakeup_init - init platform wakeup if present
1452  * @dev: PCI device
1453  *
1454  * Some devices don't have PCI PM caps but can still generate wakeup
1455  * events through platform methods (like ACPI events).  If @dev supports
1456  * platform wakeup events, set the device flag to indicate as much.  This
1457  * may be redundant if the device also supports PCI PM caps, but double
1458  * initialization should be safe in that case.
1459  */
1460 void platform_pci_wakeup_init(struct pci_dev *dev)
1461 {
1462         if (!platform_pci_can_wakeup(dev))
1463                 return;
1464
1465         device_set_wakeup_capable(&dev->dev, true);
1466         device_set_wakeup_enable(&dev->dev, false);
1467         platform_pci_sleep_wake(dev, false);
1468 }
1469
1470 /**
1471  * pci_add_save_buffer - allocate buffer for saving given capability registers
1472  * @dev: the PCI device
1473  * @cap: the capability to allocate the buffer for
1474  * @size: requested size of the buffer
1475  */
1476 static int pci_add_cap_save_buffer(
1477         struct pci_dev *dev, char cap, unsigned int size)
1478 {
1479         int pos;
1480         struct pci_cap_saved_state *save_state;
1481
1482         pos = pci_find_capability(dev, cap);
1483         if (pos <= 0)
1484                 return 0;
1485
1486         save_state = kzalloc(sizeof(*save_state) + size, GFP_KERNEL);
1487         if (!save_state)
1488                 return -ENOMEM;
1489
1490         save_state->cap_nr = cap;
1491         pci_add_saved_cap(dev, save_state);
1492
1493         return 0;
1494 }
1495
1496 /**
1497  * pci_allocate_cap_save_buffers - allocate buffers for saving capabilities
1498  * @dev: the PCI device
1499  */
1500 void pci_allocate_cap_save_buffers(struct pci_dev *dev)
1501 {
1502         int error;
1503
1504         error = pci_add_cap_save_buffer(dev, PCI_CAP_ID_EXP,
1505                                         PCI_EXP_SAVE_REGS * sizeof(u16));
1506         if (error)
1507                 dev_err(&dev->dev,
1508                         "unable to preallocate PCI Express save buffer\n");
1509
1510         error = pci_add_cap_save_buffer(dev, PCI_CAP_ID_PCIX, sizeof(u16));
1511         if (error)
1512                 dev_err(&dev->dev,
1513                         "unable to preallocate PCI-X save buffer\n");
1514 }
1515
1516 /**
1517  * pci_enable_ari - enable ARI forwarding if hardware support it
1518  * @dev: the PCI device
1519  */
1520 void pci_enable_ari(struct pci_dev *dev)
1521 {
1522         int pos;
1523         u32 cap;
1524         u16 ctrl;
1525         struct pci_dev *bridge;
1526
1527         if (!pci_is_pcie(dev) || dev->devfn)
1528                 return;
1529
1530         pos = pci_find_ext_capability(dev, PCI_EXT_CAP_ID_ARI);
1531         if (!pos)
1532                 return;
1533
1534         bridge = dev->bus->self;
1535         if (!bridge || !pci_is_pcie(bridge))
1536                 return;
1537
1538         pos = pci_pcie_cap(bridge);
1539         if (!pos)
1540                 return;
1541
1542         pci_read_config_dword(bridge, pos + PCI_EXP_DEVCAP2, &cap);
1543         if (!(cap & PCI_EXP_DEVCAP2_ARI))
1544                 return;
1545
1546         pci_read_config_word(bridge, pos + PCI_EXP_DEVCTL2, &ctrl);
1547         ctrl |= PCI_EXP_DEVCTL2_ARI;
1548         pci_write_config_word(bridge, pos + PCI_EXP_DEVCTL2, ctrl);
1549
1550         bridge->ari_enabled = 1;
1551 }
1552
1553 /**
1554  * pci_enable_acs - enable ACS if hardware support it
1555  * @dev: the PCI device
1556  */
1557 void pci_enable_acs(struct pci_dev *dev)
1558 {
1559         int pos;
1560         u16 cap;
1561         u16 ctrl;
1562
1563         if (!pci_is_pcie(dev))
1564                 return;
1565
1566         pos = pci_find_ext_capability(dev, PCI_EXT_CAP_ID_ACS);
1567         if (!pos)
1568                 return;
1569
1570         pci_read_config_word(dev, pos + PCI_ACS_CAP, &cap);
1571         pci_read_config_word(dev, pos + PCI_ACS_CTRL, &ctrl);
1572
1573         /* Source Validation */
1574         ctrl |= (cap & PCI_ACS_SV);
1575
1576         /* P2P Request Redirect */
1577         ctrl |= (cap & PCI_ACS_RR);
1578
1579         /* P2P Completion Redirect */
1580         ctrl |= (cap & PCI_ACS_CR);
1581
1582         /* Upstream Forwarding */
1583         ctrl |= (cap & PCI_ACS_UF);
1584
1585         pci_write_config_word(dev, pos + PCI_ACS_CTRL, ctrl);
1586 }
1587
1588 /**
1589  * pci_swizzle_interrupt_pin - swizzle INTx for device behind bridge
1590  * @dev: the PCI device
1591  * @pin: the INTx pin (1=INTA, 2=INTB, 3=INTD, 4=INTD)
1592  *
1593  * Perform INTx swizzling for a device behind one level of bridge.  This is
1594  * required by section 9.1 of the PCI-to-PCI bridge specification for devices
1595  * behind bridges on add-in cards.  For devices with ARI enabled, the slot
1596  * number is always 0 (see the Implementation Note in section 2.2.8.1 of
1597  * the PCI Express Base Specification, Revision 2.1)
1598  */
1599 u8 pci_swizzle_interrupt_pin(struct pci_dev *dev, u8 pin)
1600 {
1601         int slot;
1602
1603         if (pci_ari_enabled(dev->bus))
1604                 slot = 0;
1605         else
1606                 slot = PCI_SLOT(dev->devfn);
1607
1608         return (((pin - 1) + slot) % 4) + 1;
1609 }
1610
1611 int
1612 pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge)
1613 {
1614         u8 pin;
1615
1616         pin = dev->pin;
1617         if (!pin)
1618                 return -1;
1619
1620         while (!pci_is_root_bus(dev->bus)) {
1621                 pin = pci_swizzle_interrupt_pin(dev, pin);
1622                 dev = dev->bus->self;
1623         }
1624         *bridge = dev;
1625         return pin;
1626 }
1627
1628 /**
1629  * pci_common_swizzle - swizzle INTx all the way to root bridge
1630  * @dev: the PCI device
1631  * @pinp: pointer to the INTx pin value (1=INTA, 2=INTB, 3=INTD, 4=INTD)
1632  *
1633  * Perform INTx swizzling for a device.  This traverses through all PCI-to-PCI
1634  * bridges all the way up to a PCI root bus.
1635  */
1636 u8 pci_common_swizzle(struct pci_dev *dev, u8 *pinp)
1637 {
1638         u8 pin = *pinp;
1639
1640         while (!pci_is_root_bus(dev->bus)) {
1641                 pin = pci_swizzle_interrupt_pin(dev, pin);
1642                 dev = dev->bus->self;
1643         }
1644         *pinp = pin;
1645         return PCI_SLOT(dev->devfn);
1646 }
1647
1648 /**
1649  *      pci_release_region - Release a PCI bar
1650  *      @pdev: PCI device whose resources were previously reserved by pci_request_region
1651  *      @bar: BAR to release
1652  *
1653  *      Releases the PCI I/O and memory resources previously reserved by a
1654  *      successful call to pci_request_region.  Call this function only
1655  *      after all use of the PCI regions has ceased.
1656  */
1657 void pci_release_region(struct pci_dev *pdev, int bar)
1658 {
1659         struct pci_devres *dr;
1660
1661         if (pci_resource_len(pdev, bar) == 0)
1662                 return;
1663         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO)
1664                 release_region(pci_resource_start(pdev, bar),
1665                                 pci_resource_len(pdev, bar));
1666         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM)
1667                 release_mem_region(pci_resource_start(pdev, bar),
1668                                 pci_resource_len(pdev, bar));
1669
1670         dr = find_pci_dr(pdev);
1671         if (dr)
1672                 dr->region_mask &= ~(1 << bar);
1673 }
1674
1675 /**
1676  *      __pci_request_region - Reserved PCI I/O and memory resource
1677  *      @pdev: PCI device whose resources are to be reserved
1678  *      @bar: BAR to be reserved
1679  *      @res_name: Name to be associated with resource.
1680  *      @exclusive: whether the region access is exclusive or not
1681  *
1682  *      Mark the PCI region associated with PCI device @pdev BR @bar as
1683  *      being reserved by owner @res_name.  Do not access any
1684  *      address inside the PCI regions unless this call returns
1685  *      successfully.
1686  *
1687  *      If @exclusive is set, then the region is marked so that userspace
1688  *      is explicitly not allowed to map the resource via /dev/mem or
1689  *      sysfs MMIO access.
1690  *
1691  *      Returns 0 on success, or %EBUSY on error.  A warning
1692  *      message is also printed on failure.
1693  */
1694 static int __pci_request_region(struct pci_dev *pdev, int bar, const char *res_name,
1695                                                                         int exclusive)
1696 {
1697         struct pci_devres *dr;
1698
1699         if (pci_resource_len(pdev, bar) == 0)
1700                 return 0;
1701                 
1702         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO) {
1703                 if (!request_region(pci_resource_start(pdev, bar),
1704                             pci_resource_len(pdev, bar), res_name))
1705                         goto err_out;
1706         }
1707         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM) {
1708                 if (!__request_mem_region(pci_resource_start(pdev, bar),
1709                                         pci_resource_len(pdev, bar), res_name,
1710                                         exclusive))
1711                         goto err_out;
1712         }
1713
1714         dr = find_pci_dr(pdev);
1715         if (dr)
1716                 dr->region_mask |= 1 << bar;
1717
1718         return 0;
1719
1720 err_out:
1721         dev_warn(&pdev->dev, "BAR %d: can't reserve %pR\n", bar,
1722                  &pdev->resource[bar]);
1723         return -EBUSY;
1724 }
1725
1726 /**
1727  *      pci_request_region - Reserve PCI I/O and memory resource
1728  *      @pdev: PCI device whose resources are to be reserved
1729  *      @bar: BAR to be reserved
1730  *      @res_name: Name to be associated with resource
1731  *
1732  *      Mark the PCI region associated with PCI device @pdev BAR @bar as
1733  *      being reserved by owner @res_name.  Do not access any
1734  *      address inside the PCI regions unless this call returns
1735  *      successfully.
1736  *
1737  *      Returns 0 on success, or %EBUSY on error.  A warning
1738  *      message is also printed on failure.
1739  */
1740 int pci_request_region(struct pci_dev *pdev, int bar, const char *res_name)
1741 {
1742         return __pci_request_region(pdev, bar, res_name, 0);
1743 }
1744
1745 /**
1746  *      pci_request_region_exclusive - Reserved PCI I/O and memory resource
1747  *      @pdev: PCI device whose resources are to be reserved
1748  *      @bar: BAR to be reserved
1749  *      @res_name: Name to be associated with resource.
1750  *
1751  *      Mark the PCI region associated with PCI device @pdev BR @bar as
1752  *      being reserved by owner @res_name.  Do not access any
1753  *      address inside the PCI regions unless this call returns
1754  *      successfully.
1755  *
1756  *      Returns 0 on success, or %EBUSY on error.  A warning
1757  *      message is also printed on failure.
1758  *
1759  *      The key difference that _exclusive makes it that userspace is
1760  *      explicitly not allowed to map the resource via /dev/mem or
1761  *      sysfs.
1762  */
1763 int pci_request_region_exclusive(struct pci_dev *pdev, int bar, const char *res_name)
1764 {
1765         return __pci_request_region(pdev, bar, res_name, IORESOURCE_EXCLUSIVE);
1766 }
1767 /**
1768  * pci_release_selected_regions - Release selected PCI I/O and memory resources
1769  * @pdev: PCI device whose resources were previously reserved
1770  * @bars: Bitmask of BARs to be released
1771  *
1772  * Release selected PCI I/O and memory resources previously reserved.
1773  * Call this function only after all use of the PCI regions has ceased.
1774  */
1775 void pci_release_selected_regions(struct pci_dev *pdev, int bars)
1776 {
1777         int i;
1778
1779         for (i = 0; i < 6; i++)
1780                 if (bars & (1 << i))
1781                         pci_release_region(pdev, i);
1782 }
1783
1784 int __pci_request_selected_regions(struct pci_dev *pdev, int bars,
1785                                  const char *res_name, int excl)
1786 {
1787         int i;
1788
1789         for (i = 0; i < 6; i++)
1790                 if (bars & (1 << i))
1791                         if (__pci_request_region(pdev, i, res_name, excl))
1792                                 goto err_out;
1793         return 0;
1794
1795 err_out:
1796         while(--i >= 0)
1797                 if (bars & (1 << i))
1798                         pci_release_region(pdev, i);
1799
1800         return -EBUSY;
1801 }
1802
1803
1804 /**
1805  * pci_request_selected_regions - Reserve selected PCI I/O and memory resources
1806  * @pdev: PCI device whose resources are to be reserved
1807  * @bars: Bitmask of BARs to be requested
1808  * @res_name: Name to be associated with resource
1809  */
1810 int pci_request_selected_regions(struct pci_dev *pdev, int bars,
1811                                  const char *res_name)
1812 {
1813         return __pci_request_selected_regions(pdev, bars, res_name, 0);
1814 }
1815
1816 int pci_request_selected_regions_exclusive(struct pci_dev *pdev,
1817                                  int bars, const char *res_name)
1818 {
1819         return __pci_request_selected_regions(pdev, bars, res_name,
1820                         IORESOURCE_EXCLUSIVE);
1821 }
1822
1823 /**
1824  *      pci_release_regions - Release reserved PCI I/O and memory resources
1825  *      @pdev: PCI device whose resources were previously reserved by pci_request_regions
1826  *
1827  *      Releases all PCI I/O and memory resources previously reserved by a
1828  *      successful call to pci_request_regions.  Call this function only
1829  *      after all use of the PCI regions has ceased.
1830  */
1831
1832 void pci_release_regions(struct pci_dev *pdev)
1833 {
1834         pci_release_selected_regions(pdev, (1 << 6) - 1);
1835 }
1836
1837 /**
1838  *      pci_request_regions - Reserved PCI I/O and memory resources
1839  *      @pdev: PCI device whose resources are to be reserved
1840  *      @res_name: Name to be associated with resource.
1841  *
1842  *      Mark all PCI regions associated with PCI device @pdev as
1843  *      being reserved by owner @res_name.  Do not access any
1844  *      address inside the PCI regions unless this call returns
1845  *      successfully.
1846  *
1847  *      Returns 0 on success, or %EBUSY on error.  A warning
1848  *      message is also printed on failure.
1849  */
1850 int pci_request_regions(struct pci_dev *pdev, const char *res_name)
1851 {
1852         return pci_request_selected_regions(pdev, ((1 << 6) - 1), res_name);
1853 }
1854
1855 /**
1856  *      pci_request_regions_exclusive - Reserved PCI I/O and memory resources
1857  *      @pdev: PCI device whose resources are to be reserved
1858  *      @res_name: Name to be associated with resource.
1859  *
1860  *      Mark all PCI regions associated with PCI device @pdev as
1861  *      being reserved by owner @res_name.  Do not access any
1862  *      address inside the PCI regions unless this call returns
1863  *      successfully.
1864  *
1865  *      pci_request_regions_exclusive() will mark the region so that
1866  *      /dev/mem and the sysfs MMIO access will not be allowed.
1867  *
1868  *      Returns 0 on success, or %EBUSY on error.  A warning
1869  *      message is also printed on failure.
1870  */
1871 int pci_request_regions_exclusive(struct pci_dev *pdev, const char *res_name)
1872 {
1873         return pci_request_selected_regions_exclusive(pdev,
1874                                         ((1 << 6) - 1), res_name);
1875 }
1876
1877 static void __pci_set_master(struct pci_dev *dev, bool enable)
1878 {
1879         u16 old_cmd, cmd;
1880
1881         pci_read_config_word(dev, PCI_COMMAND, &old_cmd);
1882         if (enable)
1883                 cmd = old_cmd | PCI_COMMAND_MASTER;
1884         else
1885                 cmd = old_cmd & ~PCI_COMMAND_MASTER;
1886         if (cmd != old_cmd) {
1887                 dev_dbg(&dev->dev, "%s bus mastering\n",
1888                         enable ? "enabling" : "disabling");
1889                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1890         }
1891         dev->is_busmaster = enable;
1892 }
1893
1894 /**
1895  * pci_set_master - enables bus-mastering for device dev
1896  * @dev: the PCI device to enable
1897  *
1898  * Enables bus-mastering on the device and calls pcibios_set_master()
1899  * to do the needed arch specific settings.
1900  */
1901 void pci_set_master(struct pci_dev *dev)
1902 {
1903         __pci_set_master(dev, true);
1904         pcibios_set_master(dev);
1905 }
1906
1907 /**
1908  * pci_clear_master - disables bus-mastering for device dev
1909  * @dev: the PCI device to disable
1910  */
1911 void pci_clear_master(struct pci_dev *dev)
1912 {
1913         __pci_set_master(dev, false);
1914 }
1915
1916 /**
1917  * pci_set_cacheline_size - ensure the CACHE_LINE_SIZE register is programmed
1918  * @dev: the PCI device for which MWI is to be enabled
1919  *
1920  * Helper function for pci_set_mwi.
1921  * Originally copied from drivers/net/acenic.c.
1922  * Copyright 1998-2001 by Jes Sorensen, <jes@trained-monkey.org>.
1923  *
1924  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1925  */
1926 int pci_set_cacheline_size(struct pci_dev *dev)
1927 {
1928         u8 cacheline_size;
1929
1930         if (!pci_cache_line_size)
1931                 return -EINVAL;
1932
1933         /* Validate current setting: the PCI_CACHE_LINE_SIZE must be
1934            equal to or multiple of the right value. */
1935         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
1936         if (cacheline_size >= pci_cache_line_size &&
1937             (cacheline_size % pci_cache_line_size) == 0)
1938                 return 0;
1939
1940         /* Write the correct value. */
1941         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, pci_cache_line_size);
1942         /* Read it back. */
1943         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
1944         if (cacheline_size == pci_cache_line_size)
1945                 return 0;
1946
1947         dev_printk(KERN_DEBUG, &dev->dev, "cache line size of %d is not "
1948                    "supported\n", pci_cache_line_size << 2);
1949
1950         return -EINVAL;
1951 }
1952 EXPORT_SYMBOL_GPL(pci_set_cacheline_size);
1953
1954 #ifdef PCI_DISABLE_MWI
1955 int pci_set_mwi(struct pci_dev *dev)
1956 {
1957         return 0;
1958 }
1959
1960 int pci_try_set_mwi(struct pci_dev *dev)
1961 {
1962         return 0;
1963 }
1964
1965 void pci_clear_mwi(struct pci_dev *dev)
1966 {
1967 }
1968
1969 #else
1970
1971 /**
1972  * pci_set_mwi - enables memory-write-invalidate PCI transaction
1973  * @dev: the PCI device for which MWI is enabled
1974  *
1975  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
1976  *
1977  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1978  */
1979 int
1980 pci_set_mwi(struct pci_dev *dev)
1981 {
1982         int rc;
1983         u16 cmd;
1984
1985         rc = pci_set_cacheline_size(dev);
1986         if (rc)
1987                 return rc;
1988
1989         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1990         if (! (cmd & PCI_COMMAND_INVALIDATE)) {
1991                 dev_dbg(&dev->dev, "enabling Mem-Wr-Inval\n");
1992                 cmd |= PCI_COMMAND_INVALIDATE;
1993                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1994         }
1995         
1996         return 0;
1997 }
1998
1999 /**
2000  * pci_try_set_mwi - enables memory-write-invalidate PCI transaction
2001  * @dev: the PCI device for which MWI is enabled
2002  *
2003  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
2004  * Callers are not required to check the return value.
2005  *
2006  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
2007  */
2008 int pci_try_set_mwi(struct pci_dev *dev)
2009 {
2010         int rc = pci_set_mwi(dev);
2011         return rc;
2012 }
2013
2014 /**
2015  * pci_clear_mwi - disables Memory-Write-Invalidate for device dev
2016  * @dev: the PCI device to disable
2017  *
2018  * Disables PCI Memory-Write-Invalidate transaction on the device
2019  */
2020 void
2021 pci_clear_mwi(struct pci_dev *dev)
2022 {
2023         u16 cmd;
2024
2025         pci_read_config_word(dev, PCI_COMMAND, &cmd);
2026         if (cmd & PCI_COMMAND_INVALIDATE) {
2027                 cmd &= ~PCI_COMMAND_INVALIDATE;
2028                 pci_write_config_word(dev, PCI_COMMAND, cmd);
2029         }
2030 }
2031 #endif /* ! PCI_DISABLE_MWI */
2032
2033 /**
2034  * pci_intx - enables/disables PCI INTx for device dev
2035  * @pdev: the PCI device to operate on
2036  * @enable: boolean: whether to enable or disable PCI INTx
2037  *
2038  * Enables/disables PCI INTx for device dev
2039  */
2040 void
2041 pci_intx(struct pci_dev *pdev, int enable)
2042 {
2043         u16 pci_command, new;
2044
2045         pci_read_config_word(pdev, PCI_COMMAND, &pci_command);
2046
2047         if (enable) {
2048                 new = pci_command & ~PCI_COMMAND_INTX_DISABLE;
2049         } else {
2050                 new = pci_command | PCI_COMMAND_INTX_DISABLE;
2051         }
2052
2053         if (new != pci_command) {
2054                 struct pci_devres *dr;
2055
2056                 pci_write_config_word(pdev, PCI_COMMAND, new);
2057
2058                 dr = find_pci_dr(pdev);
2059                 if (dr && !dr->restore_intx) {
2060                         dr->restore_intx = 1;
2061                         dr->orig_intx = !enable;
2062                 }
2063         }
2064 }
2065
2066 /**
2067  * pci_msi_off - disables any msi or msix capabilities
2068  * @dev: the PCI device to operate on
2069  *
2070  * If you want to use msi see pci_enable_msi and friends.
2071  * This is a lower level primitive that allows us to disable
2072  * msi operation at the device level.
2073  */
2074 void pci_msi_off(struct pci_dev *dev)
2075 {
2076         int pos;
2077         u16 control;
2078
2079         pos = pci_find_capability(dev, PCI_CAP_ID_MSI);
2080         if (pos) {
2081                 pci_read_config_word(dev, pos + PCI_MSI_FLAGS, &control);
2082                 control &= ~PCI_MSI_FLAGS_ENABLE;
2083                 pci_write_config_word(dev, pos + PCI_MSI_FLAGS, control);
2084         }
2085         pos = pci_find_capability(dev, PCI_CAP_ID_MSIX);
2086         if (pos) {
2087                 pci_read_config_word(dev, pos + PCI_MSIX_FLAGS, &control);
2088                 control &= ~PCI_MSIX_FLAGS_ENABLE;
2089                 pci_write_config_word(dev, pos + PCI_MSIX_FLAGS, control);
2090         }
2091 }
2092
2093 #ifndef HAVE_ARCH_PCI_SET_DMA_MASK
2094 /*
2095  * These can be overridden by arch-specific implementations
2096  */
2097 int
2098 pci_set_dma_mask(struct pci_dev *dev, u64 mask)
2099 {
2100         if (!pci_dma_supported(dev, mask))
2101                 return -EIO;
2102
2103         dev->dma_mask = mask;
2104
2105         return 0;
2106 }
2107     
2108 int
2109 pci_set_consistent_dma_mask(struct pci_dev *dev, u64 mask)
2110 {
2111         if (!pci_dma_supported(dev, mask))
2112                 return -EIO;
2113
2114         dev->dev.coherent_dma_mask = mask;
2115
2116         return 0;
2117 }
2118 #endif
2119
2120 #ifndef HAVE_ARCH_PCI_SET_DMA_MAX_SEGMENT_SIZE
2121 int pci_set_dma_max_seg_size(struct pci_dev *dev, unsigned int size)
2122 {
2123         return dma_set_max_seg_size(&dev->dev, size);
2124 }
2125 EXPORT_SYMBOL(pci_set_dma_max_seg_size);
2126 #endif
2127
2128 #ifndef HAVE_ARCH_PCI_SET_DMA_SEGMENT_BOUNDARY
2129 int pci_set_dma_seg_boundary(struct pci_dev *dev, unsigned long mask)
2130 {
2131         return dma_set_seg_boundary(&dev->dev, mask);
2132 }
2133 EXPORT_SYMBOL(pci_set_dma_seg_boundary);
2134 #endif
2135
2136 static int pcie_flr(struct pci_dev *dev, int probe)
2137 {
2138         int i;
2139         int pos;
2140         u32 cap;
2141         u16 status;
2142
2143         pos = pci_pcie_cap(dev);
2144         if (!pos)
2145                 return -ENOTTY;
2146
2147         pci_read_config_dword(dev, pos + PCI_EXP_DEVCAP, &cap);
2148         if (!(cap & PCI_EXP_DEVCAP_FLR))
2149                 return -ENOTTY;
2150
2151         if (probe)
2152                 return 0;
2153
2154         /* Wait for Transaction Pending bit clean */
2155         for (i = 0; i < 4; i++) {
2156                 if (i)
2157                         msleep((1 << (i - 1)) * 100);
2158
2159                 pci_read_config_word(dev, pos + PCI_EXP_DEVSTA, &status);
2160                 if (!(status & PCI_EXP_DEVSTA_TRPND))
2161                         goto clear;
2162         }
2163
2164         dev_err(&dev->dev, "transaction is not cleared; "
2165                         "proceeding with reset anyway\n");
2166
2167 clear:
2168         pci_write_config_word(dev, pos + PCI_EXP_DEVCTL,
2169                                 PCI_EXP_DEVCTL_BCR_FLR);
2170         msleep(100);
2171
2172         return 0;
2173 }
2174
2175 static int pci_af_flr(struct pci_dev *dev, int probe)
2176 {
2177         int i;
2178         int pos;
2179         u8 cap;
2180         u8 status;
2181
2182         pos = pci_find_capability(dev, PCI_CAP_ID_AF);
2183         if (!pos)
2184                 return -ENOTTY;
2185
2186         pci_read_config_byte(dev, pos + PCI_AF_CAP, &cap);
2187         if (!(cap & PCI_AF_CAP_TP) || !(cap & PCI_AF_CAP_FLR))
2188                 return -ENOTTY;
2189
2190         if (probe)
2191                 return 0;
2192
2193         /* Wait for Transaction Pending bit clean */
2194         for (i = 0; i < 4; i++) {
2195                 if (i)
2196                         msleep((1 << (i - 1)) * 100);
2197
2198                 pci_read_config_byte(dev, pos + PCI_AF_STATUS, &status);
2199                 if (!(status & PCI_AF_STATUS_TP))
2200                         goto clear;
2201         }
2202
2203         dev_err(&dev->dev, "transaction is not cleared; "
2204                         "proceeding with reset anyway\n");
2205
2206 clear:
2207         pci_write_config_byte(dev, pos + PCI_AF_CTRL, PCI_AF_CTRL_FLR);
2208         msleep(100);
2209
2210         return 0;
2211 }
2212
2213 static int pci_pm_reset(struct pci_dev *dev, int probe)
2214 {
2215         u16 csr;
2216
2217         if (!dev->pm_cap)
2218                 return -ENOTTY;
2219
2220         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &csr);
2221         if (csr & PCI_PM_CTRL_NO_SOFT_RESET)
2222                 return -ENOTTY;
2223
2224         if (probe)
2225                 return 0;
2226
2227         if (dev->current_state != PCI_D0)
2228                 return -EINVAL;
2229
2230         csr &= ~PCI_PM_CTRL_STATE_MASK;
2231         csr |= PCI_D3hot;
2232         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, csr);
2233         msleep(pci_pm_d3_delay);
2234
2235         csr &= ~PCI_PM_CTRL_STATE_MASK;
2236         csr |= PCI_D0;
2237         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, csr);
2238         msleep(pci_pm_d3_delay);
2239
2240         return 0;
2241 }
2242
2243 static int pci_parent_bus_reset(struct pci_dev *dev, int probe)
2244 {
2245         u16 ctrl;
2246         struct pci_dev *pdev;
2247
2248         if (pci_is_root_bus(dev->bus) || dev->subordinate || !dev->bus->self)
2249                 return -ENOTTY;
2250
2251         list_for_each_entry(pdev, &dev->bus->devices, bus_list)
2252                 if (pdev != dev)
2253                         return -ENOTTY;
2254
2255         if (probe)
2256                 return 0;
2257
2258         pci_read_config_word(dev->bus->self, PCI_BRIDGE_CONTROL, &ctrl);
2259         ctrl |= PCI_BRIDGE_CTL_BUS_RESET;
2260         pci_write_config_word(dev->bus->self, PCI_BRIDGE_CONTROL, ctrl);
2261         msleep(100);
2262
2263         ctrl &= ~PCI_BRIDGE_CTL_BUS_RESET;
2264         pci_write_config_word(dev->bus->self, PCI_BRIDGE_CONTROL, ctrl);
2265         msleep(100);
2266
2267         return 0;
2268 }
2269
2270 static int pci_dev_reset(struct pci_dev *dev, int probe)
2271 {
2272         int rc;
2273
2274         might_sleep();
2275
2276         if (!probe) {
2277                 pci_block_user_cfg_access(dev);
2278                 /* block PM suspend, driver probe, etc. */
2279                 down(&dev->dev.sem);
2280         }
2281
2282         rc = pcie_flr(dev, probe);
2283         if (rc != -ENOTTY)
2284                 goto done;
2285
2286         rc = pci_af_flr(dev, probe);
2287         if (rc != -ENOTTY)
2288                 goto done;
2289
2290         rc = pci_pm_reset(dev, probe);
2291         if (rc != -ENOTTY)
2292                 goto done;
2293
2294         rc = pci_parent_bus_reset(dev, probe);
2295 done:
2296         if (!probe) {
2297                 up(&dev->dev.sem);
2298                 pci_unblock_user_cfg_access(dev);
2299         }
2300
2301         return rc;
2302 }
2303
2304 /**
2305  * __pci_reset_function - reset a PCI device function
2306  * @dev: PCI device to reset
2307  *
2308  * Some devices allow an individual function to be reset without affecting
2309  * other functions in the same device.  The PCI device must be responsive
2310  * to PCI config space in order to use this function.
2311  *
2312  * The device function is presumed to be unused when this function is called.
2313  * Resetting the device will make the contents of PCI configuration space
2314  * random, so any caller of this must be prepared to reinitialise the
2315  * device including MSI, bus mastering, BARs, decoding IO and memory spaces,
2316  * etc.
2317  *
2318  * Returns 0 if the device function was successfully reset or negative if the
2319  * device doesn't support resetting a single function.
2320  */
2321 int __pci_reset_function(struct pci_dev *dev)
2322 {
2323         return pci_dev_reset(dev, 0);
2324 }
2325 EXPORT_SYMBOL_GPL(__pci_reset_function);
2326
2327 /**
2328  * pci_probe_reset_function - check whether the device can be safely reset
2329  * @dev: PCI device to reset
2330  *
2331  * Some devices allow an individual function to be reset without affecting
2332  * other functions in the same device.  The PCI device must be responsive
2333  * to PCI config space in order to use this function.
2334  *
2335  * Returns 0 if the device function can be reset or negative if the
2336  * device doesn't support resetting a single function.
2337  */
2338 int pci_probe_reset_function(struct pci_dev *dev)
2339 {
2340         return pci_dev_reset(dev, 1);
2341 }
2342
2343 /**
2344  * pci_reset_function - quiesce and reset a PCI device function
2345  * @dev: PCI device to reset
2346  *
2347  * Some devices allow an individual function to be reset without affecting
2348  * other functions in the same device.  The PCI device must be responsive
2349  * to PCI config space in order to use this function.
2350  *
2351  * This function does not just reset the PCI portion of a device, but
2352  * clears all the state associated with the device.  This function differs
2353  * from __pci_reset_function in that it saves and restores device state
2354  * over the reset.
2355  *
2356  * Returns 0 if the device function was successfully reset or negative if the
2357  * device doesn't support resetting a single function.
2358  */
2359 int pci_reset_function(struct pci_dev *dev)
2360 {
2361         int rc;
2362
2363         rc = pci_dev_reset(dev, 1);
2364         if (rc)
2365                 return rc;
2366
2367         pci_save_state(dev);
2368
2369         /*
2370          * both INTx and MSI are disabled after the Interrupt Disable bit
2371          * is set and the Bus Master bit is cleared.
2372          */
2373         pci_write_config_word(dev, PCI_COMMAND, PCI_COMMAND_INTX_DISABLE);
2374
2375         rc = pci_dev_reset(dev, 0);
2376
2377         pci_restore_state(dev);
2378
2379         return rc;
2380 }
2381 EXPORT_SYMBOL_GPL(pci_reset_function);
2382
2383 /**
2384  * pcix_get_max_mmrbc - get PCI-X maximum designed memory read byte count
2385  * @dev: PCI device to query
2386  *
2387  * Returns mmrbc: maximum designed memory read count in bytes
2388  *    or appropriate error value.
2389  */
2390 int pcix_get_max_mmrbc(struct pci_dev *dev)
2391 {
2392         int err, cap;
2393         u32 stat;
2394
2395         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2396         if (!cap)
2397                 return -EINVAL;
2398
2399         err = pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat);
2400         if (err)
2401                 return -EINVAL;
2402
2403         return (stat & PCI_X_STATUS_MAX_READ) >> 12;
2404 }
2405 EXPORT_SYMBOL(pcix_get_max_mmrbc);
2406
2407 /**
2408  * pcix_get_mmrbc - get PCI-X maximum memory read byte count
2409  * @dev: PCI device to query
2410  *
2411  * Returns mmrbc: maximum memory read count in bytes
2412  *    or appropriate error value.
2413  */
2414 int pcix_get_mmrbc(struct pci_dev *dev)
2415 {
2416         int ret, cap;
2417         u32 cmd;
2418
2419         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2420         if (!cap)
2421                 return -EINVAL;
2422
2423         ret = pci_read_config_dword(dev, cap + PCI_X_CMD, &cmd);
2424         if (!ret)
2425                 ret = 512 << ((cmd & PCI_X_CMD_MAX_READ) >> 2);
2426
2427         return ret;
2428 }
2429 EXPORT_SYMBOL(pcix_get_mmrbc);
2430
2431 /**
2432  * pcix_set_mmrbc - set PCI-X maximum memory read byte count
2433  * @dev: PCI device to query
2434  * @mmrbc: maximum memory read count in bytes
2435  *    valid values are 512, 1024, 2048, 4096
2436  *
2437  * If possible sets maximum memory read byte count, some bridges have erratas
2438  * that prevent this.
2439  */
2440 int pcix_set_mmrbc(struct pci_dev *dev, int mmrbc)
2441 {
2442         int cap, err = -EINVAL;
2443         u32 stat, cmd, v, o;
2444
2445         if (mmrbc < 512 || mmrbc > 4096 || !is_power_of_2(mmrbc))
2446                 goto out;
2447
2448         v = ffs(mmrbc) - 10;
2449
2450         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2451         if (!cap)
2452                 goto out;
2453
2454         err = pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat);
2455         if (err)
2456                 goto out;
2457
2458         if (v > (stat & PCI_X_STATUS_MAX_READ) >> 21)
2459                 return -E2BIG;
2460
2461         err = pci_read_config_dword(dev, cap + PCI_X_CMD, &cmd);
2462         if (err)
2463                 goto out;
2464
2465         o = (cmd & PCI_X_CMD_MAX_READ) >> 2;
2466         if (o != v) {
2467                 if (v > o && dev->bus &&
2468                    (dev->bus->bus_flags & PCI_BUS_FLAGS_NO_MMRBC))
2469                         return -EIO;
2470
2471                 cmd &= ~PCI_X_CMD_MAX_READ;
2472                 cmd |= v << 2;
2473                 err = pci_write_config_dword(dev, cap + PCI_X_CMD, cmd);
2474         }
2475 out:
2476         return err;
2477 }
2478 EXPORT_SYMBOL(pcix_set_mmrbc);
2479
2480 /**
2481  * pcie_get_readrq - get PCI Express read request size
2482  * @dev: PCI device to query
2483  *
2484  * Returns maximum memory read request in bytes
2485  *    or appropriate error value.
2486  */
2487 int pcie_get_readrq(struct pci_dev *dev)
2488 {
2489         int ret, cap;
2490         u16 ctl;
2491
2492         cap = pci_pcie_cap(dev);
2493         if (!cap)
2494                 return -EINVAL;
2495
2496         ret = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
2497         if (!ret)
2498         ret = 128 << ((ctl & PCI_EXP_DEVCTL_READRQ) >> 12);
2499
2500         return ret;
2501 }
2502 EXPORT_SYMBOL(pcie_get_readrq);
2503
2504 /**
2505  * pcie_set_readrq - set PCI Express maximum memory read request
2506  * @dev: PCI device to query
2507  * @rq: maximum memory read count in bytes
2508  *    valid values are 128, 256, 512, 1024, 2048, 4096
2509  *
2510  * If possible sets maximum read byte count
2511  */
2512 int pcie_set_readrq(struct pci_dev *dev, int rq)
2513 {
2514         int cap, err = -EINVAL;
2515         u16 ctl, v;
2516
2517         if (rq < 128 || rq > 4096 || !is_power_of_2(rq))
2518                 goto out;
2519
2520         v = (ffs(rq) - 8) << 12;
2521
2522         cap = pci_pcie_cap(dev);
2523         if (!cap)
2524                 goto out;
2525
2526         err = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
2527         if (err)
2528                 goto out;
2529
2530         if ((ctl & PCI_EXP_DEVCTL_READRQ) != v) {
2531                 ctl &= ~PCI_EXP_DEVCTL_READRQ;
2532                 ctl |= v;
2533                 err = pci_write_config_dword(dev, cap + PCI_EXP_DEVCTL, ctl);
2534         }
2535
2536 out:
2537         return err;
2538 }
2539 EXPORT_SYMBOL(pcie_set_readrq);
2540
2541 /**
2542  * pci_select_bars - Make BAR mask from the type of resource
2543  * @dev: the PCI device for which BAR mask is made
2544  * @flags: resource type mask to be selected
2545  *
2546  * This helper routine makes bar mask from the type of resource.
2547  */
2548 int pci_select_bars(struct pci_dev *dev, unsigned long flags)
2549 {
2550         int i, bars = 0;
2551         for (i = 0; i < PCI_NUM_RESOURCES; i++)
2552                 if (pci_resource_flags(dev, i) & flags)
2553                         bars |= (1 << i);
2554         return bars;
2555 }
2556
2557 /**
2558  * pci_resource_bar - get position of the BAR associated with a resource
2559  * @dev: the PCI device
2560  * @resno: the resource number
2561  * @type: the BAR type to be filled in
2562  *
2563  * Returns BAR position in config space, or 0 if the BAR is invalid.
2564  */
2565 int pci_resource_bar(struct pci_dev *dev, int resno, enum pci_bar_type *type)
2566 {
2567         int reg;
2568
2569         if (resno < PCI_ROM_RESOURCE) {
2570                 *type = pci_bar_unknown;
2571                 return PCI_BASE_ADDRESS_0 + 4 * resno;
2572         } else if (resno == PCI_ROM_RESOURCE) {
2573                 *type = pci_bar_mem32;
2574                 return dev->rom_base_reg;
2575         } else if (resno < PCI_BRIDGE_RESOURCES) {
2576                 /* device specific resource */
2577                 reg = pci_iov_resource_bar(dev, resno, type);
2578                 if (reg)
2579                         return reg;
2580         }
2581
2582         dev_err(&dev->dev, "BAR %d: invalid resource\n", resno);
2583         return 0;
2584 }
2585
2586 /**
2587  * pci_set_vga_state - set VGA decode state on device and parents if requested
2588  * @dev: the PCI device
2589  * @decode: true = enable decoding, false = disable decoding
2590  * @command_bits: PCI_COMMAND_IO and/or PCI_COMMAND_MEMORY
2591  * @change_bridge: traverse ancestors and change bridges
2592  */
2593 int pci_set_vga_state(struct pci_dev *dev, bool decode,
2594                       unsigned int command_bits, bool change_bridge)
2595 {
2596         struct pci_bus *bus;
2597         struct pci_dev *bridge;
2598         u16 cmd;
2599
2600         WARN_ON(command_bits & ~(PCI_COMMAND_IO|PCI_COMMAND_MEMORY));
2601
2602         pci_read_config_word(dev, PCI_COMMAND, &cmd);
2603         if (decode == true)
2604                 cmd |= command_bits;
2605         else
2606                 cmd &= ~command_bits;
2607         pci_write_config_word(dev, PCI_COMMAND, cmd);
2608
2609         if (change_bridge == false)
2610                 return 0;
2611
2612         bus = dev->bus;
2613         while (bus) {
2614                 bridge = bus->self;
2615                 if (bridge) {
2616                         pci_read_config_word(bridge, PCI_BRIDGE_CONTROL,
2617                                              &cmd);
2618                         if (decode == true)
2619                                 cmd |= PCI_BRIDGE_CTL_VGA;
2620                         else
2621                                 cmd &= ~PCI_BRIDGE_CTL_VGA;
2622                         pci_write_config_word(bridge, PCI_BRIDGE_CONTROL,
2623                                               cmd);
2624                 }
2625                 bus = bus->parent;
2626         }
2627         return 0;
2628 }
2629
2630 #define RESOURCE_ALIGNMENT_PARAM_SIZE COMMAND_LINE_SIZE
2631 static char resource_alignment_param[RESOURCE_ALIGNMENT_PARAM_SIZE] = {0};
2632 static DEFINE_SPINLOCK(resource_alignment_lock);
2633
2634 /**
2635  * pci_specified_resource_alignment - get resource alignment specified by user.
2636  * @dev: the PCI device to get
2637  *
2638  * RETURNS: Resource alignment if it is specified.
2639  *          Zero if it is not specified.
2640  */
2641 resource_size_t pci_specified_resource_alignment(struct pci_dev *dev)
2642 {
2643         int seg, bus, slot, func, align_order, count;
2644         resource_size_t align = 0;
2645         char *p;
2646
2647         spin_lock(&resource_alignment_lock);
2648         p = resource_alignment_param;
2649         while (*p) {
2650                 count = 0;
2651                 if (sscanf(p, "%d%n", &align_order, &count) == 1 &&
2652                                                         p[count] == '@') {
2653                         p += count + 1;
2654                 } else {
2655                         align_order = -1;
2656                 }
2657                 if (sscanf(p, "%x:%x:%x.%x%n",
2658                         &seg, &bus, &slot, &func, &count) != 4) {
2659                         seg = 0;
2660                         if (sscanf(p, "%x:%x.%x%n",
2661                                         &bus, &slot, &func, &count) != 3) {
2662                                 /* Invalid format */
2663                                 printk(KERN_ERR "PCI: Can't parse resource_alignment parameter: %s\n",
2664                                         p);
2665                                 break;
2666                         }
2667                 }
2668                 p += count;
2669                 if (seg == pci_domain_nr(dev->bus) &&
2670                         bus == dev->bus->number &&
2671                         slot == PCI_SLOT(dev->devfn) &&
2672                         func == PCI_FUNC(dev->devfn)) {
2673                         if (align_order == -1) {
2674                                 align = PAGE_SIZE;
2675                         } else {
2676                                 align = 1 << align_order;
2677                         }
2678                         /* Found */
2679                         break;
2680                 }
2681                 if (*p != ';' && *p != ',') {
2682                         /* End of param or invalid format */
2683                         break;
2684                 }
2685                 p++;
2686         }
2687         spin_unlock(&resource_alignment_lock);
2688         return align;
2689 }
2690
2691 /**
2692  * pci_is_reassigndev - check if specified PCI is target device to reassign
2693  * @dev: the PCI device to check
2694  *
2695  * RETURNS: non-zero for PCI device is a target device to reassign,
2696  *          or zero is not.
2697  */
2698 int pci_is_reassigndev(struct pci_dev *dev)
2699 {
2700         return (pci_specified_resource_alignment(dev) != 0);
2701 }
2702
2703 ssize_t pci_set_resource_alignment_param(const char *buf, size_t count)
2704 {
2705         if (count > RESOURCE_ALIGNMENT_PARAM_SIZE - 1)
2706                 count = RESOURCE_ALIGNMENT_PARAM_SIZE - 1;
2707         spin_lock(&resource_alignment_lock);
2708         strncpy(resource_alignment_param, buf, count);
2709         resource_alignment_param[count] = '\0';
2710         spin_unlock(&resource_alignment_lock);
2711         return count;
2712 }
2713
2714 ssize_t pci_get_resource_alignment_param(char *buf, size_t size)
2715 {
2716         size_t count;
2717         spin_lock(&resource_alignment_lock);
2718         count = snprintf(buf, size, "%s", resource_alignment_param);
2719         spin_unlock(&resource_alignment_lock);
2720         return count;
2721 }
2722
2723 static ssize_t pci_resource_alignment_show(struct bus_type *bus, char *buf)
2724 {
2725         return pci_get_resource_alignment_param(buf, PAGE_SIZE);
2726 }
2727
2728 static ssize_t pci_resource_alignment_store(struct bus_type *bus,
2729                                         const char *buf, size_t count)
2730 {
2731         return pci_set_resource_alignment_param(buf, count);
2732 }
2733
2734 BUS_ATTR(resource_alignment, 0644, pci_resource_alignment_show,
2735                                         pci_resource_alignment_store);
2736
2737 static int __init pci_resource_alignment_sysfs_init(void)
2738 {
2739         return bus_create_file(&pci_bus_type,
2740                                         &bus_attr_resource_alignment);
2741 }
2742
2743 late_initcall(pci_resource_alignment_sysfs_init);
2744
2745 static void __devinit pci_no_domains(void)
2746 {
2747 #ifdef CONFIG_PCI_DOMAINS
2748         pci_domains_supported = 0;
2749 #endif
2750 }
2751
2752 /**
2753  * pci_ext_cfg_enabled - can we access extended PCI config space?
2754  * @dev: The PCI device of the root bridge.
2755  *
2756  * Returns 1 if we can access PCI extended config space (offsets
2757  * greater than 0xff). This is the default implementation. Architecture
2758  * implementations can override this.
2759  */
2760 int __attribute__ ((weak)) pci_ext_cfg_avail(struct pci_dev *dev)
2761 {
2762         return 1;
2763 }
2764
2765 static int __init pci_setup(char *str)
2766 {
2767         while (str) {
2768                 char *k = strchr(str, ',');
2769                 if (k)
2770                         *k++ = 0;
2771                 if (*str && (str = pcibios_setup(str)) && *str) {
2772                         if (!strcmp(str, "nomsi")) {
2773                                 pci_no_msi();
2774                         } else if (!strcmp(str, "noaer")) {
2775                                 pci_no_aer();
2776                         } else if (!strcmp(str, "nodomains")) {
2777                                 pci_no_domains();
2778                         } else if (!strncmp(str, "cbiosize=", 9)) {
2779                                 pci_cardbus_io_size = memparse(str + 9, &str);
2780                         } else if (!strncmp(str, "cbmemsize=", 10)) {
2781                                 pci_cardbus_mem_size = memparse(str + 10, &str);
2782                         } else if (!strncmp(str, "resource_alignment=", 19)) {
2783                                 pci_set_resource_alignment_param(str + 19,
2784                                                         strlen(str + 19));
2785                         } else if (!strncmp(str, "ecrc=", 5)) {
2786                                 pcie_ecrc_get_policy(str + 5);
2787                         } else if (!strncmp(str, "hpiosize=", 9)) {
2788                                 pci_hotplug_io_size = memparse(str + 9, &str);
2789                         } else if (!strncmp(str, "hpmemsize=", 10)) {
2790                                 pci_hotplug_mem_size = memparse(str + 10, &str);
2791                         } else {
2792                                 printk(KERN_ERR "PCI: Unknown option `%s'\n",
2793                                                 str);
2794                         }
2795                 }
2796                 str = k;
2797         }
2798         return 0;
2799 }
2800 early_param("pci", pci_setup);
2801
2802 EXPORT_SYMBOL(pci_reenable_device);
2803 EXPORT_SYMBOL(pci_enable_device_io);
2804 EXPORT_SYMBOL(pci_enable_device_mem);
2805 EXPORT_SYMBOL(pci_enable_device);
2806 EXPORT_SYMBOL(pcim_enable_device);
2807 EXPORT_SYMBOL(pcim_pin_device);
2808 EXPORT_SYMBOL(pci_disable_device);
2809 EXPORT_SYMBOL(pci_find_capability);
2810 EXPORT_SYMBOL(pci_bus_find_capability);
2811 EXPORT_SYMBOL(pci_release_regions);
2812 EXPORT_SYMBOL(pci_request_regions);
2813 EXPORT_SYMBOL(pci_request_regions_exclusive);
2814 EXPORT_SYMBOL(pci_release_region);
2815 EXPORT_SYMBOL(pci_request_region);
2816 EXPORT_SYMBOL(pci_request_region_exclusive);
2817 EXPORT_SYMBOL(pci_release_selected_regions);
2818 EXPORT_SYMBOL(pci_request_selected_regions);
2819 EXPORT_SYMBOL(pci_request_selected_regions_exclusive);
2820 EXPORT_SYMBOL(pci_set_master);
2821 EXPORT_SYMBOL(pci_clear_master);
2822 EXPORT_SYMBOL(pci_set_mwi);
2823 EXPORT_SYMBOL(pci_try_set_mwi);
2824 EXPORT_SYMBOL(pci_clear_mwi);
2825 EXPORT_SYMBOL_GPL(pci_intx);
2826 EXPORT_SYMBOL(pci_set_dma_mask);
2827 EXPORT_SYMBOL(pci_set_consistent_dma_mask);
2828 EXPORT_SYMBOL(pci_assign_resource);
2829 EXPORT_SYMBOL(pci_find_parent_resource);
2830 EXPORT_SYMBOL(pci_select_bars);
2831
2832 EXPORT_SYMBOL(pci_set_power_state);
2833 EXPORT_SYMBOL(pci_save_state);
2834 EXPORT_SYMBOL(pci_restore_state);
2835 EXPORT_SYMBOL(pci_pme_capable);
2836 EXPORT_SYMBOL(pci_pme_active);
2837 EXPORT_SYMBOL(pci_enable_wake);
2838 EXPORT_SYMBOL(pci_wake_from_d3);
2839 EXPORT_SYMBOL(pci_target_state);
2840 EXPORT_SYMBOL(pci_prepare_to_sleep);
2841 EXPORT_SYMBOL(pci_back_from_sleep);
2842 EXPORT_SYMBOL_GPL(pci_set_pcie_reset_state);
2843