PCI: use pci_is_root_bus() in pci_common_swizzle()
[linux-2.6.git] / drivers / pci / pci.c
1 /*
2  *      PCI Bus Services, see include/linux/pci.h for further explanation.
3  *
4  *      Copyright 1993 -- 1997 Drew Eckhardt, Frederic Potter,
5  *      David Mosberger-Tang
6  *
7  *      Copyright 1997 -- 2000 Martin Mares <mj@ucw.cz>
8  */
9
10 #include <linux/kernel.h>
11 #include <linux/delay.h>
12 #include <linux/init.h>
13 #include <linux/pci.h>
14 #include <linux/pm.h>
15 #include <linux/module.h>
16 #include <linux/spinlock.h>
17 #include <linux/string.h>
18 #include <linux/log2.h>
19 #include <linux/pci-aspm.h>
20 #include <linux/pm_wakeup.h>
21 #include <linux/interrupt.h>
22 #include <asm/dma.h>    /* isa_dma_bridge_buggy */
23 #include <linux/device.h>
24 #include <asm/setup.h>
25 #include "pci.h"
26
27 unsigned int pci_pm_d3_delay = PCI_PM_D3_WAIT;
28
29 #ifdef CONFIG_PCI_DOMAINS
30 int pci_domains_supported = 1;
31 #endif
32
33 #define DEFAULT_CARDBUS_IO_SIZE         (256)
34 #define DEFAULT_CARDBUS_MEM_SIZE        (64*1024*1024)
35 /* pci=cbmemsize=nnM,cbiosize=nn can override this */
36 unsigned long pci_cardbus_io_size = DEFAULT_CARDBUS_IO_SIZE;
37 unsigned long pci_cardbus_mem_size = DEFAULT_CARDBUS_MEM_SIZE;
38
39 /**
40  * pci_bus_max_busnr - returns maximum PCI bus number of given bus' children
41  * @bus: pointer to PCI bus structure to search
42  *
43  * Given a PCI bus, returns the highest PCI bus number present in the set
44  * including the given PCI bus and its list of child PCI buses.
45  */
46 unsigned char pci_bus_max_busnr(struct pci_bus* bus)
47 {
48         struct list_head *tmp;
49         unsigned char max, n;
50
51         max = bus->subordinate;
52         list_for_each(tmp, &bus->children) {
53                 n = pci_bus_max_busnr(pci_bus_b(tmp));
54                 if(n > max)
55                         max = n;
56         }
57         return max;
58 }
59 EXPORT_SYMBOL_GPL(pci_bus_max_busnr);
60
61 #ifdef CONFIG_HAS_IOMEM
62 void __iomem *pci_ioremap_bar(struct pci_dev *pdev, int bar)
63 {
64         /*
65          * Make sure the BAR is actually a memory resource, not an IO resource
66          */
67         if (!(pci_resource_flags(pdev, bar) & IORESOURCE_MEM)) {
68                 WARN_ON(1);
69                 return NULL;
70         }
71         return ioremap_nocache(pci_resource_start(pdev, bar),
72                                      pci_resource_len(pdev, bar));
73 }
74 EXPORT_SYMBOL_GPL(pci_ioremap_bar);
75 #endif
76
77 #if 0
78 /**
79  * pci_max_busnr - returns maximum PCI bus number
80  *
81  * Returns the highest PCI bus number present in the system global list of
82  * PCI buses.
83  */
84 unsigned char __devinit
85 pci_max_busnr(void)
86 {
87         struct pci_bus *bus = NULL;
88         unsigned char max, n;
89
90         max = 0;
91         while ((bus = pci_find_next_bus(bus)) != NULL) {
92                 n = pci_bus_max_busnr(bus);
93                 if(n > max)
94                         max = n;
95         }
96         return max;
97 }
98
99 #endif  /*  0  */
100
101 #define PCI_FIND_CAP_TTL        48
102
103 static int __pci_find_next_cap_ttl(struct pci_bus *bus, unsigned int devfn,
104                                    u8 pos, int cap, int *ttl)
105 {
106         u8 id;
107
108         while ((*ttl)--) {
109                 pci_bus_read_config_byte(bus, devfn, pos, &pos);
110                 if (pos < 0x40)
111                         break;
112                 pos &= ~3;
113                 pci_bus_read_config_byte(bus, devfn, pos + PCI_CAP_LIST_ID,
114                                          &id);
115                 if (id == 0xff)
116                         break;
117                 if (id == cap)
118                         return pos;
119                 pos += PCI_CAP_LIST_NEXT;
120         }
121         return 0;
122 }
123
124 static int __pci_find_next_cap(struct pci_bus *bus, unsigned int devfn,
125                                u8 pos, int cap)
126 {
127         int ttl = PCI_FIND_CAP_TTL;
128
129         return __pci_find_next_cap_ttl(bus, devfn, pos, cap, &ttl);
130 }
131
132 int pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap)
133 {
134         return __pci_find_next_cap(dev->bus, dev->devfn,
135                                    pos + PCI_CAP_LIST_NEXT, cap);
136 }
137 EXPORT_SYMBOL_GPL(pci_find_next_capability);
138
139 static int __pci_bus_find_cap_start(struct pci_bus *bus,
140                                     unsigned int devfn, u8 hdr_type)
141 {
142         u16 status;
143
144         pci_bus_read_config_word(bus, devfn, PCI_STATUS, &status);
145         if (!(status & PCI_STATUS_CAP_LIST))
146                 return 0;
147
148         switch (hdr_type) {
149         case PCI_HEADER_TYPE_NORMAL:
150         case PCI_HEADER_TYPE_BRIDGE:
151                 return PCI_CAPABILITY_LIST;
152         case PCI_HEADER_TYPE_CARDBUS:
153                 return PCI_CB_CAPABILITY_LIST;
154         default:
155                 return 0;
156         }
157
158         return 0;
159 }
160
161 /**
162  * pci_find_capability - query for devices' capabilities 
163  * @dev: PCI device to query
164  * @cap: capability code
165  *
166  * Tell if a device supports a given PCI capability.
167  * Returns the address of the requested capability structure within the
168  * device's PCI configuration space or 0 in case the device does not
169  * support it.  Possible values for @cap:
170  *
171  *  %PCI_CAP_ID_PM           Power Management 
172  *  %PCI_CAP_ID_AGP          Accelerated Graphics Port 
173  *  %PCI_CAP_ID_VPD          Vital Product Data 
174  *  %PCI_CAP_ID_SLOTID       Slot Identification 
175  *  %PCI_CAP_ID_MSI          Message Signalled Interrupts
176  *  %PCI_CAP_ID_CHSWP        CompactPCI HotSwap 
177  *  %PCI_CAP_ID_PCIX         PCI-X
178  *  %PCI_CAP_ID_EXP          PCI Express
179  */
180 int pci_find_capability(struct pci_dev *dev, int cap)
181 {
182         int pos;
183
184         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
185         if (pos)
186                 pos = __pci_find_next_cap(dev->bus, dev->devfn, pos, cap);
187
188         return pos;
189 }
190
191 /**
192  * pci_bus_find_capability - query for devices' capabilities 
193  * @bus:   the PCI bus to query
194  * @devfn: PCI device to query
195  * @cap:   capability code
196  *
197  * Like pci_find_capability() but works for pci devices that do not have a
198  * pci_dev structure set up yet. 
199  *
200  * Returns the address of the requested capability structure within the
201  * device's PCI configuration space or 0 in case the device does not
202  * support it.
203  */
204 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap)
205 {
206         int pos;
207         u8 hdr_type;
208
209         pci_bus_read_config_byte(bus, devfn, PCI_HEADER_TYPE, &hdr_type);
210
211         pos = __pci_bus_find_cap_start(bus, devfn, hdr_type & 0x7f);
212         if (pos)
213                 pos = __pci_find_next_cap(bus, devfn, pos, cap);
214
215         return pos;
216 }
217
218 /**
219  * pci_find_ext_capability - Find an extended capability
220  * @dev: PCI device to query
221  * @cap: capability code
222  *
223  * Returns the address of the requested extended capability structure
224  * within the device's PCI configuration space or 0 if the device does
225  * not support it.  Possible values for @cap:
226  *
227  *  %PCI_EXT_CAP_ID_ERR         Advanced Error Reporting
228  *  %PCI_EXT_CAP_ID_VC          Virtual Channel
229  *  %PCI_EXT_CAP_ID_DSN         Device Serial Number
230  *  %PCI_EXT_CAP_ID_PWR         Power Budgeting
231  */
232 int pci_find_ext_capability(struct pci_dev *dev, int cap)
233 {
234         u32 header;
235         int ttl;
236         int pos = PCI_CFG_SPACE_SIZE;
237
238         /* minimum 8 bytes per capability */
239         ttl = (PCI_CFG_SPACE_EXP_SIZE - PCI_CFG_SPACE_SIZE) / 8;
240
241         if (dev->cfg_size <= PCI_CFG_SPACE_SIZE)
242                 return 0;
243
244         if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
245                 return 0;
246
247         /*
248          * If we have no capabilities, this is indicated by cap ID,
249          * cap version and next pointer all being 0.
250          */
251         if (header == 0)
252                 return 0;
253
254         while (ttl-- > 0) {
255                 if (PCI_EXT_CAP_ID(header) == cap)
256                         return pos;
257
258                 pos = PCI_EXT_CAP_NEXT(header);
259                 if (pos < PCI_CFG_SPACE_SIZE)
260                         break;
261
262                 if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
263                         break;
264         }
265
266         return 0;
267 }
268 EXPORT_SYMBOL_GPL(pci_find_ext_capability);
269
270 static int __pci_find_next_ht_cap(struct pci_dev *dev, int pos, int ht_cap)
271 {
272         int rc, ttl = PCI_FIND_CAP_TTL;
273         u8 cap, mask;
274
275         if (ht_cap == HT_CAPTYPE_SLAVE || ht_cap == HT_CAPTYPE_HOST)
276                 mask = HT_3BIT_CAP_MASK;
277         else
278                 mask = HT_5BIT_CAP_MASK;
279
280         pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn, pos,
281                                       PCI_CAP_ID_HT, &ttl);
282         while (pos) {
283                 rc = pci_read_config_byte(dev, pos + 3, &cap);
284                 if (rc != PCIBIOS_SUCCESSFUL)
285                         return 0;
286
287                 if ((cap & mask) == ht_cap)
288                         return pos;
289
290                 pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn,
291                                               pos + PCI_CAP_LIST_NEXT,
292                                               PCI_CAP_ID_HT, &ttl);
293         }
294
295         return 0;
296 }
297 /**
298  * pci_find_next_ht_capability - query a device's Hypertransport capabilities
299  * @dev: PCI device to query
300  * @pos: Position from which to continue searching
301  * @ht_cap: Hypertransport capability code
302  *
303  * To be used in conjunction with pci_find_ht_capability() to search for
304  * all capabilities matching @ht_cap. @pos should always be a value returned
305  * from pci_find_ht_capability().
306  *
307  * NB. To be 100% safe against broken PCI devices, the caller should take
308  * steps to avoid an infinite loop.
309  */
310 int pci_find_next_ht_capability(struct pci_dev *dev, int pos, int ht_cap)
311 {
312         return __pci_find_next_ht_cap(dev, pos + PCI_CAP_LIST_NEXT, ht_cap);
313 }
314 EXPORT_SYMBOL_GPL(pci_find_next_ht_capability);
315
316 /**
317  * pci_find_ht_capability - query a device's Hypertransport capabilities
318  * @dev: PCI device to query
319  * @ht_cap: Hypertransport capability code
320  *
321  * Tell if a device supports a given Hypertransport capability.
322  * Returns an address within the device's PCI configuration space
323  * or 0 in case the device does not support the request capability.
324  * The address points to the PCI capability, of type PCI_CAP_ID_HT,
325  * which has a Hypertransport capability matching @ht_cap.
326  */
327 int pci_find_ht_capability(struct pci_dev *dev, int ht_cap)
328 {
329         int pos;
330
331         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
332         if (pos)
333                 pos = __pci_find_next_ht_cap(dev, pos, ht_cap);
334
335         return pos;
336 }
337 EXPORT_SYMBOL_GPL(pci_find_ht_capability);
338
339 /**
340  * pci_find_parent_resource - return resource region of parent bus of given region
341  * @dev: PCI device structure contains resources to be searched
342  * @res: child resource record for which parent is sought
343  *
344  *  For given resource region of given device, return the resource
345  *  region of parent bus the given region is contained in or where
346  *  it should be allocated from.
347  */
348 struct resource *
349 pci_find_parent_resource(const struct pci_dev *dev, struct resource *res)
350 {
351         const struct pci_bus *bus = dev->bus;
352         int i;
353         struct resource *best = NULL;
354
355         for(i = 0; i < PCI_BUS_NUM_RESOURCES; i++) {
356                 struct resource *r = bus->resource[i];
357                 if (!r)
358                         continue;
359                 if (res->start && !(res->start >= r->start && res->end <= r->end))
360                         continue;       /* Not contained */
361                 if ((res->flags ^ r->flags) & (IORESOURCE_IO | IORESOURCE_MEM))
362                         continue;       /* Wrong type */
363                 if (!((res->flags ^ r->flags) & IORESOURCE_PREFETCH))
364                         return r;       /* Exact match */
365                 if ((res->flags & IORESOURCE_PREFETCH) && !(r->flags & IORESOURCE_PREFETCH))
366                         best = r;       /* Approximating prefetchable by non-prefetchable */
367         }
368         return best;
369 }
370
371 /**
372  * pci_restore_bars - restore a devices BAR values (e.g. after wake-up)
373  * @dev: PCI device to have its BARs restored
374  *
375  * Restore the BAR values for a given device, so as to make it
376  * accessible by its driver.
377  */
378 static void
379 pci_restore_bars(struct pci_dev *dev)
380 {
381         int i;
382
383         for (i = 0; i < PCI_BRIDGE_RESOURCES; i++)
384                 pci_update_resource(dev, i);
385 }
386
387 static struct pci_platform_pm_ops *pci_platform_pm;
388
389 int pci_set_platform_pm(struct pci_platform_pm_ops *ops)
390 {
391         if (!ops->is_manageable || !ops->set_state || !ops->choose_state
392             || !ops->sleep_wake || !ops->can_wakeup)
393                 return -EINVAL;
394         pci_platform_pm = ops;
395         return 0;
396 }
397
398 static inline bool platform_pci_power_manageable(struct pci_dev *dev)
399 {
400         return pci_platform_pm ? pci_platform_pm->is_manageable(dev) : false;
401 }
402
403 static inline int platform_pci_set_power_state(struct pci_dev *dev,
404                                                 pci_power_t t)
405 {
406         return pci_platform_pm ? pci_platform_pm->set_state(dev, t) : -ENOSYS;
407 }
408
409 static inline pci_power_t platform_pci_choose_state(struct pci_dev *dev)
410 {
411         return pci_platform_pm ?
412                         pci_platform_pm->choose_state(dev) : PCI_POWER_ERROR;
413 }
414
415 static inline bool platform_pci_can_wakeup(struct pci_dev *dev)
416 {
417         return pci_platform_pm ? pci_platform_pm->can_wakeup(dev) : false;
418 }
419
420 static inline int platform_pci_sleep_wake(struct pci_dev *dev, bool enable)
421 {
422         return pci_platform_pm ?
423                         pci_platform_pm->sleep_wake(dev, enable) : -ENODEV;
424 }
425
426 /**
427  * pci_raw_set_power_state - Use PCI PM registers to set the power state of
428  *                           given PCI device
429  * @dev: PCI device to handle.
430  * @state: PCI power state (D0, D1, D2, D3hot) to put the device into.
431  *
432  * RETURN VALUE:
433  * -EINVAL if the requested state is invalid.
434  * -EIO if device does not support PCI PM or its PM capabilities register has a
435  * wrong version, or device doesn't support the requested state.
436  * 0 if device already is in the requested state.
437  * 0 if device's power state has been successfully changed.
438  */
439 static int pci_raw_set_power_state(struct pci_dev *dev, pci_power_t state)
440 {
441         u16 pmcsr;
442         bool need_restore = false;
443
444         /* Check if we're already there */
445         if (dev->current_state == state)
446                 return 0;
447
448         if (!dev->pm_cap)
449                 return -EIO;
450
451         if (state < PCI_D0 || state > PCI_D3hot)
452                 return -EINVAL;
453
454         /* Validate current state:
455          * Can enter D0 from any state, but if we can only go deeper 
456          * to sleep if we're already in a low power state
457          */
458         if (state != PCI_D0 && dev->current_state <= PCI_D3cold
459             && dev->current_state > state) {
460                 dev_err(&dev->dev, "invalid power transition "
461                         "(from state %d to %d)\n", dev->current_state, state);
462                 return -EINVAL;
463         }
464
465         /* check if this device supports the desired state */
466         if ((state == PCI_D1 && !dev->d1_support)
467            || (state == PCI_D2 && !dev->d2_support))
468                 return -EIO;
469
470         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
471
472         /* If we're (effectively) in D3, force entire word to 0.
473          * This doesn't affect PME_Status, disables PME_En, and
474          * sets PowerState to 0.
475          */
476         switch (dev->current_state) {
477         case PCI_D0:
478         case PCI_D1:
479         case PCI_D2:
480                 pmcsr &= ~PCI_PM_CTRL_STATE_MASK;
481                 pmcsr |= state;
482                 break;
483         case PCI_D3hot:
484         case PCI_D3cold:
485         case PCI_UNKNOWN: /* Boot-up */
486                 if ((pmcsr & PCI_PM_CTRL_STATE_MASK) == PCI_D3hot
487                  && !(pmcsr & PCI_PM_CTRL_NO_SOFT_RESET))
488                         need_restore = true;
489                 /* Fall-through: force to D0 */
490         default:
491                 pmcsr = 0;
492                 break;
493         }
494
495         /* enter specified state */
496         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, pmcsr);
497
498         /* Mandatory power management transition delays */
499         /* see PCI PM 1.1 5.6.1 table 18 */
500         if (state == PCI_D3hot || dev->current_state == PCI_D3hot)
501                 msleep(pci_pm_d3_delay);
502         else if (state == PCI_D2 || dev->current_state == PCI_D2)
503                 udelay(PCI_PM_D2_DELAY);
504
505         dev->current_state = state;
506
507         /* According to section 5.4.1 of the "PCI BUS POWER MANAGEMENT
508          * INTERFACE SPECIFICATION, REV. 1.2", a device transitioning
509          * from D3hot to D0 _may_ perform an internal reset, thereby
510          * going to "D0 Uninitialized" rather than "D0 Initialized".
511          * For example, at least some versions of the 3c905B and the
512          * 3c556B exhibit this behaviour.
513          *
514          * At least some laptop BIOSen (e.g. the Thinkpad T21) leave
515          * devices in a D3hot state at boot.  Consequently, we need to
516          * restore at least the BARs so that the device will be
517          * accessible to its driver.
518          */
519         if (need_restore)
520                 pci_restore_bars(dev);
521
522         if (dev->bus->self)
523                 pcie_aspm_pm_state_change(dev->bus->self);
524
525         return 0;
526 }
527
528 /**
529  * pci_update_current_state - Read PCI power state of given device from its
530  *                            PCI PM registers and cache it
531  * @dev: PCI device to handle.
532  * @state: State to cache in case the device doesn't have the PM capability
533  */
534 void pci_update_current_state(struct pci_dev *dev, pci_power_t state)
535 {
536         if (dev->pm_cap) {
537                 u16 pmcsr;
538
539                 pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
540                 dev->current_state = (pmcsr & PCI_PM_CTRL_STATE_MASK);
541         } else {
542                 dev->current_state = state;
543         }
544 }
545
546 /**
547  * pci_platform_power_transition - Use platform to change device power state
548  * @dev: PCI device to handle.
549  * @state: State to put the device into.
550  */
551 static int pci_platform_power_transition(struct pci_dev *dev, pci_power_t state)
552 {
553         int error;
554
555         if (platform_pci_power_manageable(dev)) {
556                 error = platform_pci_set_power_state(dev, state);
557                 if (!error)
558                         pci_update_current_state(dev, state);
559         } else {
560                 error = -ENODEV;
561                 /* Fall back to PCI_D0 if native PM is not supported */
562                 if (!dev->pm_cap)
563                         dev->current_state = PCI_D0;
564         }
565
566         return error;
567 }
568
569 /**
570  * __pci_start_power_transition - Start power transition of a PCI device
571  * @dev: PCI device to handle.
572  * @state: State to put the device into.
573  */
574 static void __pci_start_power_transition(struct pci_dev *dev, pci_power_t state)
575 {
576         if (state == PCI_D0)
577                 pci_platform_power_transition(dev, PCI_D0);
578 }
579
580 /**
581  * __pci_complete_power_transition - Complete power transition of a PCI device
582  * @dev: PCI device to handle.
583  * @state: State to put the device into.
584  *
585  * This function should not be called directly by device drivers.
586  */
587 int __pci_complete_power_transition(struct pci_dev *dev, pci_power_t state)
588 {
589         return state > PCI_D0 ?
590                         pci_platform_power_transition(dev, state) : -EINVAL;
591 }
592 EXPORT_SYMBOL_GPL(__pci_complete_power_transition);
593
594 /**
595  * pci_set_power_state - Set the power state of a PCI device
596  * @dev: PCI device to handle.
597  * @state: PCI power state (D0, D1, D2, D3hot) to put the device into.
598  *
599  * Transition a device to a new power state, using the platform firmware and/or
600  * the device's PCI PM registers.
601  *
602  * RETURN VALUE:
603  * -EINVAL if the requested state is invalid.
604  * -EIO if device does not support PCI PM or its PM capabilities register has a
605  * wrong version, or device doesn't support the requested state.
606  * 0 if device already is in the requested state.
607  * 0 if device's power state has been successfully changed.
608  */
609 int pci_set_power_state(struct pci_dev *dev, pci_power_t state)
610 {
611         int error;
612
613         /* bound the state we're entering */
614         if (state > PCI_D3hot)
615                 state = PCI_D3hot;
616         else if (state < PCI_D0)
617                 state = PCI_D0;
618         else if ((state == PCI_D1 || state == PCI_D2) && pci_no_d1d2(dev))
619                 /*
620                  * If the device or the parent bridge do not support PCI PM,
621                  * ignore the request if we're doing anything other than putting
622                  * it into D0 (which would only happen on boot).
623                  */
624                 return 0;
625
626         /* Check if we're already there */
627         if (dev->current_state == state)
628                 return 0;
629
630         __pci_start_power_transition(dev, state);
631
632         /* This device is quirked not to be put into D3, so
633            don't put it in D3 */
634         if (state == PCI_D3hot && (dev->dev_flags & PCI_DEV_FLAGS_NO_D3))
635                 return 0;
636
637         error = pci_raw_set_power_state(dev, state);
638
639         if (!__pci_complete_power_transition(dev, state))
640                 error = 0;
641
642         return error;
643 }
644
645 /**
646  * pci_choose_state - Choose the power state of a PCI device
647  * @dev: PCI device to be suspended
648  * @state: target sleep state for the whole system. This is the value
649  *      that is passed to suspend() function.
650  *
651  * Returns PCI power state suitable for given device and given system
652  * message.
653  */
654
655 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state)
656 {
657         pci_power_t ret;
658
659         if (!pci_find_capability(dev, PCI_CAP_ID_PM))
660                 return PCI_D0;
661
662         ret = platform_pci_choose_state(dev);
663         if (ret != PCI_POWER_ERROR)
664                 return ret;
665
666         switch (state.event) {
667         case PM_EVENT_ON:
668                 return PCI_D0;
669         case PM_EVENT_FREEZE:
670         case PM_EVENT_PRETHAW:
671                 /* REVISIT both freeze and pre-thaw "should" use D0 */
672         case PM_EVENT_SUSPEND:
673         case PM_EVENT_HIBERNATE:
674                 return PCI_D3hot;
675         default:
676                 dev_info(&dev->dev, "unrecognized suspend event %d\n",
677                          state.event);
678                 BUG();
679         }
680         return PCI_D0;
681 }
682
683 EXPORT_SYMBOL(pci_choose_state);
684
685 #define PCI_EXP_SAVE_REGS       7
686
687 #define pcie_cap_has_devctl(type, flags)        1
688 #define pcie_cap_has_lnkctl(type, flags)                \
689                 ((flags & PCI_EXP_FLAGS_VERS) > 1 ||    \
690                  (type == PCI_EXP_TYPE_ROOT_PORT ||     \
691                   type == PCI_EXP_TYPE_ENDPOINT ||      \
692                   type == PCI_EXP_TYPE_LEG_END))
693 #define pcie_cap_has_sltctl(type, flags)                \
694                 ((flags & PCI_EXP_FLAGS_VERS) > 1 ||    \
695                  ((type == PCI_EXP_TYPE_ROOT_PORT) ||   \
696                   (type == PCI_EXP_TYPE_DOWNSTREAM &&   \
697                    (flags & PCI_EXP_FLAGS_SLOT))))
698 #define pcie_cap_has_rtctl(type, flags)                 \
699                 ((flags & PCI_EXP_FLAGS_VERS) > 1 ||    \
700                  (type == PCI_EXP_TYPE_ROOT_PORT ||     \
701                   type == PCI_EXP_TYPE_RC_EC))
702 #define pcie_cap_has_devctl2(type, flags)               \
703                 ((flags & PCI_EXP_FLAGS_VERS) > 1)
704 #define pcie_cap_has_lnkctl2(type, flags)               \
705                 ((flags & PCI_EXP_FLAGS_VERS) > 1)
706 #define pcie_cap_has_sltctl2(type, flags)               \
707                 ((flags & PCI_EXP_FLAGS_VERS) > 1)
708
709 static int pci_save_pcie_state(struct pci_dev *dev)
710 {
711         int pos, i = 0;
712         struct pci_cap_saved_state *save_state;
713         u16 *cap;
714         u16 flags;
715
716         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
717         if (pos <= 0)
718                 return 0;
719
720         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
721         if (!save_state) {
722                 dev_err(&dev->dev, "buffer not found in %s\n", __func__);
723                 return -ENOMEM;
724         }
725         cap = (u16 *)&save_state->data[0];
726
727         pci_read_config_word(dev, pos + PCI_EXP_FLAGS, &flags);
728
729         if (pcie_cap_has_devctl(dev->pcie_type, flags))
730                 pci_read_config_word(dev, pos + PCI_EXP_DEVCTL, &cap[i++]);
731         if (pcie_cap_has_lnkctl(dev->pcie_type, flags))
732                 pci_read_config_word(dev, pos + PCI_EXP_LNKCTL, &cap[i++]);
733         if (pcie_cap_has_sltctl(dev->pcie_type, flags))
734                 pci_read_config_word(dev, pos + PCI_EXP_SLTCTL, &cap[i++]);
735         if (pcie_cap_has_rtctl(dev->pcie_type, flags))
736                 pci_read_config_word(dev, pos + PCI_EXP_RTCTL, &cap[i++]);
737         if (pcie_cap_has_devctl2(dev->pcie_type, flags))
738                 pci_read_config_word(dev, pos + PCI_EXP_DEVCTL2, &cap[i++]);
739         if (pcie_cap_has_lnkctl2(dev->pcie_type, flags))
740                 pci_read_config_word(dev, pos + PCI_EXP_LNKCTL2, &cap[i++]);
741         if (pcie_cap_has_sltctl2(dev->pcie_type, flags))
742                 pci_read_config_word(dev, pos + PCI_EXP_SLTCTL2, &cap[i++]);
743
744         return 0;
745 }
746
747 static void pci_restore_pcie_state(struct pci_dev *dev)
748 {
749         int i = 0, pos;
750         struct pci_cap_saved_state *save_state;
751         u16 *cap;
752         u16 flags;
753
754         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
755         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
756         if (!save_state || pos <= 0)
757                 return;
758         cap = (u16 *)&save_state->data[0];
759
760         pci_read_config_word(dev, pos + PCI_EXP_FLAGS, &flags);
761
762         if (pcie_cap_has_devctl(dev->pcie_type, flags))
763                 pci_write_config_word(dev, pos + PCI_EXP_DEVCTL, cap[i++]);
764         if (pcie_cap_has_lnkctl(dev->pcie_type, flags))
765                 pci_write_config_word(dev, pos + PCI_EXP_LNKCTL, cap[i++]);
766         if (pcie_cap_has_sltctl(dev->pcie_type, flags))
767                 pci_write_config_word(dev, pos + PCI_EXP_SLTCTL, cap[i++]);
768         if (pcie_cap_has_rtctl(dev->pcie_type, flags))
769                 pci_write_config_word(dev, pos + PCI_EXP_RTCTL, cap[i++]);
770         if (pcie_cap_has_devctl2(dev->pcie_type, flags))
771                 pci_write_config_word(dev, pos + PCI_EXP_DEVCTL2, cap[i++]);
772         if (pcie_cap_has_lnkctl2(dev->pcie_type, flags))
773                 pci_write_config_word(dev, pos + PCI_EXP_LNKCTL2, cap[i++]);
774         if (pcie_cap_has_sltctl2(dev->pcie_type, flags))
775                 pci_write_config_word(dev, pos + PCI_EXP_SLTCTL2, cap[i++]);
776 }
777
778
779 static int pci_save_pcix_state(struct pci_dev *dev)
780 {
781         int pos;
782         struct pci_cap_saved_state *save_state;
783
784         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
785         if (pos <= 0)
786                 return 0;
787
788         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
789         if (!save_state) {
790                 dev_err(&dev->dev, "buffer not found in %s\n", __func__);
791                 return -ENOMEM;
792         }
793
794         pci_read_config_word(dev, pos + PCI_X_CMD, (u16 *)save_state->data);
795
796         return 0;
797 }
798
799 static void pci_restore_pcix_state(struct pci_dev *dev)
800 {
801         int i = 0, pos;
802         struct pci_cap_saved_state *save_state;
803         u16 *cap;
804
805         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
806         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
807         if (!save_state || pos <= 0)
808                 return;
809         cap = (u16 *)&save_state->data[0];
810
811         pci_write_config_word(dev, pos + PCI_X_CMD, cap[i++]);
812 }
813
814
815 /**
816  * pci_save_state - save the PCI configuration space of a device before suspending
817  * @dev: - PCI device that we're dealing with
818  */
819 int
820 pci_save_state(struct pci_dev *dev)
821 {
822         int i;
823         /* XXX: 100% dword access ok here? */
824         for (i = 0; i < 16; i++)
825                 pci_read_config_dword(dev, i * 4,&dev->saved_config_space[i]);
826         dev->state_saved = true;
827         if ((i = pci_save_pcie_state(dev)) != 0)
828                 return i;
829         if ((i = pci_save_pcix_state(dev)) != 0)
830                 return i;
831         return 0;
832 }
833
834 /** 
835  * pci_restore_state - Restore the saved state of a PCI device
836  * @dev: - PCI device that we're dealing with
837  */
838 int 
839 pci_restore_state(struct pci_dev *dev)
840 {
841         int i;
842         u32 val;
843
844         /* PCI Express register must be restored first */
845         pci_restore_pcie_state(dev);
846
847         /*
848          * The Base Address register should be programmed before the command
849          * register(s)
850          */
851         for (i = 15; i >= 0; i--) {
852                 pci_read_config_dword(dev, i * 4, &val);
853                 if (val != dev->saved_config_space[i]) {
854                         dev_printk(KERN_DEBUG, &dev->dev, "restoring config "
855                                 "space at offset %#x (was %#x, writing %#x)\n",
856                                 i, val, (int)dev->saved_config_space[i]);
857                         pci_write_config_dword(dev,i * 4,
858                                 dev->saved_config_space[i]);
859                 }
860         }
861         pci_restore_pcix_state(dev);
862         pci_restore_msi_state(dev);
863         pci_restore_iov_state(dev);
864
865         return 0;
866 }
867
868 static int do_pci_enable_device(struct pci_dev *dev, int bars)
869 {
870         int err;
871
872         err = pci_set_power_state(dev, PCI_D0);
873         if (err < 0 && err != -EIO)
874                 return err;
875         err = pcibios_enable_device(dev, bars);
876         if (err < 0)
877                 return err;
878         pci_fixup_device(pci_fixup_enable, dev);
879
880         return 0;
881 }
882
883 /**
884  * pci_reenable_device - Resume abandoned device
885  * @dev: PCI device to be resumed
886  *
887  *  Note this function is a backend of pci_default_resume and is not supposed
888  *  to be called by normal code, write proper resume handler and use it instead.
889  */
890 int pci_reenable_device(struct pci_dev *dev)
891 {
892         if (pci_is_enabled(dev))
893                 return do_pci_enable_device(dev, (1 << PCI_NUM_RESOURCES) - 1);
894         return 0;
895 }
896
897 static int __pci_enable_device_flags(struct pci_dev *dev,
898                                      resource_size_t flags)
899 {
900         int err;
901         int i, bars = 0;
902
903         if (atomic_add_return(1, &dev->enable_cnt) > 1)
904                 return 0;               /* already enabled */
905
906         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
907                 if (dev->resource[i].flags & flags)
908                         bars |= (1 << i);
909
910         err = do_pci_enable_device(dev, bars);
911         if (err < 0)
912                 atomic_dec(&dev->enable_cnt);
913         return err;
914 }
915
916 /**
917  * pci_enable_device_io - Initialize a device for use with IO space
918  * @dev: PCI device to be initialized
919  *
920  *  Initialize device before it's used by a driver. Ask low-level code
921  *  to enable I/O resources. Wake up the device if it was suspended.
922  *  Beware, this function can fail.
923  */
924 int pci_enable_device_io(struct pci_dev *dev)
925 {
926         return __pci_enable_device_flags(dev, IORESOURCE_IO);
927 }
928
929 /**
930  * pci_enable_device_mem - Initialize a device for use with Memory space
931  * @dev: PCI device to be initialized
932  *
933  *  Initialize device before it's used by a driver. Ask low-level code
934  *  to enable Memory resources. Wake up the device if it was suspended.
935  *  Beware, this function can fail.
936  */
937 int pci_enable_device_mem(struct pci_dev *dev)
938 {
939         return __pci_enable_device_flags(dev, IORESOURCE_MEM);
940 }
941
942 /**
943  * pci_enable_device - Initialize device before it's used by a driver.
944  * @dev: PCI device to be initialized
945  *
946  *  Initialize device before it's used by a driver. Ask low-level code
947  *  to enable I/O and memory. Wake up the device if it was suspended.
948  *  Beware, this function can fail.
949  *
950  *  Note we don't actually enable the device many times if we call
951  *  this function repeatedly (we just increment the count).
952  */
953 int pci_enable_device(struct pci_dev *dev)
954 {
955         return __pci_enable_device_flags(dev, IORESOURCE_MEM | IORESOURCE_IO);
956 }
957
958 /*
959  * Managed PCI resources.  This manages device on/off, intx/msi/msix
960  * on/off and BAR regions.  pci_dev itself records msi/msix status, so
961  * there's no need to track it separately.  pci_devres is initialized
962  * when a device is enabled using managed PCI device enable interface.
963  */
964 struct pci_devres {
965         unsigned int enabled:1;
966         unsigned int pinned:1;
967         unsigned int orig_intx:1;
968         unsigned int restore_intx:1;
969         u32 region_mask;
970 };
971
972 static void pcim_release(struct device *gendev, void *res)
973 {
974         struct pci_dev *dev = container_of(gendev, struct pci_dev, dev);
975         struct pci_devres *this = res;
976         int i;
977
978         if (dev->msi_enabled)
979                 pci_disable_msi(dev);
980         if (dev->msix_enabled)
981                 pci_disable_msix(dev);
982
983         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
984                 if (this->region_mask & (1 << i))
985                         pci_release_region(dev, i);
986
987         if (this->restore_intx)
988                 pci_intx(dev, this->orig_intx);
989
990         if (this->enabled && !this->pinned)
991                 pci_disable_device(dev);
992 }
993
994 static struct pci_devres * get_pci_dr(struct pci_dev *pdev)
995 {
996         struct pci_devres *dr, *new_dr;
997
998         dr = devres_find(&pdev->dev, pcim_release, NULL, NULL);
999         if (dr)
1000                 return dr;
1001
1002         new_dr = devres_alloc(pcim_release, sizeof(*new_dr), GFP_KERNEL);
1003         if (!new_dr)
1004                 return NULL;
1005         return devres_get(&pdev->dev, new_dr, NULL, NULL);
1006 }
1007
1008 static struct pci_devres * find_pci_dr(struct pci_dev *pdev)
1009 {
1010         if (pci_is_managed(pdev))
1011                 return devres_find(&pdev->dev, pcim_release, NULL, NULL);
1012         return NULL;
1013 }
1014
1015 /**
1016  * pcim_enable_device - Managed pci_enable_device()
1017  * @pdev: PCI device to be initialized
1018  *
1019  * Managed pci_enable_device().
1020  */
1021 int pcim_enable_device(struct pci_dev *pdev)
1022 {
1023         struct pci_devres *dr;
1024         int rc;
1025
1026         dr = get_pci_dr(pdev);
1027         if (unlikely(!dr))
1028                 return -ENOMEM;
1029         if (dr->enabled)
1030                 return 0;
1031
1032         rc = pci_enable_device(pdev);
1033         if (!rc) {
1034                 pdev->is_managed = 1;
1035                 dr->enabled = 1;
1036         }
1037         return rc;
1038 }
1039
1040 /**
1041  * pcim_pin_device - Pin managed PCI device
1042  * @pdev: PCI device to pin
1043  *
1044  * Pin managed PCI device @pdev.  Pinned device won't be disabled on
1045  * driver detach.  @pdev must have been enabled with
1046  * pcim_enable_device().
1047  */
1048 void pcim_pin_device(struct pci_dev *pdev)
1049 {
1050         struct pci_devres *dr;
1051
1052         dr = find_pci_dr(pdev);
1053         WARN_ON(!dr || !dr->enabled);
1054         if (dr)
1055                 dr->pinned = 1;
1056 }
1057
1058 /**
1059  * pcibios_disable_device - disable arch specific PCI resources for device dev
1060  * @dev: the PCI device to disable
1061  *
1062  * Disables architecture specific PCI resources for the device. This
1063  * is the default implementation. Architecture implementations can
1064  * override this.
1065  */
1066 void __attribute__ ((weak)) pcibios_disable_device (struct pci_dev *dev) {}
1067
1068 static void do_pci_disable_device(struct pci_dev *dev)
1069 {
1070         u16 pci_command;
1071
1072         pci_read_config_word(dev, PCI_COMMAND, &pci_command);
1073         if (pci_command & PCI_COMMAND_MASTER) {
1074                 pci_command &= ~PCI_COMMAND_MASTER;
1075                 pci_write_config_word(dev, PCI_COMMAND, pci_command);
1076         }
1077
1078         pcibios_disable_device(dev);
1079 }
1080
1081 /**
1082  * pci_disable_enabled_device - Disable device without updating enable_cnt
1083  * @dev: PCI device to disable
1084  *
1085  * NOTE: This function is a backend of PCI power management routines and is
1086  * not supposed to be called drivers.
1087  */
1088 void pci_disable_enabled_device(struct pci_dev *dev)
1089 {
1090         if (pci_is_enabled(dev))
1091                 do_pci_disable_device(dev);
1092 }
1093
1094 /**
1095  * pci_disable_device - Disable PCI device after use
1096  * @dev: PCI device to be disabled
1097  *
1098  * Signal to the system that the PCI device is not in use by the system
1099  * anymore.  This only involves disabling PCI bus-mastering, if active.
1100  *
1101  * Note we don't actually disable the device until all callers of
1102  * pci_device_enable() have called pci_device_disable().
1103  */
1104 void
1105 pci_disable_device(struct pci_dev *dev)
1106 {
1107         struct pci_devres *dr;
1108
1109         dr = find_pci_dr(dev);
1110         if (dr)
1111                 dr->enabled = 0;
1112
1113         if (atomic_sub_return(1, &dev->enable_cnt) != 0)
1114                 return;
1115
1116         do_pci_disable_device(dev);
1117
1118         dev->is_busmaster = 0;
1119 }
1120
1121 /**
1122  * pcibios_set_pcie_reset_state - set reset state for device dev
1123  * @dev: the PCI-E device reset
1124  * @state: Reset state to enter into
1125  *
1126  *
1127  * Sets the PCI-E reset state for the device. This is the default
1128  * implementation. Architecture implementations can override this.
1129  */
1130 int __attribute__ ((weak)) pcibios_set_pcie_reset_state(struct pci_dev *dev,
1131                                                         enum pcie_reset_state state)
1132 {
1133         return -EINVAL;
1134 }
1135
1136 /**
1137  * pci_set_pcie_reset_state - set reset state for device dev
1138  * @dev: the PCI-E device reset
1139  * @state: Reset state to enter into
1140  *
1141  *
1142  * Sets the PCI reset state for the device.
1143  */
1144 int pci_set_pcie_reset_state(struct pci_dev *dev, enum pcie_reset_state state)
1145 {
1146         return pcibios_set_pcie_reset_state(dev, state);
1147 }
1148
1149 /**
1150  * pci_pme_capable - check the capability of PCI device to generate PME#
1151  * @dev: PCI device to handle.
1152  * @state: PCI state from which device will issue PME#.
1153  */
1154 bool pci_pme_capable(struct pci_dev *dev, pci_power_t state)
1155 {
1156         if (!dev->pm_cap)
1157                 return false;
1158
1159         return !!(dev->pme_support & (1 << state));
1160 }
1161
1162 /**
1163  * pci_pme_active - enable or disable PCI device's PME# function
1164  * @dev: PCI device to handle.
1165  * @enable: 'true' to enable PME# generation; 'false' to disable it.
1166  *
1167  * The caller must verify that the device is capable of generating PME# before
1168  * calling this function with @enable equal to 'true'.
1169  */
1170 void pci_pme_active(struct pci_dev *dev, bool enable)
1171 {
1172         u16 pmcsr;
1173
1174         if (!dev->pm_cap)
1175                 return;
1176
1177         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
1178         /* Clear PME_Status by writing 1 to it and enable PME# */
1179         pmcsr |= PCI_PM_CTRL_PME_STATUS | PCI_PM_CTRL_PME_ENABLE;
1180         if (!enable)
1181                 pmcsr &= ~PCI_PM_CTRL_PME_ENABLE;
1182
1183         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, pmcsr);
1184
1185         dev_printk(KERN_INFO, &dev->dev, "PME# %s\n",
1186                         enable ? "enabled" : "disabled");
1187 }
1188
1189 /**
1190  * pci_enable_wake - enable PCI device as wakeup event source
1191  * @dev: PCI device affected
1192  * @state: PCI state from which device will issue wakeup events
1193  * @enable: True to enable event generation; false to disable
1194  *
1195  * This enables the device as a wakeup event source, or disables it.
1196  * When such events involves platform-specific hooks, those hooks are
1197  * called automatically by this routine.
1198  *
1199  * Devices with legacy power management (no standard PCI PM capabilities)
1200  * always require such platform hooks.
1201  *
1202  * RETURN VALUE:
1203  * 0 is returned on success
1204  * -EINVAL is returned if device is not supposed to wake up the system
1205  * Error code depending on the platform is returned if both the platform and
1206  * the native mechanism fail to enable the generation of wake-up events
1207  */
1208 int pci_enable_wake(struct pci_dev *dev, pci_power_t state, int enable)
1209 {
1210         int error = 0;
1211         bool pme_done = false;
1212
1213         if (enable && !device_may_wakeup(&dev->dev))
1214                 return -EINVAL;
1215
1216         /*
1217          * According to "PCI System Architecture" 4th ed. by Tom Shanley & Don
1218          * Anderson we should be doing PME# wake enable followed by ACPI wake
1219          * enable.  To disable wake-up we call the platform first, for symmetry.
1220          */
1221
1222         if (!enable && platform_pci_can_wakeup(dev))
1223                 error = platform_pci_sleep_wake(dev, false);
1224
1225         if (!enable || pci_pme_capable(dev, state)) {
1226                 pci_pme_active(dev, enable);
1227                 pme_done = true;
1228         }
1229
1230         if (enable && platform_pci_can_wakeup(dev))
1231                 error = platform_pci_sleep_wake(dev, true);
1232
1233         return pme_done ? 0 : error;
1234 }
1235
1236 /**
1237  * pci_wake_from_d3 - enable/disable device to wake up from D3_hot or D3_cold
1238  * @dev: PCI device to prepare
1239  * @enable: True to enable wake-up event generation; false to disable
1240  *
1241  * Many drivers want the device to wake up the system from D3_hot or D3_cold
1242  * and this function allows them to set that up cleanly - pci_enable_wake()
1243  * should not be called twice in a row to enable wake-up due to PCI PM vs ACPI
1244  * ordering constraints.
1245  *
1246  * This function only returns error code if the device is not capable of
1247  * generating PME# from both D3_hot and D3_cold, and the platform is unable to
1248  * enable wake-up power for it.
1249  */
1250 int pci_wake_from_d3(struct pci_dev *dev, bool enable)
1251 {
1252         return pci_pme_capable(dev, PCI_D3cold) ?
1253                         pci_enable_wake(dev, PCI_D3cold, enable) :
1254                         pci_enable_wake(dev, PCI_D3hot, enable);
1255 }
1256
1257 /**
1258  * pci_target_state - find an appropriate low power state for a given PCI dev
1259  * @dev: PCI device
1260  *
1261  * Use underlying platform code to find a supported low power state for @dev.
1262  * If the platform can't manage @dev, return the deepest state from which it
1263  * can generate wake events, based on any available PME info.
1264  */
1265 pci_power_t pci_target_state(struct pci_dev *dev)
1266 {
1267         pci_power_t target_state = PCI_D3hot;
1268
1269         if (platform_pci_power_manageable(dev)) {
1270                 /*
1271                  * Call the platform to choose the target state of the device
1272                  * and enable wake-up from this state if supported.
1273                  */
1274                 pci_power_t state = platform_pci_choose_state(dev);
1275
1276                 switch (state) {
1277                 case PCI_POWER_ERROR:
1278                 case PCI_UNKNOWN:
1279                         break;
1280                 case PCI_D1:
1281                 case PCI_D2:
1282                         if (pci_no_d1d2(dev))
1283                                 break;
1284                 default:
1285                         target_state = state;
1286                 }
1287         } else if (device_may_wakeup(&dev->dev)) {
1288                 /*
1289                  * Find the deepest state from which the device can generate
1290                  * wake-up events, make it the target state and enable device
1291                  * to generate PME#.
1292                  */
1293                 if (!dev->pm_cap)
1294                         return PCI_POWER_ERROR;
1295
1296                 if (dev->pme_support) {
1297                         while (target_state
1298                               && !(dev->pme_support & (1 << target_state)))
1299                                 target_state--;
1300                 }
1301         }
1302
1303         return target_state;
1304 }
1305
1306 /**
1307  * pci_prepare_to_sleep - prepare PCI device for system-wide transition into a sleep state
1308  * @dev: Device to handle.
1309  *
1310  * Choose the power state appropriate for the device depending on whether
1311  * it can wake up the system and/or is power manageable by the platform
1312  * (PCI_D3hot is the default) and put the device into that state.
1313  */
1314 int pci_prepare_to_sleep(struct pci_dev *dev)
1315 {
1316         pci_power_t target_state = pci_target_state(dev);
1317         int error;
1318
1319         if (target_state == PCI_POWER_ERROR)
1320                 return -EIO;
1321
1322         pci_enable_wake(dev, target_state, device_may_wakeup(&dev->dev));
1323
1324         error = pci_set_power_state(dev, target_state);
1325
1326         if (error)
1327                 pci_enable_wake(dev, target_state, false);
1328
1329         return error;
1330 }
1331
1332 /**
1333  * pci_back_from_sleep - turn PCI device on during system-wide transition into working state
1334  * @dev: Device to handle.
1335  *
1336  * Disable device's sytem wake-up capability and put it into D0.
1337  */
1338 int pci_back_from_sleep(struct pci_dev *dev)
1339 {
1340         pci_enable_wake(dev, PCI_D0, false);
1341         return pci_set_power_state(dev, PCI_D0);
1342 }
1343
1344 /**
1345  * pci_pm_init - Initialize PM functions of given PCI device
1346  * @dev: PCI device to handle.
1347  */
1348 void pci_pm_init(struct pci_dev *dev)
1349 {
1350         int pm;
1351         u16 pmc;
1352
1353         dev->pm_cap = 0;
1354
1355         /* find PCI PM capability in list */
1356         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
1357         if (!pm)
1358                 return;
1359         /* Check device's ability to generate PME# */
1360         pci_read_config_word(dev, pm + PCI_PM_PMC, &pmc);
1361
1362         if ((pmc & PCI_PM_CAP_VER_MASK) > 3) {
1363                 dev_err(&dev->dev, "unsupported PM cap regs version (%u)\n",
1364                         pmc & PCI_PM_CAP_VER_MASK);
1365                 return;
1366         }
1367
1368         dev->pm_cap = pm;
1369
1370         dev->d1_support = false;
1371         dev->d2_support = false;
1372         if (!pci_no_d1d2(dev)) {
1373                 if (pmc & PCI_PM_CAP_D1)
1374                         dev->d1_support = true;
1375                 if (pmc & PCI_PM_CAP_D2)
1376                         dev->d2_support = true;
1377
1378                 if (dev->d1_support || dev->d2_support)
1379                         dev_printk(KERN_DEBUG, &dev->dev, "supports%s%s\n",
1380                                    dev->d1_support ? " D1" : "",
1381                                    dev->d2_support ? " D2" : "");
1382         }
1383
1384         pmc &= PCI_PM_CAP_PME_MASK;
1385         if (pmc) {
1386                 dev_info(&dev->dev, "PME# supported from%s%s%s%s%s\n",
1387                          (pmc & PCI_PM_CAP_PME_D0) ? " D0" : "",
1388                          (pmc & PCI_PM_CAP_PME_D1) ? " D1" : "",
1389                          (pmc & PCI_PM_CAP_PME_D2) ? " D2" : "",
1390                          (pmc & PCI_PM_CAP_PME_D3) ? " D3hot" : "",
1391                          (pmc & PCI_PM_CAP_PME_D3cold) ? " D3cold" : "");
1392                 dev->pme_support = pmc >> PCI_PM_CAP_PME_SHIFT;
1393                 /*
1394                  * Make device's PM flags reflect the wake-up capability, but
1395                  * let the user space enable it to wake up the system as needed.
1396                  */
1397                 device_set_wakeup_capable(&dev->dev, true);
1398                 device_set_wakeup_enable(&dev->dev, false);
1399                 /* Disable the PME# generation functionality */
1400                 pci_pme_active(dev, false);
1401         } else {
1402                 dev->pme_support = 0;
1403         }
1404 }
1405
1406 /**
1407  * platform_pci_wakeup_init - init platform wakeup if present
1408  * @dev: PCI device
1409  *
1410  * Some devices don't have PCI PM caps but can still generate wakeup
1411  * events through platform methods (like ACPI events).  If @dev supports
1412  * platform wakeup events, set the device flag to indicate as much.  This
1413  * may be redundant if the device also supports PCI PM caps, but double
1414  * initialization should be safe in that case.
1415  */
1416 void platform_pci_wakeup_init(struct pci_dev *dev)
1417 {
1418         if (!platform_pci_can_wakeup(dev))
1419                 return;
1420
1421         device_set_wakeup_capable(&dev->dev, true);
1422         device_set_wakeup_enable(&dev->dev, false);
1423         platform_pci_sleep_wake(dev, false);
1424 }
1425
1426 /**
1427  * pci_add_save_buffer - allocate buffer for saving given capability registers
1428  * @dev: the PCI device
1429  * @cap: the capability to allocate the buffer for
1430  * @size: requested size of the buffer
1431  */
1432 static int pci_add_cap_save_buffer(
1433         struct pci_dev *dev, char cap, unsigned int size)
1434 {
1435         int pos;
1436         struct pci_cap_saved_state *save_state;
1437
1438         pos = pci_find_capability(dev, cap);
1439         if (pos <= 0)
1440                 return 0;
1441
1442         save_state = kzalloc(sizeof(*save_state) + size, GFP_KERNEL);
1443         if (!save_state)
1444                 return -ENOMEM;
1445
1446         save_state->cap_nr = cap;
1447         pci_add_saved_cap(dev, save_state);
1448
1449         return 0;
1450 }
1451
1452 /**
1453  * pci_allocate_cap_save_buffers - allocate buffers for saving capabilities
1454  * @dev: the PCI device
1455  */
1456 void pci_allocate_cap_save_buffers(struct pci_dev *dev)
1457 {
1458         int error;
1459
1460         error = pci_add_cap_save_buffer(dev, PCI_CAP_ID_EXP,
1461                                         PCI_EXP_SAVE_REGS * sizeof(u16));
1462         if (error)
1463                 dev_err(&dev->dev,
1464                         "unable to preallocate PCI Express save buffer\n");
1465
1466         error = pci_add_cap_save_buffer(dev, PCI_CAP_ID_PCIX, sizeof(u16));
1467         if (error)
1468                 dev_err(&dev->dev,
1469                         "unable to preallocate PCI-X save buffer\n");
1470 }
1471
1472 /**
1473  * pci_enable_ari - enable ARI forwarding if hardware support it
1474  * @dev: the PCI device
1475  */
1476 void pci_enable_ari(struct pci_dev *dev)
1477 {
1478         int pos;
1479         u32 cap;
1480         u16 ctrl;
1481         struct pci_dev *bridge;
1482
1483         if (!dev->is_pcie || dev->devfn)
1484                 return;
1485
1486         pos = pci_find_ext_capability(dev, PCI_EXT_CAP_ID_ARI);
1487         if (!pos)
1488                 return;
1489
1490         bridge = dev->bus->self;
1491         if (!bridge || !bridge->is_pcie)
1492                 return;
1493
1494         pos = pci_find_capability(bridge, PCI_CAP_ID_EXP);
1495         if (!pos)
1496                 return;
1497
1498         pci_read_config_dword(bridge, pos + PCI_EXP_DEVCAP2, &cap);
1499         if (!(cap & PCI_EXP_DEVCAP2_ARI))
1500                 return;
1501
1502         pci_read_config_word(bridge, pos + PCI_EXP_DEVCTL2, &ctrl);
1503         ctrl |= PCI_EXP_DEVCTL2_ARI;
1504         pci_write_config_word(bridge, pos + PCI_EXP_DEVCTL2, ctrl);
1505
1506         bridge->ari_enabled = 1;
1507 }
1508
1509 /**
1510  * pci_swizzle_interrupt_pin - swizzle INTx for device behind bridge
1511  * @dev: the PCI device
1512  * @pin: the INTx pin (1=INTA, 2=INTB, 3=INTD, 4=INTD)
1513  *
1514  * Perform INTx swizzling for a device behind one level of bridge.  This is
1515  * required by section 9.1 of the PCI-to-PCI bridge specification for devices
1516  * behind bridges on add-in cards.
1517  */
1518 u8 pci_swizzle_interrupt_pin(struct pci_dev *dev, u8 pin)
1519 {
1520         return (((pin - 1) + PCI_SLOT(dev->devfn)) % 4) + 1;
1521 }
1522
1523 int
1524 pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge)
1525 {
1526         u8 pin;
1527
1528         pin = dev->pin;
1529         if (!pin)
1530                 return -1;
1531
1532         while (!pci_is_root_bus(dev->bus)) {
1533                 pin = pci_swizzle_interrupt_pin(dev, pin);
1534                 dev = dev->bus->self;
1535         }
1536         *bridge = dev;
1537         return pin;
1538 }
1539
1540 /**
1541  * pci_common_swizzle - swizzle INTx all the way to root bridge
1542  * @dev: the PCI device
1543  * @pinp: pointer to the INTx pin value (1=INTA, 2=INTB, 3=INTD, 4=INTD)
1544  *
1545  * Perform INTx swizzling for a device.  This traverses through all PCI-to-PCI
1546  * bridges all the way up to a PCI root bus.
1547  */
1548 u8 pci_common_swizzle(struct pci_dev *dev, u8 *pinp)
1549 {
1550         u8 pin = *pinp;
1551
1552         while (!pci_is_root_bus(dev->bus)) {
1553                 pin = pci_swizzle_interrupt_pin(dev, pin);
1554                 dev = dev->bus->self;
1555         }
1556         *pinp = pin;
1557         return PCI_SLOT(dev->devfn);
1558 }
1559
1560 /**
1561  *      pci_release_region - Release a PCI bar
1562  *      @pdev: PCI device whose resources were previously reserved by pci_request_region
1563  *      @bar: BAR to release
1564  *
1565  *      Releases the PCI I/O and memory resources previously reserved by a
1566  *      successful call to pci_request_region.  Call this function only
1567  *      after all use of the PCI regions has ceased.
1568  */
1569 void pci_release_region(struct pci_dev *pdev, int bar)
1570 {
1571         struct pci_devres *dr;
1572
1573         if (pci_resource_len(pdev, bar) == 0)
1574                 return;
1575         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO)
1576                 release_region(pci_resource_start(pdev, bar),
1577                                 pci_resource_len(pdev, bar));
1578         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM)
1579                 release_mem_region(pci_resource_start(pdev, bar),
1580                                 pci_resource_len(pdev, bar));
1581
1582         dr = find_pci_dr(pdev);
1583         if (dr)
1584                 dr->region_mask &= ~(1 << bar);
1585 }
1586
1587 /**
1588  *      __pci_request_region - Reserved PCI I/O and memory resource
1589  *      @pdev: PCI device whose resources are to be reserved
1590  *      @bar: BAR to be reserved
1591  *      @res_name: Name to be associated with resource.
1592  *      @exclusive: whether the region access is exclusive or not
1593  *
1594  *      Mark the PCI region associated with PCI device @pdev BR @bar as
1595  *      being reserved by owner @res_name.  Do not access any
1596  *      address inside the PCI regions unless this call returns
1597  *      successfully.
1598  *
1599  *      If @exclusive is set, then the region is marked so that userspace
1600  *      is explicitly not allowed to map the resource via /dev/mem or
1601  *      sysfs MMIO access.
1602  *
1603  *      Returns 0 on success, or %EBUSY on error.  A warning
1604  *      message is also printed on failure.
1605  */
1606 static int __pci_request_region(struct pci_dev *pdev, int bar, const char *res_name,
1607                                                                         int exclusive)
1608 {
1609         struct pci_devres *dr;
1610
1611         if (pci_resource_len(pdev, bar) == 0)
1612                 return 0;
1613                 
1614         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO) {
1615                 if (!request_region(pci_resource_start(pdev, bar),
1616                             pci_resource_len(pdev, bar), res_name))
1617                         goto err_out;
1618         }
1619         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM) {
1620                 if (!__request_mem_region(pci_resource_start(pdev, bar),
1621                                         pci_resource_len(pdev, bar), res_name,
1622                                         exclusive))
1623                         goto err_out;
1624         }
1625
1626         dr = find_pci_dr(pdev);
1627         if (dr)
1628                 dr->region_mask |= 1 << bar;
1629
1630         return 0;
1631
1632 err_out:
1633         dev_warn(&pdev->dev, "BAR %d: can't reserve %s region %pR\n",
1634                  bar,
1635                  pci_resource_flags(pdev, bar) & IORESOURCE_IO ? "I/O" : "mem",
1636                  &pdev->resource[bar]);
1637         return -EBUSY;
1638 }
1639
1640 /**
1641  *      pci_request_region - Reserve PCI I/O and memory resource
1642  *      @pdev: PCI device whose resources are to be reserved
1643  *      @bar: BAR to be reserved
1644  *      @res_name: Name to be associated with resource
1645  *
1646  *      Mark the PCI region associated with PCI device @pdev BAR @bar as
1647  *      being reserved by owner @res_name.  Do not access any
1648  *      address inside the PCI regions unless this call returns
1649  *      successfully.
1650  *
1651  *      Returns 0 on success, or %EBUSY on error.  A warning
1652  *      message is also printed on failure.
1653  */
1654 int pci_request_region(struct pci_dev *pdev, int bar, const char *res_name)
1655 {
1656         return __pci_request_region(pdev, bar, res_name, 0);
1657 }
1658
1659 /**
1660  *      pci_request_region_exclusive - Reserved PCI I/O and memory resource
1661  *      @pdev: PCI device whose resources are to be reserved
1662  *      @bar: BAR to be reserved
1663  *      @res_name: Name to be associated with resource.
1664  *
1665  *      Mark the PCI region associated with PCI device @pdev BR @bar as
1666  *      being reserved by owner @res_name.  Do not access any
1667  *      address inside the PCI regions unless this call returns
1668  *      successfully.
1669  *
1670  *      Returns 0 on success, or %EBUSY on error.  A warning
1671  *      message is also printed on failure.
1672  *
1673  *      The key difference that _exclusive makes it that userspace is
1674  *      explicitly not allowed to map the resource via /dev/mem or
1675  *      sysfs.
1676  */
1677 int pci_request_region_exclusive(struct pci_dev *pdev, int bar, const char *res_name)
1678 {
1679         return __pci_request_region(pdev, bar, res_name, IORESOURCE_EXCLUSIVE);
1680 }
1681 /**
1682  * pci_release_selected_regions - Release selected PCI I/O and memory resources
1683  * @pdev: PCI device whose resources were previously reserved
1684  * @bars: Bitmask of BARs to be released
1685  *
1686  * Release selected PCI I/O and memory resources previously reserved.
1687  * Call this function only after all use of the PCI regions has ceased.
1688  */
1689 void pci_release_selected_regions(struct pci_dev *pdev, int bars)
1690 {
1691         int i;
1692
1693         for (i = 0; i < 6; i++)
1694                 if (bars & (1 << i))
1695                         pci_release_region(pdev, i);
1696 }
1697
1698 int __pci_request_selected_regions(struct pci_dev *pdev, int bars,
1699                                  const char *res_name, int excl)
1700 {
1701         int i;
1702
1703         for (i = 0; i < 6; i++)
1704                 if (bars & (1 << i))
1705                         if (__pci_request_region(pdev, i, res_name, excl))
1706                                 goto err_out;
1707         return 0;
1708
1709 err_out:
1710         while(--i >= 0)
1711                 if (bars & (1 << i))
1712                         pci_release_region(pdev, i);
1713
1714         return -EBUSY;
1715 }
1716
1717
1718 /**
1719  * pci_request_selected_regions - Reserve selected PCI I/O and memory resources
1720  * @pdev: PCI device whose resources are to be reserved
1721  * @bars: Bitmask of BARs to be requested
1722  * @res_name: Name to be associated with resource
1723  */
1724 int pci_request_selected_regions(struct pci_dev *pdev, int bars,
1725                                  const char *res_name)
1726 {
1727         return __pci_request_selected_regions(pdev, bars, res_name, 0);
1728 }
1729
1730 int pci_request_selected_regions_exclusive(struct pci_dev *pdev,
1731                                  int bars, const char *res_name)
1732 {
1733         return __pci_request_selected_regions(pdev, bars, res_name,
1734                         IORESOURCE_EXCLUSIVE);
1735 }
1736
1737 /**
1738  *      pci_release_regions - Release reserved PCI I/O and memory resources
1739  *      @pdev: PCI device whose resources were previously reserved by pci_request_regions
1740  *
1741  *      Releases all PCI I/O and memory resources previously reserved by a
1742  *      successful call to pci_request_regions.  Call this function only
1743  *      after all use of the PCI regions has ceased.
1744  */
1745
1746 void pci_release_regions(struct pci_dev *pdev)
1747 {
1748         pci_release_selected_regions(pdev, (1 << 6) - 1);
1749 }
1750
1751 /**
1752  *      pci_request_regions - Reserved PCI I/O and memory resources
1753  *      @pdev: PCI device whose resources are to be reserved
1754  *      @res_name: Name to be associated with resource.
1755  *
1756  *      Mark all PCI regions associated with PCI device @pdev as
1757  *      being reserved by owner @res_name.  Do not access any
1758  *      address inside the PCI regions unless this call returns
1759  *      successfully.
1760  *
1761  *      Returns 0 on success, or %EBUSY on error.  A warning
1762  *      message is also printed on failure.
1763  */
1764 int pci_request_regions(struct pci_dev *pdev, const char *res_name)
1765 {
1766         return pci_request_selected_regions(pdev, ((1 << 6) - 1), res_name);
1767 }
1768
1769 /**
1770  *      pci_request_regions_exclusive - Reserved PCI I/O and memory resources
1771  *      @pdev: PCI device whose resources are to be reserved
1772  *      @res_name: Name to be associated with resource.
1773  *
1774  *      Mark all PCI regions associated with PCI device @pdev as
1775  *      being reserved by owner @res_name.  Do not access any
1776  *      address inside the PCI regions unless this call returns
1777  *      successfully.
1778  *
1779  *      pci_request_regions_exclusive() will mark the region so that
1780  *      /dev/mem and the sysfs MMIO access will not be allowed.
1781  *
1782  *      Returns 0 on success, or %EBUSY on error.  A warning
1783  *      message is also printed on failure.
1784  */
1785 int pci_request_regions_exclusive(struct pci_dev *pdev, const char *res_name)
1786 {
1787         return pci_request_selected_regions_exclusive(pdev,
1788                                         ((1 << 6) - 1), res_name);
1789 }
1790
1791 static void __pci_set_master(struct pci_dev *dev, bool enable)
1792 {
1793         u16 old_cmd, cmd;
1794
1795         pci_read_config_word(dev, PCI_COMMAND, &old_cmd);
1796         if (enable)
1797                 cmd = old_cmd | PCI_COMMAND_MASTER;
1798         else
1799                 cmd = old_cmd & ~PCI_COMMAND_MASTER;
1800         if (cmd != old_cmd) {
1801                 dev_dbg(&dev->dev, "%s bus mastering\n",
1802                         enable ? "enabling" : "disabling");
1803                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1804         }
1805         dev->is_busmaster = enable;
1806 }
1807
1808 /**
1809  * pci_set_master - enables bus-mastering for device dev
1810  * @dev: the PCI device to enable
1811  *
1812  * Enables bus-mastering on the device and calls pcibios_set_master()
1813  * to do the needed arch specific settings.
1814  */
1815 void pci_set_master(struct pci_dev *dev)
1816 {
1817         __pci_set_master(dev, true);
1818         pcibios_set_master(dev);
1819 }
1820
1821 /**
1822  * pci_clear_master - disables bus-mastering for device dev
1823  * @dev: the PCI device to disable
1824  */
1825 void pci_clear_master(struct pci_dev *dev)
1826 {
1827         __pci_set_master(dev, false);
1828 }
1829
1830 #ifdef PCI_DISABLE_MWI
1831 int pci_set_mwi(struct pci_dev *dev)
1832 {
1833         return 0;
1834 }
1835
1836 int pci_try_set_mwi(struct pci_dev *dev)
1837 {
1838         return 0;
1839 }
1840
1841 void pci_clear_mwi(struct pci_dev *dev)
1842 {
1843 }
1844
1845 #else
1846
1847 #ifndef PCI_CACHE_LINE_BYTES
1848 #define PCI_CACHE_LINE_BYTES L1_CACHE_BYTES
1849 #endif
1850
1851 /* This can be overridden by arch code. */
1852 /* Don't forget this is measured in 32-bit words, not bytes */
1853 u8 pci_cache_line_size = PCI_CACHE_LINE_BYTES / 4;
1854
1855 /**
1856  * pci_set_cacheline_size - ensure the CACHE_LINE_SIZE register is programmed
1857  * @dev: the PCI device for which MWI is to be enabled
1858  *
1859  * Helper function for pci_set_mwi.
1860  * Originally copied from drivers/net/acenic.c.
1861  * Copyright 1998-2001 by Jes Sorensen, <jes@trained-monkey.org>.
1862  *
1863  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1864  */
1865 static int
1866 pci_set_cacheline_size(struct pci_dev *dev)
1867 {
1868         u8 cacheline_size;
1869
1870         if (!pci_cache_line_size)
1871                 return -EINVAL;         /* The system doesn't support MWI. */
1872
1873         /* Validate current setting: the PCI_CACHE_LINE_SIZE must be
1874            equal to or multiple of the right value. */
1875         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
1876         if (cacheline_size >= pci_cache_line_size &&
1877             (cacheline_size % pci_cache_line_size) == 0)
1878                 return 0;
1879
1880         /* Write the correct value. */
1881         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, pci_cache_line_size);
1882         /* Read it back. */
1883         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
1884         if (cacheline_size == pci_cache_line_size)
1885                 return 0;
1886
1887         dev_printk(KERN_DEBUG, &dev->dev, "cache line size of %d is not "
1888                    "supported\n", pci_cache_line_size << 2);
1889
1890         return -EINVAL;
1891 }
1892
1893 /**
1894  * pci_set_mwi - enables memory-write-invalidate PCI transaction
1895  * @dev: the PCI device for which MWI is enabled
1896  *
1897  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
1898  *
1899  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1900  */
1901 int
1902 pci_set_mwi(struct pci_dev *dev)
1903 {
1904         int rc;
1905         u16 cmd;
1906
1907         rc = pci_set_cacheline_size(dev);
1908         if (rc)
1909                 return rc;
1910
1911         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1912         if (! (cmd & PCI_COMMAND_INVALIDATE)) {
1913                 dev_dbg(&dev->dev, "enabling Mem-Wr-Inval\n");
1914                 cmd |= PCI_COMMAND_INVALIDATE;
1915                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1916         }
1917         
1918         return 0;
1919 }
1920
1921 /**
1922  * pci_try_set_mwi - enables memory-write-invalidate PCI transaction
1923  * @dev: the PCI device for which MWI is enabled
1924  *
1925  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
1926  * Callers are not required to check the return value.
1927  *
1928  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1929  */
1930 int pci_try_set_mwi(struct pci_dev *dev)
1931 {
1932         int rc = pci_set_mwi(dev);
1933         return rc;
1934 }
1935
1936 /**
1937  * pci_clear_mwi - disables Memory-Write-Invalidate for device dev
1938  * @dev: the PCI device to disable
1939  *
1940  * Disables PCI Memory-Write-Invalidate transaction on the device
1941  */
1942 void
1943 pci_clear_mwi(struct pci_dev *dev)
1944 {
1945         u16 cmd;
1946
1947         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1948         if (cmd & PCI_COMMAND_INVALIDATE) {
1949                 cmd &= ~PCI_COMMAND_INVALIDATE;
1950                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1951         }
1952 }
1953 #endif /* ! PCI_DISABLE_MWI */
1954
1955 /**
1956  * pci_intx - enables/disables PCI INTx for device dev
1957  * @pdev: the PCI device to operate on
1958  * @enable: boolean: whether to enable or disable PCI INTx
1959  *
1960  * Enables/disables PCI INTx for device dev
1961  */
1962 void
1963 pci_intx(struct pci_dev *pdev, int enable)
1964 {
1965         u16 pci_command, new;
1966
1967         pci_read_config_word(pdev, PCI_COMMAND, &pci_command);
1968
1969         if (enable) {
1970                 new = pci_command & ~PCI_COMMAND_INTX_DISABLE;
1971         } else {
1972                 new = pci_command | PCI_COMMAND_INTX_DISABLE;
1973         }
1974
1975         if (new != pci_command) {
1976                 struct pci_devres *dr;
1977
1978                 pci_write_config_word(pdev, PCI_COMMAND, new);
1979
1980                 dr = find_pci_dr(pdev);
1981                 if (dr && !dr->restore_intx) {
1982                         dr->restore_intx = 1;
1983                         dr->orig_intx = !enable;
1984                 }
1985         }
1986 }
1987
1988 /**
1989  * pci_msi_off - disables any msi or msix capabilities
1990  * @dev: the PCI device to operate on
1991  *
1992  * If you want to use msi see pci_enable_msi and friends.
1993  * This is a lower level primitive that allows us to disable
1994  * msi operation at the device level.
1995  */
1996 void pci_msi_off(struct pci_dev *dev)
1997 {
1998         int pos;
1999         u16 control;
2000
2001         pos = pci_find_capability(dev, PCI_CAP_ID_MSI);
2002         if (pos) {
2003                 pci_read_config_word(dev, pos + PCI_MSI_FLAGS, &control);
2004                 control &= ~PCI_MSI_FLAGS_ENABLE;
2005                 pci_write_config_word(dev, pos + PCI_MSI_FLAGS, control);
2006         }
2007         pos = pci_find_capability(dev, PCI_CAP_ID_MSIX);
2008         if (pos) {
2009                 pci_read_config_word(dev, pos + PCI_MSIX_FLAGS, &control);
2010                 control &= ~PCI_MSIX_FLAGS_ENABLE;
2011                 pci_write_config_word(dev, pos + PCI_MSIX_FLAGS, control);
2012         }
2013 }
2014
2015 #ifndef HAVE_ARCH_PCI_SET_DMA_MASK
2016 /*
2017  * These can be overridden by arch-specific implementations
2018  */
2019 int
2020 pci_set_dma_mask(struct pci_dev *dev, u64 mask)
2021 {
2022         if (!pci_dma_supported(dev, mask))
2023                 return -EIO;
2024
2025         dev->dma_mask = mask;
2026
2027         return 0;
2028 }
2029     
2030 int
2031 pci_set_consistent_dma_mask(struct pci_dev *dev, u64 mask)
2032 {
2033         if (!pci_dma_supported(dev, mask))
2034                 return -EIO;
2035
2036         dev->dev.coherent_dma_mask = mask;
2037
2038         return 0;
2039 }
2040 #endif
2041
2042 #ifndef HAVE_ARCH_PCI_SET_DMA_MAX_SEGMENT_SIZE
2043 int pci_set_dma_max_seg_size(struct pci_dev *dev, unsigned int size)
2044 {
2045         return dma_set_max_seg_size(&dev->dev, size);
2046 }
2047 EXPORT_SYMBOL(pci_set_dma_max_seg_size);
2048 #endif
2049
2050 #ifndef HAVE_ARCH_PCI_SET_DMA_SEGMENT_BOUNDARY
2051 int pci_set_dma_seg_boundary(struct pci_dev *dev, unsigned long mask)
2052 {
2053         return dma_set_seg_boundary(&dev->dev, mask);
2054 }
2055 EXPORT_SYMBOL(pci_set_dma_seg_boundary);
2056 #endif
2057
2058 static int __pcie_flr(struct pci_dev *dev, int probe)
2059 {
2060         u16 status;
2061         u32 cap;
2062         int exppos = pci_find_capability(dev, PCI_CAP_ID_EXP);
2063
2064         if (!exppos)
2065                 return -ENOTTY;
2066         pci_read_config_dword(dev, exppos + PCI_EXP_DEVCAP, &cap);
2067         if (!(cap & PCI_EXP_DEVCAP_FLR))
2068                 return -ENOTTY;
2069
2070         if (probe)
2071                 return 0;
2072
2073         pci_block_user_cfg_access(dev);
2074
2075         /* Wait for Transaction Pending bit clean */
2076         pci_read_config_word(dev, exppos + PCI_EXP_DEVSTA, &status);
2077         if (!(status & PCI_EXP_DEVSTA_TRPND))
2078                 goto transaction_done;
2079
2080         msleep(100);
2081         pci_read_config_word(dev, exppos + PCI_EXP_DEVSTA, &status);
2082         if (!(status & PCI_EXP_DEVSTA_TRPND))
2083                 goto transaction_done;
2084
2085         dev_info(&dev->dev, "Busy after 100ms while trying to reset; "
2086                         "sleeping for 1 second\n");
2087         ssleep(1);
2088         pci_read_config_word(dev, exppos + PCI_EXP_DEVSTA, &status);
2089         if (status & PCI_EXP_DEVSTA_TRPND)
2090                 dev_info(&dev->dev, "Still busy after 1s; "
2091                                 "proceeding with reset anyway\n");
2092
2093 transaction_done:
2094         pci_write_config_word(dev, exppos + PCI_EXP_DEVCTL,
2095                                 PCI_EXP_DEVCTL_BCR_FLR);
2096         mdelay(100);
2097
2098         pci_unblock_user_cfg_access(dev);
2099         return 0;
2100 }
2101
2102 static int __pci_af_flr(struct pci_dev *dev, int probe)
2103 {
2104         int cappos = pci_find_capability(dev, PCI_CAP_ID_AF);
2105         u8 status;
2106         u8 cap;
2107
2108         if (!cappos)
2109                 return -ENOTTY;
2110         pci_read_config_byte(dev, cappos + PCI_AF_CAP, &cap);
2111         if (!(cap & PCI_AF_CAP_TP) || !(cap & PCI_AF_CAP_FLR))
2112                 return -ENOTTY;
2113
2114         if (probe)
2115                 return 0;
2116
2117         pci_block_user_cfg_access(dev);
2118
2119         /* Wait for Transaction Pending bit clean */
2120         pci_read_config_byte(dev, cappos + PCI_AF_STATUS, &status);
2121         if (!(status & PCI_AF_STATUS_TP))
2122                 goto transaction_done;
2123
2124         msleep(100);
2125         pci_read_config_byte(dev, cappos + PCI_AF_STATUS, &status);
2126         if (!(status & PCI_AF_STATUS_TP))
2127                 goto transaction_done;
2128
2129         dev_info(&dev->dev, "Busy after 100ms while trying to"
2130                         " reset; sleeping for 1 second\n");
2131         ssleep(1);
2132         pci_read_config_byte(dev, cappos + PCI_AF_STATUS, &status);
2133         if (status & PCI_AF_STATUS_TP)
2134                 dev_info(&dev->dev, "Still busy after 1s; "
2135                                 "proceeding with reset anyway\n");
2136
2137 transaction_done:
2138         pci_write_config_byte(dev, cappos + PCI_AF_CTRL, PCI_AF_CTRL_FLR);
2139         mdelay(100);
2140
2141         pci_unblock_user_cfg_access(dev);
2142         return 0;
2143 }
2144
2145 static int __pci_reset_function(struct pci_dev *pdev, int probe)
2146 {
2147         int res;
2148
2149         res = __pcie_flr(pdev, probe);
2150         if (res != -ENOTTY)
2151                 return res;
2152
2153         res = __pci_af_flr(pdev, probe);
2154         if (res != -ENOTTY)
2155                 return res;
2156
2157         return res;
2158 }
2159
2160 /**
2161  * pci_execute_reset_function() - Reset a PCI device function
2162  * @dev: Device function to reset
2163  *
2164  * Some devices allow an individual function to be reset without affecting
2165  * other functions in the same device.  The PCI device must be responsive
2166  * to PCI config space in order to use this function.
2167  *
2168  * The device function is presumed to be unused when this function is called.
2169  * Resetting the device will make the contents of PCI configuration space
2170  * random, so any caller of this must be prepared to reinitialise the
2171  * device including MSI, bus mastering, BARs, decoding IO and memory spaces,
2172  * etc.
2173  *
2174  * Returns 0 if the device function was successfully reset or -ENOTTY if the
2175  * device doesn't support resetting a single function.
2176  */
2177 int pci_execute_reset_function(struct pci_dev *dev)
2178 {
2179         return __pci_reset_function(dev, 0);
2180 }
2181 EXPORT_SYMBOL_GPL(pci_execute_reset_function);
2182
2183 /**
2184  * pci_reset_function() - quiesce and reset a PCI device function
2185  * @dev: Device function to reset
2186  *
2187  * Some devices allow an individual function to be reset without affecting
2188  * other functions in the same device.  The PCI device must be responsive
2189  * to PCI config space in order to use this function.
2190  *
2191  * This function does not just reset the PCI portion of a device, but
2192  * clears all the state associated with the device.  This function differs
2193  * from pci_execute_reset_function in that it saves and restores device state
2194  * over the reset.
2195  *
2196  * Returns 0 if the device function was successfully reset or -ENOTTY if the
2197  * device doesn't support resetting a single function.
2198  */
2199 int pci_reset_function(struct pci_dev *dev)
2200 {
2201         int r = __pci_reset_function(dev, 1);
2202
2203         if (r < 0)
2204                 return r;
2205
2206         if (!dev->msi_enabled && !dev->msix_enabled && dev->irq != 0)
2207                 disable_irq(dev->irq);
2208         pci_save_state(dev);
2209
2210         pci_write_config_word(dev, PCI_COMMAND, PCI_COMMAND_INTX_DISABLE);
2211
2212         r = pci_execute_reset_function(dev);
2213
2214         pci_restore_state(dev);
2215         if (!dev->msi_enabled && !dev->msix_enabled && dev->irq != 0)
2216                 enable_irq(dev->irq);
2217
2218         return r;
2219 }
2220 EXPORT_SYMBOL_GPL(pci_reset_function);
2221
2222 /**
2223  * pcix_get_max_mmrbc - get PCI-X maximum designed memory read byte count
2224  * @dev: PCI device to query
2225  *
2226  * Returns mmrbc: maximum designed memory read count in bytes
2227  *    or appropriate error value.
2228  */
2229 int pcix_get_max_mmrbc(struct pci_dev *dev)
2230 {
2231         int err, cap;
2232         u32 stat;
2233
2234         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2235         if (!cap)
2236                 return -EINVAL;
2237
2238         err = pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat);
2239         if (err)
2240                 return -EINVAL;
2241
2242         return (stat & PCI_X_STATUS_MAX_READ) >> 12;
2243 }
2244 EXPORT_SYMBOL(pcix_get_max_mmrbc);
2245
2246 /**
2247  * pcix_get_mmrbc - get PCI-X maximum memory read byte count
2248  * @dev: PCI device to query
2249  *
2250  * Returns mmrbc: maximum memory read count in bytes
2251  *    or appropriate error value.
2252  */
2253 int pcix_get_mmrbc(struct pci_dev *dev)
2254 {
2255         int ret, cap;
2256         u32 cmd;
2257
2258         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2259         if (!cap)
2260                 return -EINVAL;
2261
2262         ret = pci_read_config_dword(dev, cap + PCI_X_CMD, &cmd);
2263         if (!ret)
2264                 ret = 512 << ((cmd & PCI_X_CMD_MAX_READ) >> 2);
2265
2266         return ret;
2267 }
2268 EXPORT_SYMBOL(pcix_get_mmrbc);
2269
2270 /**
2271  * pcix_set_mmrbc - set PCI-X maximum memory read byte count
2272  * @dev: PCI device to query
2273  * @mmrbc: maximum memory read count in bytes
2274  *    valid values are 512, 1024, 2048, 4096
2275  *
2276  * If possible sets maximum memory read byte count, some bridges have erratas
2277  * that prevent this.
2278  */
2279 int pcix_set_mmrbc(struct pci_dev *dev, int mmrbc)
2280 {
2281         int cap, err = -EINVAL;
2282         u32 stat, cmd, v, o;
2283
2284         if (mmrbc < 512 || mmrbc > 4096 || !is_power_of_2(mmrbc))
2285                 goto out;
2286
2287         v = ffs(mmrbc) - 10;
2288
2289         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2290         if (!cap)
2291                 goto out;
2292
2293         err = pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat);
2294         if (err)
2295                 goto out;
2296
2297         if (v > (stat & PCI_X_STATUS_MAX_READ) >> 21)
2298                 return -E2BIG;
2299
2300         err = pci_read_config_dword(dev, cap + PCI_X_CMD, &cmd);
2301         if (err)
2302                 goto out;
2303
2304         o = (cmd & PCI_X_CMD_MAX_READ) >> 2;
2305         if (o != v) {
2306                 if (v > o && dev->bus &&
2307                    (dev->bus->bus_flags & PCI_BUS_FLAGS_NO_MMRBC))
2308                         return -EIO;
2309
2310                 cmd &= ~PCI_X_CMD_MAX_READ;
2311                 cmd |= v << 2;
2312                 err = pci_write_config_dword(dev, cap + PCI_X_CMD, cmd);
2313         }
2314 out:
2315         return err;
2316 }
2317 EXPORT_SYMBOL(pcix_set_mmrbc);
2318
2319 /**
2320  * pcie_get_readrq - get PCI Express read request size
2321  * @dev: PCI device to query
2322  *
2323  * Returns maximum memory read request in bytes
2324  *    or appropriate error value.
2325  */
2326 int pcie_get_readrq(struct pci_dev *dev)
2327 {
2328         int ret, cap;
2329         u16 ctl;
2330
2331         cap = pci_find_capability(dev, PCI_CAP_ID_EXP);
2332         if (!cap)
2333                 return -EINVAL;
2334
2335         ret = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
2336         if (!ret)
2337         ret = 128 << ((ctl & PCI_EXP_DEVCTL_READRQ) >> 12);
2338
2339         return ret;
2340 }
2341 EXPORT_SYMBOL(pcie_get_readrq);
2342
2343 /**
2344  * pcie_set_readrq - set PCI Express maximum memory read request
2345  * @dev: PCI device to query
2346  * @rq: maximum memory read count in bytes
2347  *    valid values are 128, 256, 512, 1024, 2048, 4096
2348  *
2349  * If possible sets maximum read byte count
2350  */
2351 int pcie_set_readrq(struct pci_dev *dev, int rq)
2352 {
2353         int cap, err = -EINVAL;
2354         u16 ctl, v;
2355
2356         if (rq < 128 || rq > 4096 || !is_power_of_2(rq))
2357                 goto out;
2358
2359         v = (ffs(rq) - 8) << 12;
2360
2361         cap = pci_find_capability(dev, PCI_CAP_ID_EXP);
2362         if (!cap)
2363                 goto out;
2364
2365         err = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
2366         if (err)
2367                 goto out;
2368
2369         if ((ctl & PCI_EXP_DEVCTL_READRQ) != v) {
2370                 ctl &= ~PCI_EXP_DEVCTL_READRQ;
2371                 ctl |= v;
2372                 err = pci_write_config_dword(dev, cap + PCI_EXP_DEVCTL, ctl);
2373         }
2374
2375 out:
2376         return err;
2377 }
2378 EXPORT_SYMBOL(pcie_set_readrq);
2379
2380 /**
2381  * pci_select_bars - Make BAR mask from the type of resource
2382  * @dev: the PCI device for which BAR mask is made
2383  * @flags: resource type mask to be selected
2384  *
2385  * This helper routine makes bar mask from the type of resource.
2386  */
2387 int pci_select_bars(struct pci_dev *dev, unsigned long flags)
2388 {
2389         int i, bars = 0;
2390         for (i = 0; i < PCI_NUM_RESOURCES; i++)
2391                 if (pci_resource_flags(dev, i) & flags)
2392                         bars |= (1 << i);
2393         return bars;
2394 }
2395
2396 /**
2397  * pci_resource_bar - get position of the BAR associated with a resource
2398  * @dev: the PCI device
2399  * @resno: the resource number
2400  * @type: the BAR type to be filled in
2401  *
2402  * Returns BAR position in config space, or 0 if the BAR is invalid.
2403  */
2404 int pci_resource_bar(struct pci_dev *dev, int resno, enum pci_bar_type *type)
2405 {
2406         int reg;
2407
2408         if (resno < PCI_ROM_RESOURCE) {
2409                 *type = pci_bar_unknown;
2410                 return PCI_BASE_ADDRESS_0 + 4 * resno;
2411         } else if (resno == PCI_ROM_RESOURCE) {
2412                 *type = pci_bar_mem32;
2413                 return dev->rom_base_reg;
2414         } else if (resno < PCI_BRIDGE_RESOURCES) {
2415                 /* device specific resource */
2416                 reg = pci_iov_resource_bar(dev, resno, type);
2417                 if (reg)
2418                         return reg;
2419         }
2420
2421         dev_err(&dev->dev, "BAR: invalid resource #%d\n", resno);
2422         return 0;
2423 }
2424
2425 #define RESOURCE_ALIGNMENT_PARAM_SIZE COMMAND_LINE_SIZE
2426 static char resource_alignment_param[RESOURCE_ALIGNMENT_PARAM_SIZE] = {0};
2427 spinlock_t resource_alignment_lock = SPIN_LOCK_UNLOCKED;
2428
2429 /**
2430  * pci_specified_resource_alignment - get resource alignment specified by user.
2431  * @dev: the PCI device to get
2432  *
2433  * RETURNS: Resource alignment if it is specified.
2434  *          Zero if it is not specified.
2435  */
2436 resource_size_t pci_specified_resource_alignment(struct pci_dev *dev)
2437 {
2438         int seg, bus, slot, func, align_order, count;
2439         resource_size_t align = 0;
2440         char *p;
2441
2442         spin_lock(&resource_alignment_lock);
2443         p = resource_alignment_param;
2444         while (*p) {
2445                 count = 0;
2446                 if (sscanf(p, "%d%n", &align_order, &count) == 1 &&
2447                                                         p[count] == '@') {
2448                         p += count + 1;
2449                 } else {
2450                         align_order = -1;
2451                 }
2452                 if (sscanf(p, "%x:%x:%x.%x%n",
2453                         &seg, &bus, &slot, &func, &count) != 4) {
2454                         seg = 0;
2455                         if (sscanf(p, "%x:%x.%x%n",
2456                                         &bus, &slot, &func, &count) != 3) {
2457                                 /* Invalid format */
2458                                 printk(KERN_ERR "PCI: Can't parse resource_alignment parameter: %s\n",
2459                                         p);
2460                                 break;
2461                         }
2462                 }
2463                 p += count;
2464                 if (seg == pci_domain_nr(dev->bus) &&
2465                         bus == dev->bus->number &&
2466                         slot == PCI_SLOT(dev->devfn) &&
2467                         func == PCI_FUNC(dev->devfn)) {
2468                         if (align_order == -1) {
2469                                 align = PAGE_SIZE;
2470                         } else {
2471                                 align = 1 << align_order;
2472                         }
2473                         /* Found */
2474                         break;
2475                 }
2476                 if (*p != ';' && *p != ',') {
2477                         /* End of param or invalid format */
2478                         break;
2479                 }
2480                 p++;
2481         }
2482         spin_unlock(&resource_alignment_lock);
2483         return align;
2484 }
2485
2486 /**
2487  * pci_is_reassigndev - check if specified PCI is target device to reassign
2488  * @dev: the PCI device to check
2489  *
2490  * RETURNS: non-zero for PCI device is a target device to reassign,
2491  *          or zero is not.
2492  */
2493 int pci_is_reassigndev(struct pci_dev *dev)
2494 {
2495         return (pci_specified_resource_alignment(dev) != 0);
2496 }
2497
2498 ssize_t pci_set_resource_alignment_param(const char *buf, size_t count)
2499 {
2500         if (count > RESOURCE_ALIGNMENT_PARAM_SIZE - 1)
2501                 count = RESOURCE_ALIGNMENT_PARAM_SIZE - 1;
2502         spin_lock(&resource_alignment_lock);
2503         strncpy(resource_alignment_param, buf, count);
2504         resource_alignment_param[count] = '\0';
2505         spin_unlock(&resource_alignment_lock);
2506         return count;
2507 }
2508
2509 ssize_t pci_get_resource_alignment_param(char *buf, size_t size)
2510 {
2511         size_t count;
2512         spin_lock(&resource_alignment_lock);
2513         count = snprintf(buf, size, "%s", resource_alignment_param);
2514         spin_unlock(&resource_alignment_lock);
2515         return count;
2516 }
2517
2518 static ssize_t pci_resource_alignment_show(struct bus_type *bus, char *buf)
2519 {
2520         return pci_get_resource_alignment_param(buf, PAGE_SIZE);
2521 }
2522
2523 static ssize_t pci_resource_alignment_store(struct bus_type *bus,
2524                                         const char *buf, size_t count)
2525 {
2526         return pci_set_resource_alignment_param(buf, count);
2527 }
2528
2529 BUS_ATTR(resource_alignment, 0644, pci_resource_alignment_show,
2530                                         pci_resource_alignment_store);
2531
2532 static int __init pci_resource_alignment_sysfs_init(void)
2533 {
2534         return bus_create_file(&pci_bus_type,
2535                                         &bus_attr_resource_alignment);
2536 }
2537
2538 late_initcall(pci_resource_alignment_sysfs_init);
2539
2540 static void __devinit pci_no_domains(void)
2541 {
2542 #ifdef CONFIG_PCI_DOMAINS
2543         pci_domains_supported = 0;
2544 #endif
2545 }
2546
2547 /**
2548  * pci_ext_cfg_enabled - can we access extended PCI config space?
2549  * @dev: The PCI device of the root bridge.
2550  *
2551  * Returns 1 if we can access PCI extended config space (offsets
2552  * greater than 0xff). This is the default implementation. Architecture
2553  * implementations can override this.
2554  */
2555 int __attribute__ ((weak)) pci_ext_cfg_avail(struct pci_dev *dev)
2556 {
2557         return 1;
2558 }
2559
2560 static int __devinit pci_init(void)
2561 {
2562         struct pci_dev *dev = NULL;
2563
2564         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
2565                 pci_fixup_device(pci_fixup_final, dev);
2566         }
2567
2568         return 0;
2569 }
2570
2571 static int __init pci_setup(char *str)
2572 {
2573         while (str) {
2574                 char *k = strchr(str, ',');
2575                 if (k)
2576                         *k++ = 0;
2577                 if (*str && (str = pcibios_setup(str)) && *str) {
2578                         if (!strcmp(str, "nomsi")) {
2579                                 pci_no_msi();
2580                         } else if (!strcmp(str, "noaer")) {
2581                                 pci_no_aer();
2582                         } else if (!strcmp(str, "nodomains")) {
2583                                 pci_no_domains();
2584                         } else if (!strncmp(str, "cbiosize=", 9)) {
2585                                 pci_cardbus_io_size = memparse(str + 9, &str);
2586                         } else if (!strncmp(str, "cbmemsize=", 10)) {
2587                                 pci_cardbus_mem_size = memparse(str + 10, &str);
2588                         } else if (!strncmp(str, "resource_alignment=", 19)) {
2589                                 pci_set_resource_alignment_param(str + 19,
2590                                                         strlen(str + 19));
2591                         } else if (!strncmp(str, "ecrc=", 5)) {
2592                                 pcie_ecrc_get_policy(str + 5);
2593                         } else {
2594                                 printk(KERN_ERR "PCI: Unknown option `%s'\n",
2595                                                 str);
2596                         }
2597                 }
2598                 str = k;
2599         }
2600         return 0;
2601 }
2602 early_param("pci", pci_setup);
2603
2604 device_initcall(pci_init);
2605
2606 EXPORT_SYMBOL(pci_reenable_device);
2607 EXPORT_SYMBOL(pci_enable_device_io);
2608 EXPORT_SYMBOL(pci_enable_device_mem);
2609 EXPORT_SYMBOL(pci_enable_device);
2610 EXPORT_SYMBOL(pcim_enable_device);
2611 EXPORT_SYMBOL(pcim_pin_device);
2612 EXPORT_SYMBOL(pci_disable_device);
2613 EXPORT_SYMBOL(pci_find_capability);
2614 EXPORT_SYMBOL(pci_bus_find_capability);
2615 EXPORT_SYMBOL(pci_release_regions);
2616 EXPORT_SYMBOL(pci_request_regions);
2617 EXPORT_SYMBOL(pci_request_regions_exclusive);
2618 EXPORT_SYMBOL(pci_release_region);
2619 EXPORT_SYMBOL(pci_request_region);
2620 EXPORT_SYMBOL(pci_request_region_exclusive);
2621 EXPORT_SYMBOL(pci_release_selected_regions);
2622 EXPORT_SYMBOL(pci_request_selected_regions);
2623 EXPORT_SYMBOL(pci_request_selected_regions_exclusive);
2624 EXPORT_SYMBOL(pci_set_master);
2625 EXPORT_SYMBOL(pci_clear_master);
2626 EXPORT_SYMBOL(pci_set_mwi);
2627 EXPORT_SYMBOL(pci_try_set_mwi);
2628 EXPORT_SYMBOL(pci_clear_mwi);
2629 EXPORT_SYMBOL_GPL(pci_intx);
2630 EXPORT_SYMBOL(pci_set_dma_mask);
2631 EXPORT_SYMBOL(pci_set_consistent_dma_mask);
2632 EXPORT_SYMBOL(pci_assign_resource);
2633 EXPORT_SYMBOL(pci_find_parent_resource);
2634 EXPORT_SYMBOL(pci_select_bars);
2635
2636 EXPORT_SYMBOL(pci_set_power_state);
2637 EXPORT_SYMBOL(pci_save_state);
2638 EXPORT_SYMBOL(pci_restore_state);
2639 EXPORT_SYMBOL(pci_pme_capable);
2640 EXPORT_SYMBOL(pci_pme_active);
2641 EXPORT_SYMBOL(pci_enable_wake);
2642 EXPORT_SYMBOL(pci_wake_from_d3);
2643 EXPORT_SYMBOL(pci_target_state);
2644 EXPORT_SYMBOL(pci_prepare_to_sleep);
2645 EXPORT_SYMBOL(pci_back_from_sleep);
2646 EXPORT_SYMBOL_GPL(pci_set_pcie_reset_state);
2647