PCI: make pci_restore_state return void
[linux-2.6.git] / drivers / pci / pci.c
1 /*
2  *      PCI Bus Services, see include/linux/pci.h for further explanation.
3  *
4  *      Copyright 1993 -- 1997 Drew Eckhardt, Frederic Potter,
5  *      David Mosberger-Tang
6  *
7  *      Copyright 1997 -- 2000 Martin Mares <mj@ucw.cz>
8  */
9
10 #include <linux/kernel.h>
11 #include <linux/delay.h>
12 #include <linux/init.h>
13 #include <linux/pci.h>
14 #include <linux/pm.h>
15 #include <linux/slab.h>
16 #include <linux/module.h>
17 #include <linux/spinlock.h>
18 #include <linux/string.h>
19 #include <linux/log2.h>
20 #include <linux/pci-aspm.h>
21 #include <linux/pm_wakeup.h>
22 #include <linux/interrupt.h>
23 #include <linux/device.h>
24 #include <linux/pm_runtime.h>
25 #include <asm/setup.h>
26 #include "pci.h"
27
28 const char *pci_power_names[] = {
29         "error", "D0", "D1", "D2", "D3hot", "D3cold", "unknown",
30 };
31 EXPORT_SYMBOL_GPL(pci_power_names);
32
33 int isa_dma_bridge_buggy;
34 EXPORT_SYMBOL(isa_dma_bridge_buggy);
35
36 int pci_pci_problems;
37 EXPORT_SYMBOL(pci_pci_problems);
38
39 unsigned int pci_pm_d3_delay;
40
41 static void pci_pme_list_scan(struct work_struct *work);
42
43 static LIST_HEAD(pci_pme_list);
44 static DEFINE_MUTEX(pci_pme_list_mutex);
45 static DECLARE_DELAYED_WORK(pci_pme_work, pci_pme_list_scan);
46
47 struct pci_pme_device {
48         struct list_head list;
49         struct pci_dev *dev;
50 };
51
52 #define PME_TIMEOUT 1000 /* How long between PME checks */
53
54 static void pci_dev_d3_sleep(struct pci_dev *dev)
55 {
56         unsigned int delay = dev->d3_delay;
57
58         if (delay < pci_pm_d3_delay)
59                 delay = pci_pm_d3_delay;
60
61         msleep(delay);
62 }
63
64 #ifdef CONFIG_PCI_DOMAINS
65 int pci_domains_supported = 1;
66 #endif
67
68 #define DEFAULT_CARDBUS_IO_SIZE         (256)
69 #define DEFAULT_CARDBUS_MEM_SIZE        (64*1024*1024)
70 /* pci=cbmemsize=nnM,cbiosize=nn can override this */
71 unsigned long pci_cardbus_io_size = DEFAULT_CARDBUS_IO_SIZE;
72 unsigned long pci_cardbus_mem_size = DEFAULT_CARDBUS_MEM_SIZE;
73
74 #define DEFAULT_HOTPLUG_IO_SIZE         (256)
75 #define DEFAULT_HOTPLUG_MEM_SIZE        (2*1024*1024)
76 /* pci=hpmemsize=nnM,hpiosize=nn can override this */
77 unsigned long pci_hotplug_io_size  = DEFAULT_HOTPLUG_IO_SIZE;
78 unsigned long pci_hotplug_mem_size = DEFAULT_HOTPLUG_MEM_SIZE;
79
80 /*
81  * The default CLS is used if arch didn't set CLS explicitly and not
82  * all pci devices agree on the same value.  Arch can override either
83  * the dfl or actual value as it sees fit.  Don't forget this is
84  * measured in 32-bit words, not bytes.
85  */
86 u8 pci_dfl_cache_line_size __devinitdata = L1_CACHE_BYTES >> 2;
87 u8 pci_cache_line_size;
88
89 /**
90  * pci_bus_max_busnr - returns maximum PCI bus number of given bus' children
91  * @bus: pointer to PCI bus structure to search
92  *
93  * Given a PCI bus, returns the highest PCI bus number present in the set
94  * including the given PCI bus and its list of child PCI buses.
95  */
96 unsigned char pci_bus_max_busnr(struct pci_bus* bus)
97 {
98         struct list_head *tmp;
99         unsigned char max, n;
100
101         max = bus->subordinate;
102         list_for_each(tmp, &bus->children) {
103                 n = pci_bus_max_busnr(pci_bus_b(tmp));
104                 if(n > max)
105                         max = n;
106         }
107         return max;
108 }
109 EXPORT_SYMBOL_GPL(pci_bus_max_busnr);
110
111 #ifdef CONFIG_HAS_IOMEM
112 void __iomem *pci_ioremap_bar(struct pci_dev *pdev, int bar)
113 {
114         /*
115          * Make sure the BAR is actually a memory resource, not an IO resource
116          */
117         if (!(pci_resource_flags(pdev, bar) & IORESOURCE_MEM)) {
118                 WARN_ON(1);
119                 return NULL;
120         }
121         return ioremap_nocache(pci_resource_start(pdev, bar),
122                                      pci_resource_len(pdev, bar));
123 }
124 EXPORT_SYMBOL_GPL(pci_ioremap_bar);
125 #endif
126
127 #if 0
128 /**
129  * pci_max_busnr - returns maximum PCI bus number
130  *
131  * Returns the highest PCI bus number present in the system global list of
132  * PCI buses.
133  */
134 unsigned char __devinit
135 pci_max_busnr(void)
136 {
137         struct pci_bus *bus = NULL;
138         unsigned char max, n;
139
140         max = 0;
141         while ((bus = pci_find_next_bus(bus)) != NULL) {
142                 n = pci_bus_max_busnr(bus);
143                 if(n > max)
144                         max = n;
145         }
146         return max;
147 }
148
149 #endif  /*  0  */
150
151 #define PCI_FIND_CAP_TTL        48
152
153 static int __pci_find_next_cap_ttl(struct pci_bus *bus, unsigned int devfn,
154                                    u8 pos, int cap, int *ttl)
155 {
156         u8 id;
157
158         while ((*ttl)--) {
159                 pci_bus_read_config_byte(bus, devfn, pos, &pos);
160                 if (pos < 0x40)
161                         break;
162                 pos &= ~3;
163                 pci_bus_read_config_byte(bus, devfn, pos + PCI_CAP_LIST_ID,
164                                          &id);
165                 if (id == 0xff)
166                         break;
167                 if (id == cap)
168                         return pos;
169                 pos += PCI_CAP_LIST_NEXT;
170         }
171         return 0;
172 }
173
174 static int __pci_find_next_cap(struct pci_bus *bus, unsigned int devfn,
175                                u8 pos, int cap)
176 {
177         int ttl = PCI_FIND_CAP_TTL;
178
179         return __pci_find_next_cap_ttl(bus, devfn, pos, cap, &ttl);
180 }
181
182 int pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap)
183 {
184         return __pci_find_next_cap(dev->bus, dev->devfn,
185                                    pos + PCI_CAP_LIST_NEXT, cap);
186 }
187 EXPORT_SYMBOL_GPL(pci_find_next_capability);
188
189 static int __pci_bus_find_cap_start(struct pci_bus *bus,
190                                     unsigned int devfn, u8 hdr_type)
191 {
192         u16 status;
193
194         pci_bus_read_config_word(bus, devfn, PCI_STATUS, &status);
195         if (!(status & PCI_STATUS_CAP_LIST))
196                 return 0;
197
198         switch (hdr_type) {
199         case PCI_HEADER_TYPE_NORMAL:
200         case PCI_HEADER_TYPE_BRIDGE:
201                 return PCI_CAPABILITY_LIST;
202         case PCI_HEADER_TYPE_CARDBUS:
203                 return PCI_CB_CAPABILITY_LIST;
204         default:
205                 return 0;
206         }
207
208         return 0;
209 }
210
211 /**
212  * pci_find_capability - query for devices' capabilities 
213  * @dev: PCI device to query
214  * @cap: capability code
215  *
216  * Tell if a device supports a given PCI capability.
217  * Returns the address of the requested capability structure within the
218  * device's PCI configuration space or 0 in case the device does not
219  * support it.  Possible values for @cap:
220  *
221  *  %PCI_CAP_ID_PM           Power Management 
222  *  %PCI_CAP_ID_AGP          Accelerated Graphics Port 
223  *  %PCI_CAP_ID_VPD          Vital Product Data 
224  *  %PCI_CAP_ID_SLOTID       Slot Identification 
225  *  %PCI_CAP_ID_MSI          Message Signalled Interrupts
226  *  %PCI_CAP_ID_CHSWP        CompactPCI HotSwap 
227  *  %PCI_CAP_ID_PCIX         PCI-X
228  *  %PCI_CAP_ID_EXP          PCI Express
229  */
230 int pci_find_capability(struct pci_dev *dev, int cap)
231 {
232         int pos;
233
234         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
235         if (pos)
236                 pos = __pci_find_next_cap(dev->bus, dev->devfn, pos, cap);
237
238         return pos;
239 }
240
241 /**
242  * pci_bus_find_capability - query for devices' capabilities 
243  * @bus:   the PCI bus to query
244  * @devfn: PCI device to query
245  * @cap:   capability code
246  *
247  * Like pci_find_capability() but works for pci devices that do not have a
248  * pci_dev structure set up yet. 
249  *
250  * Returns the address of the requested capability structure within the
251  * device's PCI configuration space or 0 in case the device does not
252  * support it.
253  */
254 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap)
255 {
256         int pos;
257         u8 hdr_type;
258
259         pci_bus_read_config_byte(bus, devfn, PCI_HEADER_TYPE, &hdr_type);
260
261         pos = __pci_bus_find_cap_start(bus, devfn, hdr_type & 0x7f);
262         if (pos)
263                 pos = __pci_find_next_cap(bus, devfn, pos, cap);
264
265         return pos;
266 }
267
268 /**
269  * pci_find_ext_capability - Find an extended capability
270  * @dev: PCI device to query
271  * @cap: capability code
272  *
273  * Returns the address of the requested extended capability structure
274  * within the device's PCI configuration space or 0 if the device does
275  * not support it.  Possible values for @cap:
276  *
277  *  %PCI_EXT_CAP_ID_ERR         Advanced Error Reporting
278  *  %PCI_EXT_CAP_ID_VC          Virtual Channel
279  *  %PCI_EXT_CAP_ID_DSN         Device Serial Number
280  *  %PCI_EXT_CAP_ID_PWR         Power Budgeting
281  */
282 int pci_find_ext_capability(struct pci_dev *dev, int cap)
283 {
284         u32 header;
285         int ttl;
286         int pos = PCI_CFG_SPACE_SIZE;
287
288         /* minimum 8 bytes per capability */
289         ttl = (PCI_CFG_SPACE_EXP_SIZE - PCI_CFG_SPACE_SIZE) / 8;
290
291         if (dev->cfg_size <= PCI_CFG_SPACE_SIZE)
292                 return 0;
293
294         if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
295                 return 0;
296
297         /*
298          * If we have no capabilities, this is indicated by cap ID,
299          * cap version and next pointer all being 0.
300          */
301         if (header == 0)
302                 return 0;
303
304         while (ttl-- > 0) {
305                 if (PCI_EXT_CAP_ID(header) == cap)
306                         return pos;
307
308                 pos = PCI_EXT_CAP_NEXT(header);
309                 if (pos < PCI_CFG_SPACE_SIZE)
310                         break;
311
312                 if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
313                         break;
314         }
315
316         return 0;
317 }
318 EXPORT_SYMBOL_GPL(pci_find_ext_capability);
319
320 /**
321  * pci_bus_find_ext_capability - find an extended capability
322  * @bus:   the PCI bus to query
323  * @devfn: PCI device to query
324  * @cap:   capability code
325  *
326  * Like pci_find_ext_capability() but works for pci devices that do not have a
327  * pci_dev structure set up yet.
328  *
329  * Returns the address of the requested capability structure within the
330  * device's PCI configuration space or 0 in case the device does not
331  * support it.
332  */
333 int pci_bus_find_ext_capability(struct pci_bus *bus, unsigned int devfn,
334                                 int cap)
335 {
336         u32 header;
337         int ttl;
338         int pos = PCI_CFG_SPACE_SIZE;
339
340         /* minimum 8 bytes per capability */
341         ttl = (PCI_CFG_SPACE_EXP_SIZE - PCI_CFG_SPACE_SIZE) / 8;
342
343         if (!pci_bus_read_config_dword(bus, devfn, pos, &header))
344                 return 0;
345         if (header == 0xffffffff || header == 0)
346                 return 0;
347
348         while (ttl-- > 0) {
349                 if (PCI_EXT_CAP_ID(header) == cap)
350                         return pos;
351
352                 pos = PCI_EXT_CAP_NEXT(header);
353                 if (pos < PCI_CFG_SPACE_SIZE)
354                         break;
355
356                 if (!pci_bus_read_config_dword(bus, devfn, pos, &header))
357                         break;
358         }
359
360         return 0;
361 }
362
363 static int __pci_find_next_ht_cap(struct pci_dev *dev, int pos, int ht_cap)
364 {
365         int rc, ttl = PCI_FIND_CAP_TTL;
366         u8 cap, mask;
367
368         if (ht_cap == HT_CAPTYPE_SLAVE || ht_cap == HT_CAPTYPE_HOST)
369                 mask = HT_3BIT_CAP_MASK;
370         else
371                 mask = HT_5BIT_CAP_MASK;
372
373         pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn, pos,
374                                       PCI_CAP_ID_HT, &ttl);
375         while (pos) {
376                 rc = pci_read_config_byte(dev, pos + 3, &cap);
377                 if (rc != PCIBIOS_SUCCESSFUL)
378                         return 0;
379
380                 if ((cap & mask) == ht_cap)
381                         return pos;
382
383                 pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn,
384                                               pos + PCI_CAP_LIST_NEXT,
385                                               PCI_CAP_ID_HT, &ttl);
386         }
387
388         return 0;
389 }
390 /**
391  * pci_find_next_ht_capability - query a device's Hypertransport capabilities
392  * @dev: PCI device to query
393  * @pos: Position from which to continue searching
394  * @ht_cap: Hypertransport capability code
395  *
396  * To be used in conjunction with pci_find_ht_capability() to search for
397  * all capabilities matching @ht_cap. @pos should always be a value returned
398  * from pci_find_ht_capability().
399  *
400  * NB. To be 100% safe against broken PCI devices, the caller should take
401  * steps to avoid an infinite loop.
402  */
403 int pci_find_next_ht_capability(struct pci_dev *dev, int pos, int ht_cap)
404 {
405         return __pci_find_next_ht_cap(dev, pos + PCI_CAP_LIST_NEXT, ht_cap);
406 }
407 EXPORT_SYMBOL_GPL(pci_find_next_ht_capability);
408
409 /**
410  * pci_find_ht_capability - query a device's Hypertransport capabilities
411  * @dev: PCI device to query
412  * @ht_cap: Hypertransport capability code
413  *
414  * Tell if a device supports a given Hypertransport capability.
415  * Returns an address within the device's PCI configuration space
416  * or 0 in case the device does not support the request capability.
417  * The address points to the PCI capability, of type PCI_CAP_ID_HT,
418  * which has a Hypertransport capability matching @ht_cap.
419  */
420 int pci_find_ht_capability(struct pci_dev *dev, int ht_cap)
421 {
422         int pos;
423
424         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
425         if (pos)
426                 pos = __pci_find_next_ht_cap(dev, pos, ht_cap);
427
428         return pos;
429 }
430 EXPORT_SYMBOL_GPL(pci_find_ht_capability);
431
432 /**
433  * pci_find_parent_resource - return resource region of parent bus of given region
434  * @dev: PCI device structure contains resources to be searched
435  * @res: child resource record for which parent is sought
436  *
437  *  For given resource region of given device, return the resource
438  *  region of parent bus the given region is contained in or where
439  *  it should be allocated from.
440  */
441 struct resource *
442 pci_find_parent_resource(const struct pci_dev *dev, struct resource *res)
443 {
444         const struct pci_bus *bus = dev->bus;
445         int i;
446         struct resource *best = NULL, *r;
447
448         pci_bus_for_each_resource(bus, r, i) {
449                 if (!r)
450                         continue;
451                 if (res->start && !(res->start >= r->start && res->end <= r->end))
452                         continue;       /* Not contained */
453                 if ((res->flags ^ r->flags) & (IORESOURCE_IO | IORESOURCE_MEM))
454                         continue;       /* Wrong type */
455                 if (!((res->flags ^ r->flags) & IORESOURCE_PREFETCH))
456                         return r;       /* Exact match */
457                 /* We can't insert a non-prefetch resource inside a prefetchable parent .. */
458                 if (r->flags & IORESOURCE_PREFETCH)
459                         continue;
460                 /* .. but we can put a prefetchable resource inside a non-prefetchable one */
461                 if (!best)
462                         best = r;
463         }
464         return best;
465 }
466
467 /**
468  * pci_restore_bars - restore a devices BAR values (e.g. after wake-up)
469  * @dev: PCI device to have its BARs restored
470  *
471  * Restore the BAR values for a given device, so as to make it
472  * accessible by its driver.
473  */
474 static void
475 pci_restore_bars(struct pci_dev *dev)
476 {
477         int i;
478
479         for (i = 0; i < PCI_BRIDGE_RESOURCES; i++)
480                 pci_update_resource(dev, i);
481 }
482
483 static struct pci_platform_pm_ops *pci_platform_pm;
484
485 int pci_set_platform_pm(struct pci_platform_pm_ops *ops)
486 {
487         if (!ops->is_manageable || !ops->set_state || !ops->choose_state
488             || !ops->sleep_wake || !ops->can_wakeup)
489                 return -EINVAL;
490         pci_platform_pm = ops;
491         return 0;
492 }
493
494 static inline bool platform_pci_power_manageable(struct pci_dev *dev)
495 {
496         return pci_platform_pm ? pci_platform_pm->is_manageable(dev) : false;
497 }
498
499 static inline int platform_pci_set_power_state(struct pci_dev *dev,
500                                                 pci_power_t t)
501 {
502         return pci_platform_pm ? pci_platform_pm->set_state(dev, t) : -ENOSYS;
503 }
504
505 static inline pci_power_t platform_pci_choose_state(struct pci_dev *dev)
506 {
507         return pci_platform_pm ?
508                         pci_platform_pm->choose_state(dev) : PCI_POWER_ERROR;
509 }
510
511 static inline bool platform_pci_can_wakeup(struct pci_dev *dev)
512 {
513         return pci_platform_pm ? pci_platform_pm->can_wakeup(dev) : false;
514 }
515
516 static inline int platform_pci_sleep_wake(struct pci_dev *dev, bool enable)
517 {
518         return pci_platform_pm ?
519                         pci_platform_pm->sleep_wake(dev, enable) : -ENODEV;
520 }
521
522 static inline int platform_pci_run_wake(struct pci_dev *dev, bool enable)
523 {
524         return pci_platform_pm ?
525                         pci_platform_pm->run_wake(dev, enable) : -ENODEV;
526 }
527
528 /**
529  * pci_raw_set_power_state - Use PCI PM registers to set the power state of
530  *                           given PCI device
531  * @dev: PCI device to handle.
532  * @state: PCI power state (D0, D1, D2, D3hot) to put the device into.
533  *
534  * RETURN VALUE:
535  * -EINVAL if the requested state is invalid.
536  * -EIO if device does not support PCI PM or its PM capabilities register has a
537  * wrong version, or device doesn't support the requested state.
538  * 0 if device already is in the requested state.
539  * 0 if device's power state has been successfully changed.
540  */
541 static int pci_raw_set_power_state(struct pci_dev *dev, pci_power_t state)
542 {
543         u16 pmcsr;
544         bool need_restore = false;
545
546         /* Check if we're already there */
547         if (dev->current_state == state)
548                 return 0;
549
550         if (!dev->pm_cap)
551                 return -EIO;
552
553         if (state < PCI_D0 || state > PCI_D3hot)
554                 return -EINVAL;
555
556         /* Validate current state:
557          * Can enter D0 from any state, but if we can only go deeper 
558          * to sleep if we're already in a low power state
559          */
560         if (state != PCI_D0 && dev->current_state <= PCI_D3cold
561             && dev->current_state > state) {
562                 dev_err(&dev->dev, "invalid power transition "
563                         "(from state %d to %d)\n", dev->current_state, state);
564                 return -EINVAL;
565         }
566
567         /* check if this device supports the desired state */
568         if ((state == PCI_D1 && !dev->d1_support)
569            || (state == PCI_D2 && !dev->d2_support))
570                 return -EIO;
571
572         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
573
574         /* If we're (effectively) in D3, force entire word to 0.
575          * This doesn't affect PME_Status, disables PME_En, and
576          * sets PowerState to 0.
577          */
578         switch (dev->current_state) {
579         case PCI_D0:
580         case PCI_D1:
581         case PCI_D2:
582                 pmcsr &= ~PCI_PM_CTRL_STATE_MASK;
583                 pmcsr |= state;
584                 break;
585         case PCI_D3hot:
586         case PCI_D3cold:
587         case PCI_UNKNOWN: /* Boot-up */
588                 if ((pmcsr & PCI_PM_CTRL_STATE_MASK) == PCI_D3hot
589                  && !(pmcsr & PCI_PM_CTRL_NO_SOFT_RESET))
590                         need_restore = true;
591                 /* Fall-through: force to D0 */
592         default:
593                 pmcsr = 0;
594                 break;
595         }
596
597         /* enter specified state */
598         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, pmcsr);
599
600         /* Mandatory power management transition delays */
601         /* see PCI PM 1.1 5.6.1 table 18 */
602         if (state == PCI_D3hot || dev->current_state == PCI_D3hot)
603                 pci_dev_d3_sleep(dev);
604         else if (state == PCI_D2 || dev->current_state == PCI_D2)
605                 udelay(PCI_PM_D2_DELAY);
606
607         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
608         dev->current_state = (pmcsr & PCI_PM_CTRL_STATE_MASK);
609         if (dev->current_state != state && printk_ratelimit())
610                 dev_info(&dev->dev, "Refused to change power state, "
611                         "currently in D%d\n", dev->current_state);
612
613         /* According to section 5.4.1 of the "PCI BUS POWER MANAGEMENT
614          * INTERFACE SPECIFICATION, REV. 1.2", a device transitioning
615          * from D3hot to D0 _may_ perform an internal reset, thereby
616          * going to "D0 Uninitialized" rather than "D0 Initialized".
617          * For example, at least some versions of the 3c905B and the
618          * 3c556B exhibit this behaviour.
619          *
620          * At least some laptop BIOSen (e.g. the Thinkpad T21) leave
621          * devices in a D3hot state at boot.  Consequently, we need to
622          * restore at least the BARs so that the device will be
623          * accessible to its driver.
624          */
625         if (need_restore)
626                 pci_restore_bars(dev);
627
628         if (dev->bus->self)
629                 pcie_aspm_pm_state_change(dev->bus->self);
630
631         return 0;
632 }
633
634 /**
635  * pci_update_current_state - Read PCI power state of given device from its
636  *                            PCI PM registers and cache it
637  * @dev: PCI device to handle.
638  * @state: State to cache in case the device doesn't have the PM capability
639  */
640 void pci_update_current_state(struct pci_dev *dev, pci_power_t state)
641 {
642         if (dev->pm_cap) {
643                 u16 pmcsr;
644
645                 pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
646                 dev->current_state = (pmcsr & PCI_PM_CTRL_STATE_MASK);
647         } else {
648                 dev->current_state = state;
649         }
650 }
651
652 /**
653  * pci_platform_power_transition - Use platform to change device power state
654  * @dev: PCI device to handle.
655  * @state: State to put the device into.
656  */
657 static int pci_platform_power_transition(struct pci_dev *dev, pci_power_t state)
658 {
659         int error;
660
661         if (platform_pci_power_manageable(dev)) {
662                 error = platform_pci_set_power_state(dev, state);
663                 if (!error)
664                         pci_update_current_state(dev, state);
665         } else {
666                 error = -ENODEV;
667                 /* Fall back to PCI_D0 if native PM is not supported */
668                 if (!dev->pm_cap)
669                         dev->current_state = PCI_D0;
670         }
671
672         return error;
673 }
674
675 /**
676  * __pci_start_power_transition - Start power transition of a PCI device
677  * @dev: PCI device to handle.
678  * @state: State to put the device into.
679  */
680 static void __pci_start_power_transition(struct pci_dev *dev, pci_power_t state)
681 {
682         if (state == PCI_D0)
683                 pci_platform_power_transition(dev, PCI_D0);
684 }
685
686 /**
687  * __pci_complete_power_transition - Complete power transition of a PCI device
688  * @dev: PCI device to handle.
689  * @state: State to put the device into.
690  *
691  * This function should not be called directly by device drivers.
692  */
693 int __pci_complete_power_transition(struct pci_dev *dev, pci_power_t state)
694 {
695         return state >= PCI_D0 ?
696                         pci_platform_power_transition(dev, state) : -EINVAL;
697 }
698 EXPORT_SYMBOL_GPL(__pci_complete_power_transition);
699
700 /**
701  * pci_set_power_state - Set the power state of a PCI device
702  * @dev: PCI device to handle.
703  * @state: PCI power state (D0, D1, D2, D3hot) to put the device into.
704  *
705  * Transition a device to a new power state, using the platform firmware and/or
706  * the device's PCI PM registers.
707  *
708  * RETURN VALUE:
709  * -EINVAL if the requested state is invalid.
710  * -EIO if device does not support PCI PM or its PM capabilities register has a
711  * wrong version, or device doesn't support the requested state.
712  * 0 if device already is in the requested state.
713  * 0 if device's power state has been successfully changed.
714  */
715 int pci_set_power_state(struct pci_dev *dev, pci_power_t state)
716 {
717         int error;
718
719         /* bound the state we're entering */
720         if (state > PCI_D3hot)
721                 state = PCI_D3hot;
722         else if (state < PCI_D0)
723                 state = PCI_D0;
724         else if ((state == PCI_D1 || state == PCI_D2) && pci_no_d1d2(dev))
725                 /*
726                  * If the device or the parent bridge do not support PCI PM,
727                  * ignore the request if we're doing anything other than putting
728                  * it into D0 (which would only happen on boot).
729                  */
730                 return 0;
731
732         __pci_start_power_transition(dev, state);
733
734         /* This device is quirked not to be put into D3, so
735            don't put it in D3 */
736         if (state == PCI_D3hot && (dev->dev_flags & PCI_DEV_FLAGS_NO_D3))
737                 return 0;
738
739         error = pci_raw_set_power_state(dev, state);
740
741         if (!__pci_complete_power_transition(dev, state))
742                 error = 0;
743
744         return error;
745 }
746
747 /**
748  * pci_choose_state - Choose the power state of a PCI device
749  * @dev: PCI device to be suspended
750  * @state: target sleep state for the whole system. This is the value
751  *      that is passed to suspend() function.
752  *
753  * Returns PCI power state suitable for given device and given system
754  * message.
755  */
756
757 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state)
758 {
759         pci_power_t ret;
760
761         if (!pci_find_capability(dev, PCI_CAP_ID_PM))
762                 return PCI_D0;
763
764         ret = platform_pci_choose_state(dev);
765         if (ret != PCI_POWER_ERROR)
766                 return ret;
767
768         switch (state.event) {
769         case PM_EVENT_ON:
770                 return PCI_D0;
771         case PM_EVENT_FREEZE:
772         case PM_EVENT_PRETHAW:
773                 /* REVISIT both freeze and pre-thaw "should" use D0 */
774         case PM_EVENT_SUSPEND:
775         case PM_EVENT_HIBERNATE:
776                 return PCI_D3hot;
777         default:
778                 dev_info(&dev->dev, "unrecognized suspend event %d\n",
779                          state.event);
780                 BUG();
781         }
782         return PCI_D0;
783 }
784
785 EXPORT_SYMBOL(pci_choose_state);
786
787 #define PCI_EXP_SAVE_REGS       7
788
789 #define pcie_cap_has_devctl(type, flags)        1
790 #define pcie_cap_has_lnkctl(type, flags)                \
791                 ((flags & PCI_EXP_FLAGS_VERS) > 1 ||    \
792                  (type == PCI_EXP_TYPE_ROOT_PORT ||     \
793                   type == PCI_EXP_TYPE_ENDPOINT ||      \
794                   type == PCI_EXP_TYPE_LEG_END))
795 #define pcie_cap_has_sltctl(type, flags)                \
796                 ((flags & PCI_EXP_FLAGS_VERS) > 1 ||    \
797                  ((type == PCI_EXP_TYPE_ROOT_PORT) ||   \
798                   (type == PCI_EXP_TYPE_DOWNSTREAM &&   \
799                    (flags & PCI_EXP_FLAGS_SLOT))))
800 #define pcie_cap_has_rtctl(type, flags)                 \
801                 ((flags & PCI_EXP_FLAGS_VERS) > 1 ||    \
802                  (type == PCI_EXP_TYPE_ROOT_PORT ||     \
803                   type == PCI_EXP_TYPE_RC_EC))
804 #define pcie_cap_has_devctl2(type, flags)               \
805                 ((flags & PCI_EXP_FLAGS_VERS) > 1)
806 #define pcie_cap_has_lnkctl2(type, flags)               \
807                 ((flags & PCI_EXP_FLAGS_VERS) > 1)
808 #define pcie_cap_has_sltctl2(type, flags)               \
809                 ((flags & PCI_EXP_FLAGS_VERS) > 1)
810
811 static int pci_save_pcie_state(struct pci_dev *dev)
812 {
813         int pos, i = 0;
814         struct pci_cap_saved_state *save_state;
815         u16 *cap;
816         u16 flags;
817
818         pos = pci_pcie_cap(dev);
819         if (!pos)
820                 return 0;
821
822         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
823         if (!save_state) {
824                 dev_err(&dev->dev, "buffer not found in %s\n", __func__);
825                 return -ENOMEM;
826         }
827         cap = (u16 *)&save_state->data[0];
828
829         pci_read_config_word(dev, pos + PCI_EXP_FLAGS, &flags);
830
831         if (pcie_cap_has_devctl(dev->pcie_type, flags))
832                 pci_read_config_word(dev, pos + PCI_EXP_DEVCTL, &cap[i++]);
833         if (pcie_cap_has_lnkctl(dev->pcie_type, flags))
834                 pci_read_config_word(dev, pos + PCI_EXP_LNKCTL, &cap[i++]);
835         if (pcie_cap_has_sltctl(dev->pcie_type, flags))
836                 pci_read_config_word(dev, pos + PCI_EXP_SLTCTL, &cap[i++]);
837         if (pcie_cap_has_rtctl(dev->pcie_type, flags))
838                 pci_read_config_word(dev, pos + PCI_EXP_RTCTL, &cap[i++]);
839         if (pcie_cap_has_devctl2(dev->pcie_type, flags))
840                 pci_read_config_word(dev, pos + PCI_EXP_DEVCTL2, &cap[i++]);
841         if (pcie_cap_has_lnkctl2(dev->pcie_type, flags))
842                 pci_read_config_word(dev, pos + PCI_EXP_LNKCTL2, &cap[i++]);
843         if (pcie_cap_has_sltctl2(dev->pcie_type, flags))
844                 pci_read_config_word(dev, pos + PCI_EXP_SLTCTL2, &cap[i++]);
845
846         return 0;
847 }
848
849 static void pci_restore_pcie_state(struct pci_dev *dev)
850 {
851         int i = 0, pos;
852         struct pci_cap_saved_state *save_state;
853         u16 *cap;
854         u16 flags;
855
856         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
857         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
858         if (!save_state || pos <= 0)
859                 return;
860         cap = (u16 *)&save_state->data[0];
861
862         pci_read_config_word(dev, pos + PCI_EXP_FLAGS, &flags);
863
864         if (pcie_cap_has_devctl(dev->pcie_type, flags))
865                 pci_write_config_word(dev, pos + PCI_EXP_DEVCTL, cap[i++]);
866         if (pcie_cap_has_lnkctl(dev->pcie_type, flags))
867                 pci_write_config_word(dev, pos + PCI_EXP_LNKCTL, cap[i++]);
868         if (pcie_cap_has_sltctl(dev->pcie_type, flags))
869                 pci_write_config_word(dev, pos + PCI_EXP_SLTCTL, cap[i++]);
870         if (pcie_cap_has_rtctl(dev->pcie_type, flags))
871                 pci_write_config_word(dev, pos + PCI_EXP_RTCTL, cap[i++]);
872         if (pcie_cap_has_devctl2(dev->pcie_type, flags))
873                 pci_write_config_word(dev, pos + PCI_EXP_DEVCTL2, cap[i++]);
874         if (pcie_cap_has_lnkctl2(dev->pcie_type, flags))
875                 pci_write_config_word(dev, pos + PCI_EXP_LNKCTL2, cap[i++]);
876         if (pcie_cap_has_sltctl2(dev->pcie_type, flags))
877                 pci_write_config_word(dev, pos + PCI_EXP_SLTCTL2, cap[i++]);
878 }
879
880
881 static int pci_save_pcix_state(struct pci_dev *dev)
882 {
883         int pos;
884         struct pci_cap_saved_state *save_state;
885
886         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
887         if (pos <= 0)
888                 return 0;
889
890         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
891         if (!save_state) {
892                 dev_err(&dev->dev, "buffer not found in %s\n", __func__);
893                 return -ENOMEM;
894         }
895
896         pci_read_config_word(dev, pos + PCI_X_CMD, (u16 *)save_state->data);
897
898         return 0;
899 }
900
901 static void pci_restore_pcix_state(struct pci_dev *dev)
902 {
903         int i = 0, pos;
904         struct pci_cap_saved_state *save_state;
905         u16 *cap;
906
907         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
908         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
909         if (!save_state || pos <= 0)
910                 return;
911         cap = (u16 *)&save_state->data[0];
912
913         pci_write_config_word(dev, pos + PCI_X_CMD, cap[i++]);
914 }
915
916
917 /**
918  * pci_save_state - save the PCI configuration space of a device before suspending
919  * @dev: - PCI device that we're dealing with
920  */
921 int
922 pci_save_state(struct pci_dev *dev)
923 {
924         int i;
925         /* XXX: 100% dword access ok here? */
926         for (i = 0; i < 16; i++)
927                 pci_read_config_dword(dev, i * 4, &dev->saved_config_space[i]);
928         dev->state_saved = true;
929         if ((i = pci_save_pcie_state(dev)) != 0)
930                 return i;
931         if ((i = pci_save_pcix_state(dev)) != 0)
932                 return i;
933         return 0;
934 }
935
936 /** 
937  * pci_restore_state - Restore the saved state of a PCI device
938  * @dev: - PCI device that we're dealing with
939  */
940 void pci_restore_state(struct pci_dev *dev)
941 {
942         int i;
943         u32 val;
944
945         if (!dev->state_saved)
946                 return;
947
948         /* PCI Express register must be restored first */
949         pci_restore_pcie_state(dev);
950
951         /*
952          * The Base Address register should be programmed before the command
953          * register(s)
954          */
955         for (i = 15; i >= 0; i--) {
956                 pci_read_config_dword(dev, i * 4, &val);
957                 if (val != dev->saved_config_space[i]) {
958                         dev_printk(KERN_DEBUG, &dev->dev, "restoring config "
959                                 "space at offset %#x (was %#x, writing %#x)\n",
960                                 i, val, (int)dev->saved_config_space[i]);
961                         pci_write_config_dword(dev,i * 4,
962                                 dev->saved_config_space[i]);
963                 }
964         }
965         pci_restore_pcix_state(dev);
966         pci_restore_msi_state(dev);
967         pci_restore_iov_state(dev);
968
969         dev->state_saved = false;
970 }
971
972 static int do_pci_enable_device(struct pci_dev *dev, int bars)
973 {
974         int err;
975
976         err = pci_set_power_state(dev, PCI_D0);
977         if (err < 0 && err != -EIO)
978                 return err;
979         err = pcibios_enable_device(dev, bars);
980         if (err < 0)
981                 return err;
982         pci_fixup_device(pci_fixup_enable, dev);
983
984         return 0;
985 }
986
987 /**
988  * pci_reenable_device - Resume abandoned device
989  * @dev: PCI device to be resumed
990  *
991  *  Note this function is a backend of pci_default_resume and is not supposed
992  *  to be called by normal code, write proper resume handler and use it instead.
993  */
994 int pci_reenable_device(struct pci_dev *dev)
995 {
996         if (pci_is_enabled(dev))
997                 return do_pci_enable_device(dev, (1 << PCI_NUM_RESOURCES) - 1);
998         return 0;
999 }
1000
1001 static int __pci_enable_device_flags(struct pci_dev *dev,
1002                                      resource_size_t flags)
1003 {
1004         int err;
1005         int i, bars = 0;
1006
1007         /*
1008          * Power state could be unknown at this point, either due to a fresh
1009          * boot or a device removal call.  So get the current power state
1010          * so that things like MSI message writing will behave as expected
1011          * (e.g. if the device really is in D0 at enable time).
1012          */
1013         if (dev->pm_cap) {
1014                 u16 pmcsr;
1015                 pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
1016                 dev->current_state = (pmcsr & PCI_PM_CTRL_STATE_MASK);
1017         }
1018
1019         if (atomic_add_return(1, &dev->enable_cnt) > 1)
1020                 return 0;               /* already enabled */
1021
1022         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
1023                 if (dev->resource[i].flags & flags)
1024                         bars |= (1 << i);
1025
1026         err = do_pci_enable_device(dev, bars);
1027         if (err < 0)
1028                 atomic_dec(&dev->enable_cnt);
1029         return err;
1030 }
1031
1032 /**
1033  * pci_enable_device_io - Initialize a device for use with IO space
1034  * @dev: PCI device to be initialized
1035  *
1036  *  Initialize device before it's used by a driver. Ask low-level code
1037  *  to enable I/O resources. Wake up the device if it was suspended.
1038  *  Beware, this function can fail.
1039  */
1040 int pci_enable_device_io(struct pci_dev *dev)
1041 {
1042         return __pci_enable_device_flags(dev, IORESOURCE_IO);
1043 }
1044
1045 /**
1046  * pci_enable_device_mem - Initialize a device for use with Memory space
1047  * @dev: PCI device to be initialized
1048  *
1049  *  Initialize device before it's used by a driver. Ask low-level code
1050  *  to enable Memory resources. Wake up the device if it was suspended.
1051  *  Beware, this function can fail.
1052  */
1053 int pci_enable_device_mem(struct pci_dev *dev)
1054 {
1055         return __pci_enable_device_flags(dev, IORESOURCE_MEM);
1056 }
1057
1058 /**
1059  * pci_enable_device - Initialize device before it's used by a driver.
1060  * @dev: PCI device to be initialized
1061  *
1062  *  Initialize device before it's used by a driver. Ask low-level code
1063  *  to enable I/O and memory. Wake up the device if it was suspended.
1064  *  Beware, this function can fail.
1065  *
1066  *  Note we don't actually enable the device many times if we call
1067  *  this function repeatedly (we just increment the count).
1068  */
1069 int pci_enable_device(struct pci_dev *dev)
1070 {
1071         return __pci_enable_device_flags(dev, IORESOURCE_MEM | IORESOURCE_IO);
1072 }
1073
1074 /*
1075  * Managed PCI resources.  This manages device on/off, intx/msi/msix
1076  * on/off and BAR regions.  pci_dev itself records msi/msix status, so
1077  * there's no need to track it separately.  pci_devres is initialized
1078  * when a device is enabled using managed PCI device enable interface.
1079  */
1080 struct pci_devres {
1081         unsigned int enabled:1;
1082         unsigned int pinned:1;
1083         unsigned int orig_intx:1;
1084         unsigned int restore_intx:1;
1085         u32 region_mask;
1086 };
1087
1088 static void pcim_release(struct device *gendev, void *res)
1089 {
1090         struct pci_dev *dev = container_of(gendev, struct pci_dev, dev);
1091         struct pci_devres *this = res;
1092         int i;
1093
1094         if (dev->msi_enabled)
1095                 pci_disable_msi(dev);
1096         if (dev->msix_enabled)
1097                 pci_disable_msix(dev);
1098
1099         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
1100                 if (this->region_mask & (1 << i))
1101                         pci_release_region(dev, i);
1102
1103         if (this->restore_intx)
1104                 pci_intx(dev, this->orig_intx);
1105
1106         if (this->enabled && !this->pinned)
1107                 pci_disable_device(dev);
1108 }
1109
1110 static struct pci_devres * get_pci_dr(struct pci_dev *pdev)
1111 {
1112         struct pci_devres *dr, *new_dr;
1113
1114         dr = devres_find(&pdev->dev, pcim_release, NULL, NULL);
1115         if (dr)
1116                 return dr;
1117
1118         new_dr = devres_alloc(pcim_release, sizeof(*new_dr), GFP_KERNEL);
1119         if (!new_dr)
1120                 return NULL;
1121         return devres_get(&pdev->dev, new_dr, NULL, NULL);
1122 }
1123
1124 static struct pci_devres * find_pci_dr(struct pci_dev *pdev)
1125 {
1126         if (pci_is_managed(pdev))
1127                 return devres_find(&pdev->dev, pcim_release, NULL, NULL);
1128         return NULL;
1129 }
1130
1131 /**
1132  * pcim_enable_device - Managed pci_enable_device()
1133  * @pdev: PCI device to be initialized
1134  *
1135  * Managed pci_enable_device().
1136  */
1137 int pcim_enable_device(struct pci_dev *pdev)
1138 {
1139         struct pci_devres *dr;
1140         int rc;
1141
1142         dr = get_pci_dr(pdev);
1143         if (unlikely(!dr))
1144                 return -ENOMEM;
1145         if (dr->enabled)
1146                 return 0;
1147
1148         rc = pci_enable_device(pdev);
1149         if (!rc) {
1150                 pdev->is_managed = 1;
1151                 dr->enabled = 1;
1152         }
1153         return rc;
1154 }
1155
1156 /**
1157  * pcim_pin_device - Pin managed PCI device
1158  * @pdev: PCI device to pin
1159  *
1160  * Pin managed PCI device @pdev.  Pinned device won't be disabled on
1161  * driver detach.  @pdev must have been enabled with
1162  * pcim_enable_device().
1163  */
1164 void pcim_pin_device(struct pci_dev *pdev)
1165 {
1166         struct pci_devres *dr;
1167
1168         dr = find_pci_dr(pdev);
1169         WARN_ON(!dr || !dr->enabled);
1170         if (dr)
1171                 dr->pinned = 1;
1172 }
1173
1174 /**
1175  * pcibios_disable_device - disable arch specific PCI resources for device dev
1176  * @dev: the PCI device to disable
1177  *
1178  * Disables architecture specific PCI resources for the device. This
1179  * is the default implementation. Architecture implementations can
1180  * override this.
1181  */
1182 void __attribute__ ((weak)) pcibios_disable_device (struct pci_dev *dev) {}
1183
1184 static void do_pci_disable_device(struct pci_dev *dev)
1185 {
1186         u16 pci_command;
1187
1188         pci_read_config_word(dev, PCI_COMMAND, &pci_command);
1189         if (pci_command & PCI_COMMAND_MASTER) {
1190                 pci_command &= ~PCI_COMMAND_MASTER;
1191                 pci_write_config_word(dev, PCI_COMMAND, pci_command);
1192         }
1193
1194         pcibios_disable_device(dev);
1195 }
1196
1197 /**
1198  * pci_disable_enabled_device - Disable device without updating enable_cnt
1199  * @dev: PCI device to disable
1200  *
1201  * NOTE: This function is a backend of PCI power management routines and is
1202  * not supposed to be called drivers.
1203  */
1204 void pci_disable_enabled_device(struct pci_dev *dev)
1205 {
1206         if (pci_is_enabled(dev))
1207                 do_pci_disable_device(dev);
1208 }
1209
1210 /**
1211  * pci_disable_device - Disable PCI device after use
1212  * @dev: PCI device to be disabled
1213  *
1214  * Signal to the system that the PCI device is not in use by the system
1215  * anymore.  This only involves disabling PCI bus-mastering, if active.
1216  *
1217  * Note we don't actually disable the device until all callers of
1218  * pci_enable_device() have called pci_disable_device().
1219  */
1220 void
1221 pci_disable_device(struct pci_dev *dev)
1222 {
1223         struct pci_devres *dr;
1224
1225         dr = find_pci_dr(dev);
1226         if (dr)
1227                 dr->enabled = 0;
1228
1229         if (atomic_sub_return(1, &dev->enable_cnt) != 0)
1230                 return;
1231
1232         do_pci_disable_device(dev);
1233
1234         dev->is_busmaster = 0;
1235 }
1236
1237 /**
1238  * pcibios_set_pcie_reset_state - set reset state for device dev
1239  * @dev: the PCIe device reset
1240  * @state: Reset state to enter into
1241  *
1242  *
1243  * Sets the PCIe reset state for the device. This is the default
1244  * implementation. Architecture implementations can override this.
1245  */
1246 int __attribute__ ((weak)) pcibios_set_pcie_reset_state(struct pci_dev *dev,
1247                                                         enum pcie_reset_state state)
1248 {
1249         return -EINVAL;
1250 }
1251
1252 /**
1253  * pci_set_pcie_reset_state - set reset state for device dev
1254  * @dev: the PCIe device reset
1255  * @state: Reset state to enter into
1256  *
1257  *
1258  * Sets the PCI reset state for the device.
1259  */
1260 int pci_set_pcie_reset_state(struct pci_dev *dev, enum pcie_reset_state state)
1261 {
1262         return pcibios_set_pcie_reset_state(dev, state);
1263 }
1264
1265 /**
1266  * pci_check_pme_status - Check if given device has generated PME.
1267  * @dev: Device to check.
1268  *
1269  * Check the PME status of the device and if set, clear it and clear PME enable
1270  * (if set).  Return 'true' if PME status and PME enable were both set or
1271  * 'false' otherwise.
1272  */
1273 bool pci_check_pme_status(struct pci_dev *dev)
1274 {
1275         int pmcsr_pos;
1276         u16 pmcsr;
1277         bool ret = false;
1278
1279         if (!dev->pm_cap)
1280                 return false;
1281
1282         pmcsr_pos = dev->pm_cap + PCI_PM_CTRL;
1283         pci_read_config_word(dev, pmcsr_pos, &pmcsr);
1284         if (!(pmcsr & PCI_PM_CTRL_PME_STATUS))
1285                 return false;
1286
1287         /* Clear PME status. */
1288         pmcsr |= PCI_PM_CTRL_PME_STATUS;
1289         if (pmcsr & PCI_PM_CTRL_PME_ENABLE) {
1290                 /* Disable PME to avoid interrupt flood. */
1291                 pmcsr &= ~PCI_PM_CTRL_PME_ENABLE;
1292                 ret = true;
1293         }
1294
1295         pci_write_config_word(dev, pmcsr_pos, pmcsr);
1296
1297         return ret;
1298 }
1299
1300 /*
1301  * Time to wait before the system can be put into a sleep state after reporting
1302  * a wakeup event signaled by a PCI device.
1303  */
1304 #define PCI_WAKEUP_COOLDOWN     100
1305
1306 /**
1307  * pci_wakeup_event - Report a wakeup event related to a given PCI device.
1308  * @dev: Device to report the wakeup event for.
1309  */
1310 void pci_wakeup_event(struct pci_dev *dev)
1311 {
1312         if (device_may_wakeup(&dev->dev))
1313                 pm_wakeup_event(&dev->dev, PCI_WAKEUP_COOLDOWN);
1314 }
1315
1316 /**
1317  * pci_pme_wakeup - Wake up a PCI device if its PME Status bit is set.
1318  * @dev: Device to handle.
1319  * @ign: Ignored.
1320  *
1321  * Check if @dev has generated PME and queue a resume request for it in that
1322  * case.
1323  */
1324 static int pci_pme_wakeup(struct pci_dev *dev, void *ign)
1325 {
1326         if (pci_check_pme_status(dev)) {
1327                 pm_request_resume(&dev->dev);
1328                 pci_wakeup_event(dev);
1329         }
1330         return 0;
1331 }
1332
1333 /**
1334  * pci_pme_wakeup_bus - Walk given bus and wake up devices on it, if necessary.
1335  * @bus: Top bus of the subtree to walk.
1336  */
1337 void pci_pme_wakeup_bus(struct pci_bus *bus)
1338 {
1339         if (bus)
1340                 pci_walk_bus(bus, pci_pme_wakeup, NULL);
1341 }
1342
1343 /**
1344  * pci_pme_capable - check the capability of PCI device to generate PME#
1345  * @dev: PCI device to handle.
1346  * @state: PCI state from which device will issue PME#.
1347  */
1348 bool pci_pme_capable(struct pci_dev *dev, pci_power_t state)
1349 {
1350         if (!dev->pm_cap)
1351                 return false;
1352
1353         return !!(dev->pme_support & (1 << state));
1354 }
1355
1356 static void pci_pme_list_scan(struct work_struct *work)
1357 {
1358         struct pci_pme_device *pme_dev;
1359
1360         mutex_lock(&pci_pme_list_mutex);
1361         if (!list_empty(&pci_pme_list)) {
1362                 list_for_each_entry(pme_dev, &pci_pme_list, list)
1363                         pci_pme_wakeup(pme_dev->dev, NULL);
1364                 schedule_delayed_work(&pci_pme_work, msecs_to_jiffies(PME_TIMEOUT));
1365         }
1366         mutex_unlock(&pci_pme_list_mutex);
1367 }
1368
1369 /**
1370  * pci_external_pme - is a device an external PCI PME source?
1371  * @dev: PCI device to check
1372  *
1373  */
1374
1375 static bool pci_external_pme(struct pci_dev *dev)
1376 {
1377         if (pci_is_pcie(dev) || dev->bus->number == 0)
1378                 return false;
1379         return true;
1380 }
1381
1382 /**
1383  * pci_pme_active - enable or disable PCI device's PME# function
1384  * @dev: PCI device to handle.
1385  * @enable: 'true' to enable PME# generation; 'false' to disable it.
1386  *
1387  * The caller must verify that the device is capable of generating PME# before
1388  * calling this function with @enable equal to 'true'.
1389  */
1390 void pci_pme_active(struct pci_dev *dev, bool enable)
1391 {
1392         u16 pmcsr;
1393
1394         if (!dev->pm_cap)
1395                 return;
1396
1397         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
1398         /* Clear PME_Status by writing 1 to it and enable PME# */
1399         pmcsr |= PCI_PM_CTRL_PME_STATUS | PCI_PM_CTRL_PME_ENABLE;
1400         if (!enable)
1401                 pmcsr &= ~PCI_PM_CTRL_PME_ENABLE;
1402
1403         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, pmcsr);
1404
1405         /* PCI (as opposed to PCIe) PME requires that the device have
1406            its PME# line hooked up correctly. Not all hardware vendors
1407            do this, so the PME never gets delivered and the device
1408            remains asleep. The easiest way around this is to
1409            periodically walk the list of suspended devices and check
1410            whether any have their PME flag set. The assumption is that
1411            we'll wake up often enough anyway that this won't be a huge
1412            hit, and the power savings from the devices will still be a
1413            win. */
1414
1415         if (pci_external_pme(dev)) {
1416                 struct pci_pme_device *pme_dev;
1417                 if (enable) {
1418                         pme_dev = kmalloc(sizeof(struct pci_pme_device),
1419                                           GFP_KERNEL);
1420                         if (!pme_dev)
1421                                 goto out;
1422                         pme_dev->dev = dev;
1423                         mutex_lock(&pci_pme_list_mutex);
1424                         list_add(&pme_dev->list, &pci_pme_list);
1425                         if (list_is_singular(&pci_pme_list))
1426                                 schedule_delayed_work(&pci_pme_work,
1427                                                       msecs_to_jiffies(PME_TIMEOUT));
1428                         mutex_unlock(&pci_pme_list_mutex);
1429                 } else {
1430                         mutex_lock(&pci_pme_list_mutex);
1431                         list_for_each_entry(pme_dev, &pci_pme_list, list) {
1432                                 if (pme_dev->dev == dev) {
1433                                         list_del(&pme_dev->list);
1434                                         kfree(pme_dev);
1435                                         break;
1436                                 }
1437                         }
1438                         mutex_unlock(&pci_pme_list_mutex);
1439                 }
1440         }
1441
1442 out:
1443         dev_printk(KERN_DEBUG, &dev->dev, "PME# %s\n",
1444                         enable ? "enabled" : "disabled");
1445 }
1446
1447 /**
1448  * __pci_enable_wake - enable PCI device as wakeup event source
1449  * @dev: PCI device affected
1450  * @state: PCI state from which device will issue wakeup events
1451  * @runtime: True if the events are to be generated at run time
1452  * @enable: True to enable event generation; false to disable
1453  *
1454  * This enables the device as a wakeup event source, or disables it.
1455  * When such events involves platform-specific hooks, those hooks are
1456  * called automatically by this routine.
1457  *
1458  * Devices with legacy power management (no standard PCI PM capabilities)
1459  * always require such platform hooks.
1460  *
1461  * RETURN VALUE:
1462  * 0 is returned on success
1463  * -EINVAL is returned if device is not supposed to wake up the system
1464  * Error code depending on the platform is returned if both the platform and
1465  * the native mechanism fail to enable the generation of wake-up events
1466  */
1467 int __pci_enable_wake(struct pci_dev *dev, pci_power_t state,
1468                       bool runtime, bool enable)
1469 {
1470         int ret = 0;
1471
1472         if (enable && !runtime && !device_may_wakeup(&dev->dev))
1473                 return -EINVAL;
1474
1475         /* Don't do the same thing twice in a row for one device. */
1476         if (!!enable == !!dev->wakeup_prepared)
1477                 return 0;
1478
1479         /*
1480          * According to "PCI System Architecture" 4th ed. by Tom Shanley & Don
1481          * Anderson we should be doing PME# wake enable followed by ACPI wake
1482          * enable.  To disable wake-up we call the platform first, for symmetry.
1483          */
1484
1485         if (enable) {
1486                 int error;
1487
1488                 if (pci_pme_capable(dev, state))
1489                         pci_pme_active(dev, true);
1490                 else
1491                         ret = 1;
1492                 error = runtime ? platform_pci_run_wake(dev, true) :
1493                                         platform_pci_sleep_wake(dev, true);
1494                 if (ret)
1495                         ret = error;
1496                 if (!ret)
1497                         dev->wakeup_prepared = true;
1498         } else {
1499                 if (runtime)
1500                         platform_pci_run_wake(dev, false);
1501                 else
1502                         platform_pci_sleep_wake(dev, false);
1503                 pci_pme_active(dev, false);
1504                 dev->wakeup_prepared = false;
1505         }
1506
1507         return ret;
1508 }
1509 EXPORT_SYMBOL(__pci_enable_wake);
1510
1511 /**
1512  * pci_wake_from_d3 - enable/disable device to wake up from D3_hot or D3_cold
1513  * @dev: PCI device to prepare
1514  * @enable: True to enable wake-up event generation; false to disable
1515  *
1516  * Many drivers want the device to wake up the system from D3_hot or D3_cold
1517  * and this function allows them to set that up cleanly - pci_enable_wake()
1518  * should not be called twice in a row to enable wake-up due to PCI PM vs ACPI
1519  * ordering constraints.
1520  *
1521  * This function only returns error code if the device is not capable of
1522  * generating PME# from both D3_hot and D3_cold, and the platform is unable to
1523  * enable wake-up power for it.
1524  */
1525 int pci_wake_from_d3(struct pci_dev *dev, bool enable)
1526 {
1527         return pci_pme_capable(dev, PCI_D3cold) ?
1528                         pci_enable_wake(dev, PCI_D3cold, enable) :
1529                         pci_enable_wake(dev, PCI_D3hot, enable);
1530 }
1531
1532 /**
1533  * pci_target_state - find an appropriate low power state for a given PCI dev
1534  * @dev: PCI device
1535  *
1536  * Use underlying platform code to find a supported low power state for @dev.
1537  * If the platform can't manage @dev, return the deepest state from which it
1538  * can generate wake events, based on any available PME info.
1539  */
1540 pci_power_t pci_target_state(struct pci_dev *dev)
1541 {
1542         pci_power_t target_state = PCI_D3hot;
1543
1544         if (platform_pci_power_manageable(dev)) {
1545                 /*
1546                  * Call the platform to choose the target state of the device
1547                  * and enable wake-up from this state if supported.
1548                  */
1549                 pci_power_t state = platform_pci_choose_state(dev);
1550
1551                 switch (state) {
1552                 case PCI_POWER_ERROR:
1553                 case PCI_UNKNOWN:
1554                         break;
1555                 case PCI_D1:
1556                 case PCI_D2:
1557                         if (pci_no_d1d2(dev))
1558                                 break;
1559                 default:
1560                         target_state = state;
1561                 }
1562         } else if (!dev->pm_cap) {
1563                 target_state = PCI_D0;
1564         } else if (device_may_wakeup(&dev->dev)) {
1565                 /*
1566                  * Find the deepest state from which the device can generate
1567                  * wake-up events, make it the target state and enable device
1568                  * to generate PME#.
1569                  */
1570                 if (dev->pme_support) {
1571                         while (target_state
1572                               && !(dev->pme_support & (1 << target_state)))
1573                                 target_state--;
1574                 }
1575         }
1576
1577         return target_state;
1578 }
1579
1580 /**
1581  * pci_prepare_to_sleep - prepare PCI device for system-wide transition into a sleep state
1582  * @dev: Device to handle.
1583  *
1584  * Choose the power state appropriate for the device depending on whether
1585  * it can wake up the system and/or is power manageable by the platform
1586  * (PCI_D3hot is the default) and put the device into that state.
1587  */
1588 int pci_prepare_to_sleep(struct pci_dev *dev)
1589 {
1590         pci_power_t target_state = pci_target_state(dev);
1591         int error;
1592
1593         if (target_state == PCI_POWER_ERROR)
1594                 return -EIO;
1595
1596         pci_enable_wake(dev, target_state, device_may_wakeup(&dev->dev));
1597
1598         error = pci_set_power_state(dev, target_state);
1599
1600         if (error)
1601                 pci_enable_wake(dev, target_state, false);
1602
1603         return error;
1604 }
1605
1606 /**
1607  * pci_back_from_sleep - turn PCI device on during system-wide transition into working state
1608  * @dev: Device to handle.
1609  *
1610  * Disable device's system wake-up capability and put it into D0.
1611  */
1612 int pci_back_from_sleep(struct pci_dev *dev)
1613 {
1614         pci_enable_wake(dev, PCI_D0, false);
1615         return pci_set_power_state(dev, PCI_D0);
1616 }
1617
1618 /**
1619  * pci_finish_runtime_suspend - Carry out PCI-specific part of runtime suspend.
1620  * @dev: PCI device being suspended.
1621  *
1622  * Prepare @dev to generate wake-up events at run time and put it into a low
1623  * power state.
1624  */
1625 int pci_finish_runtime_suspend(struct pci_dev *dev)
1626 {
1627         pci_power_t target_state = pci_target_state(dev);
1628         int error;
1629
1630         if (target_state == PCI_POWER_ERROR)
1631                 return -EIO;
1632
1633         __pci_enable_wake(dev, target_state, true, pci_dev_run_wake(dev));
1634
1635         error = pci_set_power_state(dev, target_state);
1636
1637         if (error)
1638                 __pci_enable_wake(dev, target_state, true, false);
1639
1640         return error;
1641 }
1642
1643 /**
1644  * pci_dev_run_wake - Check if device can generate run-time wake-up events.
1645  * @dev: Device to check.
1646  *
1647  * Return true if the device itself is cabable of generating wake-up events
1648  * (through the platform or using the native PCIe PME) or if the device supports
1649  * PME and one of its upstream bridges can generate wake-up events.
1650  */
1651 bool pci_dev_run_wake(struct pci_dev *dev)
1652 {
1653         struct pci_bus *bus = dev->bus;
1654
1655         if (device_run_wake(&dev->dev))
1656                 return true;
1657
1658         if (!dev->pme_support)
1659                 return false;
1660
1661         while (bus->parent) {
1662                 struct pci_dev *bridge = bus->self;
1663
1664                 if (device_run_wake(&bridge->dev))
1665                         return true;
1666
1667                 bus = bus->parent;
1668         }
1669
1670         /* We have reached the root bus. */
1671         if (bus->bridge)
1672                 return device_run_wake(bus->bridge);
1673
1674         return false;
1675 }
1676 EXPORT_SYMBOL_GPL(pci_dev_run_wake);
1677
1678 /**
1679  * pci_pm_init - Initialize PM functions of given PCI device
1680  * @dev: PCI device to handle.
1681  */
1682 void pci_pm_init(struct pci_dev *dev)
1683 {
1684         int pm;
1685         u16 pmc;
1686
1687         pm_runtime_forbid(&dev->dev);
1688         device_enable_async_suspend(&dev->dev);
1689         dev->wakeup_prepared = false;
1690
1691         dev->pm_cap = 0;
1692
1693         /* find PCI PM capability in list */
1694         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
1695         if (!pm)
1696                 return;
1697         /* Check device's ability to generate PME# */
1698         pci_read_config_word(dev, pm + PCI_PM_PMC, &pmc);
1699
1700         if ((pmc & PCI_PM_CAP_VER_MASK) > 3) {
1701                 dev_err(&dev->dev, "unsupported PM cap regs version (%u)\n",
1702                         pmc & PCI_PM_CAP_VER_MASK);
1703                 return;
1704         }
1705
1706         dev->pm_cap = pm;
1707         dev->d3_delay = PCI_PM_D3_WAIT;
1708
1709         dev->d1_support = false;
1710         dev->d2_support = false;
1711         if (!pci_no_d1d2(dev)) {
1712                 if (pmc & PCI_PM_CAP_D1)
1713                         dev->d1_support = true;
1714                 if (pmc & PCI_PM_CAP_D2)
1715                         dev->d2_support = true;
1716
1717                 if (dev->d1_support || dev->d2_support)
1718                         dev_printk(KERN_DEBUG, &dev->dev, "supports%s%s\n",
1719                                    dev->d1_support ? " D1" : "",
1720                                    dev->d2_support ? " D2" : "");
1721         }
1722
1723         pmc &= PCI_PM_CAP_PME_MASK;
1724         if (pmc) {
1725                 dev_printk(KERN_DEBUG, &dev->dev,
1726                          "PME# supported from%s%s%s%s%s\n",
1727                          (pmc & PCI_PM_CAP_PME_D0) ? " D0" : "",
1728                          (pmc & PCI_PM_CAP_PME_D1) ? " D1" : "",
1729                          (pmc & PCI_PM_CAP_PME_D2) ? " D2" : "",
1730                          (pmc & PCI_PM_CAP_PME_D3) ? " D3hot" : "",
1731                          (pmc & PCI_PM_CAP_PME_D3cold) ? " D3cold" : "");
1732                 dev->pme_support = pmc >> PCI_PM_CAP_PME_SHIFT;
1733                 /*
1734                  * Make device's PM flags reflect the wake-up capability, but
1735                  * let the user space enable it to wake up the system as needed.
1736                  */
1737                 device_set_wakeup_capable(&dev->dev, true);
1738                 /* Disable the PME# generation functionality */
1739                 pci_pme_active(dev, false);
1740         } else {
1741                 dev->pme_support = 0;
1742         }
1743 }
1744
1745 /**
1746  * platform_pci_wakeup_init - init platform wakeup if present
1747  * @dev: PCI device
1748  *
1749  * Some devices don't have PCI PM caps but can still generate wakeup
1750  * events through platform methods (like ACPI events).  If @dev supports
1751  * platform wakeup events, set the device flag to indicate as much.  This
1752  * may be redundant if the device also supports PCI PM caps, but double
1753  * initialization should be safe in that case.
1754  */
1755 void platform_pci_wakeup_init(struct pci_dev *dev)
1756 {
1757         if (!platform_pci_can_wakeup(dev))
1758                 return;
1759
1760         device_set_wakeup_capable(&dev->dev, true);
1761         platform_pci_sleep_wake(dev, false);
1762 }
1763
1764 /**
1765  * pci_add_save_buffer - allocate buffer for saving given capability registers
1766  * @dev: the PCI device
1767  * @cap: the capability to allocate the buffer for
1768  * @size: requested size of the buffer
1769  */
1770 static int pci_add_cap_save_buffer(
1771         struct pci_dev *dev, char cap, unsigned int size)
1772 {
1773         int pos;
1774         struct pci_cap_saved_state *save_state;
1775
1776         pos = pci_find_capability(dev, cap);
1777         if (pos <= 0)
1778                 return 0;
1779
1780         save_state = kzalloc(sizeof(*save_state) + size, GFP_KERNEL);
1781         if (!save_state)
1782                 return -ENOMEM;
1783
1784         save_state->cap_nr = cap;
1785         pci_add_saved_cap(dev, save_state);
1786
1787         return 0;
1788 }
1789
1790 /**
1791  * pci_allocate_cap_save_buffers - allocate buffers for saving capabilities
1792  * @dev: the PCI device
1793  */
1794 void pci_allocate_cap_save_buffers(struct pci_dev *dev)
1795 {
1796         int error;
1797
1798         error = pci_add_cap_save_buffer(dev, PCI_CAP_ID_EXP,
1799                                         PCI_EXP_SAVE_REGS * sizeof(u16));
1800         if (error)
1801                 dev_err(&dev->dev,
1802                         "unable to preallocate PCI Express save buffer\n");
1803
1804         error = pci_add_cap_save_buffer(dev, PCI_CAP_ID_PCIX, sizeof(u16));
1805         if (error)
1806                 dev_err(&dev->dev,
1807                         "unable to preallocate PCI-X save buffer\n");
1808 }
1809
1810 /**
1811  * pci_enable_ari - enable ARI forwarding if hardware support it
1812  * @dev: the PCI device
1813  */
1814 void pci_enable_ari(struct pci_dev *dev)
1815 {
1816         int pos;
1817         u32 cap;
1818         u16 ctrl;
1819         struct pci_dev *bridge;
1820
1821         if (!pci_is_pcie(dev) || dev->devfn)
1822                 return;
1823
1824         pos = pci_find_ext_capability(dev, PCI_EXT_CAP_ID_ARI);
1825         if (!pos)
1826                 return;
1827
1828         bridge = dev->bus->self;
1829         if (!bridge || !pci_is_pcie(bridge))
1830                 return;
1831
1832         pos = pci_pcie_cap(bridge);
1833         if (!pos)
1834                 return;
1835
1836         pci_read_config_dword(bridge, pos + PCI_EXP_DEVCAP2, &cap);
1837         if (!(cap & PCI_EXP_DEVCAP2_ARI))
1838                 return;
1839
1840         pci_read_config_word(bridge, pos + PCI_EXP_DEVCTL2, &ctrl);
1841         ctrl |= PCI_EXP_DEVCTL2_ARI;
1842         pci_write_config_word(bridge, pos + PCI_EXP_DEVCTL2, ctrl);
1843
1844         bridge->ari_enabled = 1;
1845 }
1846
1847 static int pci_acs_enable;
1848
1849 /**
1850  * pci_request_acs - ask for ACS to be enabled if supported
1851  */
1852 void pci_request_acs(void)
1853 {
1854         pci_acs_enable = 1;
1855 }
1856
1857 /**
1858  * pci_enable_acs - enable ACS if hardware support it
1859  * @dev: the PCI device
1860  */
1861 void pci_enable_acs(struct pci_dev *dev)
1862 {
1863         int pos;
1864         u16 cap;
1865         u16 ctrl;
1866
1867         if (!pci_acs_enable)
1868                 return;
1869
1870         if (!pci_is_pcie(dev))
1871                 return;
1872
1873         pos = pci_find_ext_capability(dev, PCI_EXT_CAP_ID_ACS);
1874         if (!pos)
1875                 return;
1876
1877         pci_read_config_word(dev, pos + PCI_ACS_CAP, &cap);
1878         pci_read_config_word(dev, pos + PCI_ACS_CTRL, &ctrl);
1879
1880         /* Source Validation */
1881         ctrl |= (cap & PCI_ACS_SV);
1882
1883         /* P2P Request Redirect */
1884         ctrl |= (cap & PCI_ACS_RR);
1885
1886         /* P2P Completion Redirect */
1887         ctrl |= (cap & PCI_ACS_CR);
1888
1889         /* Upstream Forwarding */
1890         ctrl |= (cap & PCI_ACS_UF);
1891
1892         pci_write_config_word(dev, pos + PCI_ACS_CTRL, ctrl);
1893 }
1894
1895 /**
1896  * pci_swizzle_interrupt_pin - swizzle INTx for device behind bridge
1897  * @dev: the PCI device
1898  * @pin: the INTx pin (1=INTA, 2=INTB, 3=INTD, 4=INTD)
1899  *
1900  * Perform INTx swizzling for a device behind one level of bridge.  This is
1901  * required by section 9.1 of the PCI-to-PCI bridge specification for devices
1902  * behind bridges on add-in cards.  For devices with ARI enabled, the slot
1903  * number is always 0 (see the Implementation Note in section 2.2.8.1 of
1904  * the PCI Express Base Specification, Revision 2.1)
1905  */
1906 u8 pci_swizzle_interrupt_pin(struct pci_dev *dev, u8 pin)
1907 {
1908         int slot;
1909
1910         if (pci_ari_enabled(dev->bus))
1911                 slot = 0;
1912         else
1913                 slot = PCI_SLOT(dev->devfn);
1914
1915         return (((pin - 1) + slot) % 4) + 1;
1916 }
1917
1918 int
1919 pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge)
1920 {
1921         u8 pin;
1922
1923         pin = dev->pin;
1924         if (!pin)
1925                 return -1;
1926
1927         while (!pci_is_root_bus(dev->bus)) {
1928                 pin = pci_swizzle_interrupt_pin(dev, pin);
1929                 dev = dev->bus->self;
1930         }
1931         *bridge = dev;
1932         return pin;
1933 }
1934
1935 /**
1936  * pci_common_swizzle - swizzle INTx all the way to root bridge
1937  * @dev: the PCI device
1938  * @pinp: pointer to the INTx pin value (1=INTA, 2=INTB, 3=INTD, 4=INTD)
1939  *
1940  * Perform INTx swizzling for a device.  This traverses through all PCI-to-PCI
1941  * bridges all the way up to a PCI root bus.
1942  */
1943 u8 pci_common_swizzle(struct pci_dev *dev, u8 *pinp)
1944 {
1945         u8 pin = *pinp;
1946
1947         while (!pci_is_root_bus(dev->bus)) {
1948                 pin = pci_swizzle_interrupt_pin(dev, pin);
1949                 dev = dev->bus->self;
1950         }
1951         *pinp = pin;
1952         return PCI_SLOT(dev->devfn);
1953 }
1954
1955 /**
1956  *      pci_release_region - Release a PCI bar
1957  *      @pdev: PCI device whose resources were previously reserved by pci_request_region
1958  *      @bar: BAR to release
1959  *
1960  *      Releases the PCI I/O and memory resources previously reserved by a
1961  *      successful call to pci_request_region.  Call this function only
1962  *      after all use of the PCI regions has ceased.
1963  */
1964 void pci_release_region(struct pci_dev *pdev, int bar)
1965 {
1966         struct pci_devres *dr;
1967
1968         if (pci_resource_len(pdev, bar) == 0)
1969                 return;
1970         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO)
1971                 release_region(pci_resource_start(pdev, bar),
1972                                 pci_resource_len(pdev, bar));
1973         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM)
1974                 release_mem_region(pci_resource_start(pdev, bar),
1975                                 pci_resource_len(pdev, bar));
1976
1977         dr = find_pci_dr(pdev);
1978         if (dr)
1979                 dr->region_mask &= ~(1 << bar);
1980 }
1981
1982 /**
1983  *      __pci_request_region - Reserved PCI I/O and memory resource
1984  *      @pdev: PCI device whose resources are to be reserved
1985  *      @bar: BAR to be reserved
1986  *      @res_name: Name to be associated with resource.
1987  *      @exclusive: whether the region access is exclusive or not
1988  *
1989  *      Mark the PCI region associated with PCI device @pdev BR @bar as
1990  *      being reserved by owner @res_name.  Do not access any
1991  *      address inside the PCI regions unless this call returns
1992  *      successfully.
1993  *
1994  *      If @exclusive is set, then the region is marked so that userspace
1995  *      is explicitly not allowed to map the resource via /dev/mem or
1996  *      sysfs MMIO access.
1997  *
1998  *      Returns 0 on success, or %EBUSY on error.  A warning
1999  *      message is also printed on failure.
2000  */
2001 static int __pci_request_region(struct pci_dev *pdev, int bar, const char *res_name,
2002                                                                         int exclusive)
2003 {
2004         struct pci_devres *dr;
2005
2006         if (pci_resource_len(pdev, bar) == 0)
2007                 return 0;
2008                 
2009         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO) {
2010                 if (!request_region(pci_resource_start(pdev, bar),
2011                             pci_resource_len(pdev, bar), res_name))
2012                         goto err_out;
2013         }
2014         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM) {
2015                 if (!__request_mem_region(pci_resource_start(pdev, bar),
2016                                         pci_resource_len(pdev, bar), res_name,
2017                                         exclusive))
2018                         goto err_out;
2019         }
2020
2021         dr = find_pci_dr(pdev);
2022         if (dr)
2023                 dr->region_mask |= 1 << bar;
2024
2025         return 0;
2026
2027 err_out:
2028         dev_warn(&pdev->dev, "BAR %d: can't reserve %pR\n", bar,
2029                  &pdev->resource[bar]);
2030         return -EBUSY;
2031 }
2032
2033 /**
2034  *      pci_request_region - Reserve PCI I/O and memory resource
2035  *      @pdev: PCI device whose resources are to be reserved
2036  *      @bar: BAR to be reserved
2037  *      @res_name: Name to be associated with resource
2038  *
2039  *      Mark the PCI region associated with PCI device @pdev BAR @bar as
2040  *      being reserved by owner @res_name.  Do not access any
2041  *      address inside the PCI regions unless this call returns
2042  *      successfully.
2043  *
2044  *      Returns 0 on success, or %EBUSY on error.  A warning
2045  *      message is also printed on failure.
2046  */
2047 int pci_request_region(struct pci_dev *pdev, int bar, const char *res_name)
2048 {
2049         return __pci_request_region(pdev, bar, res_name, 0);
2050 }
2051
2052 /**
2053  *      pci_request_region_exclusive - Reserved PCI I/O and memory resource
2054  *      @pdev: PCI device whose resources are to be reserved
2055  *      @bar: BAR to be reserved
2056  *      @res_name: Name to be associated with resource.
2057  *
2058  *      Mark the PCI region associated with PCI device @pdev BR @bar as
2059  *      being reserved by owner @res_name.  Do not access any
2060  *      address inside the PCI regions unless this call returns
2061  *      successfully.
2062  *
2063  *      Returns 0 on success, or %EBUSY on error.  A warning
2064  *      message is also printed on failure.
2065  *
2066  *      The key difference that _exclusive makes it that userspace is
2067  *      explicitly not allowed to map the resource via /dev/mem or
2068  *      sysfs.
2069  */
2070 int pci_request_region_exclusive(struct pci_dev *pdev, int bar, const char *res_name)
2071 {
2072         return __pci_request_region(pdev, bar, res_name, IORESOURCE_EXCLUSIVE);
2073 }
2074 /**
2075  * pci_release_selected_regions - Release selected PCI I/O and memory resources
2076  * @pdev: PCI device whose resources were previously reserved
2077  * @bars: Bitmask of BARs to be released
2078  *
2079  * Release selected PCI I/O and memory resources previously reserved.
2080  * Call this function only after all use of the PCI regions has ceased.
2081  */
2082 void pci_release_selected_regions(struct pci_dev *pdev, int bars)
2083 {
2084         int i;
2085
2086         for (i = 0; i < 6; i++)
2087                 if (bars & (1 << i))
2088                         pci_release_region(pdev, i);
2089 }
2090
2091 int __pci_request_selected_regions(struct pci_dev *pdev, int bars,
2092                                  const char *res_name, int excl)
2093 {
2094         int i;
2095
2096         for (i = 0; i < 6; i++)
2097                 if (bars & (1 << i))
2098                         if (__pci_request_region(pdev, i, res_name, excl))
2099                                 goto err_out;
2100         return 0;
2101
2102 err_out:
2103         while(--i >= 0)
2104                 if (bars & (1 << i))
2105                         pci_release_region(pdev, i);
2106
2107         return -EBUSY;
2108 }
2109
2110
2111 /**
2112  * pci_request_selected_regions - Reserve selected PCI I/O and memory resources
2113  * @pdev: PCI device whose resources are to be reserved
2114  * @bars: Bitmask of BARs to be requested
2115  * @res_name: Name to be associated with resource
2116  */
2117 int pci_request_selected_regions(struct pci_dev *pdev, int bars,
2118                                  const char *res_name)
2119 {
2120         return __pci_request_selected_regions(pdev, bars, res_name, 0);
2121 }
2122
2123 int pci_request_selected_regions_exclusive(struct pci_dev *pdev,
2124                                  int bars, const char *res_name)
2125 {
2126         return __pci_request_selected_regions(pdev, bars, res_name,
2127                         IORESOURCE_EXCLUSIVE);
2128 }
2129
2130 /**
2131  *      pci_release_regions - Release reserved PCI I/O and memory resources
2132  *      @pdev: PCI device whose resources were previously reserved by pci_request_regions
2133  *
2134  *      Releases all PCI I/O and memory resources previously reserved by a
2135  *      successful call to pci_request_regions.  Call this function only
2136  *      after all use of the PCI regions has ceased.
2137  */
2138
2139 void pci_release_regions(struct pci_dev *pdev)
2140 {
2141         pci_release_selected_regions(pdev, (1 << 6) - 1);
2142 }
2143
2144 /**
2145  *      pci_request_regions - Reserved PCI I/O and memory resources
2146  *      @pdev: PCI device whose resources are to be reserved
2147  *      @res_name: Name to be associated with resource.
2148  *
2149  *      Mark all PCI regions associated with PCI device @pdev as
2150  *      being reserved by owner @res_name.  Do not access any
2151  *      address inside the PCI regions unless this call returns
2152  *      successfully.
2153  *
2154  *      Returns 0 on success, or %EBUSY on error.  A warning
2155  *      message is also printed on failure.
2156  */
2157 int pci_request_regions(struct pci_dev *pdev, const char *res_name)
2158 {
2159         return pci_request_selected_regions(pdev, ((1 << 6) - 1), res_name);
2160 }
2161
2162 /**
2163  *      pci_request_regions_exclusive - Reserved PCI I/O and memory resources
2164  *      @pdev: PCI device whose resources are to be reserved
2165  *      @res_name: Name to be associated with resource.
2166  *
2167  *      Mark all PCI regions associated with PCI device @pdev as
2168  *      being reserved by owner @res_name.  Do not access any
2169  *      address inside the PCI regions unless this call returns
2170  *      successfully.
2171  *
2172  *      pci_request_regions_exclusive() will mark the region so that
2173  *      /dev/mem and the sysfs MMIO access will not be allowed.
2174  *
2175  *      Returns 0 on success, or %EBUSY on error.  A warning
2176  *      message is also printed on failure.
2177  */
2178 int pci_request_regions_exclusive(struct pci_dev *pdev, const char *res_name)
2179 {
2180         return pci_request_selected_regions_exclusive(pdev,
2181                                         ((1 << 6) - 1), res_name);
2182 }
2183
2184 static void __pci_set_master(struct pci_dev *dev, bool enable)
2185 {
2186         u16 old_cmd, cmd;
2187
2188         pci_read_config_word(dev, PCI_COMMAND, &old_cmd);
2189         if (enable)
2190                 cmd = old_cmd | PCI_COMMAND_MASTER;
2191         else
2192                 cmd = old_cmd & ~PCI_COMMAND_MASTER;
2193         if (cmd != old_cmd) {
2194                 dev_dbg(&dev->dev, "%s bus mastering\n",
2195                         enable ? "enabling" : "disabling");
2196                 pci_write_config_word(dev, PCI_COMMAND, cmd);
2197         }
2198         dev->is_busmaster = enable;
2199 }
2200
2201 /**
2202  * pci_set_master - enables bus-mastering for device dev
2203  * @dev: the PCI device to enable
2204  *
2205  * Enables bus-mastering on the device and calls pcibios_set_master()
2206  * to do the needed arch specific settings.
2207  */
2208 void pci_set_master(struct pci_dev *dev)
2209 {
2210         __pci_set_master(dev, true);
2211         pcibios_set_master(dev);
2212 }
2213
2214 /**
2215  * pci_clear_master - disables bus-mastering for device dev
2216  * @dev: the PCI device to disable
2217  */
2218 void pci_clear_master(struct pci_dev *dev)
2219 {
2220         __pci_set_master(dev, false);
2221 }
2222
2223 /**
2224  * pci_set_cacheline_size - ensure the CACHE_LINE_SIZE register is programmed
2225  * @dev: the PCI device for which MWI is to be enabled
2226  *
2227  * Helper function for pci_set_mwi.
2228  * Originally copied from drivers/net/acenic.c.
2229  * Copyright 1998-2001 by Jes Sorensen, <jes@trained-monkey.org>.
2230  *
2231  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
2232  */
2233 int pci_set_cacheline_size(struct pci_dev *dev)
2234 {
2235         u8 cacheline_size;
2236
2237         if (!pci_cache_line_size)
2238                 return -EINVAL;
2239
2240         /* Validate current setting: the PCI_CACHE_LINE_SIZE must be
2241            equal to or multiple of the right value. */
2242         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
2243         if (cacheline_size >= pci_cache_line_size &&
2244             (cacheline_size % pci_cache_line_size) == 0)
2245                 return 0;
2246
2247         /* Write the correct value. */
2248         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, pci_cache_line_size);
2249         /* Read it back. */
2250         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
2251         if (cacheline_size == pci_cache_line_size)
2252                 return 0;
2253
2254         dev_printk(KERN_DEBUG, &dev->dev, "cache line size of %d is not "
2255                    "supported\n", pci_cache_line_size << 2);
2256
2257         return -EINVAL;
2258 }
2259 EXPORT_SYMBOL_GPL(pci_set_cacheline_size);
2260
2261 #ifdef PCI_DISABLE_MWI
2262 int pci_set_mwi(struct pci_dev *dev)
2263 {
2264         return 0;
2265 }
2266
2267 int pci_try_set_mwi(struct pci_dev *dev)
2268 {
2269         return 0;
2270 }
2271
2272 void pci_clear_mwi(struct pci_dev *dev)
2273 {
2274 }
2275
2276 #else
2277
2278 /**
2279  * pci_set_mwi - enables memory-write-invalidate PCI transaction
2280  * @dev: the PCI device for which MWI is enabled
2281  *
2282  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
2283  *
2284  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
2285  */
2286 int
2287 pci_set_mwi(struct pci_dev *dev)
2288 {
2289         int rc;
2290         u16 cmd;
2291
2292         rc = pci_set_cacheline_size(dev);
2293         if (rc)
2294                 return rc;
2295
2296         pci_read_config_word(dev, PCI_COMMAND, &cmd);
2297         if (! (cmd & PCI_COMMAND_INVALIDATE)) {
2298                 dev_dbg(&dev->dev, "enabling Mem-Wr-Inval\n");
2299                 cmd |= PCI_COMMAND_INVALIDATE;
2300                 pci_write_config_word(dev, PCI_COMMAND, cmd);
2301         }
2302         
2303         return 0;
2304 }
2305
2306 /**
2307  * pci_try_set_mwi - enables memory-write-invalidate PCI transaction
2308  * @dev: the PCI device for which MWI is enabled
2309  *
2310  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
2311  * Callers are not required to check the return value.
2312  *
2313  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
2314  */
2315 int pci_try_set_mwi(struct pci_dev *dev)
2316 {
2317         int rc = pci_set_mwi(dev);
2318         return rc;
2319 }
2320
2321 /**
2322  * pci_clear_mwi - disables Memory-Write-Invalidate for device dev
2323  * @dev: the PCI device to disable
2324  *
2325  * Disables PCI Memory-Write-Invalidate transaction on the device
2326  */
2327 void
2328 pci_clear_mwi(struct pci_dev *dev)
2329 {
2330         u16 cmd;
2331
2332         pci_read_config_word(dev, PCI_COMMAND, &cmd);
2333         if (cmd & PCI_COMMAND_INVALIDATE) {
2334                 cmd &= ~PCI_COMMAND_INVALIDATE;
2335                 pci_write_config_word(dev, PCI_COMMAND, cmd);
2336         }
2337 }
2338 #endif /* ! PCI_DISABLE_MWI */
2339
2340 /**
2341  * pci_intx - enables/disables PCI INTx for device dev
2342  * @pdev: the PCI device to operate on
2343  * @enable: boolean: whether to enable or disable PCI INTx
2344  *
2345  * Enables/disables PCI INTx for device dev
2346  */
2347 void
2348 pci_intx(struct pci_dev *pdev, int enable)
2349 {
2350         u16 pci_command, new;
2351
2352         pci_read_config_word(pdev, PCI_COMMAND, &pci_command);
2353
2354         if (enable) {
2355                 new = pci_command & ~PCI_COMMAND_INTX_DISABLE;
2356         } else {
2357                 new = pci_command | PCI_COMMAND_INTX_DISABLE;
2358         }
2359
2360         if (new != pci_command) {
2361                 struct pci_devres *dr;
2362
2363                 pci_write_config_word(pdev, PCI_COMMAND, new);
2364
2365                 dr = find_pci_dr(pdev);
2366                 if (dr && !dr->restore_intx) {
2367                         dr->restore_intx = 1;
2368                         dr->orig_intx = !enable;
2369                 }
2370         }
2371 }
2372
2373 /**
2374  * pci_msi_off - disables any msi or msix capabilities
2375  * @dev: the PCI device to operate on
2376  *
2377  * If you want to use msi see pci_enable_msi and friends.
2378  * This is a lower level primitive that allows us to disable
2379  * msi operation at the device level.
2380  */
2381 void pci_msi_off(struct pci_dev *dev)
2382 {
2383         int pos;
2384         u16 control;
2385
2386         pos = pci_find_capability(dev, PCI_CAP_ID_MSI);
2387         if (pos) {
2388                 pci_read_config_word(dev, pos + PCI_MSI_FLAGS, &control);
2389                 control &= ~PCI_MSI_FLAGS_ENABLE;
2390                 pci_write_config_word(dev, pos + PCI_MSI_FLAGS, control);
2391         }
2392         pos = pci_find_capability(dev, PCI_CAP_ID_MSIX);
2393         if (pos) {
2394                 pci_read_config_word(dev, pos + PCI_MSIX_FLAGS, &control);
2395                 control &= ~PCI_MSIX_FLAGS_ENABLE;
2396                 pci_write_config_word(dev, pos + PCI_MSIX_FLAGS, control);
2397         }
2398 }
2399 EXPORT_SYMBOL_GPL(pci_msi_off);
2400
2401 int pci_set_dma_max_seg_size(struct pci_dev *dev, unsigned int size)
2402 {
2403         return dma_set_max_seg_size(&dev->dev, size);
2404 }
2405 EXPORT_SYMBOL(pci_set_dma_max_seg_size);
2406
2407 int pci_set_dma_seg_boundary(struct pci_dev *dev, unsigned long mask)
2408 {
2409         return dma_set_seg_boundary(&dev->dev, mask);
2410 }
2411 EXPORT_SYMBOL(pci_set_dma_seg_boundary);
2412
2413 static int pcie_flr(struct pci_dev *dev, int probe)
2414 {
2415         int i;
2416         int pos;
2417         u32 cap;
2418         u16 status, control;
2419
2420         pos = pci_pcie_cap(dev);
2421         if (!pos)
2422                 return -ENOTTY;
2423
2424         pci_read_config_dword(dev, pos + PCI_EXP_DEVCAP, &cap);
2425         if (!(cap & PCI_EXP_DEVCAP_FLR))
2426                 return -ENOTTY;
2427
2428         if (probe)
2429                 return 0;
2430
2431         /* Wait for Transaction Pending bit clean */
2432         for (i = 0; i < 4; i++) {
2433                 if (i)
2434                         msleep((1 << (i - 1)) * 100);
2435
2436                 pci_read_config_word(dev, pos + PCI_EXP_DEVSTA, &status);
2437                 if (!(status & PCI_EXP_DEVSTA_TRPND))
2438                         goto clear;
2439         }
2440
2441         dev_err(&dev->dev, "transaction is not cleared; "
2442                         "proceeding with reset anyway\n");
2443
2444 clear:
2445         pci_read_config_word(dev, pos + PCI_EXP_DEVCTL, &control);
2446         control |= PCI_EXP_DEVCTL_BCR_FLR;
2447         pci_write_config_word(dev, pos + PCI_EXP_DEVCTL, control);
2448
2449         msleep(100);
2450
2451         return 0;
2452 }
2453
2454 static int pci_af_flr(struct pci_dev *dev, int probe)
2455 {
2456         int i;
2457         int pos;
2458         u8 cap;
2459         u8 status;
2460
2461         pos = pci_find_capability(dev, PCI_CAP_ID_AF);
2462         if (!pos)
2463                 return -ENOTTY;
2464
2465         pci_read_config_byte(dev, pos + PCI_AF_CAP, &cap);
2466         if (!(cap & PCI_AF_CAP_TP) || !(cap & PCI_AF_CAP_FLR))
2467                 return -ENOTTY;
2468
2469         if (probe)
2470                 return 0;
2471
2472         /* Wait for Transaction Pending bit clean */
2473         for (i = 0; i < 4; i++) {
2474                 if (i)
2475                         msleep((1 << (i - 1)) * 100);
2476
2477                 pci_read_config_byte(dev, pos + PCI_AF_STATUS, &status);
2478                 if (!(status & PCI_AF_STATUS_TP))
2479                         goto clear;
2480         }
2481
2482         dev_err(&dev->dev, "transaction is not cleared; "
2483                         "proceeding with reset anyway\n");
2484
2485 clear:
2486         pci_write_config_byte(dev, pos + PCI_AF_CTRL, PCI_AF_CTRL_FLR);
2487         msleep(100);
2488
2489         return 0;
2490 }
2491
2492 static int pci_pm_reset(struct pci_dev *dev, int probe)
2493 {
2494         u16 csr;
2495
2496         if (!dev->pm_cap)
2497                 return -ENOTTY;
2498
2499         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &csr);
2500         if (csr & PCI_PM_CTRL_NO_SOFT_RESET)
2501                 return -ENOTTY;
2502
2503         if (probe)
2504                 return 0;
2505
2506         if (dev->current_state != PCI_D0)
2507                 return -EINVAL;
2508
2509         csr &= ~PCI_PM_CTRL_STATE_MASK;
2510         csr |= PCI_D3hot;
2511         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, csr);
2512         pci_dev_d3_sleep(dev);
2513
2514         csr &= ~PCI_PM_CTRL_STATE_MASK;
2515         csr |= PCI_D0;
2516         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, csr);
2517         pci_dev_d3_sleep(dev);
2518
2519         return 0;
2520 }
2521
2522 static int pci_parent_bus_reset(struct pci_dev *dev, int probe)
2523 {
2524         u16 ctrl;
2525         struct pci_dev *pdev;
2526
2527         if (pci_is_root_bus(dev->bus) || dev->subordinate || !dev->bus->self)
2528                 return -ENOTTY;
2529
2530         list_for_each_entry(pdev, &dev->bus->devices, bus_list)
2531                 if (pdev != dev)
2532                         return -ENOTTY;
2533
2534         if (probe)
2535                 return 0;
2536
2537         pci_read_config_word(dev->bus->self, PCI_BRIDGE_CONTROL, &ctrl);
2538         ctrl |= PCI_BRIDGE_CTL_BUS_RESET;
2539         pci_write_config_word(dev->bus->self, PCI_BRIDGE_CONTROL, ctrl);
2540         msleep(100);
2541
2542         ctrl &= ~PCI_BRIDGE_CTL_BUS_RESET;
2543         pci_write_config_word(dev->bus->self, PCI_BRIDGE_CONTROL, ctrl);
2544         msleep(100);
2545
2546         return 0;
2547 }
2548
2549 static int pci_dev_reset(struct pci_dev *dev, int probe)
2550 {
2551         int rc;
2552
2553         might_sleep();
2554
2555         if (!probe) {
2556                 pci_block_user_cfg_access(dev);
2557                 /* block PM suspend, driver probe, etc. */
2558                 device_lock(&dev->dev);
2559         }
2560
2561         rc = pci_dev_specific_reset(dev, probe);
2562         if (rc != -ENOTTY)
2563                 goto done;
2564
2565         rc = pcie_flr(dev, probe);
2566         if (rc != -ENOTTY)
2567                 goto done;
2568
2569         rc = pci_af_flr(dev, probe);
2570         if (rc != -ENOTTY)
2571                 goto done;
2572
2573         rc = pci_pm_reset(dev, probe);
2574         if (rc != -ENOTTY)
2575                 goto done;
2576
2577         rc = pci_parent_bus_reset(dev, probe);
2578 done:
2579         if (!probe) {
2580                 device_unlock(&dev->dev);
2581                 pci_unblock_user_cfg_access(dev);
2582         }
2583
2584         return rc;
2585 }
2586
2587 /**
2588  * __pci_reset_function - reset a PCI device function
2589  * @dev: PCI device to reset
2590  *
2591  * Some devices allow an individual function to be reset without affecting
2592  * other functions in the same device.  The PCI device must be responsive
2593  * to PCI config space in order to use this function.
2594  *
2595  * The device function is presumed to be unused when this function is called.
2596  * Resetting the device will make the contents of PCI configuration space
2597  * random, so any caller of this must be prepared to reinitialise the
2598  * device including MSI, bus mastering, BARs, decoding IO and memory spaces,
2599  * etc.
2600  *
2601  * Returns 0 if the device function was successfully reset or negative if the
2602  * device doesn't support resetting a single function.
2603  */
2604 int __pci_reset_function(struct pci_dev *dev)
2605 {
2606         return pci_dev_reset(dev, 0);
2607 }
2608 EXPORT_SYMBOL_GPL(__pci_reset_function);
2609
2610 /**
2611  * pci_probe_reset_function - check whether the device can be safely reset
2612  * @dev: PCI device to reset
2613  *
2614  * Some devices allow an individual function to be reset without affecting
2615  * other functions in the same device.  The PCI device must be responsive
2616  * to PCI config space in order to use this function.
2617  *
2618  * Returns 0 if the device function can be reset or negative if the
2619  * device doesn't support resetting a single function.
2620  */
2621 int pci_probe_reset_function(struct pci_dev *dev)
2622 {
2623         return pci_dev_reset(dev, 1);
2624 }
2625
2626 /**
2627  * pci_reset_function - quiesce and reset a PCI device function
2628  * @dev: PCI device to reset
2629  *
2630  * Some devices allow an individual function to be reset without affecting
2631  * other functions in the same device.  The PCI device must be responsive
2632  * to PCI config space in order to use this function.
2633  *
2634  * This function does not just reset the PCI portion of a device, but
2635  * clears all the state associated with the device.  This function differs
2636  * from __pci_reset_function in that it saves and restores device state
2637  * over the reset.
2638  *
2639  * Returns 0 if the device function was successfully reset or negative if the
2640  * device doesn't support resetting a single function.
2641  */
2642 int pci_reset_function(struct pci_dev *dev)
2643 {
2644         int rc;
2645
2646         rc = pci_dev_reset(dev, 1);
2647         if (rc)
2648                 return rc;
2649
2650         pci_save_state(dev);
2651
2652         /*
2653          * both INTx and MSI are disabled after the Interrupt Disable bit
2654          * is set and the Bus Master bit is cleared.
2655          */
2656         pci_write_config_word(dev, PCI_COMMAND, PCI_COMMAND_INTX_DISABLE);
2657
2658         rc = pci_dev_reset(dev, 0);
2659
2660         pci_restore_state(dev);
2661
2662         return rc;
2663 }
2664 EXPORT_SYMBOL_GPL(pci_reset_function);
2665
2666 /**
2667  * pcix_get_max_mmrbc - get PCI-X maximum designed memory read byte count
2668  * @dev: PCI device to query
2669  *
2670  * Returns mmrbc: maximum designed memory read count in bytes
2671  *    or appropriate error value.
2672  */
2673 int pcix_get_max_mmrbc(struct pci_dev *dev)
2674 {
2675         int cap;
2676         u32 stat;
2677
2678         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2679         if (!cap)
2680                 return -EINVAL;
2681
2682         if (pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat))
2683                 return -EINVAL;
2684
2685         return 512 << ((stat & PCI_X_STATUS_MAX_READ) >> 21);
2686 }
2687 EXPORT_SYMBOL(pcix_get_max_mmrbc);
2688
2689 /**
2690  * pcix_get_mmrbc - get PCI-X maximum memory read byte count
2691  * @dev: PCI device to query
2692  *
2693  * Returns mmrbc: maximum memory read count in bytes
2694  *    or appropriate error value.
2695  */
2696 int pcix_get_mmrbc(struct pci_dev *dev)
2697 {
2698         int cap;
2699         u16 cmd;
2700
2701         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2702         if (!cap)
2703                 return -EINVAL;
2704
2705         if (pci_read_config_word(dev, cap + PCI_X_CMD, &cmd))
2706                 return -EINVAL;
2707
2708         return 512 << ((cmd & PCI_X_CMD_MAX_READ) >> 2);
2709 }
2710 EXPORT_SYMBOL(pcix_get_mmrbc);
2711
2712 /**
2713  * pcix_set_mmrbc - set PCI-X maximum memory read byte count
2714  * @dev: PCI device to query
2715  * @mmrbc: maximum memory read count in bytes
2716  *    valid values are 512, 1024, 2048, 4096
2717  *
2718  * If possible sets maximum memory read byte count, some bridges have erratas
2719  * that prevent this.
2720  */
2721 int pcix_set_mmrbc(struct pci_dev *dev, int mmrbc)
2722 {
2723         int cap;
2724         u32 stat, v, o;
2725         u16 cmd;
2726
2727         if (mmrbc < 512 || mmrbc > 4096 || !is_power_of_2(mmrbc))
2728                 return -EINVAL;
2729
2730         v = ffs(mmrbc) - 10;
2731
2732         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2733         if (!cap)
2734                 return -EINVAL;
2735
2736         if (pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat))
2737                 return -EINVAL;
2738
2739         if (v > (stat & PCI_X_STATUS_MAX_READ) >> 21)
2740                 return -E2BIG;
2741
2742         if (pci_read_config_word(dev, cap + PCI_X_CMD, &cmd))
2743                 return -EINVAL;
2744
2745         o = (cmd & PCI_X_CMD_MAX_READ) >> 2;
2746         if (o != v) {
2747                 if (v > o && dev->bus &&
2748                    (dev->bus->bus_flags & PCI_BUS_FLAGS_NO_MMRBC))
2749                         return -EIO;
2750
2751                 cmd &= ~PCI_X_CMD_MAX_READ;
2752                 cmd |= v << 2;
2753                 if (pci_write_config_word(dev, cap + PCI_X_CMD, cmd))
2754                         return -EIO;
2755         }
2756         return 0;
2757 }
2758 EXPORT_SYMBOL(pcix_set_mmrbc);
2759
2760 /**
2761  * pcie_get_readrq - get PCI Express read request size
2762  * @dev: PCI device to query
2763  *
2764  * Returns maximum memory read request in bytes
2765  *    or appropriate error value.
2766  */
2767 int pcie_get_readrq(struct pci_dev *dev)
2768 {
2769         int ret, cap;
2770         u16 ctl;
2771
2772         cap = pci_pcie_cap(dev);
2773         if (!cap)
2774                 return -EINVAL;
2775
2776         ret = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
2777         if (!ret)
2778                 ret = 128 << ((ctl & PCI_EXP_DEVCTL_READRQ) >> 12);
2779
2780         return ret;
2781 }
2782 EXPORT_SYMBOL(pcie_get_readrq);
2783
2784 /**
2785  * pcie_set_readrq - set PCI Express maximum memory read request
2786  * @dev: PCI device to query
2787  * @rq: maximum memory read count in bytes
2788  *    valid values are 128, 256, 512, 1024, 2048, 4096
2789  *
2790  * If possible sets maximum read byte count
2791  */
2792 int pcie_set_readrq(struct pci_dev *dev, int rq)
2793 {
2794         int cap, err = -EINVAL;
2795         u16 ctl, v;
2796
2797         if (rq < 128 || rq > 4096 || !is_power_of_2(rq))
2798                 goto out;
2799
2800         v = (ffs(rq) - 8) << 12;
2801
2802         cap = pci_pcie_cap(dev);
2803         if (!cap)
2804                 goto out;
2805
2806         err = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
2807         if (err)
2808                 goto out;
2809
2810         if ((ctl & PCI_EXP_DEVCTL_READRQ) != v) {
2811                 ctl &= ~PCI_EXP_DEVCTL_READRQ;
2812                 ctl |= v;
2813                 err = pci_write_config_dword(dev, cap + PCI_EXP_DEVCTL, ctl);
2814         }
2815
2816 out:
2817         return err;
2818 }
2819 EXPORT_SYMBOL(pcie_set_readrq);
2820
2821 /**
2822  * pci_select_bars - Make BAR mask from the type of resource
2823  * @dev: the PCI device for which BAR mask is made
2824  * @flags: resource type mask to be selected
2825  *
2826  * This helper routine makes bar mask from the type of resource.
2827  */
2828 int pci_select_bars(struct pci_dev *dev, unsigned long flags)
2829 {
2830         int i, bars = 0;
2831         for (i = 0; i < PCI_NUM_RESOURCES; i++)
2832                 if (pci_resource_flags(dev, i) & flags)
2833                         bars |= (1 << i);
2834         return bars;
2835 }
2836
2837 /**
2838  * pci_resource_bar - get position of the BAR associated with a resource
2839  * @dev: the PCI device
2840  * @resno: the resource number
2841  * @type: the BAR type to be filled in
2842  *
2843  * Returns BAR position in config space, or 0 if the BAR is invalid.
2844  */
2845 int pci_resource_bar(struct pci_dev *dev, int resno, enum pci_bar_type *type)
2846 {
2847         int reg;
2848
2849         if (resno < PCI_ROM_RESOURCE) {
2850                 *type = pci_bar_unknown;
2851                 return PCI_BASE_ADDRESS_0 + 4 * resno;
2852         } else if (resno == PCI_ROM_RESOURCE) {
2853                 *type = pci_bar_mem32;
2854                 return dev->rom_base_reg;
2855         } else if (resno < PCI_BRIDGE_RESOURCES) {
2856                 /* device specific resource */
2857                 reg = pci_iov_resource_bar(dev, resno, type);
2858                 if (reg)
2859                         return reg;
2860         }
2861
2862         dev_err(&dev->dev, "BAR %d: invalid resource\n", resno);
2863         return 0;
2864 }
2865
2866 /* Some architectures require additional programming to enable VGA */
2867 static arch_set_vga_state_t arch_set_vga_state;
2868
2869 void __init pci_register_set_vga_state(arch_set_vga_state_t func)
2870 {
2871         arch_set_vga_state = func;      /* NULL disables */
2872 }
2873
2874 static int pci_set_vga_state_arch(struct pci_dev *dev, bool decode,
2875                       unsigned int command_bits, bool change_bridge)
2876 {
2877         if (arch_set_vga_state)
2878                 return arch_set_vga_state(dev, decode, command_bits,
2879                                                 change_bridge);
2880         return 0;
2881 }
2882
2883 /**
2884  * pci_set_vga_state - set VGA decode state on device and parents if requested
2885  * @dev: the PCI device
2886  * @decode: true = enable decoding, false = disable decoding
2887  * @command_bits: PCI_COMMAND_IO and/or PCI_COMMAND_MEMORY
2888  * @change_bridge: traverse ancestors and change bridges
2889  */
2890 int pci_set_vga_state(struct pci_dev *dev, bool decode,
2891                       unsigned int command_bits, bool change_bridge)
2892 {
2893         struct pci_bus *bus;
2894         struct pci_dev *bridge;
2895         u16 cmd;
2896         int rc;
2897
2898         WARN_ON(command_bits & ~(PCI_COMMAND_IO|PCI_COMMAND_MEMORY));
2899
2900         /* ARCH specific VGA enables */
2901         rc = pci_set_vga_state_arch(dev, decode, command_bits, change_bridge);
2902         if (rc)
2903                 return rc;
2904
2905         pci_read_config_word(dev, PCI_COMMAND, &cmd);
2906         if (decode == true)
2907                 cmd |= command_bits;
2908         else
2909                 cmd &= ~command_bits;
2910         pci_write_config_word(dev, PCI_COMMAND, cmd);
2911
2912         if (change_bridge == false)
2913                 return 0;
2914
2915         bus = dev->bus;
2916         while (bus) {
2917                 bridge = bus->self;
2918                 if (bridge) {
2919                         pci_read_config_word(bridge, PCI_BRIDGE_CONTROL,
2920                                              &cmd);
2921                         if (decode == true)
2922                                 cmd |= PCI_BRIDGE_CTL_VGA;
2923                         else
2924                                 cmd &= ~PCI_BRIDGE_CTL_VGA;
2925                         pci_write_config_word(bridge, PCI_BRIDGE_CONTROL,
2926                                               cmd);
2927                 }
2928                 bus = bus->parent;
2929         }
2930         return 0;
2931 }
2932
2933 #define RESOURCE_ALIGNMENT_PARAM_SIZE COMMAND_LINE_SIZE
2934 static char resource_alignment_param[RESOURCE_ALIGNMENT_PARAM_SIZE] = {0};
2935 static DEFINE_SPINLOCK(resource_alignment_lock);
2936
2937 /**
2938  * pci_specified_resource_alignment - get resource alignment specified by user.
2939  * @dev: the PCI device to get
2940  *
2941  * RETURNS: Resource alignment if it is specified.
2942  *          Zero if it is not specified.
2943  */
2944 resource_size_t pci_specified_resource_alignment(struct pci_dev *dev)
2945 {
2946         int seg, bus, slot, func, align_order, count;
2947         resource_size_t align = 0;
2948         char *p;
2949
2950         spin_lock(&resource_alignment_lock);
2951         p = resource_alignment_param;
2952         while (*p) {
2953                 count = 0;
2954                 if (sscanf(p, "%d%n", &align_order, &count) == 1 &&
2955                                                         p[count] == '@') {
2956                         p += count + 1;
2957                 } else {
2958                         align_order = -1;
2959                 }
2960                 if (sscanf(p, "%x:%x:%x.%x%n",
2961                         &seg, &bus, &slot, &func, &count) != 4) {
2962                         seg = 0;
2963                         if (sscanf(p, "%x:%x.%x%n",
2964                                         &bus, &slot, &func, &count) != 3) {
2965                                 /* Invalid format */
2966                                 printk(KERN_ERR "PCI: Can't parse resource_alignment parameter: %s\n",
2967                                         p);
2968                                 break;
2969                         }
2970                 }
2971                 p += count;
2972                 if (seg == pci_domain_nr(dev->bus) &&
2973                         bus == dev->bus->number &&
2974                         slot == PCI_SLOT(dev->devfn) &&
2975                         func == PCI_FUNC(dev->devfn)) {
2976                         if (align_order == -1) {
2977                                 align = PAGE_SIZE;
2978                         } else {
2979                                 align = 1 << align_order;
2980                         }
2981                         /* Found */
2982                         break;
2983                 }
2984                 if (*p != ';' && *p != ',') {
2985                         /* End of param or invalid format */
2986                         break;
2987                 }
2988                 p++;
2989         }
2990         spin_unlock(&resource_alignment_lock);
2991         return align;
2992 }
2993
2994 /**
2995  * pci_is_reassigndev - check if specified PCI is target device to reassign
2996  * @dev: the PCI device to check
2997  *
2998  * RETURNS: non-zero for PCI device is a target device to reassign,
2999  *          or zero is not.
3000  */
3001 int pci_is_reassigndev(struct pci_dev *dev)
3002 {
3003         return (pci_specified_resource_alignment(dev) != 0);
3004 }
3005
3006 ssize_t pci_set_resource_alignment_param(const char *buf, size_t count)
3007 {
3008         if (count > RESOURCE_ALIGNMENT_PARAM_SIZE - 1)
3009                 count = RESOURCE_ALIGNMENT_PARAM_SIZE - 1;
3010         spin_lock(&resource_alignment_lock);
3011         strncpy(resource_alignment_param, buf, count);
3012         resource_alignment_param[count] = '\0';
3013         spin_unlock(&resource_alignment_lock);
3014         return count;
3015 }
3016
3017 ssize_t pci_get_resource_alignment_param(char *buf, size_t size)
3018 {
3019         size_t count;
3020         spin_lock(&resource_alignment_lock);
3021         count = snprintf(buf, size, "%s", resource_alignment_param);
3022         spin_unlock(&resource_alignment_lock);
3023         return count;
3024 }
3025
3026 static ssize_t pci_resource_alignment_show(struct bus_type *bus, char *buf)
3027 {
3028         return pci_get_resource_alignment_param(buf, PAGE_SIZE);
3029 }
3030
3031 static ssize_t pci_resource_alignment_store(struct bus_type *bus,
3032                                         const char *buf, size_t count)
3033 {
3034         return pci_set_resource_alignment_param(buf, count);
3035 }
3036
3037 BUS_ATTR(resource_alignment, 0644, pci_resource_alignment_show,
3038                                         pci_resource_alignment_store);
3039
3040 static int __init pci_resource_alignment_sysfs_init(void)
3041 {
3042         return bus_create_file(&pci_bus_type,
3043                                         &bus_attr_resource_alignment);
3044 }
3045
3046 late_initcall(pci_resource_alignment_sysfs_init);
3047
3048 static void __devinit pci_no_domains(void)
3049 {
3050 #ifdef CONFIG_PCI_DOMAINS
3051         pci_domains_supported = 0;
3052 #endif
3053 }
3054
3055 /**
3056  * pci_ext_cfg_enabled - can we access extended PCI config space?
3057  * @dev: The PCI device of the root bridge.
3058  *
3059  * Returns 1 if we can access PCI extended config space (offsets
3060  * greater than 0xff). This is the default implementation. Architecture
3061  * implementations can override this.
3062  */
3063 int __attribute__ ((weak)) pci_ext_cfg_avail(struct pci_dev *dev)
3064 {
3065         return 1;
3066 }
3067
3068 void __weak pci_fixup_cardbus(struct pci_bus *bus)
3069 {
3070 }
3071 EXPORT_SYMBOL(pci_fixup_cardbus);
3072
3073 static int __init pci_setup(char *str)
3074 {
3075         while (str) {
3076                 char *k = strchr(str, ',');
3077                 if (k)
3078                         *k++ = 0;
3079                 if (*str && (str = pcibios_setup(str)) && *str) {
3080                         if (!strcmp(str, "nomsi")) {
3081                                 pci_no_msi();
3082                         } else if (!strcmp(str, "noaer")) {
3083                                 pci_no_aer();
3084                         } else if (!strcmp(str, "nodomains")) {
3085                                 pci_no_domains();
3086                         } else if (!strncmp(str, "cbiosize=", 9)) {
3087                                 pci_cardbus_io_size = memparse(str + 9, &str);
3088                         } else if (!strncmp(str, "cbmemsize=", 10)) {
3089                                 pci_cardbus_mem_size = memparse(str + 10, &str);
3090                         } else if (!strncmp(str, "resource_alignment=", 19)) {
3091                                 pci_set_resource_alignment_param(str + 19,
3092                                                         strlen(str + 19));
3093                         } else if (!strncmp(str, "ecrc=", 5)) {
3094                                 pcie_ecrc_get_policy(str + 5);
3095                         } else if (!strncmp(str, "hpiosize=", 9)) {
3096                                 pci_hotplug_io_size = memparse(str + 9, &str);
3097                         } else if (!strncmp(str, "hpmemsize=", 10)) {
3098                                 pci_hotplug_mem_size = memparse(str + 10, &str);
3099                         } else {
3100                                 printk(KERN_ERR "PCI: Unknown option `%s'\n",
3101                                                 str);
3102                         }
3103                 }
3104                 str = k;
3105         }
3106         return 0;
3107 }
3108 early_param("pci", pci_setup);
3109
3110 EXPORT_SYMBOL(pci_reenable_device);
3111 EXPORT_SYMBOL(pci_enable_device_io);
3112 EXPORT_SYMBOL(pci_enable_device_mem);
3113 EXPORT_SYMBOL(pci_enable_device);
3114 EXPORT_SYMBOL(pcim_enable_device);
3115 EXPORT_SYMBOL(pcim_pin_device);
3116 EXPORT_SYMBOL(pci_disable_device);
3117 EXPORT_SYMBOL(pci_find_capability);
3118 EXPORT_SYMBOL(pci_bus_find_capability);
3119 EXPORT_SYMBOL(pci_release_regions);
3120 EXPORT_SYMBOL(pci_request_regions);
3121 EXPORT_SYMBOL(pci_request_regions_exclusive);
3122 EXPORT_SYMBOL(pci_release_region);
3123 EXPORT_SYMBOL(pci_request_region);
3124 EXPORT_SYMBOL(pci_request_region_exclusive);
3125 EXPORT_SYMBOL(pci_release_selected_regions);
3126 EXPORT_SYMBOL(pci_request_selected_regions);
3127 EXPORT_SYMBOL(pci_request_selected_regions_exclusive);
3128 EXPORT_SYMBOL(pci_set_master);
3129 EXPORT_SYMBOL(pci_clear_master);
3130 EXPORT_SYMBOL(pci_set_mwi);
3131 EXPORT_SYMBOL(pci_try_set_mwi);
3132 EXPORT_SYMBOL(pci_clear_mwi);
3133 EXPORT_SYMBOL_GPL(pci_intx);
3134 EXPORT_SYMBOL(pci_assign_resource);
3135 EXPORT_SYMBOL(pci_find_parent_resource);
3136 EXPORT_SYMBOL(pci_select_bars);
3137
3138 EXPORT_SYMBOL(pci_set_power_state);
3139 EXPORT_SYMBOL(pci_save_state);
3140 EXPORT_SYMBOL(pci_restore_state);
3141 EXPORT_SYMBOL(pci_pme_capable);
3142 EXPORT_SYMBOL(pci_pme_active);
3143 EXPORT_SYMBOL(pci_wake_from_d3);
3144 EXPORT_SYMBOL(pci_target_state);
3145 EXPORT_SYMBOL(pci_prepare_to_sleep);
3146 EXPORT_SYMBOL(pci_back_from_sleep);
3147 EXPORT_SYMBOL_GPL(pci_set_pcie_reset_state);