e8a2a4a852f58a470bdce7f70d3a1c519429a4fa
[linux-2.6.git] / drivers / parisc / lba_pci.c
1 /*
2 **
3 **  PCI Lower Bus Adapter (LBA) manager
4 **
5 **      (c) Copyright 1999,2000 Grant Grundler
6 **      (c) Copyright 1999,2000 Hewlett-Packard Company
7 **
8 **      This program is free software; you can redistribute it and/or modify
9 **      it under the terms of the GNU General Public License as published by
10 **      the Free Software Foundation; either version 2 of the License, or
11 **      (at your option) any later version.
12 **
13 **
14 ** This module primarily provides access to PCI bus (config/IOport
15 ** spaces) on platforms with an SBA/LBA chipset. A/B/C/J/L/N-class
16 ** with 4 digit model numbers - eg C3000 (and A400...sigh).
17 **
18 ** LBA driver isn't as simple as the Dino driver because:
19 **   (a) this chip has substantial bug fixes between revisions
20 **       (Only one Dino bug has a software workaround :^(  )
21 **   (b) has more options which we don't (yet) support (DMA hints, OLARD)
22 **   (c) IRQ support lives in the I/O SAPIC driver (not with PCI driver)
23 **   (d) play nicely with both PAT and "Legacy" PA-RISC firmware (PDC).
24 **       (dino only deals with "Legacy" PDC)
25 **
26 ** LBA driver passes the I/O SAPIC HPA to the I/O SAPIC driver.
27 ** (I/O SAPIC is integratd in the LBA chip).
28 **
29 ** FIXME: Add support to SBA and LBA drivers for DMA hint sets
30 ** FIXME: Add support for PCI card hot-plug (OLARD).
31 */
32
33 #include <linux/delay.h>
34 #include <linux/types.h>
35 #include <linux/kernel.h>
36 #include <linux/spinlock.h>
37 #include <linux/init.h>         /* for __init and __devinit */
38 #include <linux/pci.h>
39 #include <linux/ioport.h>
40 #include <linux/slab.h>
41 #include <linux/smp_lock.h>
42
43 #include <asm/byteorder.h>
44 #include <asm/pdc.h>
45 #include <asm/pdcpat.h>
46 #include <asm/page.h>
47 #include <asm/system.h>
48
49 #include <asm/hardware.h>       /* for register_parisc_driver() stuff */
50 #include <asm/parisc-device.h>
51 #include <asm/iosapic.h>        /* for iosapic_register() */
52 #include <asm/io.h>             /* read/write stuff */
53
54 #undef DEBUG_LBA        /* general stuff */
55 #undef DEBUG_LBA_PORT   /* debug I/O Port access */
56 #undef DEBUG_LBA_CFG    /* debug Config Space Access (ie PCI Bus walk) */
57 #undef DEBUG_LBA_PAT    /* debug PCI Resource Mgt code - PDC PAT only */
58
59 #undef FBB_SUPPORT      /* Fast Back-Back xfers - NOT READY YET */
60
61
62 #ifdef DEBUG_LBA
63 #define DBG(x...)       printk(x)
64 #else
65 #define DBG(x...)
66 #endif
67
68 #ifdef DEBUG_LBA_PORT
69 #define DBG_PORT(x...)  printk(x)
70 #else
71 #define DBG_PORT(x...)
72 #endif
73
74 #ifdef DEBUG_LBA_CFG
75 #define DBG_CFG(x...)   printk(x)
76 #else
77 #define DBG_CFG(x...)
78 #endif
79
80 #ifdef DEBUG_LBA_PAT
81 #define DBG_PAT(x...)   printk(x)
82 #else
83 #define DBG_PAT(x...)
84 #endif
85
86
87 /*
88 ** Config accessor functions only pass in the 8-bit bus number and not
89 ** the 8-bit "PCI Segment" number. Each LBA will be assigned a PCI bus
90 ** number based on what firmware wrote into the scratch register.
91 **
92 ** The "secondary" bus number is set to this before calling
93 ** pci_register_ops(). If any PPB's are present, the scan will
94 ** discover them and update the "secondary" and "subordinate"
95 ** fields in the pci_bus structure.
96 **
97 ** Changes in the configuration *may* result in a different
98 ** bus number for each LBA depending on what firmware does.
99 */
100
101 #define MODULE_NAME "LBA"
102
103 #define LBA_FUNC_ID     0x0000  /* function id */
104 #define LBA_FCLASS      0x0008  /* function class, bist, header, rev... */
105 #define LBA_CAPABLE     0x0030  /* capabilities register */
106
107 #define LBA_PCI_CFG_ADDR        0x0040  /* poke CFG address here */
108 #define LBA_PCI_CFG_DATA        0x0048  /* read or write data here */
109
110 #define LBA_PMC_MTLT    0x0050  /* Firmware sets this - read only. */
111 #define LBA_FW_SCRATCH  0x0058  /* Firmware writes the PCI bus number here. */
112 #define LBA_ERROR_ADDR  0x0070  /* On error, address gets logged here */
113
114 #define LBA_ARB_MASK    0x0080  /* bit 0 enable arbitration. PAT/PDC enables */
115 #define LBA_ARB_PRI     0x0088  /* firmware sets this. */
116 #define LBA_ARB_MODE    0x0090  /* firmware sets this. */
117 #define LBA_ARB_MTLT    0x0098  /* firmware sets this. */
118
119 #define LBA_MOD_ID      0x0100  /* Module ID. PDC_PAT_CELL reports 4 */
120
121 #define LBA_STAT_CTL    0x0108  /* Status & Control */
122 #define   LBA_BUS_RESET         0x01    /*  Deassert PCI Bus Reset Signal */
123 #define   CLEAR_ERRLOG          0x10    /*  "Clear Error Log" cmd */
124 #define   CLEAR_ERRLOG_ENABLE   0x20    /*  "Clear Error Log" Enable */
125 #define   HF_ENABLE     0x40    /*    enable HF mode (default is -1 mode) */
126
127 #define LBA_LMMIO_BASE  0x0200  /* < 4GB I/O address range */
128 #define LBA_LMMIO_MASK  0x0208
129
130 #define LBA_GMMIO_BASE  0x0210  /* > 4GB I/O address range */
131 #define LBA_GMMIO_MASK  0x0218
132
133 #define LBA_WLMMIO_BASE 0x0220  /* All < 4GB ranges under the same *SBA* */
134 #define LBA_WLMMIO_MASK 0x0228
135
136 #define LBA_WGMMIO_BASE 0x0230  /* All > 4GB ranges under the same *SBA* */
137 #define LBA_WGMMIO_MASK 0x0238
138
139 #define LBA_IOS_BASE    0x0240  /* I/O port space for this LBA */
140 #define LBA_IOS_MASK    0x0248
141
142 #define LBA_ELMMIO_BASE 0x0250  /* Extra LMMIO range */
143 #define LBA_ELMMIO_MASK 0x0258
144
145 #define LBA_EIOS_BASE   0x0260  /* Extra I/O port space */
146 #define LBA_EIOS_MASK   0x0268
147
148 #define LBA_GLOBAL_MASK 0x0270  /* Mercury only: Global Address Mask */
149 #define LBA_DMA_CTL     0x0278  /* firmware sets this */
150
151 #define LBA_IBASE       0x0300  /* SBA DMA support */
152 #define LBA_IMASK       0x0308
153
154 /* FIXME: ignore DMA Hint stuff until we can measure performance */
155 #define LBA_HINT_CFG    0x0310
156 #define LBA_HINT_BASE   0x0380  /* 14 registers at every 8 bytes. */
157
158 #define LBA_BUS_MODE    0x0620
159
160 /* ERROR regs are needed for config cycle kluges */
161 #define LBA_ERROR_CONFIG 0x0680
162 #define     LBA_SMART_MODE 0x20
163 #define LBA_ERROR_STATUS 0x0688
164 #define LBA_ROPE_CTL     0x06A0
165
166 #define LBA_IOSAPIC_BASE        0x800 /* Offset of IRQ logic */
167
168 /* non-postable I/O port space, densely packed */
169 #define LBA_PORT_BASE   (PCI_F_EXTEND | 0xfee00000UL)
170 static void __iomem *astro_iop_base __read_mostly;
171
172 #define ELROY_HVERS     0x782
173 #define MERCURY_HVERS   0x783
174 #define QUICKSILVER_HVERS       0x784
175
176 static inline int IS_ELROY(struct parisc_device *d)
177 {
178         return (d->id.hversion == ELROY_HVERS);
179 }
180
181 static inline int IS_MERCURY(struct parisc_device *d)
182 {
183         return (d->id.hversion == MERCURY_HVERS);
184 }
185
186 static inline int IS_QUICKSILVER(struct parisc_device *d)
187 {
188         return (d->id.hversion == QUICKSILVER_HVERS);
189 }
190
191
192 /*
193 ** lba_device: Per instance Elroy data structure
194 */
195 struct lba_device {
196         struct pci_hba_data hba;
197
198         spinlock_t      lba_lock;
199         void            *iosapic_obj;
200
201 #ifdef CONFIG_64BIT
202         void __iomem *  iop_base;    /* PA_VIEW - for IO port accessor funcs */
203 #endif
204
205         int             flags;       /* state/functionality enabled */
206         int             hw_rev;      /* HW revision of chip */
207 };
208
209
210 static u32 lba_t32;
211
212 /* lba flags */
213 #define LBA_FLAG_SKIP_PROBE     0x10
214
215 #define LBA_SKIP_PROBE(d) ((d)->flags & LBA_FLAG_SKIP_PROBE)
216
217
218 /* Looks nice and keeps the compiler happy */
219 #define LBA_DEV(d) ((struct lba_device *) (d))
220
221
222 /*
223 ** Only allow 8 subsidiary busses per LBA
224 ** Problem is the PCI bus numbering is globally shared.
225 */
226 #define LBA_MAX_NUM_BUSES 8
227
228 /************************************
229  * LBA register read and write support
230  *
231  * BE WARNED: register writes are posted.
232  *  (ie follow writes which must reach HW with a read)
233  */
234 #define READ_U8(addr)  __raw_readb(addr)
235 #define READ_U16(addr) __raw_readw(addr)
236 #define READ_U32(addr) __raw_readl(addr)
237 #define WRITE_U8(value, addr)  __raw_writeb(value, addr)
238 #define WRITE_U16(value, addr) __raw_writew(value, addr)
239 #define WRITE_U32(value, addr) __raw_writel(value, addr)
240
241 #define READ_REG8(addr)  readb(addr)
242 #define READ_REG16(addr) readw(addr)
243 #define READ_REG32(addr) readl(addr)
244 #define READ_REG64(addr) readq(addr)
245 #define WRITE_REG8(value, addr)  writeb(value, addr)
246 #define WRITE_REG16(value, addr) writew(value, addr)
247 #define WRITE_REG32(value, addr) writel(value, addr)
248
249
250 #define LBA_CFG_TOK(bus,dfn) ((u32) ((bus)<<16 | (dfn)<<8))
251 #define LBA_CFG_BUS(tok)  ((u8) ((tok)>>16))
252 #define LBA_CFG_DEV(tok)  ((u8) ((tok)>>11) & 0x1f)
253 #define LBA_CFG_FUNC(tok) ((u8) ((tok)>>8 ) & 0x7)
254
255
256 /*
257 ** Extract LBA (Rope) number from HPA
258 ** REVISIT: 16 ropes for Stretch/Ike?
259 */
260 #define ROPES_PER_IOC   8
261 #define LBA_NUM(x)    ((((unsigned long) x) >> 13) & (ROPES_PER_IOC-1))
262
263
264 static void
265 lba_dump_res(struct resource *r, int d)
266 {
267         int i;
268
269         if (NULL == r)
270                 return;
271
272         printk(KERN_DEBUG "(%p)", r->parent);
273         for (i = d; i ; --i) printk(" ");
274         printk(KERN_DEBUG "%p [%lx,%lx]/%lx\n", r, r->start, r->end, r->flags);
275         lba_dump_res(r->child, d+2);
276         lba_dump_res(r->sibling, d);
277 }
278
279
280 /*
281 ** LBA rev 2.0, 2.1, 2.2, and 3.0 bus walks require a complex
282 ** workaround for cfg cycles:
283 **      -- preserve  LBA state
284 **      -- prevent any DMA from occurring
285 **      -- turn on smart mode
286 **      -- probe with config writes before doing config reads
287 **      -- check ERROR_STATUS
288 **      -- clear ERROR_STATUS
289 **      -- restore LBA state
290 **
291 ** The workaround is only used for device discovery.
292 */
293
294 static int lba_device_present(u8 bus, u8 dfn, struct lba_device *d)
295 {
296         u8 first_bus = d->hba.hba_bus->secondary;
297         u8 last_sub_bus = d->hba.hba_bus->subordinate;
298
299         if ((bus < first_bus) ||
300             (bus > last_sub_bus) ||
301             ((bus - first_bus) >= LBA_MAX_NUM_BUSES)) {
302                 return 0;
303         }
304
305         return 1;
306 }
307
308
309
310 #define LBA_CFG_SETUP(d, tok) {                         \
311     /* Save contents of error config register.  */                      \
312     error_config = READ_REG32(d->hba.base_addr + LBA_ERROR_CONFIG);             \
313 \
314     /* Save contents of status control register.  */                    \
315     status_control = READ_REG32(d->hba.base_addr + LBA_STAT_CTL);               \
316 \
317     /* For LBA rev 2.0, 2.1, 2.2, and 3.0, we must disable DMA          \
318     ** arbitration for full bus walks.                                  \
319     */                                                                  \
320         /* Save contents of arb mask register. */                       \
321         arb_mask = READ_REG32(d->hba.base_addr + LBA_ARB_MASK);         \
322 \
323         /*                                                              \
324          * Turn off all device arbitration bits (i.e. everything        \
325          * except arbitration enable bit).                              \
326          */                                                             \
327         WRITE_REG32(0x1, d->hba.base_addr + LBA_ARB_MASK);              \
328 \
329     /*                                                                  \
330      * Set the smart mode bit so that master aborts don't cause         \
331      * LBA to go into PCI fatal mode (required).                        \
332      */                                                                 \
333     WRITE_REG32(error_config | LBA_SMART_MODE, d->hba.base_addr + LBA_ERROR_CONFIG);    \
334 }
335
336
337 #define LBA_CFG_PROBE(d, tok) {                         \
338     /*                                                                  \
339      * Setup Vendor ID write and read back the address register         \
340      * to make sure that LBA is the bus master.                         \
341      */                                                                 \
342     WRITE_REG32(tok | PCI_VENDOR_ID, (d)->hba.base_addr + LBA_PCI_CFG_ADDR);\
343     /*                                                                  \
344      * Read address register to ensure that LBA is the bus master,      \
345      * which implies that DMA traffic has stopped when DMA arb is off.  \
346      */                                                                 \
347     lba_t32 = READ_REG32((d)->hba.base_addr + LBA_PCI_CFG_ADDR);        \
348     /*                                                                  \
349      * Generate a cfg write cycle (will have no affect on               \
350      * Vendor ID register since read-only).                             \
351      */                                                                 \
352     WRITE_REG32(~0, (d)->hba.base_addr + LBA_PCI_CFG_DATA);             \
353     /*                                                                  \
354      * Make sure write has completed before proceeding further,         \
355      * i.e. before setting clear enable.                                \
356      */                                                                 \
357     lba_t32 = READ_REG32((d)->hba.base_addr + LBA_PCI_CFG_ADDR);        \
358 }
359
360
361 /*
362  * HPREVISIT:
363  *   -- Can't tell if config cycle got the error.
364  *
365  *              OV bit is broken until rev 4.0, so can't use OV bit and
366  *              LBA_ERROR_LOG_ADDR to tell if error belongs to config cycle.
367  *
368  *              As of rev 4.0, no longer need the error check.
369  *
370  *   -- Even if we could tell, we still want to return -1
371  *      for **ANY** error (not just master abort).
372  *
373  *   -- Only clear non-fatal errors (we don't want to bring
374  *      LBA out of pci-fatal mode).
375  *
376  *              Actually, there is still a race in which
377  *              we could be clearing a fatal error.  We will
378  *              live with this during our initial bus walk
379  *              until rev 4.0 (no driver activity during
380  *              initial bus walk).  The initial bus walk
381  *              has race conditions concerning the use of
382  *              smart mode as well.
383  */
384
385 #define LBA_MASTER_ABORT_ERROR 0xc
386 #define LBA_FATAL_ERROR 0x10
387
388 #define LBA_CFG_MASTER_ABORT_CHECK(d, base, tok, error) {               \
389     u32 error_status = 0;                                               \
390     /*                                                                  \
391      * Set clear enable (CE) bit. Unset by HW when new                  \
392      * errors are logged -- LBA HW ERS section 14.3.3).         \
393      */                                                                 \
394     WRITE_REG32(status_control | CLEAR_ERRLOG_ENABLE, base + LBA_STAT_CTL); \
395     error_status = READ_REG32(base + LBA_ERROR_STATUS);         \
396     if ((error_status & 0x1f) != 0) {                                   \
397         /*                                                              \
398          * Fail the config read request.                                \
399          */                                                             \
400         error = 1;                                                      \
401         if ((error_status & LBA_FATAL_ERROR) == 0) {                    \
402             /*                                                          \
403              * Clear error status (if fatal bit not set) by setting     \
404              * clear error log bit (CL).                                \
405              */                                                         \
406             WRITE_REG32(status_control | CLEAR_ERRLOG, base + LBA_STAT_CTL); \
407         }                                                               \
408     }                                                                   \
409 }
410
411 #define LBA_CFG_TR4_ADDR_SETUP(d, addr)                                 \
412         WRITE_REG32(((addr) & ~3), (d)->hba.base_addr + LBA_PCI_CFG_ADDR);
413
414 #define LBA_CFG_ADDR_SETUP(d, addr) {                                   \
415     WRITE_REG32(((addr) & ~3), (d)->hba.base_addr + LBA_PCI_CFG_ADDR);  \
416     /*                                                                  \
417      * Read address register to ensure that LBA is the bus master,      \
418      * which implies that DMA traffic has stopped when DMA arb is off.  \
419      */                                                                 \
420     lba_t32 = READ_REG32((d)->hba.base_addr + LBA_PCI_CFG_ADDR);        \
421 }
422
423
424 #define LBA_CFG_RESTORE(d, base) {                                      \
425     /*                                                                  \
426      * Restore status control register (turn off clear enable).         \
427      */                                                                 \
428     WRITE_REG32(status_control, base + LBA_STAT_CTL);                   \
429     /*                                                                  \
430      * Restore error config register (turn off smart mode).             \
431      */                                                                 \
432     WRITE_REG32(error_config, base + LBA_ERROR_CONFIG);                 \
433         /*                                                              \
434          * Restore arb mask register (reenables DMA arbitration).       \
435          */                                                             \
436         WRITE_REG32(arb_mask, base + LBA_ARB_MASK);                     \
437 }
438
439
440
441 static unsigned int
442 lba_rd_cfg(struct lba_device *d, u32 tok, u8 reg, u32 size)
443 {
444         u32 data = ~0U;
445         int error = 0;
446         u32 arb_mask = 0;       /* used by LBA_CFG_SETUP/RESTORE */
447         u32 error_config = 0;   /* used by LBA_CFG_SETUP/RESTORE */
448         u32 status_control = 0; /* used by LBA_CFG_SETUP/RESTORE */
449
450         LBA_CFG_SETUP(d, tok);
451         LBA_CFG_PROBE(d, tok);
452         LBA_CFG_MASTER_ABORT_CHECK(d, d->hba.base_addr, tok, error);
453         if (!error) {
454                 void __iomem *data_reg = d->hba.base_addr + LBA_PCI_CFG_DATA;
455
456                 LBA_CFG_ADDR_SETUP(d, tok | reg);
457                 switch (size) {
458                 case 1: data = (u32) READ_REG8(data_reg + (reg & 3)); break;
459                 case 2: data = (u32) READ_REG16(data_reg+ (reg & 2)); break;
460                 case 4: data = READ_REG32(data_reg); break;
461                 }
462         }
463         LBA_CFG_RESTORE(d, d->hba.base_addr);
464         return(data);
465 }
466
467
468 static int elroy_cfg_read(struct pci_bus *bus, unsigned int devfn, int pos, int size, u32 *data)
469 {
470         struct lba_device *d = LBA_DEV(parisc_walk_tree(bus->bridge));
471         u32 local_bus = (bus->parent == NULL) ? 0 : bus->secondary;
472         u32 tok = LBA_CFG_TOK(local_bus, devfn);
473         void __iomem *data_reg = d->hba.base_addr + LBA_PCI_CFG_DATA;
474
475         if ((pos > 255) || (devfn > 255))
476                 return -EINVAL;
477
478 /* FIXME: B2K/C3600 workaround is always use old method... */
479         /* if (!LBA_SKIP_PROBE(d)) */ {
480                 /* original - Generate config cycle on broken elroy
481                   with risk we will miss PCI bus errors. */
482                 *data = lba_rd_cfg(d, tok, pos, size);
483                 DBG_CFG("%s(%x+%2x) -> 0x%x (a)\n", __FUNCTION__, tok, pos, *data);
484                 return 0;
485         }
486
487         if (LBA_SKIP_PROBE(d) && !lba_device_present(bus->secondary, devfn, d)) {
488                 DBG_CFG("%s(%x+%2x) -> -1 (b)\n", __FUNCTION__, tok, pos);
489                 /* either don't want to look or know device isn't present. */
490                 *data = ~0U;
491                 return(0);
492         }
493
494         /* Basic Algorithm
495         ** Should only get here on fully working LBA rev.
496         ** This is how simple the code should have been.
497         */
498         LBA_CFG_ADDR_SETUP(d, tok | pos);
499         switch(size) {
500         case 1: *data = READ_REG8 (data_reg + (pos & 3)); break;
501         case 2: *data = READ_REG16(data_reg + (pos & 2)); break;
502         case 4: *data = READ_REG32(data_reg); break;
503         }
504         DBG_CFG("%s(%x+%2x) -> 0x%x (c)\n", __FUNCTION__, tok, pos, *data);
505         return 0;
506 }
507
508
509 static void
510 lba_wr_cfg(struct lba_device *d, u32 tok, u8 reg, u32 data, u32 size)
511 {
512         int error = 0;
513         u32 arb_mask = 0;
514         u32 error_config = 0;
515         u32 status_control = 0;
516         void __iomem *data_reg = d->hba.base_addr + LBA_PCI_CFG_DATA;
517
518         LBA_CFG_SETUP(d, tok);
519         LBA_CFG_ADDR_SETUP(d, tok | reg);
520         switch (size) {
521         case 1: WRITE_REG8 (data, data_reg + (reg & 3)); break;
522         case 2: WRITE_REG16(data, data_reg + (reg & 2)); break;
523         case 4: WRITE_REG32(data, data_reg);             break;
524         }
525         LBA_CFG_MASTER_ABORT_CHECK(d, d->hba.base_addr, tok, error);
526         LBA_CFG_RESTORE(d, d->hba.base_addr);
527 }
528
529
530 /*
531  * LBA 4.0 config write code implements non-postable semantics
532  * by doing a read of CONFIG ADDR after the write.
533  */
534
535 static int elroy_cfg_write(struct pci_bus *bus, unsigned int devfn, int pos, int size, u32 data)
536 {
537         struct lba_device *d = LBA_DEV(parisc_walk_tree(bus->bridge));
538         u32 local_bus = (bus->parent == NULL) ? 0 : bus->secondary;
539         u32 tok = LBA_CFG_TOK(local_bus,devfn);
540
541         if ((pos > 255) || (devfn > 255))
542                 return -EINVAL;
543
544         if (!LBA_SKIP_PROBE(d)) {
545                 /* Original Workaround */
546                 lba_wr_cfg(d, tok, pos, (u32) data, size);
547                 DBG_CFG("%s(%x+%2x) = 0x%x (a)\n", __FUNCTION__, tok, pos,data);
548                 return 0;
549         }
550
551         if (LBA_SKIP_PROBE(d) && (!lba_device_present(bus->secondary, devfn, d))) {
552                 DBG_CFG("%s(%x+%2x) = 0x%x (b)\n", __FUNCTION__, tok, pos,data);
553                 return 1; /* New Workaround */
554         }
555
556         DBG_CFG("%s(%x+%2x) = 0x%x (c)\n", __FUNCTION__, tok, pos, data);
557
558         /* Basic Algorithm */
559         LBA_CFG_ADDR_SETUP(d, tok | pos);
560         switch(size) {
561         case 1: WRITE_REG8 (data, d->hba.base_addr + LBA_PCI_CFG_DATA + (pos & 3));
562                    break;
563         case 2: WRITE_REG16(data, d->hba.base_addr + LBA_PCI_CFG_DATA + (pos & 2));
564                    break;
565         case 4: WRITE_REG32(data, d->hba.base_addr + LBA_PCI_CFG_DATA);
566                    break;
567         }
568         /* flush posted write */
569         lba_t32 = READ_REG32(d->hba.base_addr + LBA_PCI_CFG_ADDR);
570         return 0;
571 }
572
573
574 static struct pci_ops elroy_cfg_ops = {
575         .read =         elroy_cfg_read,
576         .write =        elroy_cfg_write,
577 };
578
579 /*
580  * The mercury_cfg_ops are slightly misnamed; they're also used for Elroy
581  * TR4.0 as no additional bugs were found in this areea between Elroy and
582  * Mercury
583  */
584
585 static int mercury_cfg_read(struct pci_bus *bus, unsigned int devfn, int pos, int size, u32 *data)
586 {
587         struct lba_device *d = LBA_DEV(parisc_walk_tree(bus->bridge));
588         u32 local_bus = (bus->parent == NULL) ? 0 : bus->secondary;
589         u32 tok = LBA_CFG_TOK(local_bus, devfn);
590         void __iomem *data_reg = d->hba.base_addr + LBA_PCI_CFG_DATA;
591
592         if ((pos > 255) || (devfn > 255))
593                 return -EINVAL;
594
595         LBA_CFG_TR4_ADDR_SETUP(d, tok | pos);
596         switch(size) {
597         case 1:
598                 *data = READ_REG8(data_reg + (pos & 3));
599                 break;
600         case 2:
601                 *data = READ_REG16(data_reg + (pos & 2));
602                 break;
603         case 4:
604                 *data = READ_REG32(data_reg);             break;
605                 break;
606         }
607
608         DBG_CFG("mercury_cfg_read(%x+%2x) -> 0x%x\n", tok, pos, *data);
609         return 0;
610 }
611
612 /*
613  * LBA 4.0 config write code implements non-postable semantics
614  * by doing a read of CONFIG ADDR after the write.
615  */
616
617 static int mercury_cfg_write(struct pci_bus *bus, unsigned int devfn, int pos, int size, u32 data)
618 {
619         struct lba_device *d = LBA_DEV(parisc_walk_tree(bus->bridge));
620         void __iomem *data_reg = d->hba.base_addr + LBA_PCI_CFG_DATA;
621         u32 local_bus = (bus->parent == NULL) ? 0 : bus->secondary;
622         u32 tok = LBA_CFG_TOK(local_bus,devfn);
623
624         if ((pos > 255) || (devfn > 255))
625                 return -EINVAL;
626
627         DBG_CFG("%s(%x+%2x) <- 0x%x (c)\n", __FUNCTION__, tok, pos, data);
628
629         LBA_CFG_TR4_ADDR_SETUP(d, tok | pos);
630         switch(size) {
631         case 1:
632                 WRITE_REG8 (data, data_reg + (pos & 3));
633                 break;
634         case 2:
635                 WRITE_REG16(data, data_reg + (pos & 2));
636                 break;
637         case 4:
638                 WRITE_REG32(data, data_reg);
639                 break;
640         }
641
642         /* flush posted write */
643         lba_t32 = READ_U32(d->hba.base_addr + LBA_PCI_CFG_ADDR);
644         return 0;
645 }
646
647 static struct pci_ops mercury_cfg_ops = {
648         .read =         mercury_cfg_read,
649         .write =        mercury_cfg_write,
650 };
651
652
653 static void
654 lba_bios_init(void)
655 {
656         DBG(MODULE_NAME ": lba_bios_init\n");
657 }
658
659
660 #ifdef CONFIG_64BIT
661
662 /*
663 ** Determine if a device is already configured.
664 ** If so, reserve it resources.
665 **
666 ** Read PCI cfg command register and see if I/O or MMIO is enabled.
667 ** PAT has to enable the devices it's using.
668 **
669 ** Note: resources are fixed up before we try to claim them.
670 */
671 static void
672 lba_claim_dev_resources(struct pci_dev *dev)
673 {
674         u16 cmd;
675         int i, srch_flags;
676
677         (void) pci_read_config_word(dev, PCI_COMMAND, &cmd);
678
679         srch_flags  = (cmd & PCI_COMMAND_IO) ? IORESOURCE_IO : 0;
680         if (cmd & PCI_COMMAND_MEMORY)
681                 srch_flags |= IORESOURCE_MEM;
682
683         if (!srch_flags)
684                 return;
685
686         for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
687                 if (dev->resource[i].flags & srch_flags) {
688                         pci_claim_resource(dev, i);
689                         DBG("   claimed %s %d [%lx,%lx]/%lx\n",
690                                 pci_name(dev), i,
691                                 dev->resource[i].start,
692                                 dev->resource[i].end,
693                                 dev->resource[i].flags
694                                 );
695                 }
696         }
697 }
698
699
700 /*
701  * truncate_pat_collision:  Deal with overlaps or outright collisions
702  *                      between PAT PDC reported ranges.
703  *
704  *   Broken PA8800 firmware will report lmmio range that
705  *   overlaps with CPU HPA. Just truncate the lmmio range.
706  *
707  *   BEWARE: conflicts with this lmmio range may be an
708  *   elmmio range which is pointing down another rope.
709  *
710  *  FIXME: only deals with one collision per range...theoretically we
711  *  could have several. Supporting more than one collision will get messy.
712  */
713 static unsigned long
714 truncate_pat_collision(struct resource *root, struct resource *new)
715 {
716         unsigned long start = new->start;
717         unsigned long end = new->end;
718         struct resource *tmp = root->child;
719
720         if (end <= start || start < root->start || !tmp)
721                 return 0;
722
723         /* find first overlap */
724         while (tmp && tmp->end < start)
725                 tmp = tmp->sibling;
726
727         /* no entries overlap */
728         if (!tmp)  return 0;
729
730         /* found one that starts behind the new one
731         ** Don't need to do anything.
732         */
733         if (tmp->start >= end) return 0;
734
735         if (tmp->start <= start) {
736                 /* "front" of new one overlaps */
737                 new->start = tmp->end + 1;
738
739                 if (tmp->end >= end) {
740                         /* AACCKK! totally overlaps! drop this range. */
741                         return 1;
742                 }
743         } 
744
745         if (tmp->end < end ) {
746                 /* "end" of new one overlaps */
747                 new->end = tmp->start - 1;
748         }
749
750         printk(KERN_WARNING "LBA: Truncating lmmio_space [%lx/%lx] "
751                                         "to [%lx,%lx]\n",
752                         start, end,
753                         new->start, new->end );
754
755         return 0;       /* truncation successful */
756 }
757
758 #else
759 #define lba_claim_dev_resources(dev) do { } while (0)
760 #define truncate_pat_collision(r,n)  (0)
761 #endif
762
763 /*
764 ** The algorithm is generic code.
765 ** But it needs to access local data structures to get the IRQ base.
766 ** Could make this a "pci_fixup_irq(bus, region)" but not sure
767 ** it's worth it.
768 **
769 ** Called by do_pci_scan_bus() immediately after each PCI bus is walked.
770 ** Resources aren't allocated until recursive buswalk below HBA is completed.
771 */
772 static void
773 lba_fixup_bus(struct pci_bus *bus)
774 {
775         struct list_head *ln;
776 #ifdef FBB_SUPPORT
777         u16 status;
778 #endif
779         struct lba_device *ldev = LBA_DEV(parisc_walk_tree(bus->bridge));
780         int lba_portbase = HBA_PORT_BASE(ldev->hba.hba_num);
781
782         DBG("lba_fixup_bus(0x%p) bus %d platform_data 0x%p\n",
783                 bus, bus->secondary, bus->bridge->platform_data);
784
785         /*
786         ** Properly Setup MMIO resources for this bus.
787         ** pci_alloc_primary_bus() mangles this.
788         */
789         if (bus->self) {
790                 /* PCI-PCI Bridge */
791                 pci_read_bridge_bases(bus);
792         } else {
793                 /* Host-PCI Bridge */
794                 int err, i;
795
796                 DBG("lba_fixup_bus() %s [%lx/%lx]/%lx\n",
797                         ldev->hba.io_space.name,
798                         ldev->hba.io_space.start, ldev->hba.io_space.end,
799                         ldev->hba.io_space.flags);
800                 DBG("lba_fixup_bus() %s [%lx/%lx]/%lx\n",
801                         ldev->hba.lmmio_space.name,
802                         ldev->hba.lmmio_space.start, ldev->hba.lmmio_space.end,
803                         ldev->hba.lmmio_space.flags);
804
805                 err = request_resource(&ioport_resource, &(ldev->hba.io_space));
806                 if (err < 0) {
807                         lba_dump_res(&ioport_resource, 2);
808                         BUG();
809                 }
810                 /* advertize Host bridge resources to PCI bus */
811                 bus->resource[0] = &(ldev->hba.io_space);
812                 i = 1;
813
814                 if (ldev->hba.elmmio_space.start) {
815                         err = request_resource(&iomem_resource,
816                                         &(ldev->hba.elmmio_space));
817                         if (err < 0) {
818
819                                 printk("FAILED: lba_fixup_bus() request for "
820                                                 "elmmio_space [%lx/%lx]\n",
821                                                 ldev->hba.elmmio_space.start,
822                                                 ldev->hba.elmmio_space.end);
823
824                                 /* lba_dump_res(&iomem_resource, 2); */
825                                 /* BUG(); */
826                         } else
827                                 bus->resource[i++] = &(ldev->hba.elmmio_space);
828                 }
829
830
831                 /*   Overlaps with elmmio can (and should) fail here.
832                  *   We will prune (or ignore) the distributed range.
833                  *
834                  *   FIXME: SBA code should register all elmmio ranges first.
835                  *      that would take care of elmmio ranges routed
836                  *      to a different rope (already discovered) from
837                  *      getting registered *after* LBA code has already
838                  *      registered it's distributed lmmio range.
839                  */
840                 if (truncate_pat_collision(&iomem_resource,
841                                         &(ldev->hba.lmmio_space))) {
842
843                         printk(KERN_WARNING "LBA: lmmio_space [%lx/%lx] duplicate!\n",
844                                         ldev->hba.lmmio_space.start,
845                                         ldev->hba.lmmio_space.end);
846                 } else {
847                         err = request_resource(&iomem_resource, &(ldev->hba.lmmio_space));
848                         if (err < 0) {
849                                 printk(KERN_ERR "FAILED: lba_fixup_bus() request for "
850                                         "lmmio_space [%lx/%lx]\n",
851                                         ldev->hba.lmmio_space.start,
852                                         ldev->hba.lmmio_space.end);
853                         } else
854                                 bus->resource[i++] = &(ldev->hba.lmmio_space);
855                 }
856
857 #ifdef CONFIG_64BIT
858                 /* GMMIO is  distributed range. Every LBA/Rope gets part it. */
859                 if (ldev->hba.gmmio_space.flags) {
860                         err = request_resource(&iomem_resource, &(ldev->hba.gmmio_space));
861                         if (err < 0) {
862                                 printk("FAILED: lba_fixup_bus() request for "
863                                         "gmmio_space [%lx/%lx]\n",
864                                         ldev->hba.gmmio_space.start,
865                                         ldev->hba.gmmio_space.end);
866                                 lba_dump_res(&iomem_resource, 2);
867                                 BUG();
868                         }
869                         bus->resource[i++] = &(ldev->hba.gmmio_space);
870                 }
871 #endif
872
873         }
874
875         list_for_each(ln, &bus->devices) {
876                 int i;
877                 struct pci_dev *dev = pci_dev_b(ln);
878
879                 DBG("lba_fixup_bus() %s\n", pci_name(dev));
880
881                 /* Virtualize Device/Bridge Resources. */
882                 for (i = 0; i < PCI_BRIDGE_RESOURCES; i++) {
883                         struct resource *res = &dev->resource[i];
884
885                         /* If resource not allocated - skip it */
886                         if (!res->start)
887                                 continue;
888
889                         if (res->flags & IORESOURCE_IO) {
890                                 DBG("lba_fixup_bus() I/O Ports [%lx/%lx] -> ",
891                                         res->start, res->end);
892                                 res->start |= lba_portbase;
893                                 res->end   |= lba_portbase;
894                                 DBG("[%lx/%lx]\n", res->start, res->end);
895                         } else if (res->flags & IORESOURCE_MEM) {
896                                 /*
897                                 ** Convert PCI (IO_VIEW) addresses to
898                                 ** processor (PA_VIEW) addresses
899                                  */
900                                 DBG("lba_fixup_bus() MMIO [%lx/%lx] -> ",
901                                         res->start, res->end);
902                                 res->start = PCI_HOST_ADDR(HBA_DATA(ldev), res->start);
903                                 res->end   = PCI_HOST_ADDR(HBA_DATA(ldev), res->end);
904                                 DBG("[%lx/%lx]\n", res->start, res->end);
905                         } else {
906                                 DBG("lba_fixup_bus() WTF? 0x%lx [%lx/%lx] XXX",
907                                         res->flags, res->start, res->end);
908                         }
909                 }
910
911 #ifdef FBB_SUPPORT
912                 /*
913                 ** If one device does not support FBB transfers,
914                 ** No one on the bus can be allowed to use them.
915                 */
916                 (void) pci_read_config_word(dev, PCI_STATUS, &status);
917                 bus->bridge_ctl &= ~(status & PCI_STATUS_FAST_BACK);
918 #endif
919
920                 if (is_pdc_pat()) {
921                         /* Claim resources for PDC's devices */
922                         lba_claim_dev_resources(dev);
923                 }
924
925                 /*
926                 ** P2PB's have no IRQs. ignore them.
927                 */
928                 if ((dev->class >> 8) == PCI_CLASS_BRIDGE_PCI)
929                         continue;
930
931                 /* Adjust INTERRUPT_LINE for this dev */
932                 iosapic_fixup_irq(ldev->iosapic_obj, dev);
933         }
934
935 #ifdef FBB_SUPPORT
936 /* FIXME/REVISIT - finish figuring out to set FBB on both
937 ** pci_setup_bridge() clobbers PCI_BRIDGE_CONTROL.
938 ** Can't fixup here anyway....garr...
939 */
940         if (fbb_enable) {
941                 if (bus->self) {
942                         u8 control;
943                         /* enable on PPB */
944                         (void) pci_read_config_byte(bus->self, PCI_BRIDGE_CONTROL, &control);
945                         (void) pci_write_config_byte(bus->self, PCI_BRIDGE_CONTROL, control | PCI_STATUS_FAST_BACK);
946
947                 } else {
948                         /* enable on LBA */
949                 }
950                 fbb_enable = PCI_COMMAND_FAST_BACK;
951         }
952
953         /* Lastly enable FBB/PERR/SERR on all devices too */
954         list_for_each(ln, &bus->devices) {
955                 (void) pci_read_config_word(dev, PCI_COMMAND, &status);
956                 status |= PCI_COMMAND_PARITY | PCI_COMMAND_SERR | fbb_enable;
957                 (void) pci_write_config_word(dev, PCI_COMMAND, status);
958         }
959 #endif
960 }
961
962
963 struct pci_bios_ops lba_bios_ops = {
964         .init =         lba_bios_init,
965         .fixup_bus =    lba_fixup_bus,
966 };
967
968
969
970
971 /*******************************************************
972 **
973 ** LBA Sprockets "I/O Port" Space Accessor Functions
974 **
975 ** This set of accessor functions is intended for use with
976 ** "legacy firmware" (ie Sprockets on Allegro/Forte boxes).
977 **
978 ** Many PCI devices don't require use of I/O port space (eg Tulip,
979 ** NCR720) since they export the same registers to both MMIO and
980 ** I/O port space. In general I/O port space is slower than
981 ** MMIO since drivers are designed so PIO writes can be posted.
982 **
983 ********************************************************/
984
985 #define LBA_PORT_IN(size, mask) \
986 static u##size lba_astro_in##size (struct pci_hba_data *d, u16 addr) \
987 { \
988         u##size t; \
989         t = READ_REG##size(astro_iop_base + addr); \
990         DBG_PORT(" 0x%x\n", t); \
991         return (t); \
992 }
993
994 LBA_PORT_IN( 8, 3)
995 LBA_PORT_IN(16, 2)
996 LBA_PORT_IN(32, 0)
997
998
999
1000 /*
1001 ** BUG X4107:  Ordering broken - DMA RD return can bypass PIO WR
1002 **
1003 ** Fixed in Elroy 2.2. The READ_U32(..., LBA_FUNC_ID) below is
1004 ** guarantee non-postable completion semantics - not avoid X4107.
1005 ** The READ_U32 only guarantees the write data gets to elroy but
1006 ** out to the PCI bus. We can't read stuff from I/O port space
1007 ** since we don't know what has side-effects. Attempting to read
1008 ** from configuration space would be suicidal given the number of
1009 ** bugs in that elroy functionality.
1010 **
1011 **      Description:
1012 **          DMA read results can improperly pass PIO writes (X4107).  The
1013 **          result of this bug is that if a processor modifies a location in
1014 **          memory after having issued PIO writes, the PIO writes are not
1015 **          guaranteed to be completed before a PCI device is allowed to see
1016 **          the modified data in a DMA read.
1017 **
1018 **          Note that IKE bug X3719 in TR1 IKEs will result in the same
1019 **          symptom.
1020 **
1021 **      Workaround:
1022 **          The workaround for this bug is to always follow a PIO write with
1023 **          a PIO read to the same bus before starting DMA on that PCI bus.
1024 **
1025 */
1026 #define LBA_PORT_OUT(size, mask) \
1027 static void lba_astro_out##size (struct pci_hba_data *d, u16 addr, u##size val) \
1028 { \
1029         DBG_PORT("%s(0x%p, 0x%x, 0x%x)\n", __FUNCTION__, d, addr, val); \
1030         WRITE_REG##size(val, astro_iop_base + addr); \
1031         if (LBA_DEV(d)->hw_rev < 3) \
1032                 lba_t32 = READ_U32(d->base_addr + LBA_FUNC_ID); \
1033 }
1034
1035 LBA_PORT_OUT( 8, 3)
1036 LBA_PORT_OUT(16, 2)
1037 LBA_PORT_OUT(32, 0)
1038
1039
1040 static struct pci_port_ops lba_astro_port_ops = {
1041         .inb =  lba_astro_in8,
1042         .inw =  lba_astro_in16,
1043         .inl =  lba_astro_in32,
1044         .outb = lba_astro_out8,
1045         .outw = lba_astro_out16,
1046         .outl = lba_astro_out32
1047 };
1048
1049
1050 #ifdef CONFIG_64BIT
1051 #define PIOP_TO_GMMIO(lba, addr) \
1052         ((lba)->iop_base + (((addr)&0xFFFC)<<10) + ((addr)&3))
1053
1054 /*******************************************************
1055 **
1056 ** LBA PAT "I/O Port" Space Accessor Functions
1057 **
1058 ** This set of accessor functions is intended for use with
1059 ** "PAT PDC" firmware (ie Prelude/Rhapsody/Piranha boxes).
1060 **
1061 ** This uses the PIOP space located in the first 64MB of GMMIO.
1062 ** Each rope gets a full 64*KB* (ie 4 bytes per page) this way.
1063 ** bits 1:0 stay the same.  bits 15:2 become 25:12.
1064 ** Then add the base and we can generate an I/O Port cycle.
1065 ********************************************************/
1066 #undef LBA_PORT_IN
1067 #define LBA_PORT_IN(size, mask) \
1068 static u##size lba_pat_in##size (struct pci_hba_data *l, u16 addr) \
1069 { \
1070         u##size t; \
1071         DBG_PORT("%s(0x%p, 0x%x) ->", __FUNCTION__, l, addr); \
1072         t = READ_REG##size(PIOP_TO_GMMIO(LBA_DEV(l), addr)); \
1073         DBG_PORT(" 0x%x\n", t); \
1074         return (t); \
1075 }
1076
1077 LBA_PORT_IN( 8, 3)
1078 LBA_PORT_IN(16, 2)
1079 LBA_PORT_IN(32, 0)
1080
1081
1082 #undef LBA_PORT_OUT
1083 #define LBA_PORT_OUT(size, mask) \
1084 static void lba_pat_out##size (struct pci_hba_data *l, u16 addr, u##size val) \
1085 { \
1086         void *where = (void *) PIOP_TO_GMMIO(LBA_DEV(l), addr); \
1087         DBG_PORT("%s(0x%p, 0x%x, 0x%x)\n", __FUNCTION__, l, addr, val); \
1088         WRITE_REG##size(val, where); \
1089         /* flush the I/O down to the elroy at least */ \
1090         lba_t32 = READ_U32(l->base_addr + LBA_FUNC_ID); \
1091 }
1092
1093 LBA_PORT_OUT( 8, 3)
1094 LBA_PORT_OUT(16, 2)
1095 LBA_PORT_OUT(32, 0)
1096
1097
1098 static struct pci_port_ops lba_pat_port_ops = {
1099         .inb =  lba_pat_in8,
1100         .inw =  lba_pat_in16,
1101         .inl =  lba_pat_in32,
1102         .outb = lba_pat_out8,
1103         .outw = lba_pat_out16,
1104         .outl = lba_pat_out32
1105 };
1106
1107
1108
1109 /*
1110 ** make range information from PDC available to PCI subsystem.
1111 ** We make the PDC call here in order to get the PCI bus range
1112 ** numbers. The rest will get forwarded in pcibios_fixup_bus().
1113 ** We don't have a struct pci_bus assigned to us yet.
1114 */
1115 static void
1116 lba_pat_resources(struct parisc_device *pa_dev, struct lba_device *lba_dev)
1117 {
1118         unsigned long bytecnt;
1119         pdc_pat_cell_mod_maddr_block_t pa_pdc_cell;     /* PA_VIEW */
1120         pdc_pat_cell_mod_maddr_block_t io_pdc_cell;     /* IO_VIEW */
1121         long io_count;
1122         long status;    /* PDC return status */
1123         long pa_count;
1124         int i;
1125
1126         /* return cell module (IO view) */
1127         status = pdc_pat_cell_module(&bytecnt, pa_dev->pcell_loc, pa_dev->mod_index,
1128                                 PA_VIEW, & pa_pdc_cell);
1129         pa_count = pa_pdc_cell.mod[1];
1130
1131         status |= pdc_pat_cell_module(&bytecnt, pa_dev->pcell_loc, pa_dev->mod_index,
1132                                 IO_VIEW, &io_pdc_cell);
1133         io_count = io_pdc_cell.mod[1];
1134
1135         /* We've already done this once for device discovery...*/
1136         if (status != PDC_OK) {
1137                 panic("pdc_pat_cell_module() call failed for LBA!\n");
1138         }
1139
1140         if (PAT_GET_ENTITY(pa_pdc_cell.mod_info) != PAT_ENTITY_LBA) {
1141                 panic("pdc_pat_cell_module() entity returned != PAT_ENTITY_LBA!\n");
1142         }
1143
1144         /*
1145         ** Inspect the resources PAT tells us about
1146         */
1147         for (i = 0; i < pa_count; i++) {
1148                 struct {
1149                         unsigned long type;
1150                         unsigned long start;
1151                         unsigned long end;      /* aka finish */
1152                 } *p, *io;
1153                 struct resource *r;
1154
1155                 p = (void *) &(pa_pdc_cell.mod[2+i*3]);
1156                 io = (void *) &(io_pdc_cell.mod[2+i*3]);
1157
1158                 /* Convert the PAT range data to PCI "struct resource" */
1159                 switch(p->type & 0xff) {
1160                 case PAT_PBNUM:
1161                         lba_dev->hba.bus_num.start = p->start;
1162                         lba_dev->hba.bus_num.end   = p->end;
1163                         break;
1164
1165                 case PAT_LMMIO:
1166                         /* used to fix up pre-initialized MEM BARs */
1167                         if (!lba_dev->hba.lmmio_space.start) {
1168                                 sprintf(lba_dev->hba.lmmio_name,
1169                                                 "PCI%02lx LMMIO",
1170                                                 lba_dev->hba.bus_num.start);
1171                                 lba_dev->hba.lmmio_space_offset = p->start -
1172                                         io->start;
1173                                 r = &lba_dev->hba.lmmio_space;
1174                                 r->name = lba_dev->hba.lmmio_name;
1175                         } else if (!lba_dev->hba.elmmio_space.start) {
1176                                 sprintf(lba_dev->hba.elmmio_name,
1177                                                 "PCI%02lx ELMMIO",
1178                                                 lba_dev->hba.bus_num.start);
1179                                 r = &lba_dev->hba.elmmio_space;
1180                                 r->name = lba_dev->hba.elmmio_name;
1181                         } else {
1182                                 printk(KERN_WARNING MODULE_NAME
1183                                         " only supports 2 LMMIO resources!\n");
1184                                 break;
1185                         }
1186
1187                         r->start  = p->start;
1188                         r->end    = p->end;
1189                         r->flags  = IORESOURCE_MEM;
1190                         r->parent = r->sibling = r->child = NULL;
1191                         break;
1192
1193                 case PAT_GMMIO:
1194                         /* MMIO space > 4GB phys addr; for 64-bit BAR */
1195                         sprintf(lba_dev->hba.gmmio_name, "PCI%02lx GMMIO",
1196                                         lba_dev->hba.bus_num.start);
1197                         r = &lba_dev->hba.gmmio_space;
1198                         r->name  = lba_dev->hba.gmmio_name;
1199                         r->start  = p->start;
1200                         r->end    = p->end;
1201                         r->flags  = IORESOURCE_MEM;
1202                         r->parent = r->sibling = r->child = NULL;
1203                         break;
1204
1205                 case PAT_NPIOP:
1206                         printk(KERN_WARNING MODULE_NAME
1207                                 " range[%d] : ignoring NPIOP (0x%lx)\n",
1208                                 i, p->start);
1209                         break;
1210
1211                 case PAT_PIOP:
1212                         /*
1213                         ** Postable I/O port space is per PCI host adapter.
1214                         ** base of 64MB PIOP region
1215                         */
1216                         lba_dev->iop_base = ioremap(p->start, 64 * 1024 * 1024);
1217
1218                         sprintf(lba_dev->hba.io_name, "PCI%02lx Ports",
1219                                         lba_dev->hba.bus_num.start);
1220                         r = &lba_dev->hba.io_space;
1221                         r->name  = lba_dev->hba.io_name;
1222                         r->start  = HBA_PORT_BASE(lba_dev->hba.hba_num);
1223                         r->end    = r->start + HBA_PORT_SPACE_SIZE - 1;
1224                         r->flags  = IORESOURCE_IO;
1225                         r->parent = r->sibling = r->child = NULL;
1226                         break;
1227
1228                 default:
1229                         printk(KERN_WARNING MODULE_NAME
1230                                 " range[%d] : unknown pat range type (0x%lx)\n",
1231                                 i, p->type & 0xff);
1232                         break;
1233                 }
1234         }
1235 }
1236 #else
1237 /* keep compiler from complaining about missing declarations */
1238 #define lba_pat_port_ops lba_astro_port_ops
1239 #define lba_pat_resources(pa_dev, lba_dev)
1240 #endif  /* CONFIG_64BIT */
1241
1242
1243 extern void sba_distributed_lmmio(struct parisc_device *, struct resource *);
1244 extern void sba_directed_lmmio(struct parisc_device *, struct resource *);
1245
1246
1247 static void
1248 lba_legacy_resources(struct parisc_device *pa_dev, struct lba_device *lba_dev)
1249 {
1250         struct resource *r;
1251         int lba_num;
1252
1253         lba_dev->hba.lmmio_space_offset = PCI_F_EXTEND;
1254
1255         /*
1256         ** With "legacy" firmware, the lowest byte of FW_SCRATCH
1257         ** represents bus->secondary and the second byte represents
1258         ** bus->subsidiary (i.e. highest PPB programmed by firmware).
1259         ** PCI bus walk *should* end up with the same result.
1260         ** FIXME: But we don't have sanity checks in PCI or LBA.
1261         */
1262         lba_num = READ_REG32(lba_dev->hba.base_addr + LBA_FW_SCRATCH);
1263         r = &(lba_dev->hba.bus_num);
1264         r->name = "LBA PCI Busses";
1265         r->start = lba_num & 0xff;
1266         r->end = (lba_num>>8) & 0xff;
1267
1268         /* Set up local PCI Bus resources - we don't need them for
1269         ** Legacy boxes but it's nice to see in /proc/iomem.
1270         */
1271         r = &(lba_dev->hba.lmmio_space);
1272         sprintf(lba_dev->hba.lmmio_name, "PCI%02lx LMMIO",
1273                                         lba_dev->hba.bus_num.start);
1274         r->name  = lba_dev->hba.lmmio_name;
1275
1276 #if 1
1277         /* We want the CPU -> IO routing of addresses.
1278          * The SBA BASE/MASK registers control CPU -> IO routing.
1279          * Ask SBA what is routed to this rope/LBA.
1280          */
1281         sba_distributed_lmmio(pa_dev, r);
1282 #else
1283         /*
1284          * The LBA BASE/MASK registers control IO -> System routing.
1285          *
1286          * The following code works but doesn't get us what we want.
1287          * Well, only because firmware (v5.0) on C3000 doesn't program
1288          * the LBA BASE/MASE registers to be the exact inverse of 
1289          * the corresponding SBA registers. Other Astro/Pluto
1290          * based platform firmware may do it right.
1291          *
1292          * Should someone want to mess with MSI, they may need to
1293          * reprogram LBA BASE/MASK registers. Thus preserve the code
1294          * below until MSI is known to work on C3000/A500/N4000/RP3440.
1295          *
1296          * Using the code below, /proc/iomem shows:
1297          * ...
1298          * f0000000-f0ffffff : PCI00 LMMIO
1299          *   f05d0000-f05d0000 : lcd_data
1300          *   f05d0008-f05d0008 : lcd_cmd
1301          * f1000000-f1ffffff : PCI01 LMMIO
1302          * f4000000-f4ffffff : PCI02 LMMIO
1303          *   f4000000-f4001fff : sym53c8xx
1304          *   f4002000-f4003fff : sym53c8xx
1305          *   f4004000-f40043ff : sym53c8xx
1306          *   f4005000-f40053ff : sym53c8xx
1307          *   f4007000-f4007fff : ohci_hcd
1308          *   f4008000-f40083ff : tulip
1309          * f6000000-f6ffffff : PCI03 LMMIO
1310          * f8000000-fbffffff : PCI00 ELMMIO
1311          *   fa100000-fa4fffff : stifb mmio
1312          *   fb000000-fb1fffff : stifb fb
1313          *
1314          * But everything listed under PCI02 actually lives under PCI00.
1315          * This is clearly wrong.
1316          *
1317          * Asking SBA how things are routed tells the correct story:
1318          * LMMIO_BASE/MASK/ROUTE f4000001 fc000000 00000000
1319          * DIR0_BASE/MASK/ROUTE fa000001 fe000000 00000006
1320          * DIR1_BASE/MASK/ROUTE f9000001 ff000000 00000004
1321          * DIR2_BASE/MASK/ROUTE f0000000 fc000000 00000000
1322          * DIR3_BASE/MASK/ROUTE f0000000 fc000000 00000000
1323          *
1324          * Which looks like this in /proc/iomem:
1325          * f4000000-f47fffff : PCI00 LMMIO
1326          *   f4000000-f4001fff : sym53c8xx
1327          *   ...[deteled core devices - same as above]...
1328          *   f4008000-f40083ff : tulip
1329          * f4800000-f4ffffff : PCI01 LMMIO
1330          * f6000000-f67fffff : PCI02 LMMIO
1331          * f7000000-f77fffff : PCI03 LMMIO
1332          * f9000000-f9ffffff : PCI02 ELMMIO
1333          * fa000000-fbffffff : PCI03 ELMMIO
1334          *   fa100000-fa4fffff : stifb mmio
1335          *   fb000000-fb1fffff : stifb fb
1336          *
1337          * ie all Built-in core are under now correctly under PCI00.
1338          * The "PCI02 ELMMIO" directed range is for:
1339          *  +-[02]---03.0  3Dfx Interactive, Inc. Voodoo 2
1340          *
1341          * All is well now.
1342          */
1343         r->start = READ_REG32(lba_dev->hba.base_addr + LBA_LMMIO_BASE);
1344         if (r->start & 1) {
1345                 unsigned long rsize;
1346
1347                 r->flags = IORESOURCE_MEM;
1348                 /* mmio_mask also clears Enable bit */
1349                 r->start &= mmio_mask;
1350                 r->start = PCI_HOST_ADDR(HBA_DATA(lba_dev), r->start);
1351                 rsize = ~ READ_REG32(lba_dev->hba.base_addr + LBA_LMMIO_MASK);
1352
1353                 /*
1354                 ** Each rope only gets part of the distributed range.
1355                 ** Adjust "window" for this rope.
1356                 */
1357                 rsize /= ROPES_PER_IOC;
1358                 r->start += (rsize + 1) * LBA_NUM(pa_dev->hpa.start);
1359                 r->end = r->start + rsize;
1360         } else {
1361                 r->end = r->start = 0;  /* Not enabled. */
1362         }
1363 #endif
1364
1365         /*
1366         ** "Directed" ranges are used when the "distributed range" isn't
1367         ** sufficient for all devices below a given LBA.  Typically devices
1368         ** like graphics cards or X25 may need a directed range when the
1369         ** bus has multiple slots (ie multiple devices) or the device
1370         ** needs more than the typical 4 or 8MB a distributed range offers.
1371         **
1372         ** The main reason for ignoring it now frigging complications.
1373         ** Directed ranges may overlap (and have precedence) over
1374         ** distributed ranges. Or a distributed range assigned to a unused
1375         ** rope may be used by a directed range on a different rope.
1376         ** Support for graphics devices may require fixing this
1377         ** since they may be assigned a directed range which overlaps
1378         ** an existing (but unused portion of) distributed range.
1379         */
1380         r = &(lba_dev->hba.elmmio_space);
1381         sprintf(lba_dev->hba.elmmio_name, "PCI%02lx ELMMIO",
1382                                         lba_dev->hba.bus_num.start);
1383         r->name  = lba_dev->hba.elmmio_name;
1384
1385 #if 1
1386         /* See comment which precedes call to sba_directed_lmmio() */
1387         sba_directed_lmmio(pa_dev, r);
1388 #else
1389         r->start = READ_REG32(lba_dev->hba.base_addr + LBA_ELMMIO_BASE);
1390
1391         if (r->start & 1) {
1392                 unsigned long rsize;
1393                 r->flags = IORESOURCE_MEM;
1394                 /* mmio_mask also clears Enable bit */
1395                 r->start &= mmio_mask;
1396                 r->start = PCI_HOST_ADDR(HBA_DATA(lba_dev), r->start);
1397                 rsize = READ_REG32(lba_dev->hba.base_addr + LBA_ELMMIO_MASK);
1398                 r->end = r->start + ~rsize;
1399         }
1400 #endif
1401
1402         r = &(lba_dev->hba.io_space);
1403         sprintf(lba_dev->hba.io_name, "PCI%02lx Ports",
1404                                         lba_dev->hba.bus_num.start);
1405         r->name  = lba_dev->hba.io_name;
1406         r->flags = IORESOURCE_IO;
1407         r->start = READ_REG32(lba_dev->hba.base_addr + LBA_IOS_BASE) & ~1L;
1408         r->end   = r->start + (READ_REG32(lba_dev->hba.base_addr + LBA_IOS_MASK) ^ (HBA_PORT_SPACE_SIZE - 1));
1409
1410         /* Virtualize the I/O Port space ranges */
1411         lba_num = HBA_PORT_BASE(lba_dev->hba.hba_num);
1412         r->start |= lba_num;
1413         r->end   |= lba_num;
1414 }
1415
1416
1417 /**************************************************************************
1418 **
1419 **   LBA initialization code (HW and SW)
1420 **
1421 **   o identify LBA chip itself
1422 **   o initialize LBA chip modes (HardFail)
1423 **   o FIXME: initialize DMA hints for reasonable defaults
1424 **   o enable configuration functions
1425 **   o call pci_register_ops() to discover devs (fixup/fixup_bus get invoked)
1426 **
1427 **************************************************************************/
1428
1429 static int __init
1430 lba_hw_init(struct lba_device *d)
1431 {
1432         u32 stat;
1433         u32 bus_reset;  /* PDC_PAT_BUG */
1434
1435 #if 0
1436         printk(KERN_DEBUG "LBA %lx  STAT_CTL %Lx  ERROR_CFG %Lx  STATUS %Lx DMA_CTL %Lx\n",
1437                 d->hba.base_addr,
1438                 READ_REG64(d->hba.base_addr + LBA_STAT_CTL),
1439                 READ_REG64(d->hba.base_addr + LBA_ERROR_CONFIG),
1440                 READ_REG64(d->hba.base_addr + LBA_ERROR_STATUS),
1441                 READ_REG64(d->hba.base_addr + LBA_DMA_CTL) );
1442         printk(KERN_DEBUG "     ARB mask %Lx  pri %Lx  mode %Lx  mtlt %Lx\n",
1443                 READ_REG64(d->hba.base_addr + LBA_ARB_MASK),
1444                 READ_REG64(d->hba.base_addr + LBA_ARB_PRI),
1445                 READ_REG64(d->hba.base_addr + LBA_ARB_MODE),
1446                 READ_REG64(d->hba.base_addr + LBA_ARB_MTLT) );
1447         printk(KERN_DEBUG "     HINT cfg 0x%Lx\n",
1448                 READ_REG64(d->hba.base_addr + LBA_HINT_CFG));
1449         printk(KERN_DEBUG "     HINT reg ");
1450         { int i;
1451         for (i=LBA_HINT_BASE; i< (14*8 + LBA_HINT_BASE); i+=8)
1452                 printk(" %Lx", READ_REG64(d->hba.base_addr + i));
1453         }
1454         printk("\n");
1455 #endif  /* DEBUG_LBA_PAT */
1456
1457 #ifdef CONFIG_64BIT
1458 /*
1459  * FIXME add support for PDC_PAT_IO "Get slot status" - OLAR support
1460  * Only N-Class and up can really make use of Get slot status.
1461  * maybe L-class too but I've never played with it there.
1462  */
1463 #endif
1464
1465         /* PDC_PAT_BUG: exhibited in rev 40.48  on L2000 */
1466         bus_reset = READ_REG32(d->hba.base_addr + LBA_STAT_CTL + 4) & 1;
1467         if (bus_reset) {
1468                 printk(KERN_DEBUG "NOTICE: PCI bus reset still asserted! (clearing)\n");
1469         }
1470
1471         stat = READ_REG32(d->hba.base_addr + LBA_ERROR_CONFIG);
1472         if (stat & LBA_SMART_MODE) {
1473                 printk(KERN_DEBUG "NOTICE: LBA in SMART mode! (cleared)\n");
1474                 stat &= ~LBA_SMART_MODE;
1475                 WRITE_REG32(stat, d->hba.base_addr + LBA_ERROR_CONFIG);
1476         }
1477
1478         /* Set HF mode as the default (vs. -1 mode). */
1479         stat = READ_REG32(d->hba.base_addr + LBA_STAT_CTL);
1480         WRITE_REG32(stat | HF_ENABLE, d->hba.base_addr + LBA_STAT_CTL);
1481
1482         /*
1483         ** Writing a zero to STAT_CTL.rf (bit 0) will clear reset signal
1484         ** if it's not already set. If we just cleared the PCI Bus Reset
1485         ** signal, wait a bit for the PCI devices to recover and setup.
1486         */
1487         if (bus_reset)
1488                 mdelay(pci_post_reset_delay);
1489
1490         if (0 == READ_REG32(d->hba.base_addr + LBA_ARB_MASK)) {
1491                 /*
1492                 ** PDC_PAT_BUG: PDC rev 40.48 on L2000.
1493                 ** B2000/C3600/J6000 also have this problem?
1494                 ** 
1495                 ** Elroys with hot pluggable slots don't get configured
1496                 ** correctly if the slot is empty.  ARB_MASK is set to 0
1497                 ** and we can't master transactions on the bus if it's
1498                 ** not at least one. 0x3 enables elroy and first slot.
1499                 */
1500                 printk(KERN_DEBUG "NOTICE: Enabling PCI Arbitration\n");
1501                 WRITE_REG32(0x3, d->hba.base_addr + LBA_ARB_MASK);
1502         }
1503
1504         /*
1505         ** FIXME: Hint registers are programmed with default hint
1506         ** values by firmware. Hints should be sane even if we
1507         ** can't reprogram them the way drivers want.
1508         */
1509         return 0;
1510 }
1511
1512
1513
1514 /*
1515 ** Determine if lba should claim this chip (return 0) or not (return 1).
1516 ** If so, initialize the chip and tell other partners in crime they
1517 ** have work to do.
1518 */
1519 static int __init
1520 lba_driver_probe(struct parisc_device *dev)
1521 {
1522         struct lba_device *lba_dev;
1523         struct pci_bus *lba_bus;
1524         struct pci_ops *cfg_ops;
1525         u32 func_class;
1526         void *tmp_obj;
1527         char *version;
1528         void __iomem *addr = ioremap(dev->hpa.start, 4096);
1529
1530         /* Read HW Rev First */
1531         func_class = READ_REG32(addr + LBA_FCLASS);
1532
1533         if (IS_ELROY(dev)) {    
1534                 func_class &= 0xf;
1535                 switch (func_class) {
1536                 case 0: version = "TR1.0"; break;
1537                 case 1: version = "TR2.0"; break;
1538                 case 2: version = "TR2.1"; break;
1539                 case 3: version = "TR2.2"; break;
1540                 case 4: version = "TR3.0"; break;
1541                 case 5: version = "TR4.0"; break;
1542                 default: version = "TR4+";
1543                 }
1544
1545                 printk(KERN_INFO "%s version %s (0x%x) found at 0x%lx\n",
1546                         MODULE_NAME, version, func_class & 0xf, dev->hpa.start);
1547
1548                 if (func_class < 2) {
1549                         printk(KERN_WARNING "Can't support LBA older than "
1550                                 "TR2.1 - continuing under adversity.\n");
1551                 }
1552
1553 #if 0
1554 /* Elroy TR4.0 should work with simple algorithm.
1555    But it doesn't.  Still missing something. *sigh*
1556 */
1557                 if (func_class > 4) {
1558                         cfg_ops = &mercury_cfg_ops;
1559                 } else
1560 #endif
1561                 {
1562                         cfg_ops = &elroy_cfg_ops;
1563                 }
1564
1565         } else if (IS_MERCURY(dev) || IS_QUICKSILVER(dev)) {
1566                 func_class &= 0xff;
1567                 version = kmalloc(6, GFP_KERNEL);
1568                 snprintf(version, 6, "TR%d.%d",(func_class >> 4),(func_class & 0xf));
1569                 /* We could use one printk for both Elroy and Mercury,
1570                  * but for the mask for func_class.
1571                  */ 
1572                 printk(KERN_INFO "%s version %s (0x%x) found at 0x%lx\n",
1573                        MODULE_NAME, version, func_class & 0xff, dev->hpa.start);
1574                 cfg_ops = &mercury_cfg_ops;
1575         } else {
1576                 printk(KERN_ERR "Unknown LBA found at 0x%lx\n", dev->hpa.start);
1577                 return -ENODEV;
1578         }
1579
1580         /*
1581         ** Tell I/O SAPIC driver we have a IRQ handler/region.
1582         */
1583         tmp_obj = iosapic_register(dev->hpa.start + LBA_IOSAPIC_BASE);
1584
1585         /* NOTE: PCI devices (e.g. 103c:1005 graphics card) which don't
1586         **      have an IRT entry will get NULL back from iosapic code.
1587         */
1588         
1589         lba_dev = kzalloc(sizeof(struct lba_device), GFP_KERNEL);
1590         if (!lba_dev) {
1591                 printk(KERN_ERR "lba_init_chip - couldn't alloc lba_device\n");
1592                 return(1);
1593         }
1594
1595
1596         /* ---------- First : initialize data we already have --------- */
1597
1598         lba_dev->hw_rev = func_class;
1599         lba_dev->hba.base_addr = addr;
1600         lba_dev->hba.dev = dev;
1601         lba_dev->iosapic_obj = tmp_obj;  /* save interrupt handle */
1602         lba_dev->hba.iommu = sba_get_iommu(dev);  /* get iommu data */
1603
1604         /* ------------ Second : initialize common stuff ---------- */
1605         pci_bios = &lba_bios_ops;
1606         pcibios_register_hba(HBA_DATA(lba_dev));
1607         spin_lock_init(&lba_dev->lba_lock);
1608
1609         if (lba_hw_init(lba_dev))
1610                 return(1);
1611
1612         /* ---------- Third : setup I/O Port and MMIO resources  --------- */
1613
1614         if (is_pdc_pat()) {
1615                 /* PDC PAT firmware uses PIOP region of GMMIO space. */
1616                 pci_port = &lba_pat_port_ops;
1617                 /* Go ask PDC PAT what resources this LBA has */
1618                 lba_pat_resources(dev, lba_dev);
1619         } else {
1620                 if (!astro_iop_base) {
1621                         /* Sprockets PDC uses NPIOP region */
1622                         astro_iop_base = ioremap(LBA_PORT_BASE, 64 * 1024);
1623                         pci_port = &lba_astro_port_ops;
1624                 }
1625
1626                 /* Poke the chip a bit for /proc output */
1627                 lba_legacy_resources(dev, lba_dev);
1628         }
1629
1630         /* 
1631         ** Tell PCI support another PCI bus was found.
1632         ** Walks PCI bus for us too.
1633         */
1634         dev->dev.platform_data = lba_dev;
1635         lba_bus = lba_dev->hba.hba_bus =
1636                 pci_scan_bus_parented(&dev->dev, lba_dev->hba.bus_num.start,
1637                                 cfg_ops, NULL);
1638         if (lba_bus)
1639                 pci_bus_add_devices(lba_bus);
1640
1641         /* This is in lieu of calling pci_assign_unassigned_resources() */
1642         if (is_pdc_pat()) {
1643                 /* assign resources to un-initialized devices */
1644
1645                 DBG_PAT("LBA pci_bus_size_bridges()\n");
1646                 pci_bus_size_bridges(lba_bus);
1647
1648                 DBG_PAT("LBA pci_bus_assign_resources()\n");
1649                 pci_bus_assign_resources(lba_bus);
1650
1651 #ifdef DEBUG_LBA_PAT
1652                 DBG_PAT("\nLBA PIOP resource tree\n");
1653                 lba_dump_res(&lba_dev->hba.io_space, 2);
1654                 DBG_PAT("\nLBA LMMIO resource tree\n");
1655                 lba_dump_res(&lba_dev->hba.lmmio_space, 2);
1656 #endif
1657         }
1658         pci_enable_bridges(lba_bus);
1659
1660
1661         /*
1662         ** Once PCI register ops has walked the bus, access to config
1663         ** space is restricted. Avoids master aborts on config cycles.
1664         ** Early LBA revs go fatal on *any* master abort.
1665         */
1666         if (cfg_ops == &elroy_cfg_ops) {
1667                 lba_dev->flags |= LBA_FLAG_SKIP_PROBE;
1668         }
1669
1670         /* Whew! Finally done! Tell services we got this one covered. */
1671         return 0;
1672 }
1673
1674 static struct parisc_device_id lba_tbl[] = {
1675         { HPHW_BRIDGE, HVERSION_REV_ANY_ID, ELROY_HVERS, 0xa },
1676         { HPHW_BRIDGE, HVERSION_REV_ANY_ID, MERCURY_HVERS, 0xa },
1677         { HPHW_BRIDGE, HVERSION_REV_ANY_ID, QUICKSILVER_HVERS, 0xa },
1678         { 0, }
1679 };
1680
1681 static struct parisc_driver lba_driver = {
1682         .name =         MODULE_NAME,
1683         .id_table =     lba_tbl,
1684         .probe =        lba_driver_probe,
1685 };
1686
1687 /*
1688 ** One time initialization to let the world know the LBA was found.
1689 ** Must be called exactly once before pci_init().
1690 */
1691 void __init lba_init(void)
1692 {
1693         register_parisc_driver(&lba_driver);
1694 }
1695
1696 /*
1697 ** Initialize the IBASE/IMASK registers for LBA (Elroy).
1698 ** Only called from sba_iommu.c in order to route ranges (MMIO vs DMA).
1699 ** sba_iommu is responsible for locking (none needed at init time).
1700 */
1701 void lba_set_iregs(struct parisc_device *lba, u32 ibase, u32 imask)
1702 {
1703         void __iomem * base_addr = ioremap(lba->hpa.start, 4096);
1704
1705         imask <<= 2;    /* adjust for hints - 2 more bits */
1706
1707         /* Make sure we aren't trying to set bits that aren't writeable. */
1708         WARN_ON((ibase & 0x001fffff) != 0);
1709         WARN_ON((imask & 0x001fffff) != 0);
1710         
1711         DBG("%s() ibase 0x%x imask 0x%x\n", __FUNCTION__, ibase, imask);
1712         WRITE_REG32( imask, base_addr + LBA_IMASK);
1713         WRITE_REG32( ibase, base_addr + LBA_IBASE);
1714         iounmap(base_addr);
1715 }
1716