[PATCH] zd1211rw: Match vendor driver IFS values
[linux-2.6.git] / drivers / net / wireless / zd1211rw / zd_chip.c
1 /* zd_chip.c
2  *
3  * This program is free software; you can redistribute it and/or modify
4  * it under the terms of the GNU General Public License as published by
5  * the Free Software Foundation; either version 2 of the License, or
6  * (at your option) any later version.
7  *
8  * This program is distributed in the hope that it will be useful,
9  * but WITHOUT ANY WARRANTY; without even the implied warranty of
10  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
11  * GNU General Public License for more details.
12  *
13  * You should have received a copy of the GNU General Public License
14  * along with this program; if not, write to the Free Software
15  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA
16  */
17
18 /* This file implements all the hardware specific functions for the ZD1211
19  * and ZD1211B chips. Support for the ZD1211B was possible after Timothy
20  * Legge sent me a ZD1211B device. Thank you Tim. -- Uli
21  */
22
23 #include <linux/kernel.h>
24 #include <linux/errno.h>
25
26 #include "zd_def.h"
27 #include "zd_chip.h"
28 #include "zd_ieee80211.h"
29 #include "zd_mac.h"
30 #include "zd_rf.h"
31 #include "zd_util.h"
32
33 void zd_chip_init(struct zd_chip *chip,
34                  struct net_device *netdev,
35                  struct usb_interface *intf)
36 {
37         memset(chip, 0, sizeof(*chip));
38         mutex_init(&chip->mutex);
39         zd_usb_init(&chip->usb, netdev, intf);
40         zd_rf_init(&chip->rf);
41 }
42
43 void zd_chip_clear(struct zd_chip *chip)
44 {
45         mutex_lock(&chip->mutex);
46         zd_usb_clear(&chip->usb);
47         zd_rf_clear(&chip->rf);
48         mutex_unlock(&chip->mutex);
49         mutex_destroy(&chip->mutex);
50         memset(chip, 0, sizeof(*chip));
51 }
52
53 static int scnprint_mac_oui(const u8 *addr, char *buffer, size_t size)
54 {
55         return scnprintf(buffer, size, "%02x-%02x-%02x",
56                          addr[0], addr[1], addr[2]);
57 }
58
59 /* Prints an identifier line, which will support debugging. */
60 static int scnprint_id(struct zd_chip *chip, char *buffer, size_t size)
61 {
62         int i = 0;
63
64         i = scnprintf(buffer, size, "zd1211%s chip ",
65                       chip->is_zd1211b ? "b" : "");
66         i += zd_usb_scnprint_id(&chip->usb, buffer+i, size-i);
67         i += scnprintf(buffer+i, size-i, " ");
68         i += scnprint_mac_oui(chip->e2p_mac, buffer+i, size-i);
69         i += scnprintf(buffer+i, size-i, " ");
70         i += zd_rf_scnprint_id(&chip->rf, buffer+i, size-i);
71         i += scnprintf(buffer+i, size-i, " pa%1x %c%c%c", chip->pa_type,
72                 chip->patch_cck_gain ? 'g' : '-',
73                 chip->patch_cr157 ? '7' : '-',
74                 chip->patch_6m_band_edge ? '6' : '-');
75         return i;
76 }
77
78 static void print_id(struct zd_chip *chip)
79 {
80         char buffer[80];
81
82         scnprint_id(chip, buffer, sizeof(buffer));
83         buffer[sizeof(buffer)-1] = 0;
84         dev_info(zd_chip_dev(chip), "%s\n", buffer);
85 }
86
87 /* Read a variable number of 32-bit values. Parameter count is not allowed to
88  * exceed USB_MAX_IOREAD32_COUNT.
89  */
90 int zd_ioread32v_locked(struct zd_chip *chip, u32 *values, const zd_addr_t *addr,
91                  unsigned int count)
92 {
93         int r;
94         int i;
95         zd_addr_t *a16 = (zd_addr_t *)NULL;
96         u16 *v16;
97         unsigned int count16;
98
99         if (count > USB_MAX_IOREAD32_COUNT)
100                 return -EINVAL;
101
102         /* Allocate a single memory block for values and addresses. */
103         count16 = 2*count;
104         a16 = (zd_addr_t *)kmalloc(count16 * (sizeof(zd_addr_t) + sizeof(u16)),
105                                    GFP_NOFS);
106         if (!a16) {
107                 dev_dbg_f(zd_chip_dev(chip),
108                           "error ENOMEM in allocation of a16\n");
109                 r = -ENOMEM;
110                 goto out;
111         }
112         v16 = (u16 *)(a16 + count16);
113
114         for (i = 0; i < count; i++) {
115                 int j = 2*i;
116                 /* We read the high word always first. */
117                 a16[j] = zd_inc_word(addr[i]);
118                 a16[j+1] = addr[i];
119         }
120
121         r = zd_ioread16v_locked(chip, v16, a16, count16);
122         if (r) {
123                 dev_dbg_f(zd_chip_dev(chip),
124                           "error: zd_ioread16v_locked. Error number %d\n", r);
125                 goto out;
126         }
127
128         for (i = 0; i < count; i++) {
129                 int j = 2*i;
130                 values[i] = (v16[j] << 16) | v16[j+1];
131         }
132
133 out:
134         kfree((void *)a16);
135         return r;
136 }
137
138 int _zd_iowrite32v_locked(struct zd_chip *chip, const struct zd_ioreq32 *ioreqs,
139                    unsigned int count)
140 {
141         int i, j, r;
142         struct zd_ioreq16 *ioreqs16;
143         unsigned int count16;
144
145         ZD_ASSERT(mutex_is_locked(&chip->mutex));
146
147         if (count == 0)
148                 return 0;
149         if (count > USB_MAX_IOWRITE32_COUNT)
150                 return -EINVAL;
151
152         /* Allocate a single memory block for values and addresses. */
153         count16 = 2*count;
154         ioreqs16 = kmalloc(count16 * sizeof(struct zd_ioreq16), GFP_NOFS);
155         if (!ioreqs16) {
156                 r = -ENOMEM;
157                 dev_dbg_f(zd_chip_dev(chip),
158                           "error %d in ioreqs16 allocation\n", r);
159                 goto out;
160         }
161
162         for (i = 0; i < count; i++) {
163                 j = 2*i;
164                 /* We write the high word always first. */
165                 ioreqs16[j].value   = ioreqs[i].value >> 16;
166                 ioreqs16[j].addr    = zd_inc_word(ioreqs[i].addr);
167                 ioreqs16[j+1].value = ioreqs[i].value;
168                 ioreqs16[j+1].addr  = ioreqs[i].addr;
169         }
170
171         r = zd_usb_iowrite16v(&chip->usb, ioreqs16, count16);
172 #ifdef DEBUG
173         if (r) {
174                 dev_dbg_f(zd_chip_dev(chip),
175                           "error %d in zd_usb_write16v\n", r);
176         }
177 #endif /* DEBUG */
178 out:
179         kfree(ioreqs16);
180         return r;
181 }
182
183 int zd_iowrite16a_locked(struct zd_chip *chip,
184                   const struct zd_ioreq16 *ioreqs, unsigned int count)
185 {
186         int r;
187         unsigned int i, j, t, max;
188
189         ZD_ASSERT(mutex_is_locked(&chip->mutex));
190         for (i = 0; i < count; i += j + t) {
191                 t = 0;
192                 max = count-i;
193                 if (max > USB_MAX_IOWRITE16_COUNT)
194                         max = USB_MAX_IOWRITE16_COUNT;
195                 for (j = 0; j < max; j++) {
196                         if (!ioreqs[i+j].addr) {
197                                 t = 1;
198                                 break;
199                         }
200                 }
201
202                 r = zd_usb_iowrite16v(&chip->usb, &ioreqs[i], j);
203                 if (r) {
204                         dev_dbg_f(zd_chip_dev(chip),
205                                   "error zd_usb_iowrite16v. Error number %d\n",
206                                   r);
207                         return r;
208                 }
209         }
210
211         return 0;
212 }
213
214 /* Writes a variable number of 32 bit registers. The functions will split
215  * that in several USB requests. A split can be forced by inserting an IO
216  * request with an zero address field.
217  */
218 int zd_iowrite32a_locked(struct zd_chip *chip,
219                   const struct zd_ioreq32 *ioreqs, unsigned int count)
220 {
221         int r;
222         unsigned int i, j, t, max;
223
224         for (i = 0; i < count; i += j + t) {
225                 t = 0;
226                 max = count-i;
227                 if (max > USB_MAX_IOWRITE32_COUNT)
228                         max = USB_MAX_IOWRITE32_COUNT;
229                 for (j = 0; j < max; j++) {
230                         if (!ioreqs[i+j].addr) {
231                                 t = 1;
232                                 break;
233                         }
234                 }
235
236                 r = _zd_iowrite32v_locked(chip, &ioreqs[i], j);
237                 if (r) {
238                         dev_dbg_f(zd_chip_dev(chip),
239                                 "error _zd_iowrite32v_locked."
240                                 " Error number %d\n", r);
241                         return r;
242                 }
243         }
244
245         return 0;
246 }
247
248 int zd_ioread16(struct zd_chip *chip, zd_addr_t addr, u16 *value)
249 {
250         int r;
251
252         ZD_ASSERT(!mutex_is_locked(&chip->mutex));
253         mutex_lock(&chip->mutex);
254         r = zd_ioread16_locked(chip, value, addr);
255         mutex_unlock(&chip->mutex);
256         return r;
257 }
258
259 int zd_ioread32(struct zd_chip *chip, zd_addr_t addr, u32 *value)
260 {
261         int r;
262
263         ZD_ASSERT(!mutex_is_locked(&chip->mutex));
264         mutex_lock(&chip->mutex);
265         r = zd_ioread32_locked(chip, value, addr);
266         mutex_unlock(&chip->mutex);
267         return r;
268 }
269
270 int zd_iowrite16(struct zd_chip *chip, zd_addr_t addr, u16 value)
271 {
272         int r;
273
274         ZD_ASSERT(!mutex_is_locked(&chip->mutex));
275         mutex_lock(&chip->mutex);
276         r = zd_iowrite16_locked(chip, value, addr);
277         mutex_unlock(&chip->mutex);
278         return r;
279 }
280
281 int zd_iowrite32(struct zd_chip *chip, zd_addr_t addr, u32 value)
282 {
283         int r;
284
285         ZD_ASSERT(!mutex_is_locked(&chip->mutex));
286         mutex_lock(&chip->mutex);
287         r = zd_iowrite32_locked(chip, value, addr);
288         mutex_unlock(&chip->mutex);
289         return r;
290 }
291
292 int zd_ioread32v(struct zd_chip *chip, const zd_addr_t *addresses,
293                   u32 *values, unsigned int count)
294 {
295         int r;
296
297         ZD_ASSERT(!mutex_is_locked(&chip->mutex));
298         mutex_lock(&chip->mutex);
299         r = zd_ioread32v_locked(chip, values, addresses, count);
300         mutex_unlock(&chip->mutex);
301         return r;
302 }
303
304 int zd_iowrite32a(struct zd_chip *chip, const struct zd_ioreq32 *ioreqs,
305                   unsigned int count)
306 {
307         int r;
308
309         ZD_ASSERT(!mutex_is_locked(&chip->mutex));
310         mutex_lock(&chip->mutex);
311         r = zd_iowrite32a_locked(chip, ioreqs, count);
312         mutex_unlock(&chip->mutex);
313         return r;
314 }
315
316 static int read_pod(struct zd_chip *chip, u8 *rf_type)
317 {
318         int r;
319         u32 value;
320
321         ZD_ASSERT(mutex_is_locked(&chip->mutex));
322         r = zd_ioread32_locked(chip, &value, E2P_POD);
323         if (r)
324                 goto error;
325         dev_dbg_f(zd_chip_dev(chip), "E2P_POD %#010x\n", value);
326
327         /* FIXME: AL2230 handling (Bit 7 in POD) */
328         *rf_type = value & 0x0f;
329         chip->pa_type = (value >> 16) & 0x0f;
330         chip->patch_cck_gain = (value >> 8) & 0x1;
331         chip->patch_cr157 = (value >> 13) & 0x1;
332         chip->patch_6m_band_edge = (value >> 21) & 0x1;
333
334         dev_dbg_f(zd_chip_dev(chip),
335                 "RF %s %#01x PA type %#01x patch CCK %d patch CR157 %d "
336                 "patch 6M %d\n",
337                 zd_rf_name(*rf_type), *rf_type,
338                 chip->pa_type, chip->patch_cck_gain,
339                 chip->patch_cr157, chip->patch_6m_band_edge);
340         return 0;
341 error:
342         *rf_type = 0;
343         chip->pa_type = 0;
344         chip->patch_cck_gain = 0;
345         chip->patch_cr157 = 0;
346         chip->patch_6m_band_edge = 0;
347         return r;
348 }
349
350 static int _read_mac_addr(struct zd_chip *chip, u8 *mac_addr,
351                           const zd_addr_t *addr)
352 {
353         int r;
354         u32 parts[2];
355
356         r = zd_ioread32v_locked(chip, parts, (const zd_addr_t *)addr, 2);
357         if (r) {
358                 dev_dbg_f(zd_chip_dev(chip),
359                         "error: couldn't read e2p macs. Error number %d\n", r);
360                 return r;
361         }
362
363         mac_addr[0] = parts[0];
364         mac_addr[1] = parts[0] >>  8;
365         mac_addr[2] = parts[0] >> 16;
366         mac_addr[3] = parts[0] >> 24;
367         mac_addr[4] = parts[1];
368         mac_addr[5] = parts[1] >>  8;
369
370         return 0;
371 }
372
373 static int read_e2p_mac_addr(struct zd_chip *chip)
374 {
375         static const zd_addr_t addr[2] = { E2P_MAC_ADDR_P1, E2P_MAC_ADDR_P2 };
376
377         ZD_ASSERT(mutex_is_locked(&chip->mutex));
378         return _read_mac_addr(chip, chip->e2p_mac, (const zd_addr_t *)addr);
379 }
380
381 /* MAC address: if custom mac addresses are to to be used CR_MAC_ADDR_P1 and
382  *              CR_MAC_ADDR_P2 must be overwritten
383  */
384 void zd_get_e2p_mac_addr(struct zd_chip *chip, u8 *mac_addr)
385 {
386         mutex_lock(&chip->mutex);
387         memcpy(mac_addr, chip->e2p_mac, ETH_ALEN);
388         mutex_unlock(&chip->mutex);
389 }
390
391 static int read_mac_addr(struct zd_chip *chip, u8 *mac_addr)
392 {
393         static const zd_addr_t addr[2] = { CR_MAC_ADDR_P1, CR_MAC_ADDR_P2 };
394         return _read_mac_addr(chip, mac_addr, (const zd_addr_t *)addr);
395 }
396
397 int zd_read_mac_addr(struct zd_chip *chip, u8 *mac_addr)
398 {
399         int r;
400
401         dev_dbg_f(zd_chip_dev(chip), "\n");
402         mutex_lock(&chip->mutex);
403         r = read_mac_addr(chip, mac_addr);
404         mutex_unlock(&chip->mutex);
405         return r;
406 }
407
408 int zd_write_mac_addr(struct zd_chip *chip, const u8 *mac_addr)
409 {
410         int r;
411         struct zd_ioreq32 reqs[2] = {
412                 [0] = { .addr = CR_MAC_ADDR_P1 },
413                 [1] = { .addr = CR_MAC_ADDR_P2 },
414         };
415
416         reqs[0].value = (mac_addr[3] << 24)
417                       | (mac_addr[2] << 16)
418                       | (mac_addr[1] <<  8)
419                       |  mac_addr[0];
420         reqs[1].value = (mac_addr[5] <<  8)
421                       |  mac_addr[4];
422
423         dev_dbg_f(zd_chip_dev(chip),
424                 "mac addr " MAC_FMT "\n", MAC_ARG(mac_addr));
425
426         mutex_lock(&chip->mutex);
427         r = zd_iowrite32a_locked(chip, reqs, ARRAY_SIZE(reqs));
428 #ifdef DEBUG
429         {
430                 u8 tmp[ETH_ALEN];
431                 read_mac_addr(chip, tmp);
432         }
433 #endif /* DEBUG */
434         mutex_unlock(&chip->mutex);
435         return r;
436 }
437
438 int zd_read_regdomain(struct zd_chip *chip, u8 *regdomain)
439 {
440         int r;
441         u32 value;
442
443         mutex_lock(&chip->mutex);
444         r = zd_ioread32_locked(chip, &value, E2P_SUBID);
445         mutex_unlock(&chip->mutex);
446         if (r)
447                 return r;
448
449         *regdomain = value >> 16;
450         dev_dbg_f(zd_chip_dev(chip), "regdomain: %#04x\n", *regdomain);
451
452         return 0;
453 }
454
455 static int read_values(struct zd_chip *chip, u8 *values, size_t count,
456                        zd_addr_t e2p_addr, u32 guard)
457 {
458         int r;
459         int i;
460         u32 v;
461
462         ZD_ASSERT(mutex_is_locked(&chip->mutex));
463         for (i = 0;;) {
464                 r = zd_ioread32_locked(chip, &v, e2p_addr+i/2);
465                 if (r)
466                         return r;
467                 v -= guard;
468                 if (i+4 < count) {
469                         values[i++] = v;
470                         values[i++] = v >>  8;
471                         values[i++] = v >> 16;
472                         values[i++] = v >> 24;
473                         continue;
474                 }
475                 for (;i < count; i++)
476                         values[i] = v >> (8*(i%3));
477                 return 0;
478         }
479 }
480
481 static int read_pwr_cal_values(struct zd_chip *chip)
482 {
483         return read_values(chip, chip->pwr_cal_values,
484                         E2P_CHANNEL_COUNT, E2P_PWR_CAL_VALUE1,
485                         0);
486 }
487
488 static int read_pwr_int_values(struct zd_chip *chip)
489 {
490         return read_values(chip, chip->pwr_int_values,
491                         E2P_CHANNEL_COUNT, E2P_PWR_INT_VALUE1,
492                         E2P_PWR_INT_GUARD);
493 }
494
495 static int read_ofdm_cal_values(struct zd_chip *chip)
496 {
497         int r;
498         int i;
499         static const zd_addr_t addresses[] = {
500                 E2P_36M_CAL_VALUE1,
501                 E2P_48M_CAL_VALUE1,
502                 E2P_54M_CAL_VALUE1,
503         };
504
505         for (i = 0; i < 3; i++) {
506                 r = read_values(chip, chip->ofdm_cal_values[i],
507                                 E2P_CHANNEL_COUNT, addresses[i], 0);
508                 if (r)
509                         return r;
510         }
511         return 0;
512 }
513
514 static int read_cal_int_tables(struct zd_chip *chip)
515 {
516         int r;
517
518         r = read_pwr_cal_values(chip);
519         if (r)
520                 return r;
521         r = read_pwr_int_values(chip);
522         if (r)
523                 return r;
524         r = read_ofdm_cal_values(chip);
525         if (r)
526                 return r;
527         return 0;
528 }
529
530 /* phy means physical registers */
531 int zd_chip_lock_phy_regs(struct zd_chip *chip)
532 {
533         int r;
534         u32 tmp;
535
536         ZD_ASSERT(mutex_is_locked(&chip->mutex));
537         r = zd_ioread32_locked(chip, &tmp, CR_REG1);
538         if (r) {
539                 dev_err(zd_chip_dev(chip), "error ioread32(CR_REG1): %d\n", r);
540                 return r;
541         }
542
543         dev_dbg_f(zd_chip_dev(chip),
544                 "CR_REG1: 0x%02x -> 0x%02x\n", tmp, tmp & ~UNLOCK_PHY_REGS);
545         tmp &= ~UNLOCK_PHY_REGS;
546
547         r = zd_iowrite32_locked(chip, tmp, CR_REG1);
548         if (r)
549                 dev_err(zd_chip_dev(chip), "error iowrite32(CR_REG1): %d\n", r);
550         return r;
551 }
552
553 int zd_chip_unlock_phy_regs(struct zd_chip *chip)
554 {
555         int r;
556         u32 tmp;
557
558         ZD_ASSERT(mutex_is_locked(&chip->mutex));
559         r = zd_ioread32_locked(chip, &tmp, CR_REG1);
560         if (r) {
561                 dev_err(zd_chip_dev(chip),
562                         "error ioread32(CR_REG1): %d\n", r);
563                 return r;
564         }
565
566         dev_dbg_f(zd_chip_dev(chip),
567                 "CR_REG1: 0x%02x -> 0x%02x\n", tmp, tmp | UNLOCK_PHY_REGS);
568         tmp |= UNLOCK_PHY_REGS;
569
570         r = zd_iowrite32_locked(chip, tmp, CR_REG1);
571         if (r)
572                 dev_err(zd_chip_dev(chip), "error iowrite32(CR_REG1): %d\n", r);
573         return r;
574 }
575
576 /* CR157 can be optionally patched by the EEPROM */
577 static int patch_cr157(struct zd_chip *chip)
578 {
579         int r;
580         u32 value;
581
582         if (!chip->patch_cr157)
583                 return 0;
584
585         r = zd_ioread32_locked(chip, &value, E2P_PHY_REG);
586         if (r)
587                 return r;
588
589         dev_dbg_f(zd_chip_dev(chip), "patching value %x\n", value >> 8);
590         return zd_iowrite32_locked(chip, value >> 8, CR157);
591 }
592
593 /*
594  * 6M band edge can be optionally overwritten for certain RF's
595  * Vendor driver says: for FCC regulation, enabled per HWFeature 6M band edge
596  * bit (for AL2230, AL2230S)
597  */
598 static int patch_6m_band_edge(struct zd_chip *chip, int channel)
599 {
600         struct zd_ioreq16 ioreqs[] = {
601                 { CR128, 0x14 }, { CR129, 0x12 }, { CR130, 0x10 },
602                 { CR47,  0x1e },
603         };
604
605         if (!chip->patch_6m_band_edge || !chip->rf.patch_6m_band_edge)
606                 return 0;
607
608         /* FIXME: Channel 11 is not the edge for all regulatory domains. */
609         if (channel == 1 || channel == 11)
610                 ioreqs[0].value = 0x12;
611
612         dev_dbg_f(zd_chip_dev(chip), "patching for channel %d\n", channel);
613         return zd_iowrite16a_locked(chip, ioreqs, ARRAY_SIZE(ioreqs));
614 }
615
616 static int zd1211_hw_reset_phy(struct zd_chip *chip)
617 {
618         static const struct zd_ioreq16 ioreqs[] = {
619                 { CR0,   0x0a }, { CR1,   0x06 }, { CR2,   0x26 },
620                 { CR3,   0x38 }, { CR4,   0x80 }, { CR9,   0xa0 },
621                 { CR10,  0x81 }, { CR11,  0x00 }, { CR12,  0x7f },
622                 { CR13,  0x8c }, { CR14,  0x80 }, { CR15,  0x3d },
623                 { CR16,  0x20 }, { CR17,  0x1e }, { CR18,  0x0a },
624                 { CR19,  0x48 }, { CR20,  0x0c }, { CR21,  0x0c },
625                 { CR22,  0x23 }, { CR23,  0x90 }, { CR24,  0x14 },
626                 { CR25,  0x40 }, { CR26,  0x10 }, { CR27,  0x19 },
627                 { CR28,  0x7f }, { CR29,  0x80 }, { CR30,  0x4b },
628                 { CR31,  0x60 }, { CR32,  0x43 }, { CR33,  0x08 },
629                 { CR34,  0x06 }, { CR35,  0x0a }, { CR36,  0x00 },
630                 { CR37,  0x00 }, { CR38,  0x38 }, { CR39,  0x0c },
631                 { CR40,  0x84 }, { CR41,  0x2a }, { CR42,  0x80 },
632                 { CR43,  0x10 }, { CR44,  0x12 }, { CR46,  0xff },
633                 { CR47,  0x1E }, { CR48,  0x26 }, { CR49,  0x5b },
634                 { CR64,  0xd0 }, { CR65,  0x04 }, { CR66,  0x58 },
635                 { CR67,  0xc9 }, { CR68,  0x88 }, { CR69,  0x41 },
636                 { CR70,  0x23 }, { CR71,  0x10 }, { CR72,  0xff },
637                 { CR73,  0x32 }, { CR74,  0x30 }, { CR75,  0x65 },
638                 { CR76,  0x41 }, { CR77,  0x1b }, { CR78,  0x30 },
639                 { CR79,  0x68 }, { CR80,  0x64 }, { CR81,  0x64 },
640                 { CR82,  0x00 }, { CR83,  0x00 }, { CR84,  0x00 },
641                 { CR85,  0x02 }, { CR86,  0x00 }, { CR87,  0x00 },
642                 { CR88,  0xff }, { CR89,  0xfc }, { CR90,  0x00 },
643                 { CR91,  0x00 }, { CR92,  0x00 }, { CR93,  0x08 },
644                 { CR94,  0x00 }, { CR95,  0x00 }, { CR96,  0xff },
645                 { CR97,  0xe7 }, { CR98,  0x00 }, { CR99,  0x00 },
646                 { CR100, 0x00 }, { CR101, 0xae }, { CR102, 0x02 },
647                 { CR103, 0x00 }, { CR104, 0x03 }, { CR105, 0x65 },
648                 { CR106, 0x04 }, { CR107, 0x00 }, { CR108, 0x0a },
649                 { CR109, 0xaa }, { CR110, 0xaa }, { CR111, 0x25 },
650                 { CR112, 0x25 }, { CR113, 0x00 }, { CR119, 0x1e },
651                 { CR125, 0x90 }, { CR126, 0x00 }, { CR127, 0x00 },
652                 { },
653                 { CR5,   0x00 }, { CR6,   0x00 }, { CR7,   0x00 },
654                 { CR8,   0x00 }, { CR9,   0x20 }, { CR12,  0xf0 },
655                 { CR20,  0x0e }, { CR21,  0x0e }, { CR27,  0x10 },
656                 { CR44,  0x33 }, { CR47,  0x1E }, { CR83,  0x24 },
657                 { CR84,  0x04 }, { CR85,  0x00 }, { CR86,  0x0C },
658                 { CR87,  0x12 }, { CR88,  0x0C }, { CR89,  0x00 },
659                 { CR90,  0x10 }, { CR91,  0x08 }, { CR93,  0x00 },
660                 { CR94,  0x01 }, { CR95,  0x00 }, { CR96,  0x50 },
661                 { CR97,  0x37 }, { CR98,  0x35 }, { CR101, 0x13 },
662                 { CR102, 0x27 }, { CR103, 0x27 }, { CR104, 0x18 },
663                 { CR105, 0x12 }, { CR109, 0x27 }, { CR110, 0x27 },
664                 { CR111, 0x27 }, { CR112, 0x27 }, { CR113, 0x27 },
665                 { CR114, 0x27 }, { CR115, 0x26 }, { CR116, 0x24 },
666                 { CR117, 0xfc }, { CR118, 0xfa }, { CR120, 0x4f },
667                 { CR123, 0x27 }, { CR125, 0xaa }, { CR127, 0x03 },
668                 { CR128, 0x14 }, { CR129, 0x12 }, { CR130, 0x10 },
669                 { CR131, 0x0C }, { CR136, 0xdf }, { CR137, 0x40 },
670                 { CR138, 0xa0 }, { CR139, 0xb0 }, { CR140, 0x99 },
671                 { CR141, 0x82 }, { CR142, 0x54 }, { CR143, 0x1c },
672                 { CR144, 0x6c }, { CR147, 0x07 }, { CR148, 0x4c },
673                 { CR149, 0x50 }, { CR150, 0x0e }, { CR151, 0x18 },
674                 { CR160, 0xfe }, { CR161, 0xee }, { CR162, 0xaa },
675                 { CR163, 0xfa }, { CR164, 0xfa }, { CR165, 0xea },
676                 { CR166, 0xbe }, { CR167, 0xbe }, { CR168, 0x6a },
677                 { CR169, 0xba }, { CR170, 0xba }, { CR171, 0xba },
678                 /* Note: CR204 must lead the CR203 */
679                 { CR204, 0x7d },
680                 { },
681                 { CR203, 0x30 },
682         };
683
684         int r, t;
685
686         dev_dbg_f(zd_chip_dev(chip), "\n");
687
688         r = zd_chip_lock_phy_regs(chip);
689         if (r)
690                 goto out;
691
692         r = zd_iowrite16a_locked(chip, ioreqs, ARRAY_SIZE(ioreqs));
693         if (r)
694                 goto unlock;
695
696         r = patch_cr157(chip);
697 unlock:
698         t = zd_chip_unlock_phy_regs(chip);
699         if (t && !r)
700                 r = t;
701 out:
702         return r;
703 }
704
705 static int zd1211b_hw_reset_phy(struct zd_chip *chip)
706 {
707         static const struct zd_ioreq16 ioreqs[] = {
708                 { CR0,   0x14 }, { CR1,   0x06 }, { CR2,   0x26 },
709                 { CR3,   0x38 }, { CR4,   0x80 }, { CR9,   0xe0 },
710                 { CR10,  0x81 },
711                 /* power control { { CR11,  1 << 6 }, */
712                 { CR11,  0x00 },
713                 { CR12,  0xf0 }, { CR13,  0x8c }, { CR14,  0x80 },
714                 { CR15,  0x3d }, { CR16,  0x20 }, { CR17,  0x1e },
715                 { CR18,  0x0a }, { CR19,  0x48 },
716                 { CR20,  0x10 }, /* Org:0x0E, ComTrend:RalLink AP */
717                 { CR21,  0x0e }, { CR22,  0x23 }, { CR23,  0x90 },
718                 { CR24,  0x14 }, { CR25,  0x40 }, { CR26,  0x10 },
719                 { CR27,  0x10 }, { CR28,  0x7f }, { CR29,  0x80 },
720                 { CR30,  0x4b }, /* ASIC/FWT, no jointly decoder */
721                 { CR31,  0x60 }, { CR32,  0x43 }, { CR33,  0x08 },
722                 { CR34,  0x06 }, { CR35,  0x0a }, { CR36,  0x00 },
723                 { CR37,  0x00 }, { CR38,  0x38 }, { CR39,  0x0c },
724                 { CR40,  0x84 }, { CR41,  0x2a }, { CR42,  0x80 },
725                 { CR43,  0x10 }, { CR44,  0x33 }, { CR46,  0xff },
726                 { CR47,  0x1E }, { CR48,  0x26 }, { CR49,  0x5b },
727                 { CR64,  0xd0 }, { CR65,  0x04 }, { CR66,  0x58 },
728                 { CR67,  0xc9 }, { CR68,  0x88 }, { CR69,  0x41 },
729                 { CR70,  0x23 }, { CR71,  0x10 }, { CR72,  0xff },
730                 { CR73,  0x32 }, { CR74,  0x30 }, { CR75,  0x65 },
731                 { CR76,  0x41 }, { CR77,  0x1b }, { CR78,  0x30 },
732                 { CR79,  0xf0 }, { CR80,  0x64 }, { CR81,  0x64 },
733                 { CR82,  0x00 }, { CR83,  0x24 }, { CR84,  0x04 },
734                 { CR85,  0x00 }, { CR86,  0x0c }, { CR87,  0x12 },
735                 { CR88,  0x0c }, { CR89,  0x00 }, { CR90,  0x58 },
736                 { CR91,  0x04 }, { CR92,  0x00 }, { CR93,  0x00 },
737                 { CR94,  0x01 },
738                 { CR95,  0x20 }, /* ZD1211B */
739                 { CR96,  0x50 }, { CR97,  0x37 }, { CR98,  0x35 },
740                 { CR99,  0x00 }, { CR100, 0x01 }, { CR101, 0x13 },
741                 { CR102, 0x27 }, { CR103, 0x27 }, { CR104, 0x18 },
742                 { CR105, 0x12 }, { CR106, 0x04 }, { CR107, 0x00 },
743                 { CR108, 0x0a }, { CR109, 0x27 }, { CR110, 0x27 },
744                 { CR111, 0x27 }, { CR112, 0x27 }, { CR113, 0x27 },
745                 { CR114, 0x27 }, { CR115, 0x26 }, { CR116, 0x24 },
746                 { CR117, 0xfc }, { CR118, 0xfa }, { CR119, 0x1e },
747                 { CR125, 0x90 }, { CR126, 0x00 }, { CR127, 0x00 },
748                 { CR128, 0x14 }, { CR129, 0x12 }, { CR130, 0x10 },
749                 { CR131, 0x0c }, { CR136, 0xdf }, { CR137, 0xa0 },
750                 { CR138, 0xa8 }, { CR139, 0xb4 }, { CR140, 0x98 },
751                 { CR141, 0x82 }, { CR142, 0x53 }, { CR143, 0x1c },
752                 { CR144, 0x6c }, { CR147, 0x07 }, { CR148, 0x40 },
753                 { CR149, 0x40 }, /* Org:0x50 ComTrend:RalLink AP */
754                 { CR150, 0x14 }, /* Org:0x0E ComTrend:RalLink AP */
755                 { CR151, 0x18 }, { CR159, 0x70 }, { CR160, 0xfe },
756                 { CR161, 0xee }, { CR162, 0xaa }, { CR163, 0xfa },
757                 { CR164, 0xfa }, { CR165, 0xea }, { CR166, 0xbe },
758                 { CR167, 0xbe }, { CR168, 0x6a }, { CR169, 0xba },
759                 { CR170, 0xba }, { CR171, 0xba },
760                 /* Note: CR204 must lead the CR203 */
761                 { CR204, 0x7d },
762                 {},
763                 { CR203, 0x30 },
764         };
765
766         int r, t;
767
768         dev_dbg_f(zd_chip_dev(chip), "\n");
769
770         r = zd_chip_lock_phy_regs(chip);
771         if (r)
772                 goto out;
773
774         r = zd_iowrite16a_locked(chip, ioreqs, ARRAY_SIZE(ioreqs));
775         if (r)
776                 goto unlock;
777
778         r = patch_cr157(chip);
779 unlock:
780         t = zd_chip_unlock_phy_regs(chip);
781         if (t && !r)
782                 r = t;
783 out:
784         return r;
785 }
786
787 static int hw_reset_phy(struct zd_chip *chip)
788 {
789         return chip->is_zd1211b ? zd1211b_hw_reset_phy(chip) :
790                                   zd1211_hw_reset_phy(chip);
791 }
792
793 static int zd1211_hw_init_hmac(struct zd_chip *chip)
794 {
795         static const struct zd_ioreq32 ioreqs[] = {
796                 { CR_ACK_TIMEOUT_EXT,           0x20 },
797                 { CR_ADDA_MBIAS_WARMTIME,       0x30000808 },
798                 { CR_ZD1211_RETRY_MAX,          0x2 },
799                 { CR_SNIFFER_ON,                0 },
800                 { CR_RX_FILTER,                 STA_RX_FILTER },
801                 { CR_GROUP_HASH_P1,             0x00 },
802                 { CR_GROUP_HASH_P2,             0x80000000 },
803                 { CR_REG1,                      0xa4 },
804                 { CR_ADDA_PWR_DWN,              0x7f },
805                 { CR_BCN_PLCP_CFG,              0x00f00401 },
806                 { CR_PHY_DELAY,                 0x00 },
807                 { CR_ACK_TIMEOUT_EXT,           0x80 },
808                 { CR_ADDA_PWR_DWN,              0x00 },
809                 { CR_ACK_TIME_80211,            0x100 },
810                 { CR_RX_PE_DELAY,               0x70 },
811                 { CR_PS_CTRL,                   0x10000000 },
812                 { CR_RTS_CTS_RATE,              0x02030203 },
813                 { CR_RX_THRESHOLD,              0x000c0640 },
814                 { CR_AFTER_PNP,                 0x1 },
815                 { CR_WEP_PROTECT,               0x114 },
816         };
817
818         int r;
819
820         dev_dbg_f(zd_chip_dev(chip), "\n");
821         ZD_ASSERT(mutex_is_locked(&chip->mutex));
822         r = zd_iowrite32a_locked(chip, ioreqs, ARRAY_SIZE(ioreqs));
823 #ifdef DEBUG
824         if (r) {
825                 dev_err(zd_chip_dev(chip),
826                         "error in zd_iowrite32a_locked. Error number %d\n", r);
827         }
828 #endif /* DEBUG */
829         return r;
830 }
831
832 static int zd1211b_hw_init_hmac(struct zd_chip *chip)
833 {
834         static const struct zd_ioreq32 ioreqs[] = {
835                 { CR_ACK_TIMEOUT_EXT,           0x20 },
836                 { CR_ADDA_MBIAS_WARMTIME,       0x30000808 },
837                 { CR_ZD1211B_RETRY_MAX,         0x02020202 },
838                 { CR_ZD1211B_TX_PWR_CTL4,       0x007f003f },
839                 { CR_ZD1211B_TX_PWR_CTL3,       0x007f003f },
840                 { CR_ZD1211B_TX_PWR_CTL2,       0x003f001f },
841                 { CR_ZD1211B_TX_PWR_CTL1,       0x001f000f },
842                 { CR_ZD1211B_AIFS_CTL1,         0x00280028 },
843                 { CR_ZD1211B_AIFS_CTL2,         0x008C003C },
844                 { CR_ZD1211B_TXOP,              0x01800824 },
845                 { CR_SNIFFER_ON,                0 },
846                 { CR_RX_FILTER,                 STA_RX_FILTER },
847                 { CR_GROUP_HASH_P1,             0x00 },
848                 { CR_GROUP_HASH_P2,             0x80000000 },
849                 { CR_REG1,                      0xa4 },
850                 { CR_ADDA_PWR_DWN,              0x7f },
851                 { CR_BCN_PLCP_CFG,              0x00f00401 },
852                 { CR_PHY_DELAY,                 0x00 },
853                 { CR_ACK_TIMEOUT_EXT,           0x80 },
854                 { CR_ADDA_PWR_DWN,              0x00 },
855                 { CR_ACK_TIME_80211,            0x100 },
856                 { CR_RX_PE_DELAY,               0x70 },
857                 { CR_PS_CTRL,                   0x10000000 },
858                 { CR_RTS_CTS_RATE,              0x02030203 },
859                 { CR_RX_THRESHOLD,              0x000c0640 },
860                 { CR_AFTER_PNP,                 0x1 },
861                 { CR_WEP_PROTECT,               0x114 },
862         };
863
864         int r;
865
866         dev_dbg_f(zd_chip_dev(chip), "\n");
867         ZD_ASSERT(mutex_is_locked(&chip->mutex));
868         r = zd_iowrite32a_locked(chip, ioreqs, ARRAY_SIZE(ioreqs));
869         if (r) {
870                 dev_dbg_f(zd_chip_dev(chip),
871                         "error in zd_iowrite32a_locked. Error number %d\n", r);
872         }
873         return r;
874 }
875
876 static int hw_init_hmac(struct zd_chip *chip)
877 {
878         return chip->is_zd1211b ?
879                 zd1211b_hw_init_hmac(chip) : zd1211_hw_init_hmac(chip);
880 }
881
882 struct aw_pt_bi {
883         u32 atim_wnd_period;
884         u32 pre_tbtt;
885         u32 beacon_interval;
886 };
887
888 static int get_aw_pt_bi(struct zd_chip *chip, struct aw_pt_bi *s)
889 {
890         int r;
891         static const zd_addr_t aw_pt_bi_addr[] =
892                 { CR_ATIM_WND_PERIOD, CR_PRE_TBTT, CR_BCN_INTERVAL };
893         u32 values[3];
894
895         r = zd_ioread32v_locked(chip, values, (const zd_addr_t *)aw_pt_bi_addr,
896                          ARRAY_SIZE(aw_pt_bi_addr));
897         if (r) {
898                 memset(s, 0, sizeof(*s));
899                 return r;
900         }
901
902         s->atim_wnd_period = values[0];
903         s->pre_tbtt = values[1];
904         s->beacon_interval = values[2];
905         dev_dbg_f(zd_chip_dev(chip), "aw %u pt %u bi %u\n",
906                 s->atim_wnd_period, s->pre_tbtt, s->beacon_interval);
907         return 0;
908 }
909
910 static int set_aw_pt_bi(struct zd_chip *chip, struct aw_pt_bi *s)
911 {
912         struct zd_ioreq32 reqs[3];
913
914         if (s->beacon_interval <= 5)
915                 s->beacon_interval = 5;
916         if (s->pre_tbtt < 4 || s->pre_tbtt >= s->beacon_interval)
917                 s->pre_tbtt = s->beacon_interval - 1;
918         if (s->atim_wnd_period >= s->pre_tbtt)
919                 s->atim_wnd_period = s->pre_tbtt - 1;
920
921         reqs[0].addr = CR_ATIM_WND_PERIOD;
922         reqs[0].value = s->atim_wnd_period;
923         reqs[1].addr = CR_PRE_TBTT;
924         reqs[1].value = s->pre_tbtt;
925         reqs[2].addr = CR_BCN_INTERVAL;
926         reqs[2].value = s->beacon_interval;
927
928         dev_dbg_f(zd_chip_dev(chip),
929                 "aw %u pt %u bi %u\n", s->atim_wnd_period, s->pre_tbtt,
930                                        s->beacon_interval);
931         return zd_iowrite32a_locked(chip, reqs, ARRAY_SIZE(reqs));
932 }
933
934
935 static int set_beacon_interval(struct zd_chip *chip, u32 interval)
936 {
937         int r;
938         struct aw_pt_bi s;
939
940         ZD_ASSERT(mutex_is_locked(&chip->mutex));
941         r = get_aw_pt_bi(chip, &s);
942         if (r)
943                 return r;
944         s.beacon_interval = interval;
945         return set_aw_pt_bi(chip, &s);
946 }
947
948 int zd_set_beacon_interval(struct zd_chip *chip, u32 interval)
949 {
950         int r;
951
952         mutex_lock(&chip->mutex);
953         r = set_beacon_interval(chip, interval);
954         mutex_unlock(&chip->mutex);
955         return r;
956 }
957
958 static int hw_init(struct zd_chip *chip)
959 {
960         int r;
961
962         dev_dbg_f(zd_chip_dev(chip), "\n");
963         ZD_ASSERT(mutex_is_locked(&chip->mutex));
964         r = hw_reset_phy(chip);
965         if (r)
966                 return r;
967
968         r = hw_init_hmac(chip);
969         if (r)
970                 return r;
971
972         /* Although the vendor driver defaults to a different value during
973          * init, it overwrites the IFS value with the following every time
974          * the channel changes. We should aim to be more intelligent... */
975         r = zd_iowrite32_locked(chip, IFS_VALUE_DEFAULT, CR_IFS_VALUE);
976         if (r)
977                 return r;
978
979         return set_beacon_interval(chip, 100);
980 }
981
982 #ifdef DEBUG
983 static int dump_cr(struct zd_chip *chip, const zd_addr_t addr,
984                    const char *addr_string)
985 {
986         int r;
987         u32 value;
988
989         r = zd_ioread32_locked(chip, &value, addr);
990         if (r) {
991                 dev_dbg_f(zd_chip_dev(chip),
992                         "error reading %s. Error number %d\n", addr_string, r);
993                 return r;
994         }
995
996         dev_dbg_f(zd_chip_dev(chip), "%s %#010x\n",
997                 addr_string, (unsigned int)value);
998         return 0;
999 }
1000
1001 static int test_init(struct zd_chip *chip)
1002 {
1003         int r;
1004
1005         r = dump_cr(chip, CR_AFTER_PNP, "CR_AFTER_PNP");
1006         if (r)
1007                 return r;
1008         r = dump_cr(chip, CR_GPI_EN, "CR_GPI_EN");
1009         if (r)
1010                 return r;
1011         return dump_cr(chip, CR_INTERRUPT, "CR_INTERRUPT");
1012 }
1013
1014 static void dump_fw_registers(struct zd_chip *chip)
1015 {
1016         static const zd_addr_t addr[4] = {
1017                 FW_FIRMWARE_VER, FW_USB_SPEED, FW_FIX_TX_RATE,
1018                 FW_LINK_STATUS
1019         };
1020
1021         int r;
1022         u16 values[4];
1023
1024         r = zd_ioread16v_locked(chip, values, (const zd_addr_t*)addr,
1025                          ARRAY_SIZE(addr));
1026         if (r) {
1027                 dev_dbg_f(zd_chip_dev(chip), "error %d zd_ioread16v_locked\n",
1028                          r);
1029                 return;
1030         }
1031
1032         dev_dbg_f(zd_chip_dev(chip), "FW_FIRMWARE_VER %#06hx\n", values[0]);
1033         dev_dbg_f(zd_chip_dev(chip), "FW_USB_SPEED %#06hx\n", values[1]);
1034         dev_dbg_f(zd_chip_dev(chip), "FW_FIX_TX_RATE %#06hx\n", values[2]);
1035         dev_dbg_f(zd_chip_dev(chip), "FW_LINK_STATUS %#06hx\n", values[3]);
1036 }
1037 #endif /* DEBUG */
1038
1039 static int print_fw_version(struct zd_chip *chip)
1040 {
1041         int r;
1042         u16 version;
1043
1044         r = zd_ioread16_locked(chip, &version, FW_FIRMWARE_VER);
1045         if (r)
1046                 return r;
1047
1048         dev_info(zd_chip_dev(chip),"firmware version %04hx\n", version);
1049         return 0;
1050 }
1051
1052 static int set_mandatory_rates(struct zd_chip *chip, enum ieee80211_std std)
1053 {
1054         u32 rates;
1055         ZD_ASSERT(mutex_is_locked(&chip->mutex));
1056         /* This sets the mandatory rates, which only depend from the standard
1057          * that the device is supporting. Until further notice we should try
1058          * to support 802.11g also for full speed USB.
1059          */
1060         switch (std) {
1061         case IEEE80211B:
1062                 rates = CR_RATE_1M|CR_RATE_2M|CR_RATE_5_5M|CR_RATE_11M;
1063                 break;
1064         case IEEE80211G:
1065                 rates = CR_RATE_1M|CR_RATE_2M|CR_RATE_5_5M|CR_RATE_11M|
1066                         CR_RATE_6M|CR_RATE_12M|CR_RATE_24M;
1067                 break;
1068         default:
1069                 return -EINVAL;
1070         }
1071         return zd_iowrite32_locked(chip, rates, CR_MANDATORY_RATE_TBL);
1072 }
1073
1074 int zd_chip_enable_hwint(struct zd_chip *chip)
1075 {
1076         int r;
1077
1078         mutex_lock(&chip->mutex);
1079         r = zd_iowrite32_locked(chip, HWINT_ENABLED, CR_INTERRUPT);
1080         mutex_unlock(&chip->mutex);
1081         return r;
1082 }
1083
1084 static int disable_hwint(struct zd_chip *chip)
1085 {
1086         return zd_iowrite32_locked(chip, HWINT_DISABLED, CR_INTERRUPT);
1087 }
1088
1089 int zd_chip_disable_hwint(struct zd_chip *chip)
1090 {
1091         int r;
1092
1093         mutex_lock(&chip->mutex);
1094         r = disable_hwint(chip);
1095         mutex_unlock(&chip->mutex);
1096         return r;
1097 }
1098
1099 int zd_chip_init_hw(struct zd_chip *chip, u8 device_type)
1100 {
1101         int r;
1102         u8 rf_type;
1103
1104         dev_dbg_f(zd_chip_dev(chip), "\n");
1105
1106         mutex_lock(&chip->mutex);
1107         chip->is_zd1211b = (device_type == DEVICE_ZD1211B) != 0;
1108
1109 #ifdef DEBUG
1110         r = test_init(chip);
1111         if (r)
1112                 goto out;
1113 #endif
1114         r = zd_iowrite32_locked(chip, 1, CR_AFTER_PNP);
1115         if (r)
1116                 goto out;
1117
1118         r = zd_usb_init_hw(&chip->usb);
1119         if (r)
1120                 goto out;
1121
1122         /* GPI is always disabled, also in the other driver.
1123          */
1124         r = zd_iowrite32_locked(chip, 0, CR_GPI_EN);
1125         if (r)
1126                 goto out;
1127         r = zd_iowrite32_locked(chip, CWIN_SIZE, CR_CWMIN_CWMAX);
1128         if (r)
1129                 goto out;
1130         /* Currently we support IEEE 802.11g for full and high speed USB.
1131          * It might be discussed, whether we should suppport pure b mode for
1132          * full speed USB.
1133          */
1134         r = set_mandatory_rates(chip, IEEE80211G);
1135         if (r)
1136                 goto out;
1137         /* Disabling interrupts is certainly a smart thing here.
1138          */
1139         r = disable_hwint(chip);
1140         if (r)
1141                 goto out;
1142         r = read_pod(chip, &rf_type);
1143         if (r)
1144                 goto out;
1145         r = hw_init(chip);
1146         if (r)
1147                 goto out;
1148         r = zd_rf_init_hw(&chip->rf, rf_type);
1149         if (r)
1150                 goto out;
1151
1152         r = print_fw_version(chip);
1153         if (r)
1154                 goto out;
1155
1156 #ifdef DEBUG
1157         dump_fw_registers(chip);
1158         r = test_init(chip);
1159         if (r)
1160                 goto out;
1161 #endif /* DEBUG */
1162
1163         r = read_e2p_mac_addr(chip);
1164         if (r)
1165                 goto out;
1166
1167         r = read_cal_int_tables(chip);
1168         if (r)
1169                 goto out;
1170
1171         print_id(chip);
1172 out:
1173         mutex_unlock(&chip->mutex);
1174         return r;
1175 }
1176
1177 static int update_pwr_int(struct zd_chip *chip, u8 channel)
1178 {
1179         u8 value = chip->pwr_int_values[channel - 1];
1180         dev_dbg_f(zd_chip_dev(chip), "channel %d pwr_int %#04x\n",
1181                  channel, value);
1182         return zd_iowrite32_locked(chip, value, CR31);
1183 }
1184
1185 static int update_pwr_cal(struct zd_chip *chip, u8 channel)
1186 {
1187         u8 value = chip->pwr_cal_values[channel-1];
1188         dev_dbg_f(zd_chip_dev(chip), "channel %d pwr_cal %#04x\n",
1189                  channel, value);
1190         return zd_iowrite32_locked(chip, value, CR68);
1191 }
1192
1193 static int update_ofdm_cal(struct zd_chip *chip, u8 channel)
1194 {
1195         struct zd_ioreq32 ioreqs[3];
1196
1197         ioreqs[0].addr = CR67;
1198         ioreqs[0].value = chip->ofdm_cal_values[OFDM_36M_INDEX][channel-1];
1199         ioreqs[1].addr = CR66;
1200         ioreqs[1].value = chip->ofdm_cal_values[OFDM_48M_INDEX][channel-1];
1201         ioreqs[2].addr = CR65;
1202         ioreqs[2].value = chip->ofdm_cal_values[OFDM_54M_INDEX][channel-1];
1203
1204         dev_dbg_f(zd_chip_dev(chip),
1205                 "channel %d ofdm_cal 36M %#04x 48M %#04x 54M %#04x\n",
1206                 channel, ioreqs[0].value, ioreqs[1].value, ioreqs[2].value);
1207         return zd_iowrite32a_locked(chip, ioreqs, ARRAY_SIZE(ioreqs));
1208 }
1209
1210 static int update_channel_integration_and_calibration(struct zd_chip *chip,
1211                                                       u8 channel)
1212 {
1213         int r;
1214
1215         r = update_pwr_int(chip, channel);
1216         if (r)
1217                 return r;
1218         if (chip->is_zd1211b) {
1219                 static const struct zd_ioreq32 ioreqs[] = {
1220                         { CR69, 0x28 },
1221                         {},
1222                         { CR69, 0x2a },
1223                 };
1224
1225                 r = update_ofdm_cal(chip, channel);
1226                 if (r)
1227                         return r;
1228                 r = update_pwr_cal(chip, channel);
1229                 if (r)
1230                         return r;
1231                 r = zd_iowrite32a_locked(chip, ioreqs, ARRAY_SIZE(ioreqs));
1232                 if (r)
1233                         return r;
1234         }
1235
1236         return 0;
1237 }
1238
1239 /* The CCK baseband gain can be optionally patched by the EEPROM */
1240 static int patch_cck_gain(struct zd_chip *chip)
1241 {
1242         int r;
1243         u32 value;
1244
1245         if (!chip->patch_cck_gain)
1246                 return 0;
1247
1248         ZD_ASSERT(mutex_is_locked(&chip->mutex));
1249         r = zd_ioread32_locked(chip, &value, E2P_PHY_REG);
1250         if (r)
1251                 return r;
1252         dev_dbg_f(zd_chip_dev(chip), "patching value %x\n", value & 0xff);
1253         return zd_iowrite32_locked(chip, value & 0xff, CR47);
1254 }
1255
1256 int zd_chip_set_channel(struct zd_chip *chip, u8 channel)
1257 {
1258         int r, t;
1259
1260         mutex_lock(&chip->mutex);
1261         r = zd_chip_lock_phy_regs(chip);
1262         if (r)
1263                 goto out;
1264         r = zd_rf_set_channel(&chip->rf, channel);
1265         if (r)
1266                 goto unlock;
1267         r = update_channel_integration_and_calibration(chip, channel);
1268         if (r)
1269                 goto unlock;
1270         r = patch_cck_gain(chip);
1271         if (r)
1272                 goto unlock;
1273         r = patch_6m_band_edge(chip, channel);
1274         if (r)
1275                 goto unlock;
1276         r = zd_iowrite32_locked(chip, 0, CR_CONFIG_PHILIPS);
1277 unlock:
1278         t = zd_chip_unlock_phy_regs(chip);
1279         if (t && !r)
1280                 r = t;
1281 out:
1282         mutex_unlock(&chip->mutex);
1283         return r;
1284 }
1285
1286 u8 zd_chip_get_channel(struct zd_chip *chip)
1287 {
1288         u8 channel;
1289
1290         mutex_lock(&chip->mutex);
1291         channel = chip->rf.channel;
1292         mutex_unlock(&chip->mutex);
1293         return channel;
1294 }
1295
1296 static u16 led_mask(int led)
1297 {
1298         switch (led) {
1299         case 1:
1300                 return LED1;
1301         case 2:
1302                 return LED2;
1303         default:
1304                 return 0;
1305         }
1306 }
1307
1308 static int read_led_reg(struct zd_chip *chip, u16 *status)
1309 {
1310         ZD_ASSERT(mutex_is_locked(&chip->mutex));
1311         return zd_ioread16_locked(chip, status, CR_LED);
1312 }
1313
1314 static int write_led_reg(struct zd_chip *chip, u16 status)
1315 {
1316         ZD_ASSERT(mutex_is_locked(&chip->mutex));
1317         return zd_iowrite16_locked(chip, status, CR_LED);
1318 }
1319
1320 int zd_chip_led_status(struct zd_chip *chip, int led, enum led_status status)
1321 {
1322         int r, ret;
1323         u16 mask = led_mask(led);
1324         u16 reg;
1325
1326         if (!mask)
1327                 return -EINVAL;
1328         mutex_lock(&chip->mutex);
1329         r = read_led_reg(chip, &reg);
1330         if (r)
1331                 return r;
1332         switch (status) {
1333         case LED_STATUS:
1334                 return (reg & mask) ? LED_ON : LED_OFF;
1335         case LED_OFF:
1336                 reg &= ~mask;
1337                 ret = LED_OFF;
1338                 break;
1339         case LED_FLIP:
1340                 reg ^= mask;
1341                 ret = (reg&mask) ? LED_ON : LED_OFF;
1342                 break;
1343         case LED_ON:
1344                 reg |= mask;
1345                 ret = LED_ON;
1346                 break;
1347         default:
1348                 return -EINVAL;
1349         }
1350         r = write_led_reg(chip, reg);
1351         if (r) {
1352                 ret = r;
1353                 goto out;
1354         }
1355 out:
1356         mutex_unlock(&chip->mutex);
1357         return r;
1358 }
1359
1360 int zd_chip_led_flip(struct zd_chip *chip, int led,
1361         const unsigned int *phases_msecs, unsigned int count)
1362 {
1363         int i, r;
1364         enum led_status status;
1365
1366         r = zd_chip_led_status(chip, led, LED_STATUS);
1367         if (r)
1368                 return r;
1369         status = r;
1370         for (i = 0; i < count; i++) {
1371                 r = zd_chip_led_status(chip, led, LED_FLIP);
1372                 if (r < 0)
1373                         goto out;
1374                 msleep(phases_msecs[i]);
1375         }
1376
1377 out:
1378         zd_chip_led_status(chip, led, status);
1379         return r;
1380 }
1381
1382 int zd_chip_set_basic_rates(struct zd_chip *chip, u16 cr_rates)
1383 {
1384         int r;
1385
1386         if (cr_rates & ~(CR_RATES_80211B|CR_RATES_80211G))
1387                 return -EINVAL;
1388
1389         mutex_lock(&chip->mutex);
1390         r = zd_iowrite32_locked(chip, cr_rates, CR_BASIC_RATE_TBL);
1391         mutex_unlock(&chip->mutex);
1392         return r;
1393 }
1394
1395 static int ofdm_qual_db(u8 status_quality, u8 rate, unsigned int size)
1396 {
1397         static const u16 constants[] = {
1398                 715, 655, 585, 540, 470, 410, 360, 315,
1399                 270, 235, 205, 175, 150, 125, 105,  85,
1400                  65,  50,  40,  25,  15
1401         };
1402
1403         int i;
1404         u32 x;
1405
1406         /* It seems that their quality parameter is somehow per signal
1407          * and is now transferred per bit.
1408          */
1409         switch (rate) {
1410         case ZD_OFDM_RATE_6M:
1411         case ZD_OFDM_RATE_12M:
1412         case ZD_OFDM_RATE_24M:
1413                 size *= 2;
1414                 break;
1415         case ZD_OFDM_RATE_9M:
1416         case ZD_OFDM_RATE_18M:
1417         case ZD_OFDM_RATE_36M:
1418         case ZD_OFDM_RATE_54M:
1419                 size *= 4;
1420                 size /= 3;
1421                 break;
1422         case ZD_OFDM_RATE_48M:
1423                 size *= 3;
1424                 size /= 2;
1425                 break;
1426         default:
1427                 return -EINVAL;
1428         }
1429
1430         x = (10000 * status_quality)/size;
1431         for (i = 0; i < ARRAY_SIZE(constants); i++) {
1432                 if (x > constants[i])
1433                         break;
1434         }
1435
1436         return i;
1437 }
1438
1439 static unsigned int log10times100(unsigned int x)
1440 {
1441         static const u8 log10[] = {
1442                   0,
1443                   0,   30,   47,   60,   69,   77,   84,   90,   95,  100,
1444                 104,  107,  111,  114,  117,  120,  123,  125,  127,  130,
1445                 132,  134,  136,  138,  139,  141,  143,  144,  146,  147,
1446                 149,  150,  151,  153,  154,  155,  156,  157,  159,  160,
1447                 161,  162,  163,  164,  165,  166,  167,  168,  169,  169,
1448                 170,  171,  172,  173,  174,  174,  175,  176,  177,  177,
1449                 178,  179,  179,  180,  181,  181,  182,  183,  183,  184,
1450                 185,  185,  186,  186,  187,  188,  188,  189,  189,  190,
1451                 190,  191,  191,  192,  192,  193,  193,  194,  194,  195,
1452                 195,  196,  196,  197,  197,  198,  198,  199,  199,  200,
1453                 200,  200,  201,  201,  202,  202,  202,  203,  203,  204,
1454                 204,  204,  205,  205,  206,  206,  206,  207,  207,  207,
1455                 208,  208,  208,  209,  209,  210,  210,  210,  211,  211,
1456                 211,  212,  212,  212,  213,  213,  213,  213,  214,  214,
1457                 214,  215,  215,  215,  216,  216,  216,  217,  217,  217,
1458                 217,  218,  218,  218,  219,  219,  219,  219,  220,  220,
1459                 220,  220,  221,  221,  221,  222,  222,  222,  222,  223,
1460                 223,  223,  223,  224,  224,  224,  224,
1461         };
1462
1463         return x < ARRAY_SIZE(log10) ? log10[x] : 225;
1464 }
1465
1466 enum {
1467         MAX_CCK_EVM_DB = 45,
1468 };
1469
1470 static int cck_evm_db(u8 status_quality)
1471 {
1472         return (20 * log10times100(status_quality)) / 100;
1473 }
1474
1475 static int cck_snr_db(u8 status_quality)
1476 {
1477         int r = MAX_CCK_EVM_DB - cck_evm_db(status_quality);
1478         ZD_ASSERT(r >= 0);
1479         return r;
1480 }
1481
1482 static int rx_qual_db(const void *rx_frame, unsigned int size,
1483                       const struct rx_status *status)
1484 {
1485         return (status->frame_status&ZD_RX_OFDM) ?
1486                 ofdm_qual_db(status->signal_quality_ofdm,
1487                              zd_ofdm_plcp_header_rate(rx_frame),
1488                              size) :
1489                 cck_snr_db(status->signal_quality_cck);
1490 }
1491
1492 u8 zd_rx_qual_percent(const void *rx_frame, unsigned int size,
1493                       const struct rx_status *status)
1494 {
1495         int r = rx_qual_db(rx_frame, size, status);
1496         if (r < 0)
1497                 r = 0;
1498         r = (r * 100) / 14;
1499         if (r > 100)
1500                 r = 100;
1501         return r;
1502 }
1503
1504 u8 zd_rx_strength_percent(u8 rssi)
1505 {
1506         int r = (rssi*100) / 30;
1507         if (r > 100)
1508                 r = 100;
1509         return (u8) r;
1510 }
1511
1512 u16 zd_rx_rate(const void *rx_frame, const struct rx_status *status)
1513 {
1514         static const u16 ofdm_rates[] = {
1515                 [ZD_OFDM_RATE_6M]  = 60,
1516                 [ZD_OFDM_RATE_9M]  = 90,
1517                 [ZD_OFDM_RATE_12M] = 120,
1518                 [ZD_OFDM_RATE_18M] = 180,
1519                 [ZD_OFDM_RATE_24M] = 240,
1520                 [ZD_OFDM_RATE_36M] = 360,
1521                 [ZD_OFDM_RATE_48M] = 480,
1522                 [ZD_OFDM_RATE_54M] = 540,
1523         };
1524         u16 rate;
1525         if (status->frame_status & ZD_RX_OFDM) {
1526                 u8 ofdm_rate = zd_ofdm_plcp_header_rate(rx_frame);
1527                 rate = ofdm_rates[ofdm_rate & 0xf];
1528         } else {
1529                 u8 cck_rate = zd_cck_plcp_header_rate(rx_frame);
1530                 switch (cck_rate) {
1531                 case ZD_CCK_SIGNAL_1M:
1532                         rate = 10;
1533                         break;
1534                 case ZD_CCK_SIGNAL_2M:
1535                         rate = 20;
1536                         break;
1537                 case ZD_CCK_SIGNAL_5M5:
1538                         rate = 55;
1539                         break;
1540                 case ZD_CCK_SIGNAL_11M:
1541                         rate = 110;
1542                         break;
1543                 default:
1544                         rate = 0;
1545                 }
1546         }
1547
1548         return rate;
1549 }
1550
1551 int zd_chip_switch_radio_on(struct zd_chip *chip)
1552 {
1553         int r;
1554
1555         mutex_lock(&chip->mutex);
1556         r = zd_switch_radio_on(&chip->rf);
1557         mutex_unlock(&chip->mutex);
1558         return r;
1559 }
1560
1561 int zd_chip_switch_radio_off(struct zd_chip *chip)
1562 {
1563         int r;
1564
1565         mutex_lock(&chip->mutex);
1566         r = zd_switch_radio_off(&chip->rf);
1567         mutex_unlock(&chip->mutex);
1568         return r;
1569 }
1570
1571 int zd_chip_enable_int(struct zd_chip *chip)
1572 {
1573         int r;
1574
1575         mutex_lock(&chip->mutex);
1576         r = zd_usb_enable_int(&chip->usb);
1577         mutex_unlock(&chip->mutex);
1578         return r;
1579 }
1580
1581 void zd_chip_disable_int(struct zd_chip *chip)
1582 {
1583         mutex_lock(&chip->mutex);
1584         zd_usb_disable_int(&chip->usb);
1585         mutex_unlock(&chip->mutex);
1586 }
1587
1588 int zd_chip_enable_rx(struct zd_chip *chip)
1589 {
1590         int r;
1591
1592         mutex_lock(&chip->mutex);
1593         r = zd_usb_enable_rx(&chip->usb);
1594         mutex_unlock(&chip->mutex);
1595         return r;
1596 }
1597
1598 void zd_chip_disable_rx(struct zd_chip *chip)
1599 {
1600         mutex_lock(&chip->mutex);
1601         zd_usb_disable_rx(&chip->usb);
1602         mutex_unlock(&chip->mutex);
1603 }
1604
1605 int zd_rfwritev_locked(struct zd_chip *chip,
1606                        const u32* values, unsigned int count, u8 bits)
1607 {
1608         int r;
1609         unsigned int i;
1610
1611         for (i = 0; i < count; i++) {
1612                 r = zd_rfwrite_locked(chip, values[i], bits);
1613                 if (r)
1614                         return r;
1615         }
1616
1617         return 0;
1618 }