iwlwifi: prevent read outside array bounds
[linux-2.6.git] / drivers / net / wireless / iwlwifi / iwl-tx.c
1 /******************************************************************************
2  *
3  * Copyright(c) 2003 - 2009 Intel Corporation. All rights reserved.
4  *
5  * Portions of this file are derived from the ipw3945 project, as well
6  * as portions of the ieee80211 subsystem header files.
7  *
8  * This program is free software; you can redistribute it and/or modify it
9  * under the terms of version 2 of the GNU General Public License as
10  * published by the Free Software Foundation.
11  *
12  * This program is distributed in the hope that it will be useful, but WITHOUT
13  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
14  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
15  * more details.
16  *
17  * You should have received a copy of the GNU General Public License along with
18  * this program; if not, write to the Free Software Foundation, Inc.,
19  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA
20  *
21  * The full GNU General Public License is included in this distribution in the
22  * file called LICENSE.
23  *
24  * Contact Information:
25  *  Intel Linux Wireless <ilw@linux.intel.com>
26  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
27  *
28  *****************************************************************************/
29
30 #include <linux/etherdevice.h>
31 #include <net/mac80211.h>
32 #include "iwl-eeprom.h"
33 #include "iwl-dev.h"
34 #include "iwl-core.h"
35 #include "iwl-sta.h"
36 #include "iwl-io.h"
37 #include "iwl-helpers.h"
38
39 static const u16 default_tid_to_tx_fifo[] = {
40         IWL_TX_FIFO_AC1,
41         IWL_TX_FIFO_AC0,
42         IWL_TX_FIFO_AC0,
43         IWL_TX_FIFO_AC1,
44         IWL_TX_FIFO_AC2,
45         IWL_TX_FIFO_AC2,
46         IWL_TX_FIFO_AC3,
47         IWL_TX_FIFO_AC3,
48         IWL_TX_FIFO_NONE,
49         IWL_TX_FIFO_NONE,
50         IWL_TX_FIFO_NONE,
51         IWL_TX_FIFO_NONE,
52         IWL_TX_FIFO_NONE,
53         IWL_TX_FIFO_NONE,
54         IWL_TX_FIFO_NONE,
55         IWL_TX_FIFO_NONE,
56         IWL_TX_FIFO_AC3
57 };
58
59 static inline int iwl_alloc_dma_ptr(struct iwl_priv *priv,
60                                     struct iwl_dma_ptr *ptr, size_t size)
61 {
62         ptr->addr = pci_alloc_consistent(priv->pci_dev, size, &ptr->dma);
63         if (!ptr->addr)
64                 return -ENOMEM;
65         ptr->size = size;
66         return 0;
67 }
68
69 static inline void iwl_free_dma_ptr(struct iwl_priv *priv,
70                                     struct iwl_dma_ptr *ptr)
71 {
72         if (unlikely(!ptr->addr))
73                 return;
74
75         pci_free_consistent(priv->pci_dev, ptr->size, ptr->addr, ptr->dma);
76         memset(ptr, 0, sizeof(*ptr));
77 }
78
79 /**
80  * iwl_txq_update_write_ptr - Send new write index to hardware
81  */
82 int iwl_txq_update_write_ptr(struct iwl_priv *priv, struct iwl_tx_queue *txq)
83 {
84         u32 reg = 0;
85         int ret = 0;
86         int txq_id = txq->q.id;
87
88         if (txq->need_update == 0)
89                 return ret;
90
91         /* if we're trying to save power */
92         if (test_bit(STATUS_POWER_PMI, &priv->status)) {
93                 /* wake up nic if it's powered down ...
94                  * uCode will wake up, and interrupt us again, so next
95                  * time we'll skip this part. */
96                 reg = iwl_read32(priv, CSR_UCODE_DRV_GP1);
97
98                 if (reg & CSR_UCODE_DRV_GP1_BIT_MAC_SLEEP) {
99                         IWL_DEBUG_INFO(priv, "Requesting wakeup, GP1 = 0x%x\n", reg);
100                         iwl_set_bit(priv, CSR_GP_CNTRL,
101                                     CSR_GP_CNTRL_REG_FLAG_MAC_ACCESS_REQ);
102                         return ret;
103                 }
104
105                 iwl_write_direct32(priv, HBUS_TARG_WRPTR,
106                                      txq->q.write_ptr | (txq_id << 8));
107
108         /* else not in power-save mode, uCode will never sleep when we're
109          * trying to tx (during RFKILL, we're not trying to tx). */
110         } else
111                 iwl_write32(priv, HBUS_TARG_WRPTR,
112                             txq->q.write_ptr | (txq_id << 8));
113
114         txq->need_update = 0;
115
116         return ret;
117 }
118 EXPORT_SYMBOL(iwl_txq_update_write_ptr);
119
120
121 /**
122  * iwl_tx_queue_free - Deallocate DMA queue.
123  * @txq: Transmit queue to deallocate.
124  *
125  * Empty queue by removing and destroying all BD's.
126  * Free all buffers.
127  * 0-fill, but do not free "txq" descriptor structure.
128  */
129 void iwl_tx_queue_free(struct iwl_priv *priv, int txq_id)
130 {
131         struct iwl_tx_queue *txq = &priv->txq[txq_id];
132         struct iwl_queue *q = &txq->q;
133         struct pci_dev *dev = priv->pci_dev;
134         int i, len;
135
136         if (q->n_bd == 0)
137                 return;
138
139         /* first, empty all BD's */
140         for (; q->write_ptr != q->read_ptr;
141              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd))
142                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
143
144         len = sizeof(struct iwl_device_cmd) * q->n_window;
145
146         /* De-alloc array of command/tx buffers */
147         for (i = 0; i < TFD_TX_CMD_SLOTS; i++)
148                 kfree(txq->cmd[i]);
149
150         /* De-alloc circular buffer of TFDs */
151         if (txq->q.n_bd)
152                 pci_free_consistent(dev, priv->hw_params.tfd_size *
153                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
154
155         /* De-alloc array of per-TFD driver data */
156         kfree(txq->txb);
157         txq->txb = NULL;
158
159         /* deallocate arrays */
160         kfree(txq->cmd);
161         kfree(txq->meta);
162         txq->cmd = NULL;
163         txq->meta = NULL;
164
165         /* 0-fill queue descriptor structure */
166         memset(txq, 0, sizeof(*txq));
167 }
168 EXPORT_SYMBOL(iwl_tx_queue_free);
169
170 /**
171  * iwl_cmd_queue_free - Deallocate DMA queue.
172  * @txq: Transmit queue to deallocate.
173  *
174  * Empty queue by removing and destroying all BD's.
175  * Free all buffers.
176  * 0-fill, but do not free "txq" descriptor structure.
177  */
178 void iwl_cmd_queue_free(struct iwl_priv *priv)
179 {
180         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
181         struct iwl_queue *q = &txq->q;
182         struct pci_dev *dev = priv->pci_dev;
183         int i, len;
184
185         if (q->n_bd == 0)
186                 return;
187
188         len = sizeof(struct iwl_device_cmd) * q->n_window;
189         len += IWL_MAX_SCAN_SIZE;
190
191         /* De-alloc array of command/tx buffers */
192         for (i = 0; i <= TFD_CMD_SLOTS; i++)
193                 kfree(txq->cmd[i]);
194
195         /* De-alloc circular buffer of TFDs */
196         if (txq->q.n_bd)
197                 pci_free_consistent(dev, priv->hw_params.tfd_size *
198                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
199
200         /* 0-fill queue descriptor structure */
201         memset(txq, 0, sizeof(*txq));
202 }
203 EXPORT_SYMBOL(iwl_cmd_queue_free);
204
205 /*************** DMA-QUEUE-GENERAL-FUNCTIONS  *****
206  * DMA services
207  *
208  * Theory of operation
209  *
210  * A Tx or Rx queue resides in host DRAM, and is comprised of a circular buffer
211  * of buffer descriptors, each of which points to one or more data buffers for
212  * the device to read from or fill.  Driver and device exchange status of each
213  * queue via "read" and "write" pointers.  Driver keeps minimum of 2 empty
214  * entries in each circular buffer, to protect against confusing empty and full
215  * queue states.
216  *
217  * The device reads or writes the data in the queues via the device's several
218  * DMA/FIFO channels.  Each queue is mapped to a single DMA channel.
219  *
220  * For Tx queue, there are low mark and high mark limits. If, after queuing
221  * the packet for Tx, free space become < low mark, Tx queue stopped. When
222  * reclaiming packets (on 'tx done IRQ), if free space become > high mark,
223  * Tx queue resumed.
224  *
225  * See more detailed info in iwl-4965-hw.h.
226  ***************************************************/
227
228 int iwl_queue_space(const struct iwl_queue *q)
229 {
230         int s = q->read_ptr - q->write_ptr;
231
232         if (q->read_ptr > q->write_ptr)
233                 s -= q->n_bd;
234
235         if (s <= 0)
236                 s += q->n_window;
237         /* keep some reserve to not confuse empty and full situations */
238         s -= 2;
239         if (s < 0)
240                 s = 0;
241         return s;
242 }
243 EXPORT_SYMBOL(iwl_queue_space);
244
245
246 /**
247  * iwl_queue_init - Initialize queue's high/low-water and read/write indexes
248  */
249 static int iwl_queue_init(struct iwl_priv *priv, struct iwl_queue *q,
250                           int count, int slots_num, u32 id)
251 {
252         q->n_bd = count;
253         q->n_window = slots_num;
254         q->id = id;
255
256         /* count must be power-of-two size, otherwise iwl_queue_inc_wrap
257          * and iwl_queue_dec_wrap are broken. */
258         BUG_ON(!is_power_of_2(count));
259
260         /* slots_num must be power-of-two size, otherwise
261          * get_cmd_index is broken. */
262         BUG_ON(!is_power_of_2(slots_num));
263
264         q->low_mark = q->n_window / 4;
265         if (q->low_mark < 4)
266                 q->low_mark = 4;
267
268         q->high_mark = q->n_window / 8;
269         if (q->high_mark < 2)
270                 q->high_mark = 2;
271
272         q->write_ptr = q->read_ptr = 0;
273
274         return 0;
275 }
276
277 /**
278  * iwl_tx_queue_alloc - Alloc driver data and TFD CB for one Tx/cmd queue
279  */
280 static int iwl_tx_queue_alloc(struct iwl_priv *priv,
281                               struct iwl_tx_queue *txq, u32 id)
282 {
283         struct pci_dev *dev = priv->pci_dev;
284         size_t tfd_sz = priv->hw_params.tfd_size * TFD_QUEUE_SIZE_MAX;
285
286         /* Driver private data, only for Tx (not command) queues,
287          * not shared with device. */
288         if (id != IWL_CMD_QUEUE_NUM) {
289                 txq->txb = kmalloc(sizeof(txq->txb[0]) *
290                                    TFD_QUEUE_SIZE_MAX, GFP_KERNEL);
291                 if (!txq->txb) {
292                         IWL_ERR(priv, "kmalloc for auxiliary BD "
293                                   "structures failed\n");
294                         goto error;
295                 }
296         } else {
297                 txq->txb = NULL;
298         }
299
300         /* Circular buffer of transmit frame descriptors (TFDs),
301          * shared with device */
302         txq->tfds = pci_alloc_consistent(dev, tfd_sz, &txq->q.dma_addr);
303
304         if (!txq->tfds) {
305                 IWL_ERR(priv, "pci_alloc_consistent(%zd) failed\n", tfd_sz);
306                 goto error;
307         }
308         txq->q.id = id;
309
310         return 0;
311
312  error:
313         kfree(txq->txb);
314         txq->txb = NULL;
315
316         return -ENOMEM;
317 }
318
319 /**
320  * iwl_tx_queue_init - Allocate and initialize one tx/cmd queue
321  */
322 int iwl_tx_queue_init(struct iwl_priv *priv, struct iwl_tx_queue *txq,
323                       int slots_num, u32 txq_id)
324 {
325         int i, len;
326         int ret;
327         int actual_slots = slots_num;
328
329         /*
330          * Alloc buffer array for commands (Tx or other types of commands).
331          * For the command queue (#4), allocate command space + one big
332          * command for scan, since scan command is very huge; the system will
333          * not have two scans at the same time, so only one is needed.
334          * For normal Tx queues (all other queues), no super-size command
335          * space is needed.
336          */
337         if (txq_id == IWL_CMD_QUEUE_NUM)
338                 actual_slots++;
339
340         txq->meta = kzalloc(sizeof(struct iwl_cmd_meta) * actual_slots,
341                             GFP_KERNEL);
342         txq->cmd = kzalloc(sizeof(struct iwl_device_cmd *) * actual_slots,
343                            GFP_KERNEL);
344
345         if (!txq->meta || !txq->cmd)
346                 goto out_free_arrays;
347
348         len = sizeof(struct iwl_device_cmd);
349         for (i = 0; i < actual_slots; i++) {
350                 /* only happens for cmd queue */
351                 if (i == slots_num)
352                         len += IWL_MAX_SCAN_SIZE;
353
354                 txq->cmd[i] = kmalloc(len, GFP_KERNEL);
355                 if (!txq->cmd[i])
356                         goto err;
357         }
358
359         /* Alloc driver data array and TFD circular buffer */
360         ret = iwl_tx_queue_alloc(priv, txq, txq_id);
361         if (ret)
362                 goto err;
363
364         txq->need_update = 0;
365
366         /* aggregation TX queues will get their ID when aggregation begins */
367         if (txq_id <= IWL_TX_FIFO_AC3)
368                 txq->swq_id = txq_id;
369
370         /* TFD_QUEUE_SIZE_MAX must be power-of-two size, otherwise
371          * iwl_queue_inc_wrap and iwl_queue_dec_wrap are broken. */
372         BUILD_BUG_ON(TFD_QUEUE_SIZE_MAX & (TFD_QUEUE_SIZE_MAX - 1));
373
374         /* Initialize queue's high/low-water marks, and head/tail indexes */
375         iwl_queue_init(priv, &txq->q, TFD_QUEUE_SIZE_MAX, slots_num, txq_id);
376
377         /* Tell device where to find queue */
378         priv->cfg->ops->lib->txq_init(priv, txq);
379
380         return 0;
381 err:
382         for (i = 0; i < actual_slots; i++)
383                 kfree(txq->cmd[i]);
384 out_free_arrays:
385         kfree(txq->meta);
386         kfree(txq->cmd);
387
388         return -ENOMEM;
389 }
390 EXPORT_SYMBOL(iwl_tx_queue_init);
391
392 /**
393  * iwl_hw_txq_ctx_free - Free TXQ Context
394  *
395  * Destroy all TX DMA queues and structures
396  */
397 void iwl_hw_txq_ctx_free(struct iwl_priv *priv)
398 {
399         int txq_id;
400
401         /* Tx queues */
402         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
403                 if (txq_id == IWL_CMD_QUEUE_NUM)
404                         iwl_cmd_queue_free(priv);
405                 else
406                         iwl_tx_queue_free(priv, txq_id);
407
408         iwl_free_dma_ptr(priv, &priv->kw);
409
410         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
411 }
412 EXPORT_SYMBOL(iwl_hw_txq_ctx_free);
413
414 /**
415  * iwl_txq_ctx_reset - Reset TX queue context
416  * Destroys all DMA structures and initialize them again
417  *
418  * @param priv
419  * @return error code
420  */
421 int iwl_txq_ctx_reset(struct iwl_priv *priv)
422 {
423         int ret = 0;
424         int txq_id, slots_num;
425         unsigned long flags;
426
427         /* Free all tx/cmd queues and keep-warm buffer */
428         iwl_hw_txq_ctx_free(priv);
429
430         ret = iwl_alloc_dma_ptr(priv, &priv->scd_bc_tbls,
431                                 priv->hw_params.scd_bc_tbls_size);
432         if (ret) {
433                 IWL_ERR(priv, "Scheduler BC Table allocation failed\n");
434                 goto error_bc_tbls;
435         }
436         /* Alloc keep-warm buffer */
437         ret = iwl_alloc_dma_ptr(priv, &priv->kw, IWL_KW_SIZE);
438         if (ret) {
439                 IWL_ERR(priv, "Keep Warm allocation failed\n");
440                 goto error_kw;
441         }
442         spin_lock_irqsave(&priv->lock, flags);
443
444         /* Turn off all Tx DMA fifos */
445         priv->cfg->ops->lib->txq_set_sched(priv, 0);
446
447         /* Tell NIC where to find the "keep warm" buffer */
448         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
449
450         spin_unlock_irqrestore(&priv->lock, flags);
451
452         /* Alloc and init all Tx queues, including the command queue (#4) */
453         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
454                 slots_num = (txq_id == IWL_CMD_QUEUE_NUM) ?
455                                         TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
456                 ret = iwl_tx_queue_init(priv, &priv->txq[txq_id], slots_num,
457                                        txq_id);
458                 if (ret) {
459                         IWL_ERR(priv, "Tx %d queue init failed\n", txq_id);
460                         goto error;
461                 }
462         }
463
464         return ret;
465
466  error:
467         iwl_hw_txq_ctx_free(priv);
468         iwl_free_dma_ptr(priv, &priv->kw);
469  error_kw:
470         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
471  error_bc_tbls:
472         return ret;
473 }
474
475 /**
476  * iwl_txq_ctx_stop - Stop all Tx DMA channels, free Tx queue memory
477  */
478 void iwl_txq_ctx_stop(struct iwl_priv *priv)
479 {
480         int ch;
481         unsigned long flags;
482
483         /* Turn off all Tx DMA fifos */
484         spin_lock_irqsave(&priv->lock, flags);
485
486         priv->cfg->ops->lib->txq_set_sched(priv, 0);
487
488         /* Stop each Tx DMA channel, and wait for it to be idle */
489         for (ch = 0; ch < priv->hw_params.dma_chnl_num; ch++) {
490                 iwl_write_direct32(priv, FH_TCSR_CHNL_TX_CONFIG_REG(ch), 0x0);
491                 iwl_poll_direct_bit(priv, FH_TSSR_TX_STATUS_REG,
492                                     FH_TSSR_TX_STATUS_REG_MSK_CHNL_IDLE(ch),
493                                     1000);
494         }
495         spin_unlock_irqrestore(&priv->lock, flags);
496
497         /* Deallocate memory for all Tx queues */
498         iwl_hw_txq_ctx_free(priv);
499 }
500 EXPORT_SYMBOL(iwl_txq_ctx_stop);
501
502 /*
503  * handle build REPLY_TX command notification.
504  */
505 static void iwl_tx_cmd_build_basic(struct iwl_priv *priv,
506                                   struct iwl_tx_cmd *tx_cmd,
507                                   struct ieee80211_tx_info *info,
508                                   struct ieee80211_hdr *hdr,
509                                   u8 std_id)
510 {
511         __le16 fc = hdr->frame_control;
512         __le32 tx_flags = tx_cmd->tx_flags;
513
514         tx_cmd->stop_time.life_time = TX_CMD_LIFE_TIME_INFINITE;
515         if (!(info->flags & IEEE80211_TX_CTL_NO_ACK)) {
516                 tx_flags |= TX_CMD_FLG_ACK_MSK;
517                 if (ieee80211_is_mgmt(fc))
518                         tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
519                 if (ieee80211_is_probe_resp(fc) &&
520                     !(le16_to_cpu(hdr->seq_ctrl) & 0xf))
521                         tx_flags |= TX_CMD_FLG_TSF_MSK;
522         } else {
523                 tx_flags &= (~TX_CMD_FLG_ACK_MSK);
524                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
525         }
526
527         if (ieee80211_is_back_req(fc))
528                 tx_flags |= TX_CMD_FLG_ACK_MSK | TX_CMD_FLG_IMM_BA_RSP_MASK;
529
530
531         tx_cmd->sta_id = std_id;
532         if (ieee80211_has_morefrags(fc))
533                 tx_flags |= TX_CMD_FLG_MORE_FRAG_MSK;
534
535         if (ieee80211_is_data_qos(fc)) {
536                 u8 *qc = ieee80211_get_qos_ctl(hdr);
537                 tx_cmd->tid_tspec = qc[0] & 0xf;
538                 tx_flags &= ~TX_CMD_FLG_SEQ_CTL_MSK;
539         } else {
540                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
541         }
542
543         priv->cfg->ops->utils->rts_tx_cmd_flag(info, &tx_flags);
544
545         if ((tx_flags & TX_CMD_FLG_RTS_MSK) || (tx_flags & TX_CMD_FLG_CTS_MSK))
546                 tx_flags |= TX_CMD_FLG_FULL_TXOP_PROT_MSK;
547
548         tx_flags &= ~(TX_CMD_FLG_ANT_SEL_MSK);
549         if (ieee80211_is_mgmt(fc)) {
550                 if (ieee80211_is_assoc_req(fc) || ieee80211_is_reassoc_req(fc))
551                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(3);
552                 else
553                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(2);
554         } else {
555                 tx_cmd->timeout.pm_frame_timeout = 0;
556         }
557
558         tx_cmd->driver_txop = 0;
559         tx_cmd->tx_flags = tx_flags;
560         tx_cmd->next_frame_len = 0;
561 }
562
563 #define RTS_HCCA_RETRY_LIMIT            3
564 #define RTS_DFAULT_RETRY_LIMIT          60
565
566 static void iwl_tx_cmd_build_rate(struct iwl_priv *priv,
567                               struct iwl_tx_cmd *tx_cmd,
568                               struct ieee80211_tx_info *info,
569                               __le16 fc, int sta_id,
570                               int is_hcca)
571 {
572         u32 rate_flags = 0;
573         int rate_idx;
574         u8 rts_retry_limit = 0;
575         u8 data_retry_limit = 0;
576         u8 rate_plcp;
577
578         rate_idx = min(ieee80211_get_tx_rate(priv->hw, info)->hw_value & 0xffff,
579                         IWL_RATE_COUNT - 1);
580
581         rate_plcp = iwl_rates[rate_idx].plcp;
582
583         rts_retry_limit = (is_hcca) ?
584             RTS_HCCA_RETRY_LIMIT : RTS_DFAULT_RETRY_LIMIT;
585
586         if ((rate_idx >= IWL_FIRST_CCK_RATE) && (rate_idx <= IWL_LAST_CCK_RATE))
587                 rate_flags |= RATE_MCS_CCK_MSK;
588
589
590         if (ieee80211_is_probe_resp(fc)) {
591                 data_retry_limit = 3;
592                 if (data_retry_limit < rts_retry_limit)
593                         rts_retry_limit = data_retry_limit;
594         } else
595                 data_retry_limit = IWL_DEFAULT_TX_RETRY;
596
597         if (priv->data_retry_limit != -1)
598                 data_retry_limit = priv->data_retry_limit;
599
600
601         if (ieee80211_is_data(fc)) {
602                 tx_cmd->initial_rate_index = 0;
603                 tx_cmd->tx_flags |= TX_CMD_FLG_STA_RATE_MSK;
604         } else {
605                 switch (fc & cpu_to_le16(IEEE80211_FCTL_STYPE)) {
606                 case cpu_to_le16(IEEE80211_STYPE_AUTH):
607                 case cpu_to_le16(IEEE80211_STYPE_DEAUTH):
608                 case cpu_to_le16(IEEE80211_STYPE_ASSOC_REQ):
609                 case cpu_to_le16(IEEE80211_STYPE_REASSOC_REQ):
610                         if (tx_cmd->tx_flags & TX_CMD_FLG_RTS_MSK) {
611                                 tx_cmd->tx_flags &= ~TX_CMD_FLG_RTS_MSK;
612                                 tx_cmd->tx_flags |= TX_CMD_FLG_CTS_MSK;
613                         }
614                         break;
615                 default:
616                         break;
617                 }
618
619                 priv->mgmt_tx_ant = iwl_toggle_tx_ant(priv, priv->mgmt_tx_ant);
620                 rate_flags |= iwl_ant_idx_to_flags(priv->mgmt_tx_ant);
621         }
622
623         tx_cmd->rts_retry_limit = rts_retry_limit;
624         tx_cmd->data_retry_limit = data_retry_limit;
625         tx_cmd->rate_n_flags = iwl_hw_set_rate_n_flags(rate_plcp, rate_flags);
626 }
627
628 static void iwl_tx_cmd_build_hwcrypto(struct iwl_priv *priv,
629                                       struct ieee80211_tx_info *info,
630                                       struct iwl_tx_cmd *tx_cmd,
631                                       struct sk_buff *skb_frag,
632                                       int sta_id)
633 {
634         struct ieee80211_key_conf *keyconf = info->control.hw_key;
635
636         switch (keyconf->alg) {
637         case ALG_CCMP:
638                 tx_cmd->sec_ctl = TX_CMD_SEC_CCM;
639                 memcpy(tx_cmd->key, keyconf->key, keyconf->keylen);
640                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
641                         tx_cmd->tx_flags |= TX_CMD_FLG_AGG_CCMP_MSK;
642                 IWL_DEBUG_TX(priv, "tx_cmd with AES hwcrypto\n");
643                 break;
644
645         case ALG_TKIP:
646                 tx_cmd->sec_ctl = TX_CMD_SEC_TKIP;
647                 ieee80211_get_tkip_key(keyconf, skb_frag,
648                         IEEE80211_TKIP_P2_KEY, tx_cmd->key);
649                 IWL_DEBUG_TX(priv, "tx_cmd with tkip hwcrypto\n");
650                 break;
651
652         case ALG_WEP:
653                 tx_cmd->sec_ctl |= (TX_CMD_SEC_WEP |
654                         (keyconf->keyidx & TX_CMD_SEC_MSK) << TX_CMD_SEC_SHIFT);
655
656                 if (keyconf->keylen == WEP_KEY_LEN_128)
657                         tx_cmd->sec_ctl |= TX_CMD_SEC_KEY128;
658
659                 memcpy(&tx_cmd->key[3], keyconf->key, keyconf->keylen);
660
661                 IWL_DEBUG_TX(priv, "Configuring packet for WEP encryption "
662                              "with key %d\n", keyconf->keyidx);
663                 break;
664
665         default:
666                 IWL_ERR(priv, "Unknown encode alg %d\n", keyconf->alg);
667                 break;
668         }
669 }
670
671 /*
672  * start REPLY_TX command process
673  */
674 int iwl_tx_skb(struct iwl_priv *priv, struct sk_buff *skb)
675 {
676         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
677         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
678         struct iwl_tx_queue *txq;
679         struct iwl_queue *q;
680         struct iwl_device_cmd *out_cmd;
681         struct iwl_cmd_meta *out_meta;
682         struct iwl_tx_cmd *tx_cmd;
683         int swq_id, txq_id;
684         dma_addr_t phys_addr;
685         dma_addr_t txcmd_phys;
686         dma_addr_t scratch_phys;
687         u16 len, len_org;
688         u16 seq_number = 0;
689         __le16 fc;
690         u8 hdr_len;
691         u8 sta_id;
692         u8 wait_write_ptr = 0;
693         u8 tid = 0;
694         u8 *qc = NULL;
695         unsigned long flags;
696         int ret;
697
698         spin_lock_irqsave(&priv->lock, flags);
699         if (iwl_is_rfkill(priv)) {
700                 IWL_DEBUG_DROP(priv, "Dropping - RF KILL\n");
701                 goto drop_unlock;
702         }
703
704         if ((ieee80211_get_tx_rate(priv->hw, info)->hw_value & 0xFF) ==
705              IWL_INVALID_RATE) {
706                 IWL_ERR(priv, "ERROR: No TX rate available.\n");
707                 goto drop_unlock;
708         }
709
710         fc = hdr->frame_control;
711
712 #ifdef CONFIG_IWLWIFI_DEBUG
713         if (ieee80211_is_auth(fc))
714                 IWL_DEBUG_TX(priv, "Sending AUTH frame\n");
715         else if (ieee80211_is_assoc_req(fc))
716                 IWL_DEBUG_TX(priv, "Sending ASSOC frame\n");
717         else if (ieee80211_is_reassoc_req(fc))
718                 IWL_DEBUG_TX(priv, "Sending REASSOC frame\n");
719 #endif
720
721         /* drop all data frame if we are not associated */
722         if (ieee80211_is_data(fc) &&
723             (!iwl_is_monitor_mode(priv) ||
724             !(info->flags & IEEE80211_TX_CTL_INJECTED)) && /* packet injection */
725             (!iwl_is_associated(priv) ||
726              ((priv->iw_mode == NL80211_IFTYPE_STATION) && !priv->assoc_id) ||
727              !priv->assoc_station_added)) {
728                 IWL_DEBUG_DROP(priv, "Dropping - !iwl_is_associated\n");
729                 goto drop_unlock;
730         }
731
732         hdr_len = ieee80211_hdrlen(fc);
733
734         /* Find (or create) index into station table for destination station */
735         sta_id = iwl_get_sta_id(priv, hdr);
736         if (sta_id == IWL_INVALID_STATION) {
737                 IWL_DEBUG_DROP(priv, "Dropping - INVALID STATION: %pM\n",
738                                hdr->addr1);
739                 goto drop_unlock;
740         }
741
742         IWL_DEBUG_TX(priv, "station Id %d\n", sta_id);
743
744         txq_id = skb_get_queue_mapping(skb);
745         if (ieee80211_is_data_qos(fc)) {
746                 qc = ieee80211_get_qos_ctl(hdr);
747                 tid = qc[0] & IEEE80211_QOS_CTL_TID_MASK;
748                 if (unlikely(tid >= MAX_TID_COUNT))
749                         goto drop_unlock;
750                 seq_number = priv->stations[sta_id].tid[tid].seq_number;
751                 seq_number &= IEEE80211_SCTL_SEQ;
752                 hdr->seq_ctrl = hdr->seq_ctrl &
753                                 cpu_to_le16(IEEE80211_SCTL_FRAG);
754                 hdr->seq_ctrl |= cpu_to_le16(seq_number);
755                 seq_number += 0x10;
756                 /* aggregation is on for this <sta,tid> */
757                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
758                         txq_id = priv->stations[sta_id].tid[tid].agg.txq_id;
759         }
760
761         txq = &priv->txq[txq_id];
762         swq_id = txq->swq_id;
763         q = &txq->q;
764
765         if (unlikely(iwl_queue_space(q) < q->high_mark))
766                 goto drop_unlock;
767
768         if (ieee80211_is_data_qos(fc))
769                 priv->stations[sta_id].tid[tid].tfds_in_queue++;
770
771         /* Set up driver data for this TFD */
772         memset(&(txq->txb[q->write_ptr]), 0, sizeof(struct iwl_tx_info));
773         txq->txb[q->write_ptr].skb[0] = skb;
774
775         /* Set up first empty entry in queue's array of Tx/cmd buffers */
776         out_cmd = txq->cmd[q->write_ptr];
777         out_meta = &txq->meta[q->write_ptr];
778         tx_cmd = &out_cmd->cmd.tx;
779         memset(&out_cmd->hdr, 0, sizeof(out_cmd->hdr));
780         memset(tx_cmd, 0, sizeof(struct iwl_tx_cmd));
781
782         /*
783          * Set up the Tx-command (not MAC!) header.
784          * Store the chosen Tx queue and TFD index within the sequence field;
785          * after Tx, uCode's Tx response will return this value so driver can
786          * locate the frame within the tx queue and do post-tx processing.
787          */
788         out_cmd->hdr.cmd = REPLY_TX;
789         out_cmd->hdr.sequence = cpu_to_le16((u16)(QUEUE_TO_SEQ(txq_id) |
790                                 INDEX_TO_SEQ(q->write_ptr)));
791
792         /* Copy MAC header from skb into command buffer */
793         memcpy(tx_cmd->hdr, hdr, hdr_len);
794
795
796         /* Total # bytes to be transmitted */
797         len = (u16)skb->len;
798         tx_cmd->len = cpu_to_le16(len);
799
800         if (info->control.hw_key)
801                 iwl_tx_cmd_build_hwcrypto(priv, info, tx_cmd, skb, sta_id);
802
803         /* TODO need this for burst mode later on */
804         iwl_tx_cmd_build_basic(priv, tx_cmd, info, hdr, sta_id);
805         iwl_dbg_log_tx_data_frame(priv, len, hdr);
806
807         /* set is_hcca to 0; it probably will never be implemented */
808         iwl_tx_cmd_build_rate(priv, tx_cmd, info, fc, sta_id, 0);
809
810         iwl_update_stats(priv, true, fc, len);
811         /*
812          * Use the first empty entry in this queue's command buffer array
813          * to contain the Tx command and MAC header concatenated together
814          * (payload data will be in another buffer).
815          * Size of this varies, due to varying MAC header length.
816          * If end is not dword aligned, we'll have 2 extra bytes at the end
817          * of the MAC header (device reads on dword boundaries).
818          * We'll tell device about this padding later.
819          */
820         len = sizeof(struct iwl_tx_cmd) +
821                 sizeof(struct iwl_cmd_header) + hdr_len;
822
823         len_org = len;
824         len = (len + 3) & ~3;
825
826         if (len_org != len)
827                 len_org = 1;
828         else
829                 len_org = 0;
830
831         /* Tell NIC about any 2-byte padding after MAC header */
832         if (len_org)
833                 tx_cmd->tx_flags |= TX_CMD_FLG_MH_PAD_MSK;
834
835         /* Physical address of this Tx command's header (not MAC header!),
836          * within command buffer array. */
837         txcmd_phys = pci_map_single(priv->pci_dev,
838                                     &out_cmd->hdr, len,
839                                     PCI_DMA_BIDIRECTIONAL);
840         pci_unmap_addr_set(out_meta, mapping, txcmd_phys);
841         pci_unmap_len_set(out_meta, len, len);
842         /* Add buffer containing Tx command and MAC(!) header to TFD's
843          * first entry */
844         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
845                                                    txcmd_phys, len, 1, 0);
846
847         if (!ieee80211_has_morefrags(hdr->frame_control)) {
848                 txq->need_update = 1;
849                 if (qc)
850                         priv->stations[sta_id].tid[tid].seq_number = seq_number;
851         } else {
852                 wait_write_ptr = 1;
853                 txq->need_update = 0;
854         }
855
856         /* Set up TFD's 2nd entry to point directly to remainder of skb,
857          * if any (802.11 null frames have no payload). */
858         len = skb->len - hdr_len;
859         if (len) {
860                 phys_addr = pci_map_single(priv->pci_dev, skb->data + hdr_len,
861                                            len, PCI_DMA_TODEVICE);
862                 priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
863                                                            phys_addr, len,
864                                                            0, 0);
865         }
866
867         scratch_phys = txcmd_phys + sizeof(struct iwl_cmd_header) +
868                                 offsetof(struct iwl_tx_cmd, scratch);
869
870         len = sizeof(struct iwl_tx_cmd) +
871                 sizeof(struct iwl_cmd_header) + hdr_len;
872         /* take back ownership of DMA buffer to enable update */
873         pci_dma_sync_single_for_cpu(priv->pci_dev, txcmd_phys,
874                                     len, PCI_DMA_BIDIRECTIONAL);
875         tx_cmd->dram_lsb_ptr = cpu_to_le32(scratch_phys);
876         tx_cmd->dram_msb_ptr = iwl_get_dma_hi_addr(scratch_phys);
877
878         IWL_DEBUG_TX(priv, "sequence nr = 0X%x \n",
879                      le16_to_cpu(out_cmd->hdr.sequence));
880         IWL_DEBUG_TX(priv, "tx_flags = 0X%x \n", le32_to_cpu(tx_cmd->tx_flags));
881         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd, sizeof(*tx_cmd));
882         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd->hdr, hdr_len);
883
884         /* Set up entry for this TFD in Tx byte-count array */
885         if (info->flags & IEEE80211_TX_CTL_AMPDU)
886                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq,
887                                                      le16_to_cpu(tx_cmd->len));
888
889         pci_dma_sync_single_for_device(priv->pci_dev, txcmd_phys,
890                                        len, PCI_DMA_BIDIRECTIONAL);
891
892         /* Tell device the write index *just past* this latest filled TFD */
893         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
894         ret = iwl_txq_update_write_ptr(priv, txq);
895         spin_unlock_irqrestore(&priv->lock, flags);
896
897         if (ret)
898                 return ret;
899
900         if ((iwl_queue_space(q) < q->high_mark) && priv->mac80211_registered) {
901                 if (wait_write_ptr) {
902                         spin_lock_irqsave(&priv->lock, flags);
903                         txq->need_update = 1;
904                         iwl_txq_update_write_ptr(priv, txq);
905                         spin_unlock_irqrestore(&priv->lock, flags);
906                 } else {
907                         iwl_stop_queue(priv, txq->swq_id);
908                 }
909         }
910
911         return 0;
912
913 drop_unlock:
914         spin_unlock_irqrestore(&priv->lock, flags);
915         return -1;
916 }
917 EXPORT_SYMBOL(iwl_tx_skb);
918
919 /*************** HOST COMMAND QUEUE FUNCTIONS   *****/
920
921 /**
922  * iwl_enqueue_hcmd - enqueue a uCode command
923  * @priv: device private data point
924  * @cmd: a point to the ucode command structure
925  *
926  * The function returns < 0 values to indicate the operation is
927  * failed. On success, it turns the index (> 0) of command in the
928  * command queue.
929  */
930 int iwl_enqueue_hcmd(struct iwl_priv *priv, struct iwl_host_cmd *cmd)
931 {
932         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
933         struct iwl_queue *q = &txq->q;
934         struct iwl_device_cmd *out_cmd;
935         struct iwl_cmd_meta *out_meta;
936         dma_addr_t phys_addr;
937         unsigned long flags;
938         int len, ret;
939         u32 idx;
940         u16 fix_size;
941
942         cmd->len = priv->cfg->ops->utils->get_hcmd_size(cmd->id, cmd->len);
943         fix_size = (u16)(cmd->len + sizeof(out_cmd->hdr));
944
945         /* If any of the command structures end up being larger than
946          * the TFD_MAX_PAYLOAD_SIZE, and it sent as a 'small' command then
947          * we will need to increase the size of the TFD entries */
948         BUG_ON((fix_size > TFD_MAX_PAYLOAD_SIZE) &&
949                !(cmd->flags & CMD_SIZE_HUGE));
950
951         if (iwl_is_rfkill(priv)) {
952                 IWL_DEBUG_INFO(priv, "Not sending command - RF KILL\n");
953                 return -EIO;
954         }
955
956         if (iwl_queue_space(q) < ((cmd->flags & CMD_ASYNC) ? 2 : 1)) {
957                 IWL_ERR(priv, "No space for Tx\n");
958                 return -ENOSPC;
959         }
960
961         spin_lock_irqsave(&priv->hcmd_lock, flags);
962
963         idx = get_cmd_index(q, q->write_ptr, cmd->flags & CMD_SIZE_HUGE);
964         out_cmd = txq->cmd[idx];
965         out_meta = &txq->meta[idx];
966
967         memset(out_meta, 0, sizeof(*out_meta)); /* re-initialize to NULL */
968         out_meta->flags = cmd->flags;
969         if (cmd->flags & CMD_WANT_SKB)
970                 out_meta->source = cmd;
971         if (cmd->flags & CMD_ASYNC)
972                 out_meta->callback = cmd->callback;
973
974         out_cmd->hdr.cmd = cmd->id;
975         memcpy(&out_cmd->cmd.payload, cmd->data, cmd->len);
976
977         /* At this point, the out_cmd now has all of the incoming cmd
978          * information */
979
980         out_cmd->hdr.flags = 0;
981         out_cmd->hdr.sequence = cpu_to_le16(QUEUE_TO_SEQ(IWL_CMD_QUEUE_NUM) |
982                         INDEX_TO_SEQ(q->write_ptr));
983         if (cmd->flags & CMD_SIZE_HUGE)
984                 out_cmd->hdr.sequence |= SEQ_HUGE_FRAME;
985         len = sizeof(struct iwl_device_cmd);
986         len += (idx == TFD_CMD_SLOTS) ?  IWL_MAX_SCAN_SIZE : 0;
987
988
989 #ifdef CONFIG_IWLWIFI_DEBUG
990         switch (out_cmd->hdr.cmd) {
991         case REPLY_TX_LINK_QUALITY_CMD:
992         case SENSITIVITY_CMD:
993                 IWL_DEBUG_HC_DUMP(priv, "Sending command %s (#%x), seq: 0x%04X, "
994                                 "%d bytes at %d[%d]:%d\n",
995                                 get_cmd_string(out_cmd->hdr.cmd),
996                                 out_cmd->hdr.cmd,
997                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
998                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
999                                 break;
1000         default:
1001                 IWL_DEBUG_HC(priv, "Sending command %s (#%x), seq: 0x%04X, "
1002                                 "%d bytes at %d[%d]:%d\n",
1003                                 get_cmd_string(out_cmd->hdr.cmd),
1004                                 out_cmd->hdr.cmd,
1005                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1006                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1007         }
1008 #endif
1009         txq->need_update = 1;
1010
1011         if (priv->cfg->ops->lib->txq_update_byte_cnt_tbl)
1012                 /* Set up entry in queue's byte count circular buffer */
1013                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq, 0);
1014
1015         phys_addr = pci_map_single(priv->pci_dev, &out_cmd->hdr,
1016                                    fix_size, PCI_DMA_BIDIRECTIONAL);
1017         pci_unmap_addr_set(out_meta, mapping, phys_addr);
1018         pci_unmap_len_set(out_meta, len, fix_size);
1019
1020         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
1021                                                    phys_addr, fix_size, 1,
1022                                                    U32_PAD(cmd->len));
1023
1024         /* Increment and update queue's write index */
1025         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
1026         ret = iwl_txq_update_write_ptr(priv, txq);
1027
1028         spin_unlock_irqrestore(&priv->hcmd_lock, flags);
1029         return ret ? ret : idx;
1030 }
1031
1032 int iwl_tx_queue_reclaim(struct iwl_priv *priv, int txq_id, int index)
1033 {
1034         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1035         struct iwl_queue *q = &txq->q;
1036         struct iwl_tx_info *tx_info;
1037         int nfreed = 0;
1038
1039         if ((index >= q->n_bd) || (iwl_queue_used(q, index) == 0)) {
1040                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1041                           "is out of range [0-%d] %d %d.\n", txq_id,
1042                           index, q->n_bd, q->write_ptr, q->read_ptr);
1043                 return 0;
1044         }
1045
1046         for (index = iwl_queue_inc_wrap(index, q->n_bd);
1047              q->read_ptr != index;
1048              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1049
1050                 tx_info = &txq->txb[txq->q.read_ptr];
1051                 ieee80211_tx_status_irqsafe(priv->hw, tx_info->skb[0]);
1052                 tx_info->skb[0] = NULL;
1053
1054                 if (priv->cfg->ops->lib->txq_inval_byte_cnt_tbl)
1055                         priv->cfg->ops->lib->txq_inval_byte_cnt_tbl(priv, txq);
1056
1057                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
1058                 nfreed++;
1059         }
1060         return nfreed;
1061 }
1062 EXPORT_SYMBOL(iwl_tx_queue_reclaim);
1063
1064
1065 /**
1066  * iwl_hcmd_queue_reclaim - Reclaim TX command queue entries already Tx'd
1067  *
1068  * When FW advances 'R' index, all entries between old and new 'R' index
1069  * need to be reclaimed. As result, some free space forms.  If there is
1070  * enough free space (> low mark), wake the stack that feeds us.
1071  */
1072 static void iwl_hcmd_queue_reclaim(struct iwl_priv *priv, int txq_id,
1073                                    int idx, int cmd_idx)
1074 {
1075         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1076         struct iwl_queue *q = &txq->q;
1077         int nfreed = 0;
1078
1079         if ((idx >= q->n_bd) || (iwl_queue_used(q, idx) == 0)) {
1080                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1081                           "is out of range [0-%d] %d %d.\n", txq_id,
1082                           idx, q->n_bd, q->write_ptr, q->read_ptr);
1083                 return;
1084         }
1085
1086         pci_unmap_single(priv->pci_dev,
1087                 pci_unmap_addr(&txq->meta[cmd_idx], mapping),
1088                 pci_unmap_len(&txq->meta[cmd_idx], len),
1089                 PCI_DMA_BIDIRECTIONAL);
1090
1091         for (idx = iwl_queue_inc_wrap(idx, q->n_bd); q->read_ptr != idx;
1092              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1093
1094                 if (nfreed++ > 0) {
1095                         IWL_ERR(priv, "HCMD skipped: index (%d) %d %d\n", idx,
1096                                         q->write_ptr, q->read_ptr);
1097                         queue_work(priv->workqueue, &priv->restart);
1098                 }
1099
1100         }
1101 }
1102
1103 /**
1104  * iwl_tx_cmd_complete - Pull unused buffers off the queue and reclaim them
1105  * @rxb: Rx buffer to reclaim
1106  *
1107  * If an Rx buffer has an async callback associated with it the callback
1108  * will be executed.  The attached skb (if present) will only be freed
1109  * if the callback returns 1
1110  */
1111 void iwl_tx_cmd_complete(struct iwl_priv *priv, struct iwl_rx_mem_buffer *rxb)
1112 {
1113         struct iwl_rx_packet *pkt = (struct iwl_rx_packet *)rxb->skb->data;
1114         u16 sequence = le16_to_cpu(pkt->hdr.sequence);
1115         int txq_id = SEQ_TO_QUEUE(sequence);
1116         int index = SEQ_TO_INDEX(sequence);
1117         int cmd_index;
1118         bool huge = !!(pkt->hdr.sequence & SEQ_HUGE_FRAME);
1119         struct iwl_device_cmd *cmd;
1120         struct iwl_cmd_meta *meta;
1121
1122         /* If a Tx command is being handled and it isn't in the actual
1123          * command queue then there a command routing bug has been introduced
1124          * in the queue management code. */
1125         if (WARN(txq_id != IWL_CMD_QUEUE_NUM,
1126                  "wrong command queue %d, sequence 0x%X readp=%d writep=%d\n",
1127                   txq_id, sequence,
1128                   priv->txq[IWL_CMD_QUEUE_NUM].q.read_ptr,
1129                   priv->txq[IWL_CMD_QUEUE_NUM].q.write_ptr)) {
1130                 iwl_print_hex_error(priv, pkt, 32);
1131                 return;
1132         }
1133
1134         cmd_index = get_cmd_index(&priv->txq[IWL_CMD_QUEUE_NUM].q, index, huge);
1135         cmd = priv->txq[IWL_CMD_QUEUE_NUM].cmd[cmd_index];
1136         meta = &priv->txq[IWL_CMD_QUEUE_NUM].meta[cmd_index];
1137
1138         /* Input error checking is done when commands are added to queue. */
1139         if (meta->flags & CMD_WANT_SKB) {
1140                 meta->source->reply_skb = rxb->skb;
1141                 rxb->skb = NULL;
1142         } else if (meta->callback)
1143                 meta->callback(priv, cmd, rxb->skb);
1144
1145         iwl_hcmd_queue_reclaim(priv, txq_id, index, cmd_index);
1146
1147         if (!(meta->flags & CMD_ASYNC)) {
1148                 clear_bit(STATUS_HCMD_ACTIVE, &priv->status);
1149                 wake_up_interruptible(&priv->wait_command_queue);
1150         }
1151 }
1152 EXPORT_SYMBOL(iwl_tx_cmd_complete);
1153
1154 /*
1155  * Find first available (lowest unused) Tx Queue, mark it "active".
1156  * Called only when finding queue for aggregation.
1157  * Should never return anything < 7, because they should already
1158  * be in use as EDCA AC (0-3), Command (4), HCCA (5, 6).
1159  */
1160 static int iwl_txq_ctx_activate_free(struct iwl_priv *priv)
1161 {
1162         int txq_id;
1163
1164         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
1165                 if (!test_and_set_bit(txq_id, &priv->txq_ctx_active_msk))
1166                         return txq_id;
1167         return -1;
1168 }
1169
1170 int iwl_tx_agg_start(struct iwl_priv *priv, const u8 *ra, u16 tid, u16 *ssn)
1171 {
1172         int sta_id;
1173         int tx_fifo;
1174         int txq_id;
1175         int ret;
1176         unsigned long flags;
1177         struct iwl_tid_data *tid_data;
1178
1179         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1180                 tx_fifo = default_tid_to_tx_fifo[tid];
1181         else
1182                 return -EINVAL;
1183
1184         IWL_WARN(priv, "%s on ra = %pM tid = %d\n",
1185                         __func__, ra, tid);
1186
1187         sta_id = iwl_find_station(priv, ra);
1188         if (sta_id == IWL_INVALID_STATION) {
1189                 IWL_ERR(priv, "Start AGG on invalid station\n");
1190                 return -ENXIO;
1191         }
1192         if (unlikely(tid >= MAX_TID_COUNT))
1193                 return -EINVAL;
1194
1195         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_OFF) {
1196                 IWL_ERR(priv, "Start AGG when state is not IWL_AGG_OFF !\n");
1197                 return -ENXIO;
1198         }
1199
1200         txq_id = iwl_txq_ctx_activate_free(priv);
1201         if (txq_id == -1) {
1202                 IWL_ERR(priv, "No free aggregation queue available\n");
1203                 return -ENXIO;
1204         }
1205
1206         spin_lock_irqsave(&priv->sta_lock, flags);
1207         tid_data = &priv->stations[sta_id].tid[tid];
1208         *ssn = SEQ_TO_SN(tid_data->seq_number);
1209         tid_data->agg.txq_id = txq_id;
1210         priv->txq[txq_id].swq_id = iwl_virtual_agg_queue_num(tx_fifo, txq_id);
1211         spin_unlock_irqrestore(&priv->sta_lock, flags);
1212
1213         ret = priv->cfg->ops->lib->txq_agg_enable(priv, txq_id, tx_fifo,
1214                                                   sta_id, tid, *ssn);
1215         if (ret)
1216                 return ret;
1217
1218         if (tid_data->tfds_in_queue == 0) {
1219                 IWL_DEBUG_HT(priv, "HW queue is empty\n");
1220                 tid_data->agg.state = IWL_AGG_ON;
1221                 ieee80211_start_tx_ba_cb_irqsafe(priv->hw, ra, tid);
1222         } else {
1223                 IWL_DEBUG_HT(priv, "HW queue is NOT empty: %d packets in HW queue\n",
1224                              tid_data->tfds_in_queue);
1225                 tid_data->agg.state = IWL_EMPTYING_HW_QUEUE_ADDBA;
1226         }
1227         return ret;
1228 }
1229 EXPORT_SYMBOL(iwl_tx_agg_start);
1230
1231 int iwl_tx_agg_stop(struct iwl_priv *priv , const u8 *ra, u16 tid)
1232 {
1233         int tx_fifo_id, txq_id, sta_id, ssn = -1;
1234         struct iwl_tid_data *tid_data;
1235         int ret, write_ptr, read_ptr;
1236         unsigned long flags;
1237
1238         if (!ra) {
1239                 IWL_ERR(priv, "ra = NULL\n");
1240                 return -EINVAL;
1241         }
1242
1243         if (unlikely(tid >= MAX_TID_COUNT))
1244                 return -EINVAL;
1245
1246         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1247                 tx_fifo_id = default_tid_to_tx_fifo[tid];
1248         else
1249                 return -EINVAL;
1250
1251         sta_id = iwl_find_station(priv, ra);
1252
1253         if (sta_id == IWL_INVALID_STATION) {
1254                 IWL_ERR(priv, "Invalid station for AGG tid %d\n", tid);
1255                 return -ENXIO;
1256         }
1257
1258         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_ON)
1259                 IWL_WARN(priv, "Stopping AGG while state not IWL_AGG_ON\n");
1260
1261         tid_data = &priv->stations[sta_id].tid[tid];
1262         ssn = (tid_data->seq_number & IEEE80211_SCTL_SEQ) >> 4;
1263         txq_id = tid_data->agg.txq_id;
1264         write_ptr = priv->txq[txq_id].q.write_ptr;
1265         read_ptr = priv->txq[txq_id].q.read_ptr;
1266
1267         /* The queue is not empty */
1268         if (write_ptr != read_ptr) {
1269                 IWL_DEBUG_HT(priv, "Stopping a non empty AGG HW QUEUE\n");
1270                 priv->stations[sta_id].tid[tid].agg.state =
1271                                 IWL_EMPTYING_HW_QUEUE_DELBA;
1272                 return 0;
1273         }
1274
1275         IWL_DEBUG_HT(priv, "HW queue is empty\n");
1276         priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1277
1278         spin_lock_irqsave(&priv->lock, flags);
1279         ret = priv->cfg->ops->lib->txq_agg_disable(priv, txq_id, ssn,
1280                                                    tx_fifo_id);
1281         spin_unlock_irqrestore(&priv->lock, flags);
1282
1283         if (ret)
1284                 return ret;
1285
1286         ieee80211_stop_tx_ba_cb_irqsafe(priv->hw, ra, tid);
1287
1288         return 0;
1289 }
1290 EXPORT_SYMBOL(iwl_tx_agg_stop);
1291
1292 int iwl_txq_check_empty(struct iwl_priv *priv, int sta_id, u8 tid, int txq_id)
1293 {
1294         struct iwl_queue *q = &priv->txq[txq_id].q;
1295         u8 *addr = priv->stations[sta_id].sta.sta.addr;
1296         struct iwl_tid_data *tid_data = &priv->stations[sta_id].tid[tid];
1297
1298         switch (priv->stations[sta_id].tid[tid].agg.state) {
1299         case IWL_EMPTYING_HW_QUEUE_DELBA:
1300                 /* We are reclaiming the last packet of the */
1301                 /* aggregated HW queue */
1302                 if ((txq_id  == tid_data->agg.txq_id) &&
1303                     (q->read_ptr == q->write_ptr)) {
1304                         u16 ssn = SEQ_TO_SN(tid_data->seq_number);
1305                         int tx_fifo = default_tid_to_tx_fifo[tid];
1306                         IWL_DEBUG_HT(priv, "HW queue empty: continue DELBA flow\n");
1307                         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id,
1308                                                              ssn, tx_fifo);
1309                         tid_data->agg.state = IWL_AGG_OFF;
1310                         ieee80211_stop_tx_ba_cb_irqsafe(priv->hw, addr, tid);
1311                 }
1312                 break;
1313         case IWL_EMPTYING_HW_QUEUE_ADDBA:
1314                 /* We are reclaiming the last packet of the queue */
1315                 if (tid_data->tfds_in_queue == 0) {
1316                         IWL_DEBUG_HT(priv, "HW queue empty: continue ADDBA flow\n");
1317                         tid_data->agg.state = IWL_AGG_ON;
1318                         ieee80211_start_tx_ba_cb_irqsafe(priv->hw, addr, tid);
1319                 }
1320                 break;
1321         }
1322         return 0;
1323 }
1324 EXPORT_SYMBOL(iwl_txq_check_empty);
1325
1326 /**
1327  * iwl_tx_status_reply_compressed_ba - Update tx status from block-ack
1328  *
1329  * Go through block-ack's bitmap of ACK'd frames, update driver's record of
1330  * ACK vs. not.  This gets sent to mac80211, then to rate scaling algo.
1331  */
1332 static int iwl_tx_status_reply_compressed_ba(struct iwl_priv *priv,
1333                                  struct iwl_ht_agg *agg,
1334                                  struct iwl_compressed_ba_resp *ba_resp)
1335
1336 {
1337         int i, sh, ack;
1338         u16 seq_ctl = le16_to_cpu(ba_resp->seq_ctl);
1339         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1340         u64 bitmap;
1341         int successes = 0;
1342         struct ieee80211_tx_info *info;
1343
1344         if (unlikely(!agg->wait_for_ba))  {
1345                 IWL_ERR(priv, "Received BA when not expected\n");
1346                 return -EINVAL;
1347         }
1348
1349         /* Mark that the expected block-ack response arrived */
1350         agg->wait_for_ba = 0;
1351         IWL_DEBUG_TX_REPLY(priv, "BA %d %d\n", agg->start_idx, ba_resp->seq_ctl);
1352
1353         /* Calculate shift to align block-ack bits with our Tx window bits */
1354         sh = agg->start_idx - SEQ_TO_INDEX(seq_ctl >> 4);
1355         if (sh < 0) /* tbw something is wrong with indices */
1356                 sh += 0x100;
1357
1358         /* don't use 64-bit values for now */
1359         bitmap = le64_to_cpu(ba_resp->bitmap) >> sh;
1360
1361         if (agg->frame_count > (64 - sh)) {
1362                 IWL_DEBUG_TX_REPLY(priv, "more frames than bitmap size");
1363                 return -1;
1364         }
1365
1366         /* check for success or failure according to the
1367          * transmitted bitmap and block-ack bitmap */
1368         bitmap &= agg->bitmap;
1369
1370         /* For each frame attempted in aggregation,
1371          * update driver's record of tx frame's status. */
1372         for (i = 0; i < agg->frame_count ; i++) {
1373                 ack = bitmap & (1ULL << i);
1374                 successes += !!ack;
1375                 IWL_DEBUG_TX_REPLY(priv, "%s ON i=%d idx=%d raw=%d\n",
1376                         ack ? "ACK" : "NACK", i, (agg->start_idx + i) & 0xff,
1377                         agg->start_idx + i);
1378         }
1379
1380         info = IEEE80211_SKB_CB(priv->txq[scd_flow].txb[agg->start_idx].skb[0]);
1381         memset(&info->status, 0, sizeof(info->status));
1382         info->flags = IEEE80211_TX_STAT_ACK;
1383         info->flags |= IEEE80211_TX_STAT_AMPDU;
1384         info->status.ampdu_ack_map = successes;
1385         info->status.ampdu_ack_len = agg->frame_count;
1386         iwl_hwrate_to_tx_control(priv, agg->rate_n_flags, info);
1387
1388         IWL_DEBUG_TX_REPLY(priv, "Bitmap %llx\n", (unsigned long long)bitmap);
1389
1390         return 0;
1391 }
1392
1393 /**
1394  * iwl_rx_reply_compressed_ba - Handler for REPLY_COMPRESSED_BA
1395  *
1396  * Handles block-acknowledge notification from device, which reports success
1397  * of frames sent via aggregation.
1398  */
1399 void iwl_rx_reply_compressed_ba(struct iwl_priv *priv,
1400                                            struct iwl_rx_mem_buffer *rxb)
1401 {
1402         struct iwl_rx_packet *pkt = (struct iwl_rx_packet *)rxb->skb->data;
1403         struct iwl_compressed_ba_resp *ba_resp = &pkt->u.compressed_ba;
1404         struct iwl_tx_queue *txq = NULL;
1405         struct iwl_ht_agg *agg;
1406         int index;
1407         int sta_id;
1408         int tid;
1409
1410         /* "flow" corresponds to Tx queue */
1411         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1412
1413         /* "ssn" is start of block-ack Tx window, corresponds to index
1414          * (in Tx queue's circular buffer) of first TFD/frame in window */
1415         u16 ba_resp_scd_ssn = le16_to_cpu(ba_resp->scd_ssn);
1416
1417         if (scd_flow >= priv->hw_params.max_txq_num) {
1418                 IWL_ERR(priv,
1419                         "BUG_ON scd_flow is bigger than number of queues\n");
1420                 return;
1421         }
1422
1423         txq = &priv->txq[scd_flow];
1424         sta_id = ba_resp->sta_id;
1425         tid = ba_resp->tid;
1426         agg = &priv->stations[sta_id].tid[tid].agg;
1427
1428         /* Find index just before block-ack window */
1429         index = iwl_queue_dec_wrap(ba_resp_scd_ssn & 0xff, txq->q.n_bd);
1430
1431         /* TODO: Need to get this copy more safely - now good for debug */
1432
1433         IWL_DEBUG_TX_REPLY(priv, "REPLY_COMPRESSED_BA [%d] Received from %pM, "
1434                            "sta_id = %d\n",
1435                            agg->wait_for_ba,
1436                            (u8 *) &ba_resp->sta_addr_lo32,
1437                            ba_resp->sta_id);
1438         IWL_DEBUG_TX_REPLY(priv, "TID = %d, SeqCtl = %d, bitmap = 0x%llx, scd_flow = "
1439                            "%d, scd_ssn = %d\n",
1440                            ba_resp->tid,
1441                            ba_resp->seq_ctl,
1442                            (unsigned long long)le64_to_cpu(ba_resp->bitmap),
1443                            ba_resp->scd_flow,
1444                            ba_resp->scd_ssn);
1445         IWL_DEBUG_TX_REPLY(priv, "DAT start_idx = %d, bitmap = 0x%llx \n",
1446                            agg->start_idx,
1447                            (unsigned long long)agg->bitmap);
1448
1449         /* Update driver's record of ACK vs. not for each frame in window */
1450         iwl_tx_status_reply_compressed_ba(priv, agg, ba_resp);
1451
1452         /* Release all TFDs before the SSN, i.e. all TFDs in front of
1453          * block-ack window (we assume that they've been successfully
1454          * transmitted ... if not, it's too late anyway). */
1455         if (txq->q.read_ptr != (ba_resp_scd_ssn & 0xff)) {
1456                 /* calculate mac80211 ampdu sw queue to wake */
1457                 int freed = iwl_tx_queue_reclaim(priv, scd_flow, index);
1458                 priv->stations[sta_id].tid[tid].tfds_in_queue -= freed;
1459
1460                 if ((iwl_queue_space(&txq->q) > txq->q.low_mark) &&
1461                     priv->mac80211_registered &&
1462                     (agg->state != IWL_EMPTYING_HW_QUEUE_DELBA))
1463                         iwl_wake_queue(priv, txq->swq_id);
1464
1465                 iwl_txq_check_empty(priv, sta_id, tid, scd_flow);
1466         }
1467 }
1468 EXPORT_SYMBOL(iwl_rx_reply_compressed_ba);
1469
1470 #ifdef CONFIG_IWLWIFI_DEBUG
1471 #define TX_STATUS_ENTRY(x) case TX_STATUS_FAIL_ ## x: return #x
1472
1473 const char *iwl_get_tx_fail_reason(u32 status)
1474 {
1475         switch (status & TX_STATUS_MSK) {
1476         case TX_STATUS_SUCCESS:
1477                 return "SUCCESS";
1478                 TX_STATUS_ENTRY(SHORT_LIMIT);
1479                 TX_STATUS_ENTRY(LONG_LIMIT);
1480                 TX_STATUS_ENTRY(FIFO_UNDERRUN);
1481                 TX_STATUS_ENTRY(MGMNT_ABORT);
1482                 TX_STATUS_ENTRY(NEXT_FRAG);
1483                 TX_STATUS_ENTRY(LIFE_EXPIRE);
1484                 TX_STATUS_ENTRY(DEST_PS);
1485                 TX_STATUS_ENTRY(ABORTED);
1486                 TX_STATUS_ENTRY(BT_RETRY);
1487                 TX_STATUS_ENTRY(STA_INVALID);
1488                 TX_STATUS_ENTRY(FRAG_DROPPED);
1489                 TX_STATUS_ENTRY(TID_DISABLE);
1490                 TX_STATUS_ENTRY(FRAME_FLUSHED);
1491                 TX_STATUS_ENTRY(INSUFFICIENT_CF_POLL);
1492                 TX_STATUS_ENTRY(TX_LOCKED);
1493                 TX_STATUS_ENTRY(NO_BEACON_ON_RADAR);
1494         }
1495
1496         return "UNKNOWN";
1497 }
1498 EXPORT_SYMBOL(iwl_get_tx_fail_reason);
1499 #endif /* CONFIG_IWLWIFI_DEBUG */