iwl3945: Use iwlcore TX queue management routines
[linux-2.6.git] / drivers / net / wireless / iwlwifi / iwl-tx.c
1 /******************************************************************************
2  *
3  * Copyright(c) 2003 - 2009 Intel Corporation. All rights reserved.
4  *
5  * Portions of this file are derived from the ipw3945 project, as well
6  * as portions of the ieee80211 subsystem header files.
7  *
8  * This program is free software; you can redistribute it and/or modify it
9  * under the terms of version 2 of the GNU General Public License as
10  * published by the Free Software Foundation.
11  *
12  * This program is distributed in the hope that it will be useful, but WITHOUT
13  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
14  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
15  * more details.
16  *
17  * You should have received a copy of the GNU General Public License along with
18  * this program; if not, write to the Free Software Foundation, Inc.,
19  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA
20  *
21  * The full GNU General Public License is included in this distribution in the
22  * file called LICENSE.
23  *
24  * Contact Information:
25  *  Intel Linux Wireless <ilw@linux.intel.com>
26  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
27  *
28  *****************************************************************************/
29
30 #include <linux/etherdevice.h>
31 #include <net/mac80211.h>
32 #include "iwl-eeprom.h"
33 #include "iwl-dev.h"
34 #include "iwl-core.h"
35 #include "iwl-sta.h"
36 #include "iwl-io.h"
37 #include "iwl-helpers.h"
38
39 static const u16 default_tid_to_tx_fifo[] = {
40         IWL_TX_FIFO_AC1,
41         IWL_TX_FIFO_AC0,
42         IWL_TX_FIFO_AC0,
43         IWL_TX_FIFO_AC1,
44         IWL_TX_FIFO_AC2,
45         IWL_TX_FIFO_AC2,
46         IWL_TX_FIFO_AC3,
47         IWL_TX_FIFO_AC3,
48         IWL_TX_FIFO_NONE,
49         IWL_TX_FIFO_NONE,
50         IWL_TX_FIFO_NONE,
51         IWL_TX_FIFO_NONE,
52         IWL_TX_FIFO_NONE,
53         IWL_TX_FIFO_NONE,
54         IWL_TX_FIFO_NONE,
55         IWL_TX_FIFO_NONE,
56         IWL_TX_FIFO_AC3
57 };
58
59 static inline int iwl_alloc_dma_ptr(struct iwl_priv *priv,
60                                     struct iwl_dma_ptr *ptr, size_t size)
61 {
62         ptr->addr = pci_alloc_consistent(priv->pci_dev, size, &ptr->dma);
63         if (!ptr->addr)
64                 return -ENOMEM;
65         ptr->size = size;
66         return 0;
67 }
68
69 static inline void iwl_free_dma_ptr(struct iwl_priv *priv,
70                                     struct iwl_dma_ptr *ptr)
71 {
72         if (unlikely(!ptr->addr))
73                 return;
74
75         pci_free_consistent(priv->pci_dev, ptr->size, ptr->addr, ptr->dma);
76         memset(ptr, 0, sizeof(*ptr));
77 }
78
79 /**
80  * iwl_txq_update_write_ptr - Send new write index to hardware
81  */
82 int iwl_txq_update_write_ptr(struct iwl_priv *priv, struct iwl_tx_queue *txq)
83 {
84         u32 reg = 0;
85         int ret = 0;
86         int txq_id = txq->q.id;
87
88         if (txq->need_update == 0)
89                 return ret;
90
91         /* if we're trying to save power */
92         if (test_bit(STATUS_POWER_PMI, &priv->status)) {
93                 /* wake up nic if it's powered down ...
94                  * uCode will wake up, and interrupt us again, so next
95                  * time we'll skip this part. */
96                 reg = iwl_read32(priv, CSR_UCODE_DRV_GP1);
97
98                 if (reg & CSR_UCODE_DRV_GP1_BIT_MAC_SLEEP) {
99                         IWL_DEBUG_INFO("Requesting wakeup, GP1 = 0x%x\n", reg);
100                         iwl_set_bit(priv, CSR_GP_CNTRL,
101                                     CSR_GP_CNTRL_REG_FLAG_MAC_ACCESS_REQ);
102                         return ret;
103                 }
104
105                 /* restore this queue's parameters in nic hardware. */
106                 ret = iwl_grab_nic_access(priv);
107                 if (ret)
108                         return ret;
109                 iwl_write_direct32(priv, HBUS_TARG_WRPTR,
110                                      txq->q.write_ptr | (txq_id << 8));
111                 iwl_release_nic_access(priv);
112
113         /* else not in power-save mode, uCode will never sleep when we're
114          * trying to tx (during RFKILL, we're not trying to tx). */
115         } else
116                 iwl_write32(priv, HBUS_TARG_WRPTR,
117                             txq->q.write_ptr | (txq_id << 8));
118
119         txq->need_update = 0;
120
121         return ret;
122 }
123 EXPORT_SYMBOL(iwl_txq_update_write_ptr);
124
125
126 /**
127  * iwl_tx_queue_free - Deallocate DMA queue.
128  * @txq: Transmit queue to deallocate.
129  *
130  * Empty queue by removing and destroying all BD's.
131  * Free all buffers.
132  * 0-fill, but do not free "txq" descriptor structure.
133  */
134 void iwl_tx_queue_free(struct iwl_priv *priv, int txq_id)
135 {
136         struct iwl_tx_queue *txq = &priv->txq[txq_id];
137         struct iwl_queue *q = &txq->q;
138         struct pci_dev *dev = priv->pci_dev;
139         int i, len;
140
141         if (q->n_bd == 0)
142                 return;
143
144         /* first, empty all BD's */
145         for (; q->write_ptr != q->read_ptr;
146              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd))
147                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
148
149         len = sizeof(struct iwl_cmd) * q->n_window;
150
151         /* De-alloc array of command/tx buffers */
152         for (i = 0; i < TFD_TX_CMD_SLOTS; i++)
153                 kfree(txq->cmd[i]);
154
155         /* De-alloc circular buffer of TFDs */
156         if (txq->q.n_bd)
157                 pci_free_consistent(dev, priv->hw_params.tfd_size *
158                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
159
160         /* De-alloc array of per-TFD driver data */
161         kfree(txq->txb);
162         txq->txb = NULL;
163
164         /* 0-fill queue descriptor structure */
165         memset(txq, 0, sizeof(*txq));
166 }
167 EXPORT_SYMBOL(iwl_tx_queue_free);
168
169 /**
170  * iwl_cmd_queue_free - Deallocate DMA queue.
171  * @txq: Transmit queue to deallocate.
172  *
173  * Empty queue by removing and destroying all BD's.
174  * Free all buffers.
175  * 0-fill, but do not free "txq" descriptor structure.
176  */
177 static void iwl_cmd_queue_free(struct iwl_priv *priv)
178 {
179         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
180         struct iwl_queue *q = &txq->q;
181         struct pci_dev *dev = priv->pci_dev;
182         int i, len;
183
184         if (q->n_bd == 0)
185                 return;
186
187         len = sizeof(struct iwl_cmd) * q->n_window;
188         len += IWL_MAX_SCAN_SIZE;
189
190         /* De-alloc array of command/tx buffers */
191         for (i = 0; i <= TFD_CMD_SLOTS; i++)
192                 kfree(txq->cmd[i]);
193
194         /* De-alloc circular buffer of TFDs */
195         if (txq->q.n_bd)
196                 pci_free_consistent(dev, sizeof(struct iwl_tfd) *
197                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
198
199         /* 0-fill queue descriptor structure */
200         memset(txq, 0, sizeof(*txq));
201 }
202 /*************** DMA-QUEUE-GENERAL-FUNCTIONS  *****
203  * DMA services
204  *
205  * Theory of operation
206  *
207  * A Tx or Rx queue resides in host DRAM, and is comprised of a circular buffer
208  * of buffer descriptors, each of which points to one or more data buffers for
209  * the device to read from or fill.  Driver and device exchange status of each
210  * queue via "read" and "write" pointers.  Driver keeps minimum of 2 empty
211  * entries in each circular buffer, to protect against confusing empty and full
212  * queue states.
213  *
214  * The device reads or writes the data in the queues via the device's several
215  * DMA/FIFO channels.  Each queue is mapped to a single DMA channel.
216  *
217  * For Tx queue, there are low mark and high mark limits. If, after queuing
218  * the packet for Tx, free space become < low mark, Tx queue stopped. When
219  * reclaiming packets (on 'tx done IRQ), if free space become > high mark,
220  * Tx queue resumed.
221  *
222  * See more detailed info in iwl-4965-hw.h.
223  ***************************************************/
224
225 int iwl_queue_space(const struct iwl_queue *q)
226 {
227         int s = q->read_ptr - q->write_ptr;
228
229         if (q->read_ptr > q->write_ptr)
230                 s -= q->n_bd;
231
232         if (s <= 0)
233                 s += q->n_window;
234         /* keep some reserve to not confuse empty and full situations */
235         s -= 2;
236         if (s < 0)
237                 s = 0;
238         return s;
239 }
240 EXPORT_SYMBOL(iwl_queue_space);
241
242
243 /**
244  * iwl_queue_init - Initialize queue's high/low-water and read/write indexes
245  */
246 static int iwl_queue_init(struct iwl_priv *priv, struct iwl_queue *q,
247                           int count, int slots_num, u32 id)
248 {
249         q->n_bd = count;
250         q->n_window = slots_num;
251         q->id = id;
252
253         /* count must be power-of-two size, otherwise iwl_queue_inc_wrap
254          * and iwl_queue_dec_wrap are broken. */
255         BUG_ON(!is_power_of_2(count));
256
257         /* slots_num must be power-of-two size, otherwise
258          * get_cmd_index is broken. */
259         BUG_ON(!is_power_of_2(slots_num));
260
261         q->low_mark = q->n_window / 4;
262         if (q->low_mark < 4)
263                 q->low_mark = 4;
264
265         q->high_mark = q->n_window / 8;
266         if (q->high_mark < 2)
267                 q->high_mark = 2;
268
269         q->write_ptr = q->read_ptr = 0;
270
271         return 0;
272 }
273
274 /**
275  * iwl_tx_queue_alloc - Alloc driver data and TFD CB for one Tx/cmd queue
276  */
277 static int iwl_tx_queue_alloc(struct iwl_priv *priv,
278                               struct iwl_tx_queue *txq, u32 id)
279 {
280         struct pci_dev *dev = priv->pci_dev;
281
282         /* Driver private data, only for Tx (not command) queues,
283          * not shared with device. */
284         if (id != IWL_CMD_QUEUE_NUM) {
285                 txq->txb = kmalloc(sizeof(txq->txb[0]) *
286                                    TFD_QUEUE_SIZE_MAX, GFP_KERNEL);
287                 if (!txq->txb) {
288                         IWL_ERR(priv, "kmalloc for auxiliary BD "
289                                   "structures failed\n");
290                         goto error;
291                 }
292         } else
293                 txq->txb = NULL;
294
295         /* Circular buffer of transmit frame descriptors (TFDs),
296          * shared with device */
297         txq->tfds = pci_alloc_consistent(dev,
298                         priv->hw_params.tfd_size * TFD_QUEUE_SIZE_MAX,
299                         &txq->q.dma_addr);
300
301         if (!txq->tfds) {
302                 IWL_ERR(priv, "pci_alloc_consistent(%zd) failed\n",
303                           priv->hw_params.tfd_size * TFD_QUEUE_SIZE_MAX);
304                 goto error;
305         }
306         txq->q.id = id;
307
308         return 0;
309
310  error:
311         kfree(txq->txb);
312         txq->txb = NULL;
313
314         return -ENOMEM;
315 }
316
317 /**
318  * iwl_tx_queue_init - Allocate and initialize one tx/cmd queue
319  */
320 int iwl_tx_queue_init(struct iwl_priv *priv, struct iwl_tx_queue *txq,
321                       int slots_num, u32 txq_id)
322 {
323         int i, len;
324         int ret;
325
326         /*
327          * Alloc buffer array for commands (Tx or other types of commands).
328          * For the command queue (#4), allocate command space + one big
329          * command for scan, since scan command is very huge; the system will
330          * not have two scans at the same time, so only one is needed.
331          * For normal Tx queues (all other queues), no super-size command
332          * space is needed.
333          */
334         len = sizeof(struct iwl_cmd);
335         for (i = 0; i <= slots_num; i++) {
336                 if (i == slots_num) {
337                         if (txq_id == IWL_CMD_QUEUE_NUM)
338                                 len += IWL_MAX_SCAN_SIZE;
339                         else
340                                 continue;
341                 }
342
343                 txq->cmd[i] = kmalloc(len, GFP_KERNEL);
344                 if (!txq->cmd[i])
345                         goto err;
346         }
347
348         /* Alloc driver data array and TFD circular buffer */
349         ret = iwl_tx_queue_alloc(priv, txq, txq_id);
350         if (ret)
351                 goto err;
352
353         txq->need_update = 0;
354
355         /* TFD_QUEUE_SIZE_MAX must be power-of-two size, otherwise
356          * iwl_queue_inc_wrap and iwl_queue_dec_wrap are broken. */
357         BUILD_BUG_ON(TFD_QUEUE_SIZE_MAX & (TFD_QUEUE_SIZE_MAX - 1));
358
359         /* Initialize queue's high/low-water marks, and head/tail indexes */
360         iwl_queue_init(priv, &txq->q, TFD_QUEUE_SIZE_MAX, slots_num, txq_id);
361
362         /* Tell device where to find queue */
363         priv->cfg->ops->lib->txq_init(priv, txq);
364
365         return 0;
366 err:
367         for (i = 0; i < slots_num; i++) {
368                 kfree(txq->cmd[i]);
369                 txq->cmd[i] = NULL;
370         }
371
372         if (txq_id == IWL_CMD_QUEUE_NUM) {
373                 kfree(txq->cmd[slots_num]);
374                 txq->cmd[slots_num] = NULL;
375         }
376         return -ENOMEM;
377 }
378 EXPORT_SYMBOL(iwl_tx_queue_init);
379
380 /**
381  * iwl_hw_txq_ctx_free - Free TXQ Context
382  *
383  * Destroy all TX DMA queues and structures
384  */
385 void iwl_hw_txq_ctx_free(struct iwl_priv *priv)
386 {
387         int txq_id;
388
389         /* Tx queues */
390         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
391                 if (txq_id == IWL_CMD_QUEUE_NUM)
392                         iwl_cmd_queue_free(priv);
393                 else
394                         iwl_tx_queue_free(priv, txq_id);
395
396         iwl_free_dma_ptr(priv, &priv->kw);
397
398         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
399 }
400 EXPORT_SYMBOL(iwl_hw_txq_ctx_free);
401
402 /**
403  * iwl_txq_ctx_reset - Reset TX queue context
404  * Destroys all DMA structures and initialize them again
405  *
406  * @param priv
407  * @return error code
408  */
409 int iwl_txq_ctx_reset(struct iwl_priv *priv)
410 {
411         int ret = 0;
412         int txq_id, slots_num;
413         unsigned long flags;
414
415         /* Free all tx/cmd queues and keep-warm buffer */
416         iwl_hw_txq_ctx_free(priv);
417
418         ret = iwl_alloc_dma_ptr(priv, &priv->scd_bc_tbls,
419                                 priv->hw_params.scd_bc_tbls_size);
420         if (ret) {
421                 IWL_ERR(priv, "Scheduler BC Table allocation failed\n");
422                 goto error_bc_tbls;
423         }
424         /* Alloc keep-warm buffer */
425         ret = iwl_alloc_dma_ptr(priv, &priv->kw, IWL_KW_SIZE);
426         if (ret) {
427                 IWL_ERR(priv, "Keep Warm allocation failed\n");
428                 goto error_kw;
429         }
430         spin_lock_irqsave(&priv->lock, flags);
431         ret = iwl_grab_nic_access(priv);
432         if (unlikely(ret)) {
433                 spin_unlock_irqrestore(&priv->lock, flags);
434                 goto error_reset;
435         }
436
437         /* Turn off all Tx DMA fifos */
438         priv->cfg->ops->lib->txq_set_sched(priv, 0);
439
440         /* Tell NIC where to find the "keep warm" buffer */
441         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
442
443         iwl_release_nic_access(priv);
444         spin_unlock_irqrestore(&priv->lock, flags);
445
446         /* Alloc and init all Tx queues, including the command queue (#4) */
447         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
448                 slots_num = (txq_id == IWL_CMD_QUEUE_NUM) ?
449                                         TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
450                 ret = iwl_tx_queue_init(priv, &priv->txq[txq_id], slots_num,
451                                        txq_id);
452                 if (ret) {
453                         IWL_ERR(priv, "Tx %d queue init failed\n", txq_id);
454                         goto error;
455                 }
456         }
457
458         return ret;
459
460  error:
461         iwl_hw_txq_ctx_free(priv);
462  error_reset:
463         iwl_free_dma_ptr(priv, &priv->kw);
464  error_kw:
465         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
466  error_bc_tbls:
467         return ret;
468 }
469
470 /**
471  * iwl_txq_ctx_stop - Stop all Tx DMA channels, free Tx queue memory
472  */
473 void iwl_txq_ctx_stop(struct iwl_priv *priv)
474 {
475         int ch;
476         unsigned long flags;
477
478         /* Turn off all Tx DMA fifos */
479         spin_lock_irqsave(&priv->lock, flags);
480         if (iwl_grab_nic_access(priv)) {
481                 spin_unlock_irqrestore(&priv->lock, flags);
482                 return;
483         }
484
485         priv->cfg->ops->lib->txq_set_sched(priv, 0);
486
487         /* Stop each Tx DMA channel, and wait for it to be idle */
488         for (ch = 0; ch < priv->hw_params.dma_chnl_num; ch++) {
489                 iwl_write_direct32(priv, FH_TCSR_CHNL_TX_CONFIG_REG(ch), 0x0);
490                 iwl_poll_direct_bit(priv, FH_TSSR_TX_STATUS_REG,
491                                     FH_TSSR_TX_STATUS_REG_MSK_CHNL_IDLE(ch),
492                                     1000);
493         }
494         iwl_release_nic_access(priv);
495         spin_unlock_irqrestore(&priv->lock, flags);
496
497         /* Deallocate memory for all Tx queues */
498         iwl_hw_txq_ctx_free(priv);
499 }
500 EXPORT_SYMBOL(iwl_txq_ctx_stop);
501
502 /*
503  * handle build REPLY_TX command notification.
504  */
505 static void iwl_tx_cmd_build_basic(struct iwl_priv *priv,
506                                   struct iwl_tx_cmd *tx_cmd,
507                                   struct ieee80211_tx_info *info,
508                                   struct ieee80211_hdr *hdr,
509                                   u8 std_id)
510 {
511         __le16 fc = hdr->frame_control;
512         __le32 tx_flags = tx_cmd->tx_flags;
513
514         tx_cmd->stop_time.life_time = TX_CMD_LIFE_TIME_INFINITE;
515         if (!(info->flags & IEEE80211_TX_CTL_NO_ACK)) {
516                 tx_flags |= TX_CMD_FLG_ACK_MSK;
517                 if (ieee80211_is_mgmt(fc))
518                         tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
519                 if (ieee80211_is_probe_resp(fc) &&
520                     !(le16_to_cpu(hdr->seq_ctrl) & 0xf))
521                         tx_flags |= TX_CMD_FLG_TSF_MSK;
522         } else {
523                 tx_flags &= (~TX_CMD_FLG_ACK_MSK);
524                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
525         }
526
527         if (ieee80211_is_back_req(fc))
528                 tx_flags |= TX_CMD_FLG_ACK_MSK | TX_CMD_FLG_IMM_BA_RSP_MASK;
529
530
531         tx_cmd->sta_id = std_id;
532         if (ieee80211_has_morefrags(fc))
533                 tx_flags |= TX_CMD_FLG_MORE_FRAG_MSK;
534
535         if (ieee80211_is_data_qos(fc)) {
536                 u8 *qc = ieee80211_get_qos_ctl(hdr);
537                 tx_cmd->tid_tspec = qc[0] & 0xf;
538                 tx_flags &= ~TX_CMD_FLG_SEQ_CTL_MSK;
539         } else {
540                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
541         }
542
543         priv->cfg->ops->utils->rts_tx_cmd_flag(info, &tx_flags);
544
545         if ((tx_flags & TX_CMD_FLG_RTS_MSK) || (tx_flags & TX_CMD_FLG_CTS_MSK))
546                 tx_flags |= TX_CMD_FLG_FULL_TXOP_PROT_MSK;
547
548         tx_flags &= ~(TX_CMD_FLG_ANT_SEL_MSK);
549         if (ieee80211_is_mgmt(fc)) {
550                 if (ieee80211_is_assoc_req(fc) || ieee80211_is_reassoc_req(fc))
551                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(3);
552                 else
553                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(2);
554         } else {
555                 tx_cmd->timeout.pm_frame_timeout = 0;
556         }
557
558         tx_cmd->driver_txop = 0;
559         tx_cmd->tx_flags = tx_flags;
560         tx_cmd->next_frame_len = 0;
561 }
562
563 #define RTS_HCCA_RETRY_LIMIT            3
564 #define RTS_DFAULT_RETRY_LIMIT          60
565
566 static void iwl_tx_cmd_build_rate(struct iwl_priv *priv,
567                               struct iwl_tx_cmd *tx_cmd,
568                               struct ieee80211_tx_info *info,
569                               __le16 fc, int sta_id,
570                               int is_hcca)
571 {
572         u32 rate_flags = 0;
573         int rate_idx;
574         u8 rts_retry_limit = 0;
575         u8 data_retry_limit = 0;
576         u8 rate_plcp;
577
578         rate_idx = min(ieee80211_get_tx_rate(priv->hw, info)->hw_value & 0xffff,
579                         IWL_RATE_COUNT - 1);
580
581         rate_plcp = iwl_rates[rate_idx].plcp;
582
583         rts_retry_limit = (is_hcca) ?
584             RTS_HCCA_RETRY_LIMIT : RTS_DFAULT_RETRY_LIMIT;
585
586         if ((rate_idx >= IWL_FIRST_CCK_RATE) && (rate_idx <= IWL_LAST_CCK_RATE))
587                 rate_flags |= RATE_MCS_CCK_MSK;
588
589
590         if (ieee80211_is_probe_resp(fc)) {
591                 data_retry_limit = 3;
592                 if (data_retry_limit < rts_retry_limit)
593                         rts_retry_limit = data_retry_limit;
594         } else
595                 data_retry_limit = IWL_DEFAULT_TX_RETRY;
596
597         if (priv->data_retry_limit != -1)
598                 data_retry_limit = priv->data_retry_limit;
599
600
601         if (ieee80211_is_data(fc)) {
602                 tx_cmd->initial_rate_index = 0;
603                 tx_cmd->tx_flags |= TX_CMD_FLG_STA_RATE_MSK;
604         } else {
605                 switch (fc & cpu_to_le16(IEEE80211_FCTL_STYPE)) {
606                 case cpu_to_le16(IEEE80211_STYPE_AUTH):
607                 case cpu_to_le16(IEEE80211_STYPE_DEAUTH):
608                 case cpu_to_le16(IEEE80211_STYPE_ASSOC_REQ):
609                 case cpu_to_le16(IEEE80211_STYPE_REASSOC_REQ):
610                         if (tx_cmd->tx_flags & TX_CMD_FLG_RTS_MSK) {
611                                 tx_cmd->tx_flags &= ~TX_CMD_FLG_RTS_MSK;
612                                 tx_cmd->tx_flags |= TX_CMD_FLG_CTS_MSK;
613                         }
614                         break;
615                 default:
616                         break;
617                 }
618
619                 priv->mgmt_tx_ant = iwl_toggle_tx_ant(priv, priv->mgmt_tx_ant);
620                 rate_flags |= iwl_ant_idx_to_flags(priv->mgmt_tx_ant);
621         }
622
623         tx_cmd->rts_retry_limit = rts_retry_limit;
624         tx_cmd->data_retry_limit = data_retry_limit;
625         tx_cmd->rate_n_flags = iwl_hw_set_rate_n_flags(rate_plcp, rate_flags);
626 }
627
628 static void iwl_tx_cmd_build_hwcrypto(struct iwl_priv *priv,
629                                       struct ieee80211_tx_info *info,
630                                       struct iwl_tx_cmd *tx_cmd,
631                                       struct sk_buff *skb_frag,
632                                       int sta_id)
633 {
634         struct ieee80211_key_conf *keyconf = info->control.hw_key;
635
636         switch (keyconf->alg) {
637         case ALG_CCMP:
638                 tx_cmd->sec_ctl = TX_CMD_SEC_CCM;
639                 memcpy(tx_cmd->key, keyconf->key, keyconf->keylen);
640                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
641                         tx_cmd->tx_flags |= TX_CMD_FLG_AGG_CCMP_MSK;
642                 IWL_DEBUG_TX("tx_cmd with AES hwcrypto\n");
643                 break;
644
645         case ALG_TKIP:
646                 tx_cmd->sec_ctl = TX_CMD_SEC_TKIP;
647                 ieee80211_get_tkip_key(keyconf, skb_frag,
648                         IEEE80211_TKIP_P2_KEY, tx_cmd->key);
649                 IWL_DEBUG_TX("tx_cmd with tkip hwcrypto\n");
650                 break;
651
652         case ALG_WEP:
653                 tx_cmd->sec_ctl |= (TX_CMD_SEC_WEP |
654                         (keyconf->keyidx & TX_CMD_SEC_MSK) << TX_CMD_SEC_SHIFT);
655
656                 if (keyconf->keylen == WEP_KEY_LEN_128)
657                         tx_cmd->sec_ctl |= TX_CMD_SEC_KEY128;
658
659                 memcpy(&tx_cmd->key[3], keyconf->key, keyconf->keylen);
660
661                 IWL_DEBUG_TX("Configuring packet for WEP encryption "
662                              "with key %d\n", keyconf->keyidx);
663                 break;
664
665         default:
666                 IWL_ERR(priv, "Unknown encode alg %d\n", keyconf->alg);
667                 break;
668         }
669 }
670
671 static void iwl_update_tx_stats(struct iwl_priv *priv, u16 fc, u16 len)
672 {
673         /* 0 - mgmt, 1 - cnt, 2 - data */
674         int idx = (fc & IEEE80211_FCTL_FTYPE) >> 2;
675         priv->tx_stats[idx].cnt++;
676         priv->tx_stats[idx].bytes += len;
677 }
678
679 /*
680  * start REPLY_TX command process
681  */
682 int iwl_tx_skb(struct iwl_priv *priv, struct sk_buff *skb)
683 {
684         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
685         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
686         struct iwl_tx_queue *txq;
687         struct iwl_queue *q;
688         struct iwl_cmd *out_cmd;
689         struct iwl_tx_cmd *tx_cmd;
690         int swq_id, txq_id;
691         dma_addr_t phys_addr;
692         dma_addr_t txcmd_phys;
693         dma_addr_t scratch_phys;
694         u16 len, len_org;
695         u16 seq_number = 0;
696         __le16 fc;
697         u8 hdr_len;
698         u8 sta_id;
699         u8 wait_write_ptr = 0;
700         u8 tid = 0;
701         u8 *qc = NULL;
702         unsigned long flags;
703         int ret;
704
705         spin_lock_irqsave(&priv->lock, flags);
706         if (iwl_is_rfkill(priv)) {
707                 IWL_DEBUG_DROP("Dropping - RF KILL\n");
708                 goto drop_unlock;
709         }
710
711         if ((ieee80211_get_tx_rate(priv->hw, info)->hw_value & 0xFF) ==
712              IWL_INVALID_RATE) {
713                 IWL_ERR(priv, "ERROR: No TX rate available.\n");
714                 goto drop_unlock;
715         }
716
717         fc = hdr->frame_control;
718
719 #ifdef CONFIG_IWLWIFI_DEBUG
720         if (ieee80211_is_auth(fc))
721                 IWL_DEBUG_TX("Sending AUTH frame\n");
722         else if (ieee80211_is_assoc_req(fc))
723                 IWL_DEBUG_TX("Sending ASSOC frame\n");
724         else if (ieee80211_is_reassoc_req(fc))
725                 IWL_DEBUG_TX("Sending REASSOC frame\n");
726 #endif
727
728         /* drop all data frame if we are not associated */
729         if (ieee80211_is_data(fc) &&
730             (priv->iw_mode != NL80211_IFTYPE_MONITOR ||
731             !(info->flags & IEEE80211_TX_CTL_INJECTED)) && /* packet injection */
732             (!iwl_is_associated(priv) ||
733              ((priv->iw_mode == NL80211_IFTYPE_STATION) && !priv->assoc_id) ||
734              !priv->assoc_station_added)) {
735                 IWL_DEBUG_DROP("Dropping - !iwl_is_associated\n");
736                 goto drop_unlock;
737         }
738
739         spin_unlock_irqrestore(&priv->lock, flags);
740
741         hdr_len = ieee80211_hdrlen(fc);
742
743         /* Find (or create) index into station table for destination station */
744         sta_id = iwl_get_sta_id(priv, hdr);
745         if (sta_id == IWL_INVALID_STATION) {
746                 IWL_DEBUG_DROP("Dropping - INVALID STATION: %pM\n",
747                                hdr->addr1);
748                 goto drop;
749         }
750
751         IWL_DEBUG_TX("station Id %d\n", sta_id);
752
753         swq_id = skb_get_queue_mapping(skb);
754         txq_id = swq_id;
755         if (ieee80211_is_data_qos(fc)) {
756                 qc = ieee80211_get_qos_ctl(hdr);
757                 tid = qc[0] & IEEE80211_QOS_CTL_TID_MASK;
758                 seq_number = priv->stations[sta_id].tid[tid].seq_number;
759                 seq_number &= IEEE80211_SCTL_SEQ;
760                 hdr->seq_ctrl = hdr->seq_ctrl &
761                                 __constant_cpu_to_le16(IEEE80211_SCTL_FRAG);
762                 hdr->seq_ctrl |= cpu_to_le16(seq_number);
763                 seq_number += 0x10;
764                 /* aggregation is on for this <sta,tid> */
765                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
766                         txq_id = priv->stations[sta_id].tid[tid].agg.txq_id;
767                 priv->stations[sta_id].tid[tid].tfds_in_queue++;
768         }
769
770         txq = &priv->txq[txq_id];
771         q = &txq->q;
772         txq->swq_id = swq_id;
773
774         spin_lock_irqsave(&priv->lock, flags);
775
776         /* Set up driver data for this TFD */
777         memset(&(txq->txb[q->write_ptr]), 0, sizeof(struct iwl_tx_info));
778         txq->txb[q->write_ptr].skb[0] = skb;
779
780         /* Set up first empty entry in queue's array of Tx/cmd buffers */
781         out_cmd = txq->cmd[q->write_ptr];
782         tx_cmd = &out_cmd->cmd.tx;
783         memset(&out_cmd->hdr, 0, sizeof(out_cmd->hdr));
784         memset(tx_cmd, 0, sizeof(struct iwl_tx_cmd));
785
786         /*
787          * Set up the Tx-command (not MAC!) header.
788          * Store the chosen Tx queue and TFD index within the sequence field;
789          * after Tx, uCode's Tx response will return this value so driver can
790          * locate the frame within the tx queue and do post-tx processing.
791          */
792         out_cmd->hdr.cmd = REPLY_TX;
793         out_cmd->hdr.sequence = cpu_to_le16((u16)(QUEUE_TO_SEQ(txq_id) |
794                                 INDEX_TO_SEQ(q->write_ptr)));
795
796         /* Copy MAC header from skb into command buffer */
797         memcpy(tx_cmd->hdr, hdr, hdr_len);
798
799         /*
800          * Use the first empty entry in this queue's command buffer array
801          * to contain the Tx command and MAC header concatenated together
802          * (payload data will be in another buffer).
803          * Size of this varies, due to varying MAC header length.
804          * If end is not dword aligned, we'll have 2 extra bytes at the end
805          * of the MAC header (device reads on dword boundaries).
806          * We'll tell device about this padding later.
807          */
808         len = sizeof(struct iwl_tx_cmd) +
809                 sizeof(struct iwl_cmd_header) + hdr_len;
810
811         len_org = len;
812         len = (len + 3) & ~3;
813
814         if (len_org != len)
815                 len_org = 1;
816         else
817                 len_org = 0;
818
819         /* Physical address of this Tx command's header (not MAC header!),
820          * within command buffer array. */
821         txcmd_phys = pci_map_single(priv->pci_dev,
822                                     out_cmd, sizeof(struct iwl_cmd),
823                                     PCI_DMA_TODEVICE);
824         pci_unmap_addr_set(&out_cmd->meta, mapping, txcmd_phys);
825         pci_unmap_len_set(&out_cmd->meta, len, sizeof(struct iwl_cmd));
826         /* Add buffer containing Tx command and MAC(!) header to TFD's
827          * first entry */
828         txcmd_phys += offsetof(struct iwl_cmd, hdr);
829         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
830                                                    txcmd_phys, len, 1, 0);
831
832         if (info->control.hw_key)
833                 iwl_tx_cmd_build_hwcrypto(priv, info, tx_cmd, skb, sta_id);
834
835         /* Set up TFD's 2nd entry to point directly to remainder of skb,
836          * if any (802.11 null frames have no payload). */
837         len = skb->len - hdr_len;
838         if (len) {
839                 phys_addr = pci_map_single(priv->pci_dev, skb->data + hdr_len,
840                                            len, PCI_DMA_TODEVICE);
841                 priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
842                                                            phys_addr, len,
843                                                            0, 0);
844         }
845
846         /* Tell NIC about any 2-byte padding after MAC header */
847         if (len_org)
848                 tx_cmd->tx_flags |= TX_CMD_FLG_MH_PAD_MSK;
849
850         /* Total # bytes to be transmitted */
851         len = (u16)skb->len;
852         tx_cmd->len = cpu_to_le16(len);
853         /* TODO need this for burst mode later on */
854         iwl_tx_cmd_build_basic(priv, tx_cmd, info, hdr, sta_id);
855
856         /* set is_hcca to 0; it probably will never be implemented */
857         iwl_tx_cmd_build_rate(priv, tx_cmd, info, fc, sta_id, 0);
858
859         iwl_update_tx_stats(priv, le16_to_cpu(fc), len);
860
861         scratch_phys = txcmd_phys + sizeof(struct iwl_cmd_header) +
862                 offsetof(struct iwl_tx_cmd, scratch);
863         tx_cmd->dram_lsb_ptr = cpu_to_le32(scratch_phys);
864         tx_cmd->dram_msb_ptr = iwl_get_dma_hi_addr(scratch_phys);
865
866         if (!ieee80211_has_morefrags(hdr->frame_control)) {
867                 txq->need_update = 1;
868                 if (qc)
869                         priv->stations[sta_id].tid[tid].seq_number = seq_number;
870         } else {
871                 wait_write_ptr = 1;
872                 txq->need_update = 0;
873         }
874
875         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd, sizeof(*tx_cmd));
876
877         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd->hdr, hdr_len);
878
879         /* Set up entry for this TFD in Tx byte-count array */
880         priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq, len);
881
882         /* Tell device the write index *just past* this latest filled TFD */
883         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
884         ret = iwl_txq_update_write_ptr(priv, txq);
885         spin_unlock_irqrestore(&priv->lock, flags);
886
887         if (ret)
888                 return ret;
889
890         if ((iwl_queue_space(q) < q->high_mark) && priv->mac80211_registered) {
891                 if (wait_write_ptr) {
892                         spin_lock_irqsave(&priv->lock, flags);
893                         txq->need_update = 1;
894                         iwl_txq_update_write_ptr(priv, txq);
895                         spin_unlock_irqrestore(&priv->lock, flags);
896                 } else {
897                         ieee80211_stop_queue(priv->hw, txq->swq_id);
898                 }
899         }
900
901         return 0;
902
903 drop_unlock:
904         spin_unlock_irqrestore(&priv->lock, flags);
905 drop:
906         return -1;
907 }
908 EXPORT_SYMBOL(iwl_tx_skb);
909
910 /*************** HOST COMMAND QUEUE FUNCTIONS   *****/
911
912 /**
913  * iwl_enqueue_hcmd - enqueue a uCode command
914  * @priv: device private data point
915  * @cmd: a point to the ucode command structure
916  *
917  * The function returns < 0 values to indicate the operation is
918  * failed. On success, it turns the index (> 0) of command in the
919  * command queue.
920  */
921 int iwl_enqueue_hcmd(struct iwl_priv *priv, struct iwl_host_cmd *cmd)
922 {
923         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
924         struct iwl_queue *q = &txq->q;
925         struct iwl_cmd *out_cmd;
926         dma_addr_t phys_addr;
927         unsigned long flags;
928         int len, ret;
929         u32 idx;
930         u16 fix_size;
931
932         cmd->len = priv->cfg->ops->utils->get_hcmd_size(cmd->id, cmd->len);
933         fix_size = (u16)(cmd->len + sizeof(out_cmd->hdr));
934
935         /* If any of the command structures end up being larger than
936          * the TFD_MAX_PAYLOAD_SIZE, and it sent as a 'small' command then
937          * we will need to increase the size of the TFD entries */
938         BUG_ON((fix_size > TFD_MAX_PAYLOAD_SIZE) &&
939                !(cmd->meta.flags & CMD_SIZE_HUGE));
940
941         if (iwl_is_rfkill(priv)) {
942                 IWL_DEBUG_INFO("Not sending command - RF KILL");
943                 return -EIO;
944         }
945
946         if (iwl_queue_space(q) < ((cmd->meta.flags & CMD_ASYNC) ? 2 : 1)) {
947                 IWL_ERR(priv, "No space for Tx\n");
948                 return -ENOSPC;
949         }
950
951         spin_lock_irqsave(&priv->hcmd_lock, flags);
952
953         idx = get_cmd_index(q, q->write_ptr, cmd->meta.flags & CMD_SIZE_HUGE);
954         out_cmd = txq->cmd[idx];
955
956         out_cmd->hdr.cmd = cmd->id;
957         memcpy(&out_cmd->meta, &cmd->meta, sizeof(cmd->meta));
958         memcpy(&out_cmd->cmd.payload, cmd->data, cmd->len);
959
960         /* At this point, the out_cmd now has all of the incoming cmd
961          * information */
962
963         out_cmd->hdr.flags = 0;
964         out_cmd->hdr.sequence = cpu_to_le16(QUEUE_TO_SEQ(IWL_CMD_QUEUE_NUM) |
965                         INDEX_TO_SEQ(q->write_ptr));
966         if (out_cmd->meta.flags & CMD_SIZE_HUGE)
967                 out_cmd->hdr.sequence |= SEQ_HUGE_FRAME;
968         len = (idx == TFD_CMD_SLOTS) ?
969                         IWL_MAX_SCAN_SIZE : sizeof(struct iwl_cmd);
970
971         phys_addr = pci_map_single(priv->pci_dev, out_cmd,
972                                    len, PCI_DMA_TODEVICE);
973         pci_unmap_addr_set(&out_cmd->meta, mapping, phys_addr);
974         pci_unmap_len_set(&out_cmd->meta, len, len);
975         phys_addr += offsetof(struct iwl_cmd, hdr);
976
977         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
978                                                    phys_addr, fix_size, 1,
979                                                    U32_PAD(cmd->len));
980
981 #ifdef CONFIG_IWLWIFI_DEBUG
982         switch (out_cmd->hdr.cmd) {
983         case REPLY_TX_LINK_QUALITY_CMD:
984         case SENSITIVITY_CMD:
985                 IWL_DEBUG_HC_DUMP("Sending command %s (#%x), seq: 0x%04X, "
986                                 "%d bytes at %d[%d]:%d\n",
987                                 get_cmd_string(out_cmd->hdr.cmd),
988                                 out_cmd->hdr.cmd,
989                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
990                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
991                                 break;
992         default:
993                 IWL_DEBUG_HC("Sending command %s (#%x), seq: 0x%04X, "
994                                 "%d bytes at %d[%d]:%d\n",
995                                 get_cmd_string(out_cmd->hdr.cmd),
996                                 out_cmd->hdr.cmd,
997                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
998                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
999         }
1000 #endif
1001         txq->need_update = 1;
1002
1003         if (priv->cfg->ops->lib->txq_update_byte_cnt_tbl)
1004                 /* Set up entry in queue's byte count circular buffer */
1005                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq, 0);
1006
1007         /* Increment and update queue's write index */
1008         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
1009         ret = iwl_txq_update_write_ptr(priv, txq);
1010
1011         spin_unlock_irqrestore(&priv->hcmd_lock, flags);
1012         return ret ? ret : idx;
1013 }
1014
1015 int iwl_tx_queue_reclaim(struct iwl_priv *priv, int txq_id, int index)
1016 {
1017         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1018         struct iwl_queue *q = &txq->q;
1019         struct iwl_tx_info *tx_info;
1020         int nfreed = 0;
1021
1022         if ((index >= q->n_bd) || (iwl_queue_used(q, index) == 0)) {
1023                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1024                           "is out of range [0-%d] %d %d.\n", txq_id,
1025                           index, q->n_bd, q->write_ptr, q->read_ptr);
1026                 return 0;
1027         }
1028
1029         for (index = iwl_queue_inc_wrap(index, q->n_bd);
1030              q->read_ptr != index;
1031              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1032
1033                 tx_info = &txq->txb[txq->q.read_ptr];
1034                 ieee80211_tx_status_irqsafe(priv->hw, tx_info->skb[0]);
1035                 tx_info->skb[0] = NULL;
1036
1037                 if (priv->cfg->ops->lib->txq_inval_byte_cnt_tbl)
1038                         priv->cfg->ops->lib->txq_inval_byte_cnt_tbl(priv, txq);
1039
1040                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
1041                 nfreed++;
1042         }
1043         return nfreed;
1044 }
1045 EXPORT_SYMBOL(iwl_tx_queue_reclaim);
1046
1047
1048 /**
1049  * iwl_hcmd_queue_reclaim - Reclaim TX command queue entries already Tx'd
1050  *
1051  * When FW advances 'R' index, all entries between old and new 'R' index
1052  * need to be reclaimed. As result, some free space forms.  If there is
1053  * enough free space (> low mark), wake the stack that feeds us.
1054  */
1055 static void iwl_hcmd_queue_reclaim(struct iwl_priv *priv, int txq_id,
1056                                    int idx, int cmd_idx)
1057 {
1058         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1059         struct iwl_queue *q = &txq->q;
1060         int nfreed = 0;
1061
1062         if ((idx >= q->n_bd) || (iwl_queue_used(q, idx) == 0)) {
1063                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1064                           "is out of range [0-%d] %d %d.\n", txq_id,
1065                           idx, q->n_bd, q->write_ptr, q->read_ptr);
1066                 return;
1067         }
1068
1069         pci_unmap_single(priv->pci_dev,
1070                 pci_unmap_addr(&txq->cmd[cmd_idx]->meta, mapping),
1071                 pci_unmap_len(&txq->cmd[cmd_idx]->meta, len),
1072                 PCI_DMA_TODEVICE);
1073
1074         for (idx = iwl_queue_inc_wrap(idx, q->n_bd); q->read_ptr != idx;
1075              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1076
1077                 if (nfreed++ > 0) {
1078                         IWL_ERR(priv, "HCMD skipped: index (%d) %d %d\n", idx,
1079                                         q->write_ptr, q->read_ptr);
1080                         queue_work(priv->workqueue, &priv->restart);
1081                 }
1082
1083         }
1084 }
1085
1086 /**
1087  * iwl_tx_cmd_complete - Pull unused buffers off the queue and reclaim them
1088  * @rxb: Rx buffer to reclaim
1089  *
1090  * If an Rx buffer has an async callback associated with it the callback
1091  * will be executed.  The attached skb (if present) will only be freed
1092  * if the callback returns 1
1093  */
1094 void iwl_tx_cmd_complete(struct iwl_priv *priv, struct iwl_rx_mem_buffer *rxb)
1095 {
1096         struct iwl_rx_packet *pkt = (struct iwl_rx_packet *)rxb->skb->data;
1097         u16 sequence = le16_to_cpu(pkt->hdr.sequence);
1098         int txq_id = SEQ_TO_QUEUE(sequence);
1099         int index = SEQ_TO_INDEX(sequence);
1100         int cmd_index;
1101         bool huge = !!(pkt->hdr.sequence & SEQ_HUGE_FRAME);
1102         struct iwl_cmd *cmd;
1103
1104         /* If a Tx command is being handled and it isn't in the actual
1105          * command queue then there a command routing bug has been introduced
1106          * in the queue management code. */
1107         if (WARN(txq_id != IWL_CMD_QUEUE_NUM,
1108                  "wrong command queue %d, sequence 0x%X readp=%d writep=%d\n",
1109                   txq_id, sequence,
1110                   priv->txq[IWL_CMD_QUEUE_NUM].q.read_ptr,
1111                   priv->txq[IWL_CMD_QUEUE_NUM].q.write_ptr)) {
1112                 iwl_print_hex_dump(priv, IWL_DL_INFO , rxb, 32);
1113                 return;
1114         }
1115
1116         cmd_index = get_cmd_index(&priv->txq[IWL_CMD_QUEUE_NUM].q, index, huge);
1117         cmd = priv->txq[IWL_CMD_QUEUE_NUM].cmd[cmd_index];
1118
1119         /* Input error checking is done when commands are added to queue. */
1120         if (cmd->meta.flags & CMD_WANT_SKB) {
1121                 cmd->meta.source->u.skb = rxb->skb;
1122                 rxb->skb = NULL;
1123         } else if (cmd->meta.u.callback &&
1124                    !cmd->meta.u.callback(priv, cmd, rxb->skb))
1125                 rxb->skb = NULL;
1126
1127         iwl_hcmd_queue_reclaim(priv, txq_id, index, cmd_index);
1128
1129         if (!(cmd->meta.flags & CMD_ASYNC)) {
1130                 clear_bit(STATUS_HCMD_ACTIVE, &priv->status);
1131                 wake_up_interruptible(&priv->wait_command_queue);
1132         }
1133 }
1134 EXPORT_SYMBOL(iwl_tx_cmd_complete);
1135
1136 /*
1137  * Find first available (lowest unused) Tx Queue, mark it "active".
1138  * Called only when finding queue for aggregation.
1139  * Should never return anything < 7, because they should already
1140  * be in use as EDCA AC (0-3), Command (4), HCCA (5, 6).
1141  */
1142 static int iwl_txq_ctx_activate_free(struct iwl_priv *priv)
1143 {
1144         int txq_id;
1145
1146         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
1147                 if (!test_and_set_bit(txq_id, &priv->txq_ctx_active_msk))
1148                         return txq_id;
1149         return -1;
1150 }
1151
1152 int iwl_tx_agg_start(struct iwl_priv *priv, const u8 *ra, u16 tid, u16 *ssn)
1153 {
1154         int sta_id;
1155         int tx_fifo;
1156         int txq_id;
1157         int ret;
1158         unsigned long flags;
1159         struct iwl_tid_data *tid_data;
1160
1161         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1162                 tx_fifo = default_tid_to_tx_fifo[tid];
1163         else
1164                 return -EINVAL;
1165
1166         IWL_WARN(priv, "%s on ra = %pM tid = %d\n",
1167                         __func__, ra, tid);
1168
1169         sta_id = iwl_find_station(priv, ra);
1170         if (sta_id == IWL_INVALID_STATION)
1171                 return -ENXIO;
1172
1173         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_OFF) {
1174                 IWL_ERR(priv, "Start AGG when state is not IWL_AGG_OFF !\n");
1175                 return -ENXIO;
1176         }
1177
1178         txq_id = iwl_txq_ctx_activate_free(priv);
1179         if (txq_id == -1)
1180                 return -ENXIO;
1181
1182         spin_lock_irqsave(&priv->sta_lock, flags);
1183         tid_data = &priv->stations[sta_id].tid[tid];
1184         *ssn = SEQ_TO_SN(tid_data->seq_number);
1185         tid_data->agg.txq_id = txq_id;
1186         spin_unlock_irqrestore(&priv->sta_lock, flags);
1187
1188         ret = priv->cfg->ops->lib->txq_agg_enable(priv, txq_id, tx_fifo,
1189                                                   sta_id, tid, *ssn);
1190         if (ret)
1191                 return ret;
1192
1193         if (tid_data->tfds_in_queue == 0) {
1194                 IWL_ERR(priv, "HW queue is empty\n");
1195                 tid_data->agg.state = IWL_AGG_ON;
1196                 ieee80211_start_tx_ba_cb_irqsafe(priv->hw, ra, tid);
1197         } else {
1198                 IWL_DEBUG_HT("HW queue is NOT empty: %d packets in HW queue\n",
1199                              tid_data->tfds_in_queue);
1200                 tid_data->agg.state = IWL_EMPTYING_HW_QUEUE_ADDBA;
1201         }
1202         return ret;
1203 }
1204 EXPORT_SYMBOL(iwl_tx_agg_start);
1205
1206 int iwl_tx_agg_stop(struct iwl_priv *priv , const u8 *ra, u16 tid)
1207 {
1208         int tx_fifo_id, txq_id, sta_id, ssn = -1;
1209         struct iwl_tid_data *tid_data;
1210         int ret, write_ptr, read_ptr;
1211         unsigned long flags;
1212
1213         if (!ra) {
1214                 IWL_ERR(priv, "ra = NULL\n");
1215                 return -EINVAL;
1216         }
1217
1218         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1219                 tx_fifo_id = default_tid_to_tx_fifo[tid];
1220         else
1221                 return -EINVAL;
1222
1223         sta_id = iwl_find_station(priv, ra);
1224
1225         if (sta_id == IWL_INVALID_STATION)
1226                 return -ENXIO;
1227
1228         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_ON)
1229                 IWL_WARN(priv, "Stopping AGG while state not IWL_AGG_ON\n");
1230
1231         tid_data = &priv->stations[sta_id].tid[tid];
1232         ssn = (tid_data->seq_number & IEEE80211_SCTL_SEQ) >> 4;
1233         txq_id = tid_data->agg.txq_id;
1234         write_ptr = priv->txq[txq_id].q.write_ptr;
1235         read_ptr = priv->txq[txq_id].q.read_ptr;
1236
1237         /* The queue is not empty */
1238         if (write_ptr != read_ptr) {
1239                 IWL_DEBUG_HT("Stopping a non empty AGG HW QUEUE\n");
1240                 priv->stations[sta_id].tid[tid].agg.state =
1241                                 IWL_EMPTYING_HW_QUEUE_DELBA;
1242                 return 0;
1243         }
1244
1245         IWL_DEBUG_HT("HW queue is empty\n");
1246         priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1247
1248         spin_lock_irqsave(&priv->lock, flags);
1249         ret = priv->cfg->ops->lib->txq_agg_disable(priv, txq_id, ssn,
1250                                                    tx_fifo_id);
1251         spin_unlock_irqrestore(&priv->lock, flags);
1252
1253         if (ret)
1254                 return ret;
1255
1256         ieee80211_stop_tx_ba_cb_irqsafe(priv->hw, ra, tid);
1257
1258         return 0;
1259 }
1260 EXPORT_SYMBOL(iwl_tx_agg_stop);
1261
1262 int iwl_txq_check_empty(struct iwl_priv *priv, int sta_id, u8 tid, int txq_id)
1263 {
1264         struct iwl_queue *q = &priv->txq[txq_id].q;
1265         u8 *addr = priv->stations[sta_id].sta.sta.addr;
1266         struct iwl_tid_data *tid_data = &priv->stations[sta_id].tid[tid];
1267
1268         switch (priv->stations[sta_id].tid[tid].agg.state) {
1269         case IWL_EMPTYING_HW_QUEUE_DELBA:
1270                 /* We are reclaiming the last packet of the */
1271                 /* aggregated HW queue */
1272                 if ((txq_id  == tid_data->agg.txq_id) &&
1273                     (q->read_ptr == q->write_ptr)) {
1274                         u16 ssn = SEQ_TO_SN(tid_data->seq_number);
1275                         int tx_fifo = default_tid_to_tx_fifo[tid];
1276                         IWL_DEBUG_HT("HW queue empty: continue DELBA flow\n");
1277                         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id,
1278                                                              ssn, tx_fifo);
1279                         tid_data->agg.state = IWL_AGG_OFF;
1280                         ieee80211_stop_tx_ba_cb_irqsafe(priv->hw, addr, tid);
1281                 }
1282                 break;
1283         case IWL_EMPTYING_HW_QUEUE_ADDBA:
1284                 /* We are reclaiming the last packet of the queue */
1285                 if (tid_data->tfds_in_queue == 0) {
1286                         IWL_DEBUG_HT("HW queue empty: continue ADDBA flow\n");
1287                         tid_data->agg.state = IWL_AGG_ON;
1288                         ieee80211_start_tx_ba_cb_irqsafe(priv->hw, addr, tid);
1289                 }
1290                 break;
1291         }
1292         return 0;
1293 }
1294 EXPORT_SYMBOL(iwl_txq_check_empty);
1295
1296 /**
1297  * iwl_tx_status_reply_compressed_ba - Update tx status from block-ack
1298  *
1299  * Go through block-ack's bitmap of ACK'd frames, update driver's record of
1300  * ACK vs. not.  This gets sent to mac80211, then to rate scaling algo.
1301  */
1302 static int iwl_tx_status_reply_compressed_ba(struct iwl_priv *priv,
1303                                  struct iwl_ht_agg *agg,
1304                                  struct iwl_compressed_ba_resp *ba_resp)
1305
1306 {
1307         int i, sh, ack;
1308         u16 seq_ctl = le16_to_cpu(ba_resp->seq_ctl);
1309         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1310         u64 bitmap;
1311         int successes = 0;
1312         struct ieee80211_tx_info *info;
1313
1314         if (unlikely(!agg->wait_for_ba))  {
1315                 IWL_ERR(priv, "Received BA when not expected\n");
1316                 return -EINVAL;
1317         }
1318
1319         /* Mark that the expected block-ack response arrived */
1320         agg->wait_for_ba = 0;
1321         IWL_DEBUG_TX_REPLY("BA %d %d\n", agg->start_idx, ba_resp->seq_ctl);
1322
1323         /* Calculate shift to align block-ack bits with our Tx window bits */
1324         sh = agg->start_idx - SEQ_TO_INDEX(seq_ctl >> 4);
1325         if (sh < 0) /* tbw something is wrong with indices */
1326                 sh += 0x100;
1327
1328         /* don't use 64-bit values for now */
1329         bitmap = le64_to_cpu(ba_resp->bitmap) >> sh;
1330
1331         if (agg->frame_count > (64 - sh)) {
1332                 IWL_DEBUG_TX_REPLY("more frames than bitmap size");
1333                 return -1;
1334         }
1335
1336         /* check for success or failure according to the
1337          * transmitted bitmap and block-ack bitmap */
1338         bitmap &= agg->bitmap;
1339
1340         /* For each frame attempted in aggregation,
1341          * update driver's record of tx frame's status. */
1342         for (i = 0; i < agg->frame_count ; i++) {
1343                 ack = bitmap & (1ULL << i);
1344                 successes += !!ack;
1345                 IWL_DEBUG_TX_REPLY("%s ON i=%d idx=%d raw=%d\n",
1346                         ack ? "ACK" : "NACK", i, (agg->start_idx + i) & 0xff,
1347                         agg->start_idx + i);
1348         }
1349
1350         info = IEEE80211_SKB_CB(priv->txq[scd_flow].txb[agg->start_idx].skb[0]);
1351         memset(&info->status, 0, sizeof(info->status));
1352         info->flags = IEEE80211_TX_STAT_ACK;
1353         info->flags |= IEEE80211_TX_STAT_AMPDU;
1354         info->status.ampdu_ack_map = successes;
1355         info->status.ampdu_ack_len = agg->frame_count;
1356         iwl_hwrate_to_tx_control(priv, agg->rate_n_flags, info);
1357
1358         IWL_DEBUG_TX_REPLY("Bitmap %llx\n", (unsigned long long)bitmap);
1359
1360         return 0;
1361 }
1362
1363 /**
1364  * iwl_rx_reply_compressed_ba - Handler for REPLY_COMPRESSED_BA
1365  *
1366  * Handles block-acknowledge notification from device, which reports success
1367  * of frames sent via aggregation.
1368  */
1369 void iwl_rx_reply_compressed_ba(struct iwl_priv *priv,
1370                                            struct iwl_rx_mem_buffer *rxb)
1371 {
1372         struct iwl_rx_packet *pkt = (struct iwl_rx_packet *)rxb->skb->data;
1373         struct iwl_compressed_ba_resp *ba_resp = &pkt->u.compressed_ba;
1374         struct iwl_tx_queue *txq = NULL;
1375         struct iwl_ht_agg *agg;
1376         int index;
1377         int sta_id;
1378         int tid;
1379
1380         /* "flow" corresponds to Tx queue */
1381         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1382
1383         /* "ssn" is start of block-ack Tx window, corresponds to index
1384          * (in Tx queue's circular buffer) of first TFD/frame in window */
1385         u16 ba_resp_scd_ssn = le16_to_cpu(ba_resp->scd_ssn);
1386
1387         if (scd_flow >= priv->hw_params.max_txq_num) {
1388                 IWL_ERR(priv,
1389                         "BUG_ON scd_flow is bigger than number of queues\n");
1390                 return;
1391         }
1392
1393         txq = &priv->txq[scd_flow];
1394         sta_id = ba_resp->sta_id;
1395         tid = ba_resp->tid;
1396         agg = &priv->stations[sta_id].tid[tid].agg;
1397
1398         /* Find index just before block-ack window */
1399         index = iwl_queue_dec_wrap(ba_resp_scd_ssn & 0xff, txq->q.n_bd);
1400
1401         /* TODO: Need to get this copy more safely - now good for debug */
1402
1403         IWL_DEBUG_TX_REPLY("REPLY_COMPRESSED_BA [%d] Received from %pM, "
1404                            "sta_id = %d\n",
1405                            agg->wait_for_ba,
1406                            (u8 *) &ba_resp->sta_addr_lo32,
1407                            ba_resp->sta_id);
1408         IWL_DEBUG_TX_REPLY("TID = %d, SeqCtl = %d, bitmap = 0x%llx, scd_flow = "
1409                            "%d, scd_ssn = %d\n",
1410                            ba_resp->tid,
1411                            ba_resp->seq_ctl,
1412                            (unsigned long long)le64_to_cpu(ba_resp->bitmap),
1413                            ba_resp->scd_flow,
1414                            ba_resp->scd_ssn);
1415         IWL_DEBUG_TX_REPLY("DAT start_idx = %d, bitmap = 0x%llx \n",
1416                            agg->start_idx,
1417                            (unsigned long long)agg->bitmap);
1418
1419         /* Update driver's record of ACK vs. not for each frame in window */
1420         iwl_tx_status_reply_compressed_ba(priv, agg, ba_resp);
1421
1422         /* Release all TFDs before the SSN, i.e. all TFDs in front of
1423          * block-ack window (we assume that they've been successfully
1424          * transmitted ... if not, it's too late anyway). */
1425         if (txq->q.read_ptr != (ba_resp_scd_ssn & 0xff)) {
1426                 /* calculate mac80211 ampdu sw queue to wake */
1427                 int freed = iwl_tx_queue_reclaim(priv, scd_flow, index);
1428                 priv->stations[sta_id].tid[tid].tfds_in_queue -= freed;
1429
1430                 if ((iwl_queue_space(&txq->q) > txq->q.low_mark) &&
1431                     priv->mac80211_registered &&
1432                     (agg->state != IWL_EMPTYING_HW_QUEUE_DELBA))
1433                         ieee80211_wake_queue(priv->hw, txq->swq_id);
1434
1435                 iwl_txq_check_empty(priv, sta_id, tid, scd_flow);
1436         }
1437 }
1438 EXPORT_SYMBOL(iwl_rx_reply_compressed_ba);
1439
1440 #ifdef CONFIG_IWLWIFI_DEBUG
1441 #define TX_STATUS_ENTRY(x) case TX_STATUS_FAIL_ ## x: return #x
1442
1443 const char *iwl_get_tx_fail_reason(u32 status)
1444 {
1445         switch (status & TX_STATUS_MSK) {
1446         case TX_STATUS_SUCCESS:
1447                 return "SUCCESS";
1448                 TX_STATUS_ENTRY(SHORT_LIMIT);
1449                 TX_STATUS_ENTRY(LONG_LIMIT);
1450                 TX_STATUS_ENTRY(FIFO_UNDERRUN);
1451                 TX_STATUS_ENTRY(MGMNT_ABORT);
1452                 TX_STATUS_ENTRY(NEXT_FRAG);
1453                 TX_STATUS_ENTRY(LIFE_EXPIRE);
1454                 TX_STATUS_ENTRY(DEST_PS);
1455                 TX_STATUS_ENTRY(ABORTED);
1456                 TX_STATUS_ENTRY(BT_RETRY);
1457                 TX_STATUS_ENTRY(STA_INVALID);
1458                 TX_STATUS_ENTRY(FRAG_DROPPED);
1459                 TX_STATUS_ENTRY(TID_DISABLE);
1460                 TX_STATUS_ENTRY(FRAME_FLUSHED);
1461                 TX_STATUS_ENTRY(INSUFFICIENT_CF_POLL);
1462                 TX_STATUS_ENTRY(TX_LOCKED);
1463                 TX_STATUS_ENTRY(NO_BEACON_ON_RADAR);
1464         }
1465
1466         return "UNKNOWN";
1467 }
1468 EXPORT_SYMBOL(iwl_get_tx_fail_reason);
1469 #endif /* CONFIG_IWLWIFI_DEBUG */