iwlwifi: error checking for number of tfds in queue
[linux-2.6.git] / drivers / net / wireless / iwlwifi / iwl-tx.c
1 /******************************************************************************
2  *
3  * Copyright(c) 2003 - 2009 Intel Corporation. All rights reserved.
4  *
5  * Portions of this file are derived from the ipw3945 project, as well
6  * as portions of the ieee80211 subsystem header files.
7  *
8  * This program is free software; you can redistribute it and/or modify it
9  * under the terms of version 2 of the GNU General Public License as
10  * published by the Free Software Foundation.
11  *
12  * This program is distributed in the hope that it will be useful, but WITHOUT
13  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
14  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
15  * more details.
16  *
17  * You should have received a copy of the GNU General Public License along with
18  * this program; if not, write to the Free Software Foundation, Inc.,
19  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA
20  *
21  * The full GNU General Public License is included in this distribution in the
22  * file called LICENSE.
23  *
24  * Contact Information:
25  *  Intel Linux Wireless <ilw@linux.intel.com>
26  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
27  *
28  *****************************************************************************/
29
30 #include <linux/etherdevice.h>
31 #include <linux/sched.h>
32 #include <net/mac80211.h>
33 #include "iwl-eeprom.h"
34 #include "iwl-dev.h"
35 #include "iwl-core.h"
36 #include "iwl-sta.h"
37 #include "iwl-io.h"
38 #include "iwl-helpers.h"
39
40 static const u16 default_tid_to_tx_fifo[] = {
41         IWL_TX_FIFO_AC1,
42         IWL_TX_FIFO_AC0,
43         IWL_TX_FIFO_AC0,
44         IWL_TX_FIFO_AC1,
45         IWL_TX_FIFO_AC2,
46         IWL_TX_FIFO_AC2,
47         IWL_TX_FIFO_AC3,
48         IWL_TX_FIFO_AC3,
49         IWL_TX_FIFO_NONE,
50         IWL_TX_FIFO_NONE,
51         IWL_TX_FIFO_NONE,
52         IWL_TX_FIFO_NONE,
53         IWL_TX_FIFO_NONE,
54         IWL_TX_FIFO_NONE,
55         IWL_TX_FIFO_NONE,
56         IWL_TX_FIFO_NONE,
57         IWL_TX_FIFO_AC3
58 };
59
60 static inline int iwl_alloc_dma_ptr(struct iwl_priv *priv,
61                                     struct iwl_dma_ptr *ptr, size_t size)
62 {
63         ptr->addr = pci_alloc_consistent(priv->pci_dev, size, &ptr->dma);
64         if (!ptr->addr)
65                 return -ENOMEM;
66         ptr->size = size;
67         return 0;
68 }
69
70 static inline void iwl_free_dma_ptr(struct iwl_priv *priv,
71                                     struct iwl_dma_ptr *ptr)
72 {
73         if (unlikely(!ptr->addr))
74                 return;
75
76         pci_free_consistent(priv->pci_dev, ptr->size, ptr->addr, ptr->dma);
77         memset(ptr, 0, sizeof(*ptr));
78 }
79
80 /**
81  * iwl_txq_update_write_ptr - Send new write index to hardware
82  */
83 int iwl_txq_update_write_ptr(struct iwl_priv *priv, struct iwl_tx_queue *txq)
84 {
85         u32 reg = 0;
86         int ret = 0;
87         int txq_id = txq->q.id;
88
89         if (txq->need_update == 0)
90                 return ret;
91
92         /* if we're trying to save power */
93         if (test_bit(STATUS_POWER_PMI, &priv->status)) {
94                 /* wake up nic if it's powered down ...
95                  * uCode will wake up, and interrupt us again, so next
96                  * time we'll skip this part. */
97                 reg = iwl_read32(priv, CSR_UCODE_DRV_GP1);
98
99                 if (reg & CSR_UCODE_DRV_GP1_BIT_MAC_SLEEP) {
100                         IWL_DEBUG_INFO(priv, "Tx queue %d requesting wakeup, GP1 = 0x%x\n",
101                                       txq_id, reg);
102                         iwl_set_bit(priv, CSR_GP_CNTRL,
103                                     CSR_GP_CNTRL_REG_FLAG_MAC_ACCESS_REQ);
104                         return ret;
105                 }
106
107                 iwl_write_direct32(priv, HBUS_TARG_WRPTR,
108                                      txq->q.write_ptr | (txq_id << 8));
109
110         /* else not in power-save mode, uCode will never sleep when we're
111          * trying to tx (during RFKILL, we're not trying to tx). */
112         } else
113                 iwl_write32(priv, HBUS_TARG_WRPTR,
114                             txq->q.write_ptr | (txq_id << 8));
115
116         txq->need_update = 0;
117
118         return ret;
119 }
120 EXPORT_SYMBOL(iwl_txq_update_write_ptr);
121
122
123 void iwl_free_tfds_in_queue(struct iwl_priv *priv,
124                             int sta_id, int tid, int freed)
125 {
126         if (priv->stations[sta_id].tid[tid].tfds_in_queue >= freed)
127                 priv->stations[sta_id].tid[tid].tfds_in_queue -= freed;
128         else {
129                 IWL_ERR(priv, "free more than tfds_in_queue (%u:%d)\n",
130                         priv->stations[sta_id].tid[tid].tfds_in_queue,
131                         freed);
132                 priv->stations[sta_id].tid[tid].tfds_in_queue = 0;
133         }
134 }
135 EXPORT_SYMBOL(iwl_free_tfds_in_queue);
136
137 /**
138  * iwl_tx_queue_free - Deallocate DMA queue.
139  * @txq: Transmit queue to deallocate.
140  *
141  * Empty queue by removing and destroying all BD's.
142  * Free all buffers.
143  * 0-fill, but do not free "txq" descriptor structure.
144  */
145 void iwl_tx_queue_free(struct iwl_priv *priv, int txq_id)
146 {
147         struct iwl_tx_queue *txq = &priv->txq[txq_id];
148         struct iwl_queue *q = &txq->q;
149         struct pci_dev *dev = priv->pci_dev;
150         int i;
151
152         if (q->n_bd == 0)
153                 return;
154
155         /* first, empty all BD's */
156         for (; q->write_ptr != q->read_ptr;
157              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd))
158                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
159
160         /* De-alloc array of command/tx buffers */
161         for (i = 0; i < TFD_TX_CMD_SLOTS; i++)
162                 kfree(txq->cmd[i]);
163
164         /* De-alloc circular buffer of TFDs */
165         if (txq->q.n_bd)
166                 pci_free_consistent(dev, priv->hw_params.tfd_size *
167                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
168
169         /* De-alloc array of per-TFD driver data */
170         kfree(txq->txb);
171         txq->txb = NULL;
172
173         /* deallocate arrays */
174         kfree(txq->cmd);
175         kfree(txq->meta);
176         txq->cmd = NULL;
177         txq->meta = NULL;
178
179         /* 0-fill queue descriptor structure */
180         memset(txq, 0, sizeof(*txq));
181 }
182 EXPORT_SYMBOL(iwl_tx_queue_free);
183
184 /**
185  * iwl_cmd_queue_free - Deallocate DMA queue.
186  * @txq: Transmit queue to deallocate.
187  *
188  * Empty queue by removing and destroying all BD's.
189  * Free all buffers.
190  * 0-fill, but do not free "txq" descriptor structure.
191  */
192 void iwl_cmd_queue_free(struct iwl_priv *priv)
193 {
194         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
195         struct iwl_queue *q = &txq->q;
196         struct pci_dev *dev = priv->pci_dev;
197         int i;
198
199         if (q->n_bd == 0)
200                 return;
201
202         /* De-alloc array of command/tx buffers */
203         for (i = 0; i <= TFD_CMD_SLOTS; i++)
204                 kfree(txq->cmd[i]);
205
206         /* De-alloc circular buffer of TFDs */
207         if (txq->q.n_bd)
208                 pci_free_consistent(dev, priv->hw_params.tfd_size *
209                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
210
211         /* deallocate arrays */
212         kfree(txq->cmd);
213         kfree(txq->meta);
214         txq->cmd = NULL;
215         txq->meta = NULL;
216
217         /* 0-fill queue descriptor structure */
218         memset(txq, 0, sizeof(*txq));
219 }
220 EXPORT_SYMBOL(iwl_cmd_queue_free);
221
222 /*************** DMA-QUEUE-GENERAL-FUNCTIONS  *****
223  * DMA services
224  *
225  * Theory of operation
226  *
227  * A Tx or Rx queue resides in host DRAM, and is comprised of a circular buffer
228  * of buffer descriptors, each of which points to one or more data buffers for
229  * the device to read from or fill.  Driver and device exchange status of each
230  * queue via "read" and "write" pointers.  Driver keeps minimum of 2 empty
231  * entries in each circular buffer, to protect against confusing empty and full
232  * queue states.
233  *
234  * The device reads or writes the data in the queues via the device's several
235  * DMA/FIFO channels.  Each queue is mapped to a single DMA channel.
236  *
237  * For Tx queue, there are low mark and high mark limits. If, after queuing
238  * the packet for Tx, free space become < low mark, Tx queue stopped. When
239  * reclaiming packets (on 'tx done IRQ), if free space become > high mark,
240  * Tx queue resumed.
241  *
242  * See more detailed info in iwl-4965-hw.h.
243  ***************************************************/
244
245 int iwl_queue_space(const struct iwl_queue *q)
246 {
247         int s = q->read_ptr - q->write_ptr;
248
249         if (q->read_ptr > q->write_ptr)
250                 s -= q->n_bd;
251
252         if (s <= 0)
253                 s += q->n_window;
254         /* keep some reserve to not confuse empty and full situations */
255         s -= 2;
256         if (s < 0)
257                 s = 0;
258         return s;
259 }
260 EXPORT_SYMBOL(iwl_queue_space);
261
262
263 /**
264  * iwl_queue_init - Initialize queue's high/low-water and read/write indexes
265  */
266 static int iwl_queue_init(struct iwl_priv *priv, struct iwl_queue *q,
267                           int count, int slots_num, u32 id)
268 {
269         q->n_bd = count;
270         q->n_window = slots_num;
271         q->id = id;
272
273         /* count must be power-of-two size, otherwise iwl_queue_inc_wrap
274          * and iwl_queue_dec_wrap are broken. */
275         BUG_ON(!is_power_of_2(count));
276
277         /* slots_num must be power-of-two size, otherwise
278          * get_cmd_index is broken. */
279         BUG_ON(!is_power_of_2(slots_num));
280
281         q->low_mark = q->n_window / 4;
282         if (q->low_mark < 4)
283                 q->low_mark = 4;
284
285         q->high_mark = q->n_window / 8;
286         if (q->high_mark < 2)
287                 q->high_mark = 2;
288
289         q->write_ptr = q->read_ptr = 0;
290
291         return 0;
292 }
293
294 /**
295  * iwl_tx_queue_alloc - Alloc driver data and TFD CB for one Tx/cmd queue
296  */
297 static int iwl_tx_queue_alloc(struct iwl_priv *priv,
298                               struct iwl_tx_queue *txq, u32 id)
299 {
300         struct pci_dev *dev = priv->pci_dev;
301         size_t tfd_sz = priv->hw_params.tfd_size * TFD_QUEUE_SIZE_MAX;
302
303         /* Driver private data, only for Tx (not command) queues,
304          * not shared with device. */
305         if (id != IWL_CMD_QUEUE_NUM) {
306                 txq->txb = kmalloc(sizeof(txq->txb[0]) *
307                                    TFD_QUEUE_SIZE_MAX, GFP_KERNEL);
308                 if (!txq->txb) {
309                         IWL_ERR(priv, "kmalloc for auxiliary BD "
310                                   "structures failed\n");
311                         goto error;
312                 }
313         } else {
314                 txq->txb = NULL;
315         }
316
317         /* Circular buffer of transmit frame descriptors (TFDs),
318          * shared with device */
319         txq->tfds = pci_alloc_consistent(dev, tfd_sz, &txq->q.dma_addr);
320
321         if (!txq->tfds) {
322                 IWL_ERR(priv, "pci_alloc_consistent(%zd) failed\n", tfd_sz);
323                 goto error;
324         }
325         txq->q.id = id;
326
327         return 0;
328
329  error:
330         kfree(txq->txb);
331         txq->txb = NULL;
332
333         return -ENOMEM;
334 }
335
336 /**
337  * iwl_tx_queue_init - Allocate and initialize one tx/cmd queue
338  */
339 int iwl_tx_queue_init(struct iwl_priv *priv, struct iwl_tx_queue *txq,
340                       int slots_num, u32 txq_id)
341 {
342         int i, len;
343         int ret;
344         int actual_slots = slots_num;
345
346         /*
347          * Alloc buffer array for commands (Tx or other types of commands).
348          * For the command queue (#4), allocate command space + one big
349          * command for scan, since scan command is very huge; the system will
350          * not have two scans at the same time, so only one is needed.
351          * For normal Tx queues (all other queues), no super-size command
352          * space is needed.
353          */
354         if (txq_id == IWL_CMD_QUEUE_NUM)
355                 actual_slots++;
356
357         txq->meta = kzalloc(sizeof(struct iwl_cmd_meta) * actual_slots,
358                             GFP_KERNEL);
359         txq->cmd = kzalloc(sizeof(struct iwl_device_cmd *) * actual_slots,
360                            GFP_KERNEL);
361
362         if (!txq->meta || !txq->cmd)
363                 goto out_free_arrays;
364
365         len = sizeof(struct iwl_device_cmd);
366         for (i = 0; i < actual_slots; i++) {
367                 /* only happens for cmd queue */
368                 if (i == slots_num)
369                         len += IWL_MAX_SCAN_SIZE;
370
371                 txq->cmd[i] = kmalloc(len, GFP_KERNEL);
372                 if (!txq->cmd[i])
373                         goto err;
374         }
375
376         /* Alloc driver data array and TFD circular buffer */
377         ret = iwl_tx_queue_alloc(priv, txq, txq_id);
378         if (ret)
379                 goto err;
380
381         txq->need_update = 0;
382
383         /*
384          * Aggregation TX queues will get their ID when aggregation begins;
385          * they overwrite the setting done here. The command FIFO doesn't
386          * need an swq_id so don't set one to catch errors, all others can
387          * be set up to the identity mapping.
388          */
389         if (txq_id != IWL_CMD_QUEUE_NUM)
390                 txq->swq_id = txq_id;
391
392         /* TFD_QUEUE_SIZE_MAX must be power-of-two size, otherwise
393          * iwl_queue_inc_wrap and iwl_queue_dec_wrap are broken. */
394         BUILD_BUG_ON(TFD_QUEUE_SIZE_MAX & (TFD_QUEUE_SIZE_MAX - 1));
395
396         /* Initialize queue's high/low-water marks, and head/tail indexes */
397         iwl_queue_init(priv, &txq->q, TFD_QUEUE_SIZE_MAX, slots_num, txq_id);
398
399         /* Tell device where to find queue */
400         priv->cfg->ops->lib->txq_init(priv, txq);
401
402         return 0;
403 err:
404         for (i = 0; i < actual_slots; i++)
405                 kfree(txq->cmd[i]);
406 out_free_arrays:
407         kfree(txq->meta);
408         kfree(txq->cmd);
409
410         return -ENOMEM;
411 }
412 EXPORT_SYMBOL(iwl_tx_queue_init);
413
414 /**
415  * iwl_hw_txq_ctx_free - Free TXQ Context
416  *
417  * Destroy all TX DMA queues and structures
418  */
419 void iwl_hw_txq_ctx_free(struct iwl_priv *priv)
420 {
421         int txq_id;
422
423         /* Tx queues */
424         if (priv->txq) {
425                 for (txq_id = 0; txq_id < priv->hw_params.max_txq_num;
426                      txq_id++)
427                         if (txq_id == IWL_CMD_QUEUE_NUM)
428                                 iwl_cmd_queue_free(priv);
429                         else
430                                 iwl_tx_queue_free(priv, txq_id);
431         }
432         iwl_free_dma_ptr(priv, &priv->kw);
433
434         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
435
436         /* free tx queue structure */
437         iwl_free_txq_mem(priv);
438 }
439 EXPORT_SYMBOL(iwl_hw_txq_ctx_free);
440
441 /**
442  * iwl_txq_ctx_reset - Reset TX queue context
443  * Destroys all DMA structures and initialize them again
444  *
445  * @param priv
446  * @return error code
447  */
448 int iwl_txq_ctx_reset(struct iwl_priv *priv)
449 {
450         int ret = 0;
451         int txq_id, slots_num;
452         unsigned long flags;
453
454         /* Free all tx/cmd queues and keep-warm buffer */
455         iwl_hw_txq_ctx_free(priv);
456
457         ret = iwl_alloc_dma_ptr(priv, &priv->scd_bc_tbls,
458                                 priv->hw_params.scd_bc_tbls_size);
459         if (ret) {
460                 IWL_ERR(priv, "Scheduler BC Table allocation failed\n");
461                 goto error_bc_tbls;
462         }
463         /* Alloc keep-warm buffer */
464         ret = iwl_alloc_dma_ptr(priv, &priv->kw, IWL_KW_SIZE);
465         if (ret) {
466                 IWL_ERR(priv, "Keep Warm allocation failed\n");
467                 goto error_kw;
468         }
469
470         /* allocate tx queue structure */
471         ret = iwl_alloc_txq_mem(priv);
472         if (ret)
473                 goto error;
474
475         spin_lock_irqsave(&priv->lock, flags);
476
477         /* Turn off all Tx DMA fifos */
478         priv->cfg->ops->lib->txq_set_sched(priv, 0);
479
480         /* Tell NIC where to find the "keep warm" buffer */
481         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
482
483         spin_unlock_irqrestore(&priv->lock, flags);
484
485         /* Alloc and init all Tx queues, including the command queue (#4) */
486         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
487                 slots_num = (txq_id == IWL_CMD_QUEUE_NUM) ?
488                                         TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
489                 ret = iwl_tx_queue_init(priv, &priv->txq[txq_id], slots_num,
490                                        txq_id);
491                 if (ret) {
492                         IWL_ERR(priv, "Tx %d queue init failed\n", txq_id);
493                         goto error;
494                 }
495         }
496
497         return ret;
498
499  error:
500         iwl_hw_txq_ctx_free(priv);
501         iwl_free_dma_ptr(priv, &priv->kw);
502  error_kw:
503         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
504  error_bc_tbls:
505         return ret;
506 }
507
508 /**
509  * iwl_txq_ctx_stop - Stop all Tx DMA channels, free Tx queue memory
510  */
511 void iwl_txq_ctx_stop(struct iwl_priv *priv)
512 {
513         int ch;
514         unsigned long flags;
515
516         /* Turn off all Tx DMA fifos */
517         spin_lock_irqsave(&priv->lock, flags);
518
519         priv->cfg->ops->lib->txq_set_sched(priv, 0);
520
521         /* Stop each Tx DMA channel, and wait for it to be idle */
522         for (ch = 0; ch < priv->hw_params.dma_chnl_num; ch++) {
523                 iwl_write_direct32(priv, FH_TCSR_CHNL_TX_CONFIG_REG(ch), 0x0);
524                 iwl_poll_direct_bit(priv, FH_TSSR_TX_STATUS_REG,
525                                     FH_TSSR_TX_STATUS_REG_MSK_CHNL_IDLE(ch),
526                                     1000);
527         }
528         spin_unlock_irqrestore(&priv->lock, flags);
529
530         /* Deallocate memory for all Tx queues */
531         iwl_hw_txq_ctx_free(priv);
532 }
533 EXPORT_SYMBOL(iwl_txq_ctx_stop);
534
535 /*
536  * handle build REPLY_TX command notification.
537  */
538 static void iwl_tx_cmd_build_basic(struct iwl_priv *priv,
539                                   struct iwl_tx_cmd *tx_cmd,
540                                   struct ieee80211_tx_info *info,
541                                   struct ieee80211_hdr *hdr,
542                                   u8 std_id)
543 {
544         __le16 fc = hdr->frame_control;
545         __le32 tx_flags = tx_cmd->tx_flags;
546
547         tx_cmd->stop_time.life_time = TX_CMD_LIFE_TIME_INFINITE;
548         if (!(info->flags & IEEE80211_TX_CTL_NO_ACK)) {
549                 tx_flags |= TX_CMD_FLG_ACK_MSK;
550                 if (ieee80211_is_mgmt(fc))
551                         tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
552                 if (ieee80211_is_probe_resp(fc) &&
553                     !(le16_to_cpu(hdr->seq_ctrl) & 0xf))
554                         tx_flags |= TX_CMD_FLG_TSF_MSK;
555         } else {
556                 tx_flags &= (~TX_CMD_FLG_ACK_MSK);
557                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
558         }
559
560         if (ieee80211_is_back_req(fc))
561                 tx_flags |= TX_CMD_FLG_ACK_MSK | TX_CMD_FLG_IMM_BA_RSP_MASK;
562
563
564         tx_cmd->sta_id = std_id;
565         if (ieee80211_has_morefrags(fc))
566                 tx_flags |= TX_CMD_FLG_MORE_FRAG_MSK;
567
568         if (ieee80211_is_data_qos(fc)) {
569                 u8 *qc = ieee80211_get_qos_ctl(hdr);
570                 tx_cmd->tid_tspec = qc[0] & 0xf;
571                 tx_flags &= ~TX_CMD_FLG_SEQ_CTL_MSK;
572         } else {
573                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
574         }
575
576         priv->cfg->ops->utils->rts_tx_cmd_flag(info, &tx_flags);
577
578         if ((tx_flags & TX_CMD_FLG_RTS_MSK) || (tx_flags & TX_CMD_FLG_CTS_MSK))
579                 tx_flags |= TX_CMD_FLG_FULL_TXOP_PROT_MSK;
580
581         tx_flags &= ~(TX_CMD_FLG_ANT_SEL_MSK);
582         if (ieee80211_is_mgmt(fc)) {
583                 if (ieee80211_is_assoc_req(fc) || ieee80211_is_reassoc_req(fc))
584                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(3);
585                 else
586                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(2);
587         } else {
588                 tx_cmd->timeout.pm_frame_timeout = 0;
589         }
590
591         tx_cmd->driver_txop = 0;
592         tx_cmd->tx_flags = tx_flags;
593         tx_cmd->next_frame_len = 0;
594 }
595
596 #define RTS_HCCA_RETRY_LIMIT            3
597 #define RTS_DFAULT_RETRY_LIMIT          60
598
599 static void iwl_tx_cmd_build_rate(struct iwl_priv *priv,
600                               struct iwl_tx_cmd *tx_cmd,
601                               struct ieee80211_tx_info *info,
602                               __le16 fc, int is_hcca)
603 {
604         u32 rate_flags;
605         int rate_idx;
606         u8 rts_retry_limit;
607         u8 data_retry_limit;
608         u8 rate_plcp;
609
610         /* Set retry limit on DATA packets and Probe Responses*/
611         if (ieee80211_is_probe_resp(fc))
612                 data_retry_limit = 3;
613         else
614                 data_retry_limit = IWL_DEFAULT_TX_RETRY;
615         tx_cmd->data_retry_limit = data_retry_limit;
616
617         /* Set retry limit on RTS packets */
618         rts_retry_limit = (is_hcca) ?  RTS_HCCA_RETRY_LIMIT :
619                 RTS_DFAULT_RETRY_LIMIT;
620         if (data_retry_limit < rts_retry_limit)
621                 rts_retry_limit = data_retry_limit;
622         tx_cmd->rts_retry_limit = rts_retry_limit;
623
624         /* DATA packets will use the uCode station table for rate/antenna
625          * selection */
626         if (ieee80211_is_data(fc)) {
627                 tx_cmd->initial_rate_index = 0;
628                 tx_cmd->tx_flags |= TX_CMD_FLG_STA_RATE_MSK;
629                 return;
630         }
631
632         /**
633          * If the current TX rate stored in mac80211 has the MCS bit set, it's
634          * not really a TX rate.  Thus, we use the lowest supported rate for
635          * this band.  Also use the lowest supported rate if the stored rate
636          * index is invalid.
637          */
638         rate_idx = info->control.rates[0].idx;
639         if (info->control.rates[0].flags & IEEE80211_TX_RC_MCS ||
640                         (rate_idx < 0) || (rate_idx > IWL_RATE_COUNT_LEGACY))
641                 rate_idx = rate_lowest_index(&priv->bands[info->band],
642                                 info->control.sta);
643         /* For 5 GHZ band, remap mac80211 rate indices into driver indices */
644         if (info->band == IEEE80211_BAND_5GHZ)
645                 rate_idx += IWL_FIRST_OFDM_RATE;
646         /* Get PLCP rate for tx_cmd->rate_n_flags */
647         rate_plcp = iwl_rates[rate_idx].plcp;
648         /* Zero out flags for this packet */
649         rate_flags = 0;
650
651         /* Set CCK flag as needed */
652         if ((rate_idx >= IWL_FIRST_CCK_RATE) && (rate_idx <= IWL_LAST_CCK_RATE))
653                 rate_flags |= RATE_MCS_CCK_MSK;
654
655         /* Set up RTS and CTS flags for certain packets */
656         switch (fc & cpu_to_le16(IEEE80211_FCTL_STYPE)) {
657         case cpu_to_le16(IEEE80211_STYPE_AUTH):
658         case cpu_to_le16(IEEE80211_STYPE_DEAUTH):
659         case cpu_to_le16(IEEE80211_STYPE_ASSOC_REQ):
660         case cpu_to_le16(IEEE80211_STYPE_REASSOC_REQ):
661                 if (tx_cmd->tx_flags & TX_CMD_FLG_RTS_MSK) {
662                         tx_cmd->tx_flags &= ~TX_CMD_FLG_RTS_MSK;
663                         tx_cmd->tx_flags |= TX_CMD_FLG_CTS_MSK;
664                 }
665                 break;
666         default:
667                 break;
668         }
669
670         /* Set up antennas */
671         priv->mgmt_tx_ant = iwl_toggle_tx_ant(priv, priv->mgmt_tx_ant);
672         rate_flags |= iwl_ant_idx_to_flags(priv->mgmt_tx_ant);
673
674         /* Set the rate in the TX cmd */
675         tx_cmd->rate_n_flags = iwl_hw_set_rate_n_flags(rate_plcp, rate_flags);
676 }
677
678 static void iwl_tx_cmd_build_hwcrypto(struct iwl_priv *priv,
679                                       struct ieee80211_tx_info *info,
680                                       struct iwl_tx_cmd *tx_cmd,
681                                       struct sk_buff *skb_frag,
682                                       int sta_id)
683 {
684         struct ieee80211_key_conf *keyconf = info->control.hw_key;
685
686         switch (keyconf->alg) {
687         case ALG_CCMP:
688                 tx_cmd->sec_ctl = TX_CMD_SEC_CCM;
689                 memcpy(tx_cmd->key, keyconf->key, keyconf->keylen);
690                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
691                         tx_cmd->tx_flags |= TX_CMD_FLG_AGG_CCMP_MSK;
692                 IWL_DEBUG_TX(priv, "tx_cmd with AES hwcrypto\n");
693                 break;
694
695         case ALG_TKIP:
696                 tx_cmd->sec_ctl = TX_CMD_SEC_TKIP;
697                 ieee80211_get_tkip_key(keyconf, skb_frag,
698                         IEEE80211_TKIP_P2_KEY, tx_cmd->key);
699                 IWL_DEBUG_TX(priv, "tx_cmd with tkip hwcrypto\n");
700                 break;
701
702         case ALG_WEP:
703                 tx_cmd->sec_ctl |= (TX_CMD_SEC_WEP |
704                         (keyconf->keyidx & TX_CMD_SEC_MSK) << TX_CMD_SEC_SHIFT);
705
706                 if (keyconf->keylen == WEP_KEY_LEN_128)
707                         tx_cmd->sec_ctl |= TX_CMD_SEC_KEY128;
708
709                 memcpy(&tx_cmd->key[3], keyconf->key, keyconf->keylen);
710
711                 IWL_DEBUG_TX(priv, "Configuring packet for WEP encryption "
712                              "with key %d\n", keyconf->keyidx);
713                 break;
714
715         default:
716                 IWL_ERR(priv, "Unknown encode alg %d\n", keyconf->alg);
717                 break;
718         }
719 }
720
721 /*
722  * start REPLY_TX command process
723  */
724 int iwl_tx_skb(struct iwl_priv *priv, struct sk_buff *skb)
725 {
726         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
727         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
728         struct ieee80211_sta *sta = info->control.sta;
729         struct iwl_station_priv *sta_priv = NULL;
730         struct iwl_tx_queue *txq;
731         struct iwl_queue *q;
732         struct iwl_device_cmd *out_cmd;
733         struct iwl_cmd_meta *out_meta;
734         struct iwl_tx_cmd *tx_cmd;
735         int swq_id, txq_id;
736         dma_addr_t phys_addr;
737         dma_addr_t txcmd_phys;
738         dma_addr_t scratch_phys;
739         u16 len, len_org, firstlen, secondlen;
740         u16 seq_number = 0;
741         __le16 fc;
742         u8 hdr_len;
743         u8 sta_id;
744         u8 wait_write_ptr = 0;
745         u8 tid = 0;
746         u8 *qc = NULL;
747         unsigned long flags;
748         int ret;
749
750         spin_lock_irqsave(&priv->lock, flags);
751         if (iwl_is_rfkill(priv)) {
752                 IWL_DEBUG_DROP(priv, "Dropping - RF KILL\n");
753                 goto drop_unlock;
754         }
755
756         fc = hdr->frame_control;
757
758 #ifdef CONFIG_IWLWIFI_DEBUG
759         if (ieee80211_is_auth(fc))
760                 IWL_DEBUG_TX(priv, "Sending AUTH frame\n");
761         else if (ieee80211_is_assoc_req(fc))
762                 IWL_DEBUG_TX(priv, "Sending ASSOC frame\n");
763         else if (ieee80211_is_reassoc_req(fc))
764                 IWL_DEBUG_TX(priv, "Sending REASSOC frame\n");
765 #endif
766
767         /* drop all non-injected data frame if we are not associated */
768         if (ieee80211_is_data(fc) &&
769             !(info->flags & IEEE80211_TX_CTL_INJECTED) &&
770             (!iwl_is_associated(priv) ||
771              ((priv->iw_mode == NL80211_IFTYPE_STATION) && !priv->assoc_id) ||
772              !priv->assoc_station_added)) {
773                 IWL_DEBUG_DROP(priv, "Dropping - !iwl_is_associated\n");
774                 goto drop_unlock;
775         }
776
777         hdr_len = ieee80211_hdrlen(fc);
778
779         /* Find (or create) index into station table for destination station */
780         if (info->flags & IEEE80211_TX_CTL_INJECTED)
781                 sta_id = priv->hw_params.bcast_sta_id;
782         else
783                 sta_id = iwl_get_sta_id(priv, hdr);
784         if (sta_id == IWL_INVALID_STATION) {
785                 IWL_DEBUG_DROP(priv, "Dropping - INVALID STATION: %pM\n",
786                                hdr->addr1);
787                 goto drop_unlock;
788         }
789
790         IWL_DEBUG_TX(priv, "station Id %d\n", sta_id);
791
792         if (sta)
793                 sta_priv = (void *)sta->drv_priv;
794
795         if (sta_priv && sta_id != priv->hw_params.bcast_sta_id &&
796             sta_priv->asleep) {
797                 WARN_ON(!(info->flags & IEEE80211_TX_CTL_PSPOLL_RESPONSE));
798                 /*
799                  * This sends an asynchronous command to the device,
800                  * but we can rely on it being processed before the
801                  * next frame is processed -- and the next frame to
802                  * this station is the one that will consume this
803                  * counter.
804                  * For now set the counter to just 1 since we do not
805                  * support uAPSD yet.
806                  */
807                 iwl_sta_modify_sleep_tx_count(priv, sta_id, 1);
808         }
809
810         txq_id = skb_get_queue_mapping(skb);
811         if (ieee80211_is_data_qos(fc)) {
812                 qc = ieee80211_get_qos_ctl(hdr);
813                 tid = qc[0] & IEEE80211_QOS_CTL_TID_MASK;
814                 if (unlikely(tid >= MAX_TID_COUNT))
815                         goto drop_unlock;
816                 seq_number = priv->stations[sta_id].tid[tid].seq_number;
817                 seq_number &= IEEE80211_SCTL_SEQ;
818                 hdr->seq_ctrl = hdr->seq_ctrl &
819                                 cpu_to_le16(IEEE80211_SCTL_FRAG);
820                 hdr->seq_ctrl |= cpu_to_le16(seq_number);
821                 seq_number += 0x10;
822                 /* aggregation is on for this <sta,tid> */
823                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
824                         txq_id = priv->stations[sta_id].tid[tid].agg.txq_id;
825         }
826
827         txq = &priv->txq[txq_id];
828         swq_id = txq->swq_id;
829         q = &txq->q;
830
831         if (unlikely(iwl_queue_space(q) < q->high_mark))
832                 goto drop_unlock;
833
834         if (ieee80211_is_data_qos(fc))
835                 priv->stations[sta_id].tid[tid].tfds_in_queue++;
836
837         /* Set up driver data for this TFD */
838         memset(&(txq->txb[q->write_ptr]), 0, sizeof(struct iwl_tx_info));
839         txq->txb[q->write_ptr].skb[0] = skb;
840
841         /* Set up first empty entry in queue's array of Tx/cmd buffers */
842         out_cmd = txq->cmd[q->write_ptr];
843         out_meta = &txq->meta[q->write_ptr];
844         tx_cmd = &out_cmd->cmd.tx;
845         memset(&out_cmd->hdr, 0, sizeof(out_cmd->hdr));
846         memset(tx_cmd, 0, sizeof(struct iwl_tx_cmd));
847
848         /*
849          * Set up the Tx-command (not MAC!) header.
850          * Store the chosen Tx queue and TFD index within the sequence field;
851          * after Tx, uCode's Tx response will return this value so driver can
852          * locate the frame within the tx queue and do post-tx processing.
853          */
854         out_cmd->hdr.cmd = REPLY_TX;
855         out_cmd->hdr.sequence = cpu_to_le16((u16)(QUEUE_TO_SEQ(txq_id) |
856                                 INDEX_TO_SEQ(q->write_ptr)));
857
858         /* Copy MAC header from skb into command buffer */
859         memcpy(tx_cmd->hdr, hdr, hdr_len);
860
861
862         /* Total # bytes to be transmitted */
863         len = (u16)skb->len;
864         tx_cmd->len = cpu_to_le16(len);
865
866         if (info->control.hw_key)
867                 iwl_tx_cmd_build_hwcrypto(priv, info, tx_cmd, skb, sta_id);
868
869         /* TODO need this for burst mode later on */
870         iwl_tx_cmd_build_basic(priv, tx_cmd, info, hdr, sta_id);
871         iwl_dbg_log_tx_data_frame(priv, len, hdr);
872
873         /* set is_hcca to 0; it probably will never be implemented */
874         iwl_tx_cmd_build_rate(priv, tx_cmd, info, fc, 0);
875
876         iwl_update_stats(priv, true, fc, len);
877         /*
878          * Use the first empty entry in this queue's command buffer array
879          * to contain the Tx command and MAC header concatenated together
880          * (payload data will be in another buffer).
881          * Size of this varies, due to varying MAC header length.
882          * If end is not dword aligned, we'll have 2 extra bytes at the end
883          * of the MAC header (device reads on dword boundaries).
884          * We'll tell device about this padding later.
885          */
886         len = sizeof(struct iwl_tx_cmd) +
887                 sizeof(struct iwl_cmd_header) + hdr_len;
888
889         len_org = len;
890         firstlen = len = (len + 3) & ~3;
891
892         if (len_org != len)
893                 len_org = 1;
894         else
895                 len_org = 0;
896
897         /* Tell NIC about any 2-byte padding after MAC header */
898         if (len_org)
899                 tx_cmd->tx_flags |= TX_CMD_FLG_MH_PAD_MSK;
900
901         /* Physical address of this Tx command's header (not MAC header!),
902          * within command buffer array. */
903         txcmd_phys = pci_map_single(priv->pci_dev,
904                                     &out_cmd->hdr, len,
905                                     PCI_DMA_BIDIRECTIONAL);
906         pci_unmap_addr_set(out_meta, mapping, txcmd_phys);
907         pci_unmap_len_set(out_meta, len, len);
908         /* Add buffer containing Tx command and MAC(!) header to TFD's
909          * first entry */
910         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
911                                                    txcmd_phys, len, 1, 0);
912
913         if (!ieee80211_has_morefrags(hdr->frame_control)) {
914                 txq->need_update = 1;
915                 if (qc)
916                         priv->stations[sta_id].tid[tid].seq_number = seq_number;
917         } else {
918                 wait_write_ptr = 1;
919                 txq->need_update = 0;
920         }
921
922         /* Set up TFD's 2nd entry to point directly to remainder of skb,
923          * if any (802.11 null frames have no payload). */
924         secondlen = len = skb->len - hdr_len;
925         if (len) {
926                 phys_addr = pci_map_single(priv->pci_dev, skb->data + hdr_len,
927                                            len, PCI_DMA_TODEVICE);
928                 priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
929                                                            phys_addr, len,
930                                                            0, 0);
931         }
932
933         scratch_phys = txcmd_phys + sizeof(struct iwl_cmd_header) +
934                                 offsetof(struct iwl_tx_cmd, scratch);
935
936         len = sizeof(struct iwl_tx_cmd) +
937                 sizeof(struct iwl_cmd_header) + hdr_len;
938         /* take back ownership of DMA buffer to enable update */
939         pci_dma_sync_single_for_cpu(priv->pci_dev, txcmd_phys,
940                                     len, PCI_DMA_BIDIRECTIONAL);
941         tx_cmd->dram_lsb_ptr = cpu_to_le32(scratch_phys);
942         tx_cmd->dram_msb_ptr = iwl_get_dma_hi_addr(scratch_phys);
943
944         IWL_DEBUG_TX(priv, "sequence nr = 0X%x \n",
945                      le16_to_cpu(out_cmd->hdr.sequence));
946         IWL_DEBUG_TX(priv, "tx_flags = 0X%x \n", le32_to_cpu(tx_cmd->tx_flags));
947         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd, sizeof(*tx_cmd));
948         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd->hdr, hdr_len);
949
950         /* Set up entry for this TFD in Tx byte-count array */
951         if (info->flags & IEEE80211_TX_CTL_AMPDU)
952                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq,
953                                                      le16_to_cpu(tx_cmd->len));
954
955         pci_dma_sync_single_for_device(priv->pci_dev, txcmd_phys,
956                                        len, PCI_DMA_BIDIRECTIONAL);
957
958         trace_iwlwifi_dev_tx(priv,
959                              &((struct iwl_tfd *)txq->tfds)[txq->q.write_ptr],
960                              sizeof(struct iwl_tfd),
961                              &out_cmd->hdr, firstlen,
962                              skb->data + hdr_len, secondlen);
963
964         /* Tell device the write index *just past* this latest filled TFD */
965         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
966         ret = iwl_txq_update_write_ptr(priv, txq);
967         spin_unlock_irqrestore(&priv->lock, flags);
968
969         /*
970          * At this point the frame is "transmitted" successfully
971          * and we will get a TX status notification eventually,
972          * regardless of the value of ret. "ret" only indicates
973          * whether or not we should update the write pointer.
974          */
975
976         /* avoid atomic ops if it isn't an associated client */
977         if (sta_priv && sta_priv->client)
978                 atomic_inc(&sta_priv->pending_frames);
979
980         if (ret)
981                 return ret;
982
983         if ((iwl_queue_space(q) < q->high_mark) && priv->mac80211_registered) {
984                 if (wait_write_ptr) {
985                         spin_lock_irqsave(&priv->lock, flags);
986                         txq->need_update = 1;
987                         iwl_txq_update_write_ptr(priv, txq);
988                         spin_unlock_irqrestore(&priv->lock, flags);
989                 } else {
990                         iwl_stop_queue(priv, txq->swq_id);
991                 }
992         }
993
994         return 0;
995
996 drop_unlock:
997         spin_unlock_irqrestore(&priv->lock, flags);
998         return -1;
999 }
1000 EXPORT_SYMBOL(iwl_tx_skb);
1001
1002 /*************** HOST COMMAND QUEUE FUNCTIONS   *****/
1003
1004 /**
1005  * iwl_enqueue_hcmd - enqueue a uCode command
1006  * @priv: device private data point
1007  * @cmd: a point to the ucode command structure
1008  *
1009  * The function returns < 0 values to indicate the operation is
1010  * failed. On success, it turns the index (> 0) of command in the
1011  * command queue.
1012  */
1013 int iwl_enqueue_hcmd(struct iwl_priv *priv, struct iwl_host_cmd *cmd)
1014 {
1015         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
1016         struct iwl_queue *q = &txq->q;
1017         struct iwl_device_cmd *out_cmd;
1018         struct iwl_cmd_meta *out_meta;
1019         dma_addr_t phys_addr;
1020         unsigned long flags;
1021         int len, ret;
1022         u32 idx;
1023         u16 fix_size;
1024
1025         cmd->len = priv->cfg->ops->utils->get_hcmd_size(cmd->id, cmd->len);
1026         fix_size = (u16)(cmd->len + sizeof(out_cmd->hdr));
1027
1028         /* If any of the command structures end up being larger than
1029          * the TFD_MAX_PAYLOAD_SIZE, and it sent as a 'small' command then
1030          * we will need to increase the size of the TFD entries */
1031         BUG_ON((fix_size > TFD_MAX_PAYLOAD_SIZE) &&
1032                !(cmd->flags & CMD_SIZE_HUGE));
1033
1034         if (iwl_is_rfkill(priv) || iwl_is_ctkill(priv)) {
1035                 IWL_WARN(priv, "Not sending command - %s KILL\n",
1036                          iwl_is_rfkill(priv) ? "RF" : "CT");
1037                 return -EIO;
1038         }
1039
1040         if (iwl_queue_space(q) < ((cmd->flags & CMD_ASYNC) ? 2 : 1)) {
1041                 IWL_ERR(priv, "No space in command queue\n");
1042                 if (iwl_within_ct_kill_margin(priv))
1043                         iwl_tt_enter_ct_kill(priv);
1044                 else {
1045                         IWL_ERR(priv, "Restarting adapter due to queue full\n");
1046                         queue_work(priv->workqueue, &priv->restart);
1047                 }
1048                 return -ENOSPC;
1049         }
1050
1051         spin_lock_irqsave(&priv->hcmd_lock, flags);
1052
1053         idx = get_cmd_index(q, q->write_ptr, cmd->flags & CMD_SIZE_HUGE);
1054         out_cmd = txq->cmd[idx];
1055         out_meta = &txq->meta[idx];
1056
1057         memset(out_meta, 0, sizeof(*out_meta)); /* re-initialize to NULL */
1058         out_meta->flags = cmd->flags;
1059         if (cmd->flags & CMD_WANT_SKB)
1060                 out_meta->source = cmd;
1061         if (cmd->flags & CMD_ASYNC)
1062                 out_meta->callback = cmd->callback;
1063
1064         out_cmd->hdr.cmd = cmd->id;
1065         memcpy(&out_cmd->cmd.payload, cmd->data, cmd->len);
1066
1067         /* At this point, the out_cmd now has all of the incoming cmd
1068          * information */
1069
1070         out_cmd->hdr.flags = 0;
1071         out_cmd->hdr.sequence = cpu_to_le16(QUEUE_TO_SEQ(IWL_CMD_QUEUE_NUM) |
1072                         INDEX_TO_SEQ(q->write_ptr));
1073         if (cmd->flags & CMD_SIZE_HUGE)
1074                 out_cmd->hdr.sequence |= SEQ_HUGE_FRAME;
1075         len = sizeof(struct iwl_device_cmd);
1076         len += (idx == TFD_CMD_SLOTS) ?  IWL_MAX_SCAN_SIZE : 0;
1077
1078
1079 #ifdef CONFIG_IWLWIFI_DEBUG
1080         switch (out_cmd->hdr.cmd) {
1081         case REPLY_TX_LINK_QUALITY_CMD:
1082         case SENSITIVITY_CMD:
1083                 IWL_DEBUG_HC_DUMP(priv, "Sending command %s (#%x), seq: 0x%04X, "
1084                                 "%d bytes at %d[%d]:%d\n",
1085                                 get_cmd_string(out_cmd->hdr.cmd),
1086                                 out_cmd->hdr.cmd,
1087                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1088                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1089                                 break;
1090         default:
1091                 IWL_DEBUG_HC(priv, "Sending command %s (#%x), seq: 0x%04X, "
1092                                 "%d bytes at %d[%d]:%d\n",
1093                                 get_cmd_string(out_cmd->hdr.cmd),
1094                                 out_cmd->hdr.cmd,
1095                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1096                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1097         }
1098 #endif
1099         txq->need_update = 1;
1100
1101         if (priv->cfg->ops->lib->txq_update_byte_cnt_tbl)
1102                 /* Set up entry in queue's byte count circular buffer */
1103                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq, 0);
1104
1105         phys_addr = pci_map_single(priv->pci_dev, &out_cmd->hdr,
1106                                    fix_size, PCI_DMA_BIDIRECTIONAL);
1107         pci_unmap_addr_set(out_meta, mapping, phys_addr);
1108         pci_unmap_len_set(out_meta, len, fix_size);
1109
1110         trace_iwlwifi_dev_hcmd(priv, &out_cmd->hdr, fix_size, cmd->flags);
1111
1112         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
1113                                                    phys_addr, fix_size, 1,
1114                                                    U32_PAD(cmd->len));
1115
1116         /* Increment and update queue's write index */
1117         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
1118         ret = iwl_txq_update_write_ptr(priv, txq);
1119
1120         spin_unlock_irqrestore(&priv->hcmd_lock, flags);
1121         return ret ? ret : idx;
1122 }
1123
1124 static void iwl_tx_status(struct iwl_priv *priv, struct sk_buff *skb)
1125 {
1126         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
1127         struct ieee80211_sta *sta;
1128         struct iwl_station_priv *sta_priv;
1129
1130         sta = ieee80211_find_sta(priv->vif, hdr->addr1);
1131         if (sta) {
1132                 sta_priv = (void *)sta->drv_priv;
1133                 /* avoid atomic ops if this isn't a client */
1134                 if (sta_priv->client &&
1135                     atomic_dec_return(&sta_priv->pending_frames) == 0)
1136                         ieee80211_sta_block_awake(priv->hw, sta, false);
1137         }
1138
1139         ieee80211_tx_status_irqsafe(priv->hw, skb);
1140 }
1141
1142 int iwl_tx_queue_reclaim(struct iwl_priv *priv, int txq_id, int index)
1143 {
1144         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1145         struct iwl_queue *q = &txq->q;
1146         struct iwl_tx_info *tx_info;
1147         int nfreed = 0;
1148
1149         if ((index >= q->n_bd) || (iwl_queue_used(q, index) == 0)) {
1150                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1151                           "is out of range [0-%d] %d %d.\n", txq_id,
1152                           index, q->n_bd, q->write_ptr, q->read_ptr);
1153                 return 0;
1154         }
1155
1156         for (index = iwl_queue_inc_wrap(index, q->n_bd);
1157              q->read_ptr != index;
1158              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1159
1160                 tx_info = &txq->txb[txq->q.read_ptr];
1161                 iwl_tx_status(priv, tx_info->skb[0]);
1162                 tx_info->skb[0] = NULL;
1163
1164                 if (priv->cfg->ops->lib->txq_inval_byte_cnt_tbl)
1165                         priv->cfg->ops->lib->txq_inval_byte_cnt_tbl(priv, txq);
1166
1167                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
1168                 nfreed++;
1169         }
1170         return nfreed;
1171 }
1172 EXPORT_SYMBOL(iwl_tx_queue_reclaim);
1173
1174
1175 /**
1176  * iwl_hcmd_queue_reclaim - Reclaim TX command queue entries already Tx'd
1177  *
1178  * When FW advances 'R' index, all entries between old and new 'R' index
1179  * need to be reclaimed. As result, some free space forms.  If there is
1180  * enough free space (> low mark), wake the stack that feeds us.
1181  */
1182 static void iwl_hcmd_queue_reclaim(struct iwl_priv *priv, int txq_id,
1183                                    int idx, int cmd_idx)
1184 {
1185         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1186         struct iwl_queue *q = &txq->q;
1187         int nfreed = 0;
1188
1189         if ((idx >= q->n_bd) || (iwl_queue_used(q, idx) == 0)) {
1190                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1191                           "is out of range [0-%d] %d %d.\n", txq_id,
1192                           idx, q->n_bd, q->write_ptr, q->read_ptr);
1193                 return;
1194         }
1195
1196         for (idx = iwl_queue_inc_wrap(idx, q->n_bd); q->read_ptr != idx;
1197              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1198
1199                 if (nfreed++ > 0) {
1200                         IWL_ERR(priv, "HCMD skipped: index (%d) %d %d\n", idx,
1201                                         q->write_ptr, q->read_ptr);
1202                         queue_work(priv->workqueue, &priv->restart);
1203                 }
1204
1205         }
1206 }
1207
1208 /**
1209  * iwl_tx_cmd_complete - Pull unused buffers off the queue and reclaim them
1210  * @rxb: Rx buffer to reclaim
1211  *
1212  * If an Rx buffer has an async callback associated with it the callback
1213  * will be executed.  The attached skb (if present) will only be freed
1214  * if the callback returns 1
1215  */
1216 void iwl_tx_cmd_complete(struct iwl_priv *priv, struct iwl_rx_mem_buffer *rxb)
1217 {
1218         struct iwl_rx_packet *pkt = rxb_addr(rxb);
1219         u16 sequence = le16_to_cpu(pkt->hdr.sequence);
1220         int txq_id = SEQ_TO_QUEUE(sequence);
1221         int index = SEQ_TO_INDEX(sequence);
1222         int cmd_index;
1223         bool huge = !!(pkt->hdr.sequence & SEQ_HUGE_FRAME);
1224         struct iwl_device_cmd *cmd;
1225         struct iwl_cmd_meta *meta;
1226
1227         /* If a Tx command is being handled and it isn't in the actual
1228          * command queue then there a command routing bug has been introduced
1229          * in the queue management code. */
1230         if (WARN(txq_id != IWL_CMD_QUEUE_NUM,
1231                  "wrong command queue %d, sequence 0x%X readp=%d writep=%d\n",
1232                   txq_id, sequence,
1233                   priv->txq[IWL_CMD_QUEUE_NUM].q.read_ptr,
1234                   priv->txq[IWL_CMD_QUEUE_NUM].q.write_ptr)) {
1235                 iwl_print_hex_error(priv, pkt, 32);
1236                 return;
1237         }
1238
1239         cmd_index = get_cmd_index(&priv->txq[IWL_CMD_QUEUE_NUM].q, index, huge);
1240         cmd = priv->txq[IWL_CMD_QUEUE_NUM].cmd[cmd_index];
1241         meta = &priv->txq[IWL_CMD_QUEUE_NUM].meta[cmd_index];
1242
1243         pci_unmap_single(priv->pci_dev,
1244                          pci_unmap_addr(meta, mapping),
1245                          pci_unmap_len(meta, len),
1246                          PCI_DMA_BIDIRECTIONAL);
1247
1248         /* Input error checking is done when commands are added to queue. */
1249         if (meta->flags & CMD_WANT_SKB) {
1250                 meta->source->reply_page = (unsigned long)rxb_addr(rxb);
1251                 rxb->page = NULL;
1252         } else if (meta->callback)
1253                 meta->callback(priv, cmd, pkt);
1254
1255         iwl_hcmd_queue_reclaim(priv, txq_id, index, cmd_index);
1256
1257         if (!(meta->flags & CMD_ASYNC)) {
1258                 clear_bit(STATUS_HCMD_ACTIVE, &priv->status);
1259                 wake_up_interruptible(&priv->wait_command_queue);
1260         }
1261 }
1262 EXPORT_SYMBOL(iwl_tx_cmd_complete);
1263
1264 /*
1265  * Find first available (lowest unused) Tx Queue, mark it "active".
1266  * Called only when finding queue for aggregation.
1267  * Should never return anything < 7, because they should already
1268  * be in use as EDCA AC (0-3), Command (4), HCCA (5, 6).
1269  */
1270 static int iwl_txq_ctx_activate_free(struct iwl_priv *priv)
1271 {
1272         int txq_id;
1273
1274         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
1275                 if (!test_and_set_bit(txq_id, &priv->txq_ctx_active_msk))
1276                         return txq_id;
1277         return -1;
1278 }
1279
1280 int iwl_tx_agg_start(struct iwl_priv *priv, const u8 *ra, u16 tid, u16 *ssn)
1281 {
1282         int sta_id;
1283         int tx_fifo;
1284         int txq_id;
1285         int ret;
1286         unsigned long flags;
1287         struct iwl_tid_data *tid_data;
1288
1289         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1290                 tx_fifo = default_tid_to_tx_fifo[tid];
1291         else
1292                 return -EINVAL;
1293
1294         IWL_WARN(priv, "%s on ra = %pM tid = %d\n",
1295                         __func__, ra, tid);
1296
1297         sta_id = iwl_find_station(priv, ra);
1298         if (sta_id == IWL_INVALID_STATION) {
1299                 IWL_ERR(priv, "Start AGG on invalid station\n");
1300                 return -ENXIO;
1301         }
1302         if (unlikely(tid >= MAX_TID_COUNT))
1303                 return -EINVAL;
1304
1305         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_OFF) {
1306                 IWL_ERR(priv, "Start AGG when state is not IWL_AGG_OFF !\n");
1307                 return -ENXIO;
1308         }
1309
1310         txq_id = iwl_txq_ctx_activate_free(priv);
1311         if (txq_id == -1) {
1312                 IWL_ERR(priv, "No free aggregation queue available\n");
1313                 return -ENXIO;
1314         }
1315
1316         spin_lock_irqsave(&priv->sta_lock, flags);
1317         tid_data = &priv->stations[sta_id].tid[tid];
1318         *ssn = SEQ_TO_SN(tid_data->seq_number);
1319         tid_data->agg.txq_id = txq_id;
1320         priv->txq[txq_id].swq_id = iwl_virtual_agg_queue_num(tx_fifo, txq_id);
1321         spin_unlock_irqrestore(&priv->sta_lock, flags);
1322
1323         ret = priv->cfg->ops->lib->txq_agg_enable(priv, txq_id, tx_fifo,
1324                                                   sta_id, tid, *ssn);
1325         if (ret)
1326                 return ret;
1327
1328         if (tid_data->tfds_in_queue == 0) {
1329                 IWL_DEBUG_HT(priv, "HW queue is empty\n");
1330                 tid_data->agg.state = IWL_AGG_ON;
1331                 ieee80211_start_tx_ba_cb_irqsafe(priv->vif, ra, tid);
1332         } else {
1333                 IWL_DEBUG_HT(priv, "HW queue is NOT empty: %d packets in HW queue\n",
1334                              tid_data->tfds_in_queue);
1335                 tid_data->agg.state = IWL_EMPTYING_HW_QUEUE_ADDBA;
1336         }
1337         return ret;
1338 }
1339 EXPORT_SYMBOL(iwl_tx_agg_start);
1340
1341 int iwl_tx_agg_stop(struct iwl_priv *priv , const u8 *ra, u16 tid)
1342 {
1343         int tx_fifo_id, txq_id, sta_id, ssn = -1;
1344         struct iwl_tid_data *tid_data;
1345         int ret, write_ptr, read_ptr;
1346         unsigned long flags;
1347
1348         if (!ra) {
1349                 IWL_ERR(priv, "ra = NULL\n");
1350                 return -EINVAL;
1351         }
1352
1353         if (unlikely(tid >= MAX_TID_COUNT))
1354                 return -EINVAL;
1355
1356         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1357                 tx_fifo_id = default_tid_to_tx_fifo[tid];
1358         else
1359                 return -EINVAL;
1360
1361         sta_id = iwl_find_station(priv, ra);
1362
1363         if (sta_id == IWL_INVALID_STATION) {
1364                 IWL_ERR(priv, "Invalid station for AGG tid %d\n", tid);
1365                 return -ENXIO;
1366         }
1367
1368         if (priv->stations[sta_id].tid[tid].agg.state ==
1369                                 IWL_EMPTYING_HW_QUEUE_ADDBA) {
1370                 IWL_DEBUG_HT(priv, "AGG stop before setup done\n");
1371                 ieee80211_stop_tx_ba_cb_irqsafe(priv->vif, ra, tid);
1372                 priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1373                 return 0;
1374         }
1375
1376         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_ON)
1377                 IWL_WARN(priv, "Stopping AGG while state not ON or starting\n");
1378
1379         tid_data = &priv->stations[sta_id].tid[tid];
1380         ssn = (tid_data->seq_number & IEEE80211_SCTL_SEQ) >> 4;
1381         txq_id = tid_data->agg.txq_id;
1382         write_ptr = priv->txq[txq_id].q.write_ptr;
1383         read_ptr = priv->txq[txq_id].q.read_ptr;
1384
1385         /* The queue is not empty */
1386         if (write_ptr != read_ptr) {
1387                 IWL_DEBUG_HT(priv, "Stopping a non empty AGG HW QUEUE\n");
1388                 priv->stations[sta_id].tid[tid].agg.state =
1389                                 IWL_EMPTYING_HW_QUEUE_DELBA;
1390                 return 0;
1391         }
1392
1393         IWL_DEBUG_HT(priv, "HW queue is empty\n");
1394         priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1395
1396         spin_lock_irqsave(&priv->lock, flags);
1397         ret = priv->cfg->ops->lib->txq_agg_disable(priv, txq_id, ssn,
1398                                                    tx_fifo_id);
1399         spin_unlock_irqrestore(&priv->lock, flags);
1400
1401         if (ret)
1402                 return ret;
1403
1404         ieee80211_stop_tx_ba_cb_irqsafe(priv->vif, ra, tid);
1405
1406         return 0;
1407 }
1408 EXPORT_SYMBOL(iwl_tx_agg_stop);
1409
1410 int iwl_txq_check_empty(struct iwl_priv *priv, int sta_id, u8 tid, int txq_id)
1411 {
1412         struct iwl_queue *q = &priv->txq[txq_id].q;
1413         u8 *addr = priv->stations[sta_id].sta.sta.addr;
1414         struct iwl_tid_data *tid_data = &priv->stations[sta_id].tid[tid];
1415
1416         switch (priv->stations[sta_id].tid[tid].agg.state) {
1417         case IWL_EMPTYING_HW_QUEUE_DELBA:
1418                 /* We are reclaiming the last packet of the */
1419                 /* aggregated HW queue */
1420                 if ((txq_id  == tid_data->agg.txq_id) &&
1421                     (q->read_ptr == q->write_ptr)) {
1422                         u16 ssn = SEQ_TO_SN(tid_data->seq_number);
1423                         int tx_fifo = default_tid_to_tx_fifo[tid];
1424                         IWL_DEBUG_HT(priv, "HW queue empty: continue DELBA flow\n");
1425                         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id,
1426                                                              ssn, tx_fifo);
1427                         tid_data->agg.state = IWL_AGG_OFF;
1428                         ieee80211_stop_tx_ba_cb_irqsafe(priv->vif, addr, tid);
1429                 }
1430                 break;
1431         case IWL_EMPTYING_HW_QUEUE_ADDBA:
1432                 /* We are reclaiming the last packet of the queue */
1433                 if (tid_data->tfds_in_queue == 0) {
1434                         IWL_DEBUG_HT(priv, "HW queue empty: continue ADDBA flow\n");
1435                         tid_data->agg.state = IWL_AGG_ON;
1436                         ieee80211_start_tx_ba_cb_irqsafe(priv->vif, addr, tid);
1437                 }
1438                 break;
1439         }
1440         return 0;
1441 }
1442 EXPORT_SYMBOL(iwl_txq_check_empty);
1443
1444 /**
1445  * iwl_tx_status_reply_compressed_ba - Update tx status from block-ack
1446  *
1447  * Go through block-ack's bitmap of ACK'd frames, update driver's record of
1448  * ACK vs. not.  This gets sent to mac80211, then to rate scaling algo.
1449  */
1450 static int iwl_tx_status_reply_compressed_ba(struct iwl_priv *priv,
1451                                  struct iwl_ht_agg *agg,
1452                                  struct iwl_compressed_ba_resp *ba_resp)
1453
1454 {
1455         int i, sh, ack;
1456         u16 seq_ctl = le16_to_cpu(ba_resp->seq_ctl);
1457         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1458         u64 bitmap;
1459         int successes = 0;
1460         struct ieee80211_tx_info *info;
1461
1462         if (unlikely(!agg->wait_for_ba))  {
1463                 IWL_ERR(priv, "Received BA when not expected\n");
1464                 return -EINVAL;
1465         }
1466
1467         /* Mark that the expected block-ack response arrived */
1468         agg->wait_for_ba = 0;
1469         IWL_DEBUG_TX_REPLY(priv, "BA %d %d\n", agg->start_idx, ba_resp->seq_ctl);
1470
1471         /* Calculate shift to align block-ack bits with our Tx window bits */
1472         sh = agg->start_idx - SEQ_TO_INDEX(seq_ctl >> 4);
1473         if (sh < 0) /* tbw something is wrong with indices */
1474                 sh += 0x100;
1475
1476         /* don't use 64-bit values for now */
1477         bitmap = le64_to_cpu(ba_resp->bitmap) >> sh;
1478
1479         if (agg->frame_count > (64 - sh)) {
1480                 IWL_DEBUG_TX_REPLY(priv, "more frames than bitmap size");
1481                 return -1;
1482         }
1483
1484         /* check for success or failure according to the
1485          * transmitted bitmap and block-ack bitmap */
1486         bitmap &= agg->bitmap;
1487
1488         /* For each frame attempted in aggregation,
1489          * update driver's record of tx frame's status. */
1490         for (i = 0; i < agg->frame_count ; i++) {
1491                 ack = bitmap & (1ULL << i);
1492                 successes += !!ack;
1493                 IWL_DEBUG_TX_REPLY(priv, "%s ON i=%d idx=%d raw=%d\n",
1494                         ack ? "ACK" : "NACK", i, (agg->start_idx + i) & 0xff,
1495                         agg->start_idx + i);
1496         }
1497
1498         info = IEEE80211_SKB_CB(priv->txq[scd_flow].txb[agg->start_idx].skb[0]);
1499         memset(&info->status, 0, sizeof(info->status));
1500         info->flags |= IEEE80211_TX_STAT_ACK;
1501         info->flags |= IEEE80211_TX_STAT_AMPDU;
1502         info->status.ampdu_ack_map = successes;
1503         info->status.ampdu_ack_len = agg->frame_count;
1504         iwl_hwrate_to_tx_control(priv, agg->rate_n_flags, info);
1505
1506         IWL_DEBUG_TX_REPLY(priv, "Bitmap %llx\n", (unsigned long long)bitmap);
1507
1508         return 0;
1509 }
1510
1511 /**
1512  * iwl_rx_reply_compressed_ba - Handler for REPLY_COMPRESSED_BA
1513  *
1514  * Handles block-acknowledge notification from device, which reports success
1515  * of frames sent via aggregation.
1516  */
1517 void iwl_rx_reply_compressed_ba(struct iwl_priv *priv,
1518                                            struct iwl_rx_mem_buffer *rxb)
1519 {
1520         struct iwl_rx_packet *pkt = rxb_addr(rxb);
1521         struct iwl_compressed_ba_resp *ba_resp = &pkt->u.compressed_ba;
1522         struct iwl_tx_queue *txq = NULL;
1523         struct iwl_ht_agg *agg;
1524         int index;
1525         int sta_id;
1526         int tid;
1527
1528         /* "flow" corresponds to Tx queue */
1529         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1530
1531         /* "ssn" is start of block-ack Tx window, corresponds to index
1532          * (in Tx queue's circular buffer) of first TFD/frame in window */
1533         u16 ba_resp_scd_ssn = le16_to_cpu(ba_resp->scd_ssn);
1534
1535         if (scd_flow >= priv->hw_params.max_txq_num) {
1536                 IWL_ERR(priv,
1537                         "BUG_ON scd_flow is bigger than number of queues\n");
1538                 return;
1539         }
1540
1541         txq = &priv->txq[scd_flow];
1542         sta_id = ba_resp->sta_id;
1543         tid = ba_resp->tid;
1544         agg = &priv->stations[sta_id].tid[tid].agg;
1545
1546         /* Find index just before block-ack window */
1547         index = iwl_queue_dec_wrap(ba_resp_scd_ssn & 0xff, txq->q.n_bd);
1548
1549         /* TODO: Need to get this copy more safely - now good for debug */
1550
1551         IWL_DEBUG_TX_REPLY(priv, "REPLY_COMPRESSED_BA [%d] Received from %pM, "
1552                            "sta_id = %d\n",
1553                            agg->wait_for_ba,
1554                            (u8 *) &ba_resp->sta_addr_lo32,
1555                            ba_resp->sta_id);
1556         IWL_DEBUG_TX_REPLY(priv, "TID = %d, SeqCtl = %d, bitmap = 0x%llx, scd_flow = "
1557                            "%d, scd_ssn = %d\n",
1558                            ba_resp->tid,
1559                            ba_resp->seq_ctl,
1560                            (unsigned long long)le64_to_cpu(ba_resp->bitmap),
1561                            ba_resp->scd_flow,
1562                            ba_resp->scd_ssn);
1563         IWL_DEBUG_TX_REPLY(priv, "DAT start_idx = %d, bitmap = 0x%llx \n",
1564                            agg->start_idx,
1565                            (unsigned long long)agg->bitmap);
1566
1567         /* Update driver's record of ACK vs. not for each frame in window */
1568         iwl_tx_status_reply_compressed_ba(priv, agg, ba_resp);
1569
1570         /* Release all TFDs before the SSN, i.e. all TFDs in front of
1571          * block-ack window (we assume that they've been successfully
1572          * transmitted ... if not, it's too late anyway). */
1573         if (txq->q.read_ptr != (ba_resp_scd_ssn & 0xff)) {
1574                 /* calculate mac80211 ampdu sw queue to wake */
1575                 int freed = iwl_tx_queue_reclaim(priv, scd_flow, index);
1576                 iwl_free_tfds_in_queue(priv, sta_id, tid, freed);
1577
1578                 if ((iwl_queue_space(&txq->q) > txq->q.low_mark) &&
1579                     priv->mac80211_registered &&
1580                     (agg->state != IWL_EMPTYING_HW_QUEUE_DELBA))
1581                         iwl_wake_queue(priv, txq->swq_id);
1582
1583                 iwl_txq_check_empty(priv, sta_id, tid, scd_flow);
1584         }
1585 }
1586 EXPORT_SYMBOL(iwl_rx_reply_compressed_ba);
1587
1588 #ifdef CONFIG_IWLWIFI_DEBUG
1589 #define TX_STATUS_ENTRY(x) case TX_STATUS_FAIL_ ## x: return #x
1590
1591 const char *iwl_get_tx_fail_reason(u32 status)
1592 {
1593         switch (status & TX_STATUS_MSK) {
1594         case TX_STATUS_SUCCESS:
1595                 return "SUCCESS";
1596                 TX_STATUS_ENTRY(SHORT_LIMIT);
1597                 TX_STATUS_ENTRY(LONG_LIMIT);
1598                 TX_STATUS_ENTRY(FIFO_UNDERRUN);
1599                 TX_STATUS_ENTRY(MGMNT_ABORT);
1600                 TX_STATUS_ENTRY(NEXT_FRAG);
1601                 TX_STATUS_ENTRY(LIFE_EXPIRE);
1602                 TX_STATUS_ENTRY(DEST_PS);
1603                 TX_STATUS_ENTRY(ABORTED);
1604                 TX_STATUS_ENTRY(BT_RETRY);
1605                 TX_STATUS_ENTRY(STA_INVALID);
1606                 TX_STATUS_ENTRY(FRAG_DROPPED);
1607                 TX_STATUS_ENTRY(TID_DISABLE);
1608                 TX_STATUS_ENTRY(FRAME_FLUSHED);
1609                 TX_STATUS_ENTRY(INSUFFICIENT_CF_POLL);
1610                 TX_STATUS_ENTRY(TX_LOCKED);
1611                 TX_STATUS_ENTRY(NO_BEACON_ON_RADAR);
1612         }
1613
1614         return "UNKNOWN";
1615 }
1616 EXPORT_SYMBOL(iwl_get_tx_fail_reason);
1617 #endif /* CONFIG_IWLWIFI_DEBUG */