iwlwifi: dynamic allocate tx queue structure
[linux-2.6.git] / drivers / net / wireless / iwlwifi / iwl-tx.c
1 /******************************************************************************
2  *
3  * Copyright(c) 2003 - 2009 Intel Corporation. All rights reserved.
4  *
5  * Portions of this file are derived from the ipw3945 project, as well
6  * as portions of the ieee80211 subsystem header files.
7  *
8  * This program is free software; you can redistribute it and/or modify it
9  * under the terms of version 2 of the GNU General Public License as
10  * published by the Free Software Foundation.
11  *
12  * This program is distributed in the hope that it will be useful, but WITHOUT
13  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
14  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
15  * more details.
16  *
17  * You should have received a copy of the GNU General Public License along with
18  * this program; if not, write to the Free Software Foundation, Inc.,
19  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA
20  *
21  * The full GNU General Public License is included in this distribution in the
22  * file called LICENSE.
23  *
24  * Contact Information:
25  *  Intel Linux Wireless <ilw@linux.intel.com>
26  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
27  *
28  *****************************************************************************/
29
30 #include <linux/etherdevice.h>
31 #include <net/mac80211.h>
32 #include "iwl-eeprom.h"
33 #include "iwl-dev.h"
34 #include "iwl-core.h"
35 #include "iwl-sta.h"
36 #include "iwl-io.h"
37 #include "iwl-helpers.h"
38
39 static const u16 default_tid_to_tx_fifo[] = {
40         IWL_TX_FIFO_AC1,
41         IWL_TX_FIFO_AC0,
42         IWL_TX_FIFO_AC0,
43         IWL_TX_FIFO_AC1,
44         IWL_TX_FIFO_AC2,
45         IWL_TX_FIFO_AC2,
46         IWL_TX_FIFO_AC3,
47         IWL_TX_FIFO_AC3,
48         IWL_TX_FIFO_NONE,
49         IWL_TX_FIFO_NONE,
50         IWL_TX_FIFO_NONE,
51         IWL_TX_FIFO_NONE,
52         IWL_TX_FIFO_NONE,
53         IWL_TX_FIFO_NONE,
54         IWL_TX_FIFO_NONE,
55         IWL_TX_FIFO_NONE,
56         IWL_TX_FIFO_AC3
57 };
58
59 static inline int iwl_alloc_dma_ptr(struct iwl_priv *priv,
60                                     struct iwl_dma_ptr *ptr, size_t size)
61 {
62         ptr->addr = pci_alloc_consistent(priv->pci_dev, size, &ptr->dma);
63         if (!ptr->addr)
64                 return -ENOMEM;
65         ptr->size = size;
66         return 0;
67 }
68
69 static inline void iwl_free_dma_ptr(struct iwl_priv *priv,
70                                     struct iwl_dma_ptr *ptr)
71 {
72         if (unlikely(!ptr->addr))
73                 return;
74
75         pci_free_consistent(priv->pci_dev, ptr->size, ptr->addr, ptr->dma);
76         memset(ptr, 0, sizeof(*ptr));
77 }
78
79 /**
80  * iwl_txq_update_write_ptr - Send new write index to hardware
81  */
82 int iwl_txq_update_write_ptr(struct iwl_priv *priv, struct iwl_tx_queue *txq)
83 {
84         u32 reg = 0;
85         int ret = 0;
86         int txq_id = txq->q.id;
87
88         if (txq->need_update == 0)
89                 return ret;
90
91         /* if we're trying to save power */
92         if (test_bit(STATUS_POWER_PMI, &priv->status)) {
93                 /* wake up nic if it's powered down ...
94                  * uCode will wake up, and interrupt us again, so next
95                  * time we'll skip this part. */
96                 reg = iwl_read32(priv, CSR_UCODE_DRV_GP1);
97
98                 if (reg & CSR_UCODE_DRV_GP1_BIT_MAC_SLEEP) {
99                         IWL_DEBUG_INFO(priv, "Requesting wakeup, GP1 = 0x%x\n", reg);
100                         iwl_set_bit(priv, CSR_GP_CNTRL,
101                                     CSR_GP_CNTRL_REG_FLAG_MAC_ACCESS_REQ);
102                         return ret;
103                 }
104
105                 iwl_write_direct32(priv, HBUS_TARG_WRPTR,
106                                      txq->q.write_ptr | (txq_id << 8));
107
108         /* else not in power-save mode, uCode will never sleep when we're
109          * trying to tx (during RFKILL, we're not trying to tx). */
110         } else
111                 iwl_write32(priv, HBUS_TARG_WRPTR,
112                             txq->q.write_ptr | (txq_id << 8));
113
114         txq->need_update = 0;
115
116         return ret;
117 }
118 EXPORT_SYMBOL(iwl_txq_update_write_ptr);
119
120
121 /**
122  * iwl_tx_queue_free - Deallocate DMA queue.
123  * @txq: Transmit queue to deallocate.
124  *
125  * Empty queue by removing and destroying all BD's.
126  * Free all buffers.
127  * 0-fill, but do not free "txq" descriptor structure.
128  */
129 void iwl_tx_queue_free(struct iwl_priv *priv, int txq_id)
130 {
131         struct iwl_tx_queue *txq = &priv->txq[txq_id];
132         struct iwl_queue *q = &txq->q;
133         struct pci_dev *dev = priv->pci_dev;
134         int i, len;
135
136         if (q->n_bd == 0)
137                 return;
138
139         /* first, empty all BD's */
140         for (; q->write_ptr != q->read_ptr;
141              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd))
142                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
143
144         len = sizeof(struct iwl_device_cmd) * q->n_window;
145
146         /* De-alloc array of command/tx buffers */
147         for (i = 0; i < TFD_TX_CMD_SLOTS; i++)
148                 kfree(txq->cmd[i]);
149
150         /* De-alloc circular buffer of TFDs */
151         if (txq->q.n_bd)
152                 pci_free_consistent(dev, priv->hw_params.tfd_size *
153                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
154
155         /* De-alloc array of per-TFD driver data */
156         kfree(txq->txb);
157         txq->txb = NULL;
158
159         /* deallocate arrays */
160         kfree(txq->cmd);
161         kfree(txq->meta);
162         txq->cmd = NULL;
163         txq->meta = NULL;
164
165         /* 0-fill queue descriptor structure */
166         memset(txq, 0, sizeof(*txq));
167 }
168 EXPORT_SYMBOL(iwl_tx_queue_free);
169
170 /**
171  * iwl_cmd_queue_free - Deallocate DMA queue.
172  * @txq: Transmit queue to deallocate.
173  *
174  * Empty queue by removing and destroying all BD's.
175  * Free all buffers.
176  * 0-fill, but do not free "txq" descriptor structure.
177  */
178 void iwl_cmd_queue_free(struct iwl_priv *priv)
179 {
180         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
181         struct iwl_queue *q = &txq->q;
182         struct pci_dev *dev = priv->pci_dev;
183         int i, len;
184
185         if (q->n_bd == 0)
186                 return;
187
188         len = sizeof(struct iwl_device_cmd) * q->n_window;
189         len += IWL_MAX_SCAN_SIZE;
190
191         /* De-alloc array of command/tx buffers */
192         for (i = 0; i <= TFD_CMD_SLOTS; i++)
193                 kfree(txq->cmd[i]);
194
195         /* De-alloc circular buffer of TFDs */
196         if (txq->q.n_bd)
197                 pci_free_consistent(dev, priv->hw_params.tfd_size *
198                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
199
200         /* deallocate arrays */
201         kfree(txq->cmd);
202         kfree(txq->meta);
203         txq->cmd = NULL;
204         txq->meta = NULL;
205
206         /* 0-fill queue descriptor structure */
207         memset(txq, 0, sizeof(*txq));
208 }
209 EXPORT_SYMBOL(iwl_cmd_queue_free);
210
211 /*************** DMA-QUEUE-GENERAL-FUNCTIONS  *****
212  * DMA services
213  *
214  * Theory of operation
215  *
216  * A Tx or Rx queue resides in host DRAM, and is comprised of a circular buffer
217  * of buffer descriptors, each of which points to one or more data buffers for
218  * the device to read from or fill.  Driver and device exchange status of each
219  * queue via "read" and "write" pointers.  Driver keeps minimum of 2 empty
220  * entries in each circular buffer, to protect against confusing empty and full
221  * queue states.
222  *
223  * The device reads or writes the data in the queues via the device's several
224  * DMA/FIFO channels.  Each queue is mapped to a single DMA channel.
225  *
226  * For Tx queue, there are low mark and high mark limits. If, after queuing
227  * the packet for Tx, free space become < low mark, Tx queue stopped. When
228  * reclaiming packets (on 'tx done IRQ), if free space become > high mark,
229  * Tx queue resumed.
230  *
231  * See more detailed info in iwl-4965-hw.h.
232  ***************************************************/
233
234 int iwl_queue_space(const struct iwl_queue *q)
235 {
236         int s = q->read_ptr - q->write_ptr;
237
238         if (q->read_ptr > q->write_ptr)
239                 s -= q->n_bd;
240
241         if (s <= 0)
242                 s += q->n_window;
243         /* keep some reserve to not confuse empty and full situations */
244         s -= 2;
245         if (s < 0)
246                 s = 0;
247         return s;
248 }
249 EXPORT_SYMBOL(iwl_queue_space);
250
251
252 /**
253  * iwl_queue_init - Initialize queue's high/low-water and read/write indexes
254  */
255 static int iwl_queue_init(struct iwl_priv *priv, struct iwl_queue *q,
256                           int count, int slots_num, u32 id)
257 {
258         q->n_bd = count;
259         q->n_window = slots_num;
260         q->id = id;
261
262         /* count must be power-of-two size, otherwise iwl_queue_inc_wrap
263          * and iwl_queue_dec_wrap are broken. */
264         BUG_ON(!is_power_of_2(count));
265
266         /* slots_num must be power-of-two size, otherwise
267          * get_cmd_index is broken. */
268         BUG_ON(!is_power_of_2(slots_num));
269
270         q->low_mark = q->n_window / 4;
271         if (q->low_mark < 4)
272                 q->low_mark = 4;
273
274         q->high_mark = q->n_window / 8;
275         if (q->high_mark < 2)
276                 q->high_mark = 2;
277
278         q->write_ptr = q->read_ptr = 0;
279
280         return 0;
281 }
282
283 /**
284  * iwl_tx_queue_alloc - Alloc driver data and TFD CB for one Tx/cmd queue
285  */
286 static int iwl_tx_queue_alloc(struct iwl_priv *priv,
287                               struct iwl_tx_queue *txq, u32 id)
288 {
289         struct pci_dev *dev = priv->pci_dev;
290         size_t tfd_sz = priv->hw_params.tfd_size * TFD_QUEUE_SIZE_MAX;
291
292         /* Driver private data, only for Tx (not command) queues,
293          * not shared with device. */
294         if (id != IWL_CMD_QUEUE_NUM) {
295                 txq->txb = kmalloc(sizeof(txq->txb[0]) *
296                                    TFD_QUEUE_SIZE_MAX, GFP_KERNEL);
297                 if (!txq->txb) {
298                         IWL_ERR(priv, "kmalloc for auxiliary BD "
299                                   "structures failed\n");
300                         goto error;
301                 }
302         } else {
303                 txq->txb = NULL;
304         }
305
306         /* Circular buffer of transmit frame descriptors (TFDs),
307          * shared with device */
308         txq->tfds = pci_alloc_consistent(dev, tfd_sz, &txq->q.dma_addr);
309
310         if (!txq->tfds) {
311                 IWL_ERR(priv, "pci_alloc_consistent(%zd) failed\n", tfd_sz);
312                 goto error;
313         }
314         txq->q.id = id;
315
316         return 0;
317
318  error:
319         kfree(txq->txb);
320         txq->txb = NULL;
321
322         return -ENOMEM;
323 }
324
325 /**
326  * iwl_tx_queue_init - Allocate and initialize one tx/cmd queue
327  */
328 int iwl_tx_queue_init(struct iwl_priv *priv, struct iwl_tx_queue *txq,
329                       int slots_num, u32 txq_id)
330 {
331         int i, len;
332         int ret;
333         int actual_slots = slots_num;
334
335         /*
336          * Alloc buffer array for commands (Tx or other types of commands).
337          * For the command queue (#4), allocate command space + one big
338          * command for scan, since scan command is very huge; the system will
339          * not have two scans at the same time, so only one is needed.
340          * For normal Tx queues (all other queues), no super-size command
341          * space is needed.
342          */
343         if (txq_id == IWL_CMD_QUEUE_NUM)
344                 actual_slots++;
345
346         txq->meta = kzalloc(sizeof(struct iwl_cmd_meta) * actual_slots,
347                             GFP_KERNEL);
348         txq->cmd = kzalloc(sizeof(struct iwl_device_cmd *) * actual_slots,
349                            GFP_KERNEL);
350
351         if (!txq->meta || !txq->cmd)
352                 goto out_free_arrays;
353
354         len = sizeof(struct iwl_device_cmd);
355         for (i = 0; i < actual_slots; i++) {
356                 /* only happens for cmd queue */
357                 if (i == slots_num)
358                         len += IWL_MAX_SCAN_SIZE;
359
360                 txq->cmd[i] = kmalloc(len, GFP_KERNEL);
361                 if (!txq->cmd[i])
362                         goto err;
363         }
364
365         /* Alloc driver data array and TFD circular buffer */
366         ret = iwl_tx_queue_alloc(priv, txq, txq_id);
367         if (ret)
368                 goto err;
369
370         txq->need_update = 0;
371
372         /* aggregation TX queues will get their ID when aggregation begins */
373         if (txq_id <= IWL_TX_FIFO_AC3)
374                 txq->swq_id = txq_id;
375
376         /* TFD_QUEUE_SIZE_MAX must be power-of-two size, otherwise
377          * iwl_queue_inc_wrap and iwl_queue_dec_wrap are broken. */
378         BUILD_BUG_ON(TFD_QUEUE_SIZE_MAX & (TFD_QUEUE_SIZE_MAX - 1));
379
380         /* Initialize queue's high/low-water marks, and head/tail indexes */
381         iwl_queue_init(priv, &txq->q, TFD_QUEUE_SIZE_MAX, slots_num, txq_id);
382
383         /* Tell device where to find queue */
384         priv->cfg->ops->lib->txq_init(priv, txq);
385
386         return 0;
387 err:
388         for (i = 0; i < actual_slots; i++)
389                 kfree(txq->cmd[i]);
390 out_free_arrays:
391         kfree(txq->meta);
392         kfree(txq->cmd);
393
394         return -ENOMEM;
395 }
396 EXPORT_SYMBOL(iwl_tx_queue_init);
397
398 /**
399  * iwl_hw_txq_ctx_free - Free TXQ Context
400  *
401  * Destroy all TX DMA queues and structures
402  */
403 void iwl_hw_txq_ctx_free(struct iwl_priv *priv)
404 {
405         int txq_id;
406
407         /* Tx queues */
408         if (priv->txq)
409                 for (txq_id = 0; txq_id < priv->hw_params.max_txq_num;
410                      txq_id++)
411                         if (txq_id == IWL_CMD_QUEUE_NUM)
412                                 iwl_cmd_queue_free(priv);
413                         else
414                                 iwl_tx_queue_free(priv, txq_id);
415         iwl_free_dma_ptr(priv, &priv->kw);
416
417         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
418
419         /* free tx queue structure */
420         iwl_free_txq_mem(priv);
421 }
422 EXPORT_SYMBOL(iwl_hw_txq_ctx_free);
423
424 /**
425  * iwl_txq_ctx_reset - Reset TX queue context
426  * Destroys all DMA structures and initialize them again
427  *
428  * @param priv
429  * @return error code
430  */
431 int iwl_txq_ctx_reset(struct iwl_priv *priv)
432 {
433         int ret = 0;
434         int txq_id, slots_num;
435         unsigned long flags;
436
437         /* Free all tx/cmd queues and keep-warm buffer */
438         iwl_hw_txq_ctx_free(priv);
439
440         ret = iwl_alloc_dma_ptr(priv, &priv->scd_bc_tbls,
441                                 priv->hw_params.scd_bc_tbls_size);
442         if (ret) {
443                 IWL_ERR(priv, "Scheduler BC Table allocation failed\n");
444                 goto error_bc_tbls;
445         }
446         /* Alloc keep-warm buffer */
447         ret = iwl_alloc_dma_ptr(priv, &priv->kw, IWL_KW_SIZE);
448         if (ret) {
449                 IWL_ERR(priv, "Keep Warm allocation failed\n");
450                 goto error_kw;
451         }
452
453         /* allocate tx queue structure */
454         ret = iwl_alloc_txq_mem(priv);
455         if (ret)
456                 goto error;
457
458         spin_lock_irqsave(&priv->lock, flags);
459
460         /* Turn off all Tx DMA fifos */
461         priv->cfg->ops->lib->txq_set_sched(priv, 0);
462
463         /* Tell NIC where to find the "keep warm" buffer */
464         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
465
466         spin_unlock_irqrestore(&priv->lock, flags);
467
468         /* Alloc and init all Tx queues, including the command queue (#4) */
469         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
470                 slots_num = (txq_id == IWL_CMD_QUEUE_NUM) ?
471                                         TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
472                 ret = iwl_tx_queue_init(priv, &priv->txq[txq_id], slots_num,
473                                        txq_id);
474                 if (ret) {
475                         IWL_ERR(priv, "Tx %d queue init failed\n", txq_id);
476                         goto error;
477                 }
478         }
479
480         return ret;
481
482  error:
483         iwl_hw_txq_ctx_free(priv);
484         iwl_free_dma_ptr(priv, &priv->kw);
485  error_kw:
486         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
487  error_bc_tbls:
488         return ret;
489 }
490
491 /**
492  * iwl_txq_ctx_stop - Stop all Tx DMA channels, free Tx queue memory
493  */
494 void iwl_txq_ctx_stop(struct iwl_priv *priv)
495 {
496         int ch;
497         unsigned long flags;
498
499         /* Turn off all Tx DMA fifos */
500         spin_lock_irqsave(&priv->lock, flags);
501
502         priv->cfg->ops->lib->txq_set_sched(priv, 0);
503
504         /* Stop each Tx DMA channel, and wait for it to be idle */
505         for (ch = 0; ch < priv->hw_params.dma_chnl_num; ch++) {
506                 iwl_write_direct32(priv, FH_TCSR_CHNL_TX_CONFIG_REG(ch), 0x0);
507                 iwl_poll_direct_bit(priv, FH_TSSR_TX_STATUS_REG,
508                                     FH_TSSR_TX_STATUS_REG_MSK_CHNL_IDLE(ch),
509                                     1000);
510         }
511         spin_unlock_irqrestore(&priv->lock, flags);
512
513         /* Deallocate memory for all Tx queues */
514         iwl_hw_txq_ctx_free(priv);
515 }
516 EXPORT_SYMBOL(iwl_txq_ctx_stop);
517
518 /*
519  * handle build REPLY_TX command notification.
520  */
521 static void iwl_tx_cmd_build_basic(struct iwl_priv *priv,
522                                   struct iwl_tx_cmd *tx_cmd,
523                                   struct ieee80211_tx_info *info,
524                                   struct ieee80211_hdr *hdr,
525                                   u8 std_id)
526 {
527         __le16 fc = hdr->frame_control;
528         __le32 tx_flags = tx_cmd->tx_flags;
529
530         tx_cmd->stop_time.life_time = TX_CMD_LIFE_TIME_INFINITE;
531         if (!(info->flags & IEEE80211_TX_CTL_NO_ACK)) {
532                 tx_flags |= TX_CMD_FLG_ACK_MSK;
533                 if (ieee80211_is_mgmt(fc))
534                         tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
535                 if (ieee80211_is_probe_resp(fc) &&
536                     !(le16_to_cpu(hdr->seq_ctrl) & 0xf))
537                         tx_flags |= TX_CMD_FLG_TSF_MSK;
538         } else {
539                 tx_flags &= (~TX_CMD_FLG_ACK_MSK);
540                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
541         }
542
543         if (ieee80211_is_back_req(fc))
544                 tx_flags |= TX_CMD_FLG_ACK_MSK | TX_CMD_FLG_IMM_BA_RSP_MASK;
545
546
547         tx_cmd->sta_id = std_id;
548         if (ieee80211_has_morefrags(fc))
549                 tx_flags |= TX_CMD_FLG_MORE_FRAG_MSK;
550
551         if (ieee80211_is_data_qos(fc)) {
552                 u8 *qc = ieee80211_get_qos_ctl(hdr);
553                 tx_cmd->tid_tspec = qc[0] & 0xf;
554                 tx_flags &= ~TX_CMD_FLG_SEQ_CTL_MSK;
555         } else {
556                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
557         }
558
559         priv->cfg->ops->utils->rts_tx_cmd_flag(info, &tx_flags);
560
561         if ((tx_flags & TX_CMD_FLG_RTS_MSK) || (tx_flags & TX_CMD_FLG_CTS_MSK))
562                 tx_flags |= TX_CMD_FLG_FULL_TXOP_PROT_MSK;
563
564         tx_flags &= ~(TX_CMD_FLG_ANT_SEL_MSK);
565         if (ieee80211_is_mgmt(fc)) {
566                 if (ieee80211_is_assoc_req(fc) || ieee80211_is_reassoc_req(fc))
567                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(3);
568                 else
569                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(2);
570         } else {
571                 tx_cmd->timeout.pm_frame_timeout = 0;
572         }
573
574         tx_cmd->driver_txop = 0;
575         tx_cmd->tx_flags = tx_flags;
576         tx_cmd->next_frame_len = 0;
577 }
578
579 #define RTS_HCCA_RETRY_LIMIT            3
580 #define RTS_DFAULT_RETRY_LIMIT          60
581
582 static void iwl_tx_cmd_build_rate(struct iwl_priv *priv,
583                               struct iwl_tx_cmd *tx_cmd,
584                               struct ieee80211_tx_info *info,
585                               __le16 fc, int is_hcca)
586 {
587         u32 rate_flags;
588         int rate_idx;
589         u8 rts_retry_limit;
590         u8 data_retry_limit;
591         u8 rate_plcp;
592
593         /* Set retry limit on DATA packets and Probe Responses*/
594         if (priv->data_retry_limit != -1)
595                 data_retry_limit = priv->data_retry_limit;
596         else if (ieee80211_is_probe_resp(fc))
597                 data_retry_limit = 3;
598         else
599                 data_retry_limit = IWL_DEFAULT_TX_RETRY;
600         tx_cmd->data_retry_limit = data_retry_limit;
601
602         /* Set retry limit on RTS packets */
603         rts_retry_limit = (is_hcca) ?  RTS_HCCA_RETRY_LIMIT :
604                 RTS_DFAULT_RETRY_LIMIT;
605         if (data_retry_limit < rts_retry_limit)
606                 rts_retry_limit = data_retry_limit;
607         tx_cmd->rts_retry_limit = rts_retry_limit;
608
609         /* DATA packets will use the uCode station table for rate/antenna
610          * selection */
611         if (ieee80211_is_data(fc)) {
612                 tx_cmd->initial_rate_index = 0;
613                 tx_cmd->tx_flags |= TX_CMD_FLG_STA_RATE_MSK;
614                 return;
615         }
616
617         /**
618          * If the current TX rate stored in mac80211 has the MCS bit set, it's
619          * not really a TX rate.  Thus, we use the lowest supported rate for
620          * this band.  Also use the lowest supported rate if the stored rate
621          * index is invalid.
622          */
623         rate_idx = info->control.rates[0].idx;
624         if (info->control.rates[0].flags & IEEE80211_TX_RC_MCS ||
625                         (rate_idx < 0) || (rate_idx > IWL_RATE_COUNT_LEGACY))
626                 rate_idx = rate_lowest_index(&priv->bands[info->band],
627                                 info->control.sta);
628         /* For 5 GHZ band, remap mac80211 rate indices into driver indices */
629         if (info->band == IEEE80211_BAND_5GHZ)
630                 rate_idx += IWL_FIRST_OFDM_RATE;
631         /* Get PLCP rate for tx_cmd->rate_n_flags */
632         rate_plcp = iwl_rates[rate_idx].plcp;
633         /* Zero out flags for this packet */
634         rate_flags = 0;
635
636         /* Set CCK flag as needed */
637         if ((rate_idx >= IWL_FIRST_CCK_RATE) && (rate_idx <= IWL_LAST_CCK_RATE))
638                 rate_flags |= RATE_MCS_CCK_MSK;
639
640         /* Set up RTS and CTS flags for certain packets */
641         switch (fc & cpu_to_le16(IEEE80211_FCTL_STYPE)) {
642         case cpu_to_le16(IEEE80211_STYPE_AUTH):
643         case cpu_to_le16(IEEE80211_STYPE_DEAUTH):
644         case cpu_to_le16(IEEE80211_STYPE_ASSOC_REQ):
645         case cpu_to_le16(IEEE80211_STYPE_REASSOC_REQ):
646                 if (tx_cmd->tx_flags & TX_CMD_FLG_RTS_MSK) {
647                         tx_cmd->tx_flags &= ~TX_CMD_FLG_RTS_MSK;
648                         tx_cmd->tx_flags |= TX_CMD_FLG_CTS_MSK;
649                 }
650                 break;
651         default:
652                 break;
653         }
654
655         /* Set up antennas */
656         priv->mgmt_tx_ant = iwl_toggle_tx_ant(priv, priv->mgmt_tx_ant);
657         rate_flags |= iwl_ant_idx_to_flags(priv->mgmt_tx_ant);
658
659         /* Set the rate in the TX cmd */
660         tx_cmd->rate_n_flags = iwl_hw_set_rate_n_flags(rate_plcp, rate_flags);
661 }
662
663 static void iwl_tx_cmd_build_hwcrypto(struct iwl_priv *priv,
664                                       struct ieee80211_tx_info *info,
665                                       struct iwl_tx_cmd *tx_cmd,
666                                       struct sk_buff *skb_frag,
667                                       int sta_id)
668 {
669         struct ieee80211_key_conf *keyconf = info->control.hw_key;
670
671         switch (keyconf->alg) {
672         case ALG_CCMP:
673                 tx_cmd->sec_ctl = TX_CMD_SEC_CCM;
674                 memcpy(tx_cmd->key, keyconf->key, keyconf->keylen);
675                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
676                         tx_cmd->tx_flags |= TX_CMD_FLG_AGG_CCMP_MSK;
677                 IWL_DEBUG_TX(priv, "tx_cmd with AES hwcrypto\n");
678                 break;
679
680         case ALG_TKIP:
681                 tx_cmd->sec_ctl = TX_CMD_SEC_TKIP;
682                 ieee80211_get_tkip_key(keyconf, skb_frag,
683                         IEEE80211_TKIP_P2_KEY, tx_cmd->key);
684                 IWL_DEBUG_TX(priv, "tx_cmd with tkip hwcrypto\n");
685                 break;
686
687         case ALG_WEP:
688                 tx_cmd->sec_ctl |= (TX_CMD_SEC_WEP |
689                         (keyconf->keyidx & TX_CMD_SEC_MSK) << TX_CMD_SEC_SHIFT);
690
691                 if (keyconf->keylen == WEP_KEY_LEN_128)
692                         tx_cmd->sec_ctl |= TX_CMD_SEC_KEY128;
693
694                 memcpy(&tx_cmd->key[3], keyconf->key, keyconf->keylen);
695
696                 IWL_DEBUG_TX(priv, "Configuring packet for WEP encryption "
697                              "with key %d\n", keyconf->keyidx);
698                 break;
699
700         default:
701                 IWL_ERR(priv, "Unknown encode alg %d\n", keyconf->alg);
702                 break;
703         }
704 }
705
706 /*
707  * start REPLY_TX command process
708  */
709 int iwl_tx_skb(struct iwl_priv *priv, struct sk_buff *skb)
710 {
711         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
712         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
713         struct iwl_tx_queue *txq;
714         struct iwl_queue *q;
715         struct iwl_device_cmd *out_cmd;
716         struct iwl_cmd_meta *out_meta;
717         struct iwl_tx_cmd *tx_cmd;
718         int swq_id, txq_id;
719         dma_addr_t phys_addr;
720         dma_addr_t txcmd_phys;
721         dma_addr_t scratch_phys;
722         u16 len, len_org, firstlen, secondlen;
723         u16 seq_number = 0;
724         __le16 fc;
725         u8 hdr_len;
726         u8 sta_id;
727         u8 wait_write_ptr = 0;
728         u8 tid = 0;
729         u8 *qc = NULL;
730         unsigned long flags;
731         int ret;
732
733         spin_lock_irqsave(&priv->lock, flags);
734         if (iwl_is_rfkill(priv)) {
735                 IWL_DEBUG_DROP(priv, "Dropping - RF KILL\n");
736                 goto drop_unlock;
737         }
738
739         fc = hdr->frame_control;
740
741 #ifdef CONFIG_IWLWIFI_DEBUG
742         if (ieee80211_is_auth(fc))
743                 IWL_DEBUG_TX(priv, "Sending AUTH frame\n");
744         else if (ieee80211_is_assoc_req(fc))
745                 IWL_DEBUG_TX(priv, "Sending ASSOC frame\n");
746         else if (ieee80211_is_reassoc_req(fc))
747                 IWL_DEBUG_TX(priv, "Sending REASSOC frame\n");
748 #endif
749
750         /* drop all non-injected data frame if we are not associated */
751         if (ieee80211_is_data(fc) &&
752             !(info->flags & IEEE80211_TX_CTL_INJECTED) &&
753             (!iwl_is_associated(priv) ||
754              ((priv->iw_mode == NL80211_IFTYPE_STATION) && !priv->assoc_id) ||
755              !priv->assoc_station_added)) {
756                 IWL_DEBUG_DROP(priv, "Dropping - !iwl_is_associated\n");
757                 goto drop_unlock;
758         }
759
760         hdr_len = ieee80211_hdrlen(fc);
761
762         /* Find (or create) index into station table for destination station */
763         if (info->flags & IEEE80211_TX_CTL_INJECTED)
764                 sta_id = priv->hw_params.bcast_sta_id;
765         else
766                 sta_id = iwl_get_sta_id(priv, hdr);
767         if (sta_id == IWL_INVALID_STATION) {
768                 IWL_DEBUG_DROP(priv, "Dropping - INVALID STATION: %pM\n",
769                                hdr->addr1);
770                 goto drop_unlock;
771         }
772
773         IWL_DEBUG_TX(priv, "station Id %d\n", sta_id);
774
775         txq_id = skb_get_queue_mapping(skb);
776         if (ieee80211_is_data_qos(fc)) {
777                 qc = ieee80211_get_qos_ctl(hdr);
778                 tid = qc[0] & IEEE80211_QOS_CTL_TID_MASK;
779                 if (unlikely(tid >= MAX_TID_COUNT))
780                         goto drop_unlock;
781                 seq_number = priv->stations[sta_id].tid[tid].seq_number;
782                 seq_number &= IEEE80211_SCTL_SEQ;
783                 hdr->seq_ctrl = hdr->seq_ctrl &
784                                 cpu_to_le16(IEEE80211_SCTL_FRAG);
785                 hdr->seq_ctrl |= cpu_to_le16(seq_number);
786                 seq_number += 0x10;
787                 /* aggregation is on for this <sta,tid> */
788                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
789                         txq_id = priv->stations[sta_id].tid[tid].agg.txq_id;
790         }
791
792         txq = &priv->txq[txq_id];
793         swq_id = txq->swq_id;
794         q = &txq->q;
795
796         if (unlikely(iwl_queue_space(q) < q->high_mark))
797                 goto drop_unlock;
798
799         if (ieee80211_is_data_qos(fc))
800                 priv->stations[sta_id].tid[tid].tfds_in_queue++;
801
802         /* Set up driver data for this TFD */
803         memset(&(txq->txb[q->write_ptr]), 0, sizeof(struct iwl_tx_info));
804         txq->txb[q->write_ptr].skb[0] = skb;
805
806         /* Set up first empty entry in queue's array of Tx/cmd buffers */
807         out_cmd = txq->cmd[q->write_ptr];
808         out_meta = &txq->meta[q->write_ptr];
809         tx_cmd = &out_cmd->cmd.tx;
810         memset(&out_cmd->hdr, 0, sizeof(out_cmd->hdr));
811         memset(tx_cmd, 0, sizeof(struct iwl_tx_cmd));
812
813         /*
814          * Set up the Tx-command (not MAC!) header.
815          * Store the chosen Tx queue and TFD index within the sequence field;
816          * after Tx, uCode's Tx response will return this value so driver can
817          * locate the frame within the tx queue and do post-tx processing.
818          */
819         out_cmd->hdr.cmd = REPLY_TX;
820         out_cmd->hdr.sequence = cpu_to_le16((u16)(QUEUE_TO_SEQ(txq_id) |
821                                 INDEX_TO_SEQ(q->write_ptr)));
822
823         /* Copy MAC header from skb into command buffer */
824         memcpy(tx_cmd->hdr, hdr, hdr_len);
825
826
827         /* Total # bytes to be transmitted */
828         len = (u16)skb->len;
829         tx_cmd->len = cpu_to_le16(len);
830
831         if (info->control.hw_key)
832                 iwl_tx_cmd_build_hwcrypto(priv, info, tx_cmd, skb, sta_id);
833
834         /* TODO need this for burst mode later on */
835         iwl_tx_cmd_build_basic(priv, tx_cmd, info, hdr, sta_id);
836         iwl_dbg_log_tx_data_frame(priv, len, hdr);
837
838         /* set is_hcca to 0; it probably will never be implemented */
839         iwl_tx_cmd_build_rate(priv, tx_cmd, info, fc, 0);
840
841         iwl_update_stats(priv, true, fc, len);
842         /*
843          * Use the first empty entry in this queue's command buffer array
844          * to contain the Tx command and MAC header concatenated together
845          * (payload data will be in another buffer).
846          * Size of this varies, due to varying MAC header length.
847          * If end is not dword aligned, we'll have 2 extra bytes at the end
848          * of the MAC header (device reads on dword boundaries).
849          * We'll tell device about this padding later.
850          */
851         len = sizeof(struct iwl_tx_cmd) +
852                 sizeof(struct iwl_cmd_header) + hdr_len;
853
854         len_org = len;
855         firstlen = len = (len + 3) & ~3;
856
857         if (len_org != len)
858                 len_org = 1;
859         else
860                 len_org = 0;
861
862         /* Tell NIC about any 2-byte padding after MAC header */
863         if (len_org)
864                 tx_cmd->tx_flags |= TX_CMD_FLG_MH_PAD_MSK;
865
866         /* Physical address of this Tx command's header (not MAC header!),
867          * within command buffer array. */
868         txcmd_phys = pci_map_single(priv->pci_dev,
869                                     &out_cmd->hdr, len,
870                                     PCI_DMA_BIDIRECTIONAL);
871         pci_unmap_addr_set(out_meta, mapping, txcmd_phys);
872         pci_unmap_len_set(out_meta, len, len);
873         /* Add buffer containing Tx command and MAC(!) header to TFD's
874          * first entry */
875         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
876                                                    txcmd_phys, len, 1, 0);
877
878         if (!ieee80211_has_morefrags(hdr->frame_control)) {
879                 txq->need_update = 1;
880                 if (qc)
881                         priv->stations[sta_id].tid[tid].seq_number = seq_number;
882         } else {
883                 wait_write_ptr = 1;
884                 txq->need_update = 0;
885         }
886
887         /* Set up TFD's 2nd entry to point directly to remainder of skb,
888          * if any (802.11 null frames have no payload). */
889         secondlen = len = skb->len - hdr_len;
890         if (len) {
891                 phys_addr = pci_map_single(priv->pci_dev, skb->data + hdr_len,
892                                            len, PCI_DMA_TODEVICE);
893                 priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
894                                                            phys_addr, len,
895                                                            0, 0);
896         }
897
898         scratch_phys = txcmd_phys + sizeof(struct iwl_cmd_header) +
899                                 offsetof(struct iwl_tx_cmd, scratch);
900
901         len = sizeof(struct iwl_tx_cmd) +
902                 sizeof(struct iwl_cmd_header) + hdr_len;
903         /* take back ownership of DMA buffer to enable update */
904         pci_dma_sync_single_for_cpu(priv->pci_dev, txcmd_phys,
905                                     len, PCI_DMA_BIDIRECTIONAL);
906         tx_cmd->dram_lsb_ptr = cpu_to_le32(scratch_phys);
907         tx_cmd->dram_msb_ptr = iwl_get_dma_hi_addr(scratch_phys);
908
909         IWL_DEBUG_TX(priv, "sequence nr = 0X%x \n",
910                      le16_to_cpu(out_cmd->hdr.sequence));
911         IWL_DEBUG_TX(priv, "tx_flags = 0X%x \n", le32_to_cpu(tx_cmd->tx_flags));
912         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd, sizeof(*tx_cmd));
913         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd->hdr, hdr_len);
914
915         /* Set up entry for this TFD in Tx byte-count array */
916         if (info->flags & IEEE80211_TX_CTL_AMPDU)
917                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq,
918                                                      le16_to_cpu(tx_cmd->len));
919
920         pci_dma_sync_single_for_device(priv->pci_dev, txcmd_phys,
921                                        len, PCI_DMA_BIDIRECTIONAL);
922
923         trace_iwlwifi_dev_tx(priv,
924                              &((struct iwl_tfd *)txq->tfds)[txq->q.write_ptr],
925                              sizeof(struct iwl_tfd),
926                              &out_cmd->hdr, firstlen,
927                              skb->data + hdr_len, secondlen);
928
929         /* Tell device the write index *just past* this latest filled TFD */
930         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
931         ret = iwl_txq_update_write_ptr(priv, txq);
932         spin_unlock_irqrestore(&priv->lock, flags);
933
934         if (ret)
935                 return ret;
936
937         if ((iwl_queue_space(q) < q->high_mark) && priv->mac80211_registered) {
938                 if (wait_write_ptr) {
939                         spin_lock_irqsave(&priv->lock, flags);
940                         txq->need_update = 1;
941                         iwl_txq_update_write_ptr(priv, txq);
942                         spin_unlock_irqrestore(&priv->lock, flags);
943                 } else {
944                         iwl_stop_queue(priv, txq->swq_id);
945                 }
946         }
947
948         return 0;
949
950 drop_unlock:
951         spin_unlock_irqrestore(&priv->lock, flags);
952         return -1;
953 }
954 EXPORT_SYMBOL(iwl_tx_skb);
955
956 /*************** HOST COMMAND QUEUE FUNCTIONS   *****/
957
958 /**
959  * iwl_enqueue_hcmd - enqueue a uCode command
960  * @priv: device private data point
961  * @cmd: a point to the ucode command structure
962  *
963  * The function returns < 0 values to indicate the operation is
964  * failed. On success, it turns the index (> 0) of command in the
965  * command queue.
966  */
967 int iwl_enqueue_hcmd(struct iwl_priv *priv, struct iwl_host_cmd *cmd)
968 {
969         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
970         struct iwl_queue *q = &txq->q;
971         struct iwl_device_cmd *out_cmd;
972         struct iwl_cmd_meta *out_meta;
973         dma_addr_t phys_addr;
974         unsigned long flags;
975         int len, ret;
976         u32 idx;
977         u16 fix_size;
978
979         cmd->len = priv->cfg->ops->utils->get_hcmd_size(cmd->id, cmd->len);
980         fix_size = (u16)(cmd->len + sizeof(out_cmd->hdr));
981
982         /* If any of the command structures end up being larger than
983          * the TFD_MAX_PAYLOAD_SIZE, and it sent as a 'small' command then
984          * we will need to increase the size of the TFD entries */
985         BUG_ON((fix_size > TFD_MAX_PAYLOAD_SIZE) &&
986                !(cmd->flags & CMD_SIZE_HUGE));
987
988         if (iwl_is_rfkill(priv) || iwl_is_ctkill(priv)) {
989                 IWL_DEBUG_INFO(priv, "Not sending command - RF/CT KILL\n");
990                 return -EIO;
991         }
992
993         if (iwl_queue_space(q) < ((cmd->flags & CMD_ASYNC) ? 2 : 1)) {
994                 IWL_ERR(priv, "No space for Tx\n");
995                 if (iwl_within_ct_kill_margin(priv))
996                         iwl_tt_enter_ct_kill(priv);
997                 else {
998                         IWL_ERR(priv, "Restarting adapter due to queue full\n");
999                         queue_work(priv->workqueue, &priv->restart);
1000                 }
1001                 return -ENOSPC;
1002         }
1003
1004         spin_lock_irqsave(&priv->hcmd_lock, flags);
1005
1006         idx = get_cmd_index(q, q->write_ptr, cmd->flags & CMD_SIZE_HUGE);
1007         out_cmd = txq->cmd[idx];
1008         out_meta = &txq->meta[idx];
1009
1010         memset(out_meta, 0, sizeof(*out_meta)); /* re-initialize to NULL */
1011         out_meta->flags = cmd->flags;
1012         if (cmd->flags & CMD_WANT_SKB)
1013                 out_meta->source = cmd;
1014         if (cmd->flags & CMD_ASYNC)
1015                 out_meta->callback = cmd->callback;
1016
1017         out_cmd->hdr.cmd = cmd->id;
1018         memcpy(&out_cmd->cmd.payload, cmd->data, cmd->len);
1019
1020         /* At this point, the out_cmd now has all of the incoming cmd
1021          * information */
1022
1023         out_cmd->hdr.flags = 0;
1024         out_cmd->hdr.sequence = cpu_to_le16(QUEUE_TO_SEQ(IWL_CMD_QUEUE_NUM) |
1025                         INDEX_TO_SEQ(q->write_ptr));
1026         if (cmd->flags & CMD_SIZE_HUGE)
1027                 out_cmd->hdr.sequence |= SEQ_HUGE_FRAME;
1028         len = sizeof(struct iwl_device_cmd);
1029         len += (idx == TFD_CMD_SLOTS) ?  IWL_MAX_SCAN_SIZE : 0;
1030
1031
1032 #ifdef CONFIG_IWLWIFI_DEBUG
1033         switch (out_cmd->hdr.cmd) {
1034         case REPLY_TX_LINK_QUALITY_CMD:
1035         case SENSITIVITY_CMD:
1036                 IWL_DEBUG_HC_DUMP(priv, "Sending command %s (#%x), seq: 0x%04X, "
1037                                 "%d bytes at %d[%d]:%d\n",
1038                                 get_cmd_string(out_cmd->hdr.cmd),
1039                                 out_cmd->hdr.cmd,
1040                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1041                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1042                                 break;
1043         default:
1044                 IWL_DEBUG_HC(priv, "Sending command %s (#%x), seq: 0x%04X, "
1045                                 "%d bytes at %d[%d]:%d\n",
1046                                 get_cmd_string(out_cmd->hdr.cmd),
1047                                 out_cmd->hdr.cmd,
1048                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1049                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1050         }
1051 #endif
1052         txq->need_update = 1;
1053
1054         if (priv->cfg->ops->lib->txq_update_byte_cnt_tbl)
1055                 /* Set up entry in queue's byte count circular buffer */
1056                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq, 0);
1057
1058         phys_addr = pci_map_single(priv->pci_dev, &out_cmd->hdr,
1059                                    fix_size, PCI_DMA_BIDIRECTIONAL);
1060         pci_unmap_addr_set(out_meta, mapping, phys_addr);
1061         pci_unmap_len_set(out_meta, len, fix_size);
1062
1063         trace_iwlwifi_dev_hcmd(priv, &out_cmd->hdr, fix_size, cmd->flags);
1064
1065         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
1066                                                    phys_addr, fix_size, 1,
1067                                                    U32_PAD(cmd->len));
1068
1069         /* Increment and update queue's write index */
1070         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
1071         ret = iwl_txq_update_write_ptr(priv, txq);
1072
1073         spin_unlock_irqrestore(&priv->hcmd_lock, flags);
1074         return ret ? ret : idx;
1075 }
1076
1077 int iwl_tx_queue_reclaim(struct iwl_priv *priv, int txq_id, int index)
1078 {
1079         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1080         struct iwl_queue *q = &txq->q;
1081         struct iwl_tx_info *tx_info;
1082         int nfreed = 0;
1083
1084         if ((index >= q->n_bd) || (iwl_queue_used(q, index) == 0)) {
1085                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1086                           "is out of range [0-%d] %d %d.\n", txq_id,
1087                           index, q->n_bd, q->write_ptr, q->read_ptr);
1088                 return 0;
1089         }
1090
1091         for (index = iwl_queue_inc_wrap(index, q->n_bd);
1092              q->read_ptr != index;
1093              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1094
1095                 tx_info = &txq->txb[txq->q.read_ptr];
1096                 ieee80211_tx_status_irqsafe(priv->hw, tx_info->skb[0]);
1097                 tx_info->skb[0] = NULL;
1098
1099                 if (priv->cfg->ops->lib->txq_inval_byte_cnt_tbl)
1100                         priv->cfg->ops->lib->txq_inval_byte_cnt_tbl(priv, txq);
1101
1102                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
1103                 nfreed++;
1104         }
1105         return nfreed;
1106 }
1107 EXPORT_SYMBOL(iwl_tx_queue_reclaim);
1108
1109
1110 /**
1111  * iwl_hcmd_queue_reclaim - Reclaim TX command queue entries already Tx'd
1112  *
1113  * When FW advances 'R' index, all entries between old and new 'R' index
1114  * need to be reclaimed. As result, some free space forms.  If there is
1115  * enough free space (> low mark), wake the stack that feeds us.
1116  */
1117 static void iwl_hcmd_queue_reclaim(struct iwl_priv *priv, int txq_id,
1118                                    int idx, int cmd_idx)
1119 {
1120         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1121         struct iwl_queue *q = &txq->q;
1122         int nfreed = 0;
1123
1124         if ((idx >= q->n_bd) || (iwl_queue_used(q, idx) == 0)) {
1125                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1126                           "is out of range [0-%d] %d %d.\n", txq_id,
1127                           idx, q->n_bd, q->write_ptr, q->read_ptr);
1128                 return;
1129         }
1130
1131         pci_unmap_single(priv->pci_dev,
1132                 pci_unmap_addr(&txq->meta[cmd_idx], mapping),
1133                 pci_unmap_len(&txq->meta[cmd_idx], len),
1134                 PCI_DMA_BIDIRECTIONAL);
1135
1136         for (idx = iwl_queue_inc_wrap(idx, q->n_bd); q->read_ptr != idx;
1137              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1138
1139                 if (nfreed++ > 0) {
1140                         IWL_ERR(priv, "HCMD skipped: index (%d) %d %d\n", idx,
1141                                         q->write_ptr, q->read_ptr);
1142                         queue_work(priv->workqueue, &priv->restart);
1143                 }
1144
1145         }
1146 }
1147
1148 /**
1149  * iwl_tx_cmd_complete - Pull unused buffers off the queue and reclaim them
1150  * @rxb: Rx buffer to reclaim
1151  *
1152  * If an Rx buffer has an async callback associated with it the callback
1153  * will be executed.  The attached skb (if present) will only be freed
1154  * if the callback returns 1
1155  */
1156 void iwl_tx_cmd_complete(struct iwl_priv *priv, struct iwl_rx_mem_buffer *rxb)
1157 {
1158         struct iwl_rx_packet *pkt = (struct iwl_rx_packet *)rxb->skb->data;
1159         u16 sequence = le16_to_cpu(pkt->hdr.sequence);
1160         int txq_id = SEQ_TO_QUEUE(sequence);
1161         int index = SEQ_TO_INDEX(sequence);
1162         int cmd_index;
1163         bool huge = !!(pkt->hdr.sequence & SEQ_HUGE_FRAME);
1164         struct iwl_device_cmd *cmd;
1165         struct iwl_cmd_meta *meta;
1166
1167         /* If a Tx command is being handled and it isn't in the actual
1168          * command queue then there a command routing bug has been introduced
1169          * in the queue management code. */
1170         if (WARN(txq_id != IWL_CMD_QUEUE_NUM,
1171                  "wrong command queue %d, sequence 0x%X readp=%d writep=%d\n",
1172                   txq_id, sequence,
1173                   priv->txq[IWL_CMD_QUEUE_NUM].q.read_ptr,
1174                   priv->txq[IWL_CMD_QUEUE_NUM].q.write_ptr)) {
1175                 iwl_print_hex_error(priv, pkt, 32);
1176                 return;
1177         }
1178
1179         cmd_index = get_cmd_index(&priv->txq[IWL_CMD_QUEUE_NUM].q, index, huge);
1180         cmd = priv->txq[IWL_CMD_QUEUE_NUM].cmd[cmd_index];
1181         meta = &priv->txq[IWL_CMD_QUEUE_NUM].meta[cmd_index];
1182
1183         /* Input error checking is done when commands are added to queue. */
1184         if (meta->flags & CMD_WANT_SKB) {
1185                 meta->source->reply_skb = rxb->skb;
1186                 rxb->skb = NULL;
1187         } else if (meta->callback)
1188                 meta->callback(priv, cmd, rxb->skb);
1189
1190         iwl_hcmd_queue_reclaim(priv, txq_id, index, cmd_index);
1191
1192         if (!(meta->flags & CMD_ASYNC)) {
1193                 clear_bit(STATUS_HCMD_ACTIVE, &priv->status);
1194                 wake_up_interruptible(&priv->wait_command_queue);
1195         }
1196 }
1197 EXPORT_SYMBOL(iwl_tx_cmd_complete);
1198
1199 /*
1200  * Find first available (lowest unused) Tx Queue, mark it "active".
1201  * Called only when finding queue for aggregation.
1202  * Should never return anything < 7, because they should already
1203  * be in use as EDCA AC (0-3), Command (4), HCCA (5, 6).
1204  */
1205 static int iwl_txq_ctx_activate_free(struct iwl_priv *priv)
1206 {
1207         int txq_id;
1208
1209         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
1210                 if (!test_and_set_bit(txq_id, &priv->txq_ctx_active_msk))
1211                         return txq_id;
1212         return -1;
1213 }
1214
1215 int iwl_tx_agg_start(struct iwl_priv *priv, const u8 *ra, u16 tid, u16 *ssn)
1216 {
1217         int sta_id;
1218         int tx_fifo;
1219         int txq_id;
1220         int ret;
1221         unsigned long flags;
1222         struct iwl_tid_data *tid_data;
1223
1224         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1225                 tx_fifo = default_tid_to_tx_fifo[tid];
1226         else
1227                 return -EINVAL;
1228
1229         IWL_WARN(priv, "%s on ra = %pM tid = %d\n",
1230                         __func__, ra, tid);
1231
1232         sta_id = iwl_find_station(priv, ra);
1233         if (sta_id == IWL_INVALID_STATION) {
1234                 IWL_ERR(priv, "Start AGG on invalid station\n");
1235                 return -ENXIO;
1236         }
1237         if (unlikely(tid >= MAX_TID_COUNT))
1238                 return -EINVAL;
1239
1240         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_OFF) {
1241                 IWL_ERR(priv, "Start AGG when state is not IWL_AGG_OFF !\n");
1242                 return -ENXIO;
1243         }
1244
1245         txq_id = iwl_txq_ctx_activate_free(priv);
1246         if (txq_id == -1) {
1247                 IWL_ERR(priv, "No free aggregation queue available\n");
1248                 return -ENXIO;
1249         }
1250
1251         spin_lock_irqsave(&priv->sta_lock, flags);
1252         tid_data = &priv->stations[sta_id].tid[tid];
1253         *ssn = SEQ_TO_SN(tid_data->seq_number);
1254         tid_data->agg.txq_id = txq_id;
1255         priv->txq[txq_id].swq_id = iwl_virtual_agg_queue_num(tx_fifo, txq_id);
1256         spin_unlock_irqrestore(&priv->sta_lock, flags);
1257
1258         ret = priv->cfg->ops->lib->txq_agg_enable(priv, txq_id, tx_fifo,
1259                                                   sta_id, tid, *ssn);
1260         if (ret)
1261                 return ret;
1262
1263         if (tid_data->tfds_in_queue == 0) {
1264                 IWL_DEBUG_HT(priv, "HW queue is empty\n");
1265                 tid_data->agg.state = IWL_AGG_ON;
1266                 ieee80211_start_tx_ba_cb_irqsafe(priv->hw, ra, tid);
1267         } else {
1268                 IWL_DEBUG_HT(priv, "HW queue is NOT empty: %d packets in HW queue\n",
1269                              tid_data->tfds_in_queue);
1270                 tid_data->agg.state = IWL_EMPTYING_HW_QUEUE_ADDBA;
1271         }
1272         return ret;
1273 }
1274 EXPORT_SYMBOL(iwl_tx_agg_start);
1275
1276 int iwl_tx_agg_stop(struct iwl_priv *priv , const u8 *ra, u16 tid)
1277 {
1278         int tx_fifo_id, txq_id, sta_id, ssn = -1;
1279         struct iwl_tid_data *tid_data;
1280         int ret, write_ptr, read_ptr;
1281         unsigned long flags;
1282
1283         if (!ra) {
1284                 IWL_ERR(priv, "ra = NULL\n");
1285                 return -EINVAL;
1286         }
1287
1288         if (unlikely(tid >= MAX_TID_COUNT))
1289                 return -EINVAL;
1290
1291         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1292                 tx_fifo_id = default_tid_to_tx_fifo[tid];
1293         else
1294                 return -EINVAL;
1295
1296         sta_id = iwl_find_station(priv, ra);
1297
1298         if (sta_id == IWL_INVALID_STATION) {
1299                 IWL_ERR(priv, "Invalid station for AGG tid %d\n", tid);
1300                 return -ENXIO;
1301         }
1302
1303         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_ON)
1304                 IWL_WARN(priv, "Stopping AGG while state not IWL_AGG_ON\n");
1305
1306         tid_data = &priv->stations[sta_id].tid[tid];
1307         ssn = (tid_data->seq_number & IEEE80211_SCTL_SEQ) >> 4;
1308         txq_id = tid_data->agg.txq_id;
1309         write_ptr = priv->txq[txq_id].q.write_ptr;
1310         read_ptr = priv->txq[txq_id].q.read_ptr;
1311
1312         /* The queue is not empty */
1313         if (write_ptr != read_ptr) {
1314                 IWL_DEBUG_HT(priv, "Stopping a non empty AGG HW QUEUE\n");
1315                 priv->stations[sta_id].tid[tid].agg.state =
1316                                 IWL_EMPTYING_HW_QUEUE_DELBA;
1317                 return 0;
1318         }
1319
1320         IWL_DEBUG_HT(priv, "HW queue is empty\n");
1321         priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1322
1323         spin_lock_irqsave(&priv->lock, flags);
1324         ret = priv->cfg->ops->lib->txq_agg_disable(priv, txq_id, ssn,
1325                                                    tx_fifo_id);
1326         spin_unlock_irqrestore(&priv->lock, flags);
1327
1328         if (ret)
1329                 return ret;
1330
1331         ieee80211_stop_tx_ba_cb_irqsafe(priv->hw, ra, tid);
1332
1333         return 0;
1334 }
1335 EXPORT_SYMBOL(iwl_tx_agg_stop);
1336
1337 int iwl_txq_check_empty(struct iwl_priv *priv, int sta_id, u8 tid, int txq_id)
1338 {
1339         struct iwl_queue *q = &priv->txq[txq_id].q;
1340         u8 *addr = priv->stations[sta_id].sta.sta.addr;
1341         struct iwl_tid_data *tid_data = &priv->stations[sta_id].tid[tid];
1342
1343         switch (priv->stations[sta_id].tid[tid].agg.state) {
1344         case IWL_EMPTYING_HW_QUEUE_DELBA:
1345                 /* We are reclaiming the last packet of the */
1346                 /* aggregated HW queue */
1347                 if ((txq_id  == tid_data->agg.txq_id) &&
1348                     (q->read_ptr == q->write_ptr)) {
1349                         u16 ssn = SEQ_TO_SN(tid_data->seq_number);
1350                         int tx_fifo = default_tid_to_tx_fifo[tid];
1351                         IWL_DEBUG_HT(priv, "HW queue empty: continue DELBA flow\n");
1352                         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id,
1353                                                              ssn, tx_fifo);
1354                         tid_data->agg.state = IWL_AGG_OFF;
1355                         ieee80211_stop_tx_ba_cb_irqsafe(priv->hw, addr, tid);
1356                 }
1357                 break;
1358         case IWL_EMPTYING_HW_QUEUE_ADDBA:
1359                 /* We are reclaiming the last packet of the queue */
1360                 if (tid_data->tfds_in_queue == 0) {
1361                         IWL_DEBUG_HT(priv, "HW queue empty: continue ADDBA flow\n");
1362                         tid_data->agg.state = IWL_AGG_ON;
1363                         ieee80211_start_tx_ba_cb_irqsafe(priv->hw, addr, tid);
1364                 }
1365                 break;
1366         }
1367         return 0;
1368 }
1369 EXPORT_SYMBOL(iwl_txq_check_empty);
1370
1371 /**
1372  * iwl_tx_status_reply_compressed_ba - Update tx status from block-ack
1373  *
1374  * Go through block-ack's bitmap of ACK'd frames, update driver's record of
1375  * ACK vs. not.  This gets sent to mac80211, then to rate scaling algo.
1376  */
1377 static int iwl_tx_status_reply_compressed_ba(struct iwl_priv *priv,
1378                                  struct iwl_ht_agg *agg,
1379                                  struct iwl_compressed_ba_resp *ba_resp)
1380
1381 {
1382         int i, sh, ack;
1383         u16 seq_ctl = le16_to_cpu(ba_resp->seq_ctl);
1384         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1385         u64 bitmap;
1386         int successes = 0;
1387         struct ieee80211_tx_info *info;
1388
1389         if (unlikely(!agg->wait_for_ba))  {
1390                 IWL_ERR(priv, "Received BA when not expected\n");
1391                 return -EINVAL;
1392         }
1393
1394         /* Mark that the expected block-ack response arrived */
1395         agg->wait_for_ba = 0;
1396         IWL_DEBUG_TX_REPLY(priv, "BA %d %d\n", agg->start_idx, ba_resp->seq_ctl);
1397
1398         /* Calculate shift to align block-ack bits with our Tx window bits */
1399         sh = agg->start_idx - SEQ_TO_INDEX(seq_ctl >> 4);
1400         if (sh < 0) /* tbw something is wrong with indices */
1401                 sh += 0x100;
1402
1403         /* don't use 64-bit values for now */
1404         bitmap = le64_to_cpu(ba_resp->bitmap) >> sh;
1405
1406         if (agg->frame_count > (64 - sh)) {
1407                 IWL_DEBUG_TX_REPLY(priv, "more frames than bitmap size");
1408                 return -1;
1409         }
1410
1411         /* check for success or failure according to the
1412          * transmitted bitmap and block-ack bitmap */
1413         bitmap &= agg->bitmap;
1414
1415         /* For each frame attempted in aggregation,
1416          * update driver's record of tx frame's status. */
1417         for (i = 0; i < agg->frame_count ; i++) {
1418                 ack = bitmap & (1ULL << i);
1419                 successes += !!ack;
1420                 IWL_DEBUG_TX_REPLY(priv, "%s ON i=%d idx=%d raw=%d\n",
1421                         ack ? "ACK" : "NACK", i, (agg->start_idx + i) & 0xff,
1422                         agg->start_idx + i);
1423         }
1424
1425         info = IEEE80211_SKB_CB(priv->txq[scd_flow].txb[agg->start_idx].skb[0]);
1426         memset(&info->status, 0, sizeof(info->status));
1427         info->flags |= IEEE80211_TX_STAT_ACK;
1428         info->flags |= IEEE80211_TX_STAT_AMPDU;
1429         info->status.ampdu_ack_map = successes;
1430         info->status.ampdu_ack_len = agg->frame_count;
1431         iwl_hwrate_to_tx_control(priv, agg->rate_n_flags, info);
1432
1433         IWL_DEBUG_TX_REPLY(priv, "Bitmap %llx\n", (unsigned long long)bitmap);
1434
1435         return 0;
1436 }
1437
1438 /**
1439  * iwl_rx_reply_compressed_ba - Handler for REPLY_COMPRESSED_BA
1440  *
1441  * Handles block-acknowledge notification from device, which reports success
1442  * of frames sent via aggregation.
1443  */
1444 void iwl_rx_reply_compressed_ba(struct iwl_priv *priv,
1445                                            struct iwl_rx_mem_buffer *rxb)
1446 {
1447         struct iwl_rx_packet *pkt = (struct iwl_rx_packet *)rxb->skb->data;
1448         struct iwl_compressed_ba_resp *ba_resp = &pkt->u.compressed_ba;
1449         struct iwl_tx_queue *txq = NULL;
1450         struct iwl_ht_agg *agg;
1451         int index;
1452         int sta_id;
1453         int tid;
1454
1455         /* "flow" corresponds to Tx queue */
1456         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1457
1458         /* "ssn" is start of block-ack Tx window, corresponds to index
1459          * (in Tx queue's circular buffer) of first TFD/frame in window */
1460         u16 ba_resp_scd_ssn = le16_to_cpu(ba_resp->scd_ssn);
1461
1462         if (scd_flow >= priv->hw_params.max_txq_num) {
1463                 IWL_ERR(priv,
1464                         "BUG_ON scd_flow is bigger than number of queues\n");
1465                 return;
1466         }
1467
1468         txq = &priv->txq[scd_flow];
1469         sta_id = ba_resp->sta_id;
1470         tid = ba_resp->tid;
1471         agg = &priv->stations[sta_id].tid[tid].agg;
1472
1473         /* Find index just before block-ack window */
1474         index = iwl_queue_dec_wrap(ba_resp_scd_ssn & 0xff, txq->q.n_bd);
1475
1476         /* TODO: Need to get this copy more safely - now good for debug */
1477
1478         IWL_DEBUG_TX_REPLY(priv, "REPLY_COMPRESSED_BA [%d] Received from %pM, "
1479                            "sta_id = %d\n",
1480                            agg->wait_for_ba,
1481                            (u8 *) &ba_resp->sta_addr_lo32,
1482                            ba_resp->sta_id);
1483         IWL_DEBUG_TX_REPLY(priv, "TID = %d, SeqCtl = %d, bitmap = 0x%llx, scd_flow = "
1484                            "%d, scd_ssn = %d\n",
1485                            ba_resp->tid,
1486                            ba_resp->seq_ctl,
1487                            (unsigned long long)le64_to_cpu(ba_resp->bitmap),
1488                            ba_resp->scd_flow,
1489                            ba_resp->scd_ssn);
1490         IWL_DEBUG_TX_REPLY(priv, "DAT start_idx = %d, bitmap = 0x%llx \n",
1491                            agg->start_idx,
1492                            (unsigned long long)agg->bitmap);
1493
1494         /* Update driver's record of ACK vs. not for each frame in window */
1495         iwl_tx_status_reply_compressed_ba(priv, agg, ba_resp);
1496
1497         /* Release all TFDs before the SSN, i.e. all TFDs in front of
1498          * block-ack window (we assume that they've been successfully
1499          * transmitted ... if not, it's too late anyway). */
1500         if (txq->q.read_ptr != (ba_resp_scd_ssn & 0xff)) {
1501                 /* calculate mac80211 ampdu sw queue to wake */
1502                 int freed = iwl_tx_queue_reclaim(priv, scd_flow, index);
1503                 priv->stations[sta_id].tid[tid].tfds_in_queue -= freed;
1504
1505                 if ((iwl_queue_space(&txq->q) > txq->q.low_mark) &&
1506                     priv->mac80211_registered &&
1507                     (agg->state != IWL_EMPTYING_HW_QUEUE_DELBA))
1508                         iwl_wake_queue(priv, txq->swq_id);
1509
1510                 iwl_txq_check_empty(priv, sta_id, tid, scd_flow);
1511         }
1512 }
1513 EXPORT_SYMBOL(iwl_rx_reply_compressed_ba);
1514
1515 #ifdef CONFIG_IWLWIFI_DEBUG
1516 #define TX_STATUS_ENTRY(x) case TX_STATUS_FAIL_ ## x: return #x
1517
1518 const char *iwl_get_tx_fail_reason(u32 status)
1519 {
1520         switch (status & TX_STATUS_MSK) {
1521         case TX_STATUS_SUCCESS:
1522                 return "SUCCESS";
1523                 TX_STATUS_ENTRY(SHORT_LIMIT);
1524                 TX_STATUS_ENTRY(LONG_LIMIT);
1525                 TX_STATUS_ENTRY(FIFO_UNDERRUN);
1526                 TX_STATUS_ENTRY(MGMNT_ABORT);
1527                 TX_STATUS_ENTRY(NEXT_FRAG);
1528                 TX_STATUS_ENTRY(LIFE_EXPIRE);
1529                 TX_STATUS_ENTRY(DEST_PS);
1530                 TX_STATUS_ENTRY(ABORTED);
1531                 TX_STATUS_ENTRY(BT_RETRY);
1532                 TX_STATUS_ENTRY(STA_INVALID);
1533                 TX_STATUS_ENTRY(FRAG_DROPPED);
1534                 TX_STATUS_ENTRY(TID_DISABLE);
1535                 TX_STATUS_ENTRY(FRAME_FLUSHED);
1536                 TX_STATUS_ENTRY(INSUFFICIENT_CF_POLL);
1537                 TX_STATUS_ENTRY(TX_LOCKED);
1538                 TX_STATUS_ENTRY(NO_BEACON_ON_RADAR);
1539         }
1540
1541         return "UNKNOWN";
1542 }
1543 EXPORT_SYMBOL(iwl_get_tx_fail_reason);
1544 #endif /* CONFIG_IWLWIFI_DEBUG */