iwlwifi: Add TFD library operations
[linux-2.6.git] / drivers / net / wireless / iwlwifi / iwl-tx.c
1 /******************************************************************************
2  *
3  * Copyright(c) 2003 - 2009 Intel Corporation. All rights reserved.
4  *
5  * Portions of this file are derived from the ipw3945 project, as well
6  * as portions of the ieee80211 subsystem header files.
7  *
8  * This program is free software; you can redistribute it and/or modify it
9  * under the terms of version 2 of the GNU General Public License as
10  * published by the Free Software Foundation.
11  *
12  * This program is distributed in the hope that it will be useful, but WITHOUT
13  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
14  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
15  * more details.
16  *
17  * You should have received a copy of the GNU General Public License along with
18  * this program; if not, write to the Free Software Foundation, Inc.,
19  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA
20  *
21  * The full GNU General Public License is included in this distribution in the
22  * file called LICENSE.
23  *
24  * Contact Information:
25  *  Intel Linux Wireless <ilw@linux.intel.com>
26  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
27  *
28  *****************************************************************************/
29
30 #include <linux/etherdevice.h>
31 #include <net/mac80211.h>
32 #include "iwl-eeprom.h"
33 #include "iwl-dev.h"
34 #include "iwl-core.h"
35 #include "iwl-sta.h"
36 #include "iwl-io.h"
37 #include "iwl-helpers.h"
38
39 static const u16 default_tid_to_tx_fifo[] = {
40         IWL_TX_FIFO_AC1,
41         IWL_TX_FIFO_AC0,
42         IWL_TX_FIFO_AC0,
43         IWL_TX_FIFO_AC1,
44         IWL_TX_FIFO_AC2,
45         IWL_TX_FIFO_AC2,
46         IWL_TX_FIFO_AC3,
47         IWL_TX_FIFO_AC3,
48         IWL_TX_FIFO_NONE,
49         IWL_TX_FIFO_NONE,
50         IWL_TX_FIFO_NONE,
51         IWL_TX_FIFO_NONE,
52         IWL_TX_FIFO_NONE,
53         IWL_TX_FIFO_NONE,
54         IWL_TX_FIFO_NONE,
55         IWL_TX_FIFO_NONE,
56         IWL_TX_FIFO_AC3
57 };
58
59 static inline int iwl_alloc_dma_ptr(struct iwl_priv *priv,
60                                     struct iwl_dma_ptr *ptr, size_t size)
61 {
62         ptr->addr = pci_alloc_consistent(priv->pci_dev, size, &ptr->dma);
63         if (!ptr->addr)
64                 return -ENOMEM;
65         ptr->size = size;
66         return 0;
67 }
68
69 static inline void iwl_free_dma_ptr(struct iwl_priv *priv,
70                                     struct iwl_dma_ptr *ptr)
71 {
72         if (unlikely(!ptr->addr))
73                 return;
74
75         pci_free_consistent(priv->pci_dev, ptr->size, ptr->addr, ptr->dma);
76         memset(ptr, 0, sizeof(*ptr));
77 }
78
79 /**
80  * iwl_txq_update_write_ptr - Send new write index to hardware
81  */
82 int iwl_txq_update_write_ptr(struct iwl_priv *priv, struct iwl_tx_queue *txq)
83 {
84         u32 reg = 0;
85         int ret = 0;
86         int txq_id = txq->q.id;
87
88         if (txq->need_update == 0)
89                 return ret;
90
91         /* if we're trying to save power */
92         if (test_bit(STATUS_POWER_PMI, &priv->status)) {
93                 /* wake up nic if it's powered down ...
94                  * uCode will wake up, and interrupt us again, so next
95                  * time we'll skip this part. */
96                 reg = iwl_read32(priv, CSR_UCODE_DRV_GP1);
97
98                 if (reg & CSR_UCODE_DRV_GP1_BIT_MAC_SLEEP) {
99                         IWL_DEBUG_INFO("Requesting wakeup, GP1 = 0x%x\n", reg);
100                         iwl_set_bit(priv, CSR_GP_CNTRL,
101                                     CSR_GP_CNTRL_REG_FLAG_MAC_ACCESS_REQ);
102                         return ret;
103                 }
104
105                 /* restore this queue's parameters in nic hardware. */
106                 ret = iwl_grab_nic_access(priv);
107                 if (ret)
108                         return ret;
109                 iwl_write_direct32(priv, HBUS_TARG_WRPTR,
110                                      txq->q.write_ptr | (txq_id << 8));
111                 iwl_release_nic_access(priv);
112
113         /* else not in power-save mode, uCode will never sleep when we're
114          * trying to tx (during RFKILL, we're not trying to tx). */
115         } else
116                 iwl_write32(priv, HBUS_TARG_WRPTR,
117                             txq->q.write_ptr | (txq_id << 8));
118
119         txq->need_update = 0;
120
121         return ret;
122 }
123 EXPORT_SYMBOL(iwl_txq_update_write_ptr);
124
125
126 /**
127  * iwl_tx_queue_free - Deallocate DMA queue.
128  * @txq: Transmit queue to deallocate.
129  *
130  * Empty queue by removing and destroying all BD's.
131  * Free all buffers.
132  * 0-fill, but do not free "txq" descriptor structure.
133  */
134 static void iwl_tx_queue_free(struct iwl_priv *priv, int txq_id)
135 {
136         struct iwl_tx_queue *txq = &priv->txq[txq_id];
137         struct iwl_queue *q = &txq->q;
138         struct pci_dev *dev = priv->pci_dev;
139         int i, len;
140
141         if (q->n_bd == 0)
142                 return;
143
144         /* first, empty all BD's */
145         for (; q->write_ptr != q->read_ptr;
146              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd))
147                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
148
149         len = sizeof(struct iwl_cmd) * q->n_window;
150
151         /* De-alloc array of command/tx buffers */
152         for (i = 0; i < TFD_TX_CMD_SLOTS; i++)
153                 kfree(txq->cmd[i]);
154
155         /* De-alloc circular buffer of TFDs */
156         if (txq->q.n_bd)
157                 pci_free_consistent(dev, sizeof(struct iwl_tfd) *
158                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
159
160         /* De-alloc array of per-TFD driver data */
161         kfree(txq->txb);
162         txq->txb = NULL;
163
164         /* 0-fill queue descriptor structure */
165         memset(txq, 0, sizeof(*txq));
166 }
167
168
169 /**
170  * iwl_cmd_queue_free - Deallocate DMA queue.
171  * @txq: Transmit queue to deallocate.
172  *
173  * Empty queue by removing and destroying all BD's.
174  * Free all buffers.
175  * 0-fill, but do not free "txq" descriptor structure.
176  */
177 static void iwl_cmd_queue_free(struct iwl_priv *priv)
178 {
179         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
180         struct iwl_queue *q = &txq->q;
181         struct pci_dev *dev = priv->pci_dev;
182         int i, len;
183
184         if (q->n_bd == 0)
185                 return;
186
187         len = sizeof(struct iwl_cmd) * q->n_window;
188         len += IWL_MAX_SCAN_SIZE;
189
190         /* De-alloc array of command/tx buffers */
191         for (i = 0; i <= TFD_CMD_SLOTS; i++)
192                 kfree(txq->cmd[i]);
193
194         /* De-alloc circular buffer of TFDs */
195         if (txq->q.n_bd)
196                 pci_free_consistent(dev, sizeof(struct iwl_tfd) *
197                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
198
199         /* 0-fill queue descriptor structure */
200         memset(txq, 0, sizeof(*txq));
201 }
202 /*************** DMA-QUEUE-GENERAL-FUNCTIONS  *****
203  * DMA services
204  *
205  * Theory of operation
206  *
207  * A Tx or Rx queue resides in host DRAM, and is comprised of a circular buffer
208  * of buffer descriptors, each of which points to one or more data buffers for
209  * the device to read from or fill.  Driver and device exchange status of each
210  * queue via "read" and "write" pointers.  Driver keeps minimum of 2 empty
211  * entries in each circular buffer, to protect against confusing empty and full
212  * queue states.
213  *
214  * The device reads or writes the data in the queues via the device's several
215  * DMA/FIFO channels.  Each queue is mapped to a single DMA channel.
216  *
217  * For Tx queue, there are low mark and high mark limits. If, after queuing
218  * the packet for Tx, free space become < low mark, Tx queue stopped. When
219  * reclaiming packets (on 'tx done IRQ), if free space become > high mark,
220  * Tx queue resumed.
221  *
222  * See more detailed info in iwl-4965-hw.h.
223  ***************************************************/
224
225 int iwl_queue_space(const struct iwl_queue *q)
226 {
227         int s = q->read_ptr - q->write_ptr;
228
229         if (q->read_ptr > q->write_ptr)
230                 s -= q->n_bd;
231
232         if (s <= 0)
233                 s += q->n_window;
234         /* keep some reserve to not confuse empty and full situations */
235         s -= 2;
236         if (s < 0)
237                 s = 0;
238         return s;
239 }
240 EXPORT_SYMBOL(iwl_queue_space);
241
242
243 /**
244  * iwl_queue_init - Initialize queue's high/low-water and read/write indexes
245  */
246 static int iwl_queue_init(struct iwl_priv *priv, struct iwl_queue *q,
247                           int count, int slots_num, u32 id)
248 {
249         q->n_bd = count;
250         q->n_window = slots_num;
251         q->id = id;
252
253         /* count must be power-of-two size, otherwise iwl_queue_inc_wrap
254          * and iwl_queue_dec_wrap are broken. */
255         BUG_ON(!is_power_of_2(count));
256
257         /* slots_num must be power-of-two size, otherwise
258          * get_cmd_index is broken. */
259         BUG_ON(!is_power_of_2(slots_num));
260
261         q->low_mark = q->n_window / 4;
262         if (q->low_mark < 4)
263                 q->low_mark = 4;
264
265         q->high_mark = q->n_window / 8;
266         if (q->high_mark < 2)
267                 q->high_mark = 2;
268
269         q->write_ptr = q->read_ptr = 0;
270
271         return 0;
272 }
273
274 /**
275  * iwl_tx_queue_alloc - Alloc driver data and TFD CB for one Tx/cmd queue
276  */
277 static int iwl_tx_queue_alloc(struct iwl_priv *priv,
278                               struct iwl_tx_queue *txq, u32 id)
279 {
280         struct pci_dev *dev = priv->pci_dev;
281
282         /* Driver private data, only for Tx (not command) queues,
283          * not shared with device. */
284         if (id != IWL_CMD_QUEUE_NUM) {
285                 txq->txb = kmalloc(sizeof(txq->txb[0]) *
286                                    TFD_QUEUE_SIZE_MAX, GFP_KERNEL);
287                 if (!txq->txb) {
288                         IWL_ERR(priv, "kmalloc for auxiliary BD "
289                                   "structures failed\n");
290                         goto error;
291                 }
292         } else
293                 txq->txb = NULL;
294
295         /* Circular buffer of transmit frame descriptors (TFDs),
296          * shared with device */
297         txq->tfds = pci_alloc_consistent(dev,
298                         sizeof(txq->tfds[0]) * TFD_QUEUE_SIZE_MAX,
299                         &txq->q.dma_addr);
300
301         if (!txq->tfds) {
302                 IWL_ERR(priv, "pci_alloc_consistent(%zd) failed\n",
303                           sizeof(txq->tfds[0]) * TFD_QUEUE_SIZE_MAX);
304                 goto error;
305         }
306         txq->q.id = id;
307
308         return 0;
309
310  error:
311         kfree(txq->txb);
312         txq->txb = NULL;
313
314         return -ENOMEM;
315 }
316
317 /*
318  * Tell nic where to find circular buffer of Tx Frame Descriptors for
319  * given Tx queue, and enable the DMA channel used for that queue.
320  *
321  * 4965 supports up to 16 Tx queues in DRAM, mapped to up to 8 Tx DMA
322  * channels supported in hardware.
323  */
324 static int iwl_hw_tx_queue_init(struct iwl_priv *priv,
325                                 struct iwl_tx_queue *txq)
326 {
327         int ret;
328         unsigned long flags;
329         int txq_id = txq->q.id;
330
331         spin_lock_irqsave(&priv->lock, flags);
332         ret = iwl_grab_nic_access(priv);
333         if (ret) {
334                 spin_unlock_irqrestore(&priv->lock, flags);
335                 return ret;
336         }
337
338         /* Circular buffer (TFD queue in DRAM) physical base address */
339         iwl_write_direct32(priv, FH_MEM_CBBC_QUEUE(txq_id),
340                              txq->q.dma_addr >> 8);
341
342         iwl_release_nic_access(priv);
343         spin_unlock_irqrestore(&priv->lock, flags);
344
345         return 0;
346 }
347
348 /**
349  * iwl_tx_queue_init - Allocate and initialize one tx/cmd queue
350  */
351 static int iwl_tx_queue_init(struct iwl_priv *priv, struct iwl_tx_queue *txq,
352                              int slots_num, u32 txq_id)
353 {
354         int i, len;
355         int ret;
356
357         /*
358          * Alloc buffer array for commands (Tx or other types of commands).
359          * For the command queue (#4), allocate command space + one big
360          * command for scan, since scan command is very huge; the system will
361          * not have two scans at the same time, so only one is needed.
362          * For normal Tx queues (all other queues), no super-size command
363          * space is needed.
364          */
365         len = sizeof(struct iwl_cmd);
366         for (i = 0; i <= slots_num; i++) {
367                 if (i == slots_num) {
368                         if (txq_id == IWL_CMD_QUEUE_NUM)
369                                 len += IWL_MAX_SCAN_SIZE;
370                         else
371                                 continue;
372                 }
373
374                 txq->cmd[i] = kmalloc(len, GFP_KERNEL);
375                 if (!txq->cmd[i])
376                         goto err;
377         }
378
379         /* Alloc driver data array and TFD circular buffer */
380         ret = iwl_tx_queue_alloc(priv, txq, txq_id);
381         if (ret)
382                 goto err;
383
384         txq->need_update = 0;
385
386         /* TFD_QUEUE_SIZE_MAX must be power-of-two size, otherwise
387          * iwl_queue_inc_wrap and iwl_queue_dec_wrap are broken. */
388         BUILD_BUG_ON(TFD_QUEUE_SIZE_MAX & (TFD_QUEUE_SIZE_MAX - 1));
389
390         /* Initialize queue's high/low-water marks, and head/tail indexes */
391         iwl_queue_init(priv, &txq->q, TFD_QUEUE_SIZE_MAX, slots_num, txq_id);
392
393         /* Tell device where to find queue */
394         iwl_hw_tx_queue_init(priv, txq);
395
396         return 0;
397 err:
398         for (i = 0; i < slots_num; i++) {
399                 kfree(txq->cmd[i]);
400                 txq->cmd[i] = NULL;
401         }
402
403         if (txq_id == IWL_CMD_QUEUE_NUM) {
404                 kfree(txq->cmd[slots_num]);
405                 txq->cmd[slots_num] = NULL;
406         }
407         return -ENOMEM;
408 }
409 /**
410  * iwl_hw_txq_ctx_free - Free TXQ Context
411  *
412  * Destroy all TX DMA queues and structures
413  */
414 void iwl_hw_txq_ctx_free(struct iwl_priv *priv)
415 {
416         int txq_id;
417
418         /* Tx queues */
419         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
420                 if (txq_id == IWL_CMD_QUEUE_NUM)
421                         iwl_cmd_queue_free(priv);
422                 else
423                         iwl_tx_queue_free(priv, txq_id);
424
425         iwl_free_dma_ptr(priv, &priv->kw);
426
427         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
428 }
429 EXPORT_SYMBOL(iwl_hw_txq_ctx_free);
430
431 /**
432  * iwl_txq_ctx_reset - Reset TX queue context
433  * Destroys all DMA structures and initialize them again
434  *
435  * @param priv
436  * @return error code
437  */
438 int iwl_txq_ctx_reset(struct iwl_priv *priv)
439 {
440         int ret = 0;
441         int txq_id, slots_num;
442         unsigned long flags;
443
444         /* Free all tx/cmd queues and keep-warm buffer */
445         iwl_hw_txq_ctx_free(priv);
446
447         ret = iwl_alloc_dma_ptr(priv, &priv->scd_bc_tbls,
448                                 priv->hw_params.scd_bc_tbls_size);
449         if (ret) {
450                 IWL_ERR(priv, "Scheduler BC Table allocation failed\n");
451                 goto error_bc_tbls;
452         }
453         /* Alloc keep-warm buffer */
454         ret = iwl_alloc_dma_ptr(priv, &priv->kw, IWL_KW_SIZE);
455         if (ret) {
456                 IWL_ERR(priv, "Keep Warm allocation failed\n");
457                 goto error_kw;
458         }
459         spin_lock_irqsave(&priv->lock, flags);
460         ret = iwl_grab_nic_access(priv);
461         if (unlikely(ret)) {
462                 spin_unlock_irqrestore(&priv->lock, flags);
463                 goto error_reset;
464         }
465
466         /* Turn off all Tx DMA fifos */
467         priv->cfg->ops->lib->txq_set_sched(priv, 0);
468
469         /* Tell NIC where to find the "keep warm" buffer */
470         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
471
472         iwl_release_nic_access(priv);
473         spin_unlock_irqrestore(&priv->lock, flags);
474
475         /* Alloc and init all Tx queues, including the command queue (#4) */
476         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
477                 slots_num = (txq_id == IWL_CMD_QUEUE_NUM) ?
478                                         TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
479                 ret = iwl_tx_queue_init(priv, &priv->txq[txq_id], slots_num,
480                                        txq_id);
481                 if (ret) {
482                         IWL_ERR(priv, "Tx %d queue init failed\n", txq_id);
483                         goto error;
484                 }
485         }
486
487         return ret;
488
489  error:
490         iwl_hw_txq_ctx_free(priv);
491  error_reset:
492         iwl_free_dma_ptr(priv, &priv->kw);
493  error_kw:
494         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
495  error_bc_tbls:
496         return ret;
497 }
498
499 /**
500  * iwl_txq_ctx_stop - Stop all Tx DMA channels, free Tx queue memory
501  */
502 void iwl_txq_ctx_stop(struct iwl_priv *priv)
503 {
504         int ch;
505         unsigned long flags;
506
507         /* Turn off all Tx DMA fifos */
508         spin_lock_irqsave(&priv->lock, flags);
509         if (iwl_grab_nic_access(priv)) {
510                 spin_unlock_irqrestore(&priv->lock, flags);
511                 return;
512         }
513
514         priv->cfg->ops->lib->txq_set_sched(priv, 0);
515
516         /* Stop each Tx DMA channel, and wait for it to be idle */
517         for (ch = 0; ch < priv->hw_params.dma_chnl_num; ch++) {
518                 iwl_write_direct32(priv, FH_TCSR_CHNL_TX_CONFIG_REG(ch), 0x0);
519                 iwl_poll_direct_bit(priv, FH_TSSR_TX_STATUS_REG,
520                                     FH_TSSR_TX_STATUS_REG_MSK_CHNL_IDLE(ch),
521                                     1000);
522         }
523         iwl_release_nic_access(priv);
524         spin_unlock_irqrestore(&priv->lock, flags);
525
526         /* Deallocate memory for all Tx queues */
527         iwl_hw_txq_ctx_free(priv);
528 }
529 EXPORT_SYMBOL(iwl_txq_ctx_stop);
530
531 /*
532  * handle build REPLY_TX command notification.
533  */
534 static void iwl_tx_cmd_build_basic(struct iwl_priv *priv,
535                                   struct iwl_tx_cmd *tx_cmd,
536                                   struct ieee80211_tx_info *info,
537                                   struct ieee80211_hdr *hdr,
538                                   u8 std_id)
539 {
540         __le16 fc = hdr->frame_control;
541         __le32 tx_flags = tx_cmd->tx_flags;
542
543         tx_cmd->stop_time.life_time = TX_CMD_LIFE_TIME_INFINITE;
544         if (!(info->flags & IEEE80211_TX_CTL_NO_ACK)) {
545                 tx_flags |= TX_CMD_FLG_ACK_MSK;
546                 if (ieee80211_is_mgmt(fc))
547                         tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
548                 if (ieee80211_is_probe_resp(fc) &&
549                     !(le16_to_cpu(hdr->seq_ctrl) & 0xf))
550                         tx_flags |= TX_CMD_FLG_TSF_MSK;
551         } else {
552                 tx_flags &= (~TX_CMD_FLG_ACK_MSK);
553                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
554         }
555
556         if (ieee80211_is_back_req(fc))
557                 tx_flags |= TX_CMD_FLG_ACK_MSK | TX_CMD_FLG_IMM_BA_RSP_MASK;
558
559
560         tx_cmd->sta_id = std_id;
561         if (ieee80211_has_morefrags(fc))
562                 tx_flags |= TX_CMD_FLG_MORE_FRAG_MSK;
563
564         if (ieee80211_is_data_qos(fc)) {
565                 u8 *qc = ieee80211_get_qos_ctl(hdr);
566                 tx_cmd->tid_tspec = qc[0] & 0xf;
567                 tx_flags &= ~TX_CMD_FLG_SEQ_CTL_MSK;
568         } else {
569                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
570         }
571
572         priv->cfg->ops->utils->rts_tx_cmd_flag(info, &tx_flags);
573
574         if ((tx_flags & TX_CMD_FLG_RTS_MSK) || (tx_flags & TX_CMD_FLG_CTS_MSK))
575                 tx_flags |= TX_CMD_FLG_FULL_TXOP_PROT_MSK;
576
577         tx_flags &= ~(TX_CMD_FLG_ANT_SEL_MSK);
578         if (ieee80211_is_mgmt(fc)) {
579                 if (ieee80211_is_assoc_req(fc) || ieee80211_is_reassoc_req(fc))
580                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(3);
581                 else
582                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(2);
583         } else {
584                 tx_cmd->timeout.pm_frame_timeout = 0;
585         }
586
587         tx_cmd->driver_txop = 0;
588         tx_cmd->tx_flags = tx_flags;
589         tx_cmd->next_frame_len = 0;
590 }
591
592 #define RTS_HCCA_RETRY_LIMIT            3
593 #define RTS_DFAULT_RETRY_LIMIT          60
594
595 static void iwl_tx_cmd_build_rate(struct iwl_priv *priv,
596                               struct iwl_tx_cmd *tx_cmd,
597                               struct ieee80211_tx_info *info,
598                               __le16 fc, int sta_id,
599                               int is_hcca)
600 {
601         u32 rate_flags = 0;
602         int rate_idx;
603         u8 rts_retry_limit = 0;
604         u8 data_retry_limit = 0;
605         u8 rate_plcp;
606
607         rate_idx = min(ieee80211_get_tx_rate(priv->hw, info)->hw_value & 0xffff,
608                         IWL_RATE_COUNT - 1);
609
610         rate_plcp = iwl_rates[rate_idx].plcp;
611
612         rts_retry_limit = (is_hcca) ?
613             RTS_HCCA_RETRY_LIMIT : RTS_DFAULT_RETRY_LIMIT;
614
615         if ((rate_idx >= IWL_FIRST_CCK_RATE) && (rate_idx <= IWL_LAST_CCK_RATE))
616                 rate_flags |= RATE_MCS_CCK_MSK;
617
618
619         if (ieee80211_is_probe_resp(fc)) {
620                 data_retry_limit = 3;
621                 if (data_retry_limit < rts_retry_limit)
622                         rts_retry_limit = data_retry_limit;
623         } else
624                 data_retry_limit = IWL_DEFAULT_TX_RETRY;
625
626         if (priv->data_retry_limit != -1)
627                 data_retry_limit = priv->data_retry_limit;
628
629
630         if (ieee80211_is_data(fc)) {
631                 tx_cmd->initial_rate_index = 0;
632                 tx_cmd->tx_flags |= TX_CMD_FLG_STA_RATE_MSK;
633         } else {
634                 switch (fc & cpu_to_le16(IEEE80211_FCTL_STYPE)) {
635                 case cpu_to_le16(IEEE80211_STYPE_AUTH):
636                 case cpu_to_le16(IEEE80211_STYPE_DEAUTH):
637                 case cpu_to_le16(IEEE80211_STYPE_ASSOC_REQ):
638                 case cpu_to_le16(IEEE80211_STYPE_REASSOC_REQ):
639                         if (tx_cmd->tx_flags & TX_CMD_FLG_RTS_MSK) {
640                                 tx_cmd->tx_flags &= ~TX_CMD_FLG_RTS_MSK;
641                                 tx_cmd->tx_flags |= TX_CMD_FLG_CTS_MSK;
642                         }
643                         break;
644                 default:
645                         break;
646                 }
647
648                 priv->mgmt_tx_ant = iwl_toggle_tx_ant(priv, priv->mgmt_tx_ant);
649                 rate_flags |= iwl_ant_idx_to_flags(priv->mgmt_tx_ant);
650         }
651
652         tx_cmd->rts_retry_limit = rts_retry_limit;
653         tx_cmd->data_retry_limit = data_retry_limit;
654         tx_cmd->rate_n_flags = iwl_hw_set_rate_n_flags(rate_plcp, rate_flags);
655 }
656
657 static void iwl_tx_cmd_build_hwcrypto(struct iwl_priv *priv,
658                                       struct ieee80211_tx_info *info,
659                                       struct iwl_tx_cmd *tx_cmd,
660                                       struct sk_buff *skb_frag,
661                                       int sta_id)
662 {
663         struct ieee80211_key_conf *keyconf = info->control.hw_key;
664
665         switch (keyconf->alg) {
666         case ALG_CCMP:
667                 tx_cmd->sec_ctl = TX_CMD_SEC_CCM;
668                 memcpy(tx_cmd->key, keyconf->key, keyconf->keylen);
669                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
670                         tx_cmd->tx_flags |= TX_CMD_FLG_AGG_CCMP_MSK;
671                 IWL_DEBUG_TX("tx_cmd with AES hwcrypto\n");
672                 break;
673
674         case ALG_TKIP:
675                 tx_cmd->sec_ctl = TX_CMD_SEC_TKIP;
676                 ieee80211_get_tkip_key(keyconf, skb_frag,
677                         IEEE80211_TKIP_P2_KEY, tx_cmd->key);
678                 IWL_DEBUG_TX("tx_cmd with tkip hwcrypto\n");
679                 break;
680
681         case ALG_WEP:
682                 tx_cmd->sec_ctl |= (TX_CMD_SEC_WEP |
683                         (keyconf->keyidx & TX_CMD_SEC_MSK) << TX_CMD_SEC_SHIFT);
684
685                 if (keyconf->keylen == WEP_KEY_LEN_128)
686                         tx_cmd->sec_ctl |= TX_CMD_SEC_KEY128;
687
688                 memcpy(&tx_cmd->key[3], keyconf->key, keyconf->keylen);
689
690                 IWL_DEBUG_TX("Configuring packet for WEP encryption "
691                              "with key %d\n", keyconf->keyidx);
692                 break;
693
694         default:
695                 IWL_ERR(priv, "Unknown encode alg %d\n", keyconf->alg);
696                 break;
697         }
698 }
699
700 static void iwl_update_tx_stats(struct iwl_priv *priv, u16 fc, u16 len)
701 {
702         /* 0 - mgmt, 1 - cnt, 2 - data */
703         int idx = (fc & IEEE80211_FCTL_FTYPE) >> 2;
704         priv->tx_stats[idx].cnt++;
705         priv->tx_stats[idx].bytes += len;
706 }
707
708 /*
709  * start REPLY_TX command process
710  */
711 int iwl_tx_skb(struct iwl_priv *priv, struct sk_buff *skb)
712 {
713         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
714         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
715         struct iwl_tx_queue *txq;
716         struct iwl_queue *q;
717         struct iwl_cmd *out_cmd;
718         struct iwl_tx_cmd *tx_cmd;
719         int swq_id, txq_id;
720         dma_addr_t phys_addr;
721         dma_addr_t txcmd_phys;
722         dma_addr_t scratch_phys;
723         u16 len, len_org;
724         u16 seq_number = 0;
725         __le16 fc;
726         u8 hdr_len;
727         u8 sta_id;
728         u8 wait_write_ptr = 0;
729         u8 tid = 0;
730         u8 *qc = NULL;
731         unsigned long flags;
732         int ret;
733
734         spin_lock_irqsave(&priv->lock, flags);
735         if (iwl_is_rfkill(priv)) {
736                 IWL_DEBUG_DROP("Dropping - RF KILL\n");
737                 goto drop_unlock;
738         }
739
740         if ((ieee80211_get_tx_rate(priv->hw, info)->hw_value & 0xFF) ==
741              IWL_INVALID_RATE) {
742                 IWL_ERR(priv, "ERROR: No TX rate available.\n");
743                 goto drop_unlock;
744         }
745
746         fc = hdr->frame_control;
747
748 #ifdef CONFIG_IWLWIFI_DEBUG
749         if (ieee80211_is_auth(fc))
750                 IWL_DEBUG_TX("Sending AUTH frame\n");
751         else if (ieee80211_is_assoc_req(fc))
752                 IWL_DEBUG_TX("Sending ASSOC frame\n");
753         else if (ieee80211_is_reassoc_req(fc))
754                 IWL_DEBUG_TX("Sending REASSOC frame\n");
755 #endif
756
757         /* drop all data frame if we are not associated */
758         if (ieee80211_is_data(fc) &&
759             (priv->iw_mode != NL80211_IFTYPE_MONITOR ||
760             !(info->flags & IEEE80211_TX_CTL_INJECTED)) && /* packet injection */
761             (!iwl_is_associated(priv) ||
762              ((priv->iw_mode == NL80211_IFTYPE_STATION) && !priv->assoc_id) ||
763              !priv->assoc_station_added)) {
764                 IWL_DEBUG_DROP("Dropping - !iwl_is_associated\n");
765                 goto drop_unlock;
766         }
767
768         spin_unlock_irqrestore(&priv->lock, flags);
769
770         hdr_len = ieee80211_hdrlen(fc);
771
772         /* Find (or create) index into station table for destination station */
773         sta_id = iwl_get_sta_id(priv, hdr);
774         if (sta_id == IWL_INVALID_STATION) {
775                 IWL_DEBUG_DROP("Dropping - INVALID STATION: %pM\n",
776                                hdr->addr1);
777                 goto drop;
778         }
779
780         IWL_DEBUG_TX("station Id %d\n", sta_id);
781
782         swq_id = skb_get_queue_mapping(skb);
783         txq_id = swq_id;
784         if (ieee80211_is_data_qos(fc)) {
785                 qc = ieee80211_get_qos_ctl(hdr);
786                 tid = qc[0] & IEEE80211_QOS_CTL_TID_MASK;
787                 seq_number = priv->stations[sta_id].tid[tid].seq_number;
788                 seq_number &= IEEE80211_SCTL_SEQ;
789                 hdr->seq_ctrl = hdr->seq_ctrl &
790                                 __constant_cpu_to_le16(IEEE80211_SCTL_FRAG);
791                 hdr->seq_ctrl |= cpu_to_le16(seq_number);
792                 seq_number += 0x10;
793                 /* aggregation is on for this <sta,tid> */
794                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
795                         txq_id = priv->stations[sta_id].tid[tid].agg.txq_id;
796                 priv->stations[sta_id].tid[tid].tfds_in_queue++;
797         }
798
799         txq = &priv->txq[txq_id];
800         q = &txq->q;
801         txq->swq_id = swq_id;
802
803         spin_lock_irqsave(&priv->lock, flags);
804
805         /* Set up driver data for this TFD */
806         memset(&(txq->txb[q->write_ptr]), 0, sizeof(struct iwl_tx_info));
807         txq->txb[q->write_ptr].skb[0] = skb;
808
809         /* Set up first empty entry in queue's array of Tx/cmd buffers */
810         out_cmd = txq->cmd[q->write_ptr];
811         tx_cmd = &out_cmd->cmd.tx;
812         memset(&out_cmd->hdr, 0, sizeof(out_cmd->hdr));
813         memset(tx_cmd, 0, sizeof(struct iwl_tx_cmd));
814
815         /*
816          * Set up the Tx-command (not MAC!) header.
817          * Store the chosen Tx queue and TFD index within the sequence field;
818          * after Tx, uCode's Tx response will return this value so driver can
819          * locate the frame within the tx queue and do post-tx processing.
820          */
821         out_cmd->hdr.cmd = REPLY_TX;
822         out_cmd->hdr.sequence = cpu_to_le16((u16)(QUEUE_TO_SEQ(txq_id) |
823                                 INDEX_TO_SEQ(q->write_ptr)));
824
825         /* Copy MAC header from skb into command buffer */
826         memcpy(tx_cmd->hdr, hdr, hdr_len);
827
828         /*
829          * Use the first empty entry in this queue's command buffer array
830          * to contain the Tx command and MAC header concatenated together
831          * (payload data will be in another buffer).
832          * Size of this varies, due to varying MAC header length.
833          * If end is not dword aligned, we'll have 2 extra bytes at the end
834          * of the MAC header (device reads on dword boundaries).
835          * We'll tell device about this padding later.
836          */
837         len = sizeof(struct iwl_tx_cmd) +
838                 sizeof(struct iwl_cmd_header) + hdr_len;
839
840         len_org = len;
841         len = (len + 3) & ~3;
842
843         if (len_org != len)
844                 len_org = 1;
845         else
846                 len_org = 0;
847
848         /* Physical address of this Tx command's header (not MAC header!),
849          * within command buffer array. */
850         txcmd_phys = pci_map_single(priv->pci_dev,
851                                     out_cmd, sizeof(struct iwl_cmd),
852                                     PCI_DMA_TODEVICE);
853         pci_unmap_addr_set(&out_cmd->meta, mapping, txcmd_phys);
854         pci_unmap_len_set(&out_cmd->meta, len, sizeof(struct iwl_cmd));
855         /* Add buffer containing Tx command and MAC(!) header to TFD's
856          * first entry */
857         txcmd_phys += offsetof(struct iwl_cmd, hdr);
858         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
859                                                    txcmd_phys, len, 1, 0);
860
861         if (info->control.hw_key)
862                 iwl_tx_cmd_build_hwcrypto(priv, info, tx_cmd, skb, sta_id);
863
864         /* Set up TFD's 2nd entry to point directly to remainder of skb,
865          * if any (802.11 null frames have no payload). */
866         len = skb->len - hdr_len;
867         if (len) {
868                 phys_addr = pci_map_single(priv->pci_dev, skb->data + hdr_len,
869                                            len, PCI_DMA_TODEVICE);
870                 priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
871                                                            phys_addr, len,
872                                                            0, 0);
873         }
874
875         /* Tell NIC about any 2-byte padding after MAC header */
876         if (len_org)
877                 tx_cmd->tx_flags |= TX_CMD_FLG_MH_PAD_MSK;
878
879         /* Total # bytes to be transmitted */
880         len = (u16)skb->len;
881         tx_cmd->len = cpu_to_le16(len);
882         /* TODO need this for burst mode later on */
883         iwl_tx_cmd_build_basic(priv, tx_cmd, info, hdr, sta_id);
884
885         /* set is_hcca to 0; it probably will never be implemented */
886         iwl_tx_cmd_build_rate(priv, tx_cmd, info, fc, sta_id, 0);
887
888         iwl_update_tx_stats(priv, le16_to_cpu(fc), len);
889
890         scratch_phys = txcmd_phys + sizeof(struct iwl_cmd_header) +
891                 offsetof(struct iwl_tx_cmd, scratch);
892         tx_cmd->dram_lsb_ptr = cpu_to_le32(scratch_phys);
893         tx_cmd->dram_msb_ptr = iwl_get_dma_hi_addr(scratch_phys);
894
895         if (!ieee80211_has_morefrags(hdr->frame_control)) {
896                 txq->need_update = 1;
897                 if (qc)
898                         priv->stations[sta_id].tid[tid].seq_number = seq_number;
899         } else {
900                 wait_write_ptr = 1;
901                 txq->need_update = 0;
902         }
903
904         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd, sizeof(*tx_cmd));
905
906         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd->hdr, hdr_len);
907
908         /* Set up entry for this TFD in Tx byte-count array */
909         priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq, len);
910
911         /* Tell device the write index *just past* this latest filled TFD */
912         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
913         ret = iwl_txq_update_write_ptr(priv, txq);
914         spin_unlock_irqrestore(&priv->lock, flags);
915
916         if (ret)
917                 return ret;
918
919         if ((iwl_queue_space(q) < q->high_mark) && priv->mac80211_registered) {
920                 if (wait_write_ptr) {
921                         spin_lock_irqsave(&priv->lock, flags);
922                         txq->need_update = 1;
923                         iwl_txq_update_write_ptr(priv, txq);
924                         spin_unlock_irqrestore(&priv->lock, flags);
925                 } else {
926                         ieee80211_stop_queue(priv->hw, txq->swq_id);
927                 }
928         }
929
930         return 0;
931
932 drop_unlock:
933         spin_unlock_irqrestore(&priv->lock, flags);
934 drop:
935         return -1;
936 }
937 EXPORT_SYMBOL(iwl_tx_skb);
938
939 /*************** HOST COMMAND QUEUE FUNCTIONS   *****/
940
941 /**
942  * iwl_enqueue_hcmd - enqueue a uCode command
943  * @priv: device private data point
944  * @cmd: a point to the ucode command structure
945  *
946  * The function returns < 0 values to indicate the operation is
947  * failed. On success, it turns the index (> 0) of command in the
948  * command queue.
949  */
950 int iwl_enqueue_hcmd(struct iwl_priv *priv, struct iwl_host_cmd *cmd)
951 {
952         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
953         struct iwl_queue *q = &txq->q;
954         struct iwl_cmd *out_cmd;
955         dma_addr_t phys_addr;
956         unsigned long flags;
957         int len, ret;
958         u32 idx;
959         u16 fix_size;
960
961         cmd->len = priv->cfg->ops->utils->get_hcmd_size(cmd->id, cmd->len);
962         fix_size = (u16)(cmd->len + sizeof(out_cmd->hdr));
963
964         /* If any of the command structures end up being larger than
965          * the TFD_MAX_PAYLOAD_SIZE, and it sent as a 'small' command then
966          * we will need to increase the size of the TFD entries */
967         BUG_ON((fix_size > TFD_MAX_PAYLOAD_SIZE) &&
968                !(cmd->meta.flags & CMD_SIZE_HUGE));
969
970         if (iwl_is_rfkill(priv)) {
971                 IWL_DEBUG_INFO("Not sending command - RF KILL");
972                 return -EIO;
973         }
974
975         if (iwl_queue_space(q) < ((cmd->meta.flags & CMD_ASYNC) ? 2 : 1)) {
976                 IWL_ERR(priv, "No space for Tx\n");
977                 return -ENOSPC;
978         }
979
980         spin_lock_irqsave(&priv->hcmd_lock, flags);
981
982         idx = get_cmd_index(q, q->write_ptr, cmd->meta.flags & CMD_SIZE_HUGE);
983         out_cmd = txq->cmd[idx];
984
985         out_cmd->hdr.cmd = cmd->id;
986         memcpy(&out_cmd->meta, &cmd->meta, sizeof(cmd->meta));
987         memcpy(&out_cmd->cmd.payload, cmd->data, cmd->len);
988
989         /* At this point, the out_cmd now has all of the incoming cmd
990          * information */
991
992         out_cmd->hdr.flags = 0;
993         out_cmd->hdr.sequence = cpu_to_le16(QUEUE_TO_SEQ(IWL_CMD_QUEUE_NUM) |
994                         INDEX_TO_SEQ(q->write_ptr));
995         if (out_cmd->meta.flags & CMD_SIZE_HUGE)
996                 out_cmd->hdr.sequence |= SEQ_HUGE_FRAME;
997         len = (idx == TFD_CMD_SLOTS) ?
998                         IWL_MAX_SCAN_SIZE : sizeof(struct iwl_cmd);
999
1000         phys_addr = pci_map_single(priv->pci_dev, out_cmd,
1001                                    len, PCI_DMA_TODEVICE);
1002         pci_unmap_addr_set(&out_cmd->meta, mapping, phys_addr);
1003         pci_unmap_len_set(&out_cmd->meta, len, len);
1004         phys_addr += offsetof(struct iwl_cmd, hdr);
1005
1006         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
1007                                                    phys_addr, fix_size, 1, 0);
1008
1009 #ifdef CONFIG_IWLWIFI_DEBUG
1010         switch (out_cmd->hdr.cmd) {
1011         case REPLY_TX_LINK_QUALITY_CMD:
1012         case SENSITIVITY_CMD:
1013                 IWL_DEBUG_HC_DUMP("Sending command %s (#%x), seq: 0x%04X, "
1014                                 "%d bytes at %d[%d]:%d\n",
1015                                 get_cmd_string(out_cmd->hdr.cmd),
1016                                 out_cmd->hdr.cmd,
1017                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1018                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1019                                 break;
1020         default:
1021                 IWL_DEBUG_HC("Sending command %s (#%x), seq: 0x%04X, "
1022                                 "%d bytes at %d[%d]:%d\n",
1023                                 get_cmd_string(out_cmd->hdr.cmd),
1024                                 out_cmd->hdr.cmd,
1025                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1026                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1027         }
1028 #endif
1029         txq->need_update = 1;
1030
1031         /* Set up entry in queue's byte count circular buffer */
1032         priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq, 0);
1033
1034         /* Increment and update queue's write index */
1035         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
1036         ret = iwl_txq_update_write_ptr(priv, txq);
1037
1038         spin_unlock_irqrestore(&priv->hcmd_lock, flags);
1039         return ret ? ret : idx;
1040 }
1041
1042 int iwl_tx_queue_reclaim(struct iwl_priv *priv, int txq_id, int index)
1043 {
1044         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1045         struct iwl_queue *q = &txq->q;
1046         struct iwl_tx_info *tx_info;
1047         int nfreed = 0;
1048
1049         if ((index >= q->n_bd) || (iwl_queue_used(q, index) == 0)) {
1050                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1051                           "is out of range [0-%d] %d %d.\n", txq_id,
1052                           index, q->n_bd, q->write_ptr, q->read_ptr);
1053                 return 0;
1054         }
1055
1056         for (index = iwl_queue_inc_wrap(index, q->n_bd);
1057              q->read_ptr != index;
1058              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1059
1060                 tx_info = &txq->txb[txq->q.read_ptr];
1061                 ieee80211_tx_status_irqsafe(priv->hw, tx_info->skb[0]);
1062                 tx_info->skb[0] = NULL;
1063
1064                 if (priv->cfg->ops->lib->txq_inval_byte_cnt_tbl)
1065                         priv->cfg->ops->lib->txq_inval_byte_cnt_tbl(priv, txq);
1066
1067                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
1068                 nfreed++;
1069         }
1070         return nfreed;
1071 }
1072 EXPORT_SYMBOL(iwl_tx_queue_reclaim);
1073
1074
1075 /**
1076  * iwl_hcmd_queue_reclaim - Reclaim TX command queue entries already Tx'd
1077  *
1078  * When FW advances 'R' index, all entries between old and new 'R' index
1079  * need to be reclaimed. As result, some free space forms.  If there is
1080  * enough free space (> low mark), wake the stack that feeds us.
1081  */
1082 static void iwl_hcmd_queue_reclaim(struct iwl_priv *priv, int txq_id,
1083                                    int idx, int cmd_idx)
1084 {
1085         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1086         struct iwl_queue *q = &txq->q;
1087         int nfreed = 0;
1088
1089         if ((idx >= q->n_bd) || (iwl_queue_used(q, idx) == 0)) {
1090                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1091                           "is out of range [0-%d] %d %d.\n", txq_id,
1092                           idx, q->n_bd, q->write_ptr, q->read_ptr);
1093                 return;
1094         }
1095
1096         pci_unmap_single(priv->pci_dev,
1097                 pci_unmap_addr(&txq->cmd[cmd_idx]->meta, mapping),
1098                 pci_unmap_len(&txq->cmd[cmd_idx]->meta, len),
1099                 PCI_DMA_TODEVICE);
1100
1101         for (idx = iwl_queue_inc_wrap(idx, q->n_bd); q->read_ptr != idx;
1102              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1103
1104                 if (nfreed++ > 0) {
1105                         IWL_ERR(priv, "HCMD skipped: index (%d) %d %d\n", idx,
1106                                         q->write_ptr, q->read_ptr);
1107                         queue_work(priv->workqueue, &priv->restart);
1108                 }
1109
1110         }
1111 }
1112
1113 /**
1114  * iwl_tx_cmd_complete - Pull unused buffers off the queue and reclaim them
1115  * @rxb: Rx buffer to reclaim
1116  *
1117  * If an Rx buffer has an async callback associated with it the callback
1118  * will be executed.  The attached skb (if present) will only be freed
1119  * if the callback returns 1
1120  */
1121 void iwl_tx_cmd_complete(struct iwl_priv *priv, struct iwl_rx_mem_buffer *rxb)
1122 {
1123         struct iwl_rx_packet *pkt = (struct iwl_rx_packet *)rxb->skb->data;
1124         u16 sequence = le16_to_cpu(pkt->hdr.sequence);
1125         int txq_id = SEQ_TO_QUEUE(sequence);
1126         int index = SEQ_TO_INDEX(sequence);
1127         int cmd_index;
1128         bool huge = !!(pkt->hdr.sequence & SEQ_HUGE_FRAME);
1129         struct iwl_cmd *cmd;
1130
1131         /* If a Tx command is being handled and it isn't in the actual
1132          * command queue then there a command routing bug has been introduced
1133          * in the queue management code. */
1134         if (WARN(txq_id != IWL_CMD_QUEUE_NUM,
1135                  "wrong command queue %d, sequence 0x%X readp=%d writep=%d\n",
1136                   txq_id, sequence,
1137                   priv->txq[IWL_CMD_QUEUE_NUM].q.read_ptr,
1138                   priv->txq[IWL_CMD_QUEUE_NUM].q.write_ptr)) {
1139                 iwl_print_hex_dump(priv, IWL_DL_INFO , rxb, 32);
1140                 return;
1141         }
1142
1143         cmd_index = get_cmd_index(&priv->txq[IWL_CMD_QUEUE_NUM].q, index, huge);
1144         cmd = priv->txq[IWL_CMD_QUEUE_NUM].cmd[cmd_index];
1145
1146         /* Input error checking is done when commands are added to queue. */
1147         if (cmd->meta.flags & CMD_WANT_SKB) {
1148                 cmd->meta.source->u.skb = rxb->skb;
1149                 rxb->skb = NULL;
1150         } else if (cmd->meta.u.callback &&
1151                    !cmd->meta.u.callback(priv, cmd, rxb->skb))
1152                 rxb->skb = NULL;
1153
1154         iwl_hcmd_queue_reclaim(priv, txq_id, index, cmd_index);
1155
1156         if (!(cmd->meta.flags & CMD_ASYNC)) {
1157                 clear_bit(STATUS_HCMD_ACTIVE, &priv->status);
1158                 wake_up_interruptible(&priv->wait_command_queue);
1159         }
1160 }
1161 EXPORT_SYMBOL(iwl_tx_cmd_complete);
1162
1163 /*
1164  * Find first available (lowest unused) Tx Queue, mark it "active".
1165  * Called only when finding queue for aggregation.
1166  * Should never return anything < 7, because they should already
1167  * be in use as EDCA AC (0-3), Command (4), HCCA (5, 6).
1168  */
1169 static int iwl_txq_ctx_activate_free(struct iwl_priv *priv)
1170 {
1171         int txq_id;
1172
1173         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
1174                 if (!test_and_set_bit(txq_id, &priv->txq_ctx_active_msk))
1175                         return txq_id;
1176         return -1;
1177 }
1178
1179 int iwl_tx_agg_start(struct iwl_priv *priv, const u8 *ra, u16 tid, u16 *ssn)
1180 {
1181         int sta_id;
1182         int tx_fifo;
1183         int txq_id;
1184         int ret;
1185         unsigned long flags;
1186         struct iwl_tid_data *tid_data;
1187
1188         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1189                 tx_fifo = default_tid_to_tx_fifo[tid];
1190         else
1191                 return -EINVAL;
1192
1193         IWL_WARN(priv, "%s on ra = %pM tid = %d\n",
1194                         __func__, ra, tid);
1195
1196         sta_id = iwl_find_station(priv, ra);
1197         if (sta_id == IWL_INVALID_STATION)
1198                 return -ENXIO;
1199
1200         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_OFF) {
1201                 IWL_ERR(priv, "Start AGG when state is not IWL_AGG_OFF !\n");
1202                 return -ENXIO;
1203         }
1204
1205         txq_id = iwl_txq_ctx_activate_free(priv);
1206         if (txq_id == -1)
1207                 return -ENXIO;
1208
1209         spin_lock_irqsave(&priv->sta_lock, flags);
1210         tid_data = &priv->stations[sta_id].tid[tid];
1211         *ssn = SEQ_TO_SN(tid_data->seq_number);
1212         tid_data->agg.txq_id = txq_id;
1213         spin_unlock_irqrestore(&priv->sta_lock, flags);
1214
1215         ret = priv->cfg->ops->lib->txq_agg_enable(priv, txq_id, tx_fifo,
1216                                                   sta_id, tid, *ssn);
1217         if (ret)
1218                 return ret;
1219
1220         if (tid_data->tfds_in_queue == 0) {
1221                 IWL_ERR(priv, "HW queue is empty\n");
1222                 tid_data->agg.state = IWL_AGG_ON;
1223                 ieee80211_start_tx_ba_cb_irqsafe(priv->hw, ra, tid);
1224         } else {
1225                 IWL_DEBUG_HT("HW queue is NOT empty: %d packets in HW queue\n",
1226                              tid_data->tfds_in_queue);
1227                 tid_data->agg.state = IWL_EMPTYING_HW_QUEUE_ADDBA;
1228         }
1229         return ret;
1230 }
1231 EXPORT_SYMBOL(iwl_tx_agg_start);
1232
1233 int iwl_tx_agg_stop(struct iwl_priv *priv , const u8 *ra, u16 tid)
1234 {
1235         int tx_fifo_id, txq_id, sta_id, ssn = -1;
1236         struct iwl_tid_data *tid_data;
1237         int ret, write_ptr, read_ptr;
1238         unsigned long flags;
1239
1240         if (!ra) {
1241                 IWL_ERR(priv, "ra = NULL\n");
1242                 return -EINVAL;
1243         }
1244
1245         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1246                 tx_fifo_id = default_tid_to_tx_fifo[tid];
1247         else
1248                 return -EINVAL;
1249
1250         sta_id = iwl_find_station(priv, ra);
1251
1252         if (sta_id == IWL_INVALID_STATION)
1253                 return -ENXIO;
1254
1255         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_ON)
1256                 IWL_WARN(priv, "Stopping AGG while state not IWL_AGG_ON\n");
1257
1258         tid_data = &priv->stations[sta_id].tid[tid];
1259         ssn = (tid_data->seq_number & IEEE80211_SCTL_SEQ) >> 4;
1260         txq_id = tid_data->agg.txq_id;
1261         write_ptr = priv->txq[txq_id].q.write_ptr;
1262         read_ptr = priv->txq[txq_id].q.read_ptr;
1263
1264         /* The queue is not empty */
1265         if (write_ptr != read_ptr) {
1266                 IWL_DEBUG_HT("Stopping a non empty AGG HW QUEUE\n");
1267                 priv->stations[sta_id].tid[tid].agg.state =
1268                                 IWL_EMPTYING_HW_QUEUE_DELBA;
1269                 return 0;
1270         }
1271
1272         IWL_DEBUG_HT("HW queue is empty\n");
1273         priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1274
1275         spin_lock_irqsave(&priv->lock, flags);
1276         ret = priv->cfg->ops->lib->txq_agg_disable(priv, txq_id, ssn,
1277                                                    tx_fifo_id);
1278         spin_unlock_irqrestore(&priv->lock, flags);
1279
1280         if (ret)
1281                 return ret;
1282
1283         ieee80211_stop_tx_ba_cb_irqsafe(priv->hw, ra, tid);
1284
1285         return 0;
1286 }
1287 EXPORT_SYMBOL(iwl_tx_agg_stop);
1288
1289 int iwl_txq_check_empty(struct iwl_priv *priv, int sta_id, u8 tid, int txq_id)
1290 {
1291         struct iwl_queue *q = &priv->txq[txq_id].q;
1292         u8 *addr = priv->stations[sta_id].sta.sta.addr;
1293         struct iwl_tid_data *tid_data = &priv->stations[sta_id].tid[tid];
1294
1295         switch (priv->stations[sta_id].tid[tid].agg.state) {
1296         case IWL_EMPTYING_HW_QUEUE_DELBA:
1297                 /* We are reclaiming the last packet of the */
1298                 /* aggregated HW queue */
1299                 if ((txq_id  == tid_data->agg.txq_id) &&
1300                     (q->read_ptr == q->write_ptr)) {
1301                         u16 ssn = SEQ_TO_SN(tid_data->seq_number);
1302                         int tx_fifo = default_tid_to_tx_fifo[tid];
1303                         IWL_DEBUG_HT("HW queue empty: continue DELBA flow\n");
1304                         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id,
1305                                                              ssn, tx_fifo);
1306                         tid_data->agg.state = IWL_AGG_OFF;
1307                         ieee80211_stop_tx_ba_cb_irqsafe(priv->hw, addr, tid);
1308                 }
1309                 break;
1310         case IWL_EMPTYING_HW_QUEUE_ADDBA:
1311                 /* We are reclaiming the last packet of the queue */
1312                 if (tid_data->tfds_in_queue == 0) {
1313                         IWL_DEBUG_HT("HW queue empty: continue ADDBA flow\n");
1314                         tid_data->agg.state = IWL_AGG_ON;
1315                         ieee80211_start_tx_ba_cb_irqsafe(priv->hw, addr, tid);
1316                 }
1317                 break;
1318         }
1319         return 0;
1320 }
1321 EXPORT_SYMBOL(iwl_txq_check_empty);
1322
1323 /**
1324  * iwl_tx_status_reply_compressed_ba - Update tx status from block-ack
1325  *
1326  * Go through block-ack's bitmap of ACK'd frames, update driver's record of
1327  * ACK vs. not.  This gets sent to mac80211, then to rate scaling algo.
1328  */
1329 static int iwl_tx_status_reply_compressed_ba(struct iwl_priv *priv,
1330                                  struct iwl_ht_agg *agg,
1331                                  struct iwl_compressed_ba_resp *ba_resp)
1332
1333 {
1334         int i, sh, ack;
1335         u16 seq_ctl = le16_to_cpu(ba_resp->seq_ctl);
1336         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1337         u64 bitmap;
1338         int successes = 0;
1339         struct ieee80211_tx_info *info;
1340
1341         if (unlikely(!agg->wait_for_ba))  {
1342                 IWL_ERR(priv, "Received BA when not expected\n");
1343                 return -EINVAL;
1344         }
1345
1346         /* Mark that the expected block-ack response arrived */
1347         agg->wait_for_ba = 0;
1348         IWL_DEBUG_TX_REPLY("BA %d %d\n", agg->start_idx, ba_resp->seq_ctl);
1349
1350         /* Calculate shift to align block-ack bits with our Tx window bits */
1351         sh = agg->start_idx - SEQ_TO_INDEX(seq_ctl >> 4);
1352         if (sh < 0) /* tbw something is wrong with indices */
1353                 sh += 0x100;
1354
1355         /* don't use 64-bit values for now */
1356         bitmap = le64_to_cpu(ba_resp->bitmap) >> sh;
1357
1358         if (agg->frame_count > (64 - sh)) {
1359                 IWL_DEBUG_TX_REPLY("more frames than bitmap size");
1360                 return -1;
1361         }
1362
1363         /* check for success or failure according to the
1364          * transmitted bitmap and block-ack bitmap */
1365         bitmap &= agg->bitmap;
1366
1367         /* For each frame attempted in aggregation,
1368          * update driver's record of tx frame's status. */
1369         for (i = 0; i < agg->frame_count ; i++) {
1370                 ack = bitmap & (1ULL << i);
1371                 successes += !!ack;
1372                 IWL_DEBUG_TX_REPLY("%s ON i=%d idx=%d raw=%d\n",
1373                         ack ? "ACK" : "NACK", i, (agg->start_idx + i) & 0xff,
1374                         agg->start_idx + i);
1375         }
1376
1377         info = IEEE80211_SKB_CB(priv->txq[scd_flow].txb[agg->start_idx].skb[0]);
1378         memset(&info->status, 0, sizeof(info->status));
1379         info->flags = IEEE80211_TX_STAT_ACK;
1380         info->flags |= IEEE80211_TX_STAT_AMPDU;
1381         info->status.ampdu_ack_map = successes;
1382         info->status.ampdu_ack_len = agg->frame_count;
1383         iwl_hwrate_to_tx_control(priv, agg->rate_n_flags, info);
1384
1385         IWL_DEBUG_TX_REPLY("Bitmap %llx\n", (unsigned long long)bitmap);
1386
1387         return 0;
1388 }
1389
1390 /**
1391  * iwl_rx_reply_compressed_ba - Handler for REPLY_COMPRESSED_BA
1392  *
1393  * Handles block-acknowledge notification from device, which reports success
1394  * of frames sent via aggregation.
1395  */
1396 void iwl_rx_reply_compressed_ba(struct iwl_priv *priv,
1397                                            struct iwl_rx_mem_buffer *rxb)
1398 {
1399         struct iwl_rx_packet *pkt = (struct iwl_rx_packet *)rxb->skb->data;
1400         struct iwl_compressed_ba_resp *ba_resp = &pkt->u.compressed_ba;
1401         struct iwl_tx_queue *txq = NULL;
1402         struct iwl_ht_agg *agg;
1403         int index;
1404         int sta_id;
1405         int tid;
1406
1407         /* "flow" corresponds to Tx queue */
1408         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1409
1410         /* "ssn" is start of block-ack Tx window, corresponds to index
1411          * (in Tx queue's circular buffer) of first TFD/frame in window */
1412         u16 ba_resp_scd_ssn = le16_to_cpu(ba_resp->scd_ssn);
1413
1414         if (scd_flow >= priv->hw_params.max_txq_num) {
1415                 IWL_ERR(priv,
1416                         "BUG_ON scd_flow is bigger than number of queues\n");
1417                 return;
1418         }
1419
1420         txq = &priv->txq[scd_flow];
1421         sta_id = ba_resp->sta_id;
1422         tid = ba_resp->tid;
1423         agg = &priv->stations[sta_id].tid[tid].agg;
1424
1425         /* Find index just before block-ack window */
1426         index = iwl_queue_dec_wrap(ba_resp_scd_ssn & 0xff, txq->q.n_bd);
1427
1428         /* TODO: Need to get this copy more safely - now good for debug */
1429
1430         IWL_DEBUG_TX_REPLY("REPLY_COMPRESSED_BA [%d] Received from %pM, "
1431                            "sta_id = %d\n",
1432                            agg->wait_for_ba,
1433                            (u8 *) &ba_resp->sta_addr_lo32,
1434                            ba_resp->sta_id);
1435         IWL_DEBUG_TX_REPLY("TID = %d, SeqCtl = %d, bitmap = 0x%llx, scd_flow = "
1436                            "%d, scd_ssn = %d\n",
1437                            ba_resp->tid,
1438                            ba_resp->seq_ctl,
1439                            (unsigned long long)le64_to_cpu(ba_resp->bitmap),
1440                            ba_resp->scd_flow,
1441                            ba_resp->scd_ssn);
1442         IWL_DEBUG_TX_REPLY("DAT start_idx = %d, bitmap = 0x%llx \n",
1443                            agg->start_idx,
1444                            (unsigned long long)agg->bitmap);
1445
1446         /* Update driver's record of ACK vs. not for each frame in window */
1447         iwl_tx_status_reply_compressed_ba(priv, agg, ba_resp);
1448
1449         /* Release all TFDs before the SSN, i.e. all TFDs in front of
1450          * block-ack window (we assume that they've been successfully
1451          * transmitted ... if not, it's too late anyway). */
1452         if (txq->q.read_ptr != (ba_resp_scd_ssn & 0xff)) {
1453                 /* calculate mac80211 ampdu sw queue to wake */
1454                 int freed = iwl_tx_queue_reclaim(priv, scd_flow, index);
1455                 priv->stations[sta_id].tid[tid].tfds_in_queue -= freed;
1456
1457                 if ((iwl_queue_space(&txq->q) > txq->q.low_mark) &&
1458                     priv->mac80211_registered &&
1459                     (agg->state != IWL_EMPTYING_HW_QUEUE_DELBA))
1460                         ieee80211_wake_queue(priv->hw, txq->swq_id);
1461
1462                 iwl_txq_check_empty(priv, sta_id, tid, scd_flow);
1463         }
1464 }
1465 EXPORT_SYMBOL(iwl_rx_reply_compressed_ba);
1466
1467 #ifdef CONFIG_IWLWIFI_DEBUG
1468 #define TX_STATUS_ENTRY(x) case TX_STATUS_FAIL_ ## x: return #x
1469
1470 const char *iwl_get_tx_fail_reason(u32 status)
1471 {
1472         switch (status & TX_STATUS_MSK) {
1473         case TX_STATUS_SUCCESS:
1474                 return "SUCCESS";
1475                 TX_STATUS_ENTRY(SHORT_LIMIT);
1476                 TX_STATUS_ENTRY(LONG_LIMIT);
1477                 TX_STATUS_ENTRY(FIFO_UNDERRUN);
1478                 TX_STATUS_ENTRY(MGMNT_ABORT);
1479                 TX_STATUS_ENTRY(NEXT_FRAG);
1480                 TX_STATUS_ENTRY(LIFE_EXPIRE);
1481                 TX_STATUS_ENTRY(DEST_PS);
1482                 TX_STATUS_ENTRY(ABORTED);
1483                 TX_STATUS_ENTRY(BT_RETRY);
1484                 TX_STATUS_ENTRY(STA_INVALID);
1485                 TX_STATUS_ENTRY(FRAG_DROPPED);
1486                 TX_STATUS_ENTRY(TID_DISABLE);
1487                 TX_STATUS_ENTRY(FRAME_FLUSHED);
1488                 TX_STATUS_ENTRY(INSUFFICIENT_CF_POLL);
1489                 TX_STATUS_ENTRY(TX_LOCKED);
1490                 TX_STATUS_ENTRY(NO_BEACON_ON_RADAR);
1491         }
1492
1493         return "UNKNOWN";
1494 }
1495 EXPORT_SYMBOL(iwl_get_tx_fail_reason);
1496 #endif /* CONFIG_IWLWIFI_DEBUG */