iwlwifi: some fh document fix and cleanup
[linux-2.6.git] / drivers / net / wireless / iwlwifi / iwl-tx.c
1 /******************************************************************************
2  *
3  * Copyright(c) 2003 - 2008 Intel Corporation. All rights reserved.
4  *
5  * Portions of this file are derived from the ipw3945 project, as well
6  * as portions of the ieee80211 subsystem header files.
7  *
8  * This program is free software; you can redistribute it and/or modify it
9  * under the terms of version 2 of the GNU General Public License as
10  * published by the Free Software Foundation.
11  *
12  * This program is distributed in the hope that it will be useful, but WITHOUT
13  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
14  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
15  * more details.
16  *
17  * You should have received a copy of the GNU General Public License along with
18  * this program; if not, write to the Free Software Foundation, Inc.,
19  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA
20  *
21  * The full GNU General Public License is included in this distribution in the
22  * file called LICENSE.
23  *
24  * Contact Information:
25  * James P. Ketrenos <ipw2100-admin@linux.intel.com>
26  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
27  *
28  *****************************************************************************/
29
30 #include <linux/etherdevice.h>
31 #include <net/mac80211.h>
32 #include "iwl-eeprom.h"
33 #include "iwl-dev.h"
34 #include "iwl-core.h"
35 #include "iwl-sta.h"
36 #include "iwl-io.h"
37 #include "iwl-helpers.h"
38
39 static const u16 default_tid_to_tx_fifo[] = {
40         IWL_TX_FIFO_AC1,
41         IWL_TX_FIFO_AC0,
42         IWL_TX_FIFO_AC0,
43         IWL_TX_FIFO_AC1,
44         IWL_TX_FIFO_AC2,
45         IWL_TX_FIFO_AC2,
46         IWL_TX_FIFO_AC3,
47         IWL_TX_FIFO_AC3,
48         IWL_TX_FIFO_NONE,
49         IWL_TX_FIFO_NONE,
50         IWL_TX_FIFO_NONE,
51         IWL_TX_FIFO_NONE,
52         IWL_TX_FIFO_NONE,
53         IWL_TX_FIFO_NONE,
54         IWL_TX_FIFO_NONE,
55         IWL_TX_FIFO_NONE,
56         IWL_TX_FIFO_AC3
57 };
58
59 static inline int iwl_alloc_dma_ptr(struct iwl_priv *priv,
60                                     struct iwl_dma_ptr *ptr, size_t size)
61 {
62         ptr->addr = pci_alloc_consistent(priv->pci_dev, size, &ptr->dma);
63         if (!ptr->addr)
64                 return -ENOMEM;
65         ptr->size = size;
66         return 0;
67 }
68
69 static inline void iwl_free_dma_ptr(struct iwl_priv *priv,
70                                     struct iwl_dma_ptr *ptr)
71 {
72         if (unlikely(!ptr->addr))
73                 return;
74
75         pci_free_consistent(priv->pci_dev, ptr->size, ptr->addr, ptr->dma);
76         memset(ptr, 0, sizeof(*ptr));
77 }
78
79 static inline dma_addr_t iwl_tfd_tb_get_addr(struct iwl_tfd *tfd, u8 idx)
80 {
81         struct iwl_tfd_tb *tb = &tfd->tbs[idx];
82
83         dma_addr_t addr = get_unaligned_le32(&tb->lo);
84         if (sizeof(dma_addr_t) > sizeof(u32))
85                 addr |=
86                 ((dma_addr_t)(le16_to_cpu(tb->hi_n_len) & 0xF) << 16) << 16;
87
88         return addr;
89 }
90
91 static inline u16 iwl_tfd_tb_get_len(struct iwl_tfd *tfd, u8 idx)
92 {
93         struct iwl_tfd_tb *tb = &tfd->tbs[idx];
94
95         return le16_to_cpu(tb->hi_n_len) >> 4;
96 }
97
98 static inline void iwl_tfd_set_tb(struct iwl_tfd *tfd, u8 idx,
99                                   dma_addr_t addr, u16 len)
100 {
101         struct iwl_tfd_tb *tb = &tfd->tbs[idx];
102         u16 hi_n_len = len << 4;
103
104         put_unaligned_le32(addr, &tb->lo);
105         if (sizeof(dma_addr_t) > sizeof(u32))
106                 hi_n_len |= ((addr >> 16) >> 16) & 0xF;
107
108         tb->hi_n_len = cpu_to_le16(hi_n_len);
109
110         tfd->num_tbs = idx + 1;
111 }
112
113 static inline u8 iwl_tfd_get_num_tbs(struct iwl_tfd *tfd)
114 {
115         return tfd->num_tbs & 0x1f;
116 }
117
118 /**
119  * iwl_hw_txq_free_tfd - Free all chunks referenced by TFD [txq->q.read_ptr]
120  * @priv - driver private data
121  * @txq - tx queue
122  *
123  * Does NOT advance any TFD circular buffer read/write indexes
124  * Does NOT free the TFD itself (which is within circular buffer)
125  */
126 static void iwl_hw_txq_free_tfd(struct iwl_priv *priv, struct iwl_tx_queue *txq)
127 {
128         struct iwl_tfd *tfd_tmp = (struct iwl_tfd *)&txq->tfds[0];
129         struct iwl_tfd *tfd;
130         struct pci_dev *dev = priv->pci_dev;
131         int index = txq->q.read_ptr;
132         int i;
133         int num_tbs;
134
135         tfd = &tfd_tmp[index];
136
137         /* Sanity check on number of chunks */
138         num_tbs = iwl_tfd_get_num_tbs(tfd);
139
140         if (num_tbs >= IWL_NUM_OF_TBS) {
141                 IWL_ERROR("Too many chunks: %i\n", num_tbs);
142                 /* @todo issue fatal error, it is quite serious situation */
143                 return;
144         }
145
146         /* Unmap tx_cmd */
147         if (num_tbs)
148                 pci_unmap_single(dev,
149                                 pci_unmap_addr(&txq->cmd[index]->meta, mapping),
150                                 pci_unmap_len(&txq->cmd[index]->meta, len),
151                                 PCI_DMA_TODEVICE);
152
153         /* Unmap chunks, if any. */
154         for (i = 1; i < num_tbs; i++) {
155                 pci_unmap_single(dev, iwl_tfd_tb_get_addr(tfd, i),
156                                 iwl_tfd_tb_get_len(tfd, i), PCI_DMA_TODEVICE);
157
158                 if (txq->txb) {
159                         dev_kfree_skb(txq->txb[txq->q.read_ptr].skb[i - 1]);
160                         txq->txb[txq->q.read_ptr].skb[i - 1] = NULL;
161                 }
162         }
163 }
164
165 static int iwl_hw_txq_attach_buf_to_tfd(struct iwl_priv *priv,
166                                         struct iwl_tfd *tfd,
167                                         dma_addr_t addr, u16 len)
168 {
169
170         u32 num_tbs = iwl_tfd_get_num_tbs(tfd);
171
172         /* Each TFD can point to a maximum 20 Tx buffers */
173         if (num_tbs >= IWL_NUM_OF_TBS) {
174                 IWL_ERROR("Error can not send more than %d chunks\n",
175                           IWL_NUM_OF_TBS);
176                 return -EINVAL;
177         }
178
179         BUG_ON(addr & ~DMA_BIT_MASK(36));
180         if (unlikely(addr & ~IWL_TX_DMA_MASK))
181                 IWL_ERROR("Unaligned address = %llx\n",
182                           (unsigned long long)addr);
183
184         iwl_tfd_set_tb(tfd, num_tbs, addr, len);
185
186         return 0;
187 }
188
189 /**
190  * iwl_txq_update_write_ptr - Send new write index to hardware
191  */
192 int iwl_txq_update_write_ptr(struct iwl_priv *priv, struct iwl_tx_queue *txq)
193 {
194         u32 reg = 0;
195         int ret = 0;
196         int txq_id = txq->q.id;
197
198         if (txq->need_update == 0)
199                 return ret;
200
201         /* if we're trying to save power */
202         if (test_bit(STATUS_POWER_PMI, &priv->status)) {
203                 /* wake up nic if it's powered down ...
204                  * uCode will wake up, and interrupt us again, so next
205                  * time we'll skip this part. */
206                 reg = iwl_read32(priv, CSR_UCODE_DRV_GP1);
207
208                 if (reg & CSR_UCODE_DRV_GP1_BIT_MAC_SLEEP) {
209                         IWL_DEBUG_INFO("Requesting wakeup, GP1 = 0x%x\n", reg);
210                         iwl_set_bit(priv, CSR_GP_CNTRL,
211                                     CSR_GP_CNTRL_REG_FLAG_MAC_ACCESS_REQ);
212                         return ret;
213                 }
214
215                 /* restore this queue's parameters in nic hardware. */
216                 ret = iwl_grab_nic_access(priv);
217                 if (ret)
218                         return ret;
219                 iwl_write_direct32(priv, HBUS_TARG_WRPTR,
220                                      txq->q.write_ptr | (txq_id << 8));
221                 iwl_release_nic_access(priv);
222
223         /* else not in power-save mode, uCode will never sleep when we're
224          * trying to tx (during RFKILL, we're not trying to tx). */
225         } else
226                 iwl_write32(priv, HBUS_TARG_WRPTR,
227                             txq->q.write_ptr | (txq_id << 8));
228
229         txq->need_update = 0;
230
231         return ret;
232 }
233 EXPORT_SYMBOL(iwl_txq_update_write_ptr);
234
235
236 /**
237  * iwl_tx_queue_free - Deallocate DMA queue.
238  * @txq: Transmit queue to deallocate.
239  *
240  * Empty queue by removing and destroying all BD's.
241  * Free all buffers.
242  * 0-fill, but do not free "txq" descriptor structure.
243  */
244 static void iwl_tx_queue_free(struct iwl_priv *priv, int txq_id)
245 {
246         struct iwl_tx_queue *txq = &priv->txq[txq_id];
247         struct iwl_queue *q = &txq->q;
248         struct pci_dev *dev = priv->pci_dev;
249         int i, len;
250
251         if (q->n_bd == 0)
252                 return;
253
254         /* first, empty all BD's */
255         for (; q->write_ptr != q->read_ptr;
256              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd))
257                 iwl_hw_txq_free_tfd(priv, txq);
258
259         len = sizeof(struct iwl_cmd) * q->n_window;
260
261         /* De-alloc array of command/tx buffers */
262         for (i = 0; i < TFD_TX_CMD_SLOTS; i++)
263                 kfree(txq->cmd[i]);
264
265         /* De-alloc circular buffer of TFDs */
266         if (txq->q.n_bd)
267                 pci_free_consistent(dev, sizeof(struct iwl_tfd) *
268                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
269
270         /* De-alloc array of per-TFD driver data */
271         kfree(txq->txb);
272         txq->txb = NULL;
273
274         /* 0-fill queue descriptor structure */
275         memset(txq, 0, sizeof(*txq));
276 }
277
278
279 /**
280  * iwl_cmd_queue_free - Deallocate DMA queue.
281  * @txq: Transmit queue to deallocate.
282  *
283  * Empty queue by removing and destroying all BD's.
284  * Free all buffers.
285  * 0-fill, but do not free "txq" descriptor structure.
286  */
287 static void iwl_cmd_queue_free(struct iwl_priv *priv)
288 {
289         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
290         struct iwl_queue *q = &txq->q;
291         struct pci_dev *dev = priv->pci_dev;
292         int i, len;
293
294         if (q->n_bd == 0)
295                 return;
296
297         len = sizeof(struct iwl_cmd) * q->n_window;
298         len += IWL_MAX_SCAN_SIZE;
299
300         /* De-alloc array of command/tx buffers */
301         for (i = 0; i <= TFD_CMD_SLOTS; i++)
302                 kfree(txq->cmd[i]);
303
304         /* De-alloc circular buffer of TFDs */
305         if (txq->q.n_bd)
306                 pci_free_consistent(dev, sizeof(struct iwl_tfd) *
307                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
308
309         /* 0-fill queue descriptor structure */
310         memset(txq, 0, sizeof(*txq));
311 }
312 /*************** DMA-QUEUE-GENERAL-FUNCTIONS  *****
313  * DMA services
314  *
315  * Theory of operation
316  *
317  * A Tx or Rx queue resides in host DRAM, and is comprised of a circular buffer
318  * of buffer descriptors, each of which points to one or more data buffers for
319  * the device to read from or fill.  Driver and device exchange status of each
320  * queue via "read" and "write" pointers.  Driver keeps minimum of 2 empty
321  * entries in each circular buffer, to protect against confusing empty and full
322  * queue states.
323  *
324  * The device reads or writes the data in the queues via the device's several
325  * DMA/FIFO channels.  Each queue is mapped to a single DMA channel.
326  *
327  * For Tx queue, there are low mark and high mark limits. If, after queuing
328  * the packet for Tx, free space become < low mark, Tx queue stopped. When
329  * reclaiming packets (on 'tx done IRQ), if free space become > high mark,
330  * Tx queue resumed.
331  *
332  * See more detailed info in iwl-4965-hw.h.
333  ***************************************************/
334
335 int iwl_queue_space(const struct iwl_queue *q)
336 {
337         int s = q->read_ptr - q->write_ptr;
338
339         if (q->read_ptr > q->write_ptr)
340                 s -= q->n_bd;
341
342         if (s <= 0)
343                 s += q->n_window;
344         /* keep some reserve to not confuse empty and full situations */
345         s -= 2;
346         if (s < 0)
347                 s = 0;
348         return s;
349 }
350 EXPORT_SYMBOL(iwl_queue_space);
351
352
353 /**
354  * iwl_queue_init - Initialize queue's high/low-water and read/write indexes
355  */
356 static int iwl_queue_init(struct iwl_priv *priv, struct iwl_queue *q,
357                           int count, int slots_num, u32 id)
358 {
359         q->n_bd = count;
360         q->n_window = slots_num;
361         q->id = id;
362
363         /* count must be power-of-two size, otherwise iwl_queue_inc_wrap
364          * and iwl_queue_dec_wrap are broken. */
365         BUG_ON(!is_power_of_2(count));
366
367         /* slots_num must be power-of-two size, otherwise
368          * get_cmd_index is broken. */
369         BUG_ON(!is_power_of_2(slots_num));
370
371         q->low_mark = q->n_window / 4;
372         if (q->low_mark < 4)
373                 q->low_mark = 4;
374
375         q->high_mark = q->n_window / 8;
376         if (q->high_mark < 2)
377                 q->high_mark = 2;
378
379         q->write_ptr = q->read_ptr = 0;
380
381         return 0;
382 }
383
384 /**
385  * iwl_tx_queue_alloc - Alloc driver data and TFD CB for one Tx/cmd queue
386  */
387 static int iwl_tx_queue_alloc(struct iwl_priv *priv,
388                               struct iwl_tx_queue *txq, u32 id)
389 {
390         struct pci_dev *dev = priv->pci_dev;
391
392         /* Driver private data, only for Tx (not command) queues,
393          * not shared with device. */
394         if (id != IWL_CMD_QUEUE_NUM) {
395                 txq->txb = kmalloc(sizeof(txq->txb[0]) *
396                                    TFD_QUEUE_SIZE_MAX, GFP_KERNEL);
397                 if (!txq->txb) {
398                         IWL_ERROR("kmalloc for auxiliary BD "
399                                   "structures failed\n");
400                         goto error;
401                 }
402         } else
403                 txq->txb = NULL;
404
405         /* Circular buffer of transmit frame descriptors (TFDs),
406          * shared with device */
407         txq->tfds = pci_alloc_consistent(dev,
408                         sizeof(txq->tfds[0]) * TFD_QUEUE_SIZE_MAX,
409                         &txq->q.dma_addr);
410
411         if (!txq->tfds) {
412                 IWL_ERROR("pci_alloc_consistent(%zd) failed\n",
413                           sizeof(txq->tfds[0]) * TFD_QUEUE_SIZE_MAX);
414                 goto error;
415         }
416         txq->q.id = id;
417
418         return 0;
419
420  error:
421         kfree(txq->txb);
422         txq->txb = NULL;
423
424         return -ENOMEM;
425 }
426
427 /*
428  * Tell nic where to find circular buffer of Tx Frame Descriptors for
429  * given Tx queue, and enable the DMA channel used for that queue.
430  *
431  * 4965 supports up to 16 Tx queues in DRAM, mapped to up to 8 Tx DMA
432  * channels supported in hardware.
433  */
434 static int iwl_hw_tx_queue_init(struct iwl_priv *priv,
435                                 struct iwl_tx_queue *txq)
436 {
437         int ret;
438         unsigned long flags;
439         int txq_id = txq->q.id;
440
441         spin_lock_irqsave(&priv->lock, flags);
442         ret = iwl_grab_nic_access(priv);
443         if (ret) {
444                 spin_unlock_irqrestore(&priv->lock, flags);
445                 return ret;
446         }
447
448         /* Circular buffer (TFD queue in DRAM) physical base address */
449         iwl_write_direct32(priv, FH_MEM_CBBC_QUEUE(txq_id),
450                              txq->q.dma_addr >> 8);
451
452         /* Enable DMA channel, using same id as for TFD queue */
453         iwl_write_direct32(priv, FH_TCSR_CHNL_TX_CONFIG_REG(txq_id),
454                         FH_TCSR_TX_CONFIG_REG_VAL_DMA_CHNL_ENABLE |
455                         FH_TCSR_TX_CONFIG_REG_VAL_DMA_CREDIT_ENABLE);
456
457         iwl_release_nic_access(priv);
458         spin_unlock_irqrestore(&priv->lock, flags);
459
460         return 0;
461 }
462
463 /**
464  * iwl_tx_queue_init - Allocate and initialize one tx/cmd queue
465  */
466 static int iwl_tx_queue_init(struct iwl_priv *priv, struct iwl_tx_queue *txq,
467                              int slots_num, u32 txq_id)
468 {
469         int i, len;
470         int ret;
471
472         /*
473          * Alloc buffer array for commands (Tx or other types of commands).
474          * For the command queue (#4), allocate command space + one big
475          * command for scan, since scan command is very huge; the system will
476          * not have two scans at the same time, so only one is needed.
477          * For normal Tx queues (all other queues), no super-size command
478          * space is needed.
479          */
480         len = sizeof(struct iwl_cmd);
481         for (i = 0; i <= slots_num; i++) {
482                 if (i == slots_num) {
483                         if (txq_id == IWL_CMD_QUEUE_NUM)
484                                 len += IWL_MAX_SCAN_SIZE;
485                         else
486                                 continue;
487                 }
488
489                 txq->cmd[i] = kmalloc(len, GFP_KERNEL);
490                 if (!txq->cmd[i])
491                         goto err;
492         }
493
494         /* Alloc driver data array and TFD circular buffer */
495         ret = iwl_tx_queue_alloc(priv, txq, txq_id);
496         if (ret)
497                 goto err;
498
499         txq->need_update = 0;
500
501         /* TFD_QUEUE_SIZE_MAX must be power-of-two size, otherwise
502          * iwl_queue_inc_wrap and iwl_queue_dec_wrap are broken. */
503         BUILD_BUG_ON(TFD_QUEUE_SIZE_MAX & (TFD_QUEUE_SIZE_MAX - 1));
504
505         /* Initialize queue's high/low-water marks, and head/tail indexes */
506         iwl_queue_init(priv, &txq->q, TFD_QUEUE_SIZE_MAX, slots_num, txq_id);
507
508         /* Tell device where to find queue */
509         iwl_hw_tx_queue_init(priv, txq);
510
511         return 0;
512 err:
513         for (i = 0; i < slots_num; i++) {
514                 kfree(txq->cmd[i]);
515                 txq->cmd[i] = NULL;
516         }
517
518         if (txq_id == IWL_CMD_QUEUE_NUM) {
519                 kfree(txq->cmd[slots_num]);
520                 txq->cmd[slots_num] = NULL;
521         }
522         return -ENOMEM;
523 }
524 /**
525  * iwl_hw_txq_ctx_free - Free TXQ Context
526  *
527  * Destroy all TX DMA queues and structures
528  */
529 void iwl_hw_txq_ctx_free(struct iwl_priv *priv)
530 {
531         int txq_id;
532
533         /* Tx queues */
534         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
535                 if (txq_id == IWL_CMD_QUEUE_NUM)
536                         iwl_cmd_queue_free(priv);
537                 else
538                         iwl_tx_queue_free(priv, txq_id);
539
540         iwl_free_dma_ptr(priv, &priv->kw);
541
542         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
543 }
544 EXPORT_SYMBOL(iwl_hw_txq_ctx_free);
545
546 /**
547  * iwl_txq_ctx_reset - Reset TX queue context
548  * Destroys all DMA structures and initialize them again
549  *
550  * @param priv
551  * @return error code
552  */
553 int iwl_txq_ctx_reset(struct iwl_priv *priv)
554 {
555         int ret = 0;
556         int txq_id, slots_num;
557         unsigned long flags;
558
559         /* Free all tx/cmd queues and keep-warm buffer */
560         iwl_hw_txq_ctx_free(priv);
561
562         ret = iwl_alloc_dma_ptr(priv, &priv->scd_bc_tbls,
563                                 priv->hw_params.scd_bc_tbls_size);
564         if (ret) {
565                 IWL_ERROR("Scheduler BC Table allocation failed\n");
566                 goto error_bc_tbls;
567         }
568         /* Alloc keep-warm buffer */
569         ret = iwl_alloc_dma_ptr(priv, &priv->kw, IWL_KW_SIZE);
570         if (ret) {
571                 IWL_ERROR("Keep Warm allocation failed\n");
572                 goto error_kw;
573         }
574         spin_lock_irqsave(&priv->lock, flags);
575         ret = iwl_grab_nic_access(priv);
576         if (unlikely(ret)) {
577                 spin_unlock_irqrestore(&priv->lock, flags);
578                 goto error_reset;
579         }
580
581         /* Turn off all Tx DMA fifos */
582         priv->cfg->ops->lib->txq_set_sched(priv, 0);
583
584         /* Tell NIC where to find the "keep warm" buffer */
585         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
586
587         iwl_release_nic_access(priv);
588         spin_unlock_irqrestore(&priv->lock, flags);
589
590         /* Alloc and init all Tx queues, including the command queue (#4) */
591         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
592                 slots_num = (txq_id == IWL_CMD_QUEUE_NUM) ?
593                                         TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
594                 ret = iwl_tx_queue_init(priv, &priv->txq[txq_id], slots_num,
595                                        txq_id);
596                 if (ret) {
597                         IWL_ERROR("Tx %d queue init failed\n", txq_id);
598                         goto error;
599                 }
600         }
601
602         return ret;
603
604  error:
605         iwl_hw_txq_ctx_free(priv);
606  error_reset:
607         iwl_free_dma_ptr(priv, &priv->kw);
608  error_kw:
609         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
610  error_bc_tbls:
611         return ret;
612 }
613
614 /**
615  * iwl_txq_ctx_stop - Stop all Tx DMA channels, free Tx queue memory
616  */
617 void iwl_txq_ctx_stop(struct iwl_priv *priv)
618 {
619         int txq_id;
620         unsigned long flags;
621
622         /* Turn off all Tx DMA fifos */
623         spin_lock_irqsave(&priv->lock, flags);
624         if (iwl_grab_nic_access(priv)) {
625                 spin_unlock_irqrestore(&priv->lock, flags);
626                 return;
627         }
628
629         priv->cfg->ops->lib->txq_set_sched(priv, 0);
630
631         /* Stop each Tx DMA channel, and wait for it to be idle */
632         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
633                 iwl_write_direct32(priv,
634                                    FH_TCSR_CHNL_TX_CONFIG_REG(txq_id), 0x0);
635                 iwl_poll_direct_bit(priv, FH_TSSR_TX_STATUS_REG,
636                                     FH_TSSR_TX_STATUS_REG_MSK_CHNL_IDLE
637                                     (txq_id), 200);
638         }
639         iwl_release_nic_access(priv);
640         spin_unlock_irqrestore(&priv->lock, flags);
641
642         /* Deallocate memory for all Tx queues */
643         iwl_hw_txq_ctx_free(priv);
644 }
645 EXPORT_SYMBOL(iwl_txq_ctx_stop);
646
647 /*
648  * handle build REPLY_TX command notification.
649  */
650 static void iwl_tx_cmd_build_basic(struct iwl_priv *priv,
651                                   struct iwl_tx_cmd *tx_cmd,
652                                   struct ieee80211_tx_info *info,
653                                   struct ieee80211_hdr *hdr,
654                                   int is_unicast, u8 std_id)
655 {
656         __le16 fc = hdr->frame_control;
657         __le32 tx_flags = tx_cmd->tx_flags;
658
659         tx_cmd->stop_time.life_time = TX_CMD_LIFE_TIME_INFINITE;
660         if (!(info->flags & IEEE80211_TX_CTL_NO_ACK)) {
661                 tx_flags |= TX_CMD_FLG_ACK_MSK;
662                 if (ieee80211_is_mgmt(fc))
663                         tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
664                 if (ieee80211_is_probe_resp(fc) &&
665                     !(le16_to_cpu(hdr->seq_ctrl) & 0xf))
666                         tx_flags |= TX_CMD_FLG_TSF_MSK;
667         } else {
668                 tx_flags &= (~TX_CMD_FLG_ACK_MSK);
669                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
670         }
671
672         if (ieee80211_is_back_req(fc))
673                 tx_flags |= TX_CMD_FLG_ACK_MSK | TX_CMD_FLG_IMM_BA_RSP_MASK;
674
675
676         tx_cmd->sta_id = std_id;
677         if (ieee80211_has_morefrags(fc))
678                 tx_flags |= TX_CMD_FLG_MORE_FRAG_MSK;
679
680         if (ieee80211_is_data_qos(fc)) {
681                 u8 *qc = ieee80211_get_qos_ctl(hdr);
682                 tx_cmd->tid_tspec = qc[0] & 0xf;
683                 tx_flags &= ~TX_CMD_FLG_SEQ_CTL_MSK;
684         } else {
685                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
686         }
687
688         priv->cfg->ops->utils->rts_tx_cmd_flag(info, &tx_flags);
689
690         if ((tx_flags & TX_CMD_FLG_RTS_MSK) || (tx_flags & TX_CMD_FLG_CTS_MSK))
691                 tx_flags |= TX_CMD_FLG_FULL_TXOP_PROT_MSK;
692
693         tx_flags &= ~(TX_CMD_FLG_ANT_SEL_MSK);
694         if (ieee80211_is_mgmt(fc)) {
695                 if (ieee80211_is_assoc_req(fc) || ieee80211_is_reassoc_req(fc))
696                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(3);
697                 else
698                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(2);
699         } else {
700                 tx_cmd->timeout.pm_frame_timeout = 0;
701         }
702
703         tx_cmd->driver_txop = 0;
704         tx_cmd->tx_flags = tx_flags;
705         tx_cmd->next_frame_len = 0;
706 }
707
708 #define RTS_HCCA_RETRY_LIMIT            3
709 #define RTS_DFAULT_RETRY_LIMIT          60
710
711 static void iwl_tx_cmd_build_rate(struct iwl_priv *priv,
712                               struct iwl_tx_cmd *tx_cmd,
713                               struct ieee80211_tx_info *info,
714                               __le16 fc, int sta_id,
715                               int is_hcca)
716 {
717         u32 rate_flags = 0;
718         int rate_idx;
719         u8 rts_retry_limit = 0;
720         u8 data_retry_limit = 0;
721         u8 rate_plcp;
722
723         rate_idx = min(ieee80211_get_tx_rate(priv->hw, info)->hw_value & 0xffff,
724                         IWL_RATE_COUNT - 1);
725
726         rate_plcp = iwl_rates[rate_idx].plcp;
727
728         rts_retry_limit = (is_hcca) ?
729             RTS_HCCA_RETRY_LIMIT : RTS_DFAULT_RETRY_LIMIT;
730
731         if ((rate_idx >= IWL_FIRST_CCK_RATE) && (rate_idx <= IWL_LAST_CCK_RATE))
732                 rate_flags |= RATE_MCS_CCK_MSK;
733
734
735         if (ieee80211_is_probe_resp(fc)) {
736                 data_retry_limit = 3;
737                 if (data_retry_limit < rts_retry_limit)
738                         rts_retry_limit = data_retry_limit;
739         } else
740                 data_retry_limit = IWL_DEFAULT_TX_RETRY;
741
742         if (priv->data_retry_limit != -1)
743                 data_retry_limit = priv->data_retry_limit;
744
745
746         if (ieee80211_is_data(fc)) {
747                 tx_cmd->initial_rate_index = 0;
748                 tx_cmd->tx_flags |= TX_CMD_FLG_STA_RATE_MSK;
749         } else {
750                 switch (fc & cpu_to_le16(IEEE80211_FCTL_STYPE)) {
751                 case cpu_to_le16(IEEE80211_STYPE_AUTH):
752                 case cpu_to_le16(IEEE80211_STYPE_DEAUTH):
753                 case cpu_to_le16(IEEE80211_STYPE_ASSOC_REQ):
754                 case cpu_to_le16(IEEE80211_STYPE_REASSOC_REQ):
755                         if (tx_cmd->tx_flags & TX_CMD_FLG_RTS_MSK) {
756                                 tx_cmd->tx_flags &= ~TX_CMD_FLG_RTS_MSK;
757                                 tx_cmd->tx_flags |= TX_CMD_FLG_CTS_MSK;
758                         }
759                         break;
760                 default:
761                         break;
762                 }
763
764                 priv->mgmt_tx_ant = iwl_toggle_tx_ant(priv, priv->mgmt_tx_ant);
765                 rate_flags |= iwl_ant_idx_to_flags(priv->mgmt_tx_ant);
766         }
767
768         tx_cmd->rts_retry_limit = rts_retry_limit;
769         tx_cmd->data_retry_limit = data_retry_limit;
770         tx_cmd->rate_n_flags = iwl_hw_set_rate_n_flags(rate_plcp, rate_flags);
771 }
772
773 static void iwl_tx_cmd_build_hwcrypto(struct iwl_priv *priv,
774                                       struct ieee80211_tx_info *info,
775                                       struct iwl_tx_cmd *tx_cmd,
776                                       struct sk_buff *skb_frag,
777                                       int sta_id)
778 {
779         struct ieee80211_key_conf *keyconf = info->control.hw_key;
780
781         switch (keyconf->alg) {
782         case ALG_CCMP:
783                 tx_cmd->sec_ctl = TX_CMD_SEC_CCM;
784                 memcpy(tx_cmd->key, keyconf->key, keyconf->keylen);
785                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
786                         tx_cmd->tx_flags |= TX_CMD_FLG_AGG_CCMP_MSK;
787                 IWL_DEBUG_TX("tx_cmd with AES hwcrypto\n");
788                 break;
789
790         case ALG_TKIP:
791                 tx_cmd->sec_ctl = TX_CMD_SEC_TKIP;
792                 ieee80211_get_tkip_key(keyconf, skb_frag,
793                         IEEE80211_TKIP_P2_KEY, tx_cmd->key);
794                 IWL_DEBUG_TX("tx_cmd with tkip hwcrypto\n");
795                 break;
796
797         case ALG_WEP:
798                 tx_cmd->sec_ctl |= (TX_CMD_SEC_WEP |
799                         (keyconf->keyidx & TX_CMD_SEC_MSK) << TX_CMD_SEC_SHIFT);
800
801                 if (keyconf->keylen == WEP_KEY_LEN_128)
802                         tx_cmd->sec_ctl |= TX_CMD_SEC_KEY128;
803
804                 memcpy(&tx_cmd->key[3], keyconf->key, keyconf->keylen);
805
806                 IWL_DEBUG_TX("Configuring packet for WEP encryption "
807                              "with key %d\n", keyconf->keyidx);
808                 break;
809
810         default:
811                 printk(KERN_ERR "Unknown encode alg %d\n", keyconf->alg);
812                 break;
813         }
814 }
815
816 static void iwl_update_tx_stats(struct iwl_priv *priv, u16 fc, u16 len)
817 {
818         /* 0 - mgmt, 1 - cnt, 2 - data */
819         int idx = (fc & IEEE80211_FCTL_FTYPE) >> 2;
820         priv->tx_stats[idx].cnt++;
821         priv->tx_stats[idx].bytes += len;
822 }
823
824 /*
825  * start REPLY_TX command process
826  */
827 int iwl_tx_skb(struct iwl_priv *priv, struct sk_buff *skb)
828 {
829         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
830         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
831         struct iwl_tfd *tfd;
832         struct iwl_tx_queue *txq;
833         struct iwl_queue *q;
834         struct iwl_cmd *out_cmd;
835         struct iwl_tx_cmd *tx_cmd;
836         int swq_id, txq_id;
837         dma_addr_t phys_addr;
838         dma_addr_t txcmd_phys;
839         dma_addr_t scratch_phys;
840         u16 len, len_org;
841         u16 seq_number = 0;
842         __le16 fc;
843         u8 hdr_len, unicast;
844         u8 sta_id;
845         u8 wait_write_ptr = 0;
846         u8 tid = 0;
847         u8 *qc = NULL;
848         unsigned long flags;
849         int ret;
850
851         spin_lock_irqsave(&priv->lock, flags);
852         if (iwl_is_rfkill(priv)) {
853                 IWL_DEBUG_DROP("Dropping - RF KILL\n");
854                 goto drop_unlock;
855         }
856
857         if ((ieee80211_get_tx_rate(priv->hw, info)->hw_value & 0xFF) ==
858              IWL_INVALID_RATE) {
859                 IWL_ERROR("ERROR: No TX rate available.\n");
860                 goto drop_unlock;
861         }
862
863         unicast = !is_multicast_ether_addr(hdr->addr1);
864
865         fc = hdr->frame_control;
866
867 #ifdef CONFIG_IWLWIFI_DEBUG
868         if (ieee80211_is_auth(fc))
869                 IWL_DEBUG_TX("Sending AUTH frame\n");
870         else if (ieee80211_is_assoc_req(fc))
871                 IWL_DEBUG_TX("Sending ASSOC frame\n");
872         else if (ieee80211_is_reassoc_req(fc))
873                 IWL_DEBUG_TX("Sending REASSOC frame\n");
874 #endif
875
876         /* drop all data frame if we are not associated */
877         if (ieee80211_is_data(fc) &&
878             (priv->iw_mode != NL80211_IFTYPE_MONITOR ||
879             !(info->flags & IEEE80211_TX_CTL_INJECTED)) && /* packet injection */
880             (!iwl_is_associated(priv) ||
881              ((priv->iw_mode == NL80211_IFTYPE_STATION) && !priv->assoc_id) ||
882              !priv->assoc_station_added)) {
883                 IWL_DEBUG_DROP("Dropping - !iwl_is_associated\n");
884                 goto drop_unlock;
885         }
886
887         spin_unlock_irqrestore(&priv->lock, flags);
888
889         hdr_len = ieee80211_hdrlen(fc);
890
891         /* Find (or create) index into station table for destination station */
892         sta_id = iwl_get_sta_id(priv, hdr);
893         if (sta_id == IWL_INVALID_STATION) {
894                 IWL_DEBUG_DROP("Dropping - INVALID STATION: %pM\n",
895                                hdr->addr1);
896                 goto drop;
897         }
898
899         IWL_DEBUG_TX("station Id %d\n", sta_id);
900
901         swq_id = skb_get_queue_mapping(skb);
902         txq_id = swq_id;
903         if (ieee80211_is_data_qos(fc)) {
904                 qc = ieee80211_get_qos_ctl(hdr);
905                 tid = qc[0] & IEEE80211_QOS_CTL_TID_MASK;
906                 seq_number = priv->stations[sta_id].tid[tid].seq_number;
907                 seq_number &= IEEE80211_SCTL_SEQ;
908                 hdr->seq_ctrl = hdr->seq_ctrl &
909                                 __constant_cpu_to_le16(IEEE80211_SCTL_FRAG);
910                 hdr->seq_ctrl |= cpu_to_le16(seq_number);
911                 seq_number += 0x10;
912                 /* aggregation is on for this <sta,tid> */
913                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
914                         txq_id = priv->stations[sta_id].tid[tid].agg.txq_id;
915                 priv->stations[sta_id].tid[tid].tfds_in_queue++;
916         }
917
918         txq = &priv->txq[txq_id];
919         q = &txq->q;
920         txq->swq_id = swq_id;
921
922         spin_lock_irqsave(&priv->lock, flags);
923
924         /* Set up first empty TFD within this queue's circular TFD buffer */
925         tfd = &txq->tfds[q->write_ptr];
926         memset(tfd, 0, sizeof(*tfd));
927
928         /* Set up driver data for this TFD */
929         memset(&(txq->txb[q->write_ptr]), 0, sizeof(struct iwl_tx_info));
930         txq->txb[q->write_ptr].skb[0] = skb;
931
932         /* Set up first empty entry in queue's array of Tx/cmd buffers */
933         out_cmd = txq->cmd[q->write_ptr];
934         tx_cmd = &out_cmd->cmd.tx;
935         memset(&out_cmd->hdr, 0, sizeof(out_cmd->hdr));
936         memset(tx_cmd, 0, sizeof(struct iwl_tx_cmd));
937
938         /*
939          * Set up the Tx-command (not MAC!) header.
940          * Store the chosen Tx queue and TFD index within the sequence field;
941          * after Tx, uCode's Tx response will return this value so driver can
942          * locate the frame within the tx queue and do post-tx processing.
943          */
944         out_cmd->hdr.cmd = REPLY_TX;
945         out_cmd->hdr.sequence = cpu_to_le16((u16)(QUEUE_TO_SEQ(txq_id) |
946                                 INDEX_TO_SEQ(q->write_ptr)));
947
948         /* Copy MAC header from skb into command buffer */
949         memcpy(tx_cmd->hdr, hdr, hdr_len);
950
951         /*
952          * Use the first empty entry in this queue's command buffer array
953          * to contain the Tx command and MAC header concatenated together
954          * (payload data will be in another buffer).
955          * Size of this varies, due to varying MAC header length.
956          * If end is not dword aligned, we'll have 2 extra bytes at the end
957          * of the MAC header (device reads on dword boundaries).
958          * We'll tell device about this padding later.
959          */
960         len = sizeof(struct iwl_tx_cmd) +
961                 sizeof(struct iwl_cmd_header) + hdr_len;
962
963         len_org = len;
964         len = (len + 3) & ~3;
965
966         if (len_org != len)
967                 len_org = 1;
968         else
969                 len_org = 0;
970
971         /* Physical address of this Tx command's header (not MAC header!),
972          * within command buffer array. */
973         txcmd_phys = pci_map_single(priv->pci_dev,
974                                     out_cmd, sizeof(struct iwl_cmd),
975                                     PCI_DMA_TODEVICE);
976         pci_unmap_addr_set(&out_cmd->meta, mapping, txcmd_phys);
977         pci_unmap_len_set(&out_cmd->meta, len, sizeof(struct iwl_cmd));
978         /* Add buffer containing Tx command and MAC(!) header to TFD's
979          * first entry */
980         txcmd_phys += offsetof(struct iwl_cmd, hdr);
981         iwl_hw_txq_attach_buf_to_tfd(priv, tfd, txcmd_phys, len);
982
983         if (info->control.hw_key)
984                 iwl_tx_cmd_build_hwcrypto(priv, info, tx_cmd, skb, sta_id);
985
986         /* Set up TFD's 2nd entry to point directly to remainder of skb,
987          * if any (802.11 null frames have no payload). */
988         len = skb->len - hdr_len;
989         if (len) {
990                 phys_addr = pci_map_single(priv->pci_dev, skb->data + hdr_len,
991                                            len, PCI_DMA_TODEVICE);
992                 iwl_hw_txq_attach_buf_to_tfd(priv, tfd, phys_addr, len);
993         }
994
995         /* Tell NIC about any 2-byte padding after MAC header */
996         if (len_org)
997                 tx_cmd->tx_flags |= TX_CMD_FLG_MH_PAD_MSK;
998
999         /* Total # bytes to be transmitted */
1000         len = (u16)skb->len;
1001         tx_cmd->len = cpu_to_le16(len);
1002         /* TODO need this for burst mode later on */
1003         iwl_tx_cmd_build_basic(priv, tx_cmd, info, hdr, unicast, sta_id);
1004
1005         /* set is_hcca to 0; it probably will never be implemented */
1006         iwl_tx_cmd_build_rate(priv, tx_cmd, info, fc, sta_id, 0);
1007
1008         iwl_update_tx_stats(priv, le16_to_cpu(fc), len);
1009
1010         scratch_phys = txcmd_phys + sizeof(struct iwl_cmd_header) +
1011                 offsetof(struct iwl_tx_cmd, scratch);
1012         tx_cmd->dram_lsb_ptr = cpu_to_le32(scratch_phys);
1013         tx_cmd->dram_msb_ptr = iwl_get_dma_hi_addr(scratch_phys);
1014
1015         if (!ieee80211_has_morefrags(hdr->frame_control)) {
1016                 txq->need_update = 1;
1017                 if (qc)
1018                         priv->stations[sta_id].tid[tid].seq_number = seq_number;
1019         } else {
1020                 wait_write_ptr = 1;
1021                 txq->need_update = 0;
1022         }
1023
1024         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd, sizeof(*tx_cmd));
1025
1026         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd->hdr, hdr_len);
1027
1028         /* Set up entry for this TFD in Tx byte-count array */
1029         priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq, len);
1030
1031         /* Tell device the write index *just past* this latest filled TFD */
1032         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
1033         ret = iwl_txq_update_write_ptr(priv, txq);
1034         spin_unlock_irqrestore(&priv->lock, flags);
1035
1036         if (ret)
1037                 return ret;
1038
1039         if ((iwl_queue_space(q) < q->high_mark) && priv->mac80211_registered) {
1040                 if (wait_write_ptr) {
1041                         spin_lock_irqsave(&priv->lock, flags);
1042                         txq->need_update = 1;
1043                         iwl_txq_update_write_ptr(priv, txq);
1044                         spin_unlock_irqrestore(&priv->lock, flags);
1045                 } else {
1046                         ieee80211_stop_queue(priv->hw, txq->swq_id);
1047                 }
1048         }
1049
1050         return 0;
1051
1052 drop_unlock:
1053         spin_unlock_irqrestore(&priv->lock, flags);
1054 drop:
1055         return -1;
1056 }
1057 EXPORT_SYMBOL(iwl_tx_skb);
1058
1059 /*************** HOST COMMAND QUEUE FUNCTIONS   *****/
1060
1061 /**
1062  * iwl_enqueue_hcmd - enqueue a uCode command
1063  * @priv: device private data point
1064  * @cmd: a point to the ucode command structure
1065  *
1066  * The function returns < 0 values to indicate the operation is
1067  * failed. On success, it turns the index (> 0) of command in the
1068  * command queue.
1069  */
1070 int iwl_enqueue_hcmd(struct iwl_priv *priv, struct iwl_host_cmd *cmd)
1071 {
1072         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
1073         struct iwl_queue *q = &txq->q;
1074         struct iwl_tfd *tfd;
1075         struct iwl_cmd *out_cmd;
1076         dma_addr_t phys_addr;
1077         unsigned long flags;
1078         int len, ret;
1079         u32 idx;
1080         u16 fix_size;
1081
1082         cmd->len = priv->cfg->ops->utils->get_hcmd_size(cmd->id, cmd->len);
1083         fix_size = (u16)(cmd->len + sizeof(out_cmd->hdr));
1084
1085         /* If any of the command structures end up being larger than
1086          * the TFD_MAX_PAYLOAD_SIZE, and it sent as a 'small' command then
1087          * we will need to increase the size of the TFD entries */
1088         BUG_ON((fix_size > TFD_MAX_PAYLOAD_SIZE) &&
1089                !(cmd->meta.flags & CMD_SIZE_HUGE));
1090
1091         if (iwl_is_rfkill(priv)) {
1092                 IWL_DEBUG_INFO("Not sending command - RF KILL");
1093                 return -EIO;
1094         }
1095
1096         if (iwl_queue_space(q) < ((cmd->meta.flags & CMD_ASYNC) ? 2 : 1)) {
1097                 IWL_ERROR("No space for Tx\n");
1098                 return -ENOSPC;
1099         }
1100
1101         spin_lock_irqsave(&priv->hcmd_lock, flags);
1102
1103         tfd = &txq->tfds[q->write_ptr];
1104         memset(tfd, 0, sizeof(*tfd));
1105
1106
1107         idx = get_cmd_index(q, q->write_ptr, cmd->meta.flags & CMD_SIZE_HUGE);
1108         out_cmd = txq->cmd[idx];
1109
1110         out_cmd->hdr.cmd = cmd->id;
1111         memcpy(&out_cmd->meta, &cmd->meta, sizeof(cmd->meta));
1112         memcpy(&out_cmd->cmd.payload, cmd->data, cmd->len);
1113
1114         /* At this point, the out_cmd now has all of the incoming cmd
1115          * information */
1116
1117         out_cmd->hdr.flags = 0;
1118         out_cmd->hdr.sequence = cpu_to_le16(QUEUE_TO_SEQ(IWL_CMD_QUEUE_NUM) |
1119                         INDEX_TO_SEQ(q->write_ptr));
1120         if (out_cmd->meta.flags & CMD_SIZE_HUGE)
1121                 out_cmd->hdr.sequence |= SEQ_HUGE_FRAME;
1122         len = (idx == TFD_CMD_SLOTS) ?
1123                         IWL_MAX_SCAN_SIZE : sizeof(struct iwl_cmd);
1124
1125         phys_addr = pci_map_single(priv->pci_dev, out_cmd,
1126                                    len, PCI_DMA_TODEVICE);
1127         pci_unmap_addr_set(&out_cmd->meta, mapping, phys_addr);
1128         pci_unmap_len_set(&out_cmd->meta, len, len);
1129         phys_addr += offsetof(struct iwl_cmd, hdr);
1130
1131         iwl_hw_txq_attach_buf_to_tfd(priv, tfd, phys_addr, fix_size);
1132
1133 #ifdef CONFIG_IWLWIFI_DEBUG
1134         switch (out_cmd->hdr.cmd) {
1135         case REPLY_TX_LINK_QUALITY_CMD:
1136         case SENSITIVITY_CMD:
1137                 IWL_DEBUG_HC_DUMP("Sending command %s (#%x), seq: 0x%04X, "
1138                                 "%d bytes at %d[%d]:%d\n",
1139                                 get_cmd_string(out_cmd->hdr.cmd),
1140                                 out_cmd->hdr.cmd,
1141                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1142                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1143                                 break;
1144         default:
1145                 IWL_DEBUG_HC("Sending command %s (#%x), seq: 0x%04X, "
1146                                 "%d bytes at %d[%d]:%d\n",
1147                                 get_cmd_string(out_cmd->hdr.cmd),
1148                                 out_cmd->hdr.cmd,
1149                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1150                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1151         }
1152 #endif
1153         txq->need_update = 1;
1154
1155         /* Set up entry in queue's byte count circular buffer */
1156         priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq, 0);
1157
1158         /* Increment and update queue's write index */
1159         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
1160         ret = iwl_txq_update_write_ptr(priv, txq);
1161
1162         spin_unlock_irqrestore(&priv->hcmd_lock, flags);
1163         return ret ? ret : idx;
1164 }
1165
1166 int iwl_tx_queue_reclaim(struct iwl_priv *priv, int txq_id, int index)
1167 {
1168         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1169         struct iwl_queue *q = &txq->q;
1170         struct iwl_tx_info *tx_info;
1171         int nfreed = 0;
1172
1173         if ((index >= q->n_bd) || (iwl_queue_used(q, index) == 0)) {
1174                 IWL_ERROR("Read index for DMA queue txq id (%d), index %d, "
1175                           "is out of range [0-%d] %d %d.\n", txq_id,
1176                           index, q->n_bd, q->write_ptr, q->read_ptr);
1177                 return 0;
1178         }
1179
1180         for (index = iwl_queue_inc_wrap(index, q->n_bd);
1181              q->read_ptr != index;
1182              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1183
1184                 tx_info = &txq->txb[txq->q.read_ptr];
1185                 ieee80211_tx_status_irqsafe(priv->hw, tx_info->skb[0]);
1186                 tx_info->skb[0] = NULL;
1187
1188                 if (priv->cfg->ops->lib->txq_inval_byte_cnt_tbl)
1189                         priv->cfg->ops->lib->txq_inval_byte_cnt_tbl(priv, txq);
1190
1191                 iwl_hw_txq_free_tfd(priv, txq);
1192                 nfreed++;
1193         }
1194         return nfreed;
1195 }
1196 EXPORT_SYMBOL(iwl_tx_queue_reclaim);
1197
1198
1199 /**
1200  * iwl_hcmd_queue_reclaim - Reclaim TX command queue entries already Tx'd
1201  *
1202  * When FW advances 'R' index, all entries between old and new 'R' index
1203  * need to be reclaimed. As result, some free space forms.  If there is
1204  * enough free space (> low mark), wake the stack that feeds us.
1205  */
1206 static void iwl_hcmd_queue_reclaim(struct iwl_priv *priv, int txq_id,
1207                                    int idx, int cmd_idx)
1208 {
1209         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1210         struct iwl_queue *q = &txq->q;
1211         int nfreed = 0;
1212
1213         if ((idx >= q->n_bd) || (iwl_queue_used(q, idx) == 0)) {
1214                 IWL_ERROR("Read index for DMA queue txq id (%d), index %d, "
1215                           "is out of range [0-%d] %d %d.\n", txq_id,
1216                           idx, q->n_bd, q->write_ptr, q->read_ptr);
1217                 return;
1218         }
1219
1220         pci_unmap_single(priv->pci_dev,
1221                 pci_unmap_addr(&txq->cmd[cmd_idx]->meta, mapping),
1222                 pci_unmap_len(&txq->cmd[cmd_idx]->meta, len),
1223                 PCI_DMA_TODEVICE);
1224
1225         for (idx = iwl_queue_inc_wrap(idx, q->n_bd); q->read_ptr != idx;
1226              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1227
1228                 if (nfreed++ > 0) {
1229                         IWL_ERROR("HCMD skipped: index (%d) %d %d\n", idx,
1230                                         q->write_ptr, q->read_ptr);
1231                         queue_work(priv->workqueue, &priv->restart);
1232                 }
1233
1234         }
1235 }
1236
1237 /**
1238  * iwl_tx_cmd_complete - Pull unused buffers off the queue and reclaim them
1239  * @rxb: Rx buffer to reclaim
1240  *
1241  * If an Rx buffer has an async callback associated with it the callback
1242  * will be executed.  The attached skb (if present) will only be freed
1243  * if the callback returns 1
1244  */
1245 void iwl_tx_cmd_complete(struct iwl_priv *priv, struct iwl_rx_mem_buffer *rxb)
1246 {
1247         struct iwl_rx_packet *pkt = (struct iwl_rx_packet *)rxb->skb->data;
1248         u16 sequence = le16_to_cpu(pkt->hdr.sequence);
1249         int txq_id = SEQ_TO_QUEUE(sequence);
1250         int index = SEQ_TO_INDEX(sequence);
1251         int cmd_index;
1252         bool huge = !!(pkt->hdr.sequence & SEQ_HUGE_FRAME);
1253         struct iwl_cmd *cmd;
1254
1255         /* If a Tx command is being handled and it isn't in the actual
1256          * command queue then there a command routing bug has been introduced
1257          * in the queue management code. */
1258         if (WARN(txq_id != IWL_CMD_QUEUE_NUM,
1259                  "wrong command queue %d, sequence 0x%X readp=%d writep=%d\n",
1260                   txq_id, sequence,
1261                   priv->txq[IWL_CMD_QUEUE_NUM].q.read_ptr,
1262                   priv->txq[IWL_CMD_QUEUE_NUM].q.write_ptr)) {
1263                 iwl_print_hex_dump(priv, IWL_DL_INFO , rxb, 32);
1264                 return;
1265         }
1266
1267         cmd_index = get_cmd_index(&priv->txq[IWL_CMD_QUEUE_NUM].q, index, huge);
1268         cmd = priv->txq[IWL_CMD_QUEUE_NUM].cmd[cmd_index];
1269
1270         /* Input error checking is done when commands are added to queue. */
1271         if (cmd->meta.flags & CMD_WANT_SKB) {
1272                 cmd->meta.source->u.skb = rxb->skb;
1273                 rxb->skb = NULL;
1274         } else if (cmd->meta.u.callback &&
1275                    !cmd->meta.u.callback(priv, cmd, rxb->skb))
1276                 rxb->skb = NULL;
1277
1278         iwl_hcmd_queue_reclaim(priv, txq_id, index, cmd_index);
1279
1280         if (!(cmd->meta.flags & CMD_ASYNC)) {
1281                 clear_bit(STATUS_HCMD_ACTIVE, &priv->status);
1282                 wake_up_interruptible(&priv->wait_command_queue);
1283         }
1284 }
1285 EXPORT_SYMBOL(iwl_tx_cmd_complete);
1286
1287 /*
1288  * Find first available (lowest unused) Tx Queue, mark it "active".
1289  * Called only when finding queue for aggregation.
1290  * Should never return anything < 7, because they should already
1291  * be in use as EDCA AC (0-3), Command (4), HCCA (5, 6).
1292  */
1293 static int iwl_txq_ctx_activate_free(struct iwl_priv *priv)
1294 {
1295         int txq_id;
1296
1297         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
1298                 if (!test_and_set_bit(txq_id, &priv->txq_ctx_active_msk))
1299                         return txq_id;
1300         return -1;
1301 }
1302
1303 int iwl_tx_agg_start(struct iwl_priv *priv, const u8 *ra, u16 tid, u16 *ssn)
1304 {
1305         int sta_id;
1306         int tx_fifo;
1307         int txq_id;
1308         int ret;
1309         unsigned long flags;
1310         struct iwl_tid_data *tid_data;
1311
1312         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1313                 tx_fifo = default_tid_to_tx_fifo[tid];
1314         else
1315                 return -EINVAL;
1316
1317         IWL_WARNING("%s on ra = %pM tid = %d\n",
1318                         __func__, ra, tid);
1319
1320         sta_id = iwl_find_station(priv, ra);
1321         if (sta_id == IWL_INVALID_STATION)
1322                 return -ENXIO;
1323
1324         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_OFF) {
1325                 IWL_ERROR("Start AGG when state is not IWL_AGG_OFF !\n");
1326                 return -ENXIO;
1327         }
1328
1329         txq_id = iwl_txq_ctx_activate_free(priv);
1330         if (txq_id == -1)
1331                 return -ENXIO;
1332
1333         spin_lock_irqsave(&priv->sta_lock, flags);
1334         tid_data = &priv->stations[sta_id].tid[tid];
1335         *ssn = SEQ_TO_SN(tid_data->seq_number);
1336         tid_data->agg.txq_id = txq_id;
1337         spin_unlock_irqrestore(&priv->sta_lock, flags);
1338
1339         ret = priv->cfg->ops->lib->txq_agg_enable(priv, txq_id, tx_fifo,
1340                                                   sta_id, tid, *ssn);
1341         if (ret)
1342                 return ret;
1343
1344         if (tid_data->tfds_in_queue == 0) {
1345                 printk(KERN_ERR "HW queue is empty\n");
1346                 tid_data->agg.state = IWL_AGG_ON;
1347                 ieee80211_start_tx_ba_cb_irqsafe(priv->hw, ra, tid);
1348         } else {
1349                 IWL_DEBUG_HT("HW queue is NOT empty: %d packets in HW queue\n",
1350                              tid_data->tfds_in_queue);
1351                 tid_data->agg.state = IWL_EMPTYING_HW_QUEUE_ADDBA;
1352         }
1353         return ret;
1354 }
1355 EXPORT_SYMBOL(iwl_tx_agg_start);
1356
1357 int iwl_tx_agg_stop(struct iwl_priv *priv , const u8 *ra, u16 tid)
1358 {
1359         int tx_fifo_id, txq_id, sta_id, ssn = -1;
1360         struct iwl_tid_data *tid_data;
1361         int ret, write_ptr, read_ptr;
1362         unsigned long flags;
1363
1364         if (!ra) {
1365                 IWL_ERROR("ra = NULL\n");
1366                 return -EINVAL;
1367         }
1368
1369         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1370                 tx_fifo_id = default_tid_to_tx_fifo[tid];
1371         else
1372                 return -EINVAL;
1373
1374         sta_id = iwl_find_station(priv, ra);
1375
1376         if (sta_id == IWL_INVALID_STATION)
1377                 return -ENXIO;
1378
1379         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_ON)
1380                 IWL_WARNING("Stopping AGG while state not IWL_AGG_ON\n");
1381
1382         tid_data = &priv->stations[sta_id].tid[tid];
1383         ssn = (tid_data->seq_number & IEEE80211_SCTL_SEQ) >> 4;
1384         txq_id = tid_data->agg.txq_id;
1385         write_ptr = priv->txq[txq_id].q.write_ptr;
1386         read_ptr = priv->txq[txq_id].q.read_ptr;
1387
1388         /* The queue is not empty */
1389         if (write_ptr != read_ptr) {
1390                 IWL_DEBUG_HT("Stopping a non empty AGG HW QUEUE\n");
1391                 priv->stations[sta_id].tid[tid].agg.state =
1392                                 IWL_EMPTYING_HW_QUEUE_DELBA;
1393                 return 0;
1394         }
1395
1396         IWL_DEBUG_HT("HW queue is empty\n");
1397         priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1398
1399         spin_lock_irqsave(&priv->lock, flags);
1400         ret = priv->cfg->ops->lib->txq_agg_disable(priv, txq_id, ssn,
1401                                                    tx_fifo_id);
1402         spin_unlock_irqrestore(&priv->lock, flags);
1403
1404         if (ret)
1405                 return ret;
1406
1407         ieee80211_stop_tx_ba_cb_irqsafe(priv->hw, ra, tid);
1408
1409         return 0;
1410 }
1411 EXPORT_SYMBOL(iwl_tx_agg_stop);
1412
1413 int iwl_txq_check_empty(struct iwl_priv *priv, int sta_id, u8 tid, int txq_id)
1414 {
1415         struct iwl_queue *q = &priv->txq[txq_id].q;
1416         u8 *addr = priv->stations[sta_id].sta.sta.addr;
1417         struct iwl_tid_data *tid_data = &priv->stations[sta_id].tid[tid];
1418
1419         switch (priv->stations[sta_id].tid[tid].agg.state) {
1420         case IWL_EMPTYING_HW_QUEUE_DELBA:
1421                 /* We are reclaiming the last packet of the */
1422                 /* aggregated HW queue */
1423                 if ((txq_id  == tid_data->agg.txq_id) &&
1424                     (q->read_ptr == q->write_ptr)) {
1425                         u16 ssn = SEQ_TO_SN(tid_data->seq_number);
1426                         int tx_fifo = default_tid_to_tx_fifo[tid];
1427                         IWL_DEBUG_HT("HW queue empty: continue DELBA flow\n");
1428                         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id,
1429                                                              ssn, tx_fifo);
1430                         tid_data->agg.state = IWL_AGG_OFF;
1431                         ieee80211_stop_tx_ba_cb_irqsafe(priv->hw, addr, tid);
1432                 }
1433                 break;
1434         case IWL_EMPTYING_HW_QUEUE_ADDBA:
1435                 /* We are reclaiming the last packet of the queue */
1436                 if (tid_data->tfds_in_queue == 0) {
1437                         IWL_DEBUG_HT("HW queue empty: continue ADDBA flow\n");
1438                         tid_data->agg.state = IWL_AGG_ON;
1439                         ieee80211_start_tx_ba_cb_irqsafe(priv->hw, addr, tid);
1440                 }
1441                 break;
1442         }
1443         return 0;
1444 }
1445 EXPORT_SYMBOL(iwl_txq_check_empty);
1446
1447 /**
1448  * iwl_tx_status_reply_compressed_ba - Update tx status from block-ack
1449  *
1450  * Go through block-ack's bitmap of ACK'd frames, update driver's record of
1451  * ACK vs. not.  This gets sent to mac80211, then to rate scaling algo.
1452  */
1453 static int iwl_tx_status_reply_compressed_ba(struct iwl_priv *priv,
1454                                  struct iwl_ht_agg *agg,
1455                                  struct iwl_compressed_ba_resp *ba_resp)
1456
1457 {
1458         int i, sh, ack;
1459         u16 seq_ctl = le16_to_cpu(ba_resp->seq_ctl);
1460         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1461         u64 bitmap;
1462         int successes = 0;
1463         struct ieee80211_tx_info *info;
1464
1465         if (unlikely(!agg->wait_for_ba))  {
1466                 IWL_ERROR("Received BA when not expected\n");
1467                 return -EINVAL;
1468         }
1469
1470         /* Mark that the expected block-ack response arrived */
1471         agg->wait_for_ba = 0;
1472         IWL_DEBUG_TX_REPLY("BA %d %d\n", agg->start_idx, ba_resp->seq_ctl);
1473
1474         /* Calculate shift to align block-ack bits with our Tx window bits */
1475         sh = agg->start_idx - SEQ_TO_INDEX(seq_ctl >> 4);
1476         if (sh < 0) /* tbw something is wrong with indices */
1477                 sh += 0x100;
1478
1479         /* don't use 64-bit values for now */
1480         bitmap = le64_to_cpu(ba_resp->bitmap) >> sh;
1481
1482         if (agg->frame_count > (64 - sh)) {
1483                 IWL_DEBUG_TX_REPLY("more frames than bitmap size");
1484                 return -1;
1485         }
1486
1487         /* check for success or failure according to the
1488          * transmitted bitmap and block-ack bitmap */
1489         bitmap &= agg->bitmap;
1490
1491         /* For each frame attempted in aggregation,
1492          * update driver's record of tx frame's status. */
1493         for (i = 0; i < agg->frame_count ; i++) {
1494                 ack = bitmap & (1ULL << i);
1495                 successes += !!ack;
1496                 IWL_DEBUG_TX_REPLY("%s ON i=%d idx=%d raw=%d\n",
1497                         ack ? "ACK" : "NACK", i, (agg->start_idx + i) & 0xff,
1498                         agg->start_idx + i);
1499         }
1500
1501         info = IEEE80211_SKB_CB(priv->txq[scd_flow].txb[agg->start_idx].skb[0]);
1502         memset(&info->status, 0, sizeof(info->status));
1503         info->flags = IEEE80211_TX_STAT_ACK;
1504         info->flags |= IEEE80211_TX_STAT_AMPDU;
1505         info->status.ampdu_ack_map = successes;
1506         info->status.ampdu_ack_len = agg->frame_count;
1507         iwl_hwrate_to_tx_control(priv, agg->rate_n_flags, info);
1508
1509         IWL_DEBUG_TX_REPLY("Bitmap %llx\n", (unsigned long long)bitmap);
1510
1511         return 0;
1512 }
1513
1514 /**
1515  * iwl_rx_reply_compressed_ba - Handler for REPLY_COMPRESSED_BA
1516  *
1517  * Handles block-acknowledge notification from device, which reports success
1518  * of frames sent via aggregation.
1519  */
1520 void iwl_rx_reply_compressed_ba(struct iwl_priv *priv,
1521                                            struct iwl_rx_mem_buffer *rxb)
1522 {
1523         struct iwl_rx_packet *pkt = (struct iwl_rx_packet *)rxb->skb->data;
1524         struct iwl_compressed_ba_resp *ba_resp = &pkt->u.compressed_ba;
1525         struct iwl_tx_queue *txq = NULL;
1526         struct iwl_ht_agg *agg;
1527         int index;
1528         int sta_id;
1529         int tid;
1530
1531         /* "flow" corresponds to Tx queue */
1532         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1533
1534         /* "ssn" is start of block-ack Tx window, corresponds to index
1535          * (in Tx queue's circular buffer) of first TFD/frame in window */
1536         u16 ba_resp_scd_ssn = le16_to_cpu(ba_resp->scd_ssn);
1537
1538         if (scd_flow >= priv->hw_params.max_txq_num) {
1539                 IWL_ERROR("BUG_ON scd_flow is bigger than number of queues\n");
1540                 return;
1541         }
1542
1543         txq = &priv->txq[scd_flow];
1544         sta_id = ba_resp->sta_id;
1545         tid = ba_resp->tid;
1546         agg = &priv->stations[sta_id].tid[tid].agg;
1547
1548         /* Find index just before block-ack window */
1549         index = iwl_queue_dec_wrap(ba_resp_scd_ssn & 0xff, txq->q.n_bd);
1550
1551         /* TODO: Need to get this copy more safely - now good for debug */
1552
1553         IWL_DEBUG_TX_REPLY("REPLY_COMPRESSED_BA [%d] Received from %pM, "
1554                            "sta_id = %d\n",
1555                            agg->wait_for_ba,
1556                            (u8 *) &ba_resp->sta_addr_lo32,
1557                            ba_resp->sta_id);
1558         IWL_DEBUG_TX_REPLY("TID = %d, SeqCtl = %d, bitmap = 0x%llx, scd_flow = "
1559                            "%d, scd_ssn = %d\n",
1560                            ba_resp->tid,
1561                            ba_resp->seq_ctl,
1562                            (unsigned long long)le64_to_cpu(ba_resp->bitmap),
1563                            ba_resp->scd_flow,
1564                            ba_resp->scd_ssn);
1565         IWL_DEBUG_TX_REPLY("DAT start_idx = %d, bitmap = 0x%llx \n",
1566                            agg->start_idx,
1567                            (unsigned long long)agg->bitmap);
1568
1569         /* Update driver's record of ACK vs. not for each frame in window */
1570         iwl_tx_status_reply_compressed_ba(priv, agg, ba_resp);
1571
1572         /* Release all TFDs before the SSN, i.e. all TFDs in front of
1573          * block-ack window (we assume that they've been successfully
1574          * transmitted ... if not, it's too late anyway). */
1575         if (txq->q.read_ptr != (ba_resp_scd_ssn & 0xff)) {
1576                 /* calculate mac80211 ampdu sw queue to wake */
1577                 int freed = iwl_tx_queue_reclaim(priv, scd_flow, index);
1578                 priv->stations[sta_id].tid[tid].tfds_in_queue -= freed;
1579
1580                 if ((iwl_queue_space(&txq->q) > txq->q.low_mark) &&
1581                     priv->mac80211_registered &&
1582                     (agg->state != IWL_EMPTYING_HW_QUEUE_DELBA))
1583                         ieee80211_wake_queue(priv->hw, txq->swq_id);
1584
1585                 iwl_txq_check_empty(priv, sta_id, tid, scd_flow);
1586         }
1587 }
1588 EXPORT_SYMBOL(iwl_rx_reply_compressed_ba);
1589
1590 #ifdef CONFIG_IWLWIFI_DEBUG
1591 #define TX_STATUS_ENTRY(x) case TX_STATUS_FAIL_ ## x: return #x
1592
1593 const char *iwl_get_tx_fail_reason(u32 status)
1594 {
1595         switch (status & TX_STATUS_MSK) {
1596         case TX_STATUS_SUCCESS:
1597                 return "SUCCESS";
1598                 TX_STATUS_ENTRY(SHORT_LIMIT);
1599                 TX_STATUS_ENTRY(LONG_LIMIT);
1600                 TX_STATUS_ENTRY(FIFO_UNDERRUN);
1601                 TX_STATUS_ENTRY(MGMNT_ABORT);
1602                 TX_STATUS_ENTRY(NEXT_FRAG);
1603                 TX_STATUS_ENTRY(LIFE_EXPIRE);
1604                 TX_STATUS_ENTRY(DEST_PS);
1605                 TX_STATUS_ENTRY(ABORTED);
1606                 TX_STATUS_ENTRY(BT_RETRY);
1607                 TX_STATUS_ENTRY(STA_INVALID);
1608                 TX_STATUS_ENTRY(FRAG_DROPPED);
1609                 TX_STATUS_ENTRY(TID_DISABLE);
1610                 TX_STATUS_ENTRY(FRAME_FLUSHED);
1611                 TX_STATUS_ENTRY(INSUFFICIENT_CF_POLL);
1612                 TX_STATUS_ENTRY(TX_LOCKED);
1613                 TX_STATUS_ENTRY(NO_BEACON_ON_RADAR);
1614         }
1615
1616         return "UNKNOWN";
1617 }
1618 EXPORT_SYMBOL(iwl_get_tx_fail_reason);
1619 #endif /* CONFIG_IWLWIFI_DEBUG */