iwlwifi: change message for cmd queue full error
[linux-2.6.git] / drivers / net / wireless / iwlwifi / iwl-tx.c
1 /******************************************************************************
2  *
3  * Copyright(c) 2003 - 2009 Intel Corporation. All rights reserved.
4  *
5  * Portions of this file are derived from the ipw3945 project, as well
6  * as portions of the ieee80211 subsystem header files.
7  *
8  * This program is free software; you can redistribute it and/or modify it
9  * under the terms of version 2 of the GNU General Public License as
10  * published by the Free Software Foundation.
11  *
12  * This program is distributed in the hope that it will be useful, but WITHOUT
13  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
14  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
15  * more details.
16  *
17  * You should have received a copy of the GNU General Public License along with
18  * this program; if not, write to the Free Software Foundation, Inc.,
19  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA
20  *
21  * The full GNU General Public License is included in this distribution in the
22  * file called LICENSE.
23  *
24  * Contact Information:
25  *  Intel Linux Wireless <ilw@linux.intel.com>
26  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
27  *
28  *****************************************************************************/
29
30 #include <linux/etherdevice.h>
31 #include <net/mac80211.h>
32 #include "iwl-eeprom.h"
33 #include "iwl-dev.h"
34 #include "iwl-core.h"
35 #include "iwl-sta.h"
36 #include "iwl-io.h"
37 #include "iwl-helpers.h"
38
39 static const u16 default_tid_to_tx_fifo[] = {
40         IWL_TX_FIFO_AC1,
41         IWL_TX_FIFO_AC0,
42         IWL_TX_FIFO_AC0,
43         IWL_TX_FIFO_AC1,
44         IWL_TX_FIFO_AC2,
45         IWL_TX_FIFO_AC2,
46         IWL_TX_FIFO_AC3,
47         IWL_TX_FIFO_AC3,
48         IWL_TX_FIFO_NONE,
49         IWL_TX_FIFO_NONE,
50         IWL_TX_FIFO_NONE,
51         IWL_TX_FIFO_NONE,
52         IWL_TX_FIFO_NONE,
53         IWL_TX_FIFO_NONE,
54         IWL_TX_FIFO_NONE,
55         IWL_TX_FIFO_NONE,
56         IWL_TX_FIFO_AC3
57 };
58
59 static inline int iwl_alloc_dma_ptr(struct iwl_priv *priv,
60                                     struct iwl_dma_ptr *ptr, size_t size)
61 {
62         ptr->addr = pci_alloc_consistent(priv->pci_dev, size, &ptr->dma);
63         if (!ptr->addr)
64                 return -ENOMEM;
65         ptr->size = size;
66         return 0;
67 }
68
69 static inline void iwl_free_dma_ptr(struct iwl_priv *priv,
70                                     struct iwl_dma_ptr *ptr)
71 {
72         if (unlikely(!ptr->addr))
73                 return;
74
75         pci_free_consistent(priv->pci_dev, ptr->size, ptr->addr, ptr->dma);
76         memset(ptr, 0, sizeof(*ptr));
77 }
78
79 /**
80  * iwl_txq_update_write_ptr - Send new write index to hardware
81  */
82 int iwl_txq_update_write_ptr(struct iwl_priv *priv, struct iwl_tx_queue *txq)
83 {
84         u32 reg = 0;
85         int ret = 0;
86         int txq_id = txq->q.id;
87
88         if (txq->need_update == 0)
89                 return ret;
90
91         /* if we're trying to save power */
92         if (test_bit(STATUS_POWER_PMI, &priv->status)) {
93                 /* wake up nic if it's powered down ...
94                  * uCode will wake up, and interrupt us again, so next
95                  * time we'll skip this part. */
96                 reg = iwl_read32(priv, CSR_UCODE_DRV_GP1);
97
98                 if (reg & CSR_UCODE_DRV_GP1_BIT_MAC_SLEEP) {
99                         IWL_DEBUG_INFO(priv, "Tx queue %d requesting wakeup, GP1 = 0x%x\n",
100                                       txq_id, reg);
101                         iwl_set_bit(priv, CSR_GP_CNTRL,
102                                     CSR_GP_CNTRL_REG_FLAG_MAC_ACCESS_REQ);
103                         return ret;
104                 }
105
106                 iwl_write_direct32(priv, HBUS_TARG_WRPTR,
107                                      txq->q.write_ptr | (txq_id << 8));
108
109         /* else not in power-save mode, uCode will never sleep when we're
110          * trying to tx (during RFKILL, we're not trying to tx). */
111         } else
112                 iwl_write32(priv, HBUS_TARG_WRPTR,
113                             txq->q.write_ptr | (txq_id << 8));
114
115         txq->need_update = 0;
116
117         return ret;
118 }
119 EXPORT_SYMBOL(iwl_txq_update_write_ptr);
120
121
122 /**
123  * iwl_tx_queue_free - Deallocate DMA queue.
124  * @txq: Transmit queue to deallocate.
125  *
126  * Empty queue by removing and destroying all BD's.
127  * Free all buffers.
128  * 0-fill, but do not free "txq" descriptor structure.
129  */
130 void iwl_tx_queue_free(struct iwl_priv *priv, int txq_id)
131 {
132         struct iwl_tx_queue *txq = &priv->txq[txq_id];
133         struct iwl_queue *q = &txq->q;
134         struct pci_dev *dev = priv->pci_dev;
135         int i;
136
137         if (q->n_bd == 0)
138                 return;
139
140         /* first, empty all BD's */
141         for (; q->write_ptr != q->read_ptr;
142              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd))
143                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
144
145         /* De-alloc array of command/tx buffers */
146         for (i = 0; i < TFD_TX_CMD_SLOTS; i++)
147                 kfree(txq->cmd[i]);
148
149         /* De-alloc circular buffer of TFDs */
150         if (txq->q.n_bd)
151                 pci_free_consistent(dev, priv->hw_params.tfd_size *
152                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
153
154         /* De-alloc array of per-TFD driver data */
155         kfree(txq->txb);
156         txq->txb = NULL;
157
158         /* deallocate arrays */
159         kfree(txq->cmd);
160         kfree(txq->meta);
161         txq->cmd = NULL;
162         txq->meta = NULL;
163
164         /* 0-fill queue descriptor structure */
165         memset(txq, 0, sizeof(*txq));
166 }
167 EXPORT_SYMBOL(iwl_tx_queue_free);
168
169 /**
170  * iwl_cmd_queue_free - Deallocate DMA queue.
171  * @txq: Transmit queue to deallocate.
172  *
173  * Empty queue by removing and destroying all BD's.
174  * Free all buffers.
175  * 0-fill, but do not free "txq" descriptor structure.
176  */
177 void iwl_cmd_queue_free(struct iwl_priv *priv)
178 {
179         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
180         struct iwl_queue *q = &txq->q;
181         struct pci_dev *dev = priv->pci_dev;
182         int i;
183
184         if (q->n_bd == 0)
185                 return;
186
187         /* De-alloc array of command/tx buffers */
188         for (i = 0; i <= TFD_CMD_SLOTS; i++)
189                 kfree(txq->cmd[i]);
190
191         /* De-alloc circular buffer of TFDs */
192         if (txq->q.n_bd)
193                 pci_free_consistent(dev, priv->hw_params.tfd_size *
194                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
195
196         /* deallocate arrays */
197         kfree(txq->cmd);
198         kfree(txq->meta);
199         txq->cmd = NULL;
200         txq->meta = NULL;
201
202         /* 0-fill queue descriptor structure */
203         memset(txq, 0, sizeof(*txq));
204 }
205 EXPORT_SYMBOL(iwl_cmd_queue_free);
206
207 /*************** DMA-QUEUE-GENERAL-FUNCTIONS  *****
208  * DMA services
209  *
210  * Theory of operation
211  *
212  * A Tx or Rx queue resides in host DRAM, and is comprised of a circular buffer
213  * of buffer descriptors, each of which points to one or more data buffers for
214  * the device to read from or fill.  Driver and device exchange status of each
215  * queue via "read" and "write" pointers.  Driver keeps minimum of 2 empty
216  * entries in each circular buffer, to protect against confusing empty and full
217  * queue states.
218  *
219  * The device reads or writes the data in the queues via the device's several
220  * DMA/FIFO channels.  Each queue is mapped to a single DMA channel.
221  *
222  * For Tx queue, there are low mark and high mark limits. If, after queuing
223  * the packet for Tx, free space become < low mark, Tx queue stopped. When
224  * reclaiming packets (on 'tx done IRQ), if free space become > high mark,
225  * Tx queue resumed.
226  *
227  * See more detailed info in iwl-4965-hw.h.
228  ***************************************************/
229
230 int iwl_queue_space(const struct iwl_queue *q)
231 {
232         int s = q->read_ptr - q->write_ptr;
233
234         if (q->read_ptr > q->write_ptr)
235                 s -= q->n_bd;
236
237         if (s <= 0)
238                 s += q->n_window;
239         /* keep some reserve to not confuse empty and full situations */
240         s -= 2;
241         if (s < 0)
242                 s = 0;
243         return s;
244 }
245 EXPORT_SYMBOL(iwl_queue_space);
246
247
248 /**
249  * iwl_queue_init - Initialize queue's high/low-water and read/write indexes
250  */
251 static int iwl_queue_init(struct iwl_priv *priv, struct iwl_queue *q,
252                           int count, int slots_num, u32 id)
253 {
254         q->n_bd = count;
255         q->n_window = slots_num;
256         q->id = id;
257
258         /* count must be power-of-two size, otherwise iwl_queue_inc_wrap
259          * and iwl_queue_dec_wrap are broken. */
260         BUG_ON(!is_power_of_2(count));
261
262         /* slots_num must be power-of-two size, otherwise
263          * get_cmd_index is broken. */
264         BUG_ON(!is_power_of_2(slots_num));
265
266         q->low_mark = q->n_window / 4;
267         if (q->low_mark < 4)
268                 q->low_mark = 4;
269
270         q->high_mark = q->n_window / 8;
271         if (q->high_mark < 2)
272                 q->high_mark = 2;
273
274         q->write_ptr = q->read_ptr = 0;
275
276         return 0;
277 }
278
279 /**
280  * iwl_tx_queue_alloc - Alloc driver data and TFD CB for one Tx/cmd queue
281  */
282 static int iwl_tx_queue_alloc(struct iwl_priv *priv,
283                               struct iwl_tx_queue *txq, u32 id)
284 {
285         struct pci_dev *dev = priv->pci_dev;
286         size_t tfd_sz = priv->hw_params.tfd_size * TFD_QUEUE_SIZE_MAX;
287
288         /* Driver private data, only for Tx (not command) queues,
289          * not shared with device. */
290         if (id != IWL_CMD_QUEUE_NUM) {
291                 txq->txb = kmalloc(sizeof(txq->txb[0]) *
292                                    TFD_QUEUE_SIZE_MAX, GFP_KERNEL);
293                 if (!txq->txb) {
294                         IWL_ERR(priv, "kmalloc for auxiliary BD "
295                                   "structures failed\n");
296                         goto error;
297                 }
298         } else {
299                 txq->txb = NULL;
300         }
301
302         /* Circular buffer of transmit frame descriptors (TFDs),
303          * shared with device */
304         txq->tfds = pci_alloc_consistent(dev, tfd_sz, &txq->q.dma_addr);
305
306         if (!txq->tfds) {
307                 IWL_ERR(priv, "pci_alloc_consistent(%zd) failed\n", tfd_sz);
308                 goto error;
309         }
310         txq->q.id = id;
311
312         return 0;
313
314  error:
315         kfree(txq->txb);
316         txq->txb = NULL;
317
318         return -ENOMEM;
319 }
320
321 /**
322  * iwl_tx_queue_init - Allocate and initialize one tx/cmd queue
323  */
324 int iwl_tx_queue_init(struct iwl_priv *priv, struct iwl_tx_queue *txq,
325                       int slots_num, u32 txq_id)
326 {
327         int i, len;
328         int ret;
329         int actual_slots = slots_num;
330
331         /*
332          * Alloc buffer array for commands (Tx or other types of commands).
333          * For the command queue (#4), allocate command space + one big
334          * command for scan, since scan command is very huge; the system will
335          * not have two scans at the same time, so only one is needed.
336          * For normal Tx queues (all other queues), no super-size command
337          * space is needed.
338          */
339         if (txq_id == IWL_CMD_QUEUE_NUM)
340                 actual_slots++;
341
342         txq->meta = kzalloc(sizeof(struct iwl_cmd_meta) * actual_slots,
343                             GFP_KERNEL);
344         txq->cmd = kzalloc(sizeof(struct iwl_device_cmd *) * actual_slots,
345                            GFP_KERNEL);
346
347         if (!txq->meta || !txq->cmd)
348                 goto out_free_arrays;
349
350         len = sizeof(struct iwl_device_cmd);
351         for (i = 0; i < actual_slots; i++) {
352                 /* only happens for cmd queue */
353                 if (i == slots_num)
354                         len += IWL_MAX_SCAN_SIZE;
355
356                 txq->cmd[i] = kmalloc(len, GFP_KERNEL);
357                 if (!txq->cmd[i])
358                         goto err;
359         }
360
361         /* Alloc driver data array and TFD circular buffer */
362         ret = iwl_tx_queue_alloc(priv, txq, txq_id);
363         if (ret)
364                 goto err;
365
366         txq->need_update = 0;
367
368         /*
369          * Aggregation TX queues will get their ID when aggregation begins;
370          * they overwrite the setting done here. The command FIFO doesn't
371          * need an swq_id so don't set one to catch errors, all others can
372          * be set up to the identity mapping.
373          */
374         if (txq_id != IWL_CMD_QUEUE_NUM)
375                 txq->swq_id = txq_id;
376
377         /* TFD_QUEUE_SIZE_MAX must be power-of-two size, otherwise
378          * iwl_queue_inc_wrap and iwl_queue_dec_wrap are broken. */
379         BUILD_BUG_ON(TFD_QUEUE_SIZE_MAX & (TFD_QUEUE_SIZE_MAX - 1));
380
381         /* Initialize queue's high/low-water marks, and head/tail indexes */
382         iwl_queue_init(priv, &txq->q, TFD_QUEUE_SIZE_MAX, slots_num, txq_id);
383
384         /* Tell device where to find queue */
385         priv->cfg->ops->lib->txq_init(priv, txq);
386
387         return 0;
388 err:
389         for (i = 0; i < actual_slots; i++)
390                 kfree(txq->cmd[i]);
391 out_free_arrays:
392         kfree(txq->meta);
393         kfree(txq->cmd);
394
395         return -ENOMEM;
396 }
397 EXPORT_SYMBOL(iwl_tx_queue_init);
398
399 /**
400  * iwl_hw_txq_ctx_free - Free TXQ Context
401  *
402  * Destroy all TX DMA queues and structures
403  */
404 void iwl_hw_txq_ctx_free(struct iwl_priv *priv)
405 {
406         int txq_id;
407
408         /* Tx queues */
409         if (priv->txq)
410                 for (txq_id = 0; txq_id < priv->hw_params.max_txq_num;
411                      txq_id++)
412                         if (txq_id == IWL_CMD_QUEUE_NUM)
413                                 iwl_cmd_queue_free(priv);
414                         else
415                                 iwl_tx_queue_free(priv, txq_id);
416         iwl_free_dma_ptr(priv, &priv->kw);
417
418         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
419
420         /* free tx queue structure */
421         iwl_free_txq_mem(priv);
422 }
423 EXPORT_SYMBOL(iwl_hw_txq_ctx_free);
424
425 /**
426  * iwl_txq_ctx_reset - Reset TX queue context
427  * Destroys all DMA structures and initialize them again
428  *
429  * @param priv
430  * @return error code
431  */
432 int iwl_txq_ctx_reset(struct iwl_priv *priv)
433 {
434         int ret = 0;
435         int txq_id, slots_num;
436         unsigned long flags;
437
438         /* Free all tx/cmd queues and keep-warm buffer */
439         iwl_hw_txq_ctx_free(priv);
440
441         ret = iwl_alloc_dma_ptr(priv, &priv->scd_bc_tbls,
442                                 priv->hw_params.scd_bc_tbls_size);
443         if (ret) {
444                 IWL_ERR(priv, "Scheduler BC Table allocation failed\n");
445                 goto error_bc_tbls;
446         }
447         /* Alloc keep-warm buffer */
448         ret = iwl_alloc_dma_ptr(priv, &priv->kw, IWL_KW_SIZE);
449         if (ret) {
450                 IWL_ERR(priv, "Keep Warm allocation failed\n");
451                 goto error_kw;
452         }
453
454         /* allocate tx queue structure */
455         ret = iwl_alloc_txq_mem(priv);
456         if (ret)
457                 goto error;
458
459         spin_lock_irqsave(&priv->lock, flags);
460
461         /* Turn off all Tx DMA fifos */
462         priv->cfg->ops->lib->txq_set_sched(priv, 0);
463
464         /* Tell NIC where to find the "keep warm" buffer */
465         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
466
467         spin_unlock_irqrestore(&priv->lock, flags);
468
469         /* Alloc and init all Tx queues, including the command queue (#4) */
470         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
471                 slots_num = (txq_id == IWL_CMD_QUEUE_NUM) ?
472                                         TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
473                 ret = iwl_tx_queue_init(priv, &priv->txq[txq_id], slots_num,
474                                        txq_id);
475                 if (ret) {
476                         IWL_ERR(priv, "Tx %d queue init failed\n", txq_id);
477                         goto error;
478                 }
479         }
480
481         return ret;
482
483  error:
484         iwl_hw_txq_ctx_free(priv);
485         iwl_free_dma_ptr(priv, &priv->kw);
486  error_kw:
487         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
488  error_bc_tbls:
489         return ret;
490 }
491
492 /**
493  * iwl_txq_ctx_stop - Stop all Tx DMA channels, free Tx queue memory
494  */
495 void iwl_txq_ctx_stop(struct iwl_priv *priv)
496 {
497         int ch;
498         unsigned long flags;
499
500         /* Turn off all Tx DMA fifos */
501         spin_lock_irqsave(&priv->lock, flags);
502
503         priv->cfg->ops->lib->txq_set_sched(priv, 0);
504
505         /* Stop each Tx DMA channel, and wait for it to be idle */
506         for (ch = 0; ch < priv->hw_params.dma_chnl_num; ch++) {
507                 iwl_write_direct32(priv, FH_TCSR_CHNL_TX_CONFIG_REG(ch), 0x0);
508                 iwl_poll_direct_bit(priv, FH_TSSR_TX_STATUS_REG,
509                                     FH_TSSR_TX_STATUS_REG_MSK_CHNL_IDLE(ch),
510                                     1000);
511         }
512         spin_unlock_irqrestore(&priv->lock, flags);
513
514         /* Deallocate memory for all Tx queues */
515         iwl_hw_txq_ctx_free(priv);
516 }
517 EXPORT_SYMBOL(iwl_txq_ctx_stop);
518
519 /*
520  * handle build REPLY_TX command notification.
521  */
522 static void iwl_tx_cmd_build_basic(struct iwl_priv *priv,
523                                   struct iwl_tx_cmd *tx_cmd,
524                                   struct ieee80211_tx_info *info,
525                                   struct ieee80211_hdr *hdr,
526                                   u8 std_id)
527 {
528         __le16 fc = hdr->frame_control;
529         __le32 tx_flags = tx_cmd->tx_flags;
530
531         tx_cmd->stop_time.life_time = TX_CMD_LIFE_TIME_INFINITE;
532         if (!(info->flags & IEEE80211_TX_CTL_NO_ACK)) {
533                 tx_flags |= TX_CMD_FLG_ACK_MSK;
534                 if (ieee80211_is_mgmt(fc))
535                         tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
536                 if (ieee80211_is_probe_resp(fc) &&
537                     !(le16_to_cpu(hdr->seq_ctrl) & 0xf))
538                         tx_flags |= TX_CMD_FLG_TSF_MSK;
539         } else {
540                 tx_flags &= (~TX_CMD_FLG_ACK_MSK);
541                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
542         }
543
544         if (ieee80211_is_back_req(fc))
545                 tx_flags |= TX_CMD_FLG_ACK_MSK | TX_CMD_FLG_IMM_BA_RSP_MASK;
546
547
548         tx_cmd->sta_id = std_id;
549         if (ieee80211_has_morefrags(fc))
550                 tx_flags |= TX_CMD_FLG_MORE_FRAG_MSK;
551
552         if (ieee80211_is_data_qos(fc)) {
553                 u8 *qc = ieee80211_get_qos_ctl(hdr);
554                 tx_cmd->tid_tspec = qc[0] & 0xf;
555                 tx_flags &= ~TX_CMD_FLG_SEQ_CTL_MSK;
556         } else {
557                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
558         }
559
560         priv->cfg->ops->utils->rts_tx_cmd_flag(info, &tx_flags);
561
562         if ((tx_flags & TX_CMD_FLG_RTS_MSK) || (tx_flags & TX_CMD_FLG_CTS_MSK))
563                 tx_flags |= TX_CMD_FLG_FULL_TXOP_PROT_MSK;
564
565         tx_flags &= ~(TX_CMD_FLG_ANT_SEL_MSK);
566         if (ieee80211_is_mgmt(fc)) {
567                 if (ieee80211_is_assoc_req(fc) || ieee80211_is_reassoc_req(fc))
568                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(3);
569                 else
570                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(2);
571         } else {
572                 tx_cmd->timeout.pm_frame_timeout = 0;
573         }
574
575         tx_cmd->driver_txop = 0;
576         tx_cmd->tx_flags = tx_flags;
577         tx_cmd->next_frame_len = 0;
578 }
579
580 #define RTS_HCCA_RETRY_LIMIT            3
581 #define RTS_DFAULT_RETRY_LIMIT          60
582
583 static void iwl_tx_cmd_build_rate(struct iwl_priv *priv,
584                               struct iwl_tx_cmd *tx_cmd,
585                               struct ieee80211_tx_info *info,
586                               __le16 fc, int is_hcca)
587 {
588         u32 rate_flags;
589         int rate_idx;
590         u8 rts_retry_limit;
591         u8 data_retry_limit;
592         u8 rate_plcp;
593
594         /* Set retry limit on DATA packets and Probe Responses*/
595         if (ieee80211_is_probe_resp(fc))
596                 data_retry_limit = 3;
597         else
598                 data_retry_limit = IWL_DEFAULT_TX_RETRY;
599         tx_cmd->data_retry_limit = data_retry_limit;
600
601         /* Set retry limit on RTS packets */
602         rts_retry_limit = (is_hcca) ?  RTS_HCCA_RETRY_LIMIT :
603                 RTS_DFAULT_RETRY_LIMIT;
604         if (data_retry_limit < rts_retry_limit)
605                 rts_retry_limit = data_retry_limit;
606         tx_cmd->rts_retry_limit = rts_retry_limit;
607
608         /* DATA packets will use the uCode station table for rate/antenna
609          * selection */
610         if (ieee80211_is_data(fc)) {
611                 tx_cmd->initial_rate_index = 0;
612                 tx_cmd->tx_flags |= TX_CMD_FLG_STA_RATE_MSK;
613                 return;
614         }
615
616         /**
617          * If the current TX rate stored in mac80211 has the MCS bit set, it's
618          * not really a TX rate.  Thus, we use the lowest supported rate for
619          * this band.  Also use the lowest supported rate if the stored rate
620          * index is invalid.
621          */
622         rate_idx = info->control.rates[0].idx;
623         if (info->control.rates[0].flags & IEEE80211_TX_RC_MCS ||
624                         (rate_idx < 0) || (rate_idx > IWL_RATE_COUNT_LEGACY))
625                 rate_idx = rate_lowest_index(&priv->bands[info->band],
626                                 info->control.sta);
627         /* For 5 GHZ band, remap mac80211 rate indices into driver indices */
628         if (info->band == IEEE80211_BAND_5GHZ)
629                 rate_idx += IWL_FIRST_OFDM_RATE;
630         /* Get PLCP rate for tx_cmd->rate_n_flags */
631         rate_plcp = iwl_rates[rate_idx].plcp;
632         /* Zero out flags for this packet */
633         rate_flags = 0;
634
635         /* Set CCK flag as needed */
636         if ((rate_idx >= IWL_FIRST_CCK_RATE) && (rate_idx <= IWL_LAST_CCK_RATE))
637                 rate_flags |= RATE_MCS_CCK_MSK;
638
639         /* Set up RTS and CTS flags for certain packets */
640         switch (fc & cpu_to_le16(IEEE80211_FCTL_STYPE)) {
641         case cpu_to_le16(IEEE80211_STYPE_AUTH):
642         case cpu_to_le16(IEEE80211_STYPE_DEAUTH):
643         case cpu_to_le16(IEEE80211_STYPE_ASSOC_REQ):
644         case cpu_to_le16(IEEE80211_STYPE_REASSOC_REQ):
645                 if (tx_cmd->tx_flags & TX_CMD_FLG_RTS_MSK) {
646                         tx_cmd->tx_flags &= ~TX_CMD_FLG_RTS_MSK;
647                         tx_cmd->tx_flags |= TX_CMD_FLG_CTS_MSK;
648                 }
649                 break;
650         default:
651                 break;
652         }
653
654         /* Set up antennas */
655         priv->mgmt_tx_ant = iwl_toggle_tx_ant(priv, priv->mgmt_tx_ant);
656         rate_flags |= iwl_ant_idx_to_flags(priv->mgmt_tx_ant);
657
658         /* Set the rate in the TX cmd */
659         tx_cmd->rate_n_flags = iwl_hw_set_rate_n_flags(rate_plcp, rate_flags);
660 }
661
662 static void iwl_tx_cmd_build_hwcrypto(struct iwl_priv *priv,
663                                       struct ieee80211_tx_info *info,
664                                       struct iwl_tx_cmd *tx_cmd,
665                                       struct sk_buff *skb_frag,
666                                       int sta_id)
667 {
668         struct ieee80211_key_conf *keyconf = info->control.hw_key;
669
670         switch (keyconf->alg) {
671         case ALG_CCMP:
672                 tx_cmd->sec_ctl = TX_CMD_SEC_CCM;
673                 memcpy(tx_cmd->key, keyconf->key, keyconf->keylen);
674                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
675                         tx_cmd->tx_flags |= TX_CMD_FLG_AGG_CCMP_MSK;
676                 IWL_DEBUG_TX(priv, "tx_cmd with AES hwcrypto\n");
677                 break;
678
679         case ALG_TKIP:
680                 tx_cmd->sec_ctl = TX_CMD_SEC_TKIP;
681                 ieee80211_get_tkip_key(keyconf, skb_frag,
682                         IEEE80211_TKIP_P2_KEY, tx_cmd->key);
683                 IWL_DEBUG_TX(priv, "tx_cmd with tkip hwcrypto\n");
684                 break;
685
686         case ALG_WEP:
687                 tx_cmd->sec_ctl |= (TX_CMD_SEC_WEP |
688                         (keyconf->keyidx & TX_CMD_SEC_MSK) << TX_CMD_SEC_SHIFT);
689
690                 if (keyconf->keylen == WEP_KEY_LEN_128)
691                         tx_cmd->sec_ctl |= TX_CMD_SEC_KEY128;
692
693                 memcpy(&tx_cmd->key[3], keyconf->key, keyconf->keylen);
694
695                 IWL_DEBUG_TX(priv, "Configuring packet for WEP encryption "
696                              "with key %d\n", keyconf->keyidx);
697                 break;
698
699         default:
700                 IWL_ERR(priv, "Unknown encode alg %d\n", keyconf->alg);
701                 break;
702         }
703 }
704
705 /*
706  * start REPLY_TX command process
707  */
708 int iwl_tx_skb(struct iwl_priv *priv, struct sk_buff *skb)
709 {
710         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
711         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
712         struct ieee80211_sta *sta = info->control.sta;
713         struct iwl_station_priv *sta_priv = NULL;
714         struct iwl_tx_queue *txq;
715         struct iwl_queue *q;
716         struct iwl_device_cmd *out_cmd;
717         struct iwl_cmd_meta *out_meta;
718         struct iwl_tx_cmd *tx_cmd;
719         int swq_id, txq_id;
720         dma_addr_t phys_addr;
721         dma_addr_t txcmd_phys;
722         dma_addr_t scratch_phys;
723         u16 len, len_org, firstlen, secondlen;
724         u16 seq_number = 0;
725         __le16 fc;
726         u8 hdr_len;
727         u8 sta_id;
728         u8 wait_write_ptr = 0;
729         u8 tid = 0;
730         u8 *qc = NULL;
731         unsigned long flags;
732         int ret;
733
734         spin_lock_irqsave(&priv->lock, flags);
735         if (iwl_is_rfkill(priv)) {
736                 IWL_DEBUG_DROP(priv, "Dropping - RF KILL\n");
737                 goto drop_unlock;
738         }
739
740         fc = hdr->frame_control;
741
742 #ifdef CONFIG_IWLWIFI_DEBUG
743         if (ieee80211_is_auth(fc))
744                 IWL_DEBUG_TX(priv, "Sending AUTH frame\n");
745         else if (ieee80211_is_assoc_req(fc))
746                 IWL_DEBUG_TX(priv, "Sending ASSOC frame\n");
747         else if (ieee80211_is_reassoc_req(fc))
748                 IWL_DEBUG_TX(priv, "Sending REASSOC frame\n");
749 #endif
750
751         /* drop all non-injected data frame if we are not associated */
752         if (ieee80211_is_data(fc) &&
753             !(info->flags & IEEE80211_TX_CTL_INJECTED) &&
754             (!iwl_is_associated(priv) ||
755              ((priv->iw_mode == NL80211_IFTYPE_STATION) && !priv->assoc_id) ||
756              !priv->assoc_station_added)) {
757                 IWL_DEBUG_DROP(priv, "Dropping - !iwl_is_associated\n");
758                 goto drop_unlock;
759         }
760
761         hdr_len = ieee80211_hdrlen(fc);
762
763         /* Find (or create) index into station table for destination station */
764         if (info->flags & IEEE80211_TX_CTL_INJECTED)
765                 sta_id = priv->hw_params.bcast_sta_id;
766         else
767                 sta_id = iwl_get_sta_id(priv, hdr);
768         if (sta_id == IWL_INVALID_STATION) {
769                 IWL_DEBUG_DROP(priv, "Dropping - INVALID STATION: %pM\n",
770                                hdr->addr1);
771                 goto drop_unlock;
772         }
773
774         IWL_DEBUG_TX(priv, "station Id %d\n", sta_id);
775
776         if (sta)
777                 sta_priv = (void *)sta->drv_priv;
778
779         if (sta_priv && sta_id != priv->hw_params.bcast_sta_id &&
780             sta_priv->asleep) {
781                 WARN_ON(!(info->flags & IEEE80211_TX_CTL_PSPOLL_RESPONSE));
782                 /*
783                  * This sends an asynchronous command to the device,
784                  * but we can rely on it being processed before the
785                  * next frame is processed -- and the next frame to
786                  * this station is the one that will consume this
787                  * counter.
788                  * For now set the counter to just 1 since we do not
789                  * support uAPSD yet.
790                  */
791                 iwl_sta_modify_sleep_tx_count(priv, sta_id, 1);
792         }
793
794         txq_id = skb_get_queue_mapping(skb);
795         if (ieee80211_is_data_qos(fc)) {
796                 qc = ieee80211_get_qos_ctl(hdr);
797                 tid = qc[0] & IEEE80211_QOS_CTL_TID_MASK;
798                 if (unlikely(tid >= MAX_TID_COUNT))
799                         goto drop_unlock;
800                 seq_number = priv->stations[sta_id].tid[tid].seq_number;
801                 seq_number &= IEEE80211_SCTL_SEQ;
802                 hdr->seq_ctrl = hdr->seq_ctrl &
803                                 cpu_to_le16(IEEE80211_SCTL_FRAG);
804                 hdr->seq_ctrl |= cpu_to_le16(seq_number);
805                 seq_number += 0x10;
806                 /* aggregation is on for this <sta,tid> */
807                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
808                         txq_id = priv->stations[sta_id].tid[tid].agg.txq_id;
809         }
810
811         txq = &priv->txq[txq_id];
812         swq_id = txq->swq_id;
813         q = &txq->q;
814
815         if (unlikely(iwl_queue_space(q) < q->high_mark))
816                 goto drop_unlock;
817
818         if (ieee80211_is_data_qos(fc))
819                 priv->stations[sta_id].tid[tid].tfds_in_queue++;
820
821         /* Set up driver data for this TFD */
822         memset(&(txq->txb[q->write_ptr]), 0, sizeof(struct iwl_tx_info));
823         txq->txb[q->write_ptr].skb[0] = skb;
824
825         /* Set up first empty entry in queue's array of Tx/cmd buffers */
826         out_cmd = txq->cmd[q->write_ptr];
827         out_meta = &txq->meta[q->write_ptr];
828         tx_cmd = &out_cmd->cmd.tx;
829         memset(&out_cmd->hdr, 0, sizeof(out_cmd->hdr));
830         memset(tx_cmd, 0, sizeof(struct iwl_tx_cmd));
831
832         /*
833          * Set up the Tx-command (not MAC!) header.
834          * Store the chosen Tx queue and TFD index within the sequence field;
835          * after Tx, uCode's Tx response will return this value so driver can
836          * locate the frame within the tx queue and do post-tx processing.
837          */
838         out_cmd->hdr.cmd = REPLY_TX;
839         out_cmd->hdr.sequence = cpu_to_le16((u16)(QUEUE_TO_SEQ(txq_id) |
840                                 INDEX_TO_SEQ(q->write_ptr)));
841
842         /* Copy MAC header from skb into command buffer */
843         memcpy(tx_cmd->hdr, hdr, hdr_len);
844
845
846         /* Total # bytes to be transmitted */
847         len = (u16)skb->len;
848         tx_cmd->len = cpu_to_le16(len);
849
850         if (info->control.hw_key)
851                 iwl_tx_cmd_build_hwcrypto(priv, info, tx_cmd, skb, sta_id);
852
853         /* TODO need this for burst mode later on */
854         iwl_tx_cmd_build_basic(priv, tx_cmd, info, hdr, sta_id);
855         iwl_dbg_log_tx_data_frame(priv, len, hdr);
856
857         /* set is_hcca to 0; it probably will never be implemented */
858         iwl_tx_cmd_build_rate(priv, tx_cmd, info, fc, 0);
859
860         iwl_update_stats(priv, true, fc, len);
861         /*
862          * Use the first empty entry in this queue's command buffer array
863          * to contain the Tx command and MAC header concatenated together
864          * (payload data will be in another buffer).
865          * Size of this varies, due to varying MAC header length.
866          * If end is not dword aligned, we'll have 2 extra bytes at the end
867          * of the MAC header (device reads on dword boundaries).
868          * We'll tell device about this padding later.
869          */
870         len = sizeof(struct iwl_tx_cmd) +
871                 sizeof(struct iwl_cmd_header) + hdr_len;
872
873         len_org = len;
874         firstlen = len = (len + 3) & ~3;
875
876         if (len_org != len)
877                 len_org = 1;
878         else
879                 len_org = 0;
880
881         /* Tell NIC about any 2-byte padding after MAC header */
882         if (len_org)
883                 tx_cmd->tx_flags |= TX_CMD_FLG_MH_PAD_MSK;
884
885         /* Physical address of this Tx command's header (not MAC header!),
886          * within command buffer array. */
887         txcmd_phys = pci_map_single(priv->pci_dev,
888                                     &out_cmd->hdr, len,
889                                     PCI_DMA_BIDIRECTIONAL);
890         pci_unmap_addr_set(out_meta, mapping, txcmd_phys);
891         pci_unmap_len_set(out_meta, len, len);
892         /* Add buffer containing Tx command and MAC(!) header to TFD's
893          * first entry */
894         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
895                                                    txcmd_phys, len, 1, 0);
896
897         if (!ieee80211_has_morefrags(hdr->frame_control)) {
898                 txq->need_update = 1;
899                 if (qc)
900                         priv->stations[sta_id].tid[tid].seq_number = seq_number;
901         } else {
902                 wait_write_ptr = 1;
903                 txq->need_update = 0;
904         }
905
906         /* Set up TFD's 2nd entry to point directly to remainder of skb,
907          * if any (802.11 null frames have no payload). */
908         secondlen = len = skb->len - hdr_len;
909         if (len) {
910                 phys_addr = pci_map_single(priv->pci_dev, skb->data + hdr_len,
911                                            len, PCI_DMA_TODEVICE);
912                 priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
913                                                            phys_addr, len,
914                                                            0, 0);
915         }
916
917         scratch_phys = txcmd_phys + sizeof(struct iwl_cmd_header) +
918                                 offsetof(struct iwl_tx_cmd, scratch);
919
920         len = sizeof(struct iwl_tx_cmd) +
921                 sizeof(struct iwl_cmd_header) + hdr_len;
922         /* take back ownership of DMA buffer to enable update */
923         pci_dma_sync_single_for_cpu(priv->pci_dev, txcmd_phys,
924                                     len, PCI_DMA_BIDIRECTIONAL);
925         tx_cmd->dram_lsb_ptr = cpu_to_le32(scratch_phys);
926         tx_cmd->dram_msb_ptr = iwl_get_dma_hi_addr(scratch_phys);
927
928         IWL_DEBUG_TX(priv, "sequence nr = 0X%x \n",
929                      le16_to_cpu(out_cmd->hdr.sequence));
930         IWL_DEBUG_TX(priv, "tx_flags = 0X%x \n", le32_to_cpu(tx_cmd->tx_flags));
931         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd, sizeof(*tx_cmd));
932         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd->hdr, hdr_len);
933
934         /* Set up entry for this TFD in Tx byte-count array */
935         if (info->flags & IEEE80211_TX_CTL_AMPDU)
936                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq,
937                                                      le16_to_cpu(tx_cmd->len));
938
939         pci_dma_sync_single_for_device(priv->pci_dev, txcmd_phys,
940                                        len, PCI_DMA_BIDIRECTIONAL);
941
942         trace_iwlwifi_dev_tx(priv,
943                              &((struct iwl_tfd *)txq->tfds)[txq->q.write_ptr],
944                              sizeof(struct iwl_tfd),
945                              &out_cmd->hdr, firstlen,
946                              skb->data + hdr_len, secondlen);
947
948         /* Tell device the write index *just past* this latest filled TFD */
949         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
950         ret = iwl_txq_update_write_ptr(priv, txq);
951         spin_unlock_irqrestore(&priv->lock, flags);
952
953         /*
954          * At this point the frame is "transmitted" successfully
955          * and we will get a TX status notification eventually,
956          * regardless of the value of ret. "ret" only indicates
957          * whether or not we should update the write pointer.
958          */
959
960         /* avoid atomic ops if it isn't an associated client */
961         if (sta_priv && sta_priv->client)
962                 atomic_inc(&sta_priv->pending_frames);
963
964         if (ret)
965                 return ret;
966
967         if ((iwl_queue_space(q) < q->high_mark) && priv->mac80211_registered) {
968                 if (wait_write_ptr) {
969                         spin_lock_irqsave(&priv->lock, flags);
970                         txq->need_update = 1;
971                         iwl_txq_update_write_ptr(priv, txq);
972                         spin_unlock_irqrestore(&priv->lock, flags);
973                 } else {
974                         iwl_stop_queue(priv, txq->swq_id);
975                 }
976         }
977
978         return 0;
979
980 drop_unlock:
981         spin_unlock_irqrestore(&priv->lock, flags);
982         return -1;
983 }
984 EXPORT_SYMBOL(iwl_tx_skb);
985
986 /*************** HOST COMMAND QUEUE FUNCTIONS   *****/
987
988 /**
989  * iwl_enqueue_hcmd - enqueue a uCode command
990  * @priv: device private data point
991  * @cmd: a point to the ucode command structure
992  *
993  * The function returns < 0 values to indicate the operation is
994  * failed. On success, it turns the index (> 0) of command in the
995  * command queue.
996  */
997 int iwl_enqueue_hcmd(struct iwl_priv *priv, struct iwl_host_cmd *cmd)
998 {
999         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
1000         struct iwl_queue *q = &txq->q;
1001         struct iwl_device_cmd *out_cmd;
1002         struct iwl_cmd_meta *out_meta;
1003         dma_addr_t phys_addr;
1004         unsigned long flags;
1005         int len, ret;
1006         u32 idx;
1007         u16 fix_size;
1008
1009         cmd->len = priv->cfg->ops->utils->get_hcmd_size(cmd->id, cmd->len);
1010         fix_size = (u16)(cmd->len + sizeof(out_cmd->hdr));
1011
1012         /* If any of the command structures end up being larger than
1013          * the TFD_MAX_PAYLOAD_SIZE, and it sent as a 'small' command then
1014          * we will need to increase the size of the TFD entries */
1015         BUG_ON((fix_size > TFD_MAX_PAYLOAD_SIZE) &&
1016                !(cmd->flags & CMD_SIZE_HUGE));
1017
1018         if (iwl_is_rfkill(priv) || iwl_is_ctkill(priv)) {
1019                 IWL_WARN(priv, "Not sending command - %s KILL\n",
1020                          iwl_is_rfkill(priv) ? "RF" : "CT");
1021                 return -EIO;
1022         }
1023
1024         if (iwl_queue_space(q) < ((cmd->flags & CMD_ASYNC) ? 2 : 1)) {
1025                 IWL_ERR(priv, "No space in command queue\n");
1026                 if (iwl_within_ct_kill_margin(priv))
1027                         iwl_tt_enter_ct_kill(priv);
1028                 else {
1029                         IWL_ERR(priv, "Restarting adapter due to queue full\n");
1030                         queue_work(priv->workqueue, &priv->restart);
1031                 }
1032                 return -ENOSPC;
1033         }
1034
1035         spin_lock_irqsave(&priv->hcmd_lock, flags);
1036
1037         idx = get_cmd_index(q, q->write_ptr, cmd->flags & CMD_SIZE_HUGE);
1038         out_cmd = txq->cmd[idx];
1039         out_meta = &txq->meta[idx];
1040
1041         memset(out_meta, 0, sizeof(*out_meta)); /* re-initialize to NULL */
1042         out_meta->flags = cmd->flags;
1043         if (cmd->flags & CMD_WANT_SKB)
1044                 out_meta->source = cmd;
1045         if (cmd->flags & CMD_ASYNC)
1046                 out_meta->callback = cmd->callback;
1047
1048         out_cmd->hdr.cmd = cmd->id;
1049         memcpy(&out_cmd->cmd.payload, cmd->data, cmd->len);
1050
1051         /* At this point, the out_cmd now has all of the incoming cmd
1052          * information */
1053
1054         out_cmd->hdr.flags = 0;
1055         out_cmd->hdr.sequence = cpu_to_le16(QUEUE_TO_SEQ(IWL_CMD_QUEUE_NUM) |
1056                         INDEX_TO_SEQ(q->write_ptr));
1057         if (cmd->flags & CMD_SIZE_HUGE)
1058                 out_cmd->hdr.sequence |= SEQ_HUGE_FRAME;
1059         len = sizeof(struct iwl_device_cmd);
1060         len += (idx == TFD_CMD_SLOTS) ?  IWL_MAX_SCAN_SIZE : 0;
1061
1062
1063 #ifdef CONFIG_IWLWIFI_DEBUG
1064         switch (out_cmd->hdr.cmd) {
1065         case REPLY_TX_LINK_QUALITY_CMD:
1066         case SENSITIVITY_CMD:
1067                 IWL_DEBUG_HC_DUMP(priv, "Sending command %s (#%x), seq: 0x%04X, "
1068                                 "%d bytes at %d[%d]:%d\n",
1069                                 get_cmd_string(out_cmd->hdr.cmd),
1070                                 out_cmd->hdr.cmd,
1071                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1072                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1073                                 break;
1074         default:
1075                 IWL_DEBUG_HC(priv, "Sending command %s (#%x), seq: 0x%04X, "
1076                                 "%d bytes at %d[%d]:%d\n",
1077                                 get_cmd_string(out_cmd->hdr.cmd),
1078                                 out_cmd->hdr.cmd,
1079                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1080                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1081         }
1082 #endif
1083         txq->need_update = 1;
1084
1085         if (priv->cfg->ops->lib->txq_update_byte_cnt_tbl)
1086                 /* Set up entry in queue's byte count circular buffer */
1087                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq, 0);
1088
1089         phys_addr = pci_map_single(priv->pci_dev, &out_cmd->hdr,
1090                                    fix_size, PCI_DMA_BIDIRECTIONAL);
1091         pci_unmap_addr_set(out_meta, mapping, phys_addr);
1092         pci_unmap_len_set(out_meta, len, fix_size);
1093
1094         trace_iwlwifi_dev_hcmd(priv, &out_cmd->hdr, fix_size, cmd->flags);
1095
1096         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
1097                                                    phys_addr, fix_size, 1,
1098                                                    U32_PAD(cmd->len));
1099
1100         /* Increment and update queue's write index */
1101         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
1102         ret = iwl_txq_update_write_ptr(priv, txq);
1103
1104         spin_unlock_irqrestore(&priv->hcmd_lock, flags);
1105         return ret ? ret : idx;
1106 }
1107
1108 static void iwl_tx_status(struct iwl_priv *priv, struct sk_buff *skb)
1109 {
1110         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
1111         struct ieee80211_sta *sta;
1112         struct iwl_station_priv *sta_priv;
1113
1114         sta = ieee80211_find_sta(priv->vif, hdr->addr1);
1115         if (sta) {
1116                 sta_priv = (void *)sta->drv_priv;
1117                 /* avoid atomic ops if this isn't a client */
1118                 if (sta_priv->client &&
1119                     atomic_dec_return(&sta_priv->pending_frames) == 0)
1120                         ieee80211_sta_block_awake(priv->hw, sta, false);
1121         }
1122
1123         ieee80211_tx_status_irqsafe(priv->hw, skb);
1124 }
1125
1126 int iwl_tx_queue_reclaim(struct iwl_priv *priv, int txq_id, int index)
1127 {
1128         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1129         struct iwl_queue *q = &txq->q;
1130         struct iwl_tx_info *tx_info;
1131         int nfreed = 0;
1132
1133         if ((index >= q->n_bd) || (iwl_queue_used(q, index) == 0)) {
1134                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1135                           "is out of range [0-%d] %d %d.\n", txq_id,
1136                           index, q->n_bd, q->write_ptr, q->read_ptr);
1137                 return 0;
1138         }
1139
1140         for (index = iwl_queue_inc_wrap(index, q->n_bd);
1141              q->read_ptr != index;
1142              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1143
1144                 tx_info = &txq->txb[txq->q.read_ptr];
1145                 iwl_tx_status(priv, tx_info->skb[0]);
1146                 tx_info->skb[0] = NULL;
1147
1148                 if (priv->cfg->ops->lib->txq_inval_byte_cnt_tbl)
1149                         priv->cfg->ops->lib->txq_inval_byte_cnt_tbl(priv, txq);
1150
1151                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
1152                 nfreed++;
1153         }
1154         return nfreed;
1155 }
1156 EXPORT_SYMBOL(iwl_tx_queue_reclaim);
1157
1158
1159 /**
1160  * iwl_hcmd_queue_reclaim - Reclaim TX command queue entries already Tx'd
1161  *
1162  * When FW advances 'R' index, all entries between old and new 'R' index
1163  * need to be reclaimed. As result, some free space forms.  If there is
1164  * enough free space (> low mark), wake the stack that feeds us.
1165  */
1166 static void iwl_hcmd_queue_reclaim(struct iwl_priv *priv, int txq_id,
1167                                    int idx, int cmd_idx)
1168 {
1169         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1170         struct iwl_queue *q = &txq->q;
1171         int nfreed = 0;
1172
1173         if ((idx >= q->n_bd) || (iwl_queue_used(q, idx) == 0)) {
1174                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1175                           "is out of range [0-%d] %d %d.\n", txq_id,
1176                           idx, q->n_bd, q->write_ptr, q->read_ptr);
1177                 return;
1178         }
1179
1180         for (idx = iwl_queue_inc_wrap(idx, q->n_bd); q->read_ptr != idx;
1181              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1182
1183                 if (nfreed++ > 0) {
1184                         IWL_ERR(priv, "HCMD skipped: index (%d) %d %d\n", idx,
1185                                         q->write_ptr, q->read_ptr);
1186                         queue_work(priv->workqueue, &priv->restart);
1187                 }
1188
1189         }
1190 }
1191
1192 /**
1193  * iwl_tx_cmd_complete - Pull unused buffers off the queue and reclaim them
1194  * @rxb: Rx buffer to reclaim
1195  *
1196  * If an Rx buffer has an async callback associated with it the callback
1197  * will be executed.  The attached skb (if present) will only be freed
1198  * if the callback returns 1
1199  */
1200 void iwl_tx_cmd_complete(struct iwl_priv *priv, struct iwl_rx_mem_buffer *rxb)
1201 {
1202         struct iwl_rx_packet *pkt = rxb_addr(rxb);
1203         u16 sequence = le16_to_cpu(pkt->hdr.sequence);
1204         int txq_id = SEQ_TO_QUEUE(sequence);
1205         int index = SEQ_TO_INDEX(sequence);
1206         int cmd_index;
1207         bool huge = !!(pkt->hdr.sequence & SEQ_HUGE_FRAME);
1208         struct iwl_device_cmd *cmd;
1209         struct iwl_cmd_meta *meta;
1210
1211         /* If a Tx command is being handled and it isn't in the actual
1212          * command queue then there a command routing bug has been introduced
1213          * in the queue management code. */
1214         if (WARN(txq_id != IWL_CMD_QUEUE_NUM,
1215                  "wrong command queue %d, sequence 0x%X readp=%d writep=%d\n",
1216                   txq_id, sequence,
1217                   priv->txq[IWL_CMD_QUEUE_NUM].q.read_ptr,
1218                   priv->txq[IWL_CMD_QUEUE_NUM].q.write_ptr)) {
1219                 iwl_print_hex_error(priv, pkt, 32);
1220                 return;
1221         }
1222
1223         cmd_index = get_cmd_index(&priv->txq[IWL_CMD_QUEUE_NUM].q, index, huge);
1224         cmd = priv->txq[IWL_CMD_QUEUE_NUM].cmd[cmd_index];
1225         meta = &priv->txq[IWL_CMD_QUEUE_NUM].meta[cmd_index];
1226
1227         pci_unmap_single(priv->pci_dev,
1228                          pci_unmap_addr(meta, mapping),
1229                          pci_unmap_len(meta, len),
1230                          PCI_DMA_BIDIRECTIONAL);
1231
1232         /* Input error checking is done when commands are added to queue. */
1233         if (meta->flags & CMD_WANT_SKB) {
1234                 meta->source->reply_page = (unsigned long)rxb_addr(rxb);
1235                 rxb->page = NULL;
1236         } else if (meta->callback)
1237                 meta->callback(priv, cmd, pkt);
1238
1239         iwl_hcmd_queue_reclaim(priv, txq_id, index, cmd_index);
1240
1241         if (!(meta->flags & CMD_ASYNC)) {
1242                 clear_bit(STATUS_HCMD_ACTIVE, &priv->status);
1243                 wake_up_interruptible(&priv->wait_command_queue);
1244         }
1245 }
1246 EXPORT_SYMBOL(iwl_tx_cmd_complete);
1247
1248 /*
1249  * Find first available (lowest unused) Tx Queue, mark it "active".
1250  * Called only when finding queue for aggregation.
1251  * Should never return anything < 7, because they should already
1252  * be in use as EDCA AC (0-3), Command (4), HCCA (5, 6).
1253  */
1254 static int iwl_txq_ctx_activate_free(struct iwl_priv *priv)
1255 {
1256         int txq_id;
1257
1258         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
1259                 if (!test_and_set_bit(txq_id, &priv->txq_ctx_active_msk))
1260                         return txq_id;
1261         return -1;
1262 }
1263
1264 int iwl_tx_agg_start(struct iwl_priv *priv, const u8 *ra, u16 tid, u16 *ssn)
1265 {
1266         int sta_id;
1267         int tx_fifo;
1268         int txq_id;
1269         int ret;
1270         unsigned long flags;
1271         struct iwl_tid_data *tid_data;
1272
1273         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1274                 tx_fifo = default_tid_to_tx_fifo[tid];
1275         else
1276                 return -EINVAL;
1277
1278         IWL_WARN(priv, "%s on ra = %pM tid = %d\n",
1279                         __func__, ra, tid);
1280
1281         sta_id = iwl_find_station(priv, ra);
1282         if (sta_id == IWL_INVALID_STATION) {
1283                 IWL_ERR(priv, "Start AGG on invalid station\n");
1284                 return -ENXIO;
1285         }
1286         if (unlikely(tid >= MAX_TID_COUNT))
1287                 return -EINVAL;
1288
1289         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_OFF) {
1290                 IWL_ERR(priv, "Start AGG when state is not IWL_AGG_OFF !\n");
1291                 return -ENXIO;
1292         }
1293
1294         txq_id = iwl_txq_ctx_activate_free(priv);
1295         if (txq_id == -1) {
1296                 IWL_ERR(priv, "No free aggregation queue available\n");
1297                 return -ENXIO;
1298         }
1299
1300         spin_lock_irqsave(&priv->sta_lock, flags);
1301         tid_data = &priv->stations[sta_id].tid[tid];
1302         *ssn = SEQ_TO_SN(tid_data->seq_number);
1303         tid_data->agg.txq_id = txq_id;
1304         priv->txq[txq_id].swq_id = iwl_virtual_agg_queue_num(tx_fifo, txq_id);
1305         spin_unlock_irqrestore(&priv->sta_lock, flags);
1306
1307         ret = priv->cfg->ops->lib->txq_agg_enable(priv, txq_id, tx_fifo,
1308                                                   sta_id, tid, *ssn);
1309         if (ret)
1310                 return ret;
1311
1312         if (tid_data->tfds_in_queue == 0) {
1313                 IWL_DEBUG_HT(priv, "HW queue is empty\n");
1314                 tid_data->agg.state = IWL_AGG_ON;
1315                 ieee80211_start_tx_ba_cb_irqsafe(priv->vif, ra, tid);
1316         } else {
1317                 IWL_DEBUG_HT(priv, "HW queue is NOT empty: %d packets in HW queue\n",
1318                              tid_data->tfds_in_queue);
1319                 tid_data->agg.state = IWL_EMPTYING_HW_QUEUE_ADDBA;
1320         }
1321         return ret;
1322 }
1323 EXPORT_SYMBOL(iwl_tx_agg_start);
1324
1325 int iwl_tx_agg_stop(struct iwl_priv *priv , const u8 *ra, u16 tid)
1326 {
1327         int tx_fifo_id, txq_id, sta_id, ssn = -1;
1328         struct iwl_tid_data *tid_data;
1329         int ret, write_ptr, read_ptr;
1330         unsigned long flags;
1331
1332         if (!ra) {
1333                 IWL_ERR(priv, "ra = NULL\n");
1334                 return -EINVAL;
1335         }
1336
1337         if (unlikely(tid >= MAX_TID_COUNT))
1338                 return -EINVAL;
1339
1340         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1341                 tx_fifo_id = default_tid_to_tx_fifo[tid];
1342         else
1343                 return -EINVAL;
1344
1345         sta_id = iwl_find_station(priv, ra);
1346
1347         if (sta_id == IWL_INVALID_STATION) {
1348                 IWL_ERR(priv, "Invalid station for AGG tid %d\n", tid);
1349                 return -ENXIO;
1350         }
1351
1352         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_ON)
1353                 IWL_WARN(priv, "Stopping AGG while state not IWL_AGG_ON\n");
1354
1355         tid_data = &priv->stations[sta_id].tid[tid];
1356         ssn = (tid_data->seq_number & IEEE80211_SCTL_SEQ) >> 4;
1357         txq_id = tid_data->agg.txq_id;
1358         write_ptr = priv->txq[txq_id].q.write_ptr;
1359         read_ptr = priv->txq[txq_id].q.read_ptr;
1360
1361         /* The queue is not empty */
1362         if (write_ptr != read_ptr) {
1363                 IWL_DEBUG_HT(priv, "Stopping a non empty AGG HW QUEUE\n");
1364                 priv->stations[sta_id].tid[tid].agg.state =
1365                                 IWL_EMPTYING_HW_QUEUE_DELBA;
1366                 return 0;
1367         }
1368
1369         IWL_DEBUG_HT(priv, "HW queue is empty\n");
1370         priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1371
1372         spin_lock_irqsave(&priv->lock, flags);
1373         ret = priv->cfg->ops->lib->txq_agg_disable(priv, txq_id, ssn,
1374                                                    tx_fifo_id);
1375         spin_unlock_irqrestore(&priv->lock, flags);
1376
1377         if (ret)
1378                 return ret;
1379
1380         ieee80211_stop_tx_ba_cb_irqsafe(priv->vif, ra, tid);
1381
1382         return 0;
1383 }
1384 EXPORT_SYMBOL(iwl_tx_agg_stop);
1385
1386 int iwl_txq_check_empty(struct iwl_priv *priv, int sta_id, u8 tid, int txq_id)
1387 {
1388         struct iwl_queue *q = &priv->txq[txq_id].q;
1389         u8 *addr = priv->stations[sta_id].sta.sta.addr;
1390         struct iwl_tid_data *tid_data = &priv->stations[sta_id].tid[tid];
1391
1392         switch (priv->stations[sta_id].tid[tid].agg.state) {
1393         case IWL_EMPTYING_HW_QUEUE_DELBA:
1394                 /* We are reclaiming the last packet of the */
1395                 /* aggregated HW queue */
1396                 if ((txq_id  == tid_data->agg.txq_id) &&
1397                     (q->read_ptr == q->write_ptr)) {
1398                         u16 ssn = SEQ_TO_SN(tid_data->seq_number);
1399                         int tx_fifo = default_tid_to_tx_fifo[tid];
1400                         IWL_DEBUG_HT(priv, "HW queue empty: continue DELBA flow\n");
1401                         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id,
1402                                                              ssn, tx_fifo);
1403                         tid_data->agg.state = IWL_AGG_OFF;
1404                         ieee80211_stop_tx_ba_cb_irqsafe(priv->vif, addr, tid);
1405                 }
1406                 break;
1407         case IWL_EMPTYING_HW_QUEUE_ADDBA:
1408                 /* We are reclaiming the last packet of the queue */
1409                 if (tid_data->tfds_in_queue == 0) {
1410                         IWL_DEBUG_HT(priv, "HW queue empty: continue ADDBA flow\n");
1411                         tid_data->agg.state = IWL_AGG_ON;
1412                         ieee80211_start_tx_ba_cb_irqsafe(priv->vif, addr, tid);
1413                 }
1414                 break;
1415         }
1416         return 0;
1417 }
1418 EXPORT_SYMBOL(iwl_txq_check_empty);
1419
1420 /**
1421  * iwl_tx_status_reply_compressed_ba - Update tx status from block-ack
1422  *
1423  * Go through block-ack's bitmap of ACK'd frames, update driver's record of
1424  * ACK vs. not.  This gets sent to mac80211, then to rate scaling algo.
1425  */
1426 static int iwl_tx_status_reply_compressed_ba(struct iwl_priv *priv,
1427                                  struct iwl_ht_agg *agg,
1428                                  struct iwl_compressed_ba_resp *ba_resp)
1429
1430 {
1431         int i, sh, ack;
1432         u16 seq_ctl = le16_to_cpu(ba_resp->seq_ctl);
1433         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1434         u64 bitmap;
1435         int successes = 0;
1436         struct ieee80211_tx_info *info;
1437
1438         if (unlikely(!agg->wait_for_ba))  {
1439                 IWL_ERR(priv, "Received BA when not expected\n");
1440                 return -EINVAL;
1441         }
1442
1443         /* Mark that the expected block-ack response arrived */
1444         agg->wait_for_ba = 0;
1445         IWL_DEBUG_TX_REPLY(priv, "BA %d %d\n", agg->start_idx, ba_resp->seq_ctl);
1446
1447         /* Calculate shift to align block-ack bits with our Tx window bits */
1448         sh = agg->start_idx - SEQ_TO_INDEX(seq_ctl >> 4);
1449         if (sh < 0) /* tbw something is wrong with indices */
1450                 sh += 0x100;
1451
1452         /* don't use 64-bit values for now */
1453         bitmap = le64_to_cpu(ba_resp->bitmap) >> sh;
1454
1455         if (agg->frame_count > (64 - sh)) {
1456                 IWL_DEBUG_TX_REPLY(priv, "more frames than bitmap size");
1457                 return -1;
1458         }
1459
1460         /* check for success or failure according to the
1461          * transmitted bitmap and block-ack bitmap */
1462         bitmap &= agg->bitmap;
1463
1464         /* For each frame attempted in aggregation,
1465          * update driver's record of tx frame's status. */
1466         for (i = 0; i < agg->frame_count ; i++) {
1467                 ack = bitmap & (1ULL << i);
1468                 successes += !!ack;
1469                 IWL_DEBUG_TX_REPLY(priv, "%s ON i=%d idx=%d raw=%d\n",
1470                         ack ? "ACK" : "NACK", i, (agg->start_idx + i) & 0xff,
1471                         agg->start_idx + i);
1472         }
1473
1474         info = IEEE80211_SKB_CB(priv->txq[scd_flow].txb[agg->start_idx].skb[0]);
1475         memset(&info->status, 0, sizeof(info->status));
1476         info->flags |= IEEE80211_TX_STAT_ACK;
1477         info->flags |= IEEE80211_TX_STAT_AMPDU;
1478         info->status.ampdu_ack_map = successes;
1479         info->status.ampdu_ack_len = agg->frame_count;
1480         iwl_hwrate_to_tx_control(priv, agg->rate_n_flags, info);
1481
1482         IWL_DEBUG_TX_REPLY(priv, "Bitmap %llx\n", (unsigned long long)bitmap);
1483
1484         return 0;
1485 }
1486
1487 /**
1488  * iwl_rx_reply_compressed_ba - Handler for REPLY_COMPRESSED_BA
1489  *
1490  * Handles block-acknowledge notification from device, which reports success
1491  * of frames sent via aggregation.
1492  */
1493 void iwl_rx_reply_compressed_ba(struct iwl_priv *priv,
1494                                            struct iwl_rx_mem_buffer *rxb)
1495 {
1496         struct iwl_rx_packet *pkt = rxb_addr(rxb);
1497         struct iwl_compressed_ba_resp *ba_resp = &pkt->u.compressed_ba;
1498         struct iwl_tx_queue *txq = NULL;
1499         struct iwl_ht_agg *agg;
1500         int index;
1501         int sta_id;
1502         int tid;
1503
1504         /* "flow" corresponds to Tx queue */
1505         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1506
1507         /* "ssn" is start of block-ack Tx window, corresponds to index
1508          * (in Tx queue's circular buffer) of first TFD/frame in window */
1509         u16 ba_resp_scd_ssn = le16_to_cpu(ba_resp->scd_ssn);
1510
1511         if (scd_flow >= priv->hw_params.max_txq_num) {
1512                 IWL_ERR(priv,
1513                         "BUG_ON scd_flow is bigger than number of queues\n");
1514                 return;
1515         }
1516
1517         txq = &priv->txq[scd_flow];
1518         sta_id = ba_resp->sta_id;
1519         tid = ba_resp->tid;
1520         agg = &priv->stations[sta_id].tid[tid].agg;
1521
1522         /* Find index just before block-ack window */
1523         index = iwl_queue_dec_wrap(ba_resp_scd_ssn & 0xff, txq->q.n_bd);
1524
1525         /* TODO: Need to get this copy more safely - now good for debug */
1526
1527         IWL_DEBUG_TX_REPLY(priv, "REPLY_COMPRESSED_BA [%d] Received from %pM, "
1528                            "sta_id = %d\n",
1529                            agg->wait_for_ba,
1530                            (u8 *) &ba_resp->sta_addr_lo32,
1531                            ba_resp->sta_id);
1532         IWL_DEBUG_TX_REPLY(priv, "TID = %d, SeqCtl = %d, bitmap = 0x%llx, scd_flow = "
1533                            "%d, scd_ssn = %d\n",
1534                            ba_resp->tid,
1535                            ba_resp->seq_ctl,
1536                            (unsigned long long)le64_to_cpu(ba_resp->bitmap),
1537                            ba_resp->scd_flow,
1538                            ba_resp->scd_ssn);
1539         IWL_DEBUG_TX_REPLY(priv, "DAT start_idx = %d, bitmap = 0x%llx \n",
1540                            agg->start_idx,
1541                            (unsigned long long)agg->bitmap);
1542
1543         /* Update driver's record of ACK vs. not for each frame in window */
1544         iwl_tx_status_reply_compressed_ba(priv, agg, ba_resp);
1545
1546         /* Release all TFDs before the SSN, i.e. all TFDs in front of
1547          * block-ack window (we assume that they've been successfully
1548          * transmitted ... if not, it's too late anyway). */
1549         if (txq->q.read_ptr != (ba_resp_scd_ssn & 0xff)) {
1550                 /* calculate mac80211 ampdu sw queue to wake */
1551                 int freed = iwl_tx_queue_reclaim(priv, scd_flow, index);
1552                 priv->stations[sta_id].tid[tid].tfds_in_queue -= freed;
1553
1554                 if ((iwl_queue_space(&txq->q) > txq->q.low_mark) &&
1555                     priv->mac80211_registered &&
1556                     (agg->state != IWL_EMPTYING_HW_QUEUE_DELBA))
1557                         iwl_wake_queue(priv, txq->swq_id);
1558
1559                 iwl_txq_check_empty(priv, sta_id, tid, scd_flow);
1560         }
1561 }
1562 EXPORT_SYMBOL(iwl_rx_reply_compressed_ba);
1563
1564 #ifdef CONFIG_IWLWIFI_DEBUG
1565 #define TX_STATUS_ENTRY(x) case TX_STATUS_FAIL_ ## x: return #x
1566
1567 const char *iwl_get_tx_fail_reason(u32 status)
1568 {
1569         switch (status & TX_STATUS_MSK) {
1570         case TX_STATUS_SUCCESS:
1571                 return "SUCCESS";
1572                 TX_STATUS_ENTRY(SHORT_LIMIT);
1573                 TX_STATUS_ENTRY(LONG_LIMIT);
1574                 TX_STATUS_ENTRY(FIFO_UNDERRUN);
1575                 TX_STATUS_ENTRY(MGMNT_ABORT);
1576                 TX_STATUS_ENTRY(NEXT_FRAG);
1577                 TX_STATUS_ENTRY(LIFE_EXPIRE);
1578                 TX_STATUS_ENTRY(DEST_PS);
1579                 TX_STATUS_ENTRY(ABORTED);
1580                 TX_STATUS_ENTRY(BT_RETRY);
1581                 TX_STATUS_ENTRY(STA_INVALID);
1582                 TX_STATUS_ENTRY(FRAG_DROPPED);
1583                 TX_STATUS_ENTRY(TID_DISABLE);
1584                 TX_STATUS_ENTRY(FRAME_FLUSHED);
1585                 TX_STATUS_ENTRY(INSUFFICIENT_CF_POLL);
1586                 TX_STATUS_ENTRY(TX_LOCKED);
1587                 TX_STATUS_ENTRY(NO_BEACON_ON_RADAR);
1588         }
1589
1590         return "UNKNOWN";
1591 }
1592 EXPORT_SYMBOL(iwl_get_tx_fail_reason);
1593 #endif /* CONFIG_IWLWIFI_DEBUG */