iwlwifi: new debugging feature for dumping data traffic
[linux-2.6.git] / drivers / net / wireless / iwlwifi / iwl-tx.c
1 /******************************************************************************
2  *
3  * Copyright(c) 2003 - 2009 Intel Corporation. All rights reserved.
4  *
5  * Portions of this file are derived from the ipw3945 project, as well
6  * as portions of the ieee80211 subsystem header files.
7  *
8  * This program is free software; you can redistribute it and/or modify it
9  * under the terms of version 2 of the GNU General Public License as
10  * published by the Free Software Foundation.
11  *
12  * This program is distributed in the hope that it will be useful, but WITHOUT
13  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
14  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
15  * more details.
16  *
17  * You should have received a copy of the GNU General Public License along with
18  * this program; if not, write to the Free Software Foundation, Inc.,
19  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA
20  *
21  * The full GNU General Public License is included in this distribution in the
22  * file called LICENSE.
23  *
24  * Contact Information:
25  *  Intel Linux Wireless <ilw@linux.intel.com>
26  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
27  *
28  *****************************************************************************/
29
30 #include <linux/etherdevice.h>
31 #include <net/mac80211.h>
32 #include "iwl-eeprom.h"
33 #include "iwl-dev.h"
34 #include "iwl-core.h"
35 #include "iwl-sta.h"
36 #include "iwl-io.h"
37 #include "iwl-helpers.h"
38
39 static const u16 default_tid_to_tx_fifo[] = {
40         IWL_TX_FIFO_AC1,
41         IWL_TX_FIFO_AC0,
42         IWL_TX_FIFO_AC0,
43         IWL_TX_FIFO_AC1,
44         IWL_TX_FIFO_AC2,
45         IWL_TX_FIFO_AC2,
46         IWL_TX_FIFO_AC3,
47         IWL_TX_FIFO_AC3,
48         IWL_TX_FIFO_NONE,
49         IWL_TX_FIFO_NONE,
50         IWL_TX_FIFO_NONE,
51         IWL_TX_FIFO_NONE,
52         IWL_TX_FIFO_NONE,
53         IWL_TX_FIFO_NONE,
54         IWL_TX_FIFO_NONE,
55         IWL_TX_FIFO_NONE,
56         IWL_TX_FIFO_AC3
57 };
58
59 static inline int iwl_alloc_dma_ptr(struct iwl_priv *priv,
60                                     struct iwl_dma_ptr *ptr, size_t size)
61 {
62         ptr->addr = pci_alloc_consistent(priv->pci_dev, size, &ptr->dma);
63         if (!ptr->addr)
64                 return -ENOMEM;
65         ptr->size = size;
66         return 0;
67 }
68
69 static inline void iwl_free_dma_ptr(struct iwl_priv *priv,
70                                     struct iwl_dma_ptr *ptr)
71 {
72         if (unlikely(!ptr->addr))
73                 return;
74
75         pci_free_consistent(priv->pci_dev, ptr->size, ptr->addr, ptr->dma);
76         memset(ptr, 0, sizeof(*ptr));
77 }
78
79 /**
80  * iwl_txq_update_write_ptr - Send new write index to hardware
81  */
82 int iwl_txq_update_write_ptr(struct iwl_priv *priv, struct iwl_tx_queue *txq)
83 {
84         u32 reg = 0;
85         int ret = 0;
86         int txq_id = txq->q.id;
87
88         if (txq->need_update == 0)
89                 return ret;
90
91         /* if we're trying to save power */
92         if (test_bit(STATUS_POWER_PMI, &priv->status)) {
93                 /* wake up nic if it's powered down ...
94                  * uCode will wake up, and interrupt us again, so next
95                  * time we'll skip this part. */
96                 reg = iwl_read32(priv, CSR_UCODE_DRV_GP1);
97
98                 if (reg & CSR_UCODE_DRV_GP1_BIT_MAC_SLEEP) {
99                         IWL_DEBUG_INFO(priv, "Requesting wakeup, GP1 = 0x%x\n", reg);
100                         iwl_set_bit(priv, CSR_GP_CNTRL,
101                                     CSR_GP_CNTRL_REG_FLAG_MAC_ACCESS_REQ);
102                         return ret;
103                 }
104
105                 iwl_write_direct32(priv, HBUS_TARG_WRPTR,
106                                      txq->q.write_ptr | (txq_id << 8));
107
108         /* else not in power-save mode, uCode will never sleep when we're
109          * trying to tx (during RFKILL, we're not trying to tx). */
110         } else
111                 iwl_write32(priv, HBUS_TARG_WRPTR,
112                             txq->q.write_ptr | (txq_id << 8));
113
114         txq->need_update = 0;
115
116         return ret;
117 }
118 EXPORT_SYMBOL(iwl_txq_update_write_ptr);
119
120
121 /**
122  * iwl_tx_queue_free - Deallocate DMA queue.
123  * @txq: Transmit queue to deallocate.
124  *
125  * Empty queue by removing and destroying all BD's.
126  * Free all buffers.
127  * 0-fill, but do not free "txq" descriptor structure.
128  */
129 void iwl_tx_queue_free(struct iwl_priv *priv, int txq_id)
130 {
131         struct iwl_tx_queue *txq = &priv->txq[txq_id];
132         struct iwl_queue *q = &txq->q;
133         struct pci_dev *dev = priv->pci_dev;
134         int i, len;
135
136         if (q->n_bd == 0)
137                 return;
138
139         /* first, empty all BD's */
140         for (; q->write_ptr != q->read_ptr;
141              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd))
142                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
143
144         len = sizeof(struct iwl_device_cmd) * q->n_window;
145
146         /* De-alloc array of command/tx buffers */
147         for (i = 0; i < TFD_TX_CMD_SLOTS; i++)
148                 kfree(txq->cmd[i]);
149
150         /* De-alloc circular buffer of TFDs */
151         if (txq->q.n_bd)
152                 pci_free_consistent(dev, priv->hw_params.tfd_size *
153                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
154
155         /* De-alloc array of per-TFD driver data */
156         kfree(txq->txb);
157         txq->txb = NULL;
158
159         /* deallocate arrays */
160         kfree(txq->cmd);
161         kfree(txq->meta);
162         txq->cmd = NULL;
163         txq->meta = NULL;
164
165         /* 0-fill queue descriptor structure */
166         memset(txq, 0, sizeof(*txq));
167 }
168 EXPORT_SYMBOL(iwl_tx_queue_free);
169
170 /**
171  * iwl_cmd_queue_free - Deallocate DMA queue.
172  * @txq: Transmit queue to deallocate.
173  *
174  * Empty queue by removing and destroying all BD's.
175  * Free all buffers.
176  * 0-fill, but do not free "txq" descriptor structure.
177  */
178 void iwl_cmd_queue_free(struct iwl_priv *priv)
179 {
180         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
181         struct iwl_queue *q = &txq->q;
182         struct pci_dev *dev = priv->pci_dev;
183         int i, len;
184
185         if (q->n_bd == 0)
186                 return;
187
188         len = sizeof(struct iwl_device_cmd) * q->n_window;
189         len += IWL_MAX_SCAN_SIZE;
190
191         /* De-alloc array of command/tx buffers */
192         for (i = 0; i <= TFD_CMD_SLOTS; i++)
193                 kfree(txq->cmd[i]);
194
195         /* De-alloc circular buffer of TFDs */
196         if (txq->q.n_bd)
197                 pci_free_consistent(dev, priv->hw_params.tfd_size *
198                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
199
200         /* 0-fill queue descriptor structure */
201         memset(txq, 0, sizeof(*txq));
202 }
203 EXPORT_SYMBOL(iwl_cmd_queue_free);
204
205 /*************** DMA-QUEUE-GENERAL-FUNCTIONS  *****
206  * DMA services
207  *
208  * Theory of operation
209  *
210  * A Tx or Rx queue resides in host DRAM, and is comprised of a circular buffer
211  * of buffer descriptors, each of which points to one or more data buffers for
212  * the device to read from or fill.  Driver and device exchange status of each
213  * queue via "read" and "write" pointers.  Driver keeps minimum of 2 empty
214  * entries in each circular buffer, to protect against confusing empty and full
215  * queue states.
216  *
217  * The device reads or writes the data in the queues via the device's several
218  * DMA/FIFO channels.  Each queue is mapped to a single DMA channel.
219  *
220  * For Tx queue, there are low mark and high mark limits. If, after queuing
221  * the packet for Tx, free space become < low mark, Tx queue stopped. When
222  * reclaiming packets (on 'tx done IRQ), if free space become > high mark,
223  * Tx queue resumed.
224  *
225  * See more detailed info in iwl-4965-hw.h.
226  ***************************************************/
227
228 int iwl_queue_space(const struct iwl_queue *q)
229 {
230         int s = q->read_ptr - q->write_ptr;
231
232         if (q->read_ptr > q->write_ptr)
233                 s -= q->n_bd;
234
235         if (s <= 0)
236                 s += q->n_window;
237         /* keep some reserve to not confuse empty and full situations */
238         s -= 2;
239         if (s < 0)
240                 s = 0;
241         return s;
242 }
243 EXPORT_SYMBOL(iwl_queue_space);
244
245
246 /**
247  * iwl_queue_init - Initialize queue's high/low-water and read/write indexes
248  */
249 static int iwl_queue_init(struct iwl_priv *priv, struct iwl_queue *q,
250                           int count, int slots_num, u32 id)
251 {
252         q->n_bd = count;
253         q->n_window = slots_num;
254         q->id = id;
255
256         /* count must be power-of-two size, otherwise iwl_queue_inc_wrap
257          * and iwl_queue_dec_wrap are broken. */
258         BUG_ON(!is_power_of_2(count));
259
260         /* slots_num must be power-of-two size, otherwise
261          * get_cmd_index is broken. */
262         BUG_ON(!is_power_of_2(slots_num));
263
264         q->low_mark = q->n_window / 4;
265         if (q->low_mark < 4)
266                 q->low_mark = 4;
267
268         q->high_mark = q->n_window / 8;
269         if (q->high_mark < 2)
270                 q->high_mark = 2;
271
272         q->write_ptr = q->read_ptr = 0;
273
274         return 0;
275 }
276
277 /**
278  * iwl_tx_queue_alloc - Alloc driver data and TFD CB for one Tx/cmd queue
279  */
280 static int iwl_tx_queue_alloc(struct iwl_priv *priv,
281                               struct iwl_tx_queue *txq, u32 id)
282 {
283         struct pci_dev *dev = priv->pci_dev;
284         size_t tfd_sz = priv->hw_params.tfd_size * TFD_QUEUE_SIZE_MAX;
285
286         /* Driver private data, only for Tx (not command) queues,
287          * not shared with device. */
288         if (id != IWL_CMD_QUEUE_NUM) {
289                 txq->txb = kmalloc(sizeof(txq->txb[0]) *
290                                    TFD_QUEUE_SIZE_MAX, GFP_KERNEL);
291                 if (!txq->txb) {
292                         IWL_ERR(priv, "kmalloc for auxiliary BD "
293                                   "structures failed\n");
294                         goto error;
295                 }
296         } else {
297                 txq->txb = NULL;
298         }
299
300         /* Circular buffer of transmit frame descriptors (TFDs),
301          * shared with device */
302         txq->tfds = pci_alloc_consistent(dev, tfd_sz, &txq->q.dma_addr);
303
304         if (!txq->tfds) {
305                 IWL_ERR(priv, "pci_alloc_consistent(%zd) failed\n", tfd_sz);
306                 goto error;
307         }
308         txq->q.id = id;
309
310         return 0;
311
312  error:
313         kfree(txq->txb);
314         txq->txb = NULL;
315
316         return -ENOMEM;
317 }
318
319 /**
320  * iwl_tx_queue_init - Allocate and initialize one tx/cmd queue
321  */
322 int iwl_tx_queue_init(struct iwl_priv *priv, struct iwl_tx_queue *txq,
323                       int slots_num, u32 txq_id)
324 {
325         int i, len;
326         int ret;
327         int actual_slots = slots_num;
328
329         /*
330          * Alloc buffer array for commands (Tx or other types of commands).
331          * For the command queue (#4), allocate command space + one big
332          * command for scan, since scan command is very huge; the system will
333          * not have two scans at the same time, so only one is needed.
334          * For normal Tx queues (all other queues), no super-size command
335          * space is needed.
336          */
337         if (txq_id == IWL_CMD_QUEUE_NUM)
338                 actual_slots++;
339
340         txq->meta = kzalloc(sizeof(struct iwl_cmd_meta) * actual_slots,
341                             GFP_KERNEL);
342         txq->cmd = kzalloc(sizeof(struct iwl_device_cmd *) * actual_slots,
343                            GFP_KERNEL);
344
345         if (!txq->meta || !txq->cmd)
346                 goto out_free_arrays;
347
348         len = sizeof(struct iwl_device_cmd);
349         for (i = 0; i < actual_slots; i++) {
350                 /* only happens for cmd queue */
351                 if (i == slots_num)
352                         len += IWL_MAX_SCAN_SIZE;
353
354                 txq->cmd[i] = kmalloc(len, GFP_KERNEL);
355                 if (!txq->cmd[i])
356                         goto err;
357         }
358
359         /* Alloc driver data array and TFD circular buffer */
360         ret = iwl_tx_queue_alloc(priv, txq, txq_id);
361         if (ret)
362                 goto err;
363
364         txq->need_update = 0;
365
366         /* aggregation TX queues will get their ID when aggregation begins */
367         if (txq_id <= IWL_TX_FIFO_AC3)
368                 txq->swq_id = txq_id;
369
370         /* TFD_QUEUE_SIZE_MAX must be power-of-two size, otherwise
371          * iwl_queue_inc_wrap and iwl_queue_dec_wrap are broken. */
372         BUILD_BUG_ON(TFD_QUEUE_SIZE_MAX & (TFD_QUEUE_SIZE_MAX - 1));
373
374         /* Initialize queue's high/low-water marks, and head/tail indexes */
375         iwl_queue_init(priv, &txq->q, TFD_QUEUE_SIZE_MAX, slots_num, txq_id);
376
377         /* Tell device where to find queue */
378         priv->cfg->ops->lib->txq_init(priv, txq);
379
380         return 0;
381 err:
382         for (i = 0; i < actual_slots; i++)
383                 kfree(txq->cmd[i]);
384 out_free_arrays:
385         kfree(txq->meta);
386         kfree(txq->cmd);
387
388         return -ENOMEM;
389 }
390 EXPORT_SYMBOL(iwl_tx_queue_init);
391
392 /**
393  * iwl_hw_txq_ctx_free - Free TXQ Context
394  *
395  * Destroy all TX DMA queues and structures
396  */
397 void iwl_hw_txq_ctx_free(struct iwl_priv *priv)
398 {
399         int txq_id;
400
401         /* Tx queues */
402         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
403                 if (txq_id == IWL_CMD_QUEUE_NUM)
404                         iwl_cmd_queue_free(priv);
405                 else
406                         iwl_tx_queue_free(priv, txq_id);
407
408         iwl_free_dma_ptr(priv, &priv->kw);
409
410         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
411 }
412 EXPORT_SYMBOL(iwl_hw_txq_ctx_free);
413
414 /**
415  * iwl_txq_ctx_reset - Reset TX queue context
416  * Destroys all DMA structures and initialize them again
417  *
418  * @param priv
419  * @return error code
420  */
421 int iwl_txq_ctx_reset(struct iwl_priv *priv)
422 {
423         int ret = 0;
424         int txq_id, slots_num;
425         unsigned long flags;
426
427         /* Free all tx/cmd queues and keep-warm buffer */
428         iwl_hw_txq_ctx_free(priv);
429
430         ret = iwl_alloc_dma_ptr(priv, &priv->scd_bc_tbls,
431                                 priv->hw_params.scd_bc_tbls_size);
432         if (ret) {
433                 IWL_ERR(priv, "Scheduler BC Table allocation failed\n");
434                 goto error_bc_tbls;
435         }
436         /* Alloc keep-warm buffer */
437         ret = iwl_alloc_dma_ptr(priv, &priv->kw, IWL_KW_SIZE);
438         if (ret) {
439                 IWL_ERR(priv, "Keep Warm allocation failed\n");
440                 goto error_kw;
441         }
442         spin_lock_irqsave(&priv->lock, flags);
443
444         /* Turn off all Tx DMA fifos */
445         priv->cfg->ops->lib->txq_set_sched(priv, 0);
446
447         /* Tell NIC where to find the "keep warm" buffer */
448         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
449
450         spin_unlock_irqrestore(&priv->lock, flags);
451
452         /* Alloc and init all Tx queues, including the command queue (#4) */
453         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
454                 slots_num = (txq_id == IWL_CMD_QUEUE_NUM) ?
455                                         TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
456                 ret = iwl_tx_queue_init(priv, &priv->txq[txq_id], slots_num,
457                                        txq_id);
458                 if (ret) {
459                         IWL_ERR(priv, "Tx %d queue init failed\n", txq_id);
460                         goto error;
461                 }
462         }
463
464         return ret;
465
466  error:
467         iwl_hw_txq_ctx_free(priv);
468         iwl_free_dma_ptr(priv, &priv->kw);
469  error_kw:
470         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
471  error_bc_tbls:
472         return ret;
473 }
474
475 /**
476  * iwl_txq_ctx_stop - Stop all Tx DMA channels, free Tx queue memory
477  */
478 void iwl_txq_ctx_stop(struct iwl_priv *priv)
479 {
480         int ch;
481         unsigned long flags;
482
483         /* Turn off all Tx DMA fifos */
484         spin_lock_irqsave(&priv->lock, flags);
485
486         priv->cfg->ops->lib->txq_set_sched(priv, 0);
487
488         /* Stop each Tx DMA channel, and wait for it to be idle */
489         for (ch = 0; ch < priv->hw_params.dma_chnl_num; ch++) {
490                 iwl_write_direct32(priv, FH_TCSR_CHNL_TX_CONFIG_REG(ch), 0x0);
491                 iwl_poll_direct_bit(priv, FH_TSSR_TX_STATUS_REG,
492                                     FH_TSSR_TX_STATUS_REG_MSK_CHNL_IDLE(ch),
493                                     1000);
494         }
495         spin_unlock_irqrestore(&priv->lock, flags);
496
497         /* Deallocate memory for all Tx queues */
498         iwl_hw_txq_ctx_free(priv);
499 }
500 EXPORT_SYMBOL(iwl_txq_ctx_stop);
501
502 /*
503  * handle build REPLY_TX command notification.
504  */
505 static void iwl_tx_cmd_build_basic(struct iwl_priv *priv,
506                                   struct iwl_tx_cmd *tx_cmd,
507                                   struct ieee80211_tx_info *info,
508                                   struct ieee80211_hdr *hdr,
509                                   u8 std_id)
510 {
511         __le16 fc = hdr->frame_control;
512         __le32 tx_flags = tx_cmd->tx_flags;
513
514         tx_cmd->stop_time.life_time = TX_CMD_LIFE_TIME_INFINITE;
515         if (!(info->flags & IEEE80211_TX_CTL_NO_ACK)) {
516                 tx_flags |= TX_CMD_FLG_ACK_MSK;
517                 if (ieee80211_is_mgmt(fc))
518                         tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
519                 if (ieee80211_is_probe_resp(fc) &&
520                     !(le16_to_cpu(hdr->seq_ctrl) & 0xf))
521                         tx_flags |= TX_CMD_FLG_TSF_MSK;
522         } else {
523                 tx_flags &= (~TX_CMD_FLG_ACK_MSK);
524                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
525         }
526
527         if (ieee80211_is_back_req(fc))
528                 tx_flags |= TX_CMD_FLG_ACK_MSK | TX_CMD_FLG_IMM_BA_RSP_MASK;
529
530
531         tx_cmd->sta_id = std_id;
532         if (ieee80211_has_morefrags(fc))
533                 tx_flags |= TX_CMD_FLG_MORE_FRAG_MSK;
534
535         if (ieee80211_is_data_qos(fc)) {
536                 u8 *qc = ieee80211_get_qos_ctl(hdr);
537                 tx_cmd->tid_tspec = qc[0] & 0xf;
538                 tx_flags &= ~TX_CMD_FLG_SEQ_CTL_MSK;
539         } else {
540                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
541         }
542
543         priv->cfg->ops->utils->rts_tx_cmd_flag(info, &tx_flags);
544
545         if ((tx_flags & TX_CMD_FLG_RTS_MSK) || (tx_flags & TX_CMD_FLG_CTS_MSK))
546                 tx_flags |= TX_CMD_FLG_FULL_TXOP_PROT_MSK;
547
548         tx_flags &= ~(TX_CMD_FLG_ANT_SEL_MSK);
549         if (ieee80211_is_mgmt(fc)) {
550                 if (ieee80211_is_assoc_req(fc) || ieee80211_is_reassoc_req(fc))
551                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(3);
552                 else
553                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(2);
554         } else {
555                 tx_cmd->timeout.pm_frame_timeout = 0;
556         }
557
558         tx_cmd->driver_txop = 0;
559         tx_cmd->tx_flags = tx_flags;
560         tx_cmd->next_frame_len = 0;
561 }
562
563 #define RTS_HCCA_RETRY_LIMIT            3
564 #define RTS_DFAULT_RETRY_LIMIT          60
565
566 static void iwl_tx_cmd_build_rate(struct iwl_priv *priv,
567                               struct iwl_tx_cmd *tx_cmd,
568                               struct ieee80211_tx_info *info,
569                               __le16 fc, int sta_id,
570                               int is_hcca)
571 {
572         u32 rate_flags = 0;
573         int rate_idx;
574         u8 rts_retry_limit = 0;
575         u8 data_retry_limit = 0;
576         u8 rate_plcp;
577
578         rate_idx = min(ieee80211_get_tx_rate(priv->hw, info)->hw_value & 0xffff,
579                         IWL_RATE_COUNT - 1);
580
581         rate_plcp = iwl_rates[rate_idx].plcp;
582
583         rts_retry_limit = (is_hcca) ?
584             RTS_HCCA_RETRY_LIMIT : RTS_DFAULT_RETRY_LIMIT;
585
586         if ((rate_idx >= IWL_FIRST_CCK_RATE) && (rate_idx <= IWL_LAST_CCK_RATE))
587                 rate_flags |= RATE_MCS_CCK_MSK;
588
589
590         if (ieee80211_is_probe_resp(fc)) {
591                 data_retry_limit = 3;
592                 if (data_retry_limit < rts_retry_limit)
593                         rts_retry_limit = data_retry_limit;
594         } else
595                 data_retry_limit = IWL_DEFAULT_TX_RETRY;
596
597         if (priv->data_retry_limit != -1)
598                 data_retry_limit = priv->data_retry_limit;
599
600
601         if (ieee80211_is_data(fc)) {
602                 tx_cmd->initial_rate_index = 0;
603                 tx_cmd->tx_flags |= TX_CMD_FLG_STA_RATE_MSK;
604         } else {
605                 switch (fc & cpu_to_le16(IEEE80211_FCTL_STYPE)) {
606                 case cpu_to_le16(IEEE80211_STYPE_AUTH):
607                 case cpu_to_le16(IEEE80211_STYPE_DEAUTH):
608                 case cpu_to_le16(IEEE80211_STYPE_ASSOC_REQ):
609                 case cpu_to_le16(IEEE80211_STYPE_REASSOC_REQ):
610                         if (tx_cmd->tx_flags & TX_CMD_FLG_RTS_MSK) {
611                                 tx_cmd->tx_flags &= ~TX_CMD_FLG_RTS_MSK;
612                                 tx_cmd->tx_flags |= TX_CMD_FLG_CTS_MSK;
613                         }
614                         break;
615                 default:
616                         break;
617                 }
618
619                 priv->mgmt_tx_ant = iwl_toggle_tx_ant(priv, priv->mgmt_tx_ant);
620                 rate_flags |= iwl_ant_idx_to_flags(priv->mgmt_tx_ant);
621         }
622
623         tx_cmd->rts_retry_limit = rts_retry_limit;
624         tx_cmd->data_retry_limit = data_retry_limit;
625         tx_cmd->rate_n_flags = iwl_hw_set_rate_n_flags(rate_plcp, rate_flags);
626 }
627
628 static void iwl_tx_cmd_build_hwcrypto(struct iwl_priv *priv,
629                                       struct ieee80211_tx_info *info,
630                                       struct iwl_tx_cmd *tx_cmd,
631                                       struct sk_buff *skb_frag,
632                                       int sta_id)
633 {
634         struct ieee80211_key_conf *keyconf = info->control.hw_key;
635
636         switch (keyconf->alg) {
637         case ALG_CCMP:
638                 tx_cmd->sec_ctl = TX_CMD_SEC_CCM;
639                 memcpy(tx_cmd->key, keyconf->key, keyconf->keylen);
640                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
641                         tx_cmd->tx_flags |= TX_CMD_FLG_AGG_CCMP_MSK;
642                 IWL_DEBUG_TX(priv, "tx_cmd with AES hwcrypto\n");
643                 break;
644
645         case ALG_TKIP:
646                 tx_cmd->sec_ctl = TX_CMD_SEC_TKIP;
647                 ieee80211_get_tkip_key(keyconf, skb_frag,
648                         IEEE80211_TKIP_P2_KEY, tx_cmd->key);
649                 IWL_DEBUG_TX(priv, "tx_cmd with tkip hwcrypto\n");
650                 break;
651
652         case ALG_WEP:
653                 tx_cmd->sec_ctl |= (TX_CMD_SEC_WEP |
654                         (keyconf->keyidx & TX_CMD_SEC_MSK) << TX_CMD_SEC_SHIFT);
655
656                 if (keyconf->keylen == WEP_KEY_LEN_128)
657                         tx_cmd->sec_ctl |= TX_CMD_SEC_KEY128;
658
659                 memcpy(&tx_cmd->key[3], keyconf->key, keyconf->keylen);
660
661                 IWL_DEBUG_TX(priv, "Configuring packet for WEP encryption "
662                              "with key %d\n", keyconf->keyidx);
663                 break;
664
665         default:
666                 IWL_ERR(priv, "Unknown encode alg %d\n", keyconf->alg);
667                 break;
668         }
669 }
670
671 static void iwl_update_tx_stats(struct iwl_priv *priv, u16 fc, u16 len)
672 {
673         /* 0 - mgmt, 1 - cnt, 2 - data */
674         int idx = (fc & IEEE80211_FCTL_FTYPE) >> 2;
675         priv->tx_stats[idx].cnt++;
676         priv->tx_stats[idx].bytes += len;
677 }
678
679 /*
680  * start REPLY_TX command process
681  */
682 int iwl_tx_skb(struct iwl_priv *priv, struct sk_buff *skb)
683 {
684         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
685         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
686         struct iwl_tx_queue *txq;
687         struct iwl_queue *q;
688         struct iwl_device_cmd *out_cmd;
689         struct iwl_cmd_meta *out_meta;
690         struct iwl_tx_cmd *tx_cmd;
691         int swq_id, txq_id;
692         dma_addr_t phys_addr;
693         dma_addr_t txcmd_phys;
694         dma_addr_t scratch_phys;
695         u16 len, len_org;
696         u16 seq_number = 0;
697         __le16 fc;
698         u8 hdr_len;
699         u8 sta_id;
700         u8 wait_write_ptr = 0;
701         u8 tid = 0;
702         u8 *qc = NULL;
703         unsigned long flags;
704         int ret;
705
706         spin_lock_irqsave(&priv->lock, flags);
707         if (iwl_is_rfkill(priv)) {
708                 IWL_DEBUG_DROP(priv, "Dropping - RF KILL\n");
709                 goto drop_unlock;
710         }
711
712         if ((ieee80211_get_tx_rate(priv->hw, info)->hw_value & 0xFF) ==
713              IWL_INVALID_RATE) {
714                 IWL_ERR(priv, "ERROR: No TX rate available.\n");
715                 goto drop_unlock;
716         }
717
718         fc = hdr->frame_control;
719
720 #ifdef CONFIG_IWLWIFI_DEBUG
721         if (ieee80211_is_auth(fc))
722                 IWL_DEBUG_TX(priv, "Sending AUTH frame\n");
723         else if (ieee80211_is_assoc_req(fc))
724                 IWL_DEBUG_TX(priv, "Sending ASSOC frame\n");
725         else if (ieee80211_is_reassoc_req(fc))
726                 IWL_DEBUG_TX(priv, "Sending REASSOC frame\n");
727 #endif
728
729         /* drop all data frame if we are not associated */
730         if (ieee80211_is_data(fc) &&
731             (!iwl_is_monitor_mode(priv) ||
732             !(info->flags & IEEE80211_TX_CTL_INJECTED)) && /* packet injection */
733             (!iwl_is_associated(priv) ||
734              ((priv->iw_mode == NL80211_IFTYPE_STATION) && !priv->assoc_id) ||
735              !priv->assoc_station_added)) {
736                 IWL_DEBUG_DROP(priv, "Dropping - !iwl_is_associated\n");
737                 goto drop_unlock;
738         }
739
740         hdr_len = ieee80211_hdrlen(fc);
741
742         /* Find (or create) index into station table for destination station */
743         sta_id = iwl_get_sta_id(priv, hdr);
744         if (sta_id == IWL_INVALID_STATION) {
745                 IWL_DEBUG_DROP(priv, "Dropping - INVALID STATION: %pM\n",
746                                hdr->addr1);
747                 goto drop_unlock;
748         }
749
750         IWL_DEBUG_TX(priv, "station Id %d\n", sta_id);
751
752         txq_id = skb_get_queue_mapping(skb);
753         if (ieee80211_is_data_qos(fc)) {
754                 qc = ieee80211_get_qos_ctl(hdr);
755                 tid = qc[0] & IEEE80211_QOS_CTL_TID_MASK;
756                 seq_number = priv->stations[sta_id].tid[tid].seq_number;
757                 seq_number &= IEEE80211_SCTL_SEQ;
758                 hdr->seq_ctrl = hdr->seq_ctrl &
759                                 cpu_to_le16(IEEE80211_SCTL_FRAG);
760                 hdr->seq_ctrl |= cpu_to_le16(seq_number);
761                 seq_number += 0x10;
762                 /* aggregation is on for this <sta,tid> */
763                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
764                         txq_id = priv->stations[sta_id].tid[tid].agg.txq_id;
765         }
766
767         txq = &priv->txq[txq_id];
768         swq_id = txq->swq_id;
769         q = &txq->q;
770
771         if (unlikely(iwl_queue_space(q) < q->high_mark))
772                 goto drop_unlock;
773
774         if (ieee80211_is_data_qos(fc))
775                 priv->stations[sta_id].tid[tid].tfds_in_queue++;
776
777         /* Set up driver data for this TFD */
778         memset(&(txq->txb[q->write_ptr]), 0, sizeof(struct iwl_tx_info));
779         txq->txb[q->write_ptr].skb[0] = skb;
780
781         /* Set up first empty entry in queue's array of Tx/cmd buffers */
782         out_cmd = txq->cmd[q->write_ptr];
783         out_meta = &txq->meta[q->write_ptr];
784         tx_cmd = &out_cmd->cmd.tx;
785         memset(&out_cmd->hdr, 0, sizeof(out_cmd->hdr));
786         memset(tx_cmd, 0, sizeof(struct iwl_tx_cmd));
787
788         /*
789          * Set up the Tx-command (not MAC!) header.
790          * Store the chosen Tx queue and TFD index within the sequence field;
791          * after Tx, uCode's Tx response will return this value so driver can
792          * locate the frame within the tx queue and do post-tx processing.
793          */
794         out_cmd->hdr.cmd = REPLY_TX;
795         out_cmd->hdr.sequence = cpu_to_le16((u16)(QUEUE_TO_SEQ(txq_id) |
796                                 INDEX_TO_SEQ(q->write_ptr)));
797
798         /* Copy MAC header from skb into command buffer */
799         memcpy(tx_cmd->hdr, hdr, hdr_len);
800
801
802         /* Total # bytes to be transmitted */
803         len = (u16)skb->len;
804         tx_cmd->len = cpu_to_le16(len);
805
806         if (info->control.hw_key)
807                 iwl_tx_cmd_build_hwcrypto(priv, info, tx_cmd, skb, sta_id);
808
809         /* TODO need this for burst mode later on */
810         iwl_tx_cmd_build_basic(priv, tx_cmd, info, hdr, sta_id);
811         iwl_dbg_log_tx_data_frame(priv, len, hdr);
812
813         /* set is_hcca to 0; it probably will never be implemented */
814         iwl_tx_cmd_build_rate(priv, tx_cmd, info, fc, sta_id, 0);
815
816         iwl_update_tx_stats(priv, le16_to_cpu(fc), len);
817
818         /*
819          * Use the first empty entry in this queue's command buffer array
820          * to contain the Tx command and MAC header concatenated together
821          * (payload data will be in another buffer).
822          * Size of this varies, due to varying MAC header length.
823          * If end is not dword aligned, we'll have 2 extra bytes at the end
824          * of the MAC header (device reads on dword boundaries).
825          * We'll tell device about this padding later.
826          */
827         len = sizeof(struct iwl_tx_cmd) +
828                 sizeof(struct iwl_cmd_header) + hdr_len;
829
830         len_org = len;
831         len = (len + 3) & ~3;
832
833         if (len_org != len)
834                 len_org = 1;
835         else
836                 len_org = 0;
837
838         /* Tell NIC about any 2-byte padding after MAC header */
839         if (len_org)
840                 tx_cmd->tx_flags |= TX_CMD_FLG_MH_PAD_MSK;
841
842         /* Physical address of this Tx command's header (not MAC header!),
843          * within command buffer array. */
844         txcmd_phys = pci_map_single(priv->pci_dev,
845                                     &out_cmd->hdr, len,
846                                     PCI_DMA_BIDIRECTIONAL);
847         pci_unmap_addr_set(out_meta, mapping, txcmd_phys);
848         pci_unmap_len_set(out_meta, len, len);
849         /* Add buffer containing Tx command and MAC(!) header to TFD's
850          * first entry */
851         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
852                                                    txcmd_phys, len, 1, 0);
853
854         if (!ieee80211_has_morefrags(hdr->frame_control)) {
855                 txq->need_update = 1;
856                 if (qc)
857                         priv->stations[sta_id].tid[tid].seq_number = seq_number;
858         } else {
859                 wait_write_ptr = 1;
860                 txq->need_update = 0;
861         }
862
863         /* Set up TFD's 2nd entry to point directly to remainder of skb,
864          * if any (802.11 null frames have no payload). */
865         len = skb->len - hdr_len;
866         if (len) {
867                 phys_addr = pci_map_single(priv->pci_dev, skb->data + hdr_len,
868                                            len, PCI_DMA_TODEVICE);
869                 priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
870                                                            phys_addr, len,
871                                                            0, 0);
872         }
873
874         scratch_phys = txcmd_phys + sizeof(struct iwl_cmd_header) +
875                                 offsetof(struct iwl_tx_cmd, scratch);
876
877         len = sizeof(struct iwl_tx_cmd) +
878                 sizeof(struct iwl_cmd_header) + hdr_len;
879         /* take back ownership of DMA buffer to enable update */
880         pci_dma_sync_single_for_cpu(priv->pci_dev, txcmd_phys,
881                                     len, PCI_DMA_BIDIRECTIONAL);
882         tx_cmd->dram_lsb_ptr = cpu_to_le32(scratch_phys);
883         tx_cmd->dram_msb_ptr = iwl_get_dma_hi_addr(scratch_phys);
884
885         IWL_DEBUG_TX(priv, "sequence nr = 0X%x \n",
886                      le16_to_cpu(out_cmd->hdr.sequence));
887         IWL_DEBUG_TX(priv, "tx_flags = 0X%x \n", le32_to_cpu(tx_cmd->tx_flags));
888         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd, sizeof(*tx_cmd));
889         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd->hdr, hdr_len);
890
891         /* Set up entry for this TFD in Tx byte-count array */
892         if (info->flags & IEEE80211_TX_CTL_AMPDU)
893                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq,
894                                                      le16_to_cpu(tx_cmd->len));
895
896         pci_dma_sync_single_for_device(priv->pci_dev, txcmd_phys,
897                                        len, PCI_DMA_BIDIRECTIONAL);
898
899         /* Tell device the write index *just past* this latest filled TFD */
900         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
901         ret = iwl_txq_update_write_ptr(priv, txq);
902         spin_unlock_irqrestore(&priv->lock, flags);
903
904         if (ret)
905                 return ret;
906
907         if ((iwl_queue_space(q) < q->high_mark) && priv->mac80211_registered) {
908                 if (wait_write_ptr) {
909                         spin_lock_irqsave(&priv->lock, flags);
910                         txq->need_update = 1;
911                         iwl_txq_update_write_ptr(priv, txq);
912                         spin_unlock_irqrestore(&priv->lock, flags);
913                 } else {
914                         iwl_stop_queue(priv, txq->swq_id);
915                 }
916         }
917
918         return 0;
919
920 drop_unlock:
921         spin_unlock_irqrestore(&priv->lock, flags);
922         return -1;
923 }
924 EXPORT_SYMBOL(iwl_tx_skb);
925
926 /*************** HOST COMMAND QUEUE FUNCTIONS   *****/
927
928 /**
929  * iwl_enqueue_hcmd - enqueue a uCode command
930  * @priv: device private data point
931  * @cmd: a point to the ucode command structure
932  *
933  * The function returns < 0 values to indicate the operation is
934  * failed. On success, it turns the index (> 0) of command in the
935  * command queue.
936  */
937 int iwl_enqueue_hcmd(struct iwl_priv *priv, struct iwl_host_cmd *cmd)
938 {
939         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
940         struct iwl_queue *q = &txq->q;
941         struct iwl_device_cmd *out_cmd;
942         struct iwl_cmd_meta *out_meta;
943         dma_addr_t phys_addr;
944         unsigned long flags;
945         int len, ret;
946         u32 idx;
947         u16 fix_size;
948
949         cmd->len = priv->cfg->ops->utils->get_hcmd_size(cmd->id, cmd->len);
950         fix_size = (u16)(cmd->len + sizeof(out_cmd->hdr));
951
952         /* If any of the command structures end up being larger than
953          * the TFD_MAX_PAYLOAD_SIZE, and it sent as a 'small' command then
954          * we will need to increase the size of the TFD entries */
955         BUG_ON((fix_size > TFD_MAX_PAYLOAD_SIZE) &&
956                !(cmd->flags & CMD_SIZE_HUGE));
957
958         if (iwl_is_rfkill(priv)) {
959                 IWL_DEBUG_INFO(priv, "Not sending command - RF KILL\n");
960                 return -EIO;
961         }
962
963         if (iwl_queue_space(q) < ((cmd->flags & CMD_ASYNC) ? 2 : 1)) {
964                 IWL_ERR(priv, "No space for Tx\n");
965                 return -ENOSPC;
966         }
967
968         spin_lock_irqsave(&priv->hcmd_lock, flags);
969
970         idx = get_cmd_index(q, q->write_ptr, cmd->flags & CMD_SIZE_HUGE);
971         out_cmd = txq->cmd[idx];
972         out_meta = &txq->meta[idx];
973
974         memset(out_meta, 0, sizeof(*out_meta)); /* re-initialize to NULL */
975         out_meta->flags = cmd->flags;
976         if (cmd->flags & CMD_WANT_SKB)
977                 out_meta->source = cmd;
978         if (cmd->flags & CMD_ASYNC)
979                 out_meta->callback = cmd->callback;
980
981         out_cmd->hdr.cmd = cmd->id;
982         memcpy(&out_cmd->cmd.payload, cmd->data, cmd->len);
983
984         /* At this point, the out_cmd now has all of the incoming cmd
985          * information */
986
987         out_cmd->hdr.flags = 0;
988         out_cmd->hdr.sequence = cpu_to_le16(QUEUE_TO_SEQ(IWL_CMD_QUEUE_NUM) |
989                         INDEX_TO_SEQ(q->write_ptr));
990         if (cmd->flags & CMD_SIZE_HUGE)
991                 out_cmd->hdr.sequence |= SEQ_HUGE_FRAME;
992         len = sizeof(struct iwl_device_cmd);
993         len += (idx == TFD_CMD_SLOTS) ?  IWL_MAX_SCAN_SIZE : 0;
994
995
996 #ifdef CONFIG_IWLWIFI_DEBUG
997         switch (out_cmd->hdr.cmd) {
998         case REPLY_TX_LINK_QUALITY_CMD:
999         case SENSITIVITY_CMD:
1000                 IWL_DEBUG_HC_DUMP(priv, "Sending command %s (#%x), seq: 0x%04X, "
1001                                 "%d bytes at %d[%d]:%d\n",
1002                                 get_cmd_string(out_cmd->hdr.cmd),
1003                                 out_cmd->hdr.cmd,
1004                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1005                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1006                                 break;
1007         default:
1008                 IWL_DEBUG_HC(priv, "Sending command %s (#%x), seq: 0x%04X, "
1009                                 "%d bytes at %d[%d]:%d\n",
1010                                 get_cmd_string(out_cmd->hdr.cmd),
1011                                 out_cmd->hdr.cmd,
1012                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1013                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1014         }
1015 #endif
1016         txq->need_update = 1;
1017
1018         if (priv->cfg->ops->lib->txq_update_byte_cnt_tbl)
1019                 /* Set up entry in queue's byte count circular buffer */
1020                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq, 0);
1021
1022         phys_addr = pci_map_single(priv->pci_dev, &out_cmd->hdr,
1023                                    fix_size, PCI_DMA_BIDIRECTIONAL);
1024         pci_unmap_addr_set(out_meta, mapping, phys_addr);
1025         pci_unmap_len_set(out_meta, len, fix_size);
1026
1027         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
1028                                                    phys_addr, fix_size, 1,
1029                                                    U32_PAD(cmd->len));
1030
1031         /* Increment and update queue's write index */
1032         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
1033         ret = iwl_txq_update_write_ptr(priv, txq);
1034
1035         spin_unlock_irqrestore(&priv->hcmd_lock, flags);
1036         return ret ? ret : idx;
1037 }
1038
1039 int iwl_tx_queue_reclaim(struct iwl_priv *priv, int txq_id, int index)
1040 {
1041         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1042         struct iwl_queue *q = &txq->q;
1043         struct iwl_tx_info *tx_info;
1044         int nfreed = 0;
1045
1046         if ((index >= q->n_bd) || (iwl_queue_used(q, index) == 0)) {
1047                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1048                           "is out of range [0-%d] %d %d.\n", txq_id,
1049                           index, q->n_bd, q->write_ptr, q->read_ptr);
1050                 return 0;
1051         }
1052
1053         for (index = iwl_queue_inc_wrap(index, q->n_bd);
1054              q->read_ptr != index;
1055              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1056
1057                 tx_info = &txq->txb[txq->q.read_ptr];
1058                 ieee80211_tx_status_irqsafe(priv->hw, tx_info->skb[0]);
1059                 tx_info->skb[0] = NULL;
1060
1061                 if (priv->cfg->ops->lib->txq_inval_byte_cnt_tbl)
1062                         priv->cfg->ops->lib->txq_inval_byte_cnt_tbl(priv, txq);
1063
1064                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
1065                 nfreed++;
1066         }
1067         return nfreed;
1068 }
1069 EXPORT_SYMBOL(iwl_tx_queue_reclaim);
1070
1071
1072 /**
1073  * iwl_hcmd_queue_reclaim - Reclaim TX command queue entries already Tx'd
1074  *
1075  * When FW advances 'R' index, all entries between old and new 'R' index
1076  * need to be reclaimed. As result, some free space forms.  If there is
1077  * enough free space (> low mark), wake the stack that feeds us.
1078  */
1079 static void iwl_hcmd_queue_reclaim(struct iwl_priv *priv, int txq_id,
1080                                    int idx, int cmd_idx)
1081 {
1082         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1083         struct iwl_queue *q = &txq->q;
1084         int nfreed = 0;
1085
1086         if ((idx >= q->n_bd) || (iwl_queue_used(q, idx) == 0)) {
1087                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1088                           "is out of range [0-%d] %d %d.\n", txq_id,
1089                           idx, q->n_bd, q->write_ptr, q->read_ptr);
1090                 return;
1091         }
1092
1093         pci_unmap_single(priv->pci_dev,
1094                 pci_unmap_addr(&txq->meta[cmd_idx], mapping),
1095                 pci_unmap_len(&txq->meta[cmd_idx], len),
1096                 PCI_DMA_BIDIRECTIONAL);
1097
1098         for (idx = iwl_queue_inc_wrap(idx, q->n_bd); q->read_ptr != idx;
1099              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1100
1101                 if (nfreed++ > 0) {
1102                         IWL_ERR(priv, "HCMD skipped: index (%d) %d %d\n", idx,
1103                                         q->write_ptr, q->read_ptr);
1104                         queue_work(priv->workqueue, &priv->restart);
1105                 }
1106
1107         }
1108 }
1109
1110 /**
1111  * iwl_tx_cmd_complete - Pull unused buffers off the queue and reclaim them
1112  * @rxb: Rx buffer to reclaim
1113  *
1114  * If an Rx buffer has an async callback associated with it the callback
1115  * will be executed.  The attached skb (if present) will only be freed
1116  * if the callback returns 1
1117  */
1118 void iwl_tx_cmd_complete(struct iwl_priv *priv, struct iwl_rx_mem_buffer *rxb)
1119 {
1120         struct iwl_rx_packet *pkt = (struct iwl_rx_packet *)rxb->skb->data;
1121         u16 sequence = le16_to_cpu(pkt->hdr.sequence);
1122         int txq_id = SEQ_TO_QUEUE(sequence);
1123         int index = SEQ_TO_INDEX(sequence);
1124         int cmd_index;
1125         bool huge = !!(pkt->hdr.sequence & SEQ_HUGE_FRAME);
1126         struct iwl_device_cmd *cmd;
1127         struct iwl_cmd_meta *meta;
1128
1129         /* If a Tx command is being handled and it isn't in the actual
1130          * command queue then there a command routing bug has been introduced
1131          * in the queue management code. */
1132         if (WARN(txq_id != IWL_CMD_QUEUE_NUM,
1133                  "wrong command queue %d, sequence 0x%X readp=%d writep=%d\n",
1134                   txq_id, sequence,
1135                   priv->txq[IWL_CMD_QUEUE_NUM].q.read_ptr,
1136                   priv->txq[IWL_CMD_QUEUE_NUM].q.write_ptr)) {
1137                 iwl_print_hex_error(priv, pkt, 32);
1138                 return;
1139         }
1140
1141         cmd_index = get_cmd_index(&priv->txq[IWL_CMD_QUEUE_NUM].q, index, huge);
1142         cmd = priv->txq[IWL_CMD_QUEUE_NUM].cmd[cmd_index];
1143         meta = &priv->txq[IWL_CMD_QUEUE_NUM].meta[cmd_index];
1144
1145         /* Input error checking is done when commands are added to queue. */
1146         if (meta->flags & CMD_WANT_SKB) {
1147                 meta->source->reply_skb = rxb->skb;
1148                 rxb->skb = NULL;
1149         } else if (meta->callback)
1150                 meta->callback(priv, cmd, rxb->skb);
1151
1152         iwl_hcmd_queue_reclaim(priv, txq_id, index, cmd_index);
1153
1154         if (!(meta->flags & CMD_ASYNC)) {
1155                 clear_bit(STATUS_HCMD_ACTIVE, &priv->status);
1156                 wake_up_interruptible(&priv->wait_command_queue);
1157         }
1158 }
1159 EXPORT_SYMBOL(iwl_tx_cmd_complete);
1160
1161 /*
1162  * Find first available (lowest unused) Tx Queue, mark it "active".
1163  * Called only when finding queue for aggregation.
1164  * Should never return anything < 7, because they should already
1165  * be in use as EDCA AC (0-3), Command (4), HCCA (5, 6).
1166  */
1167 static int iwl_txq_ctx_activate_free(struct iwl_priv *priv)
1168 {
1169         int txq_id;
1170
1171         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
1172                 if (!test_and_set_bit(txq_id, &priv->txq_ctx_active_msk))
1173                         return txq_id;
1174         return -1;
1175 }
1176
1177 int iwl_tx_agg_start(struct iwl_priv *priv, const u8 *ra, u16 tid, u16 *ssn)
1178 {
1179         int sta_id;
1180         int tx_fifo;
1181         int txq_id;
1182         int ret;
1183         unsigned long flags;
1184         struct iwl_tid_data *tid_data;
1185
1186         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1187                 tx_fifo = default_tid_to_tx_fifo[tid];
1188         else
1189                 return -EINVAL;
1190
1191         IWL_WARN(priv, "%s on ra = %pM tid = %d\n",
1192                         __func__, ra, tid);
1193
1194         sta_id = iwl_find_station(priv, ra);
1195         if (sta_id == IWL_INVALID_STATION) {
1196                 IWL_ERR(priv, "Start AGG on invalid station\n");
1197                 return -ENXIO;
1198         }
1199         if (unlikely(tid >= MAX_TID_COUNT))
1200                 return -EINVAL;
1201
1202         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_OFF) {
1203                 IWL_ERR(priv, "Start AGG when state is not IWL_AGG_OFF !\n");
1204                 return -ENXIO;
1205         }
1206
1207         txq_id = iwl_txq_ctx_activate_free(priv);
1208         if (txq_id == -1) {
1209                 IWL_ERR(priv, "No free aggregation queue available\n");
1210                 return -ENXIO;
1211         }
1212
1213         spin_lock_irqsave(&priv->sta_lock, flags);
1214         tid_data = &priv->stations[sta_id].tid[tid];
1215         *ssn = SEQ_TO_SN(tid_data->seq_number);
1216         tid_data->agg.txq_id = txq_id;
1217         priv->txq[txq_id].swq_id = iwl_virtual_agg_queue_num(tx_fifo, txq_id);
1218         spin_unlock_irqrestore(&priv->sta_lock, flags);
1219
1220         ret = priv->cfg->ops->lib->txq_agg_enable(priv, txq_id, tx_fifo,
1221                                                   sta_id, tid, *ssn);
1222         if (ret)
1223                 return ret;
1224
1225         if (tid_data->tfds_in_queue == 0) {
1226                 IWL_DEBUG_HT(priv, "HW queue is empty\n");
1227                 tid_data->agg.state = IWL_AGG_ON;
1228                 ieee80211_start_tx_ba_cb_irqsafe(priv->hw, ra, tid);
1229         } else {
1230                 IWL_DEBUG_HT(priv, "HW queue is NOT empty: %d packets in HW queue\n",
1231                              tid_data->tfds_in_queue);
1232                 tid_data->agg.state = IWL_EMPTYING_HW_QUEUE_ADDBA;
1233         }
1234         return ret;
1235 }
1236 EXPORT_SYMBOL(iwl_tx_agg_start);
1237
1238 int iwl_tx_agg_stop(struct iwl_priv *priv , const u8 *ra, u16 tid)
1239 {
1240         int tx_fifo_id, txq_id, sta_id, ssn = -1;
1241         struct iwl_tid_data *tid_data;
1242         int ret, write_ptr, read_ptr;
1243         unsigned long flags;
1244
1245         if (!ra) {
1246                 IWL_ERR(priv, "ra = NULL\n");
1247                 return -EINVAL;
1248         }
1249
1250         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1251                 tx_fifo_id = default_tid_to_tx_fifo[tid];
1252         else
1253                 return -EINVAL;
1254
1255         sta_id = iwl_find_station(priv, ra);
1256
1257         if (sta_id == IWL_INVALID_STATION) {
1258                 IWL_ERR(priv, "Invalid station for AGG tid %d\n", tid);
1259                 return -ENXIO;
1260         }
1261
1262         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_ON)
1263                 IWL_WARN(priv, "Stopping AGG while state not IWL_AGG_ON\n");
1264
1265         tid_data = &priv->stations[sta_id].tid[tid];
1266         ssn = (tid_data->seq_number & IEEE80211_SCTL_SEQ) >> 4;
1267         txq_id = tid_data->agg.txq_id;
1268         write_ptr = priv->txq[txq_id].q.write_ptr;
1269         read_ptr = priv->txq[txq_id].q.read_ptr;
1270
1271         /* The queue is not empty */
1272         if (write_ptr != read_ptr) {
1273                 IWL_DEBUG_HT(priv, "Stopping a non empty AGG HW QUEUE\n");
1274                 priv->stations[sta_id].tid[tid].agg.state =
1275                                 IWL_EMPTYING_HW_QUEUE_DELBA;
1276                 return 0;
1277         }
1278
1279         IWL_DEBUG_HT(priv, "HW queue is empty\n");
1280         priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1281
1282         spin_lock_irqsave(&priv->lock, flags);
1283         ret = priv->cfg->ops->lib->txq_agg_disable(priv, txq_id, ssn,
1284                                                    tx_fifo_id);
1285         spin_unlock_irqrestore(&priv->lock, flags);
1286
1287         if (ret)
1288                 return ret;
1289
1290         ieee80211_stop_tx_ba_cb_irqsafe(priv->hw, ra, tid);
1291
1292         return 0;
1293 }
1294 EXPORT_SYMBOL(iwl_tx_agg_stop);
1295
1296 int iwl_txq_check_empty(struct iwl_priv *priv, int sta_id, u8 tid, int txq_id)
1297 {
1298         struct iwl_queue *q = &priv->txq[txq_id].q;
1299         u8 *addr = priv->stations[sta_id].sta.sta.addr;
1300         struct iwl_tid_data *tid_data = &priv->stations[sta_id].tid[tid];
1301
1302         switch (priv->stations[sta_id].tid[tid].agg.state) {
1303         case IWL_EMPTYING_HW_QUEUE_DELBA:
1304                 /* We are reclaiming the last packet of the */
1305                 /* aggregated HW queue */
1306                 if ((txq_id  == tid_data->agg.txq_id) &&
1307                     (q->read_ptr == q->write_ptr)) {
1308                         u16 ssn = SEQ_TO_SN(tid_data->seq_number);
1309                         int tx_fifo = default_tid_to_tx_fifo[tid];
1310                         IWL_DEBUG_HT(priv, "HW queue empty: continue DELBA flow\n");
1311                         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id,
1312                                                              ssn, tx_fifo);
1313                         tid_data->agg.state = IWL_AGG_OFF;
1314                         ieee80211_stop_tx_ba_cb_irqsafe(priv->hw, addr, tid);
1315                 }
1316                 break;
1317         case IWL_EMPTYING_HW_QUEUE_ADDBA:
1318                 /* We are reclaiming the last packet of the queue */
1319                 if (tid_data->tfds_in_queue == 0) {
1320                         IWL_DEBUG_HT(priv, "HW queue empty: continue ADDBA flow\n");
1321                         tid_data->agg.state = IWL_AGG_ON;
1322                         ieee80211_start_tx_ba_cb_irqsafe(priv->hw, addr, tid);
1323                 }
1324                 break;
1325         }
1326         return 0;
1327 }
1328 EXPORT_SYMBOL(iwl_txq_check_empty);
1329
1330 /**
1331  * iwl_tx_status_reply_compressed_ba - Update tx status from block-ack
1332  *
1333  * Go through block-ack's bitmap of ACK'd frames, update driver's record of
1334  * ACK vs. not.  This gets sent to mac80211, then to rate scaling algo.
1335  */
1336 static int iwl_tx_status_reply_compressed_ba(struct iwl_priv *priv,
1337                                  struct iwl_ht_agg *agg,
1338                                  struct iwl_compressed_ba_resp *ba_resp)
1339
1340 {
1341         int i, sh, ack;
1342         u16 seq_ctl = le16_to_cpu(ba_resp->seq_ctl);
1343         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1344         u64 bitmap;
1345         int successes = 0;
1346         struct ieee80211_tx_info *info;
1347
1348         if (unlikely(!agg->wait_for_ba))  {
1349                 IWL_ERR(priv, "Received BA when not expected\n");
1350                 return -EINVAL;
1351         }
1352
1353         /* Mark that the expected block-ack response arrived */
1354         agg->wait_for_ba = 0;
1355         IWL_DEBUG_TX_REPLY(priv, "BA %d %d\n", agg->start_idx, ba_resp->seq_ctl);
1356
1357         /* Calculate shift to align block-ack bits with our Tx window bits */
1358         sh = agg->start_idx - SEQ_TO_INDEX(seq_ctl >> 4);
1359         if (sh < 0) /* tbw something is wrong with indices */
1360                 sh += 0x100;
1361
1362         /* don't use 64-bit values for now */
1363         bitmap = le64_to_cpu(ba_resp->bitmap) >> sh;
1364
1365         if (agg->frame_count > (64 - sh)) {
1366                 IWL_DEBUG_TX_REPLY(priv, "more frames than bitmap size");
1367                 return -1;
1368         }
1369
1370         /* check for success or failure according to the
1371          * transmitted bitmap and block-ack bitmap */
1372         bitmap &= agg->bitmap;
1373
1374         /* For each frame attempted in aggregation,
1375          * update driver's record of tx frame's status. */
1376         for (i = 0; i < agg->frame_count ; i++) {
1377                 ack = bitmap & (1ULL << i);
1378                 successes += !!ack;
1379                 IWL_DEBUG_TX_REPLY(priv, "%s ON i=%d idx=%d raw=%d\n",
1380                         ack ? "ACK" : "NACK", i, (agg->start_idx + i) & 0xff,
1381                         agg->start_idx + i);
1382         }
1383
1384         info = IEEE80211_SKB_CB(priv->txq[scd_flow].txb[agg->start_idx].skb[0]);
1385         memset(&info->status, 0, sizeof(info->status));
1386         info->flags = IEEE80211_TX_STAT_ACK;
1387         info->flags |= IEEE80211_TX_STAT_AMPDU;
1388         info->status.ampdu_ack_map = successes;
1389         info->status.ampdu_ack_len = agg->frame_count;
1390         iwl_hwrate_to_tx_control(priv, agg->rate_n_flags, info);
1391
1392         IWL_DEBUG_TX_REPLY(priv, "Bitmap %llx\n", (unsigned long long)bitmap);
1393
1394         return 0;
1395 }
1396
1397 /**
1398  * iwl_rx_reply_compressed_ba - Handler for REPLY_COMPRESSED_BA
1399  *
1400  * Handles block-acknowledge notification from device, which reports success
1401  * of frames sent via aggregation.
1402  */
1403 void iwl_rx_reply_compressed_ba(struct iwl_priv *priv,
1404                                            struct iwl_rx_mem_buffer *rxb)
1405 {
1406         struct iwl_rx_packet *pkt = (struct iwl_rx_packet *)rxb->skb->data;
1407         struct iwl_compressed_ba_resp *ba_resp = &pkt->u.compressed_ba;
1408         struct iwl_tx_queue *txq = NULL;
1409         struct iwl_ht_agg *agg;
1410         int index;
1411         int sta_id;
1412         int tid;
1413
1414         /* "flow" corresponds to Tx queue */
1415         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1416
1417         /* "ssn" is start of block-ack Tx window, corresponds to index
1418          * (in Tx queue's circular buffer) of first TFD/frame in window */
1419         u16 ba_resp_scd_ssn = le16_to_cpu(ba_resp->scd_ssn);
1420
1421         if (scd_flow >= priv->hw_params.max_txq_num) {
1422                 IWL_ERR(priv,
1423                         "BUG_ON scd_flow is bigger than number of queues\n");
1424                 return;
1425         }
1426
1427         txq = &priv->txq[scd_flow];
1428         sta_id = ba_resp->sta_id;
1429         tid = ba_resp->tid;
1430         agg = &priv->stations[sta_id].tid[tid].agg;
1431
1432         /* Find index just before block-ack window */
1433         index = iwl_queue_dec_wrap(ba_resp_scd_ssn & 0xff, txq->q.n_bd);
1434
1435         /* TODO: Need to get this copy more safely - now good for debug */
1436
1437         IWL_DEBUG_TX_REPLY(priv, "REPLY_COMPRESSED_BA [%d] Received from %pM, "
1438                            "sta_id = %d\n",
1439                            agg->wait_for_ba,
1440                            (u8 *) &ba_resp->sta_addr_lo32,
1441                            ba_resp->sta_id);
1442         IWL_DEBUG_TX_REPLY(priv, "TID = %d, SeqCtl = %d, bitmap = 0x%llx, scd_flow = "
1443                            "%d, scd_ssn = %d\n",
1444                            ba_resp->tid,
1445                            ba_resp->seq_ctl,
1446                            (unsigned long long)le64_to_cpu(ba_resp->bitmap),
1447                            ba_resp->scd_flow,
1448                            ba_resp->scd_ssn);
1449         IWL_DEBUG_TX_REPLY(priv, "DAT start_idx = %d, bitmap = 0x%llx \n",
1450                            agg->start_idx,
1451                            (unsigned long long)agg->bitmap);
1452
1453         /* Update driver's record of ACK vs. not for each frame in window */
1454         iwl_tx_status_reply_compressed_ba(priv, agg, ba_resp);
1455
1456         /* Release all TFDs before the SSN, i.e. all TFDs in front of
1457          * block-ack window (we assume that they've been successfully
1458          * transmitted ... if not, it's too late anyway). */
1459         if (txq->q.read_ptr != (ba_resp_scd_ssn & 0xff)) {
1460                 /* calculate mac80211 ampdu sw queue to wake */
1461                 int freed = iwl_tx_queue_reclaim(priv, scd_flow, index);
1462                 priv->stations[sta_id].tid[tid].tfds_in_queue -= freed;
1463
1464                 if ((iwl_queue_space(&txq->q) > txq->q.low_mark) &&
1465                     priv->mac80211_registered &&
1466                     (agg->state != IWL_EMPTYING_HW_QUEUE_DELBA))
1467                         iwl_wake_queue(priv, txq->swq_id);
1468
1469                 iwl_txq_check_empty(priv, sta_id, tid, scd_flow);
1470         }
1471 }
1472 EXPORT_SYMBOL(iwl_rx_reply_compressed_ba);
1473
1474 #ifdef CONFIG_IWLWIFI_DEBUG
1475 #define TX_STATUS_ENTRY(x) case TX_STATUS_FAIL_ ## x: return #x
1476
1477 const char *iwl_get_tx_fail_reason(u32 status)
1478 {
1479         switch (status & TX_STATUS_MSK) {
1480         case TX_STATUS_SUCCESS:
1481                 return "SUCCESS";
1482                 TX_STATUS_ENTRY(SHORT_LIMIT);
1483                 TX_STATUS_ENTRY(LONG_LIMIT);
1484                 TX_STATUS_ENTRY(FIFO_UNDERRUN);
1485                 TX_STATUS_ENTRY(MGMNT_ABORT);
1486                 TX_STATUS_ENTRY(NEXT_FRAG);
1487                 TX_STATUS_ENTRY(LIFE_EXPIRE);
1488                 TX_STATUS_ENTRY(DEST_PS);
1489                 TX_STATUS_ENTRY(ABORTED);
1490                 TX_STATUS_ENTRY(BT_RETRY);
1491                 TX_STATUS_ENTRY(STA_INVALID);
1492                 TX_STATUS_ENTRY(FRAG_DROPPED);
1493                 TX_STATUS_ENTRY(TID_DISABLE);
1494                 TX_STATUS_ENTRY(FRAME_FLUSHED);
1495                 TX_STATUS_ENTRY(INSUFFICIENT_CF_POLL);
1496                 TX_STATUS_ENTRY(TX_LOCKED);
1497                 TX_STATUS_ENTRY(NO_BEACON_ON_RADAR);
1498         }
1499
1500         return "UNKNOWN";
1501 }
1502 EXPORT_SYMBOL(iwl_get_tx_fail_reason);
1503 #endif /* CONFIG_IWLWIFI_DEBUG */