Merge branch 'master' of master.kernel.org:/pub/scm/linux/kernel/git/davem/net-2.6
[linux-2.6.git] / drivers / net / wireless / iwlwifi / iwl-tx.c
1 /******************************************************************************
2  *
3  * Copyright(c) 2003 - 2010 Intel Corporation. All rights reserved.
4  *
5  * Portions of this file are derived from the ipw3945 project, as well
6  * as portions of the ieee80211 subsystem header files.
7  *
8  * This program is free software; you can redistribute it and/or modify it
9  * under the terms of version 2 of the GNU General Public License as
10  * published by the Free Software Foundation.
11  *
12  * This program is distributed in the hope that it will be useful, but WITHOUT
13  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
14  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
15  * more details.
16  *
17  * You should have received a copy of the GNU General Public License along with
18  * this program; if not, write to the Free Software Foundation, Inc.,
19  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA
20  *
21  * The full GNU General Public License is included in this distribution in the
22  * file called LICENSE.
23  *
24  * Contact Information:
25  *  Intel Linux Wireless <ilw@linux.intel.com>
26  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
27  *
28  *****************************************************************************/
29
30 #include <linux/etherdevice.h>
31 #include <linux/sched.h>
32 #include <linux/slab.h>
33 #include <net/mac80211.h>
34 #include "iwl-eeprom.h"
35 #include "iwl-dev.h"
36 #include "iwl-core.h"
37 #include "iwl-sta.h"
38 #include "iwl-io.h"
39 #include "iwl-helpers.h"
40
41 /*
42  * mac80211 queues, ACs, hardware queues, FIFOs.
43  *
44  * Cf. http://wireless.kernel.org/en/developers/Documentation/mac80211/queues
45  *
46  * Mac80211 uses the following numbers, which we get as from it
47  * by way of skb_get_queue_mapping(skb):
48  *
49  *      VO      0
50  *      VI      1
51  *      BE      2
52  *      BK      3
53  *
54  *
55  * Regular (not A-MPDU) frames are put into hardware queues corresponding
56  * to the FIFOs, see comments in iwl-prph.h. Aggregated frames get their
57  * own queue per aggregation session (RA/TID combination), such queues are
58  * set up to map into FIFOs too, for which we need an AC->FIFO mapping. In
59  * order to map frames to the right queue, we also need an AC->hw queue
60  * mapping. This is implemented here.
61  *
62  * Due to the way hw queues are set up (by the hw specific modules like
63  * iwl-4965.c, iwl-5000.c etc.), the AC->hw queue mapping is the identity
64  * mapping.
65  */
66
67 static const u8 tid_to_ac[] = {
68         /* this matches the mac80211 numbers */
69         2, 3, 3, 2, 1, 1, 0, 0
70 };
71
72 static const u8 ac_to_fifo[] = {
73         IWL_TX_FIFO_VO,
74         IWL_TX_FIFO_VI,
75         IWL_TX_FIFO_BE,
76         IWL_TX_FIFO_BK,
77 };
78
79 static inline int get_fifo_from_ac(u8 ac)
80 {
81         return ac_to_fifo[ac];
82 }
83
84 static inline int get_queue_from_ac(u16 ac)
85 {
86         return ac;
87 }
88
89 static inline int get_fifo_from_tid(u16 tid)
90 {
91         if (likely(tid < ARRAY_SIZE(tid_to_ac)))
92                 return get_fifo_from_ac(tid_to_ac[tid]);
93
94         /* no support for TIDs 8-15 yet */
95         return -EINVAL;
96 }
97
98 static inline int iwl_alloc_dma_ptr(struct iwl_priv *priv,
99                                     struct iwl_dma_ptr *ptr, size_t size)
100 {
101         ptr->addr = dma_alloc_coherent(&priv->pci_dev->dev, size, &ptr->dma,
102                                        GFP_KERNEL);
103         if (!ptr->addr)
104                 return -ENOMEM;
105         ptr->size = size;
106         return 0;
107 }
108
109 static inline void iwl_free_dma_ptr(struct iwl_priv *priv,
110                                     struct iwl_dma_ptr *ptr)
111 {
112         if (unlikely(!ptr->addr))
113                 return;
114
115         dma_free_coherent(&priv->pci_dev->dev, ptr->size, ptr->addr, ptr->dma);
116         memset(ptr, 0, sizeof(*ptr));
117 }
118
119 /**
120  * iwl_txq_update_write_ptr - Send new write index to hardware
121  */
122 void iwl_txq_update_write_ptr(struct iwl_priv *priv, struct iwl_tx_queue *txq)
123 {
124         u32 reg = 0;
125         int txq_id = txq->q.id;
126
127         if (txq->need_update == 0)
128                 return;
129
130         /* if we're trying to save power */
131         if (test_bit(STATUS_POWER_PMI, &priv->status)) {
132                 /* wake up nic if it's powered down ...
133                  * uCode will wake up, and interrupt us again, so next
134                  * time we'll skip this part. */
135                 reg = iwl_read32(priv, CSR_UCODE_DRV_GP1);
136
137                 if (reg & CSR_UCODE_DRV_GP1_BIT_MAC_SLEEP) {
138                         IWL_DEBUG_INFO(priv, "Tx queue %d requesting wakeup, GP1 = 0x%x\n",
139                                       txq_id, reg);
140                         iwl_set_bit(priv, CSR_GP_CNTRL,
141                                     CSR_GP_CNTRL_REG_FLAG_MAC_ACCESS_REQ);
142                         return;
143                 }
144
145                 iwl_write_direct32(priv, HBUS_TARG_WRPTR,
146                                      txq->q.write_ptr | (txq_id << 8));
147
148         /* else not in power-save mode, uCode will never sleep when we're
149          * trying to tx (during RFKILL, we're not trying to tx). */
150         } else
151                 iwl_write32(priv, HBUS_TARG_WRPTR,
152                             txq->q.write_ptr | (txq_id << 8));
153
154         txq->need_update = 0;
155 }
156 EXPORT_SYMBOL(iwl_txq_update_write_ptr);
157
158
159 void iwl_free_tfds_in_queue(struct iwl_priv *priv,
160                             int sta_id, int tid, int freed)
161 {
162         if (priv->stations[sta_id].tid[tid].tfds_in_queue >= freed)
163                 priv->stations[sta_id].tid[tid].tfds_in_queue -= freed;
164         else {
165                 IWL_DEBUG_TX(priv, "free more than tfds_in_queue (%u:%d)\n",
166                         priv->stations[sta_id].tid[tid].tfds_in_queue,
167                         freed);
168                 priv->stations[sta_id].tid[tid].tfds_in_queue = 0;
169         }
170 }
171 EXPORT_SYMBOL(iwl_free_tfds_in_queue);
172
173 /**
174  * iwl_tx_queue_free - Deallocate DMA queue.
175  * @txq: Transmit queue to deallocate.
176  *
177  * Empty queue by removing and destroying all BD's.
178  * Free all buffers.
179  * 0-fill, but do not free "txq" descriptor structure.
180  */
181 void iwl_tx_queue_free(struct iwl_priv *priv, int txq_id)
182 {
183         struct iwl_tx_queue *txq = &priv->txq[txq_id];
184         struct iwl_queue *q = &txq->q;
185         struct device *dev = &priv->pci_dev->dev;
186         int i;
187
188         if (q->n_bd == 0)
189                 return;
190
191         /* first, empty all BD's */
192         for (; q->write_ptr != q->read_ptr;
193              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd))
194                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
195
196         /* De-alloc array of command/tx buffers */
197         for (i = 0; i < TFD_TX_CMD_SLOTS; i++)
198                 kfree(txq->cmd[i]);
199
200         /* De-alloc circular buffer of TFDs */
201         if (txq->q.n_bd)
202                 dma_free_coherent(dev, priv->hw_params.tfd_size *
203                                   txq->q.n_bd, txq->tfds, txq->q.dma_addr);
204
205         /* De-alloc array of per-TFD driver data */
206         kfree(txq->txb);
207         txq->txb = NULL;
208
209         /* deallocate arrays */
210         kfree(txq->cmd);
211         kfree(txq->meta);
212         txq->cmd = NULL;
213         txq->meta = NULL;
214
215         /* 0-fill queue descriptor structure */
216         memset(txq, 0, sizeof(*txq));
217 }
218 EXPORT_SYMBOL(iwl_tx_queue_free);
219
220 /**
221  * iwl_cmd_queue_free - Deallocate DMA queue.
222  * @txq: Transmit queue to deallocate.
223  *
224  * Empty queue by removing and destroying all BD's.
225  * Free all buffers.
226  * 0-fill, but do not free "txq" descriptor structure.
227  */
228 void iwl_cmd_queue_free(struct iwl_priv *priv)
229 {
230         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
231         struct iwl_queue *q = &txq->q;
232         struct device *dev = &priv->pci_dev->dev;
233         int i;
234         bool huge = false;
235
236         if (q->n_bd == 0)
237                 return;
238
239         for (; q->read_ptr != q->write_ptr;
240              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
241                 /* we have no way to tell if it is a huge cmd ATM */
242                 i = get_cmd_index(q, q->read_ptr, 0);
243
244                 if (txq->meta[i].flags & CMD_SIZE_HUGE) {
245                         huge = true;
246                         continue;
247                 }
248
249                 pci_unmap_single(priv->pci_dev,
250                                  pci_unmap_addr(&txq->meta[i], mapping),
251                                  pci_unmap_len(&txq->meta[i], len),
252                                  PCI_DMA_BIDIRECTIONAL);
253         }
254         if (huge) {
255                 i = q->n_window;
256                 pci_unmap_single(priv->pci_dev,
257                                  pci_unmap_addr(&txq->meta[i], mapping),
258                                  pci_unmap_len(&txq->meta[i], len),
259                                  PCI_DMA_BIDIRECTIONAL);
260         }
261
262         /* De-alloc array of command/tx buffers */
263         for (i = 0; i <= TFD_CMD_SLOTS; i++)
264                 kfree(txq->cmd[i]);
265
266         /* De-alloc circular buffer of TFDs */
267         if (txq->q.n_bd)
268                 dma_free_coherent(dev, priv->hw_params.tfd_size * txq->q.n_bd,
269                                   txq->tfds, txq->q.dma_addr);
270
271         /* deallocate arrays */
272         kfree(txq->cmd);
273         kfree(txq->meta);
274         txq->cmd = NULL;
275         txq->meta = NULL;
276
277         /* 0-fill queue descriptor structure */
278         memset(txq, 0, sizeof(*txq));
279 }
280 EXPORT_SYMBOL(iwl_cmd_queue_free);
281
282 /*************** DMA-QUEUE-GENERAL-FUNCTIONS  *****
283  * DMA services
284  *
285  * Theory of operation
286  *
287  * A Tx or Rx queue resides in host DRAM, and is comprised of a circular buffer
288  * of buffer descriptors, each of which points to one or more data buffers for
289  * the device to read from or fill.  Driver and device exchange status of each
290  * queue via "read" and "write" pointers.  Driver keeps minimum of 2 empty
291  * entries in each circular buffer, to protect against confusing empty and full
292  * queue states.
293  *
294  * The device reads or writes the data in the queues via the device's several
295  * DMA/FIFO channels.  Each queue is mapped to a single DMA channel.
296  *
297  * For Tx queue, there are low mark and high mark limits. If, after queuing
298  * the packet for Tx, free space become < low mark, Tx queue stopped. When
299  * reclaiming packets (on 'tx done IRQ), if free space become > high mark,
300  * Tx queue resumed.
301  *
302  * See more detailed info in iwl-4965-hw.h.
303  ***************************************************/
304
305 int iwl_queue_space(const struct iwl_queue *q)
306 {
307         int s = q->read_ptr - q->write_ptr;
308
309         if (q->read_ptr > q->write_ptr)
310                 s -= q->n_bd;
311
312         if (s <= 0)
313                 s += q->n_window;
314         /* keep some reserve to not confuse empty and full situations */
315         s -= 2;
316         if (s < 0)
317                 s = 0;
318         return s;
319 }
320 EXPORT_SYMBOL(iwl_queue_space);
321
322
323 /**
324  * iwl_queue_init - Initialize queue's high/low-water and read/write indexes
325  */
326 static int iwl_queue_init(struct iwl_priv *priv, struct iwl_queue *q,
327                           int count, int slots_num, u32 id)
328 {
329         q->n_bd = count;
330         q->n_window = slots_num;
331         q->id = id;
332
333         /* count must be power-of-two size, otherwise iwl_queue_inc_wrap
334          * and iwl_queue_dec_wrap are broken. */
335         BUG_ON(!is_power_of_2(count));
336
337         /* slots_num must be power-of-two size, otherwise
338          * get_cmd_index is broken. */
339         BUG_ON(!is_power_of_2(slots_num));
340
341         q->low_mark = q->n_window / 4;
342         if (q->low_mark < 4)
343                 q->low_mark = 4;
344
345         q->high_mark = q->n_window / 8;
346         if (q->high_mark < 2)
347                 q->high_mark = 2;
348
349         q->write_ptr = q->read_ptr = 0;
350         q->last_read_ptr = 0;
351         q->repeat_same_read_ptr = 0;
352
353         return 0;
354 }
355
356 /**
357  * iwl_tx_queue_alloc - Alloc driver data and TFD CB for one Tx/cmd queue
358  */
359 static int iwl_tx_queue_alloc(struct iwl_priv *priv,
360                               struct iwl_tx_queue *txq, u32 id)
361 {
362         struct device *dev = &priv->pci_dev->dev;
363         size_t tfd_sz = priv->hw_params.tfd_size * TFD_QUEUE_SIZE_MAX;
364
365         /* Driver private data, only for Tx (not command) queues,
366          * not shared with device. */
367         if (id != IWL_CMD_QUEUE_NUM) {
368                 txq->txb = kmalloc(sizeof(txq->txb[0]) *
369                                    TFD_QUEUE_SIZE_MAX, GFP_KERNEL);
370                 if (!txq->txb) {
371                         IWL_ERR(priv, "kmalloc for auxiliary BD "
372                                   "structures failed\n");
373                         goto error;
374                 }
375         } else {
376                 txq->txb = NULL;
377         }
378
379         /* Circular buffer of transmit frame descriptors (TFDs),
380          * shared with device */
381         txq->tfds = dma_alloc_coherent(dev, tfd_sz, &txq->q.dma_addr,
382                                        GFP_KERNEL);
383         if (!txq->tfds) {
384                 IWL_ERR(priv, "pci_alloc_consistent(%zd) failed\n", tfd_sz);
385                 goto error;
386         }
387         txq->q.id = id;
388
389         return 0;
390
391  error:
392         kfree(txq->txb);
393         txq->txb = NULL;
394
395         return -ENOMEM;
396 }
397
398 /**
399  * iwl_tx_queue_init - Allocate and initialize one tx/cmd queue
400  */
401 int iwl_tx_queue_init(struct iwl_priv *priv, struct iwl_tx_queue *txq,
402                       int slots_num, u32 txq_id)
403 {
404         int i, len;
405         int ret;
406         int actual_slots = slots_num;
407
408         /*
409          * Alloc buffer array for commands (Tx or other types of commands).
410          * For the command queue (#4), allocate command space + one big
411          * command for scan, since scan command is very huge; the system will
412          * not have two scans at the same time, so only one is needed.
413          * For normal Tx queues (all other queues), no super-size command
414          * space is needed.
415          */
416         if (txq_id == IWL_CMD_QUEUE_NUM)
417                 actual_slots++;
418
419         txq->meta = kzalloc(sizeof(struct iwl_cmd_meta) * actual_slots,
420                             GFP_KERNEL);
421         txq->cmd = kzalloc(sizeof(struct iwl_device_cmd *) * actual_slots,
422                            GFP_KERNEL);
423
424         if (!txq->meta || !txq->cmd)
425                 goto out_free_arrays;
426
427         len = sizeof(struct iwl_device_cmd);
428         for (i = 0; i < actual_slots; i++) {
429                 /* only happens for cmd queue */
430                 if (i == slots_num)
431                         len = IWL_MAX_CMD_SIZE;
432
433                 txq->cmd[i] = kmalloc(len, GFP_KERNEL);
434                 if (!txq->cmd[i])
435                         goto err;
436         }
437
438         /* Alloc driver data array and TFD circular buffer */
439         ret = iwl_tx_queue_alloc(priv, txq, txq_id);
440         if (ret)
441                 goto err;
442
443         txq->need_update = 0;
444
445         /*
446          * Aggregation TX queues will get their ID when aggregation begins;
447          * they overwrite the setting done here. The command FIFO doesn't
448          * need an swq_id so don't set one to catch errors, all others can
449          * be set up to the identity mapping.
450          */
451         if (txq_id != IWL_CMD_QUEUE_NUM)
452                 txq->swq_id = txq_id;
453
454         /* TFD_QUEUE_SIZE_MAX must be power-of-two size, otherwise
455          * iwl_queue_inc_wrap and iwl_queue_dec_wrap are broken. */
456         BUILD_BUG_ON(TFD_QUEUE_SIZE_MAX & (TFD_QUEUE_SIZE_MAX - 1));
457
458         /* Initialize queue's high/low-water marks, and head/tail indexes */
459         iwl_queue_init(priv, &txq->q, TFD_QUEUE_SIZE_MAX, slots_num, txq_id);
460
461         /* Tell device where to find queue */
462         priv->cfg->ops->lib->txq_init(priv, txq);
463
464         return 0;
465 err:
466         for (i = 0; i < actual_slots; i++)
467                 kfree(txq->cmd[i]);
468 out_free_arrays:
469         kfree(txq->meta);
470         kfree(txq->cmd);
471
472         return -ENOMEM;
473 }
474 EXPORT_SYMBOL(iwl_tx_queue_init);
475
476 void iwl_tx_queue_reset(struct iwl_priv *priv, struct iwl_tx_queue *txq,
477                         int slots_num, u32 txq_id)
478 {
479         int actual_slots = slots_num;
480
481         if (txq_id == IWL_CMD_QUEUE_NUM)
482                 actual_slots++;
483
484         memset(txq->meta, 0, sizeof(struct iwl_cmd_meta) * actual_slots);
485
486         txq->need_update = 0;
487
488         /* Initialize queue's high/low-water marks, and head/tail indexes */
489         iwl_queue_init(priv, &txq->q, TFD_QUEUE_SIZE_MAX, slots_num, txq_id);
490
491         /* Tell device where to find queue */
492         priv->cfg->ops->lib->txq_init(priv, txq);
493 }
494 EXPORT_SYMBOL(iwl_tx_queue_reset);
495
496 /**
497  * iwl_hw_txq_ctx_free - Free TXQ Context
498  *
499  * Destroy all TX DMA queues and structures
500  */
501 void iwl_hw_txq_ctx_free(struct iwl_priv *priv)
502 {
503         int txq_id;
504
505         /* Tx queues */
506         if (priv->txq) {
507                 for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
508                         if (txq_id == IWL_CMD_QUEUE_NUM)
509                                 iwl_cmd_queue_free(priv);
510                         else
511                                 iwl_tx_queue_free(priv, txq_id);
512         }
513         iwl_free_dma_ptr(priv, &priv->kw);
514
515         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
516
517         /* free tx queue structure */
518         iwl_free_txq_mem(priv);
519 }
520 EXPORT_SYMBOL(iwl_hw_txq_ctx_free);
521
522 /**
523  * iwl_txq_ctx_alloc - allocate TX queue context
524  * Allocate all Tx DMA structures and initialize them
525  *
526  * @param priv
527  * @return error code
528  */
529 int iwl_txq_ctx_alloc(struct iwl_priv *priv)
530 {
531         int ret;
532         int txq_id, slots_num;
533         unsigned long flags;
534
535         /* Free all tx/cmd queues and keep-warm buffer */
536         iwl_hw_txq_ctx_free(priv);
537
538         ret = iwl_alloc_dma_ptr(priv, &priv->scd_bc_tbls,
539                                 priv->hw_params.scd_bc_tbls_size);
540         if (ret) {
541                 IWL_ERR(priv, "Scheduler BC Table allocation failed\n");
542                 goto error_bc_tbls;
543         }
544         /* Alloc keep-warm buffer */
545         ret = iwl_alloc_dma_ptr(priv, &priv->kw, IWL_KW_SIZE);
546         if (ret) {
547                 IWL_ERR(priv, "Keep Warm allocation failed\n");
548                 goto error_kw;
549         }
550
551         /* allocate tx queue structure */
552         ret = iwl_alloc_txq_mem(priv);
553         if (ret)
554                 goto error;
555
556         spin_lock_irqsave(&priv->lock, flags);
557
558         /* Turn off all Tx DMA fifos */
559         priv->cfg->ops->lib->txq_set_sched(priv, 0);
560
561         /* Tell NIC where to find the "keep warm" buffer */
562         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
563
564         spin_unlock_irqrestore(&priv->lock, flags);
565
566         /* Alloc and init all Tx queues, including the command queue (#4) */
567         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
568                 slots_num = (txq_id == IWL_CMD_QUEUE_NUM) ?
569                                         TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
570                 ret = iwl_tx_queue_init(priv, &priv->txq[txq_id], slots_num,
571                                        txq_id);
572                 if (ret) {
573                         IWL_ERR(priv, "Tx %d queue init failed\n", txq_id);
574                         goto error;
575                 }
576         }
577
578         return ret;
579
580  error:
581         iwl_hw_txq_ctx_free(priv);
582         iwl_free_dma_ptr(priv, &priv->kw);
583  error_kw:
584         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
585  error_bc_tbls:
586         return ret;
587 }
588
589 void iwl_txq_ctx_reset(struct iwl_priv *priv)
590 {
591         int txq_id, slots_num;
592         unsigned long flags;
593
594         spin_lock_irqsave(&priv->lock, flags);
595
596         /* Turn off all Tx DMA fifos */
597         priv->cfg->ops->lib->txq_set_sched(priv, 0);
598
599         /* Tell NIC where to find the "keep warm" buffer */
600         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
601
602         spin_unlock_irqrestore(&priv->lock, flags);
603
604         /* Alloc and init all Tx queues, including the command queue (#4) */
605         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
606                 slots_num = txq_id == IWL_CMD_QUEUE_NUM ?
607                             TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
608                 iwl_tx_queue_reset(priv, &priv->txq[txq_id], slots_num, txq_id);
609         }
610 }
611
612 /**
613  * iwl_txq_ctx_stop - Stop all Tx DMA channels
614  */
615 void iwl_txq_ctx_stop(struct iwl_priv *priv)
616 {
617         int ch;
618         unsigned long flags;
619
620         /* Turn off all Tx DMA fifos */
621         spin_lock_irqsave(&priv->lock, flags);
622
623         priv->cfg->ops->lib->txq_set_sched(priv, 0);
624
625         /* Stop each Tx DMA channel, and wait for it to be idle */
626         for (ch = 0; ch < priv->hw_params.dma_chnl_num; ch++) {
627                 iwl_write_direct32(priv, FH_TCSR_CHNL_TX_CONFIG_REG(ch), 0x0);
628                 iwl_poll_direct_bit(priv, FH_TSSR_TX_STATUS_REG,
629                                     FH_TSSR_TX_STATUS_REG_MSK_CHNL_IDLE(ch),
630                                     1000);
631         }
632         spin_unlock_irqrestore(&priv->lock, flags);
633 }
634 EXPORT_SYMBOL(iwl_txq_ctx_stop);
635
636 /*
637  * handle build REPLY_TX command notification.
638  */
639 static void iwl_tx_cmd_build_basic(struct iwl_priv *priv,
640                                   struct iwl_tx_cmd *tx_cmd,
641                                   struct ieee80211_tx_info *info,
642                                   struct ieee80211_hdr *hdr,
643                                   u8 std_id)
644 {
645         __le16 fc = hdr->frame_control;
646         __le32 tx_flags = tx_cmd->tx_flags;
647
648         tx_cmd->stop_time.life_time = TX_CMD_LIFE_TIME_INFINITE;
649         if (!(info->flags & IEEE80211_TX_CTL_NO_ACK)) {
650                 tx_flags |= TX_CMD_FLG_ACK_MSK;
651                 if (ieee80211_is_mgmt(fc))
652                         tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
653                 if (ieee80211_is_probe_resp(fc) &&
654                     !(le16_to_cpu(hdr->seq_ctrl) & 0xf))
655                         tx_flags |= TX_CMD_FLG_TSF_MSK;
656         } else {
657                 tx_flags &= (~TX_CMD_FLG_ACK_MSK);
658                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
659         }
660
661         if (ieee80211_is_back_req(fc))
662                 tx_flags |= TX_CMD_FLG_ACK_MSK | TX_CMD_FLG_IMM_BA_RSP_MASK;
663
664
665         tx_cmd->sta_id = std_id;
666         if (ieee80211_has_morefrags(fc))
667                 tx_flags |= TX_CMD_FLG_MORE_FRAG_MSK;
668
669         if (ieee80211_is_data_qos(fc)) {
670                 u8 *qc = ieee80211_get_qos_ctl(hdr);
671                 tx_cmd->tid_tspec = qc[0] & 0xf;
672                 tx_flags &= ~TX_CMD_FLG_SEQ_CTL_MSK;
673         } else {
674                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
675         }
676
677         priv->cfg->ops->utils->rts_tx_cmd_flag(info, &tx_flags);
678
679         if ((tx_flags & TX_CMD_FLG_RTS_MSK) || (tx_flags & TX_CMD_FLG_CTS_MSK))
680                 tx_flags |= TX_CMD_FLG_FULL_TXOP_PROT_MSK;
681
682         tx_flags &= ~(TX_CMD_FLG_ANT_SEL_MSK);
683         if (ieee80211_is_mgmt(fc)) {
684                 if (ieee80211_is_assoc_req(fc) || ieee80211_is_reassoc_req(fc))
685                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(3);
686                 else
687                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(2);
688         } else {
689                 tx_cmd->timeout.pm_frame_timeout = 0;
690         }
691
692         tx_cmd->driver_txop = 0;
693         tx_cmd->tx_flags = tx_flags;
694         tx_cmd->next_frame_len = 0;
695 }
696
697 #define RTS_DFAULT_RETRY_LIMIT          60
698
699 static void iwl_tx_cmd_build_rate(struct iwl_priv *priv,
700                               struct iwl_tx_cmd *tx_cmd,
701                               struct ieee80211_tx_info *info,
702                               __le16 fc)
703 {
704         u32 rate_flags;
705         int rate_idx;
706         u8 rts_retry_limit;
707         u8 data_retry_limit;
708         u8 rate_plcp;
709
710         /* Set retry limit on DATA packets and Probe Responses*/
711         if (ieee80211_is_probe_resp(fc))
712                 data_retry_limit = 3;
713         else
714                 data_retry_limit = IWL_DEFAULT_TX_RETRY;
715         tx_cmd->data_retry_limit = data_retry_limit;
716
717         /* Set retry limit on RTS packets */
718         rts_retry_limit = RTS_DFAULT_RETRY_LIMIT;
719         if (data_retry_limit < rts_retry_limit)
720                 rts_retry_limit = data_retry_limit;
721         tx_cmd->rts_retry_limit = rts_retry_limit;
722
723         /* DATA packets will use the uCode station table for rate/antenna
724          * selection */
725         if (ieee80211_is_data(fc)) {
726                 tx_cmd->initial_rate_index = 0;
727                 tx_cmd->tx_flags |= TX_CMD_FLG_STA_RATE_MSK;
728                 return;
729         }
730
731         /**
732          * If the current TX rate stored in mac80211 has the MCS bit set, it's
733          * not really a TX rate.  Thus, we use the lowest supported rate for
734          * this band.  Also use the lowest supported rate if the stored rate
735          * index is invalid.
736          */
737         rate_idx = info->control.rates[0].idx;
738         if (info->control.rates[0].flags & IEEE80211_TX_RC_MCS ||
739                         (rate_idx < 0) || (rate_idx > IWL_RATE_COUNT_LEGACY))
740                 rate_idx = rate_lowest_index(&priv->bands[info->band],
741                                 info->control.sta);
742         /* For 5 GHZ band, remap mac80211 rate indices into driver indices */
743         if (info->band == IEEE80211_BAND_5GHZ)
744                 rate_idx += IWL_FIRST_OFDM_RATE;
745         /* Get PLCP rate for tx_cmd->rate_n_flags */
746         rate_plcp = iwl_rates[rate_idx].plcp;
747         /* Zero out flags for this packet */
748         rate_flags = 0;
749
750         /* Set CCK flag as needed */
751         if ((rate_idx >= IWL_FIRST_CCK_RATE) && (rate_idx <= IWL_LAST_CCK_RATE))
752                 rate_flags |= RATE_MCS_CCK_MSK;
753
754         /* Set up RTS and CTS flags for certain packets */
755         switch (fc & cpu_to_le16(IEEE80211_FCTL_STYPE)) {
756         case cpu_to_le16(IEEE80211_STYPE_AUTH):
757         case cpu_to_le16(IEEE80211_STYPE_DEAUTH):
758         case cpu_to_le16(IEEE80211_STYPE_ASSOC_REQ):
759         case cpu_to_le16(IEEE80211_STYPE_REASSOC_REQ):
760                 if (tx_cmd->tx_flags & TX_CMD_FLG_RTS_MSK) {
761                         tx_cmd->tx_flags &= ~TX_CMD_FLG_RTS_MSK;
762                         tx_cmd->tx_flags |= TX_CMD_FLG_CTS_MSK;
763                 }
764                 break;
765         default:
766                 break;
767         }
768
769         /* Set up antennas */
770         priv->mgmt_tx_ant = iwl_toggle_tx_ant(priv, priv->mgmt_tx_ant);
771         rate_flags |= iwl_ant_idx_to_flags(priv->mgmt_tx_ant);
772
773         /* Set the rate in the TX cmd */
774         tx_cmd->rate_n_flags = iwl_hw_set_rate_n_flags(rate_plcp, rate_flags);
775 }
776
777 static void iwl_tx_cmd_build_hwcrypto(struct iwl_priv *priv,
778                                       struct ieee80211_tx_info *info,
779                                       struct iwl_tx_cmd *tx_cmd,
780                                       struct sk_buff *skb_frag,
781                                       int sta_id)
782 {
783         struct ieee80211_key_conf *keyconf = info->control.hw_key;
784
785         switch (keyconf->alg) {
786         case ALG_CCMP:
787                 tx_cmd->sec_ctl = TX_CMD_SEC_CCM;
788                 memcpy(tx_cmd->key, keyconf->key, keyconf->keylen);
789                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
790                         tx_cmd->tx_flags |= TX_CMD_FLG_AGG_CCMP_MSK;
791                 IWL_DEBUG_TX(priv, "tx_cmd with AES hwcrypto\n");
792                 break;
793
794         case ALG_TKIP:
795                 tx_cmd->sec_ctl = TX_CMD_SEC_TKIP;
796                 ieee80211_get_tkip_key(keyconf, skb_frag,
797                         IEEE80211_TKIP_P2_KEY, tx_cmd->key);
798                 IWL_DEBUG_TX(priv, "tx_cmd with tkip hwcrypto\n");
799                 break;
800
801         case ALG_WEP:
802                 tx_cmd->sec_ctl |= (TX_CMD_SEC_WEP |
803                         (keyconf->keyidx & TX_CMD_SEC_MSK) << TX_CMD_SEC_SHIFT);
804
805                 if (keyconf->keylen == WEP_KEY_LEN_128)
806                         tx_cmd->sec_ctl |= TX_CMD_SEC_KEY128;
807
808                 memcpy(&tx_cmd->key[3], keyconf->key, keyconf->keylen);
809
810                 IWL_DEBUG_TX(priv, "Configuring packet for WEP encryption "
811                              "with key %d\n", keyconf->keyidx);
812                 break;
813
814         default:
815                 IWL_ERR(priv, "Unknown encode alg %d\n", keyconf->alg);
816                 break;
817         }
818 }
819
820 /*
821  * start REPLY_TX command process
822  */
823 int iwl_tx_skb(struct iwl_priv *priv, struct sk_buff *skb)
824 {
825         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
826         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
827         struct ieee80211_sta *sta = info->control.sta;
828         struct iwl_station_priv *sta_priv = NULL;
829         struct iwl_tx_queue *txq;
830         struct iwl_queue *q;
831         struct iwl_device_cmd *out_cmd;
832         struct iwl_cmd_meta *out_meta;
833         struct iwl_tx_cmd *tx_cmd;
834         int swq_id, txq_id;
835         dma_addr_t phys_addr;
836         dma_addr_t txcmd_phys;
837         dma_addr_t scratch_phys;
838         u16 len, len_org, firstlen, secondlen;
839         u16 seq_number = 0;
840         __le16 fc;
841         u8 hdr_len;
842         u8 sta_id;
843         u8 wait_write_ptr = 0;
844         u8 tid = 0;
845         u8 *qc = NULL;
846         unsigned long flags;
847
848         spin_lock_irqsave(&priv->lock, flags);
849         if (iwl_is_rfkill(priv)) {
850                 IWL_DEBUG_DROP(priv, "Dropping - RF KILL\n");
851                 goto drop_unlock;
852         }
853
854         fc = hdr->frame_control;
855
856 #ifdef CONFIG_IWLWIFI_DEBUG
857         if (ieee80211_is_auth(fc))
858                 IWL_DEBUG_TX(priv, "Sending AUTH frame\n");
859         else if (ieee80211_is_assoc_req(fc))
860                 IWL_DEBUG_TX(priv, "Sending ASSOC frame\n");
861         else if (ieee80211_is_reassoc_req(fc))
862                 IWL_DEBUG_TX(priv, "Sending REASSOC frame\n");
863 #endif
864
865         hdr_len = ieee80211_hdrlen(fc);
866
867         /* Find (or create) index into station table for destination station */
868         if (info->flags & IEEE80211_TX_CTL_INJECTED)
869                 sta_id = priv->hw_params.bcast_sta_id;
870         else
871                 sta_id = iwl_get_sta_id(priv, hdr);
872         if (sta_id == IWL_INVALID_STATION) {
873                 IWL_DEBUG_DROP(priv, "Dropping - INVALID STATION: %pM\n",
874                                hdr->addr1);
875                 goto drop_unlock;
876         }
877
878         IWL_DEBUG_TX(priv, "station Id %d\n", sta_id);
879
880         if (sta)
881                 sta_priv = (void *)sta->drv_priv;
882
883         if (sta_priv && sta_id != priv->hw_params.bcast_sta_id &&
884             sta_priv->asleep) {
885                 WARN_ON(!(info->flags & IEEE80211_TX_CTL_PSPOLL_RESPONSE));
886                 /*
887                  * This sends an asynchronous command to the device,
888                  * but we can rely on it being processed before the
889                  * next frame is processed -- and the next frame to
890                  * this station is the one that will consume this
891                  * counter.
892                  * For now set the counter to just 1 since we do not
893                  * support uAPSD yet.
894                  */
895                 iwl_sta_modify_sleep_tx_count(priv, sta_id, 1);
896         }
897
898         txq_id = get_queue_from_ac(skb_get_queue_mapping(skb));
899         if (ieee80211_is_data_qos(fc)) {
900                 qc = ieee80211_get_qos_ctl(hdr);
901                 tid = qc[0] & IEEE80211_QOS_CTL_TID_MASK;
902                 if (unlikely(tid >= MAX_TID_COUNT))
903                         goto drop_unlock;
904                 seq_number = priv->stations[sta_id].tid[tid].seq_number;
905                 seq_number &= IEEE80211_SCTL_SEQ;
906                 hdr->seq_ctrl = hdr->seq_ctrl &
907                                 cpu_to_le16(IEEE80211_SCTL_FRAG);
908                 hdr->seq_ctrl |= cpu_to_le16(seq_number);
909                 seq_number += 0x10;
910                 /* aggregation is on for this <sta,tid> */
911                 if (info->flags & IEEE80211_TX_CTL_AMPDU &&
912                     priv->stations[sta_id].tid[tid].agg.state == IWL_AGG_ON) {
913                         txq_id = priv->stations[sta_id].tid[tid].agg.txq_id;
914                 }
915         }
916
917         txq = &priv->txq[txq_id];
918         swq_id = txq->swq_id;
919         q = &txq->q;
920
921         if (unlikely(iwl_queue_space(q) < q->high_mark))
922                 goto drop_unlock;
923
924         if (ieee80211_is_data_qos(fc))
925                 priv->stations[sta_id].tid[tid].tfds_in_queue++;
926
927         /* Set up driver data for this TFD */
928         memset(&(txq->txb[q->write_ptr]), 0, sizeof(struct iwl_tx_info));
929         txq->txb[q->write_ptr].skb[0] = skb;
930
931         /* Set up first empty entry in queue's array of Tx/cmd buffers */
932         out_cmd = txq->cmd[q->write_ptr];
933         out_meta = &txq->meta[q->write_ptr];
934         tx_cmd = &out_cmd->cmd.tx;
935         memset(&out_cmd->hdr, 0, sizeof(out_cmd->hdr));
936         memset(tx_cmd, 0, sizeof(struct iwl_tx_cmd));
937
938         /*
939          * Set up the Tx-command (not MAC!) header.
940          * Store the chosen Tx queue and TFD index within the sequence field;
941          * after Tx, uCode's Tx response will return this value so driver can
942          * locate the frame within the tx queue and do post-tx processing.
943          */
944         out_cmd->hdr.cmd = REPLY_TX;
945         out_cmd->hdr.sequence = cpu_to_le16((u16)(QUEUE_TO_SEQ(txq_id) |
946                                 INDEX_TO_SEQ(q->write_ptr)));
947
948         /* Copy MAC header from skb into command buffer */
949         memcpy(tx_cmd->hdr, hdr, hdr_len);
950
951
952         /* Total # bytes to be transmitted */
953         len = (u16)skb->len;
954         tx_cmd->len = cpu_to_le16(len);
955
956         if (info->control.hw_key)
957                 iwl_tx_cmd_build_hwcrypto(priv, info, tx_cmd, skb, sta_id);
958
959         /* TODO need this for burst mode later on */
960         iwl_tx_cmd_build_basic(priv, tx_cmd, info, hdr, sta_id);
961         iwl_dbg_log_tx_data_frame(priv, len, hdr);
962
963         iwl_tx_cmd_build_rate(priv, tx_cmd, info, fc);
964
965         iwl_update_stats(priv, true, fc, len);
966         /*
967          * Use the first empty entry in this queue's command buffer array
968          * to contain the Tx command and MAC header concatenated together
969          * (payload data will be in another buffer).
970          * Size of this varies, due to varying MAC header length.
971          * If end is not dword aligned, we'll have 2 extra bytes at the end
972          * of the MAC header (device reads on dword boundaries).
973          * We'll tell device about this padding later.
974          */
975         len = sizeof(struct iwl_tx_cmd) +
976                 sizeof(struct iwl_cmd_header) + hdr_len;
977
978         len_org = len;
979         firstlen = len = (len + 3) & ~3;
980
981         if (len_org != len)
982                 len_org = 1;
983         else
984                 len_org = 0;
985
986         /* Tell NIC about any 2-byte padding after MAC header */
987         if (len_org)
988                 tx_cmd->tx_flags |= TX_CMD_FLG_MH_PAD_MSK;
989
990         /* Physical address of this Tx command's header (not MAC header!),
991          * within command buffer array. */
992         txcmd_phys = pci_map_single(priv->pci_dev,
993                                     &out_cmd->hdr, len,
994                                     PCI_DMA_BIDIRECTIONAL);
995         pci_unmap_addr_set(out_meta, mapping, txcmd_phys);
996         pci_unmap_len_set(out_meta, len, len);
997         /* Add buffer containing Tx command and MAC(!) header to TFD's
998          * first entry */
999         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
1000                                                    txcmd_phys, len, 1, 0);
1001
1002         if (!ieee80211_has_morefrags(hdr->frame_control)) {
1003                 txq->need_update = 1;
1004                 if (qc)
1005                         priv->stations[sta_id].tid[tid].seq_number = seq_number;
1006         } else {
1007                 wait_write_ptr = 1;
1008                 txq->need_update = 0;
1009         }
1010
1011         /* Set up TFD's 2nd entry to point directly to remainder of skb,
1012          * if any (802.11 null frames have no payload). */
1013         secondlen = len = skb->len - hdr_len;
1014         if (len) {
1015                 phys_addr = pci_map_single(priv->pci_dev, skb->data + hdr_len,
1016                                            len, PCI_DMA_TODEVICE);
1017                 priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
1018                                                            phys_addr, len,
1019                                                            0, 0);
1020         }
1021
1022         scratch_phys = txcmd_phys + sizeof(struct iwl_cmd_header) +
1023                                 offsetof(struct iwl_tx_cmd, scratch);
1024
1025         len = sizeof(struct iwl_tx_cmd) +
1026                 sizeof(struct iwl_cmd_header) + hdr_len;
1027         /* take back ownership of DMA buffer to enable update */
1028         pci_dma_sync_single_for_cpu(priv->pci_dev, txcmd_phys,
1029                                     len, PCI_DMA_BIDIRECTIONAL);
1030         tx_cmd->dram_lsb_ptr = cpu_to_le32(scratch_phys);
1031         tx_cmd->dram_msb_ptr = iwl_get_dma_hi_addr(scratch_phys);
1032
1033         IWL_DEBUG_TX(priv, "sequence nr = 0X%x \n",
1034                      le16_to_cpu(out_cmd->hdr.sequence));
1035         IWL_DEBUG_TX(priv, "tx_flags = 0X%x \n", le32_to_cpu(tx_cmd->tx_flags));
1036         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd, sizeof(*tx_cmd));
1037         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd->hdr, hdr_len);
1038
1039         /* Set up entry for this TFD in Tx byte-count array */
1040         if (info->flags & IEEE80211_TX_CTL_AMPDU)
1041                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq,
1042                                                      le16_to_cpu(tx_cmd->len));
1043
1044         pci_dma_sync_single_for_device(priv->pci_dev, txcmd_phys,
1045                                        len, PCI_DMA_BIDIRECTIONAL);
1046
1047         trace_iwlwifi_dev_tx(priv,
1048                              &((struct iwl_tfd *)txq->tfds)[txq->q.write_ptr],
1049                              sizeof(struct iwl_tfd),
1050                              &out_cmd->hdr, firstlen,
1051                              skb->data + hdr_len, secondlen);
1052
1053         /* Tell device the write index *just past* this latest filled TFD */
1054         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
1055         iwl_txq_update_write_ptr(priv, txq);
1056         spin_unlock_irqrestore(&priv->lock, flags);
1057
1058         /*
1059          * At this point the frame is "transmitted" successfully
1060          * and we will get a TX status notification eventually,
1061          * regardless of the value of ret. "ret" only indicates
1062          * whether or not we should update the write pointer.
1063          */
1064
1065         /* avoid atomic ops if it isn't an associated client */
1066         if (sta_priv && sta_priv->client)
1067                 atomic_inc(&sta_priv->pending_frames);
1068
1069         if ((iwl_queue_space(q) < q->high_mark) && priv->mac80211_registered) {
1070                 if (wait_write_ptr) {
1071                         spin_lock_irqsave(&priv->lock, flags);
1072                         txq->need_update = 1;
1073                         iwl_txq_update_write_ptr(priv, txq);
1074                         spin_unlock_irqrestore(&priv->lock, flags);
1075                 } else {
1076                         iwl_stop_queue(priv, txq->swq_id);
1077                 }
1078         }
1079
1080         return 0;
1081
1082 drop_unlock:
1083         spin_unlock_irqrestore(&priv->lock, flags);
1084         return -1;
1085 }
1086 EXPORT_SYMBOL(iwl_tx_skb);
1087
1088 /*************** HOST COMMAND QUEUE FUNCTIONS   *****/
1089
1090 /**
1091  * iwl_enqueue_hcmd - enqueue a uCode command
1092  * @priv: device private data point
1093  * @cmd: a point to the ucode command structure
1094  *
1095  * The function returns < 0 values to indicate the operation is
1096  * failed. On success, it turns the index (> 0) of command in the
1097  * command queue.
1098  */
1099 int iwl_enqueue_hcmd(struct iwl_priv *priv, struct iwl_host_cmd *cmd)
1100 {
1101         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
1102         struct iwl_queue *q = &txq->q;
1103         struct iwl_device_cmd *out_cmd;
1104         struct iwl_cmd_meta *out_meta;
1105         dma_addr_t phys_addr;
1106         unsigned long flags;
1107         int len;
1108         u32 idx;
1109         u16 fix_size;
1110
1111         cmd->len = priv->cfg->ops->utils->get_hcmd_size(cmd->id, cmd->len);
1112         fix_size = (u16)(cmd->len + sizeof(out_cmd->hdr));
1113
1114         /* If any of the command structures end up being larger than
1115          * the TFD_MAX_PAYLOAD_SIZE, and it sent as a 'small' command then
1116          * we will need to increase the size of the TFD entries
1117          * Also, check to see if command buffer should not exceed the size
1118          * of device_cmd and max_cmd_size. */
1119         BUG_ON((fix_size > TFD_MAX_PAYLOAD_SIZE) &&
1120                !(cmd->flags & CMD_SIZE_HUGE));
1121         BUG_ON(fix_size > IWL_MAX_CMD_SIZE);
1122
1123         if (iwl_is_rfkill(priv) || iwl_is_ctkill(priv)) {
1124                 IWL_WARN(priv, "Not sending command - %s KILL\n",
1125                          iwl_is_rfkill(priv) ? "RF" : "CT");
1126                 return -EIO;
1127         }
1128
1129         if (iwl_queue_space(q) < ((cmd->flags & CMD_ASYNC) ? 2 : 1)) {
1130                 IWL_ERR(priv, "No space in command queue\n");
1131                 if (iwl_within_ct_kill_margin(priv))
1132                         iwl_tt_enter_ct_kill(priv);
1133                 else {
1134                         IWL_ERR(priv, "Restarting adapter due to queue full\n");
1135                         queue_work(priv->workqueue, &priv->restart);
1136                 }
1137                 return -ENOSPC;
1138         }
1139
1140         spin_lock_irqsave(&priv->hcmd_lock, flags);
1141
1142         /* If this is a huge cmd, mark the huge flag also on the meta.flags
1143          * of the _original_ cmd. This is used for DMA mapping clean up.
1144          */
1145         if (cmd->flags & CMD_SIZE_HUGE) {
1146                 idx = get_cmd_index(q, q->write_ptr, 0);
1147                 txq->meta[idx].flags = CMD_SIZE_HUGE;
1148         }
1149
1150         idx = get_cmd_index(q, q->write_ptr, cmd->flags & CMD_SIZE_HUGE);
1151         out_cmd = txq->cmd[idx];
1152         out_meta = &txq->meta[idx];
1153
1154         memset(out_meta, 0, sizeof(*out_meta)); /* re-initialize to NULL */
1155         out_meta->flags = cmd->flags;
1156         if (cmd->flags & CMD_WANT_SKB)
1157                 out_meta->source = cmd;
1158         if (cmd->flags & CMD_ASYNC)
1159                 out_meta->callback = cmd->callback;
1160
1161         out_cmd->hdr.cmd = cmd->id;
1162         memcpy(&out_cmd->cmd.payload, cmd->data, cmd->len);
1163
1164         /* At this point, the out_cmd now has all of the incoming cmd
1165          * information */
1166
1167         out_cmd->hdr.flags = 0;
1168         out_cmd->hdr.sequence = cpu_to_le16(QUEUE_TO_SEQ(IWL_CMD_QUEUE_NUM) |
1169                         INDEX_TO_SEQ(q->write_ptr));
1170         if (cmd->flags & CMD_SIZE_HUGE)
1171                 out_cmd->hdr.sequence |= SEQ_HUGE_FRAME;
1172         len = sizeof(struct iwl_device_cmd);
1173         if (idx == TFD_CMD_SLOTS)
1174                 len = IWL_MAX_CMD_SIZE;
1175
1176 #ifdef CONFIG_IWLWIFI_DEBUG
1177         switch (out_cmd->hdr.cmd) {
1178         case REPLY_TX_LINK_QUALITY_CMD:
1179         case SENSITIVITY_CMD:
1180                 IWL_DEBUG_HC_DUMP(priv, "Sending command %s (#%x), seq: 0x%04X, "
1181                                 "%d bytes at %d[%d]:%d\n",
1182                                 get_cmd_string(out_cmd->hdr.cmd),
1183                                 out_cmd->hdr.cmd,
1184                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1185                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1186                                 break;
1187         default:
1188                 IWL_DEBUG_HC(priv, "Sending command %s (#%x), seq: 0x%04X, "
1189                                 "%d bytes at %d[%d]:%d\n",
1190                                 get_cmd_string(out_cmd->hdr.cmd),
1191                                 out_cmd->hdr.cmd,
1192                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1193                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1194         }
1195 #endif
1196         txq->need_update = 1;
1197
1198         if (priv->cfg->ops->lib->txq_update_byte_cnt_tbl)
1199                 /* Set up entry in queue's byte count circular buffer */
1200                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq, 0);
1201
1202         phys_addr = pci_map_single(priv->pci_dev, &out_cmd->hdr,
1203                                    fix_size, PCI_DMA_BIDIRECTIONAL);
1204         pci_unmap_addr_set(out_meta, mapping, phys_addr);
1205         pci_unmap_len_set(out_meta, len, fix_size);
1206
1207         trace_iwlwifi_dev_hcmd(priv, &out_cmd->hdr, fix_size, cmd->flags);
1208
1209         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
1210                                                    phys_addr, fix_size, 1,
1211                                                    U32_PAD(cmd->len));
1212
1213         /* Increment and update queue's write index */
1214         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
1215         iwl_txq_update_write_ptr(priv, txq);
1216
1217         spin_unlock_irqrestore(&priv->hcmd_lock, flags);
1218         return idx;
1219 }
1220
1221 static void iwl_tx_status(struct iwl_priv *priv, struct sk_buff *skb)
1222 {
1223         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
1224         struct ieee80211_sta *sta;
1225         struct iwl_station_priv *sta_priv;
1226
1227         sta = ieee80211_find_sta(priv->vif, hdr->addr1);
1228         if (sta) {
1229                 sta_priv = (void *)sta->drv_priv;
1230                 /* avoid atomic ops if this isn't a client */
1231                 if (sta_priv->client &&
1232                     atomic_dec_return(&sta_priv->pending_frames) == 0)
1233                         ieee80211_sta_block_awake(priv->hw, sta, false);
1234         }
1235
1236         ieee80211_tx_status_irqsafe(priv->hw, skb);
1237 }
1238
1239 int iwl_tx_queue_reclaim(struct iwl_priv *priv, int txq_id, int index)
1240 {
1241         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1242         struct iwl_queue *q = &txq->q;
1243         struct iwl_tx_info *tx_info;
1244         int nfreed = 0;
1245         struct ieee80211_hdr *hdr;
1246
1247         if ((index >= q->n_bd) || (iwl_queue_used(q, index) == 0)) {
1248                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1249                           "is out of range [0-%d] %d %d.\n", txq_id,
1250                           index, q->n_bd, q->write_ptr, q->read_ptr);
1251                 return 0;
1252         }
1253
1254         for (index = iwl_queue_inc_wrap(index, q->n_bd);
1255              q->read_ptr != index;
1256              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1257
1258                 tx_info = &txq->txb[txq->q.read_ptr];
1259                 iwl_tx_status(priv, tx_info->skb[0]);
1260
1261                 hdr = (struct ieee80211_hdr *)tx_info->skb[0]->data;
1262                 if (hdr && ieee80211_is_data_qos(hdr->frame_control))
1263                         nfreed++;
1264                 tx_info->skb[0] = NULL;
1265
1266                 if (priv->cfg->ops->lib->txq_inval_byte_cnt_tbl)
1267                         priv->cfg->ops->lib->txq_inval_byte_cnt_tbl(priv, txq);
1268
1269                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
1270         }
1271         return nfreed;
1272 }
1273 EXPORT_SYMBOL(iwl_tx_queue_reclaim);
1274
1275
1276 /**
1277  * iwl_hcmd_queue_reclaim - Reclaim TX command queue entries already Tx'd
1278  *
1279  * When FW advances 'R' index, all entries between old and new 'R' index
1280  * need to be reclaimed. As result, some free space forms.  If there is
1281  * enough free space (> low mark), wake the stack that feeds us.
1282  */
1283 static void iwl_hcmd_queue_reclaim(struct iwl_priv *priv, int txq_id,
1284                                    int idx, int cmd_idx)
1285 {
1286         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1287         struct iwl_queue *q = &txq->q;
1288         int nfreed = 0;
1289
1290         if ((idx >= q->n_bd) || (iwl_queue_used(q, idx) == 0)) {
1291                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1292                           "is out of range [0-%d] %d %d.\n", txq_id,
1293                           idx, q->n_bd, q->write_ptr, q->read_ptr);
1294                 return;
1295         }
1296
1297         for (idx = iwl_queue_inc_wrap(idx, q->n_bd); q->read_ptr != idx;
1298              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1299
1300                 if (nfreed++ > 0) {
1301                         IWL_ERR(priv, "HCMD skipped: index (%d) %d %d\n", idx,
1302                                         q->write_ptr, q->read_ptr);
1303                         queue_work(priv->workqueue, &priv->restart);
1304                 }
1305
1306         }
1307 }
1308
1309 /**
1310  * iwl_tx_cmd_complete - Pull unused buffers off the queue and reclaim them
1311  * @rxb: Rx buffer to reclaim
1312  *
1313  * If an Rx buffer has an async callback associated with it the callback
1314  * will be executed.  The attached skb (if present) will only be freed
1315  * if the callback returns 1
1316  */
1317 void iwl_tx_cmd_complete(struct iwl_priv *priv, struct iwl_rx_mem_buffer *rxb)
1318 {
1319         struct iwl_rx_packet *pkt = rxb_addr(rxb);
1320         u16 sequence = le16_to_cpu(pkt->hdr.sequence);
1321         int txq_id = SEQ_TO_QUEUE(sequence);
1322         int index = SEQ_TO_INDEX(sequence);
1323         int cmd_index;
1324         bool huge = !!(pkt->hdr.sequence & SEQ_HUGE_FRAME);
1325         struct iwl_device_cmd *cmd;
1326         struct iwl_cmd_meta *meta;
1327         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
1328
1329         /* If a Tx command is being handled and it isn't in the actual
1330          * command queue then there a command routing bug has been introduced
1331          * in the queue management code. */
1332         if (WARN(txq_id != IWL_CMD_QUEUE_NUM,
1333                  "wrong command queue %d, sequence 0x%X readp=%d writep=%d\n",
1334                   txq_id, sequence,
1335                   priv->txq[IWL_CMD_QUEUE_NUM].q.read_ptr,
1336                   priv->txq[IWL_CMD_QUEUE_NUM].q.write_ptr)) {
1337                 iwl_print_hex_error(priv, pkt, 32);
1338                 return;
1339         }
1340
1341         /* If this is a huge cmd, clear the huge flag on the meta.flags
1342          * of the _original_ cmd. So that iwl_cmd_queue_free won't unmap
1343          * the DMA buffer for the scan (huge) command.
1344          */
1345         if (huge) {
1346                 cmd_index = get_cmd_index(&txq->q, index, 0);
1347                 txq->meta[cmd_index].flags = 0;
1348         }
1349         cmd_index = get_cmd_index(&txq->q, index, huge);
1350         cmd = txq->cmd[cmd_index];
1351         meta = &txq->meta[cmd_index];
1352
1353         pci_unmap_single(priv->pci_dev,
1354                          pci_unmap_addr(meta, mapping),
1355                          pci_unmap_len(meta, len),
1356                          PCI_DMA_BIDIRECTIONAL);
1357
1358         /* Input error checking is done when commands are added to queue. */
1359         if (meta->flags & CMD_WANT_SKB) {
1360                 meta->source->reply_page = (unsigned long)rxb_addr(rxb);
1361                 rxb->page = NULL;
1362         } else if (meta->callback)
1363                 meta->callback(priv, cmd, pkt);
1364
1365         iwl_hcmd_queue_reclaim(priv, txq_id, index, cmd_index);
1366
1367         if (!(meta->flags & CMD_ASYNC)) {
1368                 clear_bit(STATUS_HCMD_ACTIVE, &priv->status);
1369                 IWL_DEBUG_INFO(priv, "Clearing HCMD_ACTIVE for command %s \n",
1370                                get_cmd_string(cmd->hdr.cmd));
1371                 wake_up_interruptible(&priv->wait_command_queue);
1372         }
1373         meta->flags = 0;
1374 }
1375 EXPORT_SYMBOL(iwl_tx_cmd_complete);
1376
1377 /*
1378  * Find first available (lowest unused) Tx Queue, mark it "active".
1379  * Called only when finding queue for aggregation.
1380  * Should never return anything < 7, because they should already
1381  * be in use as EDCA AC (0-3), Command (4), reserved (5, 6)
1382  */
1383 static int iwl_txq_ctx_activate_free(struct iwl_priv *priv)
1384 {
1385         int txq_id;
1386
1387         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
1388                 if (!test_and_set_bit(txq_id, &priv->txq_ctx_active_msk))
1389                         return txq_id;
1390         return -1;
1391 }
1392
1393 int iwl_tx_agg_start(struct iwl_priv *priv, const u8 *ra, u16 tid, u16 *ssn)
1394 {
1395         int sta_id;
1396         int tx_fifo;
1397         int txq_id;
1398         int ret;
1399         unsigned long flags;
1400         struct iwl_tid_data *tid_data;
1401
1402         tx_fifo = get_fifo_from_tid(tid);
1403         if (unlikely(tx_fifo < 0))
1404                 return tx_fifo;
1405
1406         IWL_WARN(priv, "%s on ra = %pM tid = %d\n",
1407                         __func__, ra, tid);
1408
1409         sta_id = iwl_find_station(priv, ra);
1410         if (sta_id == IWL_INVALID_STATION) {
1411                 IWL_ERR(priv, "Start AGG on invalid station\n");
1412                 return -ENXIO;
1413         }
1414         if (unlikely(tid >= MAX_TID_COUNT))
1415                 return -EINVAL;
1416
1417         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_OFF) {
1418                 IWL_ERR(priv, "Start AGG when state is not IWL_AGG_OFF !\n");
1419                 return -ENXIO;
1420         }
1421
1422         txq_id = iwl_txq_ctx_activate_free(priv);
1423         if (txq_id == -1) {
1424                 IWL_ERR(priv, "No free aggregation queue available\n");
1425                 return -ENXIO;
1426         }
1427
1428         spin_lock_irqsave(&priv->sta_lock, flags);
1429         tid_data = &priv->stations[sta_id].tid[tid];
1430         *ssn = SEQ_TO_SN(tid_data->seq_number);
1431         tid_data->agg.txq_id = txq_id;
1432         priv->txq[txq_id].swq_id = iwl_virtual_agg_queue_num(tx_fifo, txq_id);
1433         spin_unlock_irqrestore(&priv->sta_lock, flags);
1434
1435         ret = priv->cfg->ops->lib->txq_agg_enable(priv, txq_id, tx_fifo,
1436                                                   sta_id, tid, *ssn);
1437         if (ret)
1438                 return ret;
1439
1440         if (tid_data->tfds_in_queue == 0) {
1441                 IWL_DEBUG_HT(priv, "HW queue is empty\n");
1442                 tid_data->agg.state = IWL_AGG_ON;
1443                 ieee80211_start_tx_ba_cb_irqsafe(priv->vif, ra, tid);
1444         } else {
1445                 IWL_DEBUG_HT(priv, "HW queue is NOT empty: %d packets in HW queue\n",
1446                              tid_data->tfds_in_queue);
1447                 tid_data->agg.state = IWL_EMPTYING_HW_QUEUE_ADDBA;
1448         }
1449         return ret;
1450 }
1451 EXPORT_SYMBOL(iwl_tx_agg_start);
1452
1453 int iwl_tx_agg_stop(struct iwl_priv *priv , const u8 *ra, u16 tid)
1454 {
1455         int tx_fifo_id, txq_id, sta_id, ssn = -1;
1456         struct iwl_tid_data *tid_data;
1457         int write_ptr, read_ptr;
1458         unsigned long flags;
1459
1460         if (!ra) {
1461                 IWL_ERR(priv, "ra = NULL\n");
1462                 return -EINVAL;
1463         }
1464
1465         tx_fifo_id = get_fifo_from_tid(tid);
1466         if (unlikely(tx_fifo_id < 0))
1467                 return tx_fifo_id;
1468
1469         sta_id = iwl_find_station(priv, ra);
1470
1471         if (sta_id == IWL_INVALID_STATION) {
1472                 IWL_ERR(priv, "Invalid station for AGG tid %d\n", tid);
1473                 return -ENXIO;
1474         }
1475
1476         if (priv->stations[sta_id].tid[tid].agg.state ==
1477                                 IWL_EMPTYING_HW_QUEUE_ADDBA) {
1478                 IWL_DEBUG_HT(priv, "AGG stop before setup done\n");
1479                 ieee80211_stop_tx_ba_cb_irqsafe(priv->vif, ra, tid);
1480                 priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1481                 return 0;
1482         }
1483
1484         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_ON)
1485                 IWL_WARN(priv, "Stopping AGG while state not ON or starting\n");
1486
1487         tid_data = &priv->stations[sta_id].tid[tid];
1488         ssn = (tid_data->seq_number & IEEE80211_SCTL_SEQ) >> 4;
1489         txq_id = tid_data->agg.txq_id;
1490         write_ptr = priv->txq[txq_id].q.write_ptr;
1491         read_ptr = priv->txq[txq_id].q.read_ptr;
1492
1493         /* The queue is not empty */
1494         if (write_ptr != read_ptr) {
1495                 IWL_DEBUG_HT(priv, "Stopping a non empty AGG HW QUEUE\n");
1496                 priv->stations[sta_id].tid[tid].agg.state =
1497                                 IWL_EMPTYING_HW_QUEUE_DELBA;
1498                 return 0;
1499         }
1500
1501         IWL_DEBUG_HT(priv, "HW queue is empty\n");
1502         priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1503
1504         spin_lock_irqsave(&priv->lock, flags);
1505         /*
1506          * the only reason this call can fail is queue number out of range,
1507          * which can happen if uCode is reloaded and all the station
1508          * information are lost. if it is outside the range, there is no need
1509          * to deactivate the uCode queue, just return "success" to allow
1510          *  mac80211 to clean up it own data.
1511          */
1512         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id, ssn,
1513                                                    tx_fifo_id);
1514         spin_unlock_irqrestore(&priv->lock, flags);
1515
1516         ieee80211_stop_tx_ba_cb_irqsafe(priv->vif, ra, tid);
1517
1518         return 0;
1519 }
1520 EXPORT_SYMBOL(iwl_tx_agg_stop);
1521
1522 int iwl_txq_check_empty(struct iwl_priv *priv, int sta_id, u8 tid, int txq_id)
1523 {
1524         struct iwl_queue *q = &priv->txq[txq_id].q;
1525         u8 *addr = priv->stations[sta_id].sta.sta.addr;
1526         struct iwl_tid_data *tid_data = &priv->stations[sta_id].tid[tid];
1527
1528         switch (priv->stations[sta_id].tid[tid].agg.state) {
1529         case IWL_EMPTYING_HW_QUEUE_DELBA:
1530                 /* We are reclaiming the last packet of the */
1531                 /* aggregated HW queue */
1532                 if ((txq_id  == tid_data->agg.txq_id) &&
1533                     (q->read_ptr == q->write_ptr)) {
1534                         u16 ssn = SEQ_TO_SN(tid_data->seq_number);
1535                         int tx_fifo = get_fifo_from_tid(tid);
1536                         IWL_DEBUG_HT(priv, "HW queue empty: continue DELBA flow\n");
1537                         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id,
1538                                                              ssn, tx_fifo);
1539                         tid_data->agg.state = IWL_AGG_OFF;
1540                         ieee80211_stop_tx_ba_cb_irqsafe(priv->vif, addr, tid);
1541                 }
1542                 break;
1543         case IWL_EMPTYING_HW_QUEUE_ADDBA:
1544                 /* We are reclaiming the last packet of the queue */
1545                 if (tid_data->tfds_in_queue == 0) {
1546                         IWL_DEBUG_HT(priv, "HW queue empty: continue ADDBA flow\n");
1547                         tid_data->agg.state = IWL_AGG_ON;
1548                         ieee80211_start_tx_ba_cb_irqsafe(priv->vif, addr, tid);
1549                 }
1550                 break;
1551         }
1552         return 0;
1553 }
1554 EXPORT_SYMBOL(iwl_txq_check_empty);
1555
1556 /**
1557  * iwl_tx_status_reply_compressed_ba - Update tx status from block-ack
1558  *
1559  * Go through block-ack's bitmap of ACK'd frames, update driver's record of
1560  * ACK vs. not.  This gets sent to mac80211, then to rate scaling algo.
1561  */
1562 static int iwl_tx_status_reply_compressed_ba(struct iwl_priv *priv,
1563                                  struct iwl_ht_agg *agg,
1564                                  struct iwl_compressed_ba_resp *ba_resp)
1565
1566 {
1567         int i, sh, ack;
1568         u16 seq_ctl = le16_to_cpu(ba_resp->seq_ctl);
1569         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1570         u64 bitmap;
1571         int successes = 0;
1572         struct ieee80211_tx_info *info;
1573
1574         if (unlikely(!agg->wait_for_ba))  {
1575                 IWL_ERR(priv, "Received BA when not expected\n");
1576                 return -EINVAL;
1577         }
1578
1579         /* Mark that the expected block-ack response arrived */
1580         agg->wait_for_ba = 0;
1581         IWL_DEBUG_TX_REPLY(priv, "BA %d %d\n", agg->start_idx, ba_resp->seq_ctl);
1582
1583         /* Calculate shift to align block-ack bits with our Tx window bits */
1584         sh = agg->start_idx - SEQ_TO_INDEX(seq_ctl >> 4);
1585         if (sh < 0) /* tbw something is wrong with indices */
1586                 sh += 0x100;
1587
1588         /* don't use 64-bit values for now */
1589         bitmap = le64_to_cpu(ba_resp->bitmap) >> sh;
1590
1591         if (agg->frame_count > (64 - sh)) {
1592                 IWL_DEBUG_TX_REPLY(priv, "more frames than bitmap size");
1593                 return -1;
1594         }
1595
1596         /* check for success or failure according to the
1597          * transmitted bitmap and block-ack bitmap */
1598         bitmap &= agg->bitmap;
1599
1600         /* For each frame attempted in aggregation,
1601          * update driver's record of tx frame's status. */
1602         for (i = 0; i < agg->frame_count ; i++) {
1603                 ack = bitmap & (1ULL << i);
1604                 successes += !!ack;
1605                 IWL_DEBUG_TX_REPLY(priv, "%s ON i=%d idx=%d raw=%d\n",
1606                         ack ? "ACK" : "NACK", i, (agg->start_idx + i) & 0xff,
1607                         agg->start_idx + i);
1608         }
1609
1610         info = IEEE80211_SKB_CB(priv->txq[scd_flow].txb[agg->start_idx].skb[0]);
1611         memset(&info->status, 0, sizeof(info->status));
1612         info->flags |= IEEE80211_TX_STAT_ACK;
1613         info->flags |= IEEE80211_TX_STAT_AMPDU;
1614         info->status.ampdu_ack_map = successes;
1615         info->status.ampdu_ack_len = agg->frame_count;
1616         iwl_hwrate_to_tx_control(priv, agg->rate_n_flags, info);
1617
1618         IWL_DEBUG_TX_REPLY(priv, "Bitmap %llx\n", (unsigned long long)bitmap);
1619
1620         return 0;
1621 }
1622
1623 /**
1624  * iwl_rx_reply_compressed_ba - Handler for REPLY_COMPRESSED_BA
1625  *
1626  * Handles block-acknowledge notification from device, which reports success
1627  * of frames sent via aggregation.
1628  */
1629 void iwl_rx_reply_compressed_ba(struct iwl_priv *priv,
1630                                            struct iwl_rx_mem_buffer *rxb)
1631 {
1632         struct iwl_rx_packet *pkt = rxb_addr(rxb);
1633         struct iwl_compressed_ba_resp *ba_resp = &pkt->u.compressed_ba;
1634         struct iwl_tx_queue *txq = NULL;
1635         struct iwl_ht_agg *agg;
1636         int index;
1637         int sta_id;
1638         int tid;
1639
1640         /* "flow" corresponds to Tx queue */
1641         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1642
1643         /* "ssn" is start of block-ack Tx window, corresponds to index
1644          * (in Tx queue's circular buffer) of first TFD/frame in window */
1645         u16 ba_resp_scd_ssn = le16_to_cpu(ba_resp->scd_ssn);
1646
1647         if (scd_flow >= priv->hw_params.max_txq_num) {
1648                 IWL_ERR(priv,
1649                         "BUG_ON scd_flow is bigger than number of queues\n");
1650                 return;
1651         }
1652
1653         txq = &priv->txq[scd_flow];
1654         sta_id = ba_resp->sta_id;
1655         tid = ba_resp->tid;
1656         agg = &priv->stations[sta_id].tid[tid].agg;
1657
1658         /* Find index just before block-ack window */
1659         index = iwl_queue_dec_wrap(ba_resp_scd_ssn & 0xff, txq->q.n_bd);
1660
1661         /* TODO: Need to get this copy more safely - now good for debug */
1662
1663         IWL_DEBUG_TX_REPLY(priv, "REPLY_COMPRESSED_BA [%d] Received from %pM, "
1664                            "sta_id = %d\n",
1665                            agg->wait_for_ba,
1666                            (u8 *) &ba_resp->sta_addr_lo32,
1667                            ba_resp->sta_id);
1668         IWL_DEBUG_TX_REPLY(priv, "TID = %d, SeqCtl = %d, bitmap = 0x%llx, scd_flow = "
1669                            "%d, scd_ssn = %d\n",
1670                            ba_resp->tid,
1671                            ba_resp->seq_ctl,
1672                            (unsigned long long)le64_to_cpu(ba_resp->bitmap),
1673                            ba_resp->scd_flow,
1674                            ba_resp->scd_ssn);
1675         IWL_DEBUG_TX_REPLY(priv, "DAT start_idx = %d, bitmap = 0x%llx \n",
1676                            agg->start_idx,
1677                            (unsigned long long)agg->bitmap);
1678
1679         /* Update driver's record of ACK vs. not for each frame in window */
1680         iwl_tx_status_reply_compressed_ba(priv, agg, ba_resp);
1681
1682         /* Release all TFDs before the SSN, i.e. all TFDs in front of
1683          * block-ack window (we assume that they've been successfully
1684          * transmitted ... if not, it's too late anyway). */
1685         if (txq->q.read_ptr != (ba_resp_scd_ssn & 0xff)) {
1686                 /* calculate mac80211 ampdu sw queue to wake */
1687                 int freed = iwl_tx_queue_reclaim(priv, scd_flow, index);
1688                 iwl_free_tfds_in_queue(priv, sta_id, tid, freed);
1689
1690                 if ((iwl_queue_space(&txq->q) > txq->q.low_mark) &&
1691                     priv->mac80211_registered &&
1692                     (agg->state != IWL_EMPTYING_HW_QUEUE_DELBA))
1693                         iwl_wake_queue(priv, txq->swq_id);
1694
1695                 iwl_txq_check_empty(priv, sta_id, tid, scd_flow);
1696         }
1697 }
1698 EXPORT_SYMBOL(iwl_rx_reply_compressed_ba);
1699
1700 #ifdef CONFIG_IWLWIFI_DEBUG
1701 #define TX_STATUS_ENTRY(x) case TX_STATUS_FAIL_ ## x: return #x
1702
1703 const char *iwl_get_tx_fail_reason(u32 status)
1704 {
1705         switch (status & TX_STATUS_MSK) {
1706         case TX_STATUS_SUCCESS:
1707                 return "SUCCESS";
1708                 TX_STATUS_ENTRY(SHORT_LIMIT);
1709                 TX_STATUS_ENTRY(LONG_LIMIT);
1710                 TX_STATUS_ENTRY(FIFO_UNDERRUN);
1711                 TX_STATUS_ENTRY(MGMNT_ABORT);
1712                 TX_STATUS_ENTRY(NEXT_FRAG);
1713                 TX_STATUS_ENTRY(LIFE_EXPIRE);
1714                 TX_STATUS_ENTRY(DEST_PS);
1715                 TX_STATUS_ENTRY(ABORTED);
1716                 TX_STATUS_ENTRY(BT_RETRY);
1717                 TX_STATUS_ENTRY(STA_INVALID);
1718                 TX_STATUS_ENTRY(FRAG_DROPPED);
1719                 TX_STATUS_ENTRY(TID_DISABLE);
1720                 TX_STATUS_ENTRY(FRAME_FLUSHED);
1721                 TX_STATUS_ENTRY(INSUFFICIENT_CF_POLL);
1722                 TX_STATUS_ENTRY(TX_LOCKED);
1723                 TX_STATUS_ENTRY(NO_BEACON_ON_RADAR);
1724         }
1725
1726         return "UNKNOWN";
1727 }
1728 EXPORT_SYMBOL(iwl_get_tx_fail_reason);
1729 #endif /* CONFIG_IWLWIFI_DEBUG */