Merge branch 'master' of master.kernel.org:/pub/scm/linux/kernel/git/davem/net-2.6
[linux-2.6.git] / drivers / net / wireless / iwlwifi / iwl-tx.c
1 /******************************************************************************
2  *
3  * Copyright(c) 2003 - 2009 Intel Corporation. All rights reserved.
4  *
5  * Portions of this file are derived from the ipw3945 project, as well
6  * as portions of the ieee80211 subsystem header files.
7  *
8  * This program is free software; you can redistribute it and/or modify it
9  * under the terms of version 2 of the GNU General Public License as
10  * published by the Free Software Foundation.
11  *
12  * This program is distributed in the hope that it will be useful, but WITHOUT
13  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
14  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
15  * more details.
16  *
17  * You should have received a copy of the GNU General Public License along with
18  * this program; if not, write to the Free Software Foundation, Inc.,
19  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA
20  *
21  * The full GNU General Public License is included in this distribution in the
22  * file called LICENSE.
23  *
24  * Contact Information:
25  *  Intel Linux Wireless <ilw@linux.intel.com>
26  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
27  *
28  *****************************************************************************/
29
30 #include <linux/etherdevice.h>
31 #include <net/mac80211.h>
32 #include "iwl-eeprom.h"
33 #include "iwl-dev.h"
34 #include "iwl-core.h"
35 #include "iwl-sta.h"
36 #include "iwl-io.h"
37 #include "iwl-helpers.h"
38
39 static const u16 default_tid_to_tx_fifo[] = {
40         IWL_TX_FIFO_AC1,
41         IWL_TX_FIFO_AC0,
42         IWL_TX_FIFO_AC0,
43         IWL_TX_FIFO_AC1,
44         IWL_TX_FIFO_AC2,
45         IWL_TX_FIFO_AC2,
46         IWL_TX_FIFO_AC3,
47         IWL_TX_FIFO_AC3,
48         IWL_TX_FIFO_NONE,
49         IWL_TX_FIFO_NONE,
50         IWL_TX_FIFO_NONE,
51         IWL_TX_FIFO_NONE,
52         IWL_TX_FIFO_NONE,
53         IWL_TX_FIFO_NONE,
54         IWL_TX_FIFO_NONE,
55         IWL_TX_FIFO_NONE,
56         IWL_TX_FIFO_AC3
57 };
58
59 static inline int iwl_alloc_dma_ptr(struct iwl_priv *priv,
60                                     struct iwl_dma_ptr *ptr, size_t size)
61 {
62         ptr->addr = pci_alloc_consistent(priv->pci_dev, size, &ptr->dma);
63         if (!ptr->addr)
64                 return -ENOMEM;
65         ptr->size = size;
66         return 0;
67 }
68
69 static inline void iwl_free_dma_ptr(struct iwl_priv *priv,
70                                     struct iwl_dma_ptr *ptr)
71 {
72         if (unlikely(!ptr->addr))
73                 return;
74
75         pci_free_consistent(priv->pci_dev, ptr->size, ptr->addr, ptr->dma);
76         memset(ptr, 0, sizeof(*ptr));
77 }
78
79 /**
80  * iwl_txq_update_write_ptr - Send new write index to hardware
81  */
82 int iwl_txq_update_write_ptr(struct iwl_priv *priv, struct iwl_tx_queue *txq)
83 {
84         u32 reg = 0;
85         int ret = 0;
86         int txq_id = txq->q.id;
87
88         if (txq->need_update == 0)
89                 return ret;
90
91         /* if we're trying to save power */
92         if (test_bit(STATUS_POWER_PMI, &priv->status)) {
93                 /* wake up nic if it's powered down ...
94                  * uCode will wake up, and interrupt us again, so next
95                  * time we'll skip this part. */
96                 reg = iwl_read32(priv, CSR_UCODE_DRV_GP1);
97
98                 if (reg & CSR_UCODE_DRV_GP1_BIT_MAC_SLEEP) {
99                         IWL_DEBUG_INFO(priv, "Requesting wakeup, GP1 = 0x%x\n", reg);
100                         iwl_set_bit(priv, CSR_GP_CNTRL,
101                                     CSR_GP_CNTRL_REG_FLAG_MAC_ACCESS_REQ);
102                         return ret;
103                 }
104
105                 iwl_write_direct32(priv, HBUS_TARG_WRPTR,
106                                      txq->q.write_ptr | (txq_id << 8));
107
108         /* else not in power-save mode, uCode will never sleep when we're
109          * trying to tx (during RFKILL, we're not trying to tx). */
110         } else
111                 iwl_write32(priv, HBUS_TARG_WRPTR,
112                             txq->q.write_ptr | (txq_id << 8));
113
114         txq->need_update = 0;
115
116         return ret;
117 }
118 EXPORT_SYMBOL(iwl_txq_update_write_ptr);
119
120
121 /**
122  * iwl_tx_queue_free - Deallocate DMA queue.
123  * @txq: Transmit queue to deallocate.
124  *
125  * Empty queue by removing and destroying all BD's.
126  * Free all buffers.
127  * 0-fill, but do not free "txq" descriptor structure.
128  */
129 void iwl_tx_queue_free(struct iwl_priv *priv, int txq_id)
130 {
131         struct iwl_tx_queue *txq = &priv->txq[txq_id];
132         struct iwl_queue *q = &txq->q;
133         struct pci_dev *dev = priv->pci_dev;
134         int i, len;
135
136         if (q->n_bd == 0)
137                 return;
138
139         /* first, empty all BD's */
140         for (; q->write_ptr != q->read_ptr;
141              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd))
142                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
143
144         len = sizeof(struct iwl_cmd) * q->n_window;
145
146         /* De-alloc array of command/tx buffers */
147         for (i = 0; i < TFD_TX_CMD_SLOTS; i++)
148                 kfree(txq->cmd[i]);
149
150         /* De-alloc circular buffer of TFDs */
151         if (txq->q.n_bd)
152                 pci_free_consistent(dev, priv->hw_params.tfd_size *
153                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
154
155         /* De-alloc array of per-TFD driver data */
156         kfree(txq->txb);
157         txq->txb = NULL;
158
159         /* 0-fill queue descriptor structure */
160         memset(txq, 0, sizeof(*txq));
161 }
162 EXPORT_SYMBOL(iwl_tx_queue_free);
163
164 /**
165  * iwl_cmd_queue_free - Deallocate DMA queue.
166  * @txq: Transmit queue to deallocate.
167  *
168  * Empty queue by removing and destroying all BD's.
169  * Free all buffers.
170  * 0-fill, but do not free "txq" descriptor structure.
171  */
172 void iwl_cmd_queue_free(struct iwl_priv *priv)
173 {
174         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
175         struct iwl_queue *q = &txq->q;
176         struct pci_dev *dev = priv->pci_dev;
177         int i, len;
178
179         if (q->n_bd == 0)
180                 return;
181
182         len = sizeof(struct iwl_cmd) * q->n_window;
183         len += IWL_MAX_SCAN_SIZE;
184
185         /* De-alloc array of command/tx buffers */
186         for (i = 0; i <= TFD_CMD_SLOTS; i++)
187                 kfree(txq->cmd[i]);
188
189         /* De-alloc circular buffer of TFDs */
190         if (txq->q.n_bd)
191                 pci_free_consistent(dev, priv->hw_params.tfd_size *
192                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
193
194         /* 0-fill queue descriptor structure */
195         memset(txq, 0, sizeof(*txq));
196 }
197 EXPORT_SYMBOL(iwl_cmd_queue_free);
198
199 /*************** DMA-QUEUE-GENERAL-FUNCTIONS  *****
200  * DMA services
201  *
202  * Theory of operation
203  *
204  * A Tx or Rx queue resides in host DRAM, and is comprised of a circular buffer
205  * of buffer descriptors, each of which points to one or more data buffers for
206  * the device to read from or fill.  Driver and device exchange status of each
207  * queue via "read" and "write" pointers.  Driver keeps minimum of 2 empty
208  * entries in each circular buffer, to protect against confusing empty and full
209  * queue states.
210  *
211  * The device reads or writes the data in the queues via the device's several
212  * DMA/FIFO channels.  Each queue is mapped to a single DMA channel.
213  *
214  * For Tx queue, there are low mark and high mark limits. If, after queuing
215  * the packet for Tx, free space become < low mark, Tx queue stopped. When
216  * reclaiming packets (on 'tx done IRQ), if free space become > high mark,
217  * Tx queue resumed.
218  *
219  * See more detailed info in iwl-4965-hw.h.
220  ***************************************************/
221
222 int iwl_queue_space(const struct iwl_queue *q)
223 {
224         int s = q->read_ptr - q->write_ptr;
225
226         if (q->read_ptr > q->write_ptr)
227                 s -= q->n_bd;
228
229         if (s <= 0)
230                 s += q->n_window;
231         /* keep some reserve to not confuse empty and full situations */
232         s -= 2;
233         if (s < 0)
234                 s = 0;
235         return s;
236 }
237 EXPORT_SYMBOL(iwl_queue_space);
238
239
240 /**
241  * iwl_queue_init - Initialize queue's high/low-water and read/write indexes
242  */
243 static int iwl_queue_init(struct iwl_priv *priv, struct iwl_queue *q,
244                           int count, int slots_num, u32 id)
245 {
246         q->n_bd = count;
247         q->n_window = slots_num;
248         q->id = id;
249
250         /* count must be power-of-two size, otherwise iwl_queue_inc_wrap
251          * and iwl_queue_dec_wrap are broken. */
252         BUG_ON(!is_power_of_2(count));
253
254         /* slots_num must be power-of-two size, otherwise
255          * get_cmd_index is broken. */
256         BUG_ON(!is_power_of_2(slots_num));
257
258         q->low_mark = q->n_window / 4;
259         if (q->low_mark < 4)
260                 q->low_mark = 4;
261
262         q->high_mark = q->n_window / 8;
263         if (q->high_mark < 2)
264                 q->high_mark = 2;
265
266         q->write_ptr = q->read_ptr = 0;
267
268         return 0;
269 }
270
271 /**
272  * iwl_tx_queue_alloc - Alloc driver data and TFD CB for one Tx/cmd queue
273  */
274 static int iwl_tx_queue_alloc(struct iwl_priv *priv,
275                               struct iwl_tx_queue *txq, u32 id)
276 {
277         struct pci_dev *dev = priv->pci_dev;
278         size_t tfd_sz = priv->hw_params.tfd_size * TFD_QUEUE_SIZE_MAX;
279
280         /* Driver private data, only for Tx (not command) queues,
281          * not shared with device. */
282         if (id != IWL_CMD_QUEUE_NUM) {
283                 txq->txb = kmalloc(sizeof(txq->txb[0]) *
284                                    TFD_QUEUE_SIZE_MAX, GFP_KERNEL);
285                 if (!txq->txb) {
286                         IWL_ERR(priv, "kmalloc for auxiliary BD "
287                                   "structures failed\n");
288                         goto error;
289                 }
290         } else {
291                 txq->txb = NULL;
292         }
293
294         /* Circular buffer of transmit frame descriptors (TFDs),
295          * shared with device */
296         txq->tfds = pci_alloc_consistent(dev, tfd_sz, &txq->q.dma_addr);
297
298         if (!txq->tfds) {
299                 IWL_ERR(priv, "pci_alloc_consistent(%zd) failed\n", tfd_sz);
300                 goto error;
301         }
302         txq->q.id = id;
303
304         return 0;
305
306  error:
307         kfree(txq->txb);
308         txq->txb = NULL;
309
310         return -ENOMEM;
311 }
312
313 /**
314  * iwl_tx_queue_init - Allocate and initialize one tx/cmd queue
315  */
316 int iwl_tx_queue_init(struct iwl_priv *priv, struct iwl_tx_queue *txq,
317                       int slots_num, u32 txq_id)
318 {
319         int i, len;
320         int ret;
321
322         /*
323          * Alloc buffer array for commands (Tx or other types of commands).
324          * For the command queue (#4), allocate command space + one big
325          * command for scan, since scan command is very huge; the system will
326          * not have two scans at the same time, so only one is needed.
327          * For normal Tx queues (all other queues), no super-size command
328          * space is needed.
329          */
330         len = sizeof(struct iwl_cmd);
331         for (i = 0; i <= slots_num; i++) {
332                 if (i == slots_num) {
333                         if (txq_id == IWL_CMD_QUEUE_NUM)
334                                 len += IWL_MAX_SCAN_SIZE;
335                         else
336                                 continue;
337                 }
338
339                 txq->cmd[i] = kmalloc(len, GFP_KERNEL);
340                 if (!txq->cmd[i])
341                         goto err;
342         }
343
344         /* Alloc driver data array and TFD circular buffer */
345         ret = iwl_tx_queue_alloc(priv, txq, txq_id);
346         if (ret)
347                 goto err;
348
349         txq->need_update = 0;
350
351         /* aggregation TX queues will get their ID when aggregation begins */
352         if (txq_id <= IWL_TX_FIFO_AC3)
353                 txq->swq_id = txq_id;
354
355         /* TFD_QUEUE_SIZE_MAX must be power-of-two size, otherwise
356          * iwl_queue_inc_wrap and iwl_queue_dec_wrap are broken. */
357         BUILD_BUG_ON(TFD_QUEUE_SIZE_MAX & (TFD_QUEUE_SIZE_MAX - 1));
358
359         /* Initialize queue's high/low-water marks, and head/tail indexes */
360         iwl_queue_init(priv, &txq->q, TFD_QUEUE_SIZE_MAX, slots_num, txq_id);
361
362         /* Tell device where to find queue */
363         priv->cfg->ops->lib->txq_init(priv, txq);
364
365         return 0;
366 err:
367         for (i = 0; i < slots_num; i++) {
368                 kfree(txq->cmd[i]);
369                 txq->cmd[i] = NULL;
370         }
371
372         if (txq_id == IWL_CMD_QUEUE_NUM) {
373                 kfree(txq->cmd[slots_num]);
374                 txq->cmd[slots_num] = NULL;
375         }
376         return -ENOMEM;
377 }
378 EXPORT_SYMBOL(iwl_tx_queue_init);
379
380 /**
381  * iwl_hw_txq_ctx_free - Free TXQ Context
382  *
383  * Destroy all TX DMA queues and structures
384  */
385 void iwl_hw_txq_ctx_free(struct iwl_priv *priv)
386 {
387         int txq_id;
388
389         /* Tx queues */
390         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
391                 if (txq_id == IWL_CMD_QUEUE_NUM)
392                         iwl_cmd_queue_free(priv);
393                 else
394                         iwl_tx_queue_free(priv, txq_id);
395
396         iwl_free_dma_ptr(priv, &priv->kw);
397
398         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
399 }
400 EXPORT_SYMBOL(iwl_hw_txq_ctx_free);
401
402 /**
403  * iwl_txq_ctx_reset - Reset TX queue context
404  * Destroys all DMA structures and initialize them again
405  *
406  * @param priv
407  * @return error code
408  */
409 int iwl_txq_ctx_reset(struct iwl_priv *priv)
410 {
411         int ret = 0;
412         int txq_id, slots_num;
413         unsigned long flags;
414
415         /* Free all tx/cmd queues and keep-warm buffer */
416         iwl_hw_txq_ctx_free(priv);
417
418         ret = iwl_alloc_dma_ptr(priv, &priv->scd_bc_tbls,
419                                 priv->hw_params.scd_bc_tbls_size);
420         if (ret) {
421                 IWL_ERR(priv, "Scheduler BC Table allocation failed\n");
422                 goto error_bc_tbls;
423         }
424         /* Alloc keep-warm buffer */
425         ret = iwl_alloc_dma_ptr(priv, &priv->kw, IWL_KW_SIZE);
426         if (ret) {
427                 IWL_ERR(priv, "Keep Warm allocation failed\n");
428                 goto error_kw;
429         }
430         spin_lock_irqsave(&priv->lock, flags);
431
432         /* Turn off all Tx DMA fifos */
433         priv->cfg->ops->lib->txq_set_sched(priv, 0);
434
435         /* Tell NIC where to find the "keep warm" buffer */
436         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
437
438         spin_unlock_irqrestore(&priv->lock, flags);
439
440         /* Alloc and init all Tx queues, including the command queue (#4) */
441         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
442                 slots_num = (txq_id == IWL_CMD_QUEUE_NUM) ?
443                                         TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
444                 ret = iwl_tx_queue_init(priv, &priv->txq[txq_id], slots_num,
445                                        txq_id);
446                 if (ret) {
447                         IWL_ERR(priv, "Tx %d queue init failed\n", txq_id);
448                         goto error;
449                 }
450         }
451
452         return ret;
453
454  error:
455         iwl_hw_txq_ctx_free(priv);
456         iwl_free_dma_ptr(priv, &priv->kw);
457  error_kw:
458         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
459  error_bc_tbls:
460         return ret;
461 }
462
463 /**
464  * iwl_txq_ctx_stop - Stop all Tx DMA channels, free Tx queue memory
465  */
466 void iwl_txq_ctx_stop(struct iwl_priv *priv)
467 {
468         int ch;
469         unsigned long flags;
470
471         /* Turn off all Tx DMA fifos */
472         spin_lock_irqsave(&priv->lock, flags);
473
474         priv->cfg->ops->lib->txq_set_sched(priv, 0);
475
476         /* Stop each Tx DMA channel, and wait for it to be idle */
477         for (ch = 0; ch < priv->hw_params.dma_chnl_num; ch++) {
478                 iwl_write_direct32(priv, FH_TCSR_CHNL_TX_CONFIG_REG(ch), 0x0);
479                 iwl_poll_direct_bit(priv, FH_TSSR_TX_STATUS_REG,
480                                     FH_TSSR_TX_STATUS_REG_MSK_CHNL_IDLE(ch),
481                                     1000);
482         }
483         spin_unlock_irqrestore(&priv->lock, flags);
484
485         /* Deallocate memory for all Tx queues */
486         iwl_hw_txq_ctx_free(priv);
487 }
488 EXPORT_SYMBOL(iwl_txq_ctx_stop);
489
490 /*
491  * handle build REPLY_TX command notification.
492  */
493 static void iwl_tx_cmd_build_basic(struct iwl_priv *priv,
494                                   struct iwl_tx_cmd *tx_cmd,
495                                   struct ieee80211_tx_info *info,
496                                   struct ieee80211_hdr *hdr,
497                                   u8 std_id)
498 {
499         __le16 fc = hdr->frame_control;
500         __le32 tx_flags = tx_cmd->tx_flags;
501
502         tx_cmd->stop_time.life_time = TX_CMD_LIFE_TIME_INFINITE;
503         if (!(info->flags & IEEE80211_TX_CTL_NO_ACK)) {
504                 tx_flags |= TX_CMD_FLG_ACK_MSK;
505                 if (ieee80211_is_mgmt(fc))
506                         tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
507                 if (ieee80211_is_probe_resp(fc) &&
508                     !(le16_to_cpu(hdr->seq_ctrl) & 0xf))
509                         tx_flags |= TX_CMD_FLG_TSF_MSK;
510         } else {
511                 tx_flags &= (~TX_CMD_FLG_ACK_MSK);
512                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
513         }
514
515         if (ieee80211_is_back_req(fc))
516                 tx_flags |= TX_CMD_FLG_ACK_MSK | TX_CMD_FLG_IMM_BA_RSP_MASK;
517
518
519         tx_cmd->sta_id = std_id;
520         if (ieee80211_has_morefrags(fc))
521                 tx_flags |= TX_CMD_FLG_MORE_FRAG_MSK;
522
523         if (ieee80211_is_data_qos(fc)) {
524                 u8 *qc = ieee80211_get_qos_ctl(hdr);
525                 tx_cmd->tid_tspec = qc[0] & 0xf;
526                 tx_flags &= ~TX_CMD_FLG_SEQ_CTL_MSK;
527         } else {
528                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
529         }
530
531         priv->cfg->ops->utils->rts_tx_cmd_flag(info, &tx_flags);
532
533         if ((tx_flags & TX_CMD_FLG_RTS_MSK) || (tx_flags & TX_CMD_FLG_CTS_MSK))
534                 tx_flags |= TX_CMD_FLG_FULL_TXOP_PROT_MSK;
535
536         tx_flags &= ~(TX_CMD_FLG_ANT_SEL_MSK);
537         if (ieee80211_is_mgmt(fc)) {
538                 if (ieee80211_is_assoc_req(fc) || ieee80211_is_reassoc_req(fc))
539                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(3);
540                 else
541                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(2);
542         } else {
543                 tx_cmd->timeout.pm_frame_timeout = 0;
544         }
545
546         tx_cmd->driver_txop = 0;
547         tx_cmd->tx_flags = tx_flags;
548         tx_cmd->next_frame_len = 0;
549 }
550
551 #define RTS_HCCA_RETRY_LIMIT            3
552 #define RTS_DFAULT_RETRY_LIMIT          60
553
554 static void iwl_tx_cmd_build_rate(struct iwl_priv *priv,
555                               struct iwl_tx_cmd *tx_cmd,
556                               struct ieee80211_tx_info *info,
557                               __le16 fc, int sta_id,
558                               int is_hcca)
559 {
560         u32 rate_flags = 0;
561         int rate_idx;
562         u8 rts_retry_limit = 0;
563         u8 data_retry_limit = 0;
564         u8 rate_plcp;
565
566         rate_idx = min(ieee80211_get_tx_rate(priv->hw, info)->hw_value & 0xffff,
567                         IWL_RATE_COUNT - 1);
568
569         rate_plcp = iwl_rates[rate_idx].plcp;
570
571         rts_retry_limit = (is_hcca) ?
572             RTS_HCCA_RETRY_LIMIT : RTS_DFAULT_RETRY_LIMIT;
573
574         if ((rate_idx >= IWL_FIRST_CCK_RATE) && (rate_idx <= IWL_LAST_CCK_RATE))
575                 rate_flags |= RATE_MCS_CCK_MSK;
576
577
578         if (ieee80211_is_probe_resp(fc)) {
579                 data_retry_limit = 3;
580                 if (data_retry_limit < rts_retry_limit)
581                         rts_retry_limit = data_retry_limit;
582         } else
583                 data_retry_limit = IWL_DEFAULT_TX_RETRY;
584
585         if (priv->data_retry_limit != -1)
586                 data_retry_limit = priv->data_retry_limit;
587
588
589         if (ieee80211_is_data(fc)) {
590                 tx_cmd->initial_rate_index = 0;
591                 tx_cmd->tx_flags |= TX_CMD_FLG_STA_RATE_MSK;
592         } else {
593                 switch (fc & cpu_to_le16(IEEE80211_FCTL_STYPE)) {
594                 case cpu_to_le16(IEEE80211_STYPE_AUTH):
595                 case cpu_to_le16(IEEE80211_STYPE_DEAUTH):
596                 case cpu_to_le16(IEEE80211_STYPE_ASSOC_REQ):
597                 case cpu_to_le16(IEEE80211_STYPE_REASSOC_REQ):
598                         if (tx_cmd->tx_flags & TX_CMD_FLG_RTS_MSK) {
599                                 tx_cmd->tx_flags &= ~TX_CMD_FLG_RTS_MSK;
600                                 tx_cmd->tx_flags |= TX_CMD_FLG_CTS_MSK;
601                         }
602                         break;
603                 default:
604                         break;
605                 }
606
607                 priv->mgmt_tx_ant = iwl_toggle_tx_ant(priv, priv->mgmt_tx_ant);
608                 rate_flags |= iwl_ant_idx_to_flags(priv->mgmt_tx_ant);
609         }
610
611         tx_cmd->rts_retry_limit = rts_retry_limit;
612         tx_cmd->data_retry_limit = data_retry_limit;
613         tx_cmd->rate_n_flags = iwl_hw_set_rate_n_flags(rate_plcp, rate_flags);
614 }
615
616 static void iwl_tx_cmd_build_hwcrypto(struct iwl_priv *priv,
617                                       struct ieee80211_tx_info *info,
618                                       struct iwl_tx_cmd *tx_cmd,
619                                       struct sk_buff *skb_frag,
620                                       int sta_id)
621 {
622         struct ieee80211_key_conf *keyconf = info->control.hw_key;
623
624         switch (keyconf->alg) {
625         case ALG_CCMP:
626                 tx_cmd->sec_ctl = TX_CMD_SEC_CCM;
627                 memcpy(tx_cmd->key, keyconf->key, keyconf->keylen);
628                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
629                         tx_cmd->tx_flags |= TX_CMD_FLG_AGG_CCMP_MSK;
630                 IWL_DEBUG_TX(priv, "tx_cmd with AES hwcrypto\n");
631                 break;
632
633         case ALG_TKIP:
634                 tx_cmd->sec_ctl = TX_CMD_SEC_TKIP;
635                 ieee80211_get_tkip_key(keyconf, skb_frag,
636                         IEEE80211_TKIP_P2_KEY, tx_cmd->key);
637                 IWL_DEBUG_TX(priv, "tx_cmd with tkip hwcrypto\n");
638                 break;
639
640         case ALG_WEP:
641                 tx_cmd->sec_ctl |= (TX_CMD_SEC_WEP |
642                         (keyconf->keyidx & TX_CMD_SEC_MSK) << TX_CMD_SEC_SHIFT);
643
644                 if (keyconf->keylen == WEP_KEY_LEN_128)
645                         tx_cmd->sec_ctl |= TX_CMD_SEC_KEY128;
646
647                 memcpy(&tx_cmd->key[3], keyconf->key, keyconf->keylen);
648
649                 IWL_DEBUG_TX(priv, "Configuring packet for WEP encryption "
650                              "with key %d\n", keyconf->keyidx);
651                 break;
652
653         default:
654                 IWL_ERR(priv, "Unknown encode alg %d\n", keyconf->alg);
655                 break;
656         }
657 }
658
659 static void iwl_update_tx_stats(struct iwl_priv *priv, u16 fc, u16 len)
660 {
661         /* 0 - mgmt, 1 - cnt, 2 - data */
662         int idx = (fc & IEEE80211_FCTL_FTYPE) >> 2;
663         priv->tx_stats[idx].cnt++;
664         priv->tx_stats[idx].bytes += len;
665 }
666
667 /*
668  * start REPLY_TX command process
669  */
670 int iwl_tx_skb(struct iwl_priv *priv, struct sk_buff *skb)
671 {
672         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
673         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
674         struct iwl_tx_queue *txq;
675         struct iwl_queue *q;
676         struct iwl_cmd *out_cmd;
677         struct iwl_tx_cmd *tx_cmd;
678         int swq_id, txq_id;
679         dma_addr_t phys_addr;
680         dma_addr_t txcmd_phys;
681         dma_addr_t scratch_phys;
682         u16 len, len_org;
683         u16 seq_number = 0;
684         __le16 fc;
685         u8 hdr_len;
686         u8 sta_id;
687         u8 wait_write_ptr = 0;
688         u8 tid = 0;
689         u8 *qc = NULL;
690         unsigned long flags;
691         int ret;
692
693         spin_lock_irqsave(&priv->lock, flags);
694         if (iwl_is_rfkill(priv)) {
695                 IWL_DEBUG_DROP(priv, "Dropping - RF KILL\n");
696                 goto drop_unlock;
697         }
698
699         if ((ieee80211_get_tx_rate(priv->hw, info)->hw_value & 0xFF) ==
700              IWL_INVALID_RATE) {
701                 IWL_ERR(priv, "ERROR: No TX rate available.\n");
702                 goto drop_unlock;
703         }
704
705         fc = hdr->frame_control;
706
707 #ifdef CONFIG_IWLWIFI_DEBUG
708         if (ieee80211_is_auth(fc))
709                 IWL_DEBUG_TX(priv, "Sending AUTH frame\n");
710         else if (ieee80211_is_assoc_req(fc))
711                 IWL_DEBUG_TX(priv, "Sending ASSOC frame\n");
712         else if (ieee80211_is_reassoc_req(fc))
713                 IWL_DEBUG_TX(priv, "Sending REASSOC frame\n");
714 #endif
715
716         /* drop all data frame if we are not associated */
717         if (ieee80211_is_data(fc) &&
718             (!iwl_is_monitor_mode(priv) ||
719             !(info->flags & IEEE80211_TX_CTL_INJECTED)) && /* packet injection */
720             (!iwl_is_associated(priv) ||
721              ((priv->iw_mode == NL80211_IFTYPE_STATION) && !priv->assoc_id) ||
722              !priv->assoc_station_added)) {
723                 IWL_DEBUG_DROP(priv, "Dropping - !iwl_is_associated\n");
724                 goto drop_unlock;
725         }
726
727         spin_unlock_irqrestore(&priv->lock, flags);
728
729         hdr_len = ieee80211_hdrlen(fc);
730
731         /* Find (or create) index into station table for destination station */
732         sta_id = iwl_get_sta_id(priv, hdr);
733         if (sta_id == IWL_INVALID_STATION) {
734                 IWL_DEBUG_DROP(priv, "Dropping - INVALID STATION: %pM\n",
735                                hdr->addr1);
736                 goto drop;
737         }
738
739         IWL_DEBUG_TX(priv, "station Id %d\n", sta_id);
740
741         txq_id = skb_get_queue_mapping(skb);
742         if (ieee80211_is_data_qos(fc)) {
743                 qc = ieee80211_get_qos_ctl(hdr);
744                 tid = qc[0] & IEEE80211_QOS_CTL_TID_MASK;
745                 seq_number = priv->stations[sta_id].tid[tid].seq_number;
746                 seq_number &= IEEE80211_SCTL_SEQ;
747                 hdr->seq_ctrl = hdr->seq_ctrl &
748                                 cpu_to_le16(IEEE80211_SCTL_FRAG);
749                 hdr->seq_ctrl |= cpu_to_le16(seq_number);
750                 seq_number += 0x10;
751                 /* aggregation is on for this <sta,tid> */
752                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
753                         txq_id = priv->stations[sta_id].tid[tid].agg.txq_id;
754                 priv->stations[sta_id].tid[tid].tfds_in_queue++;
755         }
756
757         txq = &priv->txq[txq_id];
758         swq_id = txq->swq_id;
759         q = &txq->q;
760
761         spin_lock_irqsave(&priv->lock, flags);
762
763         /* Set up driver data for this TFD */
764         memset(&(txq->txb[q->write_ptr]), 0, sizeof(struct iwl_tx_info));
765         txq->txb[q->write_ptr].skb[0] = skb;
766
767         /* Set up first empty entry in queue's array of Tx/cmd buffers */
768         out_cmd = txq->cmd[q->write_ptr];
769         tx_cmd = &out_cmd->cmd.tx;
770         memset(&out_cmd->hdr, 0, sizeof(out_cmd->hdr));
771         memset(tx_cmd, 0, sizeof(struct iwl_tx_cmd));
772
773         /*
774          * Set up the Tx-command (not MAC!) header.
775          * Store the chosen Tx queue and TFD index within the sequence field;
776          * after Tx, uCode's Tx response will return this value so driver can
777          * locate the frame within the tx queue and do post-tx processing.
778          */
779         out_cmd->hdr.cmd = REPLY_TX;
780         out_cmd->hdr.sequence = cpu_to_le16((u16)(QUEUE_TO_SEQ(txq_id) |
781                                 INDEX_TO_SEQ(q->write_ptr)));
782
783         /* Copy MAC header from skb into command buffer */
784         memcpy(tx_cmd->hdr, hdr, hdr_len);
785
786
787         /* Total # bytes to be transmitted */
788         len = (u16)skb->len;
789         tx_cmd->len = cpu_to_le16(len);
790
791         if (info->control.hw_key)
792                 iwl_tx_cmd_build_hwcrypto(priv, info, tx_cmd, skb, sta_id);
793
794         /* TODO need this for burst mode later on */
795         iwl_tx_cmd_build_basic(priv, tx_cmd, info, hdr, sta_id);
796
797         /* set is_hcca to 0; it probably will never be implemented */
798         iwl_tx_cmd_build_rate(priv, tx_cmd, info, fc, sta_id, 0);
799
800         iwl_update_tx_stats(priv, le16_to_cpu(fc), len);
801
802         /*
803          * Use the first empty entry in this queue's command buffer array
804          * to contain the Tx command and MAC header concatenated together
805          * (payload data will be in another buffer).
806          * Size of this varies, due to varying MAC header length.
807          * If end is not dword aligned, we'll have 2 extra bytes at the end
808          * of the MAC header (device reads on dword boundaries).
809          * We'll tell device about this padding later.
810          */
811         len = sizeof(struct iwl_tx_cmd) +
812                 sizeof(struct iwl_cmd_header) + hdr_len;
813
814         len_org = len;
815         len = (len + 3) & ~3;
816
817         if (len_org != len)
818                 len_org = 1;
819         else
820                 len_org = 0;
821
822         /* Tell NIC about any 2-byte padding after MAC header */
823         if (len_org)
824                 tx_cmd->tx_flags |= TX_CMD_FLG_MH_PAD_MSK;
825
826         /* Physical address of this Tx command's header (not MAC header!),
827          * within command buffer array. */
828         txcmd_phys = pci_map_single(priv->pci_dev,
829                                     &out_cmd->hdr, len,
830                                     PCI_DMA_BIDIRECTIONAL);
831         pci_unmap_addr_set(&out_cmd->meta, mapping, txcmd_phys);
832         pci_unmap_len_set(&out_cmd->meta, len, len);
833         /* Add buffer containing Tx command and MAC(!) header to TFD's
834          * first entry */
835         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
836                                                    txcmd_phys, len, 1, 0);
837
838         if (!ieee80211_has_morefrags(hdr->frame_control)) {
839                 txq->need_update = 1;
840                 if (qc)
841                         priv->stations[sta_id].tid[tid].seq_number = seq_number;
842         } else {
843                 wait_write_ptr = 1;
844                 txq->need_update = 0;
845         }
846
847         /* Set up TFD's 2nd entry to point directly to remainder of skb,
848          * if any (802.11 null frames have no payload). */
849         len = skb->len - hdr_len;
850         if (len) {
851                 phys_addr = pci_map_single(priv->pci_dev, skb->data + hdr_len,
852                                            len, PCI_DMA_TODEVICE);
853                 priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
854                                                            phys_addr, len,
855                                                            0, 0);
856         }
857
858         scratch_phys = txcmd_phys + sizeof(struct iwl_cmd_header) +
859                                 offsetof(struct iwl_tx_cmd, scratch);
860
861         len = sizeof(struct iwl_tx_cmd) +
862                 sizeof(struct iwl_cmd_header) + hdr_len;
863         /* take back ownership of DMA buffer to enable update */
864         pci_dma_sync_single_for_cpu(priv->pci_dev, txcmd_phys,
865                                     len, PCI_DMA_BIDIRECTIONAL);
866         tx_cmd->dram_lsb_ptr = cpu_to_le32(scratch_phys);
867         tx_cmd->dram_msb_ptr = iwl_get_dma_hi_addr(scratch_phys);
868
869         IWL_DEBUG_TX(priv, "sequence nr = 0X%x \n",
870                      le16_to_cpu(out_cmd->hdr.sequence));
871         IWL_DEBUG_TX(priv, "tx_flags = 0X%x \n", le32_to_cpu(tx_cmd->tx_flags));
872         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd, sizeof(*tx_cmd));
873         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd->hdr, hdr_len);
874
875         /* Set up entry for this TFD in Tx byte-count array */
876         if (info->flags & IEEE80211_TX_CTL_AMPDU)
877                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq,
878                                                      le16_to_cpu(tx_cmd->len));
879
880         pci_dma_sync_single_for_device(priv->pci_dev, txcmd_phys,
881                                        len, PCI_DMA_BIDIRECTIONAL);
882
883         /* Tell device the write index *just past* this latest filled TFD */
884         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
885         ret = iwl_txq_update_write_ptr(priv, txq);
886         spin_unlock_irqrestore(&priv->lock, flags);
887
888         if (ret)
889                 return ret;
890
891         if ((iwl_queue_space(q) < q->high_mark) && priv->mac80211_registered) {
892                 if (wait_write_ptr) {
893                         spin_lock_irqsave(&priv->lock, flags);
894                         txq->need_update = 1;
895                         iwl_txq_update_write_ptr(priv, txq);
896                         spin_unlock_irqrestore(&priv->lock, flags);
897                 } else {
898                         iwl_stop_queue(priv, txq->swq_id);
899                 }
900         }
901
902         return 0;
903
904 drop_unlock:
905         spin_unlock_irqrestore(&priv->lock, flags);
906 drop:
907         return -1;
908 }
909 EXPORT_SYMBOL(iwl_tx_skb);
910
911 /*************** HOST COMMAND QUEUE FUNCTIONS   *****/
912
913 /**
914  * iwl_enqueue_hcmd - enqueue a uCode command
915  * @priv: device private data point
916  * @cmd: a point to the ucode command structure
917  *
918  * The function returns < 0 values to indicate the operation is
919  * failed. On success, it turns the index (> 0) of command in the
920  * command queue.
921  */
922 int iwl_enqueue_hcmd(struct iwl_priv *priv, struct iwl_host_cmd *cmd)
923 {
924         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
925         struct iwl_queue *q = &txq->q;
926         struct iwl_cmd *out_cmd;
927         dma_addr_t phys_addr;
928         unsigned long flags;
929         int len, ret;
930         u32 idx;
931         u16 fix_size;
932
933         cmd->len = priv->cfg->ops->utils->get_hcmd_size(cmd->id, cmd->len);
934         fix_size = (u16)(cmd->len + sizeof(out_cmd->hdr));
935
936         /* If any of the command structures end up being larger than
937          * the TFD_MAX_PAYLOAD_SIZE, and it sent as a 'small' command then
938          * we will need to increase the size of the TFD entries */
939         BUG_ON((fix_size > TFD_MAX_PAYLOAD_SIZE) &&
940                !(cmd->meta.flags & CMD_SIZE_HUGE));
941
942         if (iwl_is_rfkill(priv)) {
943                 IWL_DEBUG_INFO(priv, "Not sending command - RF KILL");
944                 return -EIO;
945         }
946
947         if (iwl_queue_space(q) < ((cmd->meta.flags & CMD_ASYNC) ? 2 : 1)) {
948                 IWL_ERR(priv, "No space for Tx\n");
949                 return -ENOSPC;
950         }
951
952         spin_lock_irqsave(&priv->hcmd_lock, flags);
953
954         idx = get_cmd_index(q, q->write_ptr, cmd->meta.flags & CMD_SIZE_HUGE);
955         out_cmd = txq->cmd[idx];
956
957         out_cmd->hdr.cmd = cmd->id;
958         memcpy(&out_cmd->meta, &cmd->meta, sizeof(cmd->meta));
959         memcpy(&out_cmd->cmd.payload, cmd->data, cmd->len);
960
961         /* At this point, the out_cmd now has all of the incoming cmd
962          * information */
963
964         out_cmd->hdr.flags = 0;
965         out_cmd->hdr.sequence = cpu_to_le16(QUEUE_TO_SEQ(IWL_CMD_QUEUE_NUM) |
966                         INDEX_TO_SEQ(q->write_ptr));
967         if (out_cmd->meta.flags & CMD_SIZE_HUGE)
968                 out_cmd->hdr.sequence |= SEQ_HUGE_FRAME;
969         len = sizeof(struct iwl_cmd) - sizeof(struct iwl_cmd_meta);
970         len += (idx == TFD_CMD_SLOTS) ?  IWL_MAX_SCAN_SIZE : 0;
971
972
973 #ifdef CONFIG_IWLWIFI_DEBUG
974         switch (out_cmd->hdr.cmd) {
975         case REPLY_TX_LINK_QUALITY_CMD:
976         case SENSITIVITY_CMD:
977                 IWL_DEBUG_HC_DUMP(priv, "Sending command %s (#%x), seq: 0x%04X, "
978                                 "%d bytes at %d[%d]:%d\n",
979                                 get_cmd_string(out_cmd->hdr.cmd),
980                                 out_cmd->hdr.cmd,
981                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
982                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
983                                 break;
984         default:
985                 IWL_DEBUG_HC(priv, "Sending command %s (#%x), seq: 0x%04X, "
986                                 "%d bytes at %d[%d]:%d\n",
987                                 get_cmd_string(out_cmd->hdr.cmd),
988                                 out_cmd->hdr.cmd,
989                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
990                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
991         }
992 #endif
993         txq->need_update = 1;
994
995         if (priv->cfg->ops->lib->txq_update_byte_cnt_tbl)
996                 /* Set up entry in queue's byte count circular buffer */
997                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq, 0);
998
999         phys_addr = pci_map_single(priv->pci_dev, &out_cmd->hdr,
1000                                    fix_size, PCI_DMA_BIDIRECTIONAL);
1001         pci_unmap_addr_set(&out_cmd->meta, mapping, phys_addr);
1002         pci_unmap_len_set(&out_cmd->meta, len, fix_size);
1003
1004         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
1005                                                    phys_addr, fix_size, 1,
1006                                                    U32_PAD(cmd->len));
1007
1008         /* Increment and update queue's write index */
1009         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
1010         ret = iwl_txq_update_write_ptr(priv, txq);
1011
1012         spin_unlock_irqrestore(&priv->hcmd_lock, flags);
1013         return ret ? ret : idx;
1014 }
1015
1016 int iwl_tx_queue_reclaim(struct iwl_priv *priv, int txq_id, int index)
1017 {
1018         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1019         struct iwl_queue *q = &txq->q;
1020         struct iwl_tx_info *tx_info;
1021         int nfreed = 0;
1022
1023         if ((index >= q->n_bd) || (iwl_queue_used(q, index) == 0)) {
1024                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1025                           "is out of range [0-%d] %d %d.\n", txq_id,
1026                           index, q->n_bd, q->write_ptr, q->read_ptr);
1027                 return 0;
1028         }
1029
1030         for (index = iwl_queue_inc_wrap(index, q->n_bd);
1031              q->read_ptr != index;
1032              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1033
1034                 tx_info = &txq->txb[txq->q.read_ptr];
1035                 ieee80211_tx_status_irqsafe(priv->hw, tx_info->skb[0]);
1036                 tx_info->skb[0] = NULL;
1037
1038                 if (priv->cfg->ops->lib->txq_inval_byte_cnt_tbl)
1039                         priv->cfg->ops->lib->txq_inval_byte_cnt_tbl(priv, txq);
1040
1041                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
1042                 nfreed++;
1043         }
1044         return nfreed;
1045 }
1046 EXPORT_SYMBOL(iwl_tx_queue_reclaim);
1047
1048
1049 /**
1050  * iwl_hcmd_queue_reclaim - Reclaim TX command queue entries already Tx'd
1051  *
1052  * When FW advances 'R' index, all entries between old and new 'R' index
1053  * need to be reclaimed. As result, some free space forms.  If there is
1054  * enough free space (> low mark), wake the stack that feeds us.
1055  */
1056 static void iwl_hcmd_queue_reclaim(struct iwl_priv *priv, int txq_id,
1057                                    int idx, int cmd_idx)
1058 {
1059         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1060         struct iwl_queue *q = &txq->q;
1061         int nfreed = 0;
1062
1063         if ((idx >= q->n_bd) || (iwl_queue_used(q, idx) == 0)) {
1064                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1065                           "is out of range [0-%d] %d %d.\n", txq_id,
1066                           idx, q->n_bd, q->write_ptr, q->read_ptr);
1067                 return;
1068         }
1069
1070         pci_unmap_single(priv->pci_dev,
1071                 pci_unmap_addr(&txq->cmd[cmd_idx]->meta, mapping),
1072                 pci_unmap_len(&txq->cmd[cmd_idx]->meta, len),
1073                 PCI_DMA_BIDIRECTIONAL);
1074
1075         for (idx = iwl_queue_inc_wrap(idx, q->n_bd); q->read_ptr != idx;
1076              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1077
1078                 if (nfreed++ > 0) {
1079                         IWL_ERR(priv, "HCMD skipped: index (%d) %d %d\n", idx,
1080                                         q->write_ptr, q->read_ptr);
1081                         queue_work(priv->workqueue, &priv->restart);
1082                 }
1083
1084         }
1085 }
1086
1087 /**
1088  * iwl_tx_cmd_complete - Pull unused buffers off the queue and reclaim them
1089  * @rxb: Rx buffer to reclaim
1090  *
1091  * If an Rx buffer has an async callback associated with it the callback
1092  * will be executed.  The attached skb (if present) will only be freed
1093  * if the callback returns 1
1094  */
1095 void iwl_tx_cmd_complete(struct iwl_priv *priv, struct iwl_rx_mem_buffer *rxb)
1096 {
1097         struct iwl_rx_packet *pkt = (struct iwl_rx_packet *)rxb->skb->data;
1098         u16 sequence = le16_to_cpu(pkt->hdr.sequence);
1099         int txq_id = SEQ_TO_QUEUE(sequence);
1100         int index = SEQ_TO_INDEX(sequence);
1101         int cmd_index;
1102         bool huge = !!(pkt->hdr.sequence & SEQ_HUGE_FRAME);
1103         struct iwl_cmd *cmd;
1104
1105         /* If a Tx command is being handled and it isn't in the actual
1106          * command queue then there a command routing bug has been introduced
1107          * in the queue management code. */
1108         if (WARN(txq_id != IWL_CMD_QUEUE_NUM,
1109                  "wrong command queue %d, sequence 0x%X readp=%d writep=%d\n",
1110                   txq_id, sequence,
1111                   priv->txq[IWL_CMD_QUEUE_NUM].q.read_ptr,
1112                   priv->txq[IWL_CMD_QUEUE_NUM].q.write_ptr)) {
1113                 iwl_print_hex_error(priv, rxb, 32);
1114                 return;
1115         }
1116
1117         cmd_index = get_cmd_index(&priv->txq[IWL_CMD_QUEUE_NUM].q, index, huge);
1118         cmd = priv->txq[IWL_CMD_QUEUE_NUM].cmd[cmd_index];
1119
1120         /* Input error checking is done when commands are added to queue. */
1121         if (cmd->meta.flags & CMD_WANT_SKB) {
1122                 cmd->meta.source->u.skb = rxb->skb;
1123                 rxb->skb = NULL;
1124         } else if (cmd->meta.u.callback &&
1125                    !cmd->meta.u.callback(priv, cmd, rxb->skb))
1126                 rxb->skb = NULL;
1127
1128         iwl_hcmd_queue_reclaim(priv, txq_id, index, cmd_index);
1129
1130         if (!(cmd->meta.flags & CMD_ASYNC)) {
1131                 clear_bit(STATUS_HCMD_ACTIVE, &priv->status);
1132                 wake_up_interruptible(&priv->wait_command_queue);
1133         }
1134 }
1135 EXPORT_SYMBOL(iwl_tx_cmd_complete);
1136
1137 /*
1138  * Find first available (lowest unused) Tx Queue, mark it "active".
1139  * Called only when finding queue for aggregation.
1140  * Should never return anything < 7, because they should already
1141  * be in use as EDCA AC (0-3), Command (4), HCCA (5, 6).
1142  */
1143 static int iwl_txq_ctx_activate_free(struct iwl_priv *priv)
1144 {
1145         int txq_id;
1146
1147         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
1148                 if (!test_and_set_bit(txq_id, &priv->txq_ctx_active_msk))
1149                         return txq_id;
1150         return -1;
1151 }
1152
1153 int iwl_tx_agg_start(struct iwl_priv *priv, const u8 *ra, u16 tid, u16 *ssn)
1154 {
1155         int sta_id;
1156         int tx_fifo;
1157         int txq_id;
1158         int ret;
1159         unsigned long flags;
1160         struct iwl_tid_data *tid_data;
1161
1162         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1163                 tx_fifo = default_tid_to_tx_fifo[tid];
1164         else
1165                 return -EINVAL;
1166
1167         IWL_WARN(priv, "%s on ra = %pM tid = %d\n",
1168                         __func__, ra, tid);
1169
1170         sta_id = iwl_find_station(priv, ra);
1171         if (sta_id == IWL_INVALID_STATION) {
1172                 IWL_ERR(priv, "Start AGG on invalid station\n");
1173                 return -ENXIO;
1174         }
1175
1176         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_OFF) {
1177                 IWL_ERR(priv, "Start AGG when state is not IWL_AGG_OFF !\n");
1178                 return -ENXIO;
1179         }
1180
1181         txq_id = iwl_txq_ctx_activate_free(priv);
1182         if (txq_id == -1) {
1183                 IWL_ERR(priv, "No free aggregation queue available\n");
1184                 return -ENXIO;
1185         }
1186
1187         spin_lock_irqsave(&priv->sta_lock, flags);
1188         tid_data = &priv->stations[sta_id].tid[tid];
1189         *ssn = SEQ_TO_SN(tid_data->seq_number);
1190         tid_data->agg.txq_id = txq_id;
1191         priv->txq[txq_id].swq_id = iwl_virtual_agg_queue_num(tx_fifo, txq_id);
1192         spin_unlock_irqrestore(&priv->sta_lock, flags);
1193
1194         ret = priv->cfg->ops->lib->txq_agg_enable(priv, txq_id, tx_fifo,
1195                                                   sta_id, tid, *ssn);
1196         if (ret)
1197                 return ret;
1198
1199         if (tid_data->tfds_in_queue == 0) {
1200                 IWL_DEBUG_HT(priv, "HW queue is empty\n");
1201                 tid_data->agg.state = IWL_AGG_ON;
1202                 ieee80211_start_tx_ba_cb_irqsafe(priv->hw, ra, tid);
1203         } else {
1204                 IWL_DEBUG_HT(priv, "HW queue is NOT empty: %d packets in HW queue\n",
1205                              tid_data->tfds_in_queue);
1206                 tid_data->agg.state = IWL_EMPTYING_HW_QUEUE_ADDBA;
1207         }
1208         return ret;
1209 }
1210 EXPORT_SYMBOL(iwl_tx_agg_start);
1211
1212 int iwl_tx_agg_stop(struct iwl_priv *priv , const u8 *ra, u16 tid)
1213 {
1214         int tx_fifo_id, txq_id, sta_id, ssn = -1;
1215         struct iwl_tid_data *tid_data;
1216         int ret, write_ptr, read_ptr;
1217         unsigned long flags;
1218
1219         if (!ra) {
1220                 IWL_ERR(priv, "ra = NULL\n");
1221                 return -EINVAL;
1222         }
1223
1224         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1225                 tx_fifo_id = default_tid_to_tx_fifo[tid];
1226         else
1227                 return -EINVAL;
1228
1229         sta_id = iwl_find_station(priv, ra);
1230
1231         if (sta_id == IWL_INVALID_STATION) {
1232                 IWL_ERR(priv, "Invalid station for AGG tid %d\n", tid);
1233                 return -ENXIO;
1234         }
1235
1236         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_ON)
1237                 IWL_WARN(priv, "Stopping AGG while state not IWL_AGG_ON\n");
1238
1239         tid_data = &priv->stations[sta_id].tid[tid];
1240         ssn = (tid_data->seq_number & IEEE80211_SCTL_SEQ) >> 4;
1241         txq_id = tid_data->agg.txq_id;
1242         write_ptr = priv->txq[txq_id].q.write_ptr;
1243         read_ptr = priv->txq[txq_id].q.read_ptr;
1244
1245         /* The queue is not empty */
1246         if (write_ptr != read_ptr) {
1247                 IWL_DEBUG_HT(priv, "Stopping a non empty AGG HW QUEUE\n");
1248                 priv->stations[sta_id].tid[tid].agg.state =
1249                                 IWL_EMPTYING_HW_QUEUE_DELBA;
1250                 return 0;
1251         }
1252
1253         IWL_DEBUG_HT(priv, "HW queue is empty\n");
1254         priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1255
1256         spin_lock_irqsave(&priv->lock, flags);
1257         ret = priv->cfg->ops->lib->txq_agg_disable(priv, txq_id, ssn,
1258                                                    tx_fifo_id);
1259         spin_unlock_irqrestore(&priv->lock, flags);
1260
1261         if (ret)
1262                 return ret;
1263
1264         ieee80211_stop_tx_ba_cb_irqsafe(priv->hw, ra, tid);
1265
1266         return 0;
1267 }
1268 EXPORT_SYMBOL(iwl_tx_agg_stop);
1269
1270 int iwl_txq_check_empty(struct iwl_priv *priv, int sta_id, u8 tid, int txq_id)
1271 {
1272         struct iwl_queue *q = &priv->txq[txq_id].q;
1273         u8 *addr = priv->stations[sta_id].sta.sta.addr;
1274         struct iwl_tid_data *tid_data = &priv->stations[sta_id].tid[tid];
1275
1276         switch (priv->stations[sta_id].tid[tid].agg.state) {
1277         case IWL_EMPTYING_HW_QUEUE_DELBA:
1278                 /* We are reclaiming the last packet of the */
1279                 /* aggregated HW queue */
1280                 if ((txq_id  == tid_data->agg.txq_id) &&
1281                     (q->read_ptr == q->write_ptr)) {
1282                         u16 ssn = SEQ_TO_SN(tid_data->seq_number);
1283                         int tx_fifo = default_tid_to_tx_fifo[tid];
1284                         IWL_DEBUG_HT(priv, "HW queue empty: continue DELBA flow\n");
1285                         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id,
1286                                                              ssn, tx_fifo);
1287                         tid_data->agg.state = IWL_AGG_OFF;
1288                         ieee80211_stop_tx_ba_cb_irqsafe(priv->hw, addr, tid);
1289                 }
1290                 break;
1291         case IWL_EMPTYING_HW_QUEUE_ADDBA:
1292                 /* We are reclaiming the last packet of the queue */
1293                 if (tid_data->tfds_in_queue == 0) {
1294                         IWL_DEBUG_HT(priv, "HW queue empty: continue ADDBA flow\n");
1295                         tid_data->agg.state = IWL_AGG_ON;
1296                         ieee80211_start_tx_ba_cb_irqsafe(priv->hw, addr, tid);
1297                 }
1298                 break;
1299         }
1300         return 0;
1301 }
1302 EXPORT_SYMBOL(iwl_txq_check_empty);
1303
1304 /**
1305  * iwl_tx_status_reply_compressed_ba - Update tx status from block-ack
1306  *
1307  * Go through block-ack's bitmap of ACK'd frames, update driver's record of
1308  * ACK vs. not.  This gets sent to mac80211, then to rate scaling algo.
1309  */
1310 static int iwl_tx_status_reply_compressed_ba(struct iwl_priv *priv,
1311                                  struct iwl_ht_agg *agg,
1312                                  struct iwl_compressed_ba_resp *ba_resp)
1313
1314 {
1315         int i, sh, ack;
1316         u16 seq_ctl = le16_to_cpu(ba_resp->seq_ctl);
1317         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1318         u64 bitmap;
1319         int successes = 0;
1320         struct ieee80211_tx_info *info;
1321
1322         if (unlikely(!agg->wait_for_ba))  {
1323                 IWL_ERR(priv, "Received BA when not expected\n");
1324                 return -EINVAL;
1325         }
1326
1327         /* Mark that the expected block-ack response arrived */
1328         agg->wait_for_ba = 0;
1329         IWL_DEBUG_TX_REPLY(priv, "BA %d %d\n", agg->start_idx, ba_resp->seq_ctl);
1330
1331         /* Calculate shift to align block-ack bits with our Tx window bits */
1332         sh = agg->start_idx - SEQ_TO_INDEX(seq_ctl >> 4);
1333         if (sh < 0) /* tbw something is wrong with indices */
1334                 sh += 0x100;
1335
1336         /* don't use 64-bit values for now */
1337         bitmap = le64_to_cpu(ba_resp->bitmap) >> sh;
1338
1339         if (agg->frame_count > (64 - sh)) {
1340                 IWL_DEBUG_TX_REPLY(priv, "more frames than bitmap size");
1341                 return -1;
1342         }
1343
1344         /* check for success or failure according to the
1345          * transmitted bitmap and block-ack bitmap */
1346         bitmap &= agg->bitmap;
1347
1348         /* For each frame attempted in aggregation,
1349          * update driver's record of tx frame's status. */
1350         for (i = 0; i < agg->frame_count ; i++) {
1351                 ack = bitmap & (1ULL << i);
1352                 successes += !!ack;
1353                 IWL_DEBUG_TX_REPLY(priv, "%s ON i=%d idx=%d raw=%d\n",
1354                         ack ? "ACK" : "NACK", i, (agg->start_idx + i) & 0xff,
1355                         agg->start_idx + i);
1356         }
1357
1358         info = IEEE80211_SKB_CB(priv->txq[scd_flow].txb[agg->start_idx].skb[0]);
1359         memset(&info->status, 0, sizeof(info->status));
1360         info->flags = IEEE80211_TX_STAT_ACK;
1361         info->flags |= IEEE80211_TX_STAT_AMPDU;
1362         info->status.ampdu_ack_map = successes;
1363         info->status.ampdu_ack_len = agg->frame_count;
1364         iwl_hwrate_to_tx_control(priv, agg->rate_n_flags, info);
1365
1366         IWL_DEBUG_TX_REPLY(priv, "Bitmap %llx\n", (unsigned long long)bitmap);
1367
1368         return 0;
1369 }
1370
1371 /**
1372  * iwl_rx_reply_compressed_ba - Handler for REPLY_COMPRESSED_BA
1373  *
1374  * Handles block-acknowledge notification from device, which reports success
1375  * of frames sent via aggregation.
1376  */
1377 void iwl_rx_reply_compressed_ba(struct iwl_priv *priv,
1378                                            struct iwl_rx_mem_buffer *rxb)
1379 {
1380         struct iwl_rx_packet *pkt = (struct iwl_rx_packet *)rxb->skb->data;
1381         struct iwl_compressed_ba_resp *ba_resp = &pkt->u.compressed_ba;
1382         struct iwl_tx_queue *txq = NULL;
1383         struct iwl_ht_agg *agg;
1384         int index;
1385         int sta_id;
1386         int tid;
1387
1388         /* "flow" corresponds to Tx queue */
1389         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1390
1391         /* "ssn" is start of block-ack Tx window, corresponds to index
1392          * (in Tx queue's circular buffer) of first TFD/frame in window */
1393         u16 ba_resp_scd_ssn = le16_to_cpu(ba_resp->scd_ssn);
1394
1395         if (scd_flow >= priv->hw_params.max_txq_num) {
1396                 IWL_ERR(priv,
1397                         "BUG_ON scd_flow is bigger than number of queues\n");
1398                 return;
1399         }
1400
1401         txq = &priv->txq[scd_flow];
1402         sta_id = ba_resp->sta_id;
1403         tid = ba_resp->tid;
1404         agg = &priv->stations[sta_id].tid[tid].agg;
1405
1406         /* Find index just before block-ack window */
1407         index = iwl_queue_dec_wrap(ba_resp_scd_ssn & 0xff, txq->q.n_bd);
1408
1409         /* TODO: Need to get this copy more safely - now good for debug */
1410
1411         IWL_DEBUG_TX_REPLY(priv, "REPLY_COMPRESSED_BA [%d] Received from %pM, "
1412                            "sta_id = %d\n",
1413                            agg->wait_for_ba,
1414                            (u8 *) &ba_resp->sta_addr_lo32,
1415                            ba_resp->sta_id);
1416         IWL_DEBUG_TX_REPLY(priv, "TID = %d, SeqCtl = %d, bitmap = 0x%llx, scd_flow = "
1417                            "%d, scd_ssn = %d\n",
1418                            ba_resp->tid,
1419                            ba_resp->seq_ctl,
1420                            (unsigned long long)le64_to_cpu(ba_resp->bitmap),
1421                            ba_resp->scd_flow,
1422                            ba_resp->scd_ssn);
1423         IWL_DEBUG_TX_REPLY(priv, "DAT start_idx = %d, bitmap = 0x%llx \n",
1424                            agg->start_idx,
1425                            (unsigned long long)agg->bitmap);
1426
1427         /* Update driver's record of ACK vs. not for each frame in window */
1428         iwl_tx_status_reply_compressed_ba(priv, agg, ba_resp);
1429
1430         /* Release all TFDs before the SSN, i.e. all TFDs in front of
1431          * block-ack window (we assume that they've been successfully
1432          * transmitted ... if not, it's too late anyway). */
1433         if (txq->q.read_ptr != (ba_resp_scd_ssn & 0xff)) {
1434                 /* calculate mac80211 ampdu sw queue to wake */
1435                 int freed = iwl_tx_queue_reclaim(priv, scd_flow, index);
1436                 priv->stations[sta_id].tid[tid].tfds_in_queue -= freed;
1437
1438                 if ((iwl_queue_space(&txq->q) > txq->q.low_mark) &&
1439                     priv->mac80211_registered &&
1440                     (agg->state != IWL_EMPTYING_HW_QUEUE_DELBA))
1441                         iwl_wake_queue(priv, txq->swq_id);
1442
1443                 iwl_txq_check_empty(priv, sta_id, tid, scd_flow);
1444         }
1445 }
1446 EXPORT_SYMBOL(iwl_rx_reply_compressed_ba);
1447
1448 #ifdef CONFIG_IWLWIFI_DEBUG
1449 #define TX_STATUS_ENTRY(x) case TX_STATUS_FAIL_ ## x: return #x
1450
1451 const char *iwl_get_tx_fail_reason(u32 status)
1452 {
1453         switch (status & TX_STATUS_MSK) {
1454         case TX_STATUS_SUCCESS:
1455                 return "SUCCESS";
1456                 TX_STATUS_ENTRY(SHORT_LIMIT);
1457                 TX_STATUS_ENTRY(LONG_LIMIT);
1458                 TX_STATUS_ENTRY(FIFO_UNDERRUN);
1459                 TX_STATUS_ENTRY(MGMNT_ABORT);
1460                 TX_STATUS_ENTRY(NEXT_FRAG);
1461                 TX_STATUS_ENTRY(LIFE_EXPIRE);
1462                 TX_STATUS_ENTRY(DEST_PS);
1463                 TX_STATUS_ENTRY(ABORTED);
1464                 TX_STATUS_ENTRY(BT_RETRY);
1465                 TX_STATUS_ENTRY(STA_INVALID);
1466                 TX_STATUS_ENTRY(FRAG_DROPPED);
1467                 TX_STATUS_ENTRY(TID_DISABLE);
1468                 TX_STATUS_ENTRY(FRAME_FLUSHED);
1469                 TX_STATUS_ENTRY(INSUFFICIENT_CF_POLL);
1470                 TX_STATUS_ENTRY(TX_LOCKED);
1471                 TX_STATUS_ENTRY(NO_BEACON_ON_RADAR);
1472         }
1473
1474         return "UNKNOWN";
1475 }
1476 EXPORT_SYMBOL(iwl_get_tx_fail_reason);
1477 #endif /* CONFIG_IWLWIFI_DEBUG */