ath9k: Fix TX status reporting for retries and MCS index
[linux-2.6.git] / drivers / net / wireless / ath9k / xmit.c
1 /*
2  * Copyright (c) 2008 Atheros Communications Inc.
3  *
4  * Permission to use, copy, modify, and/or distribute this software for any
5  * purpose with or without fee is hereby granted, provided that the above
6  * copyright notice and this permission notice appear in all copies.
7  *
8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
15  */
16
17 #include "core.h"
18
19 #define BITS_PER_BYTE           8
20 #define OFDM_PLCP_BITS          22
21 #define HT_RC_2_MCS(_rc)        ((_rc) & 0x0f)
22 #define HT_RC_2_STREAMS(_rc)    ((((_rc) & 0x78) >> 3) + 1)
23 #define L_STF                   8
24 #define L_LTF                   8
25 #define L_SIG                   4
26 #define HT_SIG                  8
27 #define HT_STF                  4
28 #define HT_LTF(_ns)             (4 * (_ns))
29 #define SYMBOL_TIME(_ns)        ((_ns) << 2) /* ns * 4 us */
30 #define SYMBOL_TIME_HALFGI(_ns) (((_ns) * 18 + 4) / 5)  /* ns * 3.6 us */
31 #define NUM_SYMBOLS_PER_USEC(_usec) (_usec >> 2)
32 #define NUM_SYMBOLS_PER_USEC_HALFGI(_usec) (((_usec*5)-4)/18)
33
34 #define OFDM_SIFS_TIME              16
35
36 static u32 bits_per_symbol[][2] = {
37         /* 20MHz 40MHz */
38         {    26,   54 },     /*  0: BPSK */
39         {    52,  108 },     /*  1: QPSK 1/2 */
40         {    78,  162 },     /*  2: QPSK 3/4 */
41         {   104,  216 },     /*  3: 16-QAM 1/2 */
42         {   156,  324 },     /*  4: 16-QAM 3/4 */
43         {   208,  432 },     /*  5: 64-QAM 2/3 */
44         {   234,  486 },     /*  6: 64-QAM 3/4 */
45         {   260,  540 },     /*  7: 64-QAM 5/6 */
46         {    52,  108 },     /*  8: BPSK */
47         {   104,  216 },     /*  9: QPSK 1/2 */
48         {   156,  324 },     /* 10: QPSK 3/4 */
49         {   208,  432 },     /* 11: 16-QAM 1/2 */
50         {   312,  648 },     /* 12: 16-QAM 3/4 */
51         {   416,  864 },     /* 13: 64-QAM 2/3 */
52         {   468,  972 },     /* 14: 64-QAM 3/4 */
53         {   520, 1080 },     /* 15: 64-QAM 5/6 */
54 };
55
56 #define IS_HT_RATE(_rate)     ((_rate) & 0x80)
57
58 /*
59  * Insert a chain of ath_buf (descriptors) on a txq and
60  * assume the descriptors are already chained together by caller.
61  * NB: must be called with txq lock held
62  */
63
64 static void ath_tx_txqaddbuf(struct ath_softc *sc, struct ath_txq *txq,
65                              struct list_head *head)
66 {
67         struct ath_hal *ah = sc->sc_ah;
68         struct ath_buf *bf;
69
70         /*
71          * Insert the frame on the outbound list and
72          * pass it on to the hardware.
73          */
74
75         if (list_empty(head))
76                 return;
77
78         bf = list_first_entry(head, struct ath_buf, list);
79
80         list_splice_tail_init(head, &txq->axq_q);
81         txq->axq_depth++;
82         txq->axq_totalqueued++;
83         txq->axq_linkbuf = list_entry(txq->axq_q.prev, struct ath_buf, list);
84
85         DPRINTF(sc, ATH_DBG_QUEUE,
86                 "qnum: %d, txq depth: %d\n", txq->axq_qnum, txq->axq_depth);
87
88         if (txq->axq_link == NULL) {
89                 ath9k_hw_puttxbuf(ah, txq->axq_qnum, bf->bf_daddr);
90                 DPRINTF(sc, ATH_DBG_XMIT,
91                         "TXDP[%u] = %llx (%p)\n",
92                         txq->axq_qnum, ito64(bf->bf_daddr), bf->bf_desc);
93         } else {
94                 *txq->axq_link = bf->bf_daddr;
95                 DPRINTF(sc, ATH_DBG_XMIT, "link[%u] (%p)=%llx (%p)\n",
96                         txq->axq_qnum, txq->axq_link,
97                         ito64(bf->bf_daddr), bf->bf_desc);
98         }
99         txq->axq_link = &(bf->bf_lastbf->bf_desc->ds_link);
100         ath9k_hw_txstart(ah, txq->axq_qnum);
101 }
102
103 static void ath_tx_complete(struct ath_softc *sc, struct sk_buff *skb,
104                             struct ath_xmit_status *tx_status)
105 {
106         struct ieee80211_hw *hw = sc->hw;
107         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
108         struct ath_tx_info_priv *tx_info_priv = ATH_TX_INFO_PRIV(tx_info);
109
110         DPRINTF(sc, ATH_DBG_XMIT, "TX complete: skb: %p\n", skb);
111
112         if (tx_info->flags & IEEE80211_TX_CTL_NO_ACK ||
113             tx_info->flags & IEEE80211_TX_STAT_TX_FILTERED) {
114                 kfree(tx_info_priv);
115                 tx_info->rate_driver_data[0] = NULL;
116         }
117
118         if (tx_status->flags & ATH_TX_BAR) {
119                 tx_info->flags |= IEEE80211_TX_STAT_AMPDU_NO_BACK;
120                 tx_status->flags &= ~ATH_TX_BAR;
121         }
122
123         if (!(tx_status->flags & (ATH_TX_ERROR | ATH_TX_XRETRY))) {
124                 /* Frame was ACKed */
125                 tx_info->flags |= IEEE80211_TX_STAT_ACK;
126         }
127
128         tx_info->status.rates[0].count = tx_status->retries;
129         if (tx_info->status.rates[0].flags & IEEE80211_TX_RC_MCS) {
130                 /* Change idx from internal table index to MCS index */
131                 int idx = tx_info->status.rates[0].idx;
132                 struct ath_rate_table *rate_table = sc->cur_rate_table;
133                 if (idx >= 0 && idx < rate_table->rate_cnt)
134                         tx_info->status.rates[0].idx =
135                                 rate_table->info[idx].ratecode & 0x7f;
136         }
137
138         ieee80211_tx_status(hw, skb);
139 }
140
141 /* Check if it's okay to send out aggregates */
142
143 static int ath_aggr_query(struct ath_softc *sc, struct ath_node *an, u8 tidno)
144 {
145         struct ath_atx_tid *tid;
146         tid = ATH_AN_2_TID(an, tidno);
147
148         if (tid->state & AGGR_ADDBA_COMPLETE ||
149             tid->state & AGGR_ADDBA_PROGRESS)
150                 return 1;
151         else
152                 return 0;
153 }
154
155 static void ath_get_beaconconfig(struct ath_softc *sc, int if_id,
156                                  struct ath_beacon_config *conf)
157 {
158         struct ieee80211_hw *hw = sc->hw;
159
160         /* fill in beacon config data */
161
162         conf->beacon_interval = hw->conf.beacon_int;
163         conf->listen_interval = 100;
164         conf->dtim_count = 1;
165         conf->bmiss_timeout = ATH_DEFAULT_BMISS_LIMIT * conf->listen_interval;
166 }
167
168 /* Calculate Atheros packet type from IEEE80211 packet header */
169
170 static enum ath9k_pkt_type get_hw_packet_type(struct sk_buff *skb)
171 {
172         struct ieee80211_hdr *hdr;
173         enum ath9k_pkt_type htype;
174         __le16 fc;
175
176         hdr = (struct ieee80211_hdr *)skb->data;
177         fc = hdr->frame_control;
178
179         if (ieee80211_is_beacon(fc))
180                 htype = ATH9K_PKT_TYPE_BEACON;
181         else if (ieee80211_is_probe_resp(fc))
182                 htype = ATH9K_PKT_TYPE_PROBE_RESP;
183         else if (ieee80211_is_atim(fc))
184                 htype = ATH9K_PKT_TYPE_ATIM;
185         else if (ieee80211_is_pspoll(fc))
186                 htype = ATH9K_PKT_TYPE_PSPOLL;
187         else
188                 htype = ATH9K_PKT_TYPE_NORMAL;
189
190         return htype;
191 }
192
193 static bool is_pae(struct sk_buff *skb)
194 {
195         struct ieee80211_hdr *hdr;
196         __le16 fc;
197
198         hdr = (struct ieee80211_hdr *)skb->data;
199         fc = hdr->frame_control;
200
201         if (ieee80211_is_data(fc)) {
202                 if (ieee80211_is_nullfunc(fc) ||
203                     /* Port Access Entity (IEEE 802.1X) */
204                     (skb->protocol == cpu_to_be16(ETH_P_PAE))) {
205                         return true;
206                 }
207         }
208
209         return false;
210 }
211
212 static int get_hw_crypto_keytype(struct sk_buff *skb)
213 {
214         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
215
216         if (tx_info->control.hw_key) {
217                 if (tx_info->control.hw_key->alg == ALG_WEP)
218                         return ATH9K_KEY_TYPE_WEP;
219                 else if (tx_info->control.hw_key->alg == ALG_TKIP)
220                         return ATH9K_KEY_TYPE_TKIP;
221                 else if (tx_info->control.hw_key->alg == ALG_CCMP)
222                         return ATH9K_KEY_TYPE_AES;
223         }
224
225         return ATH9K_KEY_TYPE_CLEAR;
226 }
227
228 /* Called only when tx aggregation is enabled and HT is supported */
229
230 static void assign_aggr_tid_seqno(struct sk_buff *skb,
231                                   struct ath_buf *bf)
232 {
233         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
234         struct ieee80211_hdr *hdr;
235         struct ath_node *an;
236         struct ath_atx_tid *tid;
237         __le16 fc;
238         u8 *qc;
239
240         if (!tx_info->control.sta)
241                 return;
242
243         an = (struct ath_node *)tx_info->control.sta->drv_priv;
244         hdr = (struct ieee80211_hdr *)skb->data;
245         fc = hdr->frame_control;
246
247         /* Get tidno */
248
249         if (ieee80211_is_data_qos(fc)) {
250                 qc = ieee80211_get_qos_ctl(hdr);
251                 bf->bf_tidno = qc[0] & 0xf;
252         }
253
254         /* Get seqno */
255
256         if (ieee80211_is_data(fc) && !is_pae(skb)) {
257                 /* For HT capable stations, we save tidno for later use.
258                  * We also override seqno set by upper layer with the one
259                  * in tx aggregation state.
260                  *
261                  * If fragmentation is on, the sequence number is
262                  * not overridden, since it has been
263                  * incremented by the fragmentation routine.
264                  *
265                  * FIXME: check if the fragmentation threshold exceeds
266                  * IEEE80211 max.
267                  */
268                 tid = ATH_AN_2_TID(an, bf->bf_tidno);
269                 hdr->seq_ctrl = cpu_to_le16(tid->seq_next <<
270                                             IEEE80211_SEQ_SEQ_SHIFT);
271                 bf->bf_seqno = tid->seq_next;
272                 INCR(tid->seq_next, IEEE80211_SEQ_MAX);
273         }
274 }
275
276 static int setup_tx_flags(struct ath_softc *sc, struct sk_buff *skb,
277                           struct ath_txq *txq)
278 {
279         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
280         int flags = 0;
281
282         flags |= ATH9K_TXDESC_CLRDMASK; /* needed for crypto errors */
283         flags |= ATH9K_TXDESC_INTREQ;
284
285         if (tx_info->flags & IEEE80211_TX_CTL_NO_ACK)
286                 flags |= ATH9K_TXDESC_NOACK;
287         if (tx_info->control.rates[0].flags & IEEE80211_TX_RC_USE_RTS_CTS)
288                 flags |= ATH9K_TXDESC_RTSENA;
289
290         return flags;
291 }
292
293 static struct ath_buf *ath_tx_get_buffer(struct ath_softc *sc)
294 {
295         struct ath_buf *bf = NULL;
296
297         spin_lock_bh(&sc->tx.txbuflock);
298
299         if (unlikely(list_empty(&sc->tx.txbuf))) {
300                 spin_unlock_bh(&sc->tx.txbuflock);
301                 return NULL;
302         }
303
304         bf = list_first_entry(&sc->tx.txbuf, struct ath_buf, list);
305         list_del(&bf->list);
306
307         spin_unlock_bh(&sc->tx.txbuflock);
308
309         return bf;
310 }
311
312 /* To complete a chain of buffers associated a frame */
313
314 static void ath_tx_complete_buf(struct ath_softc *sc,
315                                 struct ath_buf *bf,
316                                 struct list_head *bf_q,
317                                 int txok, int sendbar)
318 {
319         struct sk_buff *skb = bf->bf_mpdu;
320         struct ath_xmit_status tx_status;
321         unsigned long flags;
322
323         /*
324          * Set retry information.
325          * NB: Don't use the information in the descriptor, because the frame
326          * could be software retried.
327          */
328         tx_status.retries = bf->bf_retries;
329         tx_status.flags = 0;
330
331         if (sendbar)
332                 tx_status.flags = ATH_TX_BAR;
333
334         if (!txok) {
335                 tx_status.flags |= ATH_TX_ERROR;
336
337                 if (bf_isxretried(bf))
338                         tx_status.flags |= ATH_TX_XRETRY;
339         }
340
341         /* Unmap this frame */
342         pci_unmap_single(sc->pdev,
343                          bf->bf_dmacontext,
344                          skb->len,
345                          PCI_DMA_TODEVICE);
346         /* complete this frame */
347         ath_tx_complete(sc, skb, &tx_status);
348
349         /*
350          * Return the list of ath_buf of this mpdu to free queue
351          */
352         spin_lock_irqsave(&sc->tx.txbuflock, flags);
353         list_splice_tail_init(bf_q, &sc->tx.txbuf);
354         spin_unlock_irqrestore(&sc->tx.txbuflock, flags);
355 }
356
357 /*
358  * queue up a dest/ac pair for tx scheduling
359  * NB: must be called with txq lock held
360  */
361
362 static void ath_tx_queue_tid(struct ath_txq *txq, struct ath_atx_tid *tid)
363 {
364         struct ath_atx_ac *ac = tid->ac;
365
366         /*
367          * if tid is paused, hold off
368          */
369         if (tid->paused)
370                 return;
371
372         /*
373          * add tid to ac atmost once
374          */
375         if (tid->sched)
376                 return;
377
378         tid->sched = true;
379         list_add_tail(&tid->list, &ac->tid_q);
380
381         /*
382          * add node ac to txq atmost once
383          */
384         if (ac->sched)
385                 return;
386
387         ac->sched = true;
388         list_add_tail(&ac->list, &txq->axq_acq);
389 }
390
391 /* pause a tid */
392
393 static void ath_tx_pause_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
394 {
395         struct ath_txq *txq = &sc->tx.txq[tid->ac->qnum];
396
397         spin_lock_bh(&txq->axq_lock);
398
399         tid->paused++;
400
401         spin_unlock_bh(&txq->axq_lock);
402 }
403
404 /* resume a tid and schedule aggregate */
405
406 void ath_tx_resume_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
407 {
408         struct ath_txq *txq = &sc->tx.txq[tid->ac->qnum];
409
410         ASSERT(tid->paused > 0);
411         spin_lock_bh(&txq->axq_lock);
412
413         tid->paused--;
414
415         if (tid->paused > 0)
416                 goto unlock;
417
418         if (list_empty(&tid->buf_q))
419                 goto unlock;
420
421         /*
422          * Add this TID to scheduler and try to send out aggregates
423          */
424         ath_tx_queue_tid(txq, tid);
425         ath_txq_schedule(sc, txq);
426 unlock:
427         spin_unlock_bh(&txq->axq_lock);
428 }
429
430 /* Compute the number of bad frames */
431
432 static int ath_tx_num_badfrms(struct ath_softc *sc, struct ath_buf *bf,
433                               int txok)
434 {
435         struct ath_buf *bf_last = bf->bf_lastbf;
436         struct ath_desc *ds = bf_last->bf_desc;
437         u16 seq_st = 0;
438         u32 ba[WME_BA_BMP_SIZE >> 5];
439         int ba_index;
440         int nbad = 0;
441         int isaggr = 0;
442
443         if (ds->ds_txstat.ts_flags == ATH9K_TX_SW_ABORTED)
444                 return 0;
445
446         isaggr = bf_isaggr(bf);
447         if (isaggr) {
448                 seq_st = ATH_DS_BA_SEQ(ds);
449                 memcpy(ba, ATH_DS_BA_BITMAP(ds), WME_BA_BMP_SIZE >> 3);
450         }
451
452         while (bf) {
453                 ba_index = ATH_BA_INDEX(seq_st, bf->bf_seqno);
454                 if (!txok || (isaggr && !ATH_BA_ISSET(ba, ba_index)))
455                         nbad++;
456
457                 bf = bf->bf_next;
458         }
459
460         return nbad;
461 }
462
463 static void ath_tx_set_retry(struct ath_softc *sc, struct ath_buf *bf)
464 {
465         struct sk_buff *skb;
466         struct ieee80211_hdr *hdr;
467
468         bf->bf_state.bf_type |= BUF_RETRY;
469         bf->bf_retries++;
470
471         skb = bf->bf_mpdu;
472         hdr = (struct ieee80211_hdr *)skb->data;
473         hdr->frame_control |= cpu_to_le16(IEEE80211_FCTL_RETRY);
474 }
475
476 /* Update block ack window */
477
478 static void ath_tx_update_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
479                               int seqno)
480 {
481         int index, cindex;
482
483         index  = ATH_BA_INDEX(tid->seq_start, seqno);
484         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
485
486         tid->tx_buf[cindex] = NULL;
487
488         while (tid->baw_head != tid->baw_tail && !tid->tx_buf[tid->baw_head]) {
489                 INCR(tid->seq_start, IEEE80211_SEQ_MAX);
490                 INCR(tid->baw_head, ATH_TID_MAX_BUFS);
491         }
492 }
493
494 /*
495  * ath_pkt_dur - compute packet duration (NB: not NAV)
496  *
497  * rix - rate index
498  * pktlen - total bytes (delims + data + fcs + pads + pad delims)
499  * width  - 0 for 20 MHz, 1 for 40 MHz
500  * half_gi - to use 4us v/s 3.6 us for symbol time
501  */
502 static u32 ath_pkt_duration(struct ath_softc *sc, u8 rix, struct ath_buf *bf,
503                             int width, int half_gi, bool shortPreamble)
504 {
505         struct ath_rate_table *rate_table = sc->cur_rate_table;
506         u32 nbits, nsymbits, duration, nsymbols;
507         u8 rc;
508         int streams, pktlen;
509
510         pktlen = bf_isaggr(bf) ? bf->bf_al : bf->bf_frmlen;
511         rc = rate_table->info[rix].ratecode;
512
513         /* for legacy rates, use old function to compute packet duration */
514         if (!IS_HT_RATE(rc))
515                 return ath9k_hw_computetxtime(sc->sc_ah, rate_table, pktlen,
516                                               rix, shortPreamble);
517
518         /* find number of symbols: PLCP + data */
519         nbits = (pktlen << 3) + OFDM_PLCP_BITS;
520         nsymbits = bits_per_symbol[HT_RC_2_MCS(rc)][width];
521         nsymbols = (nbits + nsymbits - 1) / nsymbits;
522
523         if (!half_gi)
524                 duration = SYMBOL_TIME(nsymbols);
525         else
526                 duration = SYMBOL_TIME_HALFGI(nsymbols);
527
528         /* addup duration for legacy/ht training and signal fields */
529         streams = HT_RC_2_STREAMS(rc);
530         duration += L_STF + L_LTF + L_SIG + HT_SIG + HT_STF + HT_LTF(streams);
531
532         return duration;
533 }
534
535 /* Rate module function to set rate related fields in tx descriptor */
536
537 static void ath_buf_set_rate(struct ath_softc *sc, struct ath_buf *bf)
538 {
539         struct ath_hal *ah = sc->sc_ah;
540         struct ath_rate_table *rt;
541         struct ath_desc *ds = bf->bf_desc;
542         struct ath_desc *lastds = bf->bf_lastbf->bf_desc;
543         struct ath9k_11n_rate_series series[4];
544         struct sk_buff *skb;
545         struct ieee80211_tx_info *tx_info;
546         struct ieee80211_tx_rate *rates;
547         struct ieee80211_hdr *hdr;
548         int i, flags, rtsctsena = 0;
549         u32 ctsduration = 0;
550         u8 rix = 0, cix, ctsrate = 0;
551         __le16 fc;
552
553         memset(series, 0, sizeof(struct ath9k_11n_rate_series) * 4);
554
555         skb = (struct sk_buff *)bf->bf_mpdu;
556         hdr = (struct ieee80211_hdr *)skb->data;
557         fc = hdr->frame_control;
558         tx_info = IEEE80211_SKB_CB(skb);
559         rates = tx_info->control.rates;
560
561         if (ieee80211_has_morefrags(fc) ||
562             (le16_to_cpu(hdr->seq_ctrl) & IEEE80211_SCTL_FRAG)) {
563                 rates[1].count = rates[2].count = rates[3].count = 0;
564                 rates[1].idx = rates[2].idx = rates[3].idx = 0;
565                 rates[0].count = ATH_TXMAXTRY;
566         }
567
568         /* get the cix for the lowest valid rix */
569         rt = sc->cur_rate_table;
570         for (i = 3; i >= 0; i--) {
571                 if (rates[i].count && (rates[i].idx >= 0)) {
572                         rix = rates[i].idx;
573                         break;
574                 }
575         }
576
577         flags = (bf->bf_flags & (ATH9K_TXDESC_RTSENA | ATH9K_TXDESC_CTSENA));
578         cix = rt->info[rix].ctrl_rate;
579
580         /*
581          * If 802.11g protection is enabled, determine whether to use RTS/CTS or
582          * just CTS.  Note that this is only done for OFDM/HT unicast frames.
583          */
584         if (sc->sc_protmode != PROT_M_NONE && !(bf->bf_flags & ATH9K_TXDESC_NOACK)
585             && (rt->info[rix].phy == WLAN_RC_PHY_OFDM ||
586                 WLAN_RC_PHY_HT(rt->info[rix].phy))) {
587                 if (sc->sc_protmode == PROT_M_RTSCTS)
588                         flags = ATH9K_TXDESC_RTSENA;
589                 else if (sc->sc_protmode == PROT_M_CTSONLY)
590                         flags = ATH9K_TXDESC_CTSENA;
591
592                 cix = rt->info[sc->sc_protrix].ctrl_rate;
593                 rtsctsena = 1;
594         }
595
596         /* For 11n, the default behavior is to enable RTS for hw retried frames.
597          * We enable the global flag here and let rate series flags determine
598          * which rates will actually use RTS.
599          */
600         if ((ah->ah_caps.hw_caps & ATH9K_HW_CAP_HT) && bf_isdata(bf)) {
601                 /* 802.11g protection not needed, use our default behavior */
602                 if (!rtsctsena)
603                         flags = ATH9K_TXDESC_RTSENA;
604         }
605
606         /* Set protection if aggregate protection on */
607         if (sc->sc_config.ath_aggr_prot &&
608             (!bf_isaggr(bf) || (bf_isaggr(bf) && bf->bf_al < 8192))) {
609                 flags = ATH9K_TXDESC_RTSENA;
610                 cix = rt->info[sc->sc_protrix].ctrl_rate;
611                 rtsctsena = 1;
612         }
613
614         /* For AR5416 - RTS cannot be followed by a frame larger than 8K */
615         if (bf_isaggr(bf) && (bf->bf_al > ah->ah_caps.rts_aggr_limit))
616                 flags &= ~(ATH9K_TXDESC_RTSENA);
617
618         /*
619          * CTS transmit rate is derived from the transmit rate by looking in the
620          * h/w rate table.  We must also factor in whether or not a short
621          * preamble is to be used. NB: cix is set above where RTS/CTS is enabled
622          */
623         ctsrate = rt->info[cix].ratecode |
624                 (bf_isshpreamble(bf) ? rt->info[cix].short_preamble : 0);
625
626         for (i = 0; i < 4; i++) {
627                 if (!rates[i].count || (rates[i].idx < 0))
628                         continue;
629
630                 rix = rates[i].idx;
631
632                 series[i].Rate = rt->info[rix].ratecode |
633                         (bf_isshpreamble(bf) ? rt->info[rix].short_preamble : 0);
634
635                 series[i].Tries = rates[i].count;
636
637                 series[i].RateFlags = (
638                         (rates[i].flags & IEEE80211_TX_RC_USE_RTS_CTS) ?
639                                 ATH9K_RATESERIES_RTS_CTS : 0) |
640                         ((rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH) ?
641                                 ATH9K_RATESERIES_2040 : 0) |
642                         ((rates[i].flags & IEEE80211_TX_RC_SHORT_GI) ?
643                                 ATH9K_RATESERIES_HALFGI : 0);
644
645                 series[i].PktDuration = ath_pkt_duration(sc, rix, bf,
646                          (rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH) != 0,
647                          (rates[i].flags & IEEE80211_TX_RC_SHORT_GI),
648                          bf_isshpreamble(bf));
649
650                 series[i].ChSel = sc->sc_tx_chainmask;
651
652                 if (rtsctsena)
653                         series[i].RateFlags |= ATH9K_RATESERIES_RTS_CTS;
654         }
655
656         /* set dur_update_en for l-sig computation except for PS-Poll frames */
657         ath9k_hw_set11n_ratescenario(ah, ds, lastds, !bf_ispspoll(bf),
658                                      ctsrate, ctsduration,
659                                      series, 4, flags);
660
661         if (sc->sc_config.ath_aggr_prot && flags)
662                 ath9k_hw_set11n_burstduration(ah, ds, 8192);
663 }
664
665 /*
666  * Function to send a normal HT (non-AMPDU) frame
667  * NB: must be called with txq lock held
668  */
669 static int ath_tx_send_normal(struct ath_softc *sc,
670                               struct ath_txq *txq,
671                               struct ath_atx_tid *tid,
672                               struct list_head *bf_head)
673 {
674         struct ath_buf *bf;
675
676         BUG_ON(list_empty(bf_head));
677
678         bf = list_first_entry(bf_head, struct ath_buf, list);
679         bf->bf_state.bf_type &= ~BUF_AMPDU; /* regular HT frame */
680
681         /* update starting sequence number for subsequent ADDBA request */
682         INCR(tid->seq_start, IEEE80211_SEQ_MAX);
683
684         /* Queue to h/w without aggregation */
685         bf->bf_nframes = 1;
686         bf->bf_lastbf = bf->bf_lastfrm; /* one single frame */
687         ath_buf_set_rate(sc, bf);
688         ath_tx_txqaddbuf(sc, txq, bf_head);
689
690         return 0;
691 }
692
693 /* flush tid's software queue and send frames as non-ampdu's */
694
695 static void ath_tx_flush_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
696 {
697         struct ath_txq *txq = &sc->tx.txq[tid->ac->qnum];
698         struct ath_buf *bf;
699         struct list_head bf_head;
700         INIT_LIST_HEAD(&bf_head);
701
702         ASSERT(tid->paused > 0);
703         spin_lock_bh(&txq->axq_lock);
704
705         tid->paused--;
706
707         if (tid->paused > 0) {
708                 spin_unlock_bh(&txq->axq_lock);
709                 return;
710         }
711
712         while (!list_empty(&tid->buf_q)) {
713                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
714                 ASSERT(!bf_isretried(bf));
715                 list_cut_position(&bf_head, &tid->buf_q, &bf->bf_lastfrm->list);
716                 ath_tx_send_normal(sc, txq, tid, &bf_head);
717         }
718
719         spin_unlock_bh(&txq->axq_lock);
720 }
721
722 /* Completion routine of an aggregate */
723
724 static void ath_tx_complete_aggr_rifs(struct ath_softc *sc,
725                                       struct ath_txq *txq,
726                                       struct ath_buf *bf,
727                                       struct list_head *bf_q,
728                                       int txok)
729 {
730         struct ath_node *an = NULL;
731         struct sk_buff *skb;
732         struct ieee80211_tx_info *tx_info;
733         struct ath_atx_tid *tid = NULL;
734         struct ath_buf *bf_last = bf->bf_lastbf;
735         struct ath_desc *ds = bf_last->bf_desc;
736         struct ath_buf *bf_next, *bf_lastq = NULL;
737         struct list_head bf_head, bf_pending;
738         u16 seq_st = 0;
739         u32 ba[WME_BA_BMP_SIZE >> 5];
740         int isaggr, txfail, txpending, sendbar = 0, needreset = 0;
741
742         skb = (struct sk_buff *)bf->bf_mpdu;
743         tx_info = IEEE80211_SKB_CB(skb);
744
745         if (tx_info->control.sta) {
746                 an = (struct ath_node *)tx_info->control.sta->drv_priv;
747                 tid = ATH_AN_2_TID(an, bf->bf_tidno);
748         }
749
750         isaggr = bf_isaggr(bf);
751         if (isaggr) {
752                 if (txok) {
753                         if (ATH_DS_TX_BA(ds)) {
754                                 /*
755                                  * extract starting sequence and
756                                  * block-ack bitmap
757                                  */
758                                 seq_st = ATH_DS_BA_SEQ(ds);
759                                 memcpy(ba,
760                                         ATH_DS_BA_BITMAP(ds),
761                                         WME_BA_BMP_SIZE >> 3);
762                         } else {
763                                 memset(ba, 0, WME_BA_BMP_SIZE >> 3);
764
765                                 /*
766                                  * AR5416 can become deaf/mute when BA
767                                  * issue happens. Chip needs to be reset.
768                                  * But AP code may have sychronization issues
769                                  * when perform internal reset in this routine.
770                                  * Only enable reset in STA mode for now.
771                                  */
772                                 if (sc->sc_ah->ah_opmode ==
773                                             NL80211_IFTYPE_STATION)
774                                         needreset = 1;
775                         }
776                 } else {
777                         memset(ba, 0, WME_BA_BMP_SIZE >> 3);
778                 }
779         }
780
781         INIT_LIST_HEAD(&bf_pending);
782         INIT_LIST_HEAD(&bf_head);
783
784         while (bf) {
785                 txfail = txpending = 0;
786                 bf_next = bf->bf_next;
787
788                 if (ATH_BA_ISSET(ba, ATH_BA_INDEX(seq_st, bf->bf_seqno))) {
789                         /* transmit completion, subframe is
790                          * acked by block ack */
791                 } else if (!isaggr && txok) {
792                         /* transmit completion */
793                 } else {
794
795                         if (!(tid->state & AGGR_CLEANUP) &&
796                             ds->ds_txstat.ts_flags != ATH9K_TX_SW_ABORTED) {
797                                 if (bf->bf_retries < ATH_MAX_SW_RETRIES) {
798                                         ath_tx_set_retry(sc, bf);
799                                         txpending = 1;
800                                 } else {
801                                         bf->bf_state.bf_type |= BUF_XRETRY;
802                                         txfail = 1;
803                                         sendbar = 1;
804                                 }
805                         } else {
806                                 /*
807                                  * cleanup in progress, just fail
808                                  * the un-acked sub-frames
809                                  */
810                                 txfail = 1;
811                         }
812                 }
813                 /*
814                  * Remove ath_buf's of this sub-frame from aggregate queue.
815                  */
816                 if (bf_next == NULL) {  /* last subframe in the aggregate */
817                         ASSERT(bf->bf_lastfrm == bf_last);
818
819                         /*
820                          * The last descriptor of the last sub frame could be
821                          * a holding descriptor for h/w. If that's the case,
822                          * bf->bf_lastfrm won't be in the bf_q.
823                          * Make sure we handle bf_q properly here.
824                          */
825
826                         if (!list_empty(bf_q)) {
827                                 bf_lastq = list_entry(bf_q->prev,
828                                         struct ath_buf, list);
829                                 list_cut_position(&bf_head,
830                                         bf_q, &bf_lastq->list);
831                         } else {
832                                 /*
833                                  * XXX: if the last subframe only has one
834                                  * descriptor which is also being used as
835                                  * a holding descriptor. Then the ath_buf
836                                  * is not in the bf_q at all.
837                                  */
838                                 INIT_LIST_HEAD(&bf_head);
839                         }
840                 } else {
841                         ASSERT(!list_empty(bf_q));
842                         list_cut_position(&bf_head,
843                                 bf_q, &bf->bf_lastfrm->list);
844                 }
845
846                 if (!txpending) {
847                         /*
848                          * complete the acked-ones/xretried ones; update
849                          * block-ack window
850                          */
851                         spin_lock_bh(&txq->axq_lock);
852                         ath_tx_update_baw(sc, tid, bf->bf_seqno);
853                         spin_unlock_bh(&txq->axq_lock);
854
855                         /* complete this sub-frame */
856                         ath_tx_complete_buf(sc, bf, &bf_head, !txfail, sendbar);
857                 } else {
858                         /*
859                          * retry the un-acked ones
860                          */
861                         /*
862                          * XXX: if the last descriptor is holding descriptor,
863                          * in order to requeue the frame to software queue, we
864                          * need to allocate a new descriptor and
865                          * copy the content of holding descriptor to it.
866                          */
867                         if (bf->bf_next == NULL &&
868                             bf_last->bf_status & ATH_BUFSTATUS_STALE) {
869                                 struct ath_buf *tbf;
870
871                                 /* allocate new descriptor */
872                                 spin_lock_bh(&sc->tx.txbuflock);
873                                 ASSERT(!list_empty((&sc->tx.txbuf)));
874                                 tbf = list_first_entry(&sc->tx.txbuf,
875                                                 struct ath_buf, list);
876                                 list_del(&tbf->list);
877                                 spin_unlock_bh(&sc->tx.txbuflock);
878
879                                 ATH_TXBUF_RESET(tbf);
880
881                                 /* copy descriptor content */
882                                 tbf->bf_mpdu = bf_last->bf_mpdu;
883                                 tbf->bf_buf_addr = bf_last->bf_buf_addr;
884                                 *(tbf->bf_desc) = *(bf_last->bf_desc);
885
886                                 /* link it to the frame */
887                                 if (bf_lastq) {
888                                         bf_lastq->bf_desc->ds_link =
889                                                 tbf->bf_daddr;
890                                         bf->bf_lastfrm = tbf;
891                                         ath9k_hw_cleartxdesc(sc->sc_ah,
892                                                 bf->bf_lastfrm->bf_desc);
893                                 } else {
894                                         tbf->bf_state = bf_last->bf_state;
895                                         tbf->bf_lastfrm = tbf;
896                                         ath9k_hw_cleartxdesc(sc->sc_ah,
897                                                 tbf->bf_lastfrm->bf_desc);
898
899                                         /* copy the DMA context */
900                                         tbf->bf_dmacontext =
901                                                 bf_last->bf_dmacontext;
902                                 }
903                                 list_add_tail(&tbf->list, &bf_head);
904                         } else {
905                                 /*
906                                  * Clear descriptor status words for
907                                  * software retry
908                                  */
909                                 ath9k_hw_cleartxdesc(sc->sc_ah,
910                                                      bf->bf_lastfrm->bf_desc);
911                         }
912
913                         /*
914                          * Put this buffer to the temporary pending
915                          * queue to retain ordering
916                          */
917                         list_splice_tail_init(&bf_head, &bf_pending);
918                 }
919
920                 bf = bf_next;
921         }
922
923         if (tid->state & AGGR_CLEANUP) {
924                 /* check to see if we're done with cleaning the h/w queue */
925                 spin_lock_bh(&txq->axq_lock);
926
927                 if (tid->baw_head == tid->baw_tail) {
928                         tid->state &= ~AGGR_ADDBA_COMPLETE;
929                         tid->addba_exchangeattempts = 0;
930                         spin_unlock_bh(&txq->axq_lock);
931
932                         tid->state &= ~AGGR_CLEANUP;
933
934                         /* send buffered frames as singles */
935                         ath_tx_flush_tid(sc, tid);
936                 } else
937                         spin_unlock_bh(&txq->axq_lock);
938
939                 return;
940         }
941
942         /*
943          * prepend un-acked frames to the beginning of the pending frame queue
944          */
945         if (!list_empty(&bf_pending)) {
946                 spin_lock_bh(&txq->axq_lock);
947                 /* Note: we _prepend_, we _do_not_ at to
948                  * the end of the queue ! */
949                 list_splice(&bf_pending, &tid->buf_q);
950                 ath_tx_queue_tid(txq, tid);
951                 spin_unlock_bh(&txq->axq_lock);
952         }
953
954         if (needreset)
955                 ath_reset(sc, false);
956
957         return;
958 }
959
960 static void ath_tx_rc_status(struct ath_buf *bf, struct ath_desc *ds, int nbad)
961 {
962         struct sk_buff *skb = (struct sk_buff *)bf->bf_mpdu;
963         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
964         struct ath_tx_info_priv *tx_info_priv = ATH_TX_INFO_PRIV(tx_info);
965
966         tx_info_priv->update_rc = false;
967         if (ds->ds_txstat.ts_status & ATH9K_TXERR_FILT)
968                 tx_info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
969
970         if ((ds->ds_txstat.ts_status & ATH9K_TXERR_FILT) == 0 &&
971             (bf->bf_flags & ATH9K_TXDESC_NOACK) == 0) {
972                 if (bf_isdata(bf)) {
973                         memcpy(&tx_info_priv->tx, &ds->ds_txstat,
974                                sizeof(tx_info_priv->tx));
975                         tx_info_priv->n_frames = bf->bf_nframes;
976                         tx_info_priv->n_bad_frames = nbad;
977                         tx_info_priv->update_rc = true;
978                 }
979         }
980 }
981
982 /* Process completed xmit descriptors from the specified queue */
983
984 static void ath_tx_processq(struct ath_softc *sc, struct ath_txq *txq)
985 {
986         struct ath_hal *ah = sc->sc_ah;
987         struct ath_buf *bf, *lastbf, *bf_held = NULL;
988         struct list_head bf_head;
989         struct ath_desc *ds;
990         int txok, nbad = 0;
991         int status;
992
993         DPRINTF(sc, ATH_DBG_QUEUE, "tx queue %d (%x), link %p\n",
994                 txq->axq_qnum, ath9k_hw_gettxbuf(sc->sc_ah, txq->axq_qnum),
995                 txq->axq_link);
996
997         for (;;) {
998                 spin_lock_bh(&txq->axq_lock);
999                 if (list_empty(&txq->axq_q)) {
1000                         txq->axq_link = NULL;
1001                         txq->axq_linkbuf = NULL;
1002                         spin_unlock_bh(&txq->axq_lock);
1003                         break;
1004                 }
1005                 bf = list_first_entry(&txq->axq_q, struct ath_buf, list);
1006
1007                 /*
1008                  * There is a race condition that a BH gets scheduled
1009                  * after sw writes TxE and before hw re-load the last
1010                  * descriptor to get the newly chained one.
1011                  * Software must keep the last DONE descriptor as a
1012                  * holding descriptor - software does so by marking
1013                  * it with the STALE flag.
1014                  */
1015                 bf_held = NULL;
1016                 if (bf->bf_status & ATH_BUFSTATUS_STALE) {
1017                         bf_held = bf;
1018                         if (list_is_last(&bf_held->list, &txq->axq_q)) {
1019                                 /* FIXME:
1020                                  * The holding descriptor is the last
1021                                  * descriptor in queue. It's safe to remove
1022                                  * the last holding descriptor in BH context.
1023                                  */
1024                                 spin_unlock_bh(&txq->axq_lock);
1025                                 break;
1026                         } else {
1027                                 /* Lets work with the next buffer now */
1028                                 bf = list_entry(bf_held->list.next,
1029                                         struct ath_buf, list);
1030                         }
1031                 }
1032
1033                 lastbf = bf->bf_lastbf;
1034                 ds = lastbf->bf_desc;    /* NB: last decriptor */
1035
1036                 status = ath9k_hw_txprocdesc(ah, ds);
1037                 if (status == -EINPROGRESS) {
1038                         spin_unlock_bh(&txq->axq_lock);
1039                         break;
1040                 }
1041                 if (bf->bf_desc == txq->axq_lastdsWithCTS)
1042                         txq->axq_lastdsWithCTS = NULL;
1043                 if (ds == txq->axq_gatingds)
1044                         txq->axq_gatingds = NULL;
1045
1046                 /*
1047                  * Remove ath_buf's of the same transmit unit from txq,
1048                  * however leave the last descriptor back as the holding
1049                  * descriptor for hw.
1050                  */
1051                 lastbf->bf_status |= ATH_BUFSTATUS_STALE;
1052                 INIT_LIST_HEAD(&bf_head);
1053
1054                 if (!list_is_singular(&lastbf->list))
1055                         list_cut_position(&bf_head,
1056                                 &txq->axq_q, lastbf->list.prev);
1057
1058                 txq->axq_depth--;
1059
1060                 if (bf_isaggr(bf))
1061                         txq->axq_aggr_depth--;
1062
1063                 txok = (ds->ds_txstat.ts_status == 0);
1064
1065                 spin_unlock_bh(&txq->axq_lock);
1066
1067                 if (bf_held) {
1068                         list_del(&bf_held->list);
1069                         spin_lock_bh(&sc->tx.txbuflock);
1070                         list_add_tail(&bf_held->list, &sc->tx.txbuf);
1071                         spin_unlock_bh(&sc->tx.txbuflock);
1072                 }
1073
1074                 if (!bf_isampdu(bf)) {
1075                         /*
1076                          * This frame is sent out as a single frame.
1077                          * Use hardware retry status for this frame.
1078                          */
1079                         bf->bf_retries = ds->ds_txstat.ts_longretry;
1080                         if (ds->ds_txstat.ts_status & ATH9K_TXERR_XRETRY)
1081                                 bf->bf_state.bf_type |= BUF_XRETRY;
1082                         nbad = 0;
1083                 } else {
1084                         nbad = ath_tx_num_badfrms(sc, bf, txok);
1085                 }
1086
1087                 ath_tx_rc_status(bf, ds, nbad);
1088
1089                 /*
1090                  * Complete this transmit unit
1091                  */
1092                 if (bf_isampdu(bf))
1093                         ath_tx_complete_aggr_rifs(sc, txq, bf, &bf_head, txok);
1094                 else
1095                         ath_tx_complete_buf(sc, bf, &bf_head, txok, 0);
1096
1097                 /* Wake up mac80211 queue */
1098
1099                 spin_lock_bh(&txq->axq_lock);
1100                 if (txq->stopped && ath_txq_depth(sc, txq->axq_qnum) <=
1101                                 (ATH_TXBUF - 20)) {
1102                         int qnum;
1103                         qnum = ath_get_mac80211_qnum(txq->axq_qnum, sc);
1104                         if (qnum != -1) {
1105                                 ieee80211_wake_queue(sc->hw, qnum);
1106                                 txq->stopped = 0;
1107                         }
1108
1109                 }
1110
1111                 /*
1112                  * schedule any pending packets if aggregation is enabled
1113                  */
1114                 if (sc->sc_flags & SC_OP_TXAGGR)
1115                         ath_txq_schedule(sc, txq);
1116                 spin_unlock_bh(&txq->axq_lock);
1117         }
1118 }
1119
1120 static void ath_tx_stopdma(struct ath_softc *sc, struct ath_txq *txq)
1121 {
1122         struct ath_hal *ah = sc->sc_ah;
1123
1124         (void) ath9k_hw_stoptxdma(ah, txq->axq_qnum);
1125         DPRINTF(sc, ATH_DBG_XMIT, "tx queue [%u] %x, link %p\n",
1126                 txq->axq_qnum, ath9k_hw_gettxbuf(ah, txq->axq_qnum),
1127                 txq->axq_link);
1128 }
1129
1130 /* Drain only the data queues */
1131
1132 static void ath_drain_txdataq(struct ath_softc *sc, bool retry_tx)
1133 {
1134         struct ath_hal *ah = sc->sc_ah;
1135         int i, status, npend = 0;
1136
1137         if (!(sc->sc_flags & SC_OP_INVALID)) {
1138                 for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1139                         if (ATH_TXQ_SETUP(sc, i)) {
1140                                 ath_tx_stopdma(sc, &sc->tx.txq[i]);
1141                                 /* The TxDMA may not really be stopped.
1142                                  * Double check the hal tx pending count */
1143                                 npend += ath9k_hw_numtxpending(ah,
1144                                                        sc->tx.txq[i].axq_qnum);
1145                         }
1146                 }
1147         }
1148
1149         if (npend) {
1150                 /* TxDMA not stopped, reset the hal */
1151                 DPRINTF(sc, ATH_DBG_XMIT, "Unable to stop TxDMA. Reset HAL!\n");
1152
1153                 spin_lock_bh(&sc->sc_resetlock);
1154                 if (!ath9k_hw_reset(ah,
1155                                     sc->sc_ah->ah_curchan,
1156                                     sc->tx_chan_width,
1157                                     sc->sc_tx_chainmask, sc->sc_rx_chainmask,
1158                                     sc->sc_ht_extprotspacing, true, &status)) {
1159
1160                         DPRINTF(sc, ATH_DBG_FATAL,
1161                                 "Unable to reset hardware; hal status %u\n",
1162                                 status);
1163                 }
1164                 spin_unlock_bh(&sc->sc_resetlock);
1165         }
1166
1167         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1168                 if (ATH_TXQ_SETUP(sc, i))
1169                         ath_tx_draintxq(sc, &sc->tx.txq[i], retry_tx);
1170         }
1171 }
1172
1173 /* Add a sub-frame to block ack window */
1174
1175 static void ath_tx_addto_baw(struct ath_softc *sc,
1176                              struct ath_atx_tid *tid,
1177                              struct ath_buf *bf)
1178 {
1179         int index, cindex;
1180
1181         if (bf_isretried(bf))
1182                 return;
1183
1184         index  = ATH_BA_INDEX(tid->seq_start, bf->bf_seqno);
1185         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
1186
1187         ASSERT(tid->tx_buf[cindex] == NULL);
1188         tid->tx_buf[cindex] = bf;
1189
1190         if (index >= ((tid->baw_tail - tid->baw_head) &
1191                 (ATH_TID_MAX_BUFS - 1))) {
1192                 tid->baw_tail = cindex;
1193                 INCR(tid->baw_tail, ATH_TID_MAX_BUFS);
1194         }
1195 }
1196
1197 /*
1198  * Function to send an A-MPDU
1199  * NB: must be called with txq lock held
1200  */
1201 static int ath_tx_send_ampdu(struct ath_softc *sc,
1202                              struct ath_atx_tid *tid,
1203                              struct list_head *bf_head,
1204                              struct ath_tx_control *txctl)
1205 {
1206         struct ath_buf *bf;
1207
1208         BUG_ON(list_empty(bf_head));
1209
1210         bf = list_first_entry(bf_head, struct ath_buf, list);
1211         bf->bf_state.bf_type |= BUF_AMPDU;
1212
1213         /*
1214          * Do not queue to h/w when any of the following conditions is true:
1215          * - there are pending frames in software queue
1216          * - the TID is currently paused for ADDBA/BAR request
1217          * - seqno is not within block-ack window
1218          * - h/w queue depth exceeds low water mark
1219          */
1220         if (!list_empty(&tid->buf_q) || tid->paused ||
1221             !BAW_WITHIN(tid->seq_start, tid->baw_size, bf->bf_seqno) ||
1222             txctl->txq->axq_depth >= ATH_AGGR_MIN_QDEPTH) {
1223                 /*
1224                  * Add this frame to software queue for scheduling later
1225                  * for aggregation.
1226                  */
1227                 list_splice_tail_init(bf_head, &tid->buf_q);
1228                 ath_tx_queue_tid(txctl->txq, tid);
1229                 return 0;
1230         }
1231
1232         /* Add sub-frame to BAW */
1233         ath_tx_addto_baw(sc, tid, bf);
1234
1235         /* Queue to h/w without aggregation */
1236         bf->bf_nframes = 1;
1237         bf->bf_lastbf = bf->bf_lastfrm; /* one single frame */
1238         ath_buf_set_rate(sc, bf);
1239         ath_tx_txqaddbuf(sc, txctl->txq, bf_head);
1240
1241         return 0;
1242 }
1243
1244 /*
1245  * looks up the rate
1246  * returns aggr limit based on lowest of the rates
1247  */
1248 static u32 ath_lookup_rate(struct ath_softc *sc,
1249                            struct ath_buf *bf,
1250                            struct ath_atx_tid *tid)
1251 {
1252         struct ath_rate_table *rate_table = sc->cur_rate_table;
1253         struct sk_buff *skb;
1254         struct ieee80211_tx_info *tx_info;
1255         struct ieee80211_tx_rate *rates;
1256         struct ath_tx_info_priv *tx_info_priv;
1257         u32 max_4ms_framelen, frame_length;
1258         u16 aggr_limit, legacy = 0, maxampdu;
1259         int i;
1260
1261         skb = (struct sk_buff *)bf->bf_mpdu;
1262         tx_info = IEEE80211_SKB_CB(skb);
1263         rates = tx_info->control.rates;
1264         tx_info_priv =
1265                 (struct ath_tx_info_priv *)tx_info->rate_driver_data[0];
1266
1267         /*
1268          * Find the lowest frame length among the rate series that will have a
1269          * 4ms transmit duration.
1270          * TODO - TXOP limit needs to be considered.
1271          */
1272         max_4ms_framelen = ATH_AMPDU_LIMIT_MAX;
1273
1274         for (i = 0; i < 4; i++) {
1275                 if (rates[i].count) {
1276                         if (!WLAN_RC_PHY_HT(rate_table->info[rates[i].idx].phy)) {
1277                                 legacy = 1;
1278                                 break;
1279                         }
1280
1281                         frame_length =
1282                                 rate_table->info[rates[i].idx].max_4ms_framelen;
1283                         max_4ms_framelen = min(max_4ms_framelen, frame_length);
1284                 }
1285         }
1286
1287         /*
1288          * limit aggregate size by the minimum rate if rate selected is
1289          * not a probe rate, if rate selected is a probe rate then
1290          * avoid aggregation of this packet.
1291          */
1292         if (tx_info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE || legacy)
1293                 return 0;
1294
1295         aggr_limit = min(max_4ms_framelen,
1296                 (u32)ATH_AMPDU_LIMIT_DEFAULT);
1297
1298         /*
1299          * h/w can accept aggregates upto 16 bit lengths (65535).
1300          * The IE, however can hold upto 65536, which shows up here
1301          * as zero. Ignore 65536 since we  are constrained by hw.
1302          */
1303         maxampdu = tid->an->maxampdu;
1304         if (maxampdu)
1305                 aggr_limit = min(aggr_limit, maxampdu);
1306
1307         return aggr_limit;
1308 }
1309
1310 /*
1311  * returns the number of delimiters to be added to
1312  * meet the minimum required mpdudensity.
1313  * caller should make sure that the rate is  HT rate .
1314  */
1315 static int ath_compute_num_delims(struct ath_softc *sc,
1316                                   struct ath_atx_tid *tid,
1317                                   struct ath_buf *bf,
1318                                   u16 frmlen)
1319 {
1320         struct ath_rate_table *rt = sc->cur_rate_table;
1321         struct sk_buff *skb = bf->bf_mpdu;
1322         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1323         u32 nsymbits, nsymbols, mpdudensity;
1324         u16 minlen;
1325         u8 rc, flags, rix;
1326         int width, half_gi, ndelim, mindelim;
1327
1328         /* Select standard number of delimiters based on frame length alone */
1329         ndelim = ATH_AGGR_GET_NDELIM(frmlen);
1330
1331         /*
1332          * If encryption enabled, hardware requires some more padding between
1333          * subframes.
1334          * TODO - this could be improved to be dependent on the rate.
1335          *      The hardware can keep up at lower rates, but not higher rates
1336          */
1337         if (bf->bf_keytype != ATH9K_KEY_TYPE_CLEAR)
1338                 ndelim += ATH_AGGR_ENCRYPTDELIM;
1339
1340         /*
1341          * Convert desired mpdu density from microeconds to bytes based
1342          * on highest rate in rate series (i.e. first rate) to determine
1343          * required minimum length for subframe. Take into account
1344          * whether high rate is 20 or 40Mhz and half or full GI.
1345          */
1346         mpdudensity = tid->an->mpdudensity;
1347
1348         /*
1349          * If there is no mpdu density restriction, no further calculation
1350          * is needed.
1351          */
1352         if (mpdudensity == 0)
1353                 return ndelim;
1354
1355         rix = tx_info->control.rates[0].idx;
1356         flags = tx_info->control.rates[0].flags;
1357         rc = rt->info[rix].ratecode;
1358         width = (flags & IEEE80211_TX_RC_40_MHZ_WIDTH) ? 1 : 0;
1359         half_gi = (flags & IEEE80211_TX_RC_SHORT_GI) ? 1 : 0;
1360
1361         if (half_gi)
1362                 nsymbols = NUM_SYMBOLS_PER_USEC_HALFGI(mpdudensity);
1363         else
1364                 nsymbols = NUM_SYMBOLS_PER_USEC(mpdudensity);
1365
1366         if (nsymbols == 0)
1367                 nsymbols = 1;
1368
1369         nsymbits = bits_per_symbol[HT_RC_2_MCS(rc)][width];
1370         minlen = (nsymbols * nsymbits) / BITS_PER_BYTE;
1371
1372         /* Is frame shorter than required minimum length? */
1373         if (frmlen < minlen) {
1374                 /* Get the minimum number of delimiters required. */
1375                 mindelim = (minlen - frmlen) / ATH_AGGR_DELIM_SZ;
1376                 ndelim = max(mindelim, ndelim);
1377         }
1378
1379         return ndelim;
1380 }
1381
1382 /*
1383  * For aggregation from software buffer queue.
1384  * NB: must be called with txq lock held
1385  */
1386 static enum ATH_AGGR_STATUS ath_tx_form_aggr(struct ath_softc *sc,
1387                                         struct ath_atx_tid *tid,
1388                                         struct list_head *bf_q,
1389                                         struct ath_buf **bf_last,
1390                                         struct aggr_rifs_param *param,
1391                                         int *prev_frames)
1392 {
1393 #define PADBYTES(_len) ((4 - ((_len) % 4)) % 4)
1394         struct ath_buf *bf, *tbf, *bf_first, *bf_prev = NULL;
1395         struct list_head bf_head;
1396         int rl = 0, nframes = 0, ndelim;
1397         u16 aggr_limit = 0, al = 0, bpad = 0,
1398                 al_delta, h_baw = tid->baw_size / 2;
1399         enum ATH_AGGR_STATUS status = ATH_AGGR_DONE;
1400         int prev_al = 0;
1401         INIT_LIST_HEAD(&bf_head);
1402
1403         BUG_ON(list_empty(&tid->buf_q));
1404
1405         bf_first = list_first_entry(&tid->buf_q, struct ath_buf, list);
1406
1407         do {
1408                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
1409
1410                 /*
1411                  * do not step over block-ack window
1412                  */
1413                 if (!BAW_WITHIN(tid->seq_start, tid->baw_size, bf->bf_seqno)) {
1414                         status = ATH_AGGR_BAW_CLOSED;
1415                         break;
1416                 }
1417
1418                 if (!rl) {
1419                         aggr_limit = ath_lookup_rate(sc, bf, tid);
1420                         rl = 1;
1421                 }
1422
1423                 /*
1424                  * do not exceed aggregation limit
1425                  */
1426                 al_delta = ATH_AGGR_DELIM_SZ + bf->bf_frmlen;
1427
1428                 if (nframes && (aggr_limit <
1429                         (al + bpad + al_delta + prev_al))) {
1430                         status = ATH_AGGR_LIMITED;
1431                         break;
1432                 }
1433
1434                 /*
1435                  * do not exceed subframe limit
1436                  */
1437                 if ((nframes + *prev_frames) >=
1438                     min((int)h_baw, ATH_AMPDU_SUBFRAME_DEFAULT)) {
1439                         status = ATH_AGGR_LIMITED;
1440                         break;
1441                 }
1442
1443                 /*
1444                  * add padding for previous frame to aggregation length
1445                  */
1446                 al += bpad + al_delta;
1447
1448                 /*
1449                  * Get the delimiters needed to meet the MPDU
1450                  * density for this node.
1451                  */
1452                 ndelim = ath_compute_num_delims(sc, tid, bf_first, bf->bf_frmlen);
1453
1454                 bpad = PADBYTES(al_delta) + (ndelim << 2);
1455
1456                 bf->bf_next = NULL;
1457                 bf->bf_lastfrm->bf_desc->ds_link = 0;
1458
1459                 /*
1460                  * this packet is part of an aggregate
1461                  * - remove all descriptors belonging to this frame from
1462                  *   software queue
1463                  * - add it to block ack window
1464                  * - set up descriptors for aggregation
1465                  */
1466                 list_cut_position(&bf_head, &tid->buf_q, &bf->bf_lastfrm->list);
1467                 ath_tx_addto_baw(sc, tid, bf);
1468
1469                 list_for_each_entry(tbf, &bf_head, list) {
1470                         ath9k_hw_set11n_aggr_middle(sc->sc_ah,
1471                                 tbf->bf_desc, ndelim);
1472                 }
1473
1474                 /*
1475                  * link buffers of this frame to the aggregate
1476                  */
1477                 list_splice_tail_init(&bf_head, bf_q);
1478                 nframes++;
1479
1480                 if (bf_prev) {
1481                         bf_prev->bf_next = bf;
1482                         bf_prev->bf_lastfrm->bf_desc->ds_link = bf->bf_daddr;
1483                 }
1484                 bf_prev = bf;
1485
1486 #ifdef AGGR_NOSHORT
1487                 /*
1488                  * terminate aggregation on a small packet boundary
1489                  */
1490                 if (bf->bf_frmlen < ATH_AGGR_MINPLEN) {
1491                         status = ATH_AGGR_SHORTPKT;
1492                         break;
1493                 }
1494 #endif
1495         } while (!list_empty(&tid->buf_q));
1496
1497         bf_first->bf_al = al;
1498         bf_first->bf_nframes = nframes;
1499         *bf_last = bf_prev;
1500         return status;
1501 #undef PADBYTES
1502 }
1503
1504 /*
1505  * process pending frames possibly doing a-mpdu aggregation
1506  * NB: must be called with txq lock held
1507  */
1508 static void ath_tx_sched_aggr(struct ath_softc *sc,
1509         struct ath_txq *txq, struct ath_atx_tid *tid)
1510 {
1511         struct ath_buf *bf, *tbf, *bf_last, *bf_lastaggr = NULL;
1512         enum ATH_AGGR_STATUS status;
1513         struct list_head bf_q;
1514         struct aggr_rifs_param param = {0, 0, 0, 0, NULL};
1515         int prev_frames = 0;
1516
1517         do {
1518                 if (list_empty(&tid->buf_q))
1519                         return;
1520
1521                 INIT_LIST_HEAD(&bf_q);
1522
1523                 status = ath_tx_form_aggr(sc, tid, &bf_q, &bf_lastaggr, &param,
1524                                           &prev_frames);
1525
1526                 /*
1527                  * no frames picked up to be aggregated; block-ack
1528                  * window is not open
1529                  */
1530                 if (list_empty(&bf_q))
1531                         break;
1532
1533                 bf = list_first_entry(&bf_q, struct ath_buf, list);
1534                 bf_last = list_entry(bf_q.prev, struct ath_buf, list);
1535                 bf->bf_lastbf = bf_last;
1536
1537                 /*
1538                  * if only one frame, send as non-aggregate
1539                  */
1540                 if (bf->bf_nframes == 1) {
1541                         ASSERT(bf->bf_lastfrm == bf_last);
1542
1543                         bf->bf_state.bf_type &= ~BUF_AGGR;
1544                         /*
1545                          * clear aggr bits for every descriptor
1546                          * XXX TODO: is there a way to optimize it?
1547                          */
1548                         list_for_each_entry(tbf, &bf_q, list) {
1549                                 ath9k_hw_clr11n_aggr(sc->sc_ah, tbf->bf_desc);
1550                         }
1551
1552                         ath_buf_set_rate(sc, bf);
1553                         ath_tx_txqaddbuf(sc, txq, &bf_q);
1554                         continue;
1555                 }
1556
1557                 /*
1558                  * setup first desc with rate and aggr info
1559                  */
1560                 bf->bf_state.bf_type |= BUF_AGGR;
1561                 ath_buf_set_rate(sc, bf);
1562                 ath9k_hw_set11n_aggr_first(sc->sc_ah, bf->bf_desc, bf->bf_al);
1563
1564                 /*
1565                  * anchor last frame of aggregate correctly
1566                  */
1567                 ASSERT(bf_lastaggr);
1568                 ASSERT(bf_lastaggr->bf_lastfrm == bf_last);
1569                 tbf = bf_lastaggr;
1570                 ath9k_hw_set11n_aggr_last(sc->sc_ah, tbf->bf_desc);
1571
1572                 /* XXX: We don't enter into this loop, consider removing this */
1573                 while (!list_empty(&bf_q) && !list_is_last(&tbf->list, &bf_q)) {
1574                         tbf = list_entry(tbf->list.next, struct ath_buf, list);
1575                         ath9k_hw_set11n_aggr_last(sc->sc_ah, tbf->bf_desc);
1576                 }
1577
1578                 txq->axq_aggr_depth++;
1579
1580                 /*
1581                  * Normal aggregate, queue to hardware
1582                  */
1583                 ath_tx_txqaddbuf(sc, txq, &bf_q);
1584
1585         } while (txq->axq_depth < ATH_AGGR_MIN_QDEPTH &&
1586                  status != ATH_AGGR_BAW_CLOSED);
1587 }
1588
1589 /* Called with txq lock held */
1590
1591 static void ath_tid_drain(struct ath_softc *sc,
1592                           struct ath_txq *txq,
1593                           struct ath_atx_tid *tid)
1594
1595 {
1596         struct ath_buf *bf;
1597         struct list_head bf_head;
1598         INIT_LIST_HEAD(&bf_head);
1599
1600         for (;;) {
1601                 if (list_empty(&tid->buf_q))
1602                         break;
1603                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
1604
1605                 list_cut_position(&bf_head, &tid->buf_q, &bf->bf_lastfrm->list);
1606
1607                 /* update baw for software retried frame */
1608                 if (bf_isretried(bf))
1609                         ath_tx_update_baw(sc, tid, bf->bf_seqno);
1610
1611                 /*
1612                  * do not indicate packets while holding txq spinlock.
1613                  * unlock is intentional here
1614                  */
1615                 spin_unlock(&txq->axq_lock);
1616
1617                 /* complete this sub-frame */
1618                 ath_tx_complete_buf(sc, bf, &bf_head, 0, 0);
1619
1620                 spin_lock(&txq->axq_lock);
1621         }
1622
1623         /*
1624          * TODO: For frame(s) that are in the retry state, we will reuse the
1625          * sequence number(s) without setting the retry bit. The
1626          * alternative is to give up on these and BAR the receiver's window
1627          * forward.
1628          */
1629         tid->seq_next = tid->seq_start;
1630         tid->baw_tail = tid->baw_head;
1631 }
1632
1633 /*
1634  * Drain all pending buffers
1635  * NB: must be called with txq lock held
1636  */
1637 static void ath_txq_drain_pending_buffers(struct ath_softc *sc,
1638                                           struct ath_txq *txq)
1639 {
1640         struct ath_atx_ac *ac, *ac_tmp;
1641         struct ath_atx_tid *tid, *tid_tmp;
1642
1643         list_for_each_entry_safe(ac, ac_tmp, &txq->axq_acq, list) {
1644                 list_del(&ac->list);
1645                 ac->sched = false;
1646                 list_for_each_entry_safe(tid, tid_tmp, &ac->tid_q, list) {
1647                         list_del(&tid->list);
1648                         tid->sched = false;
1649                         ath_tid_drain(sc, txq, tid);
1650                 }
1651         }
1652 }
1653
1654 static int ath_tx_setup_buffer(struct ath_softc *sc, struct ath_buf *bf,
1655                                 struct sk_buff *skb,
1656                                 struct ath_tx_control *txctl)
1657 {
1658         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1659         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
1660         struct ath_tx_info_priv *tx_info_priv;
1661         int hdrlen;
1662         __le16 fc;
1663
1664         tx_info_priv = kzalloc(sizeof(*tx_info_priv), GFP_ATOMIC);
1665         if (unlikely(!tx_info_priv))
1666                 return -ENOMEM;
1667         tx_info->rate_driver_data[0] = tx_info_priv;
1668         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
1669         fc = hdr->frame_control;
1670
1671         ATH_TXBUF_RESET(bf);
1672
1673         /* Frame type */
1674
1675         bf->bf_frmlen = skb->len + FCS_LEN - (hdrlen & 3);
1676
1677         ieee80211_is_data(fc) ?
1678                 (bf->bf_state.bf_type |= BUF_DATA) :
1679                 (bf->bf_state.bf_type &= ~BUF_DATA);
1680         ieee80211_is_back_req(fc) ?
1681                 (bf->bf_state.bf_type |= BUF_BAR) :
1682                 (bf->bf_state.bf_type &= ~BUF_BAR);
1683         ieee80211_is_pspoll(fc) ?
1684                 (bf->bf_state.bf_type |= BUF_PSPOLL) :
1685                 (bf->bf_state.bf_type &= ~BUF_PSPOLL);
1686         (sc->sc_flags & SC_OP_PREAMBLE_SHORT) ?
1687                 (bf->bf_state.bf_type |= BUF_SHORT_PREAMBLE) :
1688                 (bf->bf_state.bf_type &= ~BUF_SHORT_PREAMBLE);
1689         (sc->hw->conf.ht.enabled && !is_pae(skb) &&
1690          (tx_info->flags & IEEE80211_TX_CTL_AMPDU)) ?
1691                 (bf->bf_state.bf_type |= BUF_HT) :
1692                 (bf->bf_state.bf_type &= ~BUF_HT);
1693
1694         bf->bf_flags = setup_tx_flags(sc, skb, txctl->txq);
1695
1696         /* Crypto */
1697
1698         bf->bf_keytype = get_hw_crypto_keytype(skb);
1699
1700         if (bf->bf_keytype != ATH9K_KEY_TYPE_CLEAR) {
1701                 bf->bf_frmlen += tx_info->control.hw_key->icv_len;
1702                 bf->bf_keyix = tx_info->control.hw_key->hw_key_idx;
1703         } else {
1704                 bf->bf_keyix = ATH9K_TXKEYIX_INVALID;
1705         }
1706
1707         /* Assign seqno, tidno */
1708
1709         if (bf_isht(bf) && (sc->sc_flags & SC_OP_TXAGGR))
1710                 assign_aggr_tid_seqno(skb, bf);
1711
1712         /* DMA setup */
1713
1714         bf->bf_mpdu = skb;
1715
1716         bf->bf_dmacontext = pci_map_single(sc->pdev, skb->data,
1717                                            skb->len, PCI_DMA_TODEVICE);
1718         if (unlikely(pci_dma_mapping_error(sc->pdev, bf->bf_dmacontext))) {
1719                 bf->bf_mpdu = NULL;
1720                 DPRINTF(sc, ATH_DBG_CONFIG,
1721                         "pci_dma_mapping_error() on TX\n");
1722                 return -ENOMEM;
1723         }
1724
1725         bf->bf_buf_addr = bf->bf_dmacontext;
1726         return 0;
1727 }
1728
1729 /* FIXME: tx power */
1730 static void ath_tx_start_dma(struct ath_softc *sc, struct ath_buf *bf,
1731                              struct ath_tx_control *txctl)
1732 {
1733         struct sk_buff *skb = (struct sk_buff *)bf->bf_mpdu;
1734         struct ieee80211_tx_info *tx_info =  IEEE80211_SKB_CB(skb);
1735         struct ath_node *an = NULL;
1736         struct list_head bf_head;
1737         struct ath_desc *ds;
1738         struct ath_atx_tid *tid;
1739         struct ath_hal *ah = sc->sc_ah;
1740         int frm_type;
1741
1742         frm_type = get_hw_packet_type(skb);
1743
1744         INIT_LIST_HEAD(&bf_head);
1745         list_add_tail(&bf->list, &bf_head);
1746
1747         /* setup descriptor */
1748
1749         ds = bf->bf_desc;
1750         ds->ds_link = 0;
1751         ds->ds_data = bf->bf_buf_addr;
1752
1753         /* Formulate first tx descriptor with tx controls */
1754
1755         ath9k_hw_set11n_txdesc(ah, ds, bf->bf_frmlen, frm_type, MAX_RATE_POWER,
1756                                bf->bf_keyix, bf->bf_keytype, bf->bf_flags);
1757
1758         ath9k_hw_filltxdesc(ah, ds,
1759                             skb->len,   /* segment length */
1760                             true,       /* first segment */
1761                             true,       /* last segment */
1762                             ds);        /* first descriptor */
1763
1764         bf->bf_lastfrm = bf;
1765
1766         spin_lock_bh(&txctl->txq->axq_lock);
1767
1768         if (bf_isht(bf) && (sc->sc_flags & SC_OP_TXAGGR) &&
1769             tx_info->control.sta) {
1770                 an = (struct ath_node *)tx_info->control.sta->drv_priv;
1771                 tid = ATH_AN_2_TID(an, bf->bf_tidno);
1772
1773                 if (ath_aggr_query(sc, an, bf->bf_tidno)) {
1774                         /*
1775                          * Try aggregation if it's a unicast data frame
1776                          * and the destination is HT capable.
1777                          */
1778                         ath_tx_send_ampdu(sc, tid, &bf_head, txctl);
1779                 } else {
1780                         /*
1781                          * Send this frame as regular when ADDBA
1782                          * exchange is neither complete nor pending.
1783                          */
1784                         ath_tx_send_normal(sc, txctl->txq,
1785                                            tid, &bf_head);
1786                 }
1787         } else {
1788                 bf->bf_lastbf = bf;
1789                 bf->bf_nframes = 1;
1790
1791                 ath_buf_set_rate(sc, bf);
1792                 ath_tx_txqaddbuf(sc, txctl->txq, &bf_head);
1793         }
1794
1795         spin_unlock_bh(&txctl->txq->axq_lock);
1796 }
1797
1798 /* Upon failure caller should free skb */
1799 int ath_tx_start(struct ath_softc *sc, struct sk_buff *skb,
1800                  struct ath_tx_control *txctl)
1801 {
1802         struct ath_buf *bf;
1803         int r;
1804
1805         /* Check if a tx buffer is available */
1806
1807         bf = ath_tx_get_buffer(sc);
1808         if (!bf) {
1809                 DPRINTF(sc, ATH_DBG_XMIT, "TX buffers are full\n");
1810                 return -1;
1811         }
1812
1813         r = ath_tx_setup_buffer(sc, bf, skb, txctl);
1814         if (unlikely(r)) {
1815                 struct ath_txq *txq = txctl->txq;
1816
1817                 DPRINTF(sc, ATH_DBG_FATAL, "TX mem alloc failure\n");
1818
1819                 /* upon ath_tx_processq() this TX queue will be resumed, we
1820                  * guarantee this will happen by knowing beforehand that
1821                  * we will at least have to run TX completionon one buffer
1822                  * on the queue */
1823                 spin_lock_bh(&txq->axq_lock);
1824                 if (ath_txq_depth(sc, txq->axq_qnum) > 1) {
1825                         ieee80211_stop_queue(sc->hw,
1826                                 skb_get_queue_mapping(skb));
1827                         txq->stopped = 1;
1828                 }
1829                 spin_unlock_bh(&txq->axq_lock);
1830
1831                 spin_lock_bh(&sc->tx.txbuflock);
1832                 list_add_tail(&bf->list, &sc->tx.txbuf);
1833                 spin_unlock_bh(&sc->tx.txbuflock);
1834
1835                 return r;
1836         }
1837
1838         ath_tx_start_dma(sc, bf, txctl);
1839
1840         return 0;
1841 }
1842
1843 /* Initialize TX queue and h/w */
1844
1845 int ath_tx_init(struct ath_softc *sc, int nbufs)
1846 {
1847         int error = 0;
1848
1849         do {
1850                 spin_lock_init(&sc->tx.txbuflock);
1851
1852                 /* Setup tx descriptors */
1853                 error = ath_descdma_setup(sc, &sc->tx.txdma, &sc->tx.txbuf,
1854                         "tx", nbufs, 1);
1855                 if (error != 0) {
1856                         DPRINTF(sc, ATH_DBG_FATAL,
1857                                 "Failed to allocate tx descriptors: %d\n",
1858                                 error);
1859                         break;
1860                 }
1861
1862                 /* XXX allocate beacon state together with vap */
1863                 error = ath_descdma_setup(sc, &sc->beacon.bdma, &sc->beacon.bbuf,
1864                                           "beacon", ATH_BCBUF, 1);
1865                 if (error != 0) {
1866                         DPRINTF(sc, ATH_DBG_FATAL,
1867                                 "Failed to allocate beacon descriptors: %d\n",
1868                                 error);
1869                         break;
1870                 }
1871
1872         } while (0);
1873
1874         if (error != 0)
1875                 ath_tx_cleanup(sc);
1876
1877         return error;
1878 }
1879
1880 /* Reclaim all tx queue resources */
1881
1882 int ath_tx_cleanup(struct ath_softc *sc)
1883 {
1884         /* cleanup beacon descriptors */
1885         if (sc->beacon.bdma.dd_desc_len != 0)
1886                 ath_descdma_cleanup(sc, &sc->beacon.bdma, &sc->beacon.bbuf);
1887
1888         /* cleanup tx descriptors */
1889         if (sc->tx.txdma.dd_desc_len != 0)
1890                 ath_descdma_cleanup(sc, &sc->tx.txdma, &sc->tx.txbuf);
1891
1892         return 0;
1893 }
1894
1895 /* Setup a h/w transmit queue */
1896
1897 struct ath_txq *ath_txq_setup(struct ath_softc *sc, int qtype, int subtype)
1898 {
1899         struct ath_hal *ah = sc->sc_ah;
1900         struct ath9k_tx_queue_info qi;
1901         int qnum;
1902
1903         memset(&qi, 0, sizeof(qi));
1904         qi.tqi_subtype = subtype;
1905         qi.tqi_aifs = ATH9K_TXQ_USEDEFAULT;
1906         qi.tqi_cwmin = ATH9K_TXQ_USEDEFAULT;
1907         qi.tqi_cwmax = ATH9K_TXQ_USEDEFAULT;
1908         qi.tqi_physCompBuf = 0;
1909
1910         /*
1911          * Enable interrupts only for EOL and DESC conditions.
1912          * We mark tx descriptors to receive a DESC interrupt
1913          * when a tx queue gets deep; otherwise waiting for the
1914          * EOL to reap descriptors.  Note that this is done to
1915          * reduce interrupt load and this only defers reaping
1916          * descriptors, never transmitting frames.  Aside from
1917          * reducing interrupts this also permits more concurrency.
1918          * The only potential downside is if the tx queue backs
1919          * up in which case the top half of the kernel may backup
1920          * due to a lack of tx descriptors.
1921          *
1922          * The UAPSD queue is an exception, since we take a desc-
1923          * based intr on the EOSP frames.
1924          */
1925         if (qtype == ATH9K_TX_QUEUE_UAPSD)
1926                 qi.tqi_qflags = TXQ_FLAG_TXDESCINT_ENABLE;
1927         else
1928                 qi.tqi_qflags = TXQ_FLAG_TXEOLINT_ENABLE |
1929                         TXQ_FLAG_TXDESCINT_ENABLE;
1930         qnum = ath9k_hw_setuptxqueue(ah, qtype, &qi);
1931         if (qnum == -1) {
1932                 /*
1933                  * NB: don't print a message, this happens
1934                  * normally on parts with too few tx queues
1935                  */
1936                 return NULL;
1937         }
1938         if (qnum >= ARRAY_SIZE(sc->tx.txq)) {
1939                 DPRINTF(sc, ATH_DBG_FATAL,
1940                         "qnum %u out of range, max %u!\n",
1941                         qnum, (unsigned int)ARRAY_SIZE(sc->tx.txq));
1942                 ath9k_hw_releasetxqueue(ah, qnum);
1943                 return NULL;
1944         }
1945         if (!ATH_TXQ_SETUP(sc, qnum)) {
1946                 struct ath_txq *txq = &sc->tx.txq[qnum];
1947
1948                 txq->axq_qnum = qnum;
1949                 txq->axq_link = NULL;
1950                 INIT_LIST_HEAD(&txq->axq_q);
1951                 INIT_LIST_HEAD(&txq->axq_acq);
1952                 spin_lock_init(&txq->axq_lock);
1953                 txq->axq_depth = 0;
1954                 txq->axq_aggr_depth = 0;
1955                 txq->axq_totalqueued = 0;
1956                 txq->axq_linkbuf = NULL;
1957                 sc->tx.txqsetup |= 1<<qnum;
1958         }
1959         return &sc->tx.txq[qnum];
1960 }
1961
1962 /* Reclaim resources for a setup queue */
1963
1964 void ath_tx_cleanupq(struct ath_softc *sc, struct ath_txq *txq)
1965 {
1966         ath9k_hw_releasetxqueue(sc->sc_ah, txq->axq_qnum);
1967         sc->tx.txqsetup &= ~(1<<txq->axq_qnum);
1968 }
1969
1970 /*
1971  * Setup a hardware data transmit queue for the specified
1972  * access control.  The hal may not support all requested
1973  * queues in which case it will return a reference to a
1974  * previously setup queue.  We record the mapping from ac's
1975  * to h/w queues for use by ath_tx_start and also track
1976  * the set of h/w queues being used to optimize work in the
1977  * transmit interrupt handler and related routines.
1978  */
1979
1980 int ath_tx_setup(struct ath_softc *sc, int haltype)
1981 {
1982         struct ath_txq *txq;
1983
1984         if (haltype >= ARRAY_SIZE(sc->tx.hwq_map)) {
1985                 DPRINTF(sc, ATH_DBG_FATAL,
1986                         "HAL AC %u out of range, max %zu!\n",
1987                          haltype, ARRAY_SIZE(sc->tx.hwq_map));
1988                 return 0;
1989         }
1990         txq = ath_txq_setup(sc, ATH9K_TX_QUEUE_DATA, haltype);
1991         if (txq != NULL) {
1992                 sc->tx.hwq_map[haltype] = txq->axq_qnum;
1993                 return 1;
1994         } else
1995                 return 0;
1996 }
1997
1998 int ath_tx_get_qnum(struct ath_softc *sc, int qtype, int haltype)
1999 {
2000         int qnum;
2001
2002         switch (qtype) {
2003         case ATH9K_TX_QUEUE_DATA:
2004                 if (haltype >= ARRAY_SIZE(sc->tx.hwq_map)) {
2005                         DPRINTF(sc, ATH_DBG_FATAL,
2006                                 "HAL AC %u out of range, max %zu!\n",
2007                                 haltype, ARRAY_SIZE(sc->tx.hwq_map));
2008                         return -1;
2009                 }
2010                 qnum = sc->tx.hwq_map[haltype];
2011                 break;
2012         case ATH9K_TX_QUEUE_BEACON:
2013                 qnum = sc->beacon.beaconq;
2014                 break;
2015         case ATH9K_TX_QUEUE_CAB:
2016                 qnum = sc->beacon.cabq->axq_qnum;
2017                 break;
2018         default:
2019                 qnum = -1;
2020         }
2021         return qnum;
2022 }
2023
2024 /* Get a transmit queue, if available */
2025
2026 struct ath_txq *ath_test_get_txq(struct ath_softc *sc, struct sk_buff *skb)
2027 {
2028         struct ath_txq *txq = NULL;
2029         int qnum;
2030
2031         qnum = ath_get_hal_qnum(skb_get_queue_mapping(skb), sc);
2032         txq = &sc->tx.txq[qnum];
2033
2034         spin_lock_bh(&txq->axq_lock);
2035
2036         /* Try to avoid running out of descriptors */
2037         if (txq->axq_depth >= (ATH_TXBUF - 20)) {
2038                 DPRINTF(sc, ATH_DBG_FATAL,
2039                         "TX queue: %d is full, depth: %d\n",
2040                         qnum, txq->axq_depth);
2041                 ieee80211_stop_queue(sc->hw, skb_get_queue_mapping(skb));
2042                 txq->stopped = 1;
2043                 spin_unlock_bh(&txq->axq_lock);
2044                 return NULL;
2045         }
2046
2047         spin_unlock_bh(&txq->axq_lock);
2048
2049         return txq;
2050 }
2051
2052 /* Update parameters for a transmit queue */
2053
2054 int ath_txq_update(struct ath_softc *sc, int qnum,
2055                    struct ath9k_tx_queue_info *qinfo)
2056 {
2057         struct ath_hal *ah = sc->sc_ah;
2058         int error = 0;
2059         struct ath9k_tx_queue_info qi;
2060
2061         if (qnum == sc->beacon.beaconq) {
2062                 /*
2063                  * XXX: for beacon queue, we just save the parameter.
2064                  * It will be picked up by ath_beaconq_config when
2065                  * it's necessary.
2066                  */
2067                 sc->beacon.beacon_qi = *qinfo;
2068                 return 0;
2069         }
2070
2071         ASSERT(sc->tx.txq[qnum].axq_qnum == qnum);
2072
2073         ath9k_hw_get_txq_props(ah, qnum, &qi);
2074         qi.tqi_aifs = qinfo->tqi_aifs;
2075         qi.tqi_cwmin = qinfo->tqi_cwmin;
2076         qi.tqi_cwmax = qinfo->tqi_cwmax;
2077         qi.tqi_burstTime = qinfo->tqi_burstTime;
2078         qi.tqi_readyTime = qinfo->tqi_readyTime;
2079
2080         if (!ath9k_hw_set_txq_props(ah, qnum, &qi)) {
2081                 DPRINTF(sc, ATH_DBG_FATAL,
2082                         "Unable to update hardware queue %u!\n", qnum);
2083                 error = -EIO;
2084         } else {
2085                 ath9k_hw_resettxqueue(ah, qnum); /* push to h/w */
2086         }
2087
2088         return error;
2089 }
2090
2091 int ath_cabq_update(struct ath_softc *sc)
2092 {
2093         struct ath9k_tx_queue_info qi;
2094         int qnum = sc->beacon.cabq->axq_qnum;
2095         struct ath_beacon_config conf;
2096
2097         ath9k_hw_get_txq_props(sc->sc_ah, qnum, &qi);
2098         /*
2099          * Ensure the readytime % is within the bounds.
2100          */
2101         if (sc->sc_config.cabqReadytime < ATH9K_READY_TIME_LO_BOUND)
2102                 sc->sc_config.cabqReadytime = ATH9K_READY_TIME_LO_BOUND;
2103         else if (sc->sc_config.cabqReadytime > ATH9K_READY_TIME_HI_BOUND)
2104                 sc->sc_config.cabqReadytime = ATH9K_READY_TIME_HI_BOUND;
2105
2106         ath_get_beaconconfig(sc, ATH_IF_ID_ANY, &conf);
2107         qi.tqi_readyTime =
2108                 (conf.beacon_interval * sc->sc_config.cabqReadytime) / 100;
2109         ath_txq_update(sc, qnum, &qi);
2110
2111         return 0;
2112 }
2113
2114 /* Deferred processing of transmit interrupt */
2115
2116 void ath_tx_tasklet(struct ath_softc *sc)
2117 {
2118         int i;
2119         u32 qcumask = ((1 << ATH9K_NUM_TX_QUEUES) - 1);
2120
2121         ath9k_hw_gettxintrtxqs(sc->sc_ah, &qcumask);
2122
2123         /*
2124          * Process each active queue.
2125          */
2126         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
2127                 if (ATH_TXQ_SETUP(sc, i) && (qcumask & (1 << i)))
2128                         ath_tx_processq(sc, &sc->tx.txq[i]);
2129         }
2130 }
2131
2132 void ath_tx_draintxq(struct ath_softc *sc,
2133         struct ath_txq *txq, bool retry_tx)
2134 {
2135         struct ath_buf *bf, *lastbf;
2136         struct list_head bf_head;
2137
2138         INIT_LIST_HEAD(&bf_head);
2139
2140         /*
2141          * NB: this assumes output has been stopped and
2142          *     we do not need to block ath_tx_tasklet
2143          */
2144         for (;;) {
2145                 spin_lock_bh(&txq->axq_lock);
2146
2147                 if (list_empty(&txq->axq_q)) {
2148                         txq->axq_link = NULL;
2149                         txq->axq_linkbuf = NULL;
2150                         spin_unlock_bh(&txq->axq_lock);
2151                         break;
2152                 }
2153
2154                 bf = list_first_entry(&txq->axq_q, struct ath_buf, list);
2155
2156                 if (bf->bf_status & ATH_BUFSTATUS_STALE) {
2157                         list_del(&bf->list);
2158                         spin_unlock_bh(&txq->axq_lock);
2159
2160                         spin_lock_bh(&sc->tx.txbuflock);
2161                         list_add_tail(&bf->list, &sc->tx.txbuf);
2162                         spin_unlock_bh(&sc->tx.txbuflock);
2163                         continue;
2164                 }
2165
2166                 lastbf = bf->bf_lastbf;
2167                 if (!retry_tx)
2168                         lastbf->bf_desc->ds_txstat.ts_flags =
2169                                 ATH9K_TX_SW_ABORTED;
2170
2171                 /* remove ath_buf's of the same mpdu from txq */
2172                 list_cut_position(&bf_head, &txq->axq_q, &lastbf->list);
2173                 txq->axq_depth--;
2174
2175                 spin_unlock_bh(&txq->axq_lock);
2176
2177                 if (bf_isampdu(bf))
2178                         ath_tx_complete_aggr_rifs(sc, txq, bf, &bf_head, 0);
2179                 else
2180                         ath_tx_complete_buf(sc, bf, &bf_head, 0, 0);
2181         }
2182
2183         /* flush any pending frames if aggregation is enabled */
2184         if (sc->sc_flags & SC_OP_TXAGGR) {
2185                 if (!retry_tx) {
2186                         spin_lock_bh(&txq->axq_lock);
2187                         ath_txq_drain_pending_buffers(sc, txq);
2188                         spin_unlock_bh(&txq->axq_lock);
2189                 }
2190         }
2191 }
2192
2193 /* Drain the transmit queues and reclaim resources */
2194
2195 void ath_draintxq(struct ath_softc *sc, bool retry_tx)
2196 {
2197         /* stop beacon queue. The beacon will be freed when
2198          * we go to INIT state */
2199         if (!(sc->sc_flags & SC_OP_INVALID)) {
2200                 (void) ath9k_hw_stoptxdma(sc->sc_ah, sc->beacon.beaconq);
2201                 DPRINTF(sc, ATH_DBG_XMIT, "beacon queue %x\n",
2202                         ath9k_hw_gettxbuf(sc->sc_ah, sc->beacon.beaconq));
2203         }
2204
2205         ath_drain_txdataq(sc, retry_tx);
2206 }
2207
2208 u32 ath_txq_depth(struct ath_softc *sc, int qnum)
2209 {
2210         return sc->tx.txq[qnum].axq_depth;
2211 }
2212
2213 u32 ath_txq_aggr_depth(struct ath_softc *sc, int qnum)
2214 {
2215         return sc->tx.txq[qnum].axq_aggr_depth;
2216 }
2217
2218 bool ath_tx_aggr_check(struct ath_softc *sc, struct ath_node *an, u8 tidno)
2219 {
2220         struct ath_atx_tid *txtid;
2221
2222         if (!(sc->sc_flags & SC_OP_TXAGGR))
2223                 return false;
2224
2225         txtid = ATH_AN_2_TID(an, tidno);
2226
2227         if (!(txtid->state & AGGR_ADDBA_COMPLETE)) {
2228                 if (!(txtid->state & AGGR_ADDBA_PROGRESS) &&
2229                     (txtid->addba_exchangeattempts < ADDBA_EXCHANGE_ATTEMPTS)) {
2230                         txtid->addba_exchangeattempts++;
2231                         return true;
2232                 }
2233         }
2234
2235         return false;
2236 }
2237
2238 /* Start TX aggregation */
2239
2240 int ath_tx_aggr_start(struct ath_softc *sc, struct ieee80211_sta *sta,
2241                       u16 tid, u16 *ssn)
2242 {
2243         struct ath_atx_tid *txtid;
2244         struct ath_node *an;
2245
2246         an = (struct ath_node *)sta->drv_priv;
2247
2248         if (sc->sc_flags & SC_OP_TXAGGR) {
2249                 txtid = ATH_AN_2_TID(an, tid);
2250                 txtid->state |= AGGR_ADDBA_PROGRESS;
2251                 ath_tx_pause_tid(sc, txtid);
2252         }
2253
2254         return 0;
2255 }
2256
2257 /* Stop tx aggregation */
2258
2259 int ath_tx_aggr_stop(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid)
2260 {
2261         struct ath_node *an = (struct ath_node *)sta->drv_priv;
2262
2263         ath_tx_aggr_teardown(sc, an, tid);
2264         return 0;
2265 }
2266
2267 /* Resume tx aggregation */
2268
2269 void ath_tx_aggr_resume(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid)
2270 {
2271         struct ath_atx_tid *txtid;
2272         struct ath_node *an;
2273
2274         an = (struct ath_node *)sta->drv_priv;
2275
2276         if (sc->sc_flags & SC_OP_TXAGGR) {
2277                 txtid = ATH_AN_2_TID(an, tid);
2278                 txtid->baw_size =
2279                         IEEE80211_MIN_AMPDU_BUF << sta->ht_cap.ampdu_factor;
2280                 txtid->state |= AGGR_ADDBA_COMPLETE;
2281                 txtid->state &= ~AGGR_ADDBA_PROGRESS;
2282                 ath_tx_resume_tid(sc, txtid);
2283         }
2284 }
2285
2286 /*
2287  * Performs transmit side cleanup when TID changes from aggregated to
2288  * unaggregated.
2289  * - Pause the TID and mark cleanup in progress
2290  * - Discard all retry frames from the s/w queue.
2291  */
2292
2293 void ath_tx_aggr_teardown(struct ath_softc *sc, struct ath_node *an, u8 tid)
2294 {
2295         struct ath_atx_tid *txtid = ATH_AN_2_TID(an, tid);
2296         struct ath_txq *txq = &sc->tx.txq[txtid->ac->qnum];
2297         struct ath_buf *bf;
2298         struct list_head bf_head;
2299         INIT_LIST_HEAD(&bf_head);
2300
2301         if (txtid->state & AGGR_CLEANUP) /* cleanup is in progress */
2302                 return;
2303
2304         if (!(txtid->state & AGGR_ADDBA_COMPLETE)) {
2305                 txtid->addba_exchangeattempts = 0;
2306                 return;
2307         }
2308
2309         /* TID must be paused first */
2310         ath_tx_pause_tid(sc, txtid);
2311
2312         /* drop all software retried frames and mark this TID */
2313         spin_lock_bh(&txq->axq_lock);
2314         while (!list_empty(&txtid->buf_q)) {
2315                 bf = list_first_entry(&txtid->buf_q, struct ath_buf, list);
2316                 if (!bf_isretried(bf)) {
2317                         /*
2318                          * NB: it's based on the assumption that
2319                          * software retried frame will always stay
2320                          * at the head of software queue.
2321                          */
2322                         break;
2323                 }
2324                 list_cut_position(&bf_head,
2325                         &txtid->buf_q, &bf->bf_lastfrm->list);
2326                 ath_tx_update_baw(sc, txtid, bf->bf_seqno);
2327
2328                 /* complete this sub-frame */
2329                 ath_tx_complete_buf(sc, bf, &bf_head, 0, 0);
2330         }
2331
2332         if (txtid->baw_head != txtid->baw_tail) {
2333                 spin_unlock_bh(&txq->axq_lock);
2334                 txtid->state |= AGGR_CLEANUP;
2335         } else {
2336                 txtid->state &= ~AGGR_ADDBA_COMPLETE;
2337                 txtid->addba_exchangeattempts = 0;
2338                 spin_unlock_bh(&txq->axq_lock);
2339                 ath_tx_flush_tid(sc, txtid);
2340         }
2341 }
2342
2343 /*
2344  * Tx scheduling logic
2345  * NB: must be called with txq lock held
2346  */
2347
2348 void ath_txq_schedule(struct ath_softc *sc, struct ath_txq *txq)
2349 {
2350         struct ath_atx_ac *ac;
2351         struct ath_atx_tid *tid;
2352
2353         /* nothing to schedule */
2354         if (list_empty(&txq->axq_acq))
2355                 return;
2356         /*
2357          * get the first node/ac pair on the queue
2358          */
2359         ac = list_first_entry(&txq->axq_acq, struct ath_atx_ac, list);
2360         list_del(&ac->list);
2361         ac->sched = false;
2362
2363         /*
2364          * process a single tid per destination
2365          */
2366         do {
2367                 /* nothing to schedule */
2368                 if (list_empty(&ac->tid_q))
2369                         return;
2370
2371                 tid = list_first_entry(&ac->tid_q, struct ath_atx_tid, list);
2372                 list_del(&tid->list);
2373                 tid->sched = false;
2374
2375                 if (tid->paused)    /* check next tid to keep h/w busy */
2376                         continue;
2377
2378                 if ((txq->axq_depth % 2) == 0)
2379                         ath_tx_sched_aggr(sc, txq, tid);
2380
2381                 /*
2382                  * add tid to round-robin queue if more frames
2383                  * are pending for the tid
2384                  */
2385                 if (!list_empty(&tid->buf_q))
2386                         ath_tx_queue_tid(txq, tid);
2387
2388                 /* only schedule one TID at a time */
2389                 break;
2390         } while (!list_empty(&ac->tid_q));
2391
2392         /*
2393          * schedule AC if more TIDs need processing
2394          */
2395         if (!list_empty(&ac->tid_q)) {
2396                 /*
2397                  * add dest ac to txq if not already added
2398                  */
2399                 if (!ac->sched) {
2400                         ac->sched = true;
2401                         list_add_tail(&ac->list, &txq->axq_acq);
2402                 }
2403         }
2404 }
2405
2406 /* Initialize per-node transmit state */
2407
2408 void ath_tx_node_init(struct ath_softc *sc, struct ath_node *an)
2409 {
2410         struct ath_atx_tid *tid;
2411         struct ath_atx_ac *ac;
2412         int tidno, acno;
2413
2414         /*
2415          * Init per tid tx state
2416          */
2417         for (tidno = 0, tid = &an->tid[tidno];
2418              tidno < WME_NUM_TID;
2419              tidno++, tid++) {
2420                 tid->an        = an;
2421                 tid->tidno     = tidno;
2422                 tid->seq_start = tid->seq_next = 0;
2423                 tid->baw_size  = WME_MAX_BA;
2424                 tid->baw_head  = tid->baw_tail = 0;
2425                 tid->sched     = false;
2426                 tid->paused = false;
2427                 tid->state &= ~AGGR_CLEANUP;
2428                 INIT_LIST_HEAD(&tid->buf_q);
2429
2430                 acno = TID_TO_WME_AC(tidno);
2431                 tid->ac = &an->ac[acno];
2432
2433                 /* ADDBA state */
2434                 tid->state &= ~AGGR_ADDBA_COMPLETE;
2435                 tid->state &= ~AGGR_ADDBA_PROGRESS;
2436                 tid->addba_exchangeattempts = 0;
2437         }
2438
2439         /*
2440          * Init per ac tx state
2441          */
2442         for (acno = 0, ac = &an->ac[acno];
2443              acno < WME_NUM_AC; acno++, ac++) {
2444                 ac->sched    = false;
2445                 INIT_LIST_HEAD(&ac->tid_q);
2446
2447                 switch (acno) {
2448                 case WME_AC_BE:
2449                         ac->qnum = ath_tx_get_qnum(sc,
2450                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_BE);
2451                         break;
2452                 case WME_AC_BK:
2453                         ac->qnum = ath_tx_get_qnum(sc,
2454                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_BK);
2455                         break;
2456                 case WME_AC_VI:
2457                         ac->qnum = ath_tx_get_qnum(sc,
2458                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_VI);
2459                         break;
2460                 case WME_AC_VO:
2461                         ac->qnum = ath_tx_get_qnum(sc,
2462                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_VO);
2463                         break;
2464                 }
2465         }
2466 }
2467
2468 /* Cleanupthe pending buffers for the node. */
2469
2470 void ath_tx_node_cleanup(struct ath_softc *sc, struct ath_node *an)
2471 {
2472         int i;
2473         struct ath_atx_ac *ac, *ac_tmp;
2474         struct ath_atx_tid *tid, *tid_tmp;
2475         struct ath_txq *txq;
2476         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
2477                 if (ATH_TXQ_SETUP(sc, i)) {
2478                         txq = &sc->tx.txq[i];
2479
2480                         spin_lock(&txq->axq_lock);
2481
2482                         list_for_each_entry_safe(ac,
2483                                         ac_tmp, &txq->axq_acq, list) {
2484                                 tid = list_first_entry(&ac->tid_q,
2485                                                 struct ath_atx_tid, list);
2486                                 if (tid && tid->an != an)
2487                                         continue;
2488                                 list_del(&ac->list);
2489                                 ac->sched = false;
2490
2491                                 list_for_each_entry_safe(tid,
2492                                                 tid_tmp, &ac->tid_q, list) {
2493                                         list_del(&tid->list);
2494                                         tid->sched = false;
2495                                         ath_tid_drain(sc, txq, tid);
2496                                         tid->state &= ~AGGR_ADDBA_COMPLETE;
2497                                         tid->addba_exchangeattempts = 0;
2498                                         tid->state &= ~AGGR_CLEANUP;
2499                                 }
2500                         }
2501
2502                         spin_unlock(&txq->axq_lock);
2503                 }
2504         }
2505 }
2506
2507 void ath_tx_cabq(struct ath_softc *sc, struct sk_buff *skb)
2508 {
2509         int hdrlen, padsize;
2510         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
2511         struct ath_tx_control txctl;
2512
2513         memset(&txctl, 0, sizeof(struct ath_tx_control));
2514
2515         /*
2516          * As a temporary workaround, assign seq# here; this will likely need
2517          * to be cleaned up to work better with Beacon transmission and virtual
2518          * BSSes.
2519          */
2520         if (info->flags & IEEE80211_TX_CTL_ASSIGN_SEQ) {
2521                 struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
2522                 if (info->flags & IEEE80211_TX_CTL_FIRST_FRAGMENT)
2523                         sc->tx.seq_no += 0x10;
2524                 hdr->seq_ctrl &= cpu_to_le16(IEEE80211_SCTL_FRAG);
2525                 hdr->seq_ctrl |= cpu_to_le16(sc->tx.seq_no);
2526         }
2527
2528         /* Add the padding after the header if this is not already done */
2529         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
2530         if (hdrlen & 3) {
2531                 padsize = hdrlen % 4;
2532                 if (skb_headroom(skb) < padsize) {
2533                         DPRINTF(sc, ATH_DBG_XMIT, "TX CABQ padding failed\n");
2534                         dev_kfree_skb_any(skb);
2535                         return;
2536                 }
2537                 skb_push(skb, padsize);
2538                 memmove(skb->data, skb->data + padsize, hdrlen);
2539         }
2540
2541         txctl.txq = sc->beacon.cabq;
2542
2543         DPRINTF(sc, ATH_DBG_XMIT, "transmitting CABQ packet, skb: %p\n", skb);
2544
2545         if (ath_tx_start(sc, skb, &txctl) != 0) {
2546                 DPRINTF(sc, ATH_DBG_XMIT, "CABQ TX failed\n");
2547                 goto exit;
2548         }
2549
2550         return;
2551 exit:
2552         dev_kfree_skb_any(skb);
2553 }