ath9k: Dont update rate control for every AMPDU
[linux-2.6.git] / drivers / net / wireless / ath9k / xmit.c
1 /*
2  * Copyright (c) 2008 Atheros Communications Inc.
3  *
4  * Permission to use, copy, modify, and/or distribute this software for any
5  * purpose with or without fee is hereby granted, provided that the above
6  * copyright notice and this permission notice appear in all copies.
7  *
8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
15  */
16
17 #include "core.h"
18
19 #define BITS_PER_BYTE           8
20 #define OFDM_PLCP_BITS          22
21 #define HT_RC_2_MCS(_rc)        ((_rc) & 0x0f)
22 #define HT_RC_2_STREAMS(_rc)    ((((_rc) & 0x78) >> 3) + 1)
23 #define L_STF                   8
24 #define L_LTF                   8
25 #define L_SIG                   4
26 #define HT_SIG                  8
27 #define HT_STF                  4
28 #define HT_LTF(_ns)             (4 * (_ns))
29 #define SYMBOL_TIME(_ns)        ((_ns) << 2) /* ns * 4 us */
30 #define SYMBOL_TIME_HALFGI(_ns) (((_ns) * 18 + 4) / 5)  /* ns * 3.6 us */
31 #define NUM_SYMBOLS_PER_USEC(_usec) (_usec >> 2)
32 #define NUM_SYMBOLS_PER_USEC_HALFGI(_usec) (((_usec*5)-4)/18)
33
34 #define OFDM_SIFS_TIME              16
35
36 static u32 bits_per_symbol[][2] = {
37         /* 20MHz 40MHz */
38         {    26,   54 },     /*  0: BPSK */
39         {    52,  108 },     /*  1: QPSK 1/2 */
40         {    78,  162 },     /*  2: QPSK 3/4 */
41         {   104,  216 },     /*  3: 16-QAM 1/2 */
42         {   156,  324 },     /*  4: 16-QAM 3/4 */
43         {   208,  432 },     /*  5: 64-QAM 2/3 */
44         {   234,  486 },     /*  6: 64-QAM 3/4 */
45         {   260,  540 },     /*  7: 64-QAM 5/6 */
46         {    52,  108 },     /*  8: BPSK */
47         {   104,  216 },     /*  9: QPSK 1/2 */
48         {   156,  324 },     /* 10: QPSK 3/4 */
49         {   208,  432 },     /* 11: 16-QAM 1/2 */
50         {   312,  648 },     /* 12: 16-QAM 3/4 */
51         {   416,  864 },     /* 13: 64-QAM 2/3 */
52         {   468,  972 },     /* 14: 64-QAM 3/4 */
53         {   520, 1080 },     /* 15: 64-QAM 5/6 */
54 };
55
56 #define IS_HT_RATE(_rate)     ((_rate) & 0x80)
57
58 /*
59  * Insert a chain of ath_buf (descriptors) on a txq and
60  * assume the descriptors are already chained together by caller.
61  * NB: must be called with txq lock held
62  */
63
64 static void ath_tx_txqaddbuf(struct ath_softc *sc, struct ath_txq *txq,
65                              struct list_head *head)
66 {
67         struct ath_hal *ah = sc->sc_ah;
68         struct ath_buf *bf;
69
70         /*
71          * Insert the frame on the outbound list and
72          * pass it on to the hardware.
73          */
74
75         if (list_empty(head))
76                 return;
77
78         bf = list_first_entry(head, struct ath_buf, list);
79
80         list_splice_tail_init(head, &txq->axq_q);
81         txq->axq_depth++;
82         txq->axq_totalqueued++;
83         txq->axq_linkbuf = list_entry(txq->axq_q.prev, struct ath_buf, list);
84
85         DPRINTF(sc, ATH_DBG_QUEUE,
86                 "%s: txq depth = %d\n", __func__, txq->axq_depth);
87
88         if (txq->axq_link == NULL) {
89                 ath9k_hw_puttxbuf(ah, txq->axq_qnum, bf->bf_daddr);
90                 DPRINTF(sc, ATH_DBG_XMIT,
91                         "%s: TXDP[%u] = %llx (%p)\n",
92                         __func__, txq->axq_qnum,
93                         ito64(bf->bf_daddr), bf->bf_desc);
94         } else {
95                 *txq->axq_link = bf->bf_daddr;
96                 DPRINTF(sc, ATH_DBG_XMIT, "%s: link[%u] (%p)=%llx (%p)\n",
97                         __func__,
98                         txq->axq_qnum, txq->axq_link,
99                         ito64(bf->bf_daddr), bf->bf_desc);
100         }
101         txq->axq_link = &(bf->bf_lastbf->bf_desc->ds_link);
102         ath9k_hw_txstart(ah, txq->axq_qnum);
103 }
104
105 static void ath_tx_complete(struct ath_softc *sc, struct sk_buff *skb,
106                             struct ath_xmit_status *tx_status)
107 {
108         struct ieee80211_hw *hw = sc->hw;
109         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
110         struct ath_tx_info_priv *tx_info_priv = ATH_TX_INFO_PRIV(tx_info);
111
112         DPRINTF(sc, ATH_DBG_XMIT,
113                 "%s: TX complete: skb: %p\n", __func__, skb);
114
115         if (tx_info->flags & IEEE80211_TX_CTL_NO_ACK ||
116             tx_info->flags & IEEE80211_TX_STAT_TX_FILTERED) {
117                 kfree(tx_info_priv);
118                 tx_info->rate_driver_data[0] = NULL;
119         }
120
121         if (tx_status->flags & ATH_TX_BAR) {
122                 tx_info->flags |= IEEE80211_TX_STAT_AMPDU_NO_BACK;
123                 tx_status->flags &= ~ATH_TX_BAR;
124         }
125
126         if (!(tx_status->flags & (ATH_TX_ERROR | ATH_TX_XRETRY))) {
127                 /* Frame was ACKed */
128                 tx_info->flags |= IEEE80211_TX_STAT_ACK;
129         }
130
131         tx_info->status.rates[0].count = tx_status->retries + 1;
132
133         ieee80211_tx_status(hw, skb);
134 }
135
136 /* Check if it's okay to send out aggregates */
137
138 static int ath_aggr_query(struct ath_softc *sc, struct ath_node *an, u8 tidno)
139 {
140         struct ath_atx_tid *tid;
141         tid = ATH_AN_2_TID(an, tidno);
142
143         if (tid->state & AGGR_ADDBA_COMPLETE ||
144             tid->state & AGGR_ADDBA_PROGRESS)
145                 return 1;
146         else
147                 return 0;
148 }
149
150 /* Calculate Atheros packet type from IEEE80211 packet header */
151
152 static enum ath9k_pkt_type get_hw_packet_type(struct sk_buff *skb)
153 {
154         struct ieee80211_hdr *hdr;
155         enum ath9k_pkt_type htype;
156         __le16 fc;
157
158         hdr = (struct ieee80211_hdr *)skb->data;
159         fc = hdr->frame_control;
160
161         if (ieee80211_is_beacon(fc))
162                 htype = ATH9K_PKT_TYPE_BEACON;
163         else if (ieee80211_is_probe_resp(fc))
164                 htype = ATH9K_PKT_TYPE_PROBE_RESP;
165         else if (ieee80211_is_atim(fc))
166                 htype = ATH9K_PKT_TYPE_ATIM;
167         else if (ieee80211_is_pspoll(fc))
168                 htype = ATH9K_PKT_TYPE_PSPOLL;
169         else
170                 htype = ATH9K_PKT_TYPE_NORMAL;
171
172         return htype;
173 }
174
175 static bool is_pae(struct sk_buff *skb)
176 {
177         struct ieee80211_hdr *hdr;
178         __le16 fc;
179
180         hdr = (struct ieee80211_hdr *)skb->data;
181         fc = hdr->frame_control;
182
183         if (ieee80211_is_data(fc)) {
184                 if (ieee80211_is_nullfunc(fc) ||
185                     /* Port Access Entity (IEEE 802.1X) */
186                     (skb->protocol == cpu_to_be16(ETH_P_PAE))) {
187                         return true;
188                 }
189         }
190
191         return false;
192 }
193
194 static int get_hw_crypto_keytype(struct sk_buff *skb)
195 {
196         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
197
198         if (tx_info->control.hw_key) {
199                 if (tx_info->control.hw_key->alg == ALG_WEP)
200                         return ATH9K_KEY_TYPE_WEP;
201                 else if (tx_info->control.hw_key->alg == ALG_TKIP)
202                         return ATH9K_KEY_TYPE_TKIP;
203                 else if (tx_info->control.hw_key->alg == ALG_CCMP)
204                         return ATH9K_KEY_TYPE_AES;
205         }
206
207         return ATH9K_KEY_TYPE_CLEAR;
208 }
209
210 /* Called only when tx aggregation is enabled and HT is supported */
211
212 static void assign_aggr_tid_seqno(struct sk_buff *skb,
213                                   struct ath_buf *bf)
214 {
215         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
216         struct ieee80211_hdr *hdr;
217         struct ath_node *an;
218         struct ath_atx_tid *tid;
219         __le16 fc;
220         u8 *qc;
221
222         if (!tx_info->control.sta)
223                 return;
224
225         an = (struct ath_node *)tx_info->control.sta->drv_priv;
226         hdr = (struct ieee80211_hdr *)skb->data;
227         fc = hdr->frame_control;
228
229         /* Get tidno */
230
231         if (ieee80211_is_data_qos(fc)) {
232                 qc = ieee80211_get_qos_ctl(hdr);
233                 bf->bf_tidno = qc[0] & 0xf;
234         }
235
236         /* Get seqno */
237
238         if (ieee80211_is_data(fc) && !is_pae(skb)) {
239                 /* For HT capable stations, we save tidno for later use.
240                  * We also override seqno set by upper layer with the one
241                  * in tx aggregation state.
242                  *
243                  * If fragmentation is on, the sequence number is
244                  * not overridden, since it has been
245                  * incremented by the fragmentation routine.
246                  *
247                  * FIXME: check if the fragmentation threshold exceeds
248                  * IEEE80211 max.
249                  */
250                 tid = ATH_AN_2_TID(an, bf->bf_tidno);
251                 hdr->seq_ctrl = cpu_to_le16(tid->seq_next <<
252                                             IEEE80211_SEQ_SEQ_SHIFT);
253                 bf->bf_seqno = tid->seq_next;
254                 INCR(tid->seq_next, IEEE80211_SEQ_MAX);
255         }
256 }
257
258 static int setup_tx_flags(struct ath_softc *sc, struct sk_buff *skb,
259                           struct ath_txq *txq)
260 {
261         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
262         int flags = 0;
263
264         flags |= ATH9K_TXDESC_CLRDMASK; /* needed for crypto errors */
265         flags |= ATH9K_TXDESC_INTREQ;
266
267         if (tx_info->flags & IEEE80211_TX_CTL_NO_ACK)
268                 flags |= ATH9K_TXDESC_NOACK;
269         if (tx_info->control.rates[0].flags & IEEE80211_TX_RC_USE_RTS_CTS)
270                 flags |= ATH9K_TXDESC_RTSENA;
271
272         return flags;
273 }
274
275 static struct ath_buf *ath_tx_get_buffer(struct ath_softc *sc)
276 {
277         struct ath_buf *bf = NULL;
278
279         spin_lock_bh(&sc->sc_txbuflock);
280
281         if (unlikely(list_empty(&sc->sc_txbuf))) {
282                 spin_unlock_bh(&sc->sc_txbuflock);
283                 return NULL;
284         }
285
286         bf = list_first_entry(&sc->sc_txbuf, struct ath_buf, list);
287         list_del(&bf->list);
288
289         spin_unlock_bh(&sc->sc_txbuflock);
290
291         return bf;
292 }
293
294 /* To complete a chain of buffers associated a frame */
295
296 static void ath_tx_complete_buf(struct ath_softc *sc,
297                                 struct ath_buf *bf,
298                                 struct list_head *bf_q,
299                                 int txok, int sendbar)
300 {
301         struct sk_buff *skb = bf->bf_mpdu;
302         struct ath_xmit_status tx_status;
303
304         /*
305          * Set retry information.
306          * NB: Don't use the information in the descriptor, because the frame
307          * could be software retried.
308          */
309         tx_status.retries = bf->bf_retries;
310         tx_status.flags = 0;
311
312         if (sendbar)
313                 tx_status.flags = ATH_TX_BAR;
314
315         if (!txok) {
316                 tx_status.flags |= ATH_TX_ERROR;
317
318                 if (bf_isxretried(bf))
319                         tx_status.flags |= ATH_TX_XRETRY;
320         }
321
322         /* Unmap this frame */
323         pci_unmap_single(sc->pdev,
324                          bf->bf_dmacontext,
325                          skb->len,
326                          PCI_DMA_TODEVICE);
327         /* complete this frame */
328         ath_tx_complete(sc, skb, &tx_status);
329
330         /*
331          * Return the list of ath_buf of this mpdu to free queue
332          */
333         spin_lock_bh(&sc->sc_txbuflock);
334         list_splice_tail_init(bf_q, &sc->sc_txbuf);
335         spin_unlock_bh(&sc->sc_txbuflock);
336 }
337
338 /*
339  * queue up a dest/ac pair for tx scheduling
340  * NB: must be called with txq lock held
341  */
342
343 static void ath_tx_queue_tid(struct ath_txq *txq, struct ath_atx_tid *tid)
344 {
345         struct ath_atx_ac *ac = tid->ac;
346
347         /*
348          * if tid is paused, hold off
349          */
350         if (tid->paused)
351                 return;
352
353         /*
354          * add tid to ac atmost once
355          */
356         if (tid->sched)
357                 return;
358
359         tid->sched = true;
360         list_add_tail(&tid->list, &ac->tid_q);
361
362         /*
363          * add node ac to txq atmost once
364          */
365         if (ac->sched)
366                 return;
367
368         ac->sched = true;
369         list_add_tail(&ac->list, &txq->axq_acq);
370 }
371
372 /* pause a tid */
373
374 static void ath_tx_pause_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
375 {
376         struct ath_txq *txq = &sc->sc_txq[tid->ac->qnum];
377
378         spin_lock_bh(&txq->axq_lock);
379
380         tid->paused++;
381
382         spin_unlock_bh(&txq->axq_lock);
383 }
384
385 /* resume a tid and schedule aggregate */
386
387 void ath_tx_resume_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
388 {
389         struct ath_txq *txq = &sc->sc_txq[tid->ac->qnum];
390
391         ASSERT(tid->paused > 0);
392         spin_lock_bh(&txq->axq_lock);
393
394         tid->paused--;
395
396         if (tid->paused > 0)
397                 goto unlock;
398
399         if (list_empty(&tid->buf_q))
400                 goto unlock;
401
402         /*
403          * Add this TID to scheduler and try to send out aggregates
404          */
405         ath_tx_queue_tid(txq, tid);
406         ath_txq_schedule(sc, txq);
407 unlock:
408         spin_unlock_bh(&txq->axq_lock);
409 }
410
411 /* Compute the number of bad frames */
412
413 static int ath_tx_num_badfrms(struct ath_softc *sc, struct ath_buf *bf,
414                               int txok)
415 {
416         struct ath_buf *bf_last = bf->bf_lastbf;
417         struct ath_desc *ds = bf_last->bf_desc;
418         u16 seq_st = 0;
419         u32 ba[WME_BA_BMP_SIZE >> 5];
420         int ba_index;
421         int nbad = 0;
422         int isaggr = 0;
423
424         if (ds->ds_txstat.ts_flags == ATH9K_TX_SW_ABORTED)
425                 return 0;
426
427         isaggr = bf_isaggr(bf);
428         if (isaggr) {
429                 seq_st = ATH_DS_BA_SEQ(ds);
430                 memcpy(ba, ATH_DS_BA_BITMAP(ds), WME_BA_BMP_SIZE >> 3);
431         }
432
433         while (bf) {
434                 ba_index = ATH_BA_INDEX(seq_st, bf->bf_seqno);
435                 if (!txok || (isaggr && !ATH_BA_ISSET(ba, ba_index)))
436                         nbad++;
437
438                 bf = bf->bf_next;
439         }
440
441         return nbad;
442 }
443
444 static void ath_tx_set_retry(struct ath_softc *sc, struct ath_buf *bf)
445 {
446         struct sk_buff *skb;
447         struct ieee80211_hdr *hdr;
448
449         bf->bf_state.bf_type |= BUF_RETRY;
450         bf->bf_retries++;
451
452         skb = bf->bf_mpdu;
453         hdr = (struct ieee80211_hdr *)skb->data;
454         hdr->frame_control |= cpu_to_le16(IEEE80211_FCTL_RETRY);
455 }
456
457 /* Update block ack window */
458
459 static void ath_tx_update_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
460                               int seqno)
461 {
462         int index, cindex;
463
464         index  = ATH_BA_INDEX(tid->seq_start, seqno);
465         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
466
467         tid->tx_buf[cindex] = NULL;
468
469         while (tid->baw_head != tid->baw_tail && !tid->tx_buf[tid->baw_head]) {
470                 INCR(tid->seq_start, IEEE80211_SEQ_MAX);
471                 INCR(tid->baw_head, ATH_TID_MAX_BUFS);
472         }
473 }
474
475 /*
476  * ath_pkt_dur - compute packet duration (NB: not NAV)
477  *
478  * rix - rate index
479  * pktlen - total bytes (delims + data + fcs + pads + pad delims)
480  * width  - 0 for 20 MHz, 1 for 40 MHz
481  * half_gi - to use 4us v/s 3.6 us for symbol time
482  */
483 static u32 ath_pkt_duration(struct ath_softc *sc, u8 rix, struct ath_buf *bf,
484                             int width, int half_gi, bool shortPreamble)
485 {
486         struct ath_rate_table *rate_table = sc->hw_rate_table[sc->sc_curmode];
487         u32 nbits, nsymbits, duration, nsymbols;
488         u8 rc;
489         int streams, pktlen;
490
491         pktlen = bf_isaggr(bf) ? bf->bf_al : bf->bf_frmlen;
492         rc = rate_table->info[rix].ratecode;
493
494         /* for legacy rates, use old function to compute packet duration */
495         if (!IS_HT_RATE(rc))
496                 return ath9k_hw_computetxtime(sc->sc_ah, rate_table, pktlen,
497                                               rix, shortPreamble);
498
499         /* find number of symbols: PLCP + data */
500         nbits = (pktlen << 3) + OFDM_PLCP_BITS;
501         nsymbits = bits_per_symbol[HT_RC_2_MCS(rc)][width];
502         nsymbols = (nbits + nsymbits - 1) / nsymbits;
503
504         if (!half_gi)
505                 duration = SYMBOL_TIME(nsymbols);
506         else
507                 duration = SYMBOL_TIME_HALFGI(nsymbols);
508
509         /* addup duration for legacy/ht training and signal fields */
510         streams = HT_RC_2_STREAMS(rc);
511         duration += L_STF + L_LTF + L_SIG + HT_SIG + HT_STF + HT_LTF(streams);
512
513         return duration;
514 }
515
516 /* Rate module function to set rate related fields in tx descriptor */
517
518 static void ath_buf_set_rate(struct ath_softc *sc, struct ath_buf *bf)
519 {
520         struct ath_hal *ah = sc->sc_ah;
521         struct ath_rate_table *rt;
522         struct ath_desc *ds = bf->bf_desc;
523         struct ath_desc *lastds = bf->bf_lastbf->bf_desc;
524         struct ath9k_11n_rate_series series[4];
525         struct ath_node *an = NULL;
526         struct sk_buff *skb;
527         struct ieee80211_tx_info *tx_info;
528         struct ieee80211_tx_rate *rates;
529         struct ieee80211_hdr *hdr;
530         int i, flags, rtsctsena = 0;
531         u32 ctsduration = 0;
532         u8 rix = 0, cix, ctsrate = 0;
533         __le16 fc;
534
535         memset(series, 0, sizeof(struct ath9k_11n_rate_series) * 4);
536
537         skb = (struct sk_buff *)bf->bf_mpdu;
538         hdr = (struct ieee80211_hdr *)skb->data;
539         fc = hdr->frame_control;
540         tx_info = IEEE80211_SKB_CB(skb);
541         rates = tx_info->control.rates;
542
543         if (tx_info->control.sta)
544                 an = (struct ath_node *)tx_info->control.sta->drv_priv;
545
546         if (ieee80211_has_morefrags(fc) ||
547             (le16_to_cpu(hdr->seq_ctrl) & IEEE80211_SCTL_FRAG)) {
548                 rates[1].count = rates[2].count = rates[3].count = 0;
549                 rates[1].idx = rates[2].idx = rates[3].idx = 0;
550                 rates[0].count = ATH_TXMAXTRY;
551         }
552
553         /* get the cix for the lowest valid rix */
554         rt = sc->hw_rate_table[sc->sc_curmode];
555         for (i = 3; i >= 0; i--) {
556                 if (rates[i].count && (rates[i].idx >= 0)) {
557                         rix = rates[i].idx;
558                         break;
559                 }
560         }
561
562         flags = (bf->bf_flags & (ATH9K_TXDESC_RTSENA | ATH9K_TXDESC_CTSENA));
563         cix = rt->info[rix].ctrl_rate;
564
565         /*
566          * If 802.11g protection is enabled, determine whether to use RTS/CTS or
567          * just CTS.  Note that this is only done for OFDM/HT unicast frames.
568          */
569         if (sc->sc_protmode != PROT_M_NONE && !(bf->bf_flags & ATH9K_TXDESC_NOACK)
570             && (rt->info[rix].phy == WLAN_RC_PHY_OFDM ||
571                 WLAN_RC_PHY_HT(rt->info[rix].phy))) {
572                 if (sc->sc_protmode == PROT_M_RTSCTS)
573                         flags = ATH9K_TXDESC_RTSENA;
574                 else if (sc->sc_protmode == PROT_M_CTSONLY)
575                         flags = ATH9K_TXDESC_CTSENA;
576
577                 cix = rt->info[sc->sc_protrix].ctrl_rate;
578                 rtsctsena = 1;
579         }
580
581         /* For 11n, the default behavior is to enable RTS for hw retried frames.
582          * We enable the global flag here and let rate series flags determine
583          * which rates will actually use RTS.
584          */
585         if ((ah->ah_caps.hw_caps & ATH9K_HW_CAP_HT) && bf_isdata(bf)) {
586                 /* 802.11g protection not needed, use our default behavior */
587                 if (!rtsctsena)
588                         flags = ATH9K_TXDESC_RTSENA;
589         }
590
591         /* Set protection if aggregate protection on */
592         if (sc->sc_config.ath_aggr_prot &&
593             (!bf_isaggr(bf) || (bf_isaggr(bf) && bf->bf_al < 8192))) {
594                 flags = ATH9K_TXDESC_RTSENA;
595                 cix = rt->info[sc->sc_protrix].ctrl_rate;
596                 rtsctsena = 1;
597         }
598
599         /* For AR5416 - RTS cannot be followed by a frame larger than 8K */
600         if (bf_isaggr(bf) && (bf->bf_al > ah->ah_caps.rts_aggr_limit))
601                 flags &= ~(ATH9K_TXDESC_RTSENA);
602
603         /*
604          * CTS transmit rate is derived from the transmit rate by looking in the
605          * h/w rate table.  We must also factor in whether or not a short
606          * preamble is to be used. NB: cix is set above where RTS/CTS is enabled
607          */
608         ctsrate = rt->info[cix].ratecode |
609                 (bf_isshpreamble(bf) ? rt->info[cix].short_preamble : 0);
610
611         for (i = 0; i < 4; i++) {
612                 if (!rates[i].count || (rates[i].idx < 0))
613                         continue;
614
615                 rix = rates[i].idx;
616
617                 series[i].Rate = rt->info[rix].ratecode |
618                         (bf_isshpreamble(bf) ? rt->info[rix].short_preamble : 0);
619
620                 series[i].Tries = rates[i].count;
621
622                 series[i].RateFlags = (
623                         (rates[i].flags & IEEE80211_TX_RC_USE_RTS_CTS) ?
624                                 ATH9K_RATESERIES_RTS_CTS : 0) |
625                         ((rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH) ?
626                                 ATH9K_RATESERIES_2040 : 0) |
627                         ((rates[i].flags & IEEE80211_TX_RC_SHORT_GI) ?
628                                 ATH9K_RATESERIES_HALFGI : 0);
629
630                 series[i].PktDuration = ath_pkt_duration(sc, rix, bf,
631                          (rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH) != 0,
632                          (rates[i].flags & IEEE80211_TX_RC_SHORT_GI),
633                          bf_isshpreamble(bf));
634
635                 if (bf_isht(bf) && an)
636                         series[i].ChSel = ath_chainmask_sel_logic(sc, an);
637                 else
638                         series[i].ChSel = sc->sc_tx_chainmask;
639
640                 if (rtsctsena)
641                         series[i].RateFlags |= ATH9K_RATESERIES_RTS_CTS;
642         }
643
644         /* set dur_update_en for l-sig computation except for PS-Poll frames */
645         ath9k_hw_set11n_ratescenario(ah, ds, lastds, !bf_ispspoll(bf),
646                                      ctsrate, ctsduration,
647                                      series, 4, flags);
648
649         if (sc->sc_config.ath_aggr_prot && flags)
650                 ath9k_hw_set11n_burstduration(ah, ds, 8192);
651 }
652
653 /*
654  * Function to send a normal HT (non-AMPDU) frame
655  * NB: must be called with txq lock held
656  */
657 static int ath_tx_send_normal(struct ath_softc *sc,
658                               struct ath_txq *txq,
659                               struct ath_atx_tid *tid,
660                               struct list_head *bf_head)
661 {
662         struct ath_buf *bf;
663
664         BUG_ON(list_empty(bf_head));
665
666         bf = list_first_entry(bf_head, struct ath_buf, list);
667         bf->bf_state.bf_type &= ~BUF_AMPDU; /* regular HT frame */
668
669         /* update starting sequence number for subsequent ADDBA request */
670         INCR(tid->seq_start, IEEE80211_SEQ_MAX);
671
672         /* Queue to h/w without aggregation */
673         bf->bf_nframes = 1;
674         bf->bf_lastbf = bf->bf_lastfrm; /* one single frame */
675         ath_buf_set_rate(sc, bf);
676         ath_tx_txqaddbuf(sc, txq, bf_head);
677
678         return 0;
679 }
680
681 /* flush tid's software queue and send frames as non-ampdu's */
682
683 static void ath_tx_flush_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
684 {
685         struct ath_txq *txq = &sc->sc_txq[tid->ac->qnum];
686         struct ath_buf *bf;
687         struct list_head bf_head;
688         INIT_LIST_HEAD(&bf_head);
689
690         ASSERT(tid->paused > 0);
691         spin_lock_bh(&txq->axq_lock);
692
693         tid->paused--;
694
695         if (tid->paused > 0) {
696                 spin_unlock_bh(&txq->axq_lock);
697                 return;
698         }
699
700         while (!list_empty(&tid->buf_q)) {
701                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
702                 ASSERT(!bf_isretried(bf));
703                 list_cut_position(&bf_head, &tid->buf_q, &bf->bf_lastfrm->list);
704                 ath_tx_send_normal(sc, txq, tid, &bf_head);
705         }
706
707         spin_unlock_bh(&txq->axq_lock);
708 }
709
710 /* Completion routine of an aggregate */
711
712 static void ath_tx_complete_aggr_rifs(struct ath_softc *sc,
713                                       struct ath_txq *txq,
714                                       struct ath_buf *bf,
715                                       struct list_head *bf_q,
716                                       int txok)
717 {
718         struct ath_node *an = NULL;
719         struct sk_buff *skb;
720         struct ieee80211_tx_info *tx_info;
721         struct ath_atx_tid *tid = NULL;
722         struct ath_buf *bf_last = bf->bf_lastbf;
723         struct ath_desc *ds = bf_last->bf_desc;
724         struct ath_buf *bf_next, *bf_lastq = NULL;
725         struct list_head bf_head, bf_pending;
726         u16 seq_st = 0;
727         u32 ba[WME_BA_BMP_SIZE >> 5];
728         int isaggr, txfail, txpending, sendbar = 0, needreset = 0;
729
730         skb = (struct sk_buff *)bf->bf_mpdu;
731         tx_info = IEEE80211_SKB_CB(skb);
732
733         if (tx_info->control.sta) {
734                 an = (struct ath_node *)tx_info->control.sta->drv_priv;
735                 tid = ATH_AN_2_TID(an, bf->bf_tidno);
736         }
737
738         isaggr = bf_isaggr(bf);
739         if (isaggr) {
740                 if (txok) {
741                         if (ATH_DS_TX_BA(ds)) {
742                                 /*
743                                  * extract starting sequence and
744                                  * block-ack bitmap
745                                  */
746                                 seq_st = ATH_DS_BA_SEQ(ds);
747                                 memcpy(ba,
748                                         ATH_DS_BA_BITMAP(ds),
749                                         WME_BA_BMP_SIZE >> 3);
750                         } else {
751                                 memset(ba, 0, WME_BA_BMP_SIZE >> 3);
752
753                                 /*
754                                  * AR5416 can become deaf/mute when BA
755                                  * issue happens. Chip needs to be reset.
756                                  * But AP code may have sychronization issues
757                                  * when perform internal reset in this routine.
758                                  * Only enable reset in STA mode for now.
759                                  */
760                                 if (sc->sc_ah->ah_opmode == ATH9K_M_STA)
761                                         needreset = 1;
762                         }
763                 } else {
764                         memset(ba, 0, WME_BA_BMP_SIZE >> 3);
765                 }
766         }
767
768         INIT_LIST_HEAD(&bf_pending);
769         INIT_LIST_HEAD(&bf_head);
770
771         while (bf) {
772                 txfail = txpending = 0;
773                 bf_next = bf->bf_next;
774
775                 if (ATH_BA_ISSET(ba, ATH_BA_INDEX(seq_st, bf->bf_seqno))) {
776                         /* transmit completion, subframe is
777                          * acked by block ack */
778                 } else if (!isaggr && txok) {
779                         /* transmit completion */
780                 } else {
781
782                         if (!(tid->state & AGGR_CLEANUP) &&
783                             ds->ds_txstat.ts_flags != ATH9K_TX_SW_ABORTED) {
784                                 if (bf->bf_retries < ATH_MAX_SW_RETRIES) {
785                                         ath_tx_set_retry(sc, bf);
786                                         txpending = 1;
787                                 } else {
788                                         bf->bf_state.bf_type |= BUF_XRETRY;
789                                         txfail = 1;
790                                         sendbar = 1;
791                                 }
792                         } else {
793                                 /*
794                                  * cleanup in progress, just fail
795                                  * the un-acked sub-frames
796                                  */
797                                 txfail = 1;
798                         }
799                 }
800                 /*
801                  * Remove ath_buf's of this sub-frame from aggregate queue.
802                  */
803                 if (bf_next == NULL) {  /* last subframe in the aggregate */
804                         ASSERT(bf->bf_lastfrm == bf_last);
805
806                         /*
807                          * The last descriptor of the last sub frame could be
808                          * a holding descriptor for h/w. If that's the case,
809                          * bf->bf_lastfrm won't be in the bf_q.
810                          * Make sure we handle bf_q properly here.
811                          */
812
813                         if (!list_empty(bf_q)) {
814                                 bf_lastq = list_entry(bf_q->prev,
815                                         struct ath_buf, list);
816                                 list_cut_position(&bf_head,
817                                         bf_q, &bf_lastq->list);
818                         } else {
819                                 /*
820                                  * XXX: if the last subframe only has one
821                                  * descriptor which is also being used as
822                                  * a holding descriptor. Then the ath_buf
823                                  * is not in the bf_q at all.
824                                  */
825                                 INIT_LIST_HEAD(&bf_head);
826                         }
827                 } else {
828                         ASSERT(!list_empty(bf_q));
829                         list_cut_position(&bf_head,
830                                 bf_q, &bf->bf_lastfrm->list);
831                 }
832
833                 if (!txpending) {
834                         /*
835                          * complete the acked-ones/xretried ones; update
836                          * block-ack window
837                          */
838                         spin_lock_bh(&txq->axq_lock);
839                         ath_tx_update_baw(sc, tid, bf->bf_seqno);
840                         spin_unlock_bh(&txq->axq_lock);
841
842                         /* complete this sub-frame */
843                         ath_tx_complete_buf(sc, bf, &bf_head, !txfail, sendbar);
844                 } else {
845                         /*
846                          * retry the un-acked ones
847                          */
848                         /*
849                          * XXX: if the last descriptor is holding descriptor,
850                          * in order to requeue the frame to software queue, we
851                          * need to allocate a new descriptor and
852                          * copy the content of holding descriptor to it.
853                          */
854                         if (bf->bf_next == NULL &&
855                             bf_last->bf_status & ATH_BUFSTATUS_STALE) {
856                                 struct ath_buf *tbf;
857
858                                 /* allocate new descriptor */
859                                 spin_lock_bh(&sc->sc_txbuflock);
860                                 ASSERT(!list_empty((&sc->sc_txbuf)));
861                                 tbf = list_first_entry(&sc->sc_txbuf,
862                                                 struct ath_buf, list);
863                                 list_del(&tbf->list);
864                                 spin_unlock_bh(&sc->sc_txbuflock);
865
866                                 ATH_TXBUF_RESET(tbf);
867
868                                 /* copy descriptor content */
869                                 tbf->bf_mpdu = bf_last->bf_mpdu;
870                                 tbf->bf_buf_addr = bf_last->bf_buf_addr;
871                                 *(tbf->bf_desc) = *(bf_last->bf_desc);
872
873                                 /* link it to the frame */
874                                 if (bf_lastq) {
875                                         bf_lastq->bf_desc->ds_link =
876                                                 tbf->bf_daddr;
877                                         bf->bf_lastfrm = tbf;
878                                         ath9k_hw_cleartxdesc(sc->sc_ah,
879                                                 bf->bf_lastfrm->bf_desc);
880                                 } else {
881                                         tbf->bf_state = bf_last->bf_state;
882                                         tbf->bf_lastfrm = tbf;
883                                         ath9k_hw_cleartxdesc(sc->sc_ah,
884                                                 tbf->bf_lastfrm->bf_desc);
885
886                                         /* copy the DMA context */
887                                         tbf->bf_dmacontext =
888                                                 bf_last->bf_dmacontext;
889                                 }
890                                 list_add_tail(&tbf->list, &bf_head);
891                         } else {
892                                 /*
893                                  * Clear descriptor status words for
894                                  * software retry
895                                  */
896                                 ath9k_hw_cleartxdesc(sc->sc_ah,
897                                                      bf->bf_lastfrm->bf_desc);
898                         }
899
900                         /*
901                          * Put this buffer to the temporary pending
902                          * queue to retain ordering
903                          */
904                         list_splice_tail_init(&bf_head, &bf_pending);
905                 }
906
907                 bf = bf_next;
908         }
909
910         if (tid->state & AGGR_CLEANUP) {
911                 /* check to see if we're done with cleaning the h/w queue */
912                 spin_lock_bh(&txq->axq_lock);
913
914                 if (tid->baw_head == tid->baw_tail) {
915                         tid->state &= ~AGGR_ADDBA_COMPLETE;
916                         tid->addba_exchangeattempts = 0;
917                         spin_unlock_bh(&txq->axq_lock);
918
919                         tid->state &= ~AGGR_CLEANUP;
920
921                         /* send buffered frames as singles */
922                         ath_tx_flush_tid(sc, tid);
923                 } else
924                         spin_unlock_bh(&txq->axq_lock);
925
926                 return;
927         }
928
929         /*
930          * prepend un-acked frames to the beginning of the pending frame queue
931          */
932         if (!list_empty(&bf_pending)) {
933                 spin_lock_bh(&txq->axq_lock);
934                 /* Note: we _prepend_, we _do_not_ at to
935                  * the end of the queue ! */
936                 list_splice(&bf_pending, &tid->buf_q);
937                 ath_tx_queue_tid(txq, tid);
938                 spin_unlock_bh(&txq->axq_lock);
939         }
940
941         if (needreset)
942                 ath_reset(sc, false);
943
944         return;
945 }
946
947 static void ath_tx_rc_status(struct ath_buf *bf, struct ath_desc *ds, int nbad)
948 {
949         struct sk_buff *skb = (struct sk_buff *)bf->bf_mpdu;
950         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
951         struct ath_tx_info_priv *tx_info_priv = ATH_TX_INFO_PRIV(tx_info);
952
953         tx_info_priv->update_rc = false;
954         if (ds->ds_txstat.ts_status & ATH9K_TXERR_FILT)
955                 tx_info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
956
957         if ((ds->ds_txstat.ts_status & ATH9K_TXERR_FILT) == 0 &&
958             (bf->bf_flags & ATH9K_TXDESC_NOACK) == 0) {
959                 if (bf_isdata(bf)) {
960                         memcpy(&tx_info_priv->tx, &ds->ds_txstat,
961                                sizeof(tx_info_priv->tx));
962                         tx_info_priv->n_frames = bf->bf_nframes;
963                         tx_info_priv->n_bad_frames = nbad;
964                         tx_info_priv->update_rc = true;
965                 }
966         }
967 }
968
969 /* Process completed xmit descriptors from the specified queue */
970
971 static void ath_tx_processq(struct ath_softc *sc, struct ath_txq *txq)
972 {
973         struct ath_hal *ah = sc->sc_ah;
974         struct ath_buf *bf, *lastbf, *bf_held = NULL;
975         struct list_head bf_head;
976         struct ath_desc *ds;
977         int txok, nbad = 0;
978         int status;
979
980         DPRINTF(sc, ATH_DBG_QUEUE,
981                 "%s: tx queue %d (%x), link %p\n", __func__,
982                 txq->axq_qnum, ath9k_hw_gettxbuf(sc->sc_ah, txq->axq_qnum),
983                 txq->axq_link);
984
985         for (;;) {
986                 spin_lock_bh(&txq->axq_lock);
987                 if (list_empty(&txq->axq_q)) {
988                         txq->axq_link = NULL;
989                         txq->axq_linkbuf = NULL;
990                         spin_unlock_bh(&txq->axq_lock);
991                         break;
992                 }
993                 bf = list_first_entry(&txq->axq_q, struct ath_buf, list);
994
995                 /*
996                  * There is a race condition that a BH gets scheduled
997                  * after sw writes TxE and before hw re-load the last
998                  * descriptor to get the newly chained one.
999                  * Software must keep the last DONE descriptor as a
1000                  * holding descriptor - software does so by marking
1001                  * it with the STALE flag.
1002                  */
1003                 bf_held = NULL;
1004                 if (bf->bf_status & ATH_BUFSTATUS_STALE) {
1005                         bf_held = bf;
1006                         if (list_is_last(&bf_held->list, &txq->axq_q)) {
1007                                 /* FIXME:
1008                                  * The holding descriptor is the last
1009                                  * descriptor in queue. It's safe to remove
1010                                  * the last holding descriptor in BH context.
1011                                  */
1012                                 spin_unlock_bh(&txq->axq_lock);
1013                                 break;
1014                         } else {
1015                                 /* Lets work with the next buffer now */
1016                                 bf = list_entry(bf_held->list.next,
1017                                         struct ath_buf, list);
1018                         }
1019                 }
1020
1021                 lastbf = bf->bf_lastbf;
1022                 ds = lastbf->bf_desc;    /* NB: last decriptor */
1023
1024                 status = ath9k_hw_txprocdesc(ah, ds);
1025                 if (status == -EINPROGRESS) {
1026                         spin_unlock_bh(&txq->axq_lock);
1027                         break;
1028                 }
1029                 if (bf->bf_desc == txq->axq_lastdsWithCTS)
1030                         txq->axq_lastdsWithCTS = NULL;
1031                 if (ds == txq->axq_gatingds)
1032                         txq->axq_gatingds = NULL;
1033
1034                 /*
1035                  * Remove ath_buf's of the same transmit unit from txq,
1036                  * however leave the last descriptor back as the holding
1037                  * descriptor for hw.
1038                  */
1039                 lastbf->bf_status |= ATH_BUFSTATUS_STALE;
1040                 INIT_LIST_HEAD(&bf_head);
1041
1042                 if (!list_is_singular(&lastbf->list))
1043                         list_cut_position(&bf_head,
1044                                 &txq->axq_q, lastbf->list.prev);
1045
1046                 txq->axq_depth--;
1047
1048                 if (bf_isaggr(bf))
1049                         txq->axq_aggr_depth--;
1050
1051                 txok = (ds->ds_txstat.ts_status == 0);
1052
1053                 spin_unlock_bh(&txq->axq_lock);
1054
1055                 if (bf_held) {
1056                         list_del(&bf_held->list);
1057                         spin_lock_bh(&sc->sc_txbuflock);
1058                         list_add_tail(&bf_held->list, &sc->sc_txbuf);
1059                         spin_unlock_bh(&sc->sc_txbuflock);
1060                 }
1061
1062                 if (!bf_isampdu(bf)) {
1063                         /*
1064                          * This frame is sent out as a single frame.
1065                          * Use hardware retry status for this frame.
1066                          */
1067                         bf->bf_retries = ds->ds_txstat.ts_longretry;
1068                         if (ds->ds_txstat.ts_status & ATH9K_TXERR_XRETRY)
1069                                 bf->bf_state.bf_type |= BUF_XRETRY;
1070                         nbad = 0;
1071                 } else {
1072                         nbad = ath_tx_num_badfrms(sc, bf, txok);
1073                 }
1074
1075                 ath_tx_rc_status(bf, ds, nbad);
1076
1077                 /*
1078                  * Complete this transmit unit
1079                  */
1080                 if (bf_isampdu(bf))
1081                         ath_tx_complete_aggr_rifs(sc, txq, bf, &bf_head, txok);
1082                 else
1083                         ath_tx_complete_buf(sc, bf, &bf_head, txok, 0);
1084
1085                 /* Wake up mac80211 queue */
1086
1087                 spin_lock_bh(&txq->axq_lock);
1088                 if (txq->stopped && ath_txq_depth(sc, txq->axq_qnum) <=
1089                                 (ATH_TXBUF - 20)) {
1090                         int qnum;
1091                         qnum = ath_get_mac80211_qnum(txq->axq_qnum, sc);
1092                         if (qnum != -1) {
1093                                 ieee80211_wake_queue(sc->hw, qnum);
1094                                 txq->stopped = 0;
1095                         }
1096
1097                 }
1098
1099                 /*
1100                  * schedule any pending packets if aggregation is enabled
1101                  */
1102                 if (sc->sc_flags & SC_OP_TXAGGR)
1103                         ath_txq_schedule(sc, txq);
1104                 spin_unlock_bh(&txq->axq_lock);
1105         }
1106 }
1107
1108 static void ath_tx_stopdma(struct ath_softc *sc, struct ath_txq *txq)
1109 {
1110         struct ath_hal *ah = sc->sc_ah;
1111
1112         (void) ath9k_hw_stoptxdma(ah, txq->axq_qnum);
1113         DPRINTF(sc, ATH_DBG_XMIT, "%s: tx queue [%u] %x, link %p\n",
1114                 __func__, txq->axq_qnum,
1115                 ath9k_hw_gettxbuf(ah, txq->axq_qnum), txq->axq_link);
1116 }
1117
1118 /* Drain only the data queues */
1119
1120 static void ath_drain_txdataq(struct ath_softc *sc, bool retry_tx)
1121 {
1122         struct ath_hal *ah = sc->sc_ah;
1123         int i, status, npend = 0;
1124
1125         if (!(sc->sc_flags & SC_OP_INVALID)) {
1126                 for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1127                         if (ATH_TXQ_SETUP(sc, i)) {
1128                                 ath_tx_stopdma(sc, &sc->sc_txq[i]);
1129                                 /* The TxDMA may not really be stopped.
1130                                  * Double check the hal tx pending count */
1131                                 npend += ath9k_hw_numtxpending(ah,
1132                                                        sc->sc_txq[i].axq_qnum);
1133                         }
1134                 }
1135         }
1136
1137         if (npend) {
1138                 /* TxDMA not stopped, reset the hal */
1139                 DPRINTF(sc, ATH_DBG_XMIT,
1140                         "%s: Unable to stop TxDMA. Reset HAL!\n", __func__);
1141
1142                 spin_lock_bh(&sc->sc_resetlock);
1143                 if (!ath9k_hw_reset(ah,
1144                                     sc->sc_ah->ah_curchan,
1145                                     sc->sc_ht_info.tx_chan_width,
1146                                     sc->sc_tx_chainmask, sc->sc_rx_chainmask,
1147                                     sc->sc_ht_extprotspacing, true, &status)) {
1148
1149                         DPRINTF(sc, ATH_DBG_FATAL,
1150                                 "%s: unable to reset hardware; hal status %u\n",
1151                                 __func__,
1152                                 status);
1153                 }
1154                 spin_unlock_bh(&sc->sc_resetlock);
1155         }
1156
1157         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1158                 if (ATH_TXQ_SETUP(sc, i))
1159                         ath_tx_draintxq(sc, &sc->sc_txq[i], retry_tx);
1160         }
1161 }
1162
1163 /* Add a sub-frame to block ack window */
1164
1165 static void ath_tx_addto_baw(struct ath_softc *sc,
1166                              struct ath_atx_tid *tid,
1167                              struct ath_buf *bf)
1168 {
1169         int index, cindex;
1170
1171         if (bf_isretried(bf))
1172                 return;
1173
1174         index  = ATH_BA_INDEX(tid->seq_start, bf->bf_seqno);
1175         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
1176
1177         ASSERT(tid->tx_buf[cindex] == NULL);
1178         tid->tx_buf[cindex] = bf;
1179
1180         if (index >= ((tid->baw_tail - tid->baw_head) &
1181                 (ATH_TID_MAX_BUFS - 1))) {
1182                 tid->baw_tail = cindex;
1183                 INCR(tid->baw_tail, ATH_TID_MAX_BUFS);
1184         }
1185 }
1186
1187 /*
1188  * Function to send an A-MPDU
1189  * NB: must be called with txq lock held
1190  */
1191
1192 static int ath_tx_send_ampdu(struct ath_softc *sc,
1193                              struct ath_atx_tid *tid,
1194                              struct list_head *bf_head,
1195                              struct ath_tx_control *txctl)
1196 {
1197         struct ath_buf *bf;
1198
1199         BUG_ON(list_empty(bf_head));
1200
1201         bf = list_first_entry(bf_head, struct ath_buf, list);
1202         bf->bf_state.bf_type |= BUF_AMPDU;
1203
1204         /*
1205          * Do not queue to h/w when any of the following conditions is true:
1206          * - there are pending frames in software queue
1207          * - the TID is currently paused for ADDBA/BAR request
1208          * - seqno is not within block-ack window
1209          * - h/w queue depth exceeds low water mark
1210          */
1211         if (!list_empty(&tid->buf_q) || tid->paused ||
1212             !BAW_WITHIN(tid->seq_start, tid->baw_size, bf->bf_seqno) ||
1213             txctl->txq->axq_depth >= ATH_AGGR_MIN_QDEPTH) {
1214                 /*
1215                  * Add this frame to software queue for scheduling later
1216                  * for aggregation.
1217                  */
1218                 list_splice_tail_init(bf_head, &tid->buf_q);
1219                 ath_tx_queue_tid(txctl->txq, tid);
1220                 return 0;
1221         }
1222
1223         /* Add sub-frame to BAW */
1224         ath_tx_addto_baw(sc, tid, bf);
1225
1226         /* Queue to h/w without aggregation */
1227         bf->bf_nframes = 1;
1228         bf->bf_lastbf = bf->bf_lastfrm; /* one single frame */
1229         ath_buf_set_rate(sc, bf);
1230         ath_tx_txqaddbuf(sc, txctl->txq, bf_head);
1231
1232         return 0;
1233 }
1234
1235 /*
1236  * looks up the rate
1237  * returns aggr limit based on lowest of the rates
1238  */
1239
1240 static u32 ath_lookup_rate(struct ath_softc *sc,
1241                            struct ath_buf *bf,
1242                            struct ath_atx_tid *tid)
1243 {
1244         struct ath_rate_table *rate_table = sc->hw_rate_table[sc->sc_curmode];
1245         struct sk_buff *skb;
1246         struct ieee80211_tx_info *tx_info;
1247         struct ieee80211_tx_rate *rates;
1248         struct ath_tx_info_priv *tx_info_priv;
1249         u32 max_4ms_framelen, frame_length;
1250         u16 aggr_limit, legacy = 0, maxampdu;
1251         int i;
1252
1253         skb = (struct sk_buff *)bf->bf_mpdu;
1254         tx_info = IEEE80211_SKB_CB(skb);
1255         rates = tx_info->control.rates;
1256         tx_info_priv =
1257                 (struct ath_tx_info_priv *)tx_info->rate_driver_data[0];
1258
1259         /*
1260          * Find the lowest frame length among the rate series that will have a
1261          * 4ms transmit duration.
1262          * TODO - TXOP limit needs to be considered.
1263          */
1264         max_4ms_framelen = ATH_AMPDU_LIMIT_MAX;
1265
1266         for (i = 0; i < 4; i++) {
1267                 if (rates[i].count) {
1268                         if (!WLAN_RC_PHY_HT(rate_table->info[rates[i].idx].phy)) {
1269                                 legacy = 1;
1270                                 break;
1271                         }
1272
1273                         frame_length =
1274                                 rate_table->info[rates[i].idx].max_4ms_framelen;
1275                         max_4ms_framelen = min(max_4ms_framelen, frame_length);
1276                 }
1277         }
1278
1279         /*
1280          * limit aggregate size by the minimum rate if rate selected is
1281          * not a probe rate, if rate selected is a probe rate then
1282          * avoid aggregation of this packet.
1283          */
1284         if (tx_info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE || legacy)
1285                 return 0;
1286
1287         aggr_limit = min(max_4ms_framelen,
1288                 (u32)ATH_AMPDU_LIMIT_DEFAULT);
1289
1290         /*
1291          * h/w can accept aggregates upto 16 bit lengths (65535).
1292          * The IE, however can hold upto 65536, which shows up here
1293          * as zero. Ignore 65536 since we  are constrained by hw.
1294          */
1295         maxampdu = tid->an->maxampdu;
1296         if (maxampdu)
1297                 aggr_limit = min(aggr_limit, maxampdu);
1298
1299         return aggr_limit;
1300 }
1301
1302 /*
1303  * returns the number of delimiters to be added to
1304  * meet the minimum required mpdudensity.
1305  * caller should make sure that the rate is  HT rate .
1306  */
1307
1308 static int ath_compute_num_delims(struct ath_softc *sc,
1309                                   struct ath_atx_tid *tid,
1310                                   struct ath_buf *bf,
1311                                   u16 frmlen)
1312 {
1313         struct ath_rate_table *rt = sc->hw_rate_table[sc->sc_curmode];
1314         struct sk_buff *skb = bf->bf_mpdu;
1315         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1316         u32 nsymbits, nsymbols, mpdudensity;
1317         u16 minlen;
1318         u8 rc, flags, rix;
1319         int width, half_gi, ndelim, mindelim;
1320
1321         /* Select standard number of delimiters based on frame length alone */
1322         ndelim = ATH_AGGR_GET_NDELIM(frmlen);
1323
1324         /*
1325          * If encryption enabled, hardware requires some more padding between
1326          * subframes.
1327          * TODO - this could be improved to be dependent on the rate.
1328          *      The hardware can keep up at lower rates, but not higher rates
1329          */
1330         if (bf->bf_keytype != ATH9K_KEY_TYPE_CLEAR)
1331                 ndelim += ATH_AGGR_ENCRYPTDELIM;
1332
1333         /*
1334          * Convert desired mpdu density from microeconds to bytes based
1335          * on highest rate in rate series (i.e. first rate) to determine
1336          * required minimum length for subframe. Take into account
1337          * whether high rate is 20 or 40Mhz and half or full GI.
1338          */
1339         mpdudensity = tid->an->mpdudensity;
1340
1341         /*
1342          * If there is no mpdu density restriction, no further calculation
1343          * is needed.
1344          */
1345         if (mpdudensity == 0)
1346                 return ndelim;
1347
1348         rix = tx_info->control.rates[0].idx;
1349         flags = tx_info->control.rates[0].flags;
1350         rc = rt->info[rix].ratecode;
1351         width = (flags & IEEE80211_TX_RC_40_MHZ_WIDTH) ? 1 : 0;
1352         half_gi = (flags & IEEE80211_TX_RC_SHORT_GI) ? 1 : 0;
1353
1354         if (half_gi)
1355                 nsymbols = NUM_SYMBOLS_PER_USEC_HALFGI(mpdudensity);
1356         else
1357                 nsymbols = NUM_SYMBOLS_PER_USEC(mpdudensity);
1358
1359         if (nsymbols == 0)
1360                 nsymbols = 1;
1361
1362         nsymbits = bits_per_symbol[HT_RC_2_MCS(rc)][width];
1363         minlen = (nsymbols * nsymbits) / BITS_PER_BYTE;
1364
1365         /* Is frame shorter than required minimum length? */
1366         if (frmlen < minlen) {
1367                 /* Get the minimum number of delimiters required. */
1368                 mindelim = (minlen - frmlen) / ATH_AGGR_DELIM_SZ;
1369                 ndelim = max(mindelim, ndelim);
1370         }
1371
1372         return ndelim;
1373 }
1374
1375 /*
1376  * For aggregation from software buffer queue.
1377  * NB: must be called with txq lock held
1378  */
1379
1380 static enum ATH_AGGR_STATUS ath_tx_form_aggr(struct ath_softc *sc,
1381                                         struct ath_atx_tid *tid,
1382                                         struct list_head *bf_q,
1383                                         struct ath_buf **bf_last,
1384                                         struct aggr_rifs_param *param,
1385                                         int *prev_frames)
1386 {
1387 #define PADBYTES(_len) ((4 - ((_len) % 4)) % 4)
1388         struct ath_buf *bf, *tbf, *bf_first, *bf_prev = NULL;
1389         struct list_head bf_head;
1390         int rl = 0, nframes = 0, ndelim;
1391         u16 aggr_limit = 0, al = 0, bpad = 0,
1392                 al_delta, h_baw = tid->baw_size / 2;
1393         enum ATH_AGGR_STATUS status = ATH_AGGR_DONE;
1394         int prev_al = 0;
1395         INIT_LIST_HEAD(&bf_head);
1396
1397         BUG_ON(list_empty(&tid->buf_q));
1398
1399         bf_first = list_first_entry(&tid->buf_q, struct ath_buf, list);
1400
1401         do {
1402                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
1403
1404                 /*
1405                  * do not step over block-ack window
1406                  */
1407                 if (!BAW_WITHIN(tid->seq_start, tid->baw_size, bf->bf_seqno)) {
1408                         status = ATH_AGGR_BAW_CLOSED;
1409                         break;
1410                 }
1411
1412                 if (!rl) {
1413                         aggr_limit = ath_lookup_rate(sc, bf, tid);
1414                         rl = 1;
1415                 }
1416
1417                 /*
1418                  * do not exceed aggregation limit
1419                  */
1420                 al_delta = ATH_AGGR_DELIM_SZ + bf->bf_frmlen;
1421
1422                 if (nframes && (aggr_limit <
1423                         (al + bpad + al_delta + prev_al))) {
1424                         status = ATH_AGGR_LIMITED;
1425                         break;
1426                 }
1427
1428                 /*
1429                  * do not exceed subframe limit
1430                  */
1431                 if ((nframes + *prev_frames) >=
1432                     min((int)h_baw, ATH_AMPDU_SUBFRAME_DEFAULT)) {
1433                         status = ATH_AGGR_LIMITED;
1434                         break;
1435                 }
1436
1437                 /*
1438                  * add padding for previous frame to aggregation length
1439                  */
1440                 al += bpad + al_delta;
1441
1442                 /*
1443                  * Get the delimiters needed to meet the MPDU
1444                  * density for this node.
1445                  */
1446                 ndelim = ath_compute_num_delims(sc, tid, bf_first, bf->bf_frmlen);
1447
1448                 bpad = PADBYTES(al_delta) + (ndelim << 2);
1449
1450                 bf->bf_next = NULL;
1451                 bf->bf_lastfrm->bf_desc->ds_link = 0;
1452
1453                 /*
1454                  * this packet is part of an aggregate
1455                  * - remove all descriptors belonging to this frame from
1456                  *   software queue
1457                  * - add it to block ack window
1458                  * - set up descriptors for aggregation
1459                  */
1460                 list_cut_position(&bf_head, &tid->buf_q, &bf->bf_lastfrm->list);
1461                 ath_tx_addto_baw(sc, tid, bf);
1462
1463                 list_for_each_entry(tbf, &bf_head, list) {
1464                         ath9k_hw_set11n_aggr_middle(sc->sc_ah,
1465                                 tbf->bf_desc, ndelim);
1466                 }
1467
1468                 /*
1469                  * link buffers of this frame to the aggregate
1470                  */
1471                 list_splice_tail_init(&bf_head, bf_q);
1472                 nframes++;
1473
1474                 if (bf_prev) {
1475                         bf_prev->bf_next = bf;
1476                         bf_prev->bf_lastfrm->bf_desc->ds_link = bf->bf_daddr;
1477                 }
1478                 bf_prev = bf;
1479
1480 #ifdef AGGR_NOSHORT
1481                 /*
1482                  * terminate aggregation on a small packet boundary
1483                  */
1484                 if (bf->bf_frmlen < ATH_AGGR_MINPLEN) {
1485                         status = ATH_AGGR_SHORTPKT;
1486                         break;
1487                 }
1488 #endif
1489         } while (!list_empty(&tid->buf_q));
1490
1491         bf_first->bf_al = al;
1492         bf_first->bf_nframes = nframes;
1493         *bf_last = bf_prev;
1494         return status;
1495 #undef PADBYTES
1496 }
1497
1498 /*
1499  * process pending frames possibly doing a-mpdu aggregation
1500  * NB: must be called with txq lock held
1501  */
1502
1503 static void ath_tx_sched_aggr(struct ath_softc *sc,
1504         struct ath_txq *txq, struct ath_atx_tid *tid)
1505 {
1506         struct ath_buf *bf, *tbf, *bf_last, *bf_lastaggr = NULL;
1507         enum ATH_AGGR_STATUS status;
1508         struct list_head bf_q;
1509         struct aggr_rifs_param param = {0, 0, 0, 0, NULL};
1510         int prev_frames = 0;
1511
1512         do {
1513                 if (list_empty(&tid->buf_q))
1514                         return;
1515
1516                 INIT_LIST_HEAD(&bf_q);
1517
1518                 status = ath_tx_form_aggr(sc, tid, &bf_q, &bf_lastaggr, &param,
1519                                           &prev_frames);
1520
1521                 /*
1522                  * no frames picked up to be aggregated; block-ack
1523                  * window is not open
1524                  */
1525                 if (list_empty(&bf_q))
1526                         break;
1527
1528                 bf = list_first_entry(&bf_q, struct ath_buf, list);
1529                 bf_last = list_entry(bf_q.prev, struct ath_buf, list);
1530                 bf->bf_lastbf = bf_last;
1531
1532                 /*
1533                  * if only one frame, send as non-aggregate
1534                  */
1535                 if (bf->bf_nframes == 1) {
1536                         ASSERT(bf->bf_lastfrm == bf_last);
1537
1538                         bf->bf_state.bf_type &= ~BUF_AGGR;
1539                         /*
1540                          * clear aggr bits for every descriptor
1541                          * XXX TODO: is there a way to optimize it?
1542                          */
1543                         list_for_each_entry(tbf, &bf_q, list) {
1544                                 ath9k_hw_clr11n_aggr(sc->sc_ah, tbf->bf_desc);
1545                         }
1546
1547                         ath_buf_set_rate(sc, bf);
1548                         ath_tx_txqaddbuf(sc, txq, &bf_q);
1549                         continue;
1550                 }
1551
1552                 /*
1553                  * setup first desc with rate and aggr info
1554                  */
1555                 bf->bf_state.bf_type |= BUF_AGGR;
1556                 ath_buf_set_rate(sc, bf);
1557                 ath9k_hw_set11n_aggr_first(sc->sc_ah, bf->bf_desc, bf->bf_al);
1558
1559                 /*
1560                  * anchor last frame of aggregate correctly
1561                  */
1562                 ASSERT(bf_lastaggr);
1563                 ASSERT(bf_lastaggr->bf_lastfrm == bf_last);
1564                 tbf = bf_lastaggr;
1565                 ath9k_hw_set11n_aggr_last(sc->sc_ah, tbf->bf_desc);
1566
1567                 /* XXX: We don't enter into this loop, consider removing this */
1568                 while (!list_empty(&bf_q) && !list_is_last(&tbf->list, &bf_q)) {
1569                         tbf = list_entry(tbf->list.next, struct ath_buf, list);
1570                         ath9k_hw_set11n_aggr_last(sc->sc_ah, tbf->bf_desc);
1571                 }
1572
1573                 txq->axq_aggr_depth++;
1574
1575                 /*
1576                  * Normal aggregate, queue to hardware
1577                  */
1578                 ath_tx_txqaddbuf(sc, txq, &bf_q);
1579
1580         } while (txq->axq_depth < ATH_AGGR_MIN_QDEPTH &&
1581                  status != ATH_AGGR_BAW_CLOSED);
1582 }
1583
1584 /* Called with txq lock held */
1585
1586 static void ath_tid_drain(struct ath_softc *sc,
1587                           struct ath_txq *txq,
1588                           struct ath_atx_tid *tid)
1589
1590 {
1591         struct ath_buf *bf;
1592         struct list_head bf_head;
1593         INIT_LIST_HEAD(&bf_head);
1594
1595         for (;;) {
1596                 if (list_empty(&tid->buf_q))
1597                         break;
1598                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
1599
1600                 list_cut_position(&bf_head, &tid->buf_q, &bf->bf_lastfrm->list);
1601
1602                 /* update baw for software retried frame */
1603                 if (bf_isretried(bf))
1604                         ath_tx_update_baw(sc, tid, bf->bf_seqno);
1605
1606                 /*
1607                  * do not indicate packets while holding txq spinlock.
1608                  * unlock is intentional here
1609                  */
1610                 spin_unlock(&txq->axq_lock);
1611
1612                 /* complete this sub-frame */
1613                 ath_tx_complete_buf(sc, bf, &bf_head, 0, 0);
1614
1615                 spin_lock(&txq->axq_lock);
1616         }
1617
1618         /*
1619          * TODO: For frame(s) that are in the retry state, we will reuse the
1620          * sequence number(s) without setting the retry bit. The
1621          * alternative is to give up on these and BAR the receiver's window
1622          * forward.
1623          */
1624         tid->seq_next = tid->seq_start;
1625         tid->baw_tail = tid->baw_head;
1626 }
1627
1628 /*
1629  * Drain all pending buffers
1630  * NB: must be called with txq lock held
1631  */
1632
1633 static void ath_txq_drain_pending_buffers(struct ath_softc *sc,
1634                                           struct ath_txq *txq)
1635 {
1636         struct ath_atx_ac *ac, *ac_tmp;
1637         struct ath_atx_tid *tid, *tid_tmp;
1638
1639         list_for_each_entry_safe(ac, ac_tmp, &txq->axq_acq, list) {
1640                 list_del(&ac->list);
1641                 ac->sched = false;
1642                 list_for_each_entry_safe(tid, tid_tmp, &ac->tid_q, list) {
1643                         list_del(&tid->list);
1644                         tid->sched = false;
1645                         ath_tid_drain(sc, txq, tid);
1646                 }
1647         }
1648 }
1649
1650 static void ath_tx_setup_buffer(struct ath_softc *sc, struct ath_buf *bf,
1651                                 struct sk_buff *skb,
1652                                 struct ath_tx_control *txctl)
1653 {
1654         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1655         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
1656         struct ath_tx_info_priv *tx_info_priv;
1657         int hdrlen;
1658         __le16 fc;
1659
1660         tx_info_priv = kzalloc(sizeof(*tx_info_priv), GFP_KERNEL);
1661         tx_info->rate_driver_data[0] = tx_info_priv;
1662         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
1663         fc = hdr->frame_control;
1664
1665         ATH_TXBUF_RESET(bf);
1666
1667         /* Frame type */
1668
1669         bf->bf_frmlen = skb->len + FCS_LEN - (hdrlen & 3);
1670
1671         ieee80211_is_data(fc) ?
1672                 (bf->bf_state.bf_type |= BUF_DATA) :
1673                 (bf->bf_state.bf_type &= ~BUF_DATA);
1674         ieee80211_is_back_req(fc) ?
1675                 (bf->bf_state.bf_type |= BUF_BAR) :
1676                 (bf->bf_state.bf_type &= ~BUF_BAR);
1677         ieee80211_is_pspoll(fc) ?
1678                 (bf->bf_state.bf_type |= BUF_PSPOLL) :
1679                 (bf->bf_state.bf_type &= ~BUF_PSPOLL);
1680         (sc->sc_flags & SC_OP_PREAMBLE_SHORT) ?
1681                 (bf->bf_state.bf_type |= BUF_SHORT_PREAMBLE) :
1682                 (bf->bf_state.bf_type &= ~BUF_SHORT_PREAMBLE);
1683         (sc->hw->conf.ht.enabled && !is_pae(skb) &&
1684          (tx_info->flags & IEEE80211_TX_CTL_AMPDU)) ?
1685                 (bf->bf_state.bf_type |= BUF_HT) :
1686                 (bf->bf_state.bf_type &= ~BUF_HT);
1687
1688         bf->bf_flags = setup_tx_flags(sc, skb, txctl->txq);
1689
1690         /* Crypto */
1691
1692         bf->bf_keytype = get_hw_crypto_keytype(skb);
1693
1694         if (bf->bf_keytype != ATH9K_KEY_TYPE_CLEAR) {
1695                 bf->bf_frmlen += tx_info->control.hw_key->icv_len;
1696                 bf->bf_keyix = tx_info->control.hw_key->hw_key_idx;
1697         } else {
1698                 bf->bf_keyix = ATH9K_TXKEYIX_INVALID;
1699         }
1700
1701         /* Assign seqno, tidno */
1702
1703         if (bf_isht(bf) && (sc->sc_flags & SC_OP_TXAGGR))
1704                 assign_aggr_tid_seqno(skb, bf);
1705
1706         /* DMA setup */
1707
1708         bf->bf_mpdu = skb;
1709         bf->bf_dmacontext = pci_map_single(sc->pdev, skb->data,
1710                                            skb->len, PCI_DMA_TODEVICE);
1711         bf->bf_buf_addr = bf->bf_dmacontext;
1712 }
1713
1714 /* FIXME: tx power */
1715 static void ath_tx_start_dma(struct ath_softc *sc, struct ath_buf *bf,
1716                              struct ath_tx_control *txctl)
1717 {
1718         struct sk_buff *skb = (struct sk_buff *)bf->bf_mpdu;
1719         struct ieee80211_tx_info *tx_info =  IEEE80211_SKB_CB(skb);
1720         struct ath_node *an = NULL;
1721         struct list_head bf_head;
1722         struct ath_desc *ds;
1723         struct ath_atx_tid *tid;
1724         struct ath_hal *ah = sc->sc_ah;
1725         int frm_type;
1726
1727         frm_type = get_hw_packet_type(skb);
1728
1729         INIT_LIST_HEAD(&bf_head);
1730         list_add_tail(&bf->list, &bf_head);
1731
1732         /* setup descriptor */
1733
1734         ds = bf->bf_desc;
1735         ds->ds_link = 0;
1736         ds->ds_data = bf->bf_buf_addr;
1737
1738         /* Formulate first tx descriptor with tx controls */
1739
1740         ath9k_hw_set11n_txdesc(ah, ds, bf->bf_frmlen, frm_type, MAX_RATE_POWER,
1741                                bf->bf_keyix, bf->bf_keytype, bf->bf_flags);
1742
1743         ath9k_hw_filltxdesc(ah, ds,
1744                             skb->len,   /* segment length */
1745                             true,       /* first segment */
1746                             true,       /* last segment */
1747                             ds);        /* first descriptor */
1748
1749         bf->bf_lastfrm = bf;
1750
1751         spin_lock_bh(&txctl->txq->axq_lock);
1752
1753         if (bf_isht(bf) && (sc->sc_flags & SC_OP_TXAGGR) &&
1754             tx_info->control.sta) {
1755                 an = (struct ath_node *)tx_info->control.sta->drv_priv;
1756                 tid = ATH_AN_2_TID(an, bf->bf_tidno);
1757
1758                 if (ath_aggr_query(sc, an, bf->bf_tidno)) {
1759                         /*
1760                          * Try aggregation if it's a unicast data frame
1761                          * and the destination is HT capable.
1762                          */
1763                         ath_tx_send_ampdu(sc, tid, &bf_head, txctl);
1764                 } else {
1765                         /*
1766                          * Send this frame as regular when ADDBA
1767                          * exchange is neither complete nor pending.
1768                          */
1769                         ath_tx_send_normal(sc, txctl->txq,
1770                                            tid, &bf_head);
1771                 }
1772         } else {
1773                 bf->bf_lastbf = bf;
1774                 bf->bf_nframes = 1;
1775
1776                 ath_buf_set_rate(sc, bf);
1777                 ath_tx_txqaddbuf(sc, txctl->txq, &bf_head);
1778         }
1779
1780         spin_unlock_bh(&txctl->txq->axq_lock);
1781 }
1782
1783 int ath_tx_start(struct ath_softc *sc, struct sk_buff *skb,
1784                  struct ath_tx_control *txctl)
1785 {
1786         struct ath_buf *bf;
1787
1788         /* Check if a tx buffer is available */
1789
1790         bf = ath_tx_get_buffer(sc);
1791         if (!bf) {
1792                 DPRINTF(sc, ATH_DBG_XMIT, "%s: TX buffers are full\n",
1793                         __func__);
1794                 return -1;
1795         }
1796
1797         ath_tx_setup_buffer(sc, bf, skb, txctl);
1798         ath_tx_start_dma(sc, bf, txctl);
1799
1800         return 0;
1801 }
1802
1803 /* Initialize TX queue and h/w */
1804
1805 int ath_tx_init(struct ath_softc *sc, int nbufs)
1806 {
1807         int error = 0;
1808
1809         do {
1810                 spin_lock_init(&sc->sc_txbuflock);
1811
1812                 /* Setup tx descriptors */
1813                 error = ath_descdma_setup(sc, &sc->sc_txdma, &sc->sc_txbuf,
1814                         "tx", nbufs, 1);
1815                 if (error != 0) {
1816                         DPRINTF(sc, ATH_DBG_FATAL,
1817                                 "%s: failed to allocate tx descriptors: %d\n",
1818                                 __func__, error);
1819                         break;
1820                 }
1821
1822                 /* XXX allocate beacon state together with vap */
1823                 error = ath_descdma_setup(sc, &sc->sc_bdma, &sc->sc_bbuf,
1824                                           "beacon", ATH_BCBUF, 1);
1825                 if (error != 0) {
1826                         DPRINTF(sc, ATH_DBG_FATAL,
1827                                 "%s: failed to allocate "
1828                                 "beacon descripotrs: %d\n",
1829                                 __func__, error);
1830                         break;
1831                 }
1832
1833         } while (0);
1834
1835         if (error != 0)
1836                 ath_tx_cleanup(sc);
1837
1838         return error;
1839 }
1840
1841 /* Reclaim all tx queue resources */
1842
1843 int ath_tx_cleanup(struct ath_softc *sc)
1844 {
1845         /* cleanup beacon descriptors */
1846         if (sc->sc_bdma.dd_desc_len != 0)
1847                 ath_descdma_cleanup(sc, &sc->sc_bdma, &sc->sc_bbuf);
1848
1849         /* cleanup tx descriptors */
1850         if (sc->sc_txdma.dd_desc_len != 0)
1851                 ath_descdma_cleanup(sc, &sc->sc_txdma, &sc->sc_txbuf);
1852
1853         return 0;
1854 }
1855
1856 /* Setup a h/w transmit queue */
1857
1858 struct ath_txq *ath_txq_setup(struct ath_softc *sc, int qtype, int subtype)
1859 {
1860         struct ath_hal *ah = sc->sc_ah;
1861         struct ath9k_tx_queue_info qi;
1862         int qnum;
1863
1864         memset(&qi, 0, sizeof(qi));
1865         qi.tqi_subtype = subtype;
1866         qi.tqi_aifs = ATH9K_TXQ_USEDEFAULT;
1867         qi.tqi_cwmin = ATH9K_TXQ_USEDEFAULT;
1868         qi.tqi_cwmax = ATH9K_TXQ_USEDEFAULT;
1869         qi.tqi_physCompBuf = 0;
1870
1871         /*
1872          * Enable interrupts only for EOL and DESC conditions.
1873          * We mark tx descriptors to receive a DESC interrupt
1874          * when a tx queue gets deep; otherwise waiting for the
1875          * EOL to reap descriptors.  Note that this is done to
1876          * reduce interrupt load and this only defers reaping
1877          * descriptors, never transmitting frames.  Aside from
1878          * reducing interrupts this also permits more concurrency.
1879          * The only potential downside is if the tx queue backs
1880          * up in which case the top half of the kernel may backup
1881          * due to a lack of tx descriptors.
1882          *
1883          * The UAPSD queue is an exception, since we take a desc-
1884          * based intr on the EOSP frames.
1885          */
1886         if (qtype == ATH9K_TX_QUEUE_UAPSD)
1887                 qi.tqi_qflags = TXQ_FLAG_TXDESCINT_ENABLE;
1888         else
1889                 qi.tqi_qflags = TXQ_FLAG_TXEOLINT_ENABLE |
1890                         TXQ_FLAG_TXDESCINT_ENABLE;
1891         qnum = ath9k_hw_setuptxqueue(ah, qtype, &qi);
1892         if (qnum == -1) {
1893                 /*
1894                  * NB: don't print a message, this happens
1895                  * normally on parts with too few tx queues
1896                  */
1897                 return NULL;
1898         }
1899         if (qnum >= ARRAY_SIZE(sc->sc_txq)) {
1900                 DPRINTF(sc, ATH_DBG_FATAL,
1901                         "%s: hal qnum %u out of range, max %u!\n",
1902                         __func__, qnum, (unsigned int)ARRAY_SIZE(sc->sc_txq));
1903                 ath9k_hw_releasetxqueue(ah, qnum);
1904                 return NULL;
1905         }
1906         if (!ATH_TXQ_SETUP(sc, qnum)) {
1907                 struct ath_txq *txq = &sc->sc_txq[qnum];
1908
1909                 txq->axq_qnum = qnum;
1910                 txq->axq_link = NULL;
1911                 INIT_LIST_HEAD(&txq->axq_q);
1912                 INIT_LIST_HEAD(&txq->axq_acq);
1913                 spin_lock_init(&txq->axq_lock);
1914                 txq->axq_depth = 0;
1915                 txq->axq_aggr_depth = 0;
1916                 txq->axq_totalqueued = 0;
1917                 txq->axq_linkbuf = NULL;
1918                 sc->sc_txqsetup |= 1<<qnum;
1919         }
1920         return &sc->sc_txq[qnum];
1921 }
1922
1923 /* Reclaim resources for a setup queue */
1924
1925 void ath_tx_cleanupq(struct ath_softc *sc, struct ath_txq *txq)
1926 {
1927         ath9k_hw_releasetxqueue(sc->sc_ah, txq->axq_qnum);
1928         sc->sc_txqsetup &= ~(1<<txq->axq_qnum);
1929 }
1930
1931 /*
1932  * Setup a hardware data transmit queue for the specified
1933  * access control.  The hal may not support all requested
1934  * queues in which case it will return a reference to a
1935  * previously setup queue.  We record the mapping from ac's
1936  * to h/w queues for use by ath_tx_start and also track
1937  * the set of h/w queues being used to optimize work in the
1938  * transmit interrupt handler and related routines.
1939  */
1940
1941 int ath_tx_setup(struct ath_softc *sc, int haltype)
1942 {
1943         struct ath_txq *txq;
1944
1945         if (haltype >= ARRAY_SIZE(sc->sc_haltype2q)) {
1946                 DPRINTF(sc, ATH_DBG_FATAL,
1947                         "%s: HAL AC %u out of range, max %zu!\n",
1948                         __func__, haltype, ARRAY_SIZE(sc->sc_haltype2q));
1949                 return 0;
1950         }
1951         txq = ath_txq_setup(sc, ATH9K_TX_QUEUE_DATA, haltype);
1952         if (txq != NULL) {
1953                 sc->sc_haltype2q[haltype] = txq->axq_qnum;
1954                 return 1;
1955         } else
1956                 return 0;
1957 }
1958
1959 int ath_tx_get_qnum(struct ath_softc *sc, int qtype, int haltype)
1960 {
1961         int qnum;
1962
1963         switch (qtype) {
1964         case ATH9K_TX_QUEUE_DATA:
1965                 if (haltype >= ARRAY_SIZE(sc->sc_haltype2q)) {
1966                         DPRINTF(sc, ATH_DBG_FATAL,
1967                                 "%s: HAL AC %u out of range, max %zu!\n",
1968                                 __func__,
1969                                 haltype, ARRAY_SIZE(sc->sc_haltype2q));
1970                         return -1;
1971                 }
1972                 qnum = sc->sc_haltype2q[haltype];
1973                 break;
1974         case ATH9K_TX_QUEUE_BEACON:
1975                 qnum = sc->sc_bhalq;
1976                 break;
1977         case ATH9K_TX_QUEUE_CAB:
1978                 qnum = sc->sc_cabq->axq_qnum;
1979                 break;
1980         default:
1981                 qnum = -1;
1982         }
1983         return qnum;
1984 }
1985
1986 /* Get a transmit queue, if available */
1987
1988 struct ath_txq *ath_test_get_txq(struct ath_softc *sc, struct sk_buff *skb)
1989 {
1990         struct ath_txq *txq = NULL;
1991         int qnum;
1992
1993         qnum = ath_get_hal_qnum(skb_get_queue_mapping(skb), sc);
1994         txq = &sc->sc_txq[qnum];
1995
1996         spin_lock_bh(&txq->axq_lock);
1997
1998         /* Try to avoid running out of descriptors */
1999         if (txq->axq_depth >= (ATH_TXBUF - 20)) {
2000                 DPRINTF(sc, ATH_DBG_FATAL,
2001                         "%s: TX queue: %d is full, depth: %d\n",
2002                         __func__, qnum, txq->axq_depth);
2003                 ieee80211_stop_queue(sc->hw, skb_get_queue_mapping(skb));
2004                 txq->stopped = 1;
2005                 spin_unlock_bh(&txq->axq_lock);
2006                 return NULL;
2007         }
2008
2009         spin_unlock_bh(&txq->axq_lock);
2010
2011         return txq;
2012 }
2013
2014 /* Update parameters for a transmit queue */
2015
2016 int ath_txq_update(struct ath_softc *sc, int qnum,
2017                    struct ath9k_tx_queue_info *qinfo)
2018 {
2019         struct ath_hal *ah = sc->sc_ah;
2020         int error = 0;
2021         struct ath9k_tx_queue_info qi;
2022
2023         if (qnum == sc->sc_bhalq) {
2024                 /*
2025                  * XXX: for beacon queue, we just save the parameter.
2026                  * It will be picked up by ath_beaconq_config when
2027                  * it's necessary.
2028                  */
2029                 sc->sc_beacon_qi = *qinfo;
2030                 return 0;
2031         }
2032
2033         ASSERT(sc->sc_txq[qnum].axq_qnum == qnum);
2034
2035         ath9k_hw_get_txq_props(ah, qnum, &qi);
2036         qi.tqi_aifs = qinfo->tqi_aifs;
2037         qi.tqi_cwmin = qinfo->tqi_cwmin;
2038         qi.tqi_cwmax = qinfo->tqi_cwmax;
2039         qi.tqi_burstTime = qinfo->tqi_burstTime;
2040         qi.tqi_readyTime = qinfo->tqi_readyTime;
2041
2042         if (!ath9k_hw_set_txq_props(ah, qnum, &qi)) {
2043                 DPRINTF(sc, ATH_DBG_FATAL,
2044                         "%s: unable to update hardware queue %u!\n",
2045                         __func__, qnum);
2046                 error = -EIO;
2047         } else {
2048                 ath9k_hw_resettxqueue(ah, qnum); /* push to h/w */
2049         }
2050
2051         return error;
2052 }
2053
2054 int ath_cabq_update(struct ath_softc *sc)
2055 {
2056         struct ath9k_tx_queue_info qi;
2057         int qnum = sc->sc_cabq->axq_qnum;
2058         struct ath_beacon_config conf;
2059
2060         ath9k_hw_get_txq_props(sc->sc_ah, qnum, &qi);
2061         /*
2062          * Ensure the readytime % is within the bounds.
2063          */
2064         if (sc->sc_config.cabqReadytime < ATH9K_READY_TIME_LO_BOUND)
2065                 sc->sc_config.cabqReadytime = ATH9K_READY_TIME_LO_BOUND;
2066         else if (sc->sc_config.cabqReadytime > ATH9K_READY_TIME_HI_BOUND)
2067                 sc->sc_config.cabqReadytime = ATH9K_READY_TIME_HI_BOUND;
2068
2069         ath_get_beaconconfig(sc, ATH_IF_ID_ANY, &conf);
2070         qi.tqi_readyTime =
2071                 (conf.beacon_interval * sc->sc_config.cabqReadytime) / 100;
2072         ath_txq_update(sc, qnum, &qi);
2073
2074         return 0;
2075 }
2076
2077 /* Deferred processing of transmit interrupt */
2078
2079 void ath_tx_tasklet(struct ath_softc *sc)
2080 {
2081         int i;
2082         u32 qcumask = ((1 << ATH9K_NUM_TX_QUEUES) - 1);
2083
2084         ath9k_hw_gettxintrtxqs(sc->sc_ah, &qcumask);
2085
2086         /*
2087          * Process each active queue.
2088          */
2089         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
2090                 if (ATH_TXQ_SETUP(sc, i) && (qcumask & (1 << i)))
2091                         ath_tx_processq(sc, &sc->sc_txq[i]);
2092         }
2093 }
2094
2095 void ath_tx_draintxq(struct ath_softc *sc,
2096         struct ath_txq *txq, bool retry_tx)
2097 {
2098         struct ath_buf *bf, *lastbf;
2099         struct list_head bf_head;
2100
2101         INIT_LIST_HEAD(&bf_head);
2102
2103         /*
2104          * NB: this assumes output has been stopped and
2105          *     we do not need to block ath_tx_tasklet
2106          */
2107         for (;;) {
2108                 spin_lock_bh(&txq->axq_lock);
2109
2110                 if (list_empty(&txq->axq_q)) {
2111                         txq->axq_link = NULL;
2112                         txq->axq_linkbuf = NULL;
2113                         spin_unlock_bh(&txq->axq_lock);
2114                         break;
2115                 }
2116
2117                 bf = list_first_entry(&txq->axq_q, struct ath_buf, list);
2118
2119                 if (bf->bf_status & ATH_BUFSTATUS_STALE) {
2120                         list_del(&bf->list);
2121                         spin_unlock_bh(&txq->axq_lock);
2122
2123                         spin_lock_bh(&sc->sc_txbuflock);
2124                         list_add_tail(&bf->list, &sc->sc_txbuf);
2125                         spin_unlock_bh(&sc->sc_txbuflock);
2126                         continue;
2127                 }
2128
2129                 lastbf = bf->bf_lastbf;
2130                 if (!retry_tx)
2131                         lastbf->bf_desc->ds_txstat.ts_flags =
2132                                 ATH9K_TX_SW_ABORTED;
2133
2134                 /* remove ath_buf's of the same mpdu from txq */
2135                 list_cut_position(&bf_head, &txq->axq_q, &lastbf->list);
2136                 txq->axq_depth--;
2137
2138                 spin_unlock_bh(&txq->axq_lock);
2139
2140                 if (bf_isampdu(bf))
2141                         ath_tx_complete_aggr_rifs(sc, txq, bf, &bf_head, 0);
2142                 else
2143                         ath_tx_complete_buf(sc, bf, &bf_head, 0, 0);
2144         }
2145
2146         /* flush any pending frames if aggregation is enabled */
2147         if (sc->sc_flags & SC_OP_TXAGGR) {
2148                 if (!retry_tx) {
2149                         spin_lock_bh(&txq->axq_lock);
2150                         ath_txq_drain_pending_buffers(sc, txq);
2151                         spin_unlock_bh(&txq->axq_lock);
2152                 }
2153         }
2154 }
2155
2156 /* Drain the transmit queues and reclaim resources */
2157
2158 void ath_draintxq(struct ath_softc *sc, bool retry_tx)
2159 {
2160         /* stop beacon queue. The beacon will be freed when
2161          * we go to INIT state */
2162         if (!(sc->sc_flags & SC_OP_INVALID)) {
2163                 (void) ath9k_hw_stoptxdma(sc->sc_ah, sc->sc_bhalq);
2164                 DPRINTF(sc, ATH_DBG_XMIT, "%s: beacon queue %x\n", __func__,
2165                         ath9k_hw_gettxbuf(sc->sc_ah, sc->sc_bhalq));
2166         }
2167
2168         ath_drain_txdataq(sc, retry_tx);
2169 }
2170
2171 u32 ath_txq_depth(struct ath_softc *sc, int qnum)
2172 {
2173         return sc->sc_txq[qnum].axq_depth;
2174 }
2175
2176 u32 ath_txq_aggr_depth(struct ath_softc *sc, int qnum)
2177 {
2178         return sc->sc_txq[qnum].axq_aggr_depth;
2179 }
2180
2181 bool ath_tx_aggr_check(struct ath_softc *sc, struct ath_node *an, u8 tidno)
2182 {
2183         struct ath_atx_tid *txtid;
2184
2185         if (!(sc->sc_flags & SC_OP_TXAGGR))
2186                 return false;
2187
2188         txtid = ATH_AN_2_TID(an, tidno);
2189
2190         if (!(txtid->state & AGGR_ADDBA_COMPLETE)) {
2191                 if (!(txtid->state & AGGR_ADDBA_PROGRESS) &&
2192                     (txtid->addba_exchangeattempts < ADDBA_EXCHANGE_ATTEMPTS)) {
2193                         txtid->addba_exchangeattempts++;
2194                         return true;
2195                 }
2196         }
2197
2198         return false;
2199 }
2200
2201 /* Start TX aggregation */
2202
2203 int ath_tx_aggr_start(struct ath_softc *sc, struct ieee80211_sta *sta,
2204                       u16 tid, u16 *ssn)
2205 {
2206         struct ath_atx_tid *txtid;
2207         struct ath_node *an;
2208
2209         an = (struct ath_node *)sta->drv_priv;
2210
2211         if (sc->sc_flags & SC_OP_TXAGGR) {
2212                 txtid = ATH_AN_2_TID(an, tid);
2213                 txtid->state |= AGGR_ADDBA_PROGRESS;
2214                 ath_tx_pause_tid(sc, txtid);
2215         }
2216
2217         return 0;
2218 }
2219
2220 /* Stop tx aggregation */
2221
2222 int ath_tx_aggr_stop(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid)
2223 {
2224         struct ath_node *an = (struct ath_node *)sta->drv_priv;
2225
2226         ath_tx_aggr_teardown(sc, an, tid);
2227         return 0;
2228 }
2229
2230 /* Resume tx aggregation */
2231
2232 void ath_tx_aggr_resume(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid)
2233 {
2234         struct ath_atx_tid *txtid;
2235         struct ath_node *an;
2236
2237         an = (struct ath_node *)sta->drv_priv;
2238
2239         if (sc->sc_flags & SC_OP_TXAGGR) {
2240                 txtid = ATH_AN_2_TID(an, tid);
2241                 txtid->baw_size =
2242                         IEEE80211_MIN_AMPDU_BUF << sta->ht_cap.ampdu_factor;
2243                 txtid->state |= AGGR_ADDBA_COMPLETE;
2244                 txtid->state &= ~AGGR_ADDBA_PROGRESS;
2245                 ath_tx_resume_tid(sc, txtid);
2246         }
2247 }
2248
2249 /*
2250  * Performs transmit side cleanup when TID changes from aggregated to
2251  * unaggregated.
2252  * - Pause the TID and mark cleanup in progress
2253  * - Discard all retry frames from the s/w queue.
2254  */
2255
2256 void ath_tx_aggr_teardown(struct ath_softc *sc, struct ath_node *an, u8 tid)
2257 {
2258         struct ath_atx_tid *txtid = ATH_AN_2_TID(an, tid);
2259         struct ath_txq *txq = &sc->sc_txq[txtid->ac->qnum];
2260         struct ath_buf *bf;
2261         struct list_head bf_head;
2262         INIT_LIST_HEAD(&bf_head);
2263
2264         DPRINTF(sc, ATH_DBG_AGGR, "%s: teardown TX aggregation\n", __func__);
2265
2266         if (txtid->state & AGGR_CLEANUP) /* cleanup is in progress */
2267                 return;
2268
2269         if (!(txtid->state & AGGR_ADDBA_COMPLETE)) {
2270                 txtid->addba_exchangeattempts = 0;
2271                 return;
2272         }
2273
2274         /* TID must be paused first */
2275         ath_tx_pause_tid(sc, txtid);
2276
2277         /* drop all software retried frames and mark this TID */
2278         spin_lock_bh(&txq->axq_lock);
2279         while (!list_empty(&txtid->buf_q)) {
2280                 bf = list_first_entry(&txtid->buf_q, struct ath_buf, list);
2281                 if (!bf_isretried(bf)) {
2282                         /*
2283                          * NB: it's based on the assumption that
2284                          * software retried frame will always stay
2285                          * at the head of software queue.
2286                          */
2287                         break;
2288                 }
2289                 list_cut_position(&bf_head,
2290                         &txtid->buf_q, &bf->bf_lastfrm->list);
2291                 ath_tx_update_baw(sc, txtid, bf->bf_seqno);
2292
2293                 /* complete this sub-frame */
2294                 ath_tx_complete_buf(sc, bf, &bf_head, 0, 0);
2295         }
2296
2297         if (txtid->baw_head != txtid->baw_tail) {
2298                 spin_unlock_bh(&txq->axq_lock);
2299                 txtid->state |= AGGR_CLEANUP;
2300         } else {
2301                 txtid->state &= ~AGGR_ADDBA_COMPLETE;
2302                 txtid->addba_exchangeattempts = 0;
2303                 spin_unlock_bh(&txq->axq_lock);
2304                 ath_tx_flush_tid(sc, txtid);
2305         }
2306 }
2307
2308 /*
2309  * Tx scheduling logic
2310  * NB: must be called with txq lock held
2311  */
2312
2313 void ath_txq_schedule(struct ath_softc *sc, struct ath_txq *txq)
2314 {
2315         struct ath_atx_ac *ac;
2316         struct ath_atx_tid *tid;
2317
2318         /* nothing to schedule */
2319         if (list_empty(&txq->axq_acq))
2320                 return;
2321         /*
2322          * get the first node/ac pair on the queue
2323          */
2324         ac = list_first_entry(&txq->axq_acq, struct ath_atx_ac, list);
2325         list_del(&ac->list);
2326         ac->sched = false;
2327
2328         /*
2329          * process a single tid per destination
2330          */
2331         do {
2332                 /* nothing to schedule */
2333                 if (list_empty(&ac->tid_q))
2334                         return;
2335
2336                 tid = list_first_entry(&ac->tid_q, struct ath_atx_tid, list);
2337                 list_del(&tid->list);
2338                 tid->sched = false;
2339
2340                 if (tid->paused)    /* check next tid to keep h/w busy */
2341                         continue;
2342
2343                 if ((txq->axq_depth % 2) == 0)
2344                         ath_tx_sched_aggr(sc, txq, tid);
2345
2346                 /*
2347                  * add tid to round-robin queue if more frames
2348                  * are pending for the tid
2349                  */
2350                 if (!list_empty(&tid->buf_q))
2351                         ath_tx_queue_tid(txq, tid);
2352
2353                 /* only schedule one TID at a time */
2354                 break;
2355         } while (!list_empty(&ac->tid_q));
2356
2357         /*
2358          * schedule AC if more TIDs need processing
2359          */
2360         if (!list_empty(&ac->tid_q)) {
2361                 /*
2362                  * add dest ac to txq if not already added
2363                  */
2364                 if (!ac->sched) {
2365                         ac->sched = true;
2366                         list_add_tail(&ac->list, &txq->axq_acq);
2367                 }
2368         }
2369 }
2370
2371 /* Initialize per-node transmit state */
2372
2373 void ath_tx_node_init(struct ath_softc *sc, struct ath_node *an)
2374 {
2375         struct ath_atx_tid *tid;
2376         struct ath_atx_ac *ac;
2377         int tidno, acno;
2378
2379         /*
2380          * Init per tid tx state
2381          */
2382         for (tidno = 0, tid = &an->an_aggr.tx.tid[tidno];
2383              tidno < WME_NUM_TID;
2384              tidno++, tid++) {
2385                 tid->an        = an;
2386                 tid->tidno     = tidno;
2387                 tid->seq_start = tid->seq_next = 0;
2388                 tid->baw_size  = WME_MAX_BA;
2389                 tid->baw_head  = tid->baw_tail = 0;
2390                 tid->sched     = false;
2391                 tid->paused = false;
2392                 tid->state &= ~AGGR_CLEANUP;
2393                 INIT_LIST_HEAD(&tid->buf_q);
2394
2395                 acno = TID_TO_WME_AC(tidno);
2396                 tid->ac = &an->an_aggr.tx.ac[acno];
2397
2398                 /* ADDBA state */
2399                 tid->state &= ~AGGR_ADDBA_COMPLETE;
2400                 tid->state &= ~AGGR_ADDBA_PROGRESS;
2401                 tid->addba_exchangeattempts = 0;
2402         }
2403
2404         /*
2405          * Init per ac tx state
2406          */
2407         for (acno = 0, ac = &an->an_aggr.tx.ac[acno];
2408              acno < WME_NUM_AC; acno++, ac++) {
2409                 ac->sched    = false;
2410                 INIT_LIST_HEAD(&ac->tid_q);
2411
2412                 switch (acno) {
2413                 case WME_AC_BE:
2414                         ac->qnum = ath_tx_get_qnum(sc,
2415                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_BE);
2416                         break;
2417                 case WME_AC_BK:
2418                         ac->qnum = ath_tx_get_qnum(sc,
2419                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_BK);
2420                         break;
2421                 case WME_AC_VI:
2422                         ac->qnum = ath_tx_get_qnum(sc,
2423                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_VI);
2424                         break;
2425                 case WME_AC_VO:
2426                         ac->qnum = ath_tx_get_qnum(sc,
2427                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_VO);
2428                         break;
2429                 }
2430         }
2431 }
2432
2433 /* Cleanupthe pending buffers for the node. */
2434
2435 void ath_tx_node_cleanup(struct ath_softc *sc, struct ath_node *an)
2436 {
2437         int i;
2438         struct ath_atx_ac *ac, *ac_tmp;
2439         struct ath_atx_tid *tid, *tid_tmp;
2440         struct ath_txq *txq;
2441         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
2442                 if (ATH_TXQ_SETUP(sc, i)) {
2443                         txq = &sc->sc_txq[i];
2444
2445                         spin_lock(&txq->axq_lock);
2446
2447                         list_for_each_entry_safe(ac,
2448                                         ac_tmp, &txq->axq_acq, list) {
2449                                 tid = list_first_entry(&ac->tid_q,
2450                                                 struct ath_atx_tid, list);
2451                                 if (tid && tid->an != an)
2452                                         continue;
2453                                 list_del(&ac->list);
2454                                 ac->sched = false;
2455
2456                                 list_for_each_entry_safe(tid,
2457                                                 tid_tmp, &ac->tid_q, list) {
2458                                         list_del(&tid->list);
2459                                         tid->sched = false;
2460                                         ath_tid_drain(sc, txq, tid);
2461                                         tid->state &= ~AGGR_ADDBA_COMPLETE;
2462                                         tid->addba_exchangeattempts = 0;
2463                                         tid->state &= ~AGGR_CLEANUP;
2464                                 }
2465                         }
2466
2467                         spin_unlock(&txq->axq_lock);
2468                 }
2469         }
2470 }
2471
2472 void ath_tx_cabq(struct ath_softc *sc, struct sk_buff *skb)
2473 {
2474         int hdrlen, padsize;
2475         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
2476         struct ath_tx_control txctl;
2477
2478         memset(&txctl, 0, sizeof(struct ath_tx_control));
2479
2480         /*
2481          * As a temporary workaround, assign seq# here; this will likely need
2482          * to be cleaned up to work better with Beacon transmission and virtual
2483          * BSSes.
2484          */
2485         if (info->flags & IEEE80211_TX_CTL_ASSIGN_SEQ) {
2486                 struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
2487                 if (info->flags & IEEE80211_TX_CTL_FIRST_FRAGMENT)
2488                         sc->seq_no += 0x10;
2489                 hdr->seq_ctrl &= cpu_to_le16(IEEE80211_SCTL_FRAG);
2490                 hdr->seq_ctrl |= cpu_to_le16(sc->seq_no);
2491         }
2492
2493         /* Add the padding after the header if this is not already done */
2494         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
2495         if (hdrlen & 3) {
2496                 padsize = hdrlen % 4;
2497                 if (skb_headroom(skb) < padsize) {
2498                         DPRINTF(sc, ATH_DBG_XMIT, "%s: TX CABQ padding "
2499                                 "failed\n", __func__);
2500                         dev_kfree_skb_any(skb);
2501                         return;
2502                 }
2503                 skb_push(skb, padsize);
2504                 memmove(skb->data, skb->data + padsize, hdrlen);
2505         }
2506
2507         txctl.txq = sc->sc_cabq;
2508
2509         DPRINTF(sc, ATH_DBG_XMIT, "%s: transmitting CABQ packet, skb: %p\n",
2510                 __func__,
2511                 skb);
2512
2513         if (ath_tx_start(sc, skb, &txctl) != 0) {
2514                 DPRINTF(sc, ATH_DBG_XMIT, "%s: TX failed\n", __func__);
2515                 goto exit;
2516         }
2517
2518         return;
2519 exit:
2520         dev_kfree_skb_any(skb);
2521 }