Merge branch 'master' of git://git.kernel.org/pub/scm/linux/kernel/git/linville/wirel...
[linux-2.6.git] / drivers / net / wireless / ath / ath9k / xmit.c
1 /*
2  * Copyright (c) 2008-2011 Atheros Communications Inc.
3  *
4  * Permission to use, copy, modify, and/or distribute this software for any
5  * purpose with or without fee is hereby granted, provided that the above
6  * copyright notice and this permission notice appear in all copies.
7  *
8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
15  */
16
17 #include "ath9k.h"
18 #include "ar9003_mac.h"
19
20 #define BITS_PER_BYTE           8
21 #define OFDM_PLCP_BITS          22
22 #define HT_RC_2_STREAMS(_rc)    ((((_rc) & 0x78) >> 3) + 1)
23 #define L_STF                   8
24 #define L_LTF                   8
25 #define L_SIG                   4
26 #define HT_SIG                  8
27 #define HT_STF                  4
28 #define HT_LTF(_ns)             (4 * (_ns))
29 #define SYMBOL_TIME(_ns)        ((_ns) << 2) /* ns * 4 us */
30 #define SYMBOL_TIME_HALFGI(_ns) (((_ns) * 18 + 4) / 5)  /* ns * 3.6 us */
31 #define NUM_SYMBOLS_PER_USEC(_usec) (_usec >> 2)
32 #define NUM_SYMBOLS_PER_USEC_HALFGI(_usec) (((_usec*5)-4)/18)
33
34
35 static u16 bits_per_symbol[][2] = {
36         /* 20MHz 40MHz */
37         {    26,   54 },     /*  0: BPSK */
38         {    52,  108 },     /*  1: QPSK 1/2 */
39         {    78,  162 },     /*  2: QPSK 3/4 */
40         {   104,  216 },     /*  3: 16-QAM 1/2 */
41         {   156,  324 },     /*  4: 16-QAM 3/4 */
42         {   208,  432 },     /*  5: 64-QAM 2/3 */
43         {   234,  486 },     /*  6: 64-QAM 3/4 */
44         {   260,  540 },     /*  7: 64-QAM 5/6 */
45 };
46
47 #define IS_HT_RATE(_rate)     ((_rate) & 0x80)
48
49 static void ath_tx_send_normal(struct ath_softc *sc, struct ath_txq *txq,
50                                struct ath_atx_tid *tid,
51                                struct list_head *bf_head);
52 static void ath_tx_complete_buf(struct ath_softc *sc, struct ath_buf *bf,
53                                 struct ath_txq *txq, struct list_head *bf_q,
54                                 struct ath_tx_status *ts, int txok, int sendbar);
55 static void ath_tx_txqaddbuf(struct ath_softc *sc, struct ath_txq *txq,
56                              struct list_head *head, bool internal);
57 static void ath_buf_set_rate(struct ath_softc *sc, struct ath_buf *bf, int len);
58 static void ath_tx_rc_status(struct ath_softc *sc, struct ath_buf *bf,
59                              struct ath_tx_status *ts, int nframes, int nbad,
60                              int txok, bool update_rc);
61 static void ath_tx_update_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
62                               int seqno);
63
64 enum {
65         MCS_HT20,
66         MCS_HT20_SGI,
67         MCS_HT40,
68         MCS_HT40_SGI,
69 };
70
71 static int ath_max_4ms_framelen[4][32] = {
72         [MCS_HT20] = {
73                 3212,  6432,  9648,  12864,  19300,  25736,  28952,  32172,
74                 6424,  12852, 19280, 25708,  38568,  51424,  57852,  64280,
75                 9628,  19260, 28896, 38528,  57792,  65532,  65532,  65532,
76                 12828, 25656, 38488, 51320,  65532,  65532,  65532,  65532,
77         },
78         [MCS_HT20_SGI] = {
79                 3572,  7144,  10720,  14296,  21444,  28596,  32172,  35744,
80                 7140,  14284, 21428,  28568,  42856,  57144,  64288,  65532,
81                 10700, 21408, 32112,  42816,  64228,  65532,  65532,  65532,
82                 14256, 28516, 42780,  57040,  65532,  65532,  65532,  65532,
83         },
84         [MCS_HT40] = {
85                 6680,  13360,  20044,  26724,  40092,  53456,  60140,  65532,
86                 13348, 26700,  40052,  53400,  65532,  65532,  65532,  65532,
87                 20004, 40008,  60016,  65532,  65532,  65532,  65532,  65532,
88                 26644, 53292,  65532,  65532,  65532,  65532,  65532,  65532,
89         },
90         [MCS_HT40_SGI] = {
91                 7420,  14844,  22272,  29696,  44544,  59396,  65532,  65532,
92                 14832, 29668,  44504,  59340,  65532,  65532,  65532,  65532,
93                 22232, 44464,  65532,  65532,  65532,  65532,  65532,  65532,
94                 29616, 59232,  65532,  65532,  65532,  65532,  65532,  65532,
95         }
96 };
97
98 /*********************/
99 /* Aggregation logic */
100 /*********************/
101
102 static void ath_tx_queue_tid(struct ath_txq *txq, struct ath_atx_tid *tid)
103 {
104         struct ath_atx_ac *ac = tid->ac;
105
106         if (tid->paused)
107                 return;
108
109         if (tid->sched)
110                 return;
111
112         tid->sched = true;
113         list_add_tail(&tid->list, &ac->tid_q);
114
115         if (ac->sched)
116                 return;
117
118         ac->sched = true;
119         list_add_tail(&ac->list, &txq->axq_acq);
120 }
121
122 static void ath_tx_resume_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
123 {
124         struct ath_txq *txq = tid->ac->txq;
125
126         WARN_ON(!tid->paused);
127
128         spin_lock_bh(&txq->axq_lock);
129         tid->paused = false;
130
131         if (list_empty(&tid->buf_q))
132                 goto unlock;
133
134         ath_tx_queue_tid(txq, tid);
135         ath_txq_schedule(sc, txq);
136 unlock:
137         spin_unlock_bh(&txq->axq_lock);
138 }
139
140 static struct ath_frame_info *get_frame_info(struct sk_buff *skb)
141 {
142         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
143         BUILD_BUG_ON(sizeof(struct ath_frame_info) >
144                      sizeof(tx_info->rate_driver_data));
145         return (struct ath_frame_info *) &tx_info->rate_driver_data[0];
146 }
147
148 static void ath_tx_flush_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
149 {
150         struct ath_txq *txq = tid->ac->txq;
151         struct ath_buf *bf;
152         struct list_head bf_head;
153         struct ath_tx_status ts;
154         struct ath_frame_info *fi;
155
156         INIT_LIST_HEAD(&bf_head);
157
158         memset(&ts, 0, sizeof(ts));
159         spin_lock_bh(&txq->axq_lock);
160
161         while (!list_empty(&tid->buf_q)) {
162                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
163                 list_move_tail(&bf->list, &bf_head);
164
165                 spin_unlock_bh(&txq->axq_lock);
166                 fi = get_frame_info(bf->bf_mpdu);
167                 if (fi->retries) {
168                         ath_tx_update_baw(sc, tid, fi->seqno);
169                         ath_tx_complete_buf(sc, bf, txq, &bf_head, &ts, 0, 1);
170                 } else {
171                         ath_tx_send_normal(sc, txq, NULL, &bf_head);
172                 }
173                 spin_lock_bh(&txq->axq_lock);
174         }
175
176         spin_unlock_bh(&txq->axq_lock);
177 }
178
179 static void ath_tx_update_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
180                               int seqno)
181 {
182         int index, cindex;
183
184         index  = ATH_BA_INDEX(tid->seq_start, seqno);
185         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
186
187         __clear_bit(cindex, tid->tx_buf);
188
189         while (tid->baw_head != tid->baw_tail && !test_bit(tid->baw_head, tid->tx_buf)) {
190                 INCR(tid->seq_start, IEEE80211_SEQ_MAX);
191                 INCR(tid->baw_head, ATH_TID_MAX_BUFS);
192         }
193 }
194
195 static void ath_tx_addto_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
196                              u16 seqno)
197 {
198         int index, cindex;
199
200         index  = ATH_BA_INDEX(tid->seq_start, seqno);
201         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
202         __set_bit(cindex, tid->tx_buf);
203
204         if (index >= ((tid->baw_tail - tid->baw_head) &
205                 (ATH_TID_MAX_BUFS - 1))) {
206                 tid->baw_tail = cindex;
207                 INCR(tid->baw_tail, ATH_TID_MAX_BUFS);
208         }
209 }
210
211 /*
212  * TODO: For frame(s) that are in the retry state, we will reuse the
213  * sequence number(s) without setting the retry bit. The
214  * alternative is to give up on these and BAR the receiver's window
215  * forward.
216  */
217 static void ath_tid_drain(struct ath_softc *sc, struct ath_txq *txq,
218                           struct ath_atx_tid *tid)
219
220 {
221         struct ath_buf *bf;
222         struct list_head bf_head;
223         struct ath_tx_status ts;
224         struct ath_frame_info *fi;
225
226         memset(&ts, 0, sizeof(ts));
227         INIT_LIST_HEAD(&bf_head);
228
229         for (;;) {
230                 if (list_empty(&tid->buf_q))
231                         break;
232
233                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
234                 list_move_tail(&bf->list, &bf_head);
235
236                 fi = get_frame_info(bf->bf_mpdu);
237                 if (fi->retries)
238                         ath_tx_update_baw(sc, tid, fi->seqno);
239
240                 spin_unlock(&txq->axq_lock);
241                 ath_tx_complete_buf(sc, bf, txq, &bf_head, &ts, 0, 0);
242                 spin_lock(&txq->axq_lock);
243         }
244
245         tid->seq_next = tid->seq_start;
246         tid->baw_tail = tid->baw_head;
247 }
248
249 static void ath_tx_set_retry(struct ath_softc *sc, struct ath_txq *txq,
250                              struct sk_buff *skb)
251 {
252         struct ath_frame_info *fi = get_frame_info(skb);
253         struct ieee80211_hdr *hdr;
254
255         TX_STAT_INC(txq->axq_qnum, a_retries);
256         if (fi->retries++ > 0)
257                 return;
258
259         hdr = (struct ieee80211_hdr *)skb->data;
260         hdr->frame_control |= cpu_to_le16(IEEE80211_FCTL_RETRY);
261 }
262
263 static struct ath_buf *ath_tx_get_buffer(struct ath_softc *sc)
264 {
265         struct ath_buf *bf = NULL;
266
267         spin_lock_bh(&sc->tx.txbuflock);
268
269         if (unlikely(list_empty(&sc->tx.txbuf))) {
270                 spin_unlock_bh(&sc->tx.txbuflock);
271                 return NULL;
272         }
273
274         bf = list_first_entry(&sc->tx.txbuf, struct ath_buf, list);
275         list_del(&bf->list);
276
277         spin_unlock_bh(&sc->tx.txbuflock);
278
279         return bf;
280 }
281
282 static void ath_tx_return_buffer(struct ath_softc *sc, struct ath_buf *bf)
283 {
284         spin_lock_bh(&sc->tx.txbuflock);
285         list_add_tail(&bf->list, &sc->tx.txbuf);
286         spin_unlock_bh(&sc->tx.txbuflock);
287 }
288
289 static struct ath_buf* ath_clone_txbuf(struct ath_softc *sc, struct ath_buf *bf)
290 {
291         struct ath_buf *tbf;
292
293         tbf = ath_tx_get_buffer(sc);
294         if (WARN_ON(!tbf))
295                 return NULL;
296
297         ATH_TXBUF_RESET(tbf);
298
299         tbf->bf_mpdu = bf->bf_mpdu;
300         tbf->bf_buf_addr = bf->bf_buf_addr;
301         memcpy(tbf->bf_desc, bf->bf_desc, sc->sc_ah->caps.tx_desc_len);
302         tbf->bf_state = bf->bf_state;
303
304         return tbf;
305 }
306
307 static void ath_tx_count_frames(struct ath_softc *sc, struct ath_buf *bf,
308                                 struct ath_tx_status *ts, int txok,
309                                 int *nframes, int *nbad)
310 {
311         struct ath_frame_info *fi;
312         u16 seq_st = 0;
313         u32 ba[WME_BA_BMP_SIZE >> 5];
314         int ba_index;
315         int isaggr = 0;
316
317         *nbad = 0;
318         *nframes = 0;
319
320         isaggr = bf_isaggr(bf);
321         if (isaggr) {
322                 seq_st = ts->ts_seqnum;
323                 memcpy(ba, &ts->ba_low, WME_BA_BMP_SIZE >> 3);
324         }
325
326         while (bf) {
327                 fi = get_frame_info(bf->bf_mpdu);
328                 ba_index = ATH_BA_INDEX(seq_st, fi->seqno);
329
330                 (*nframes)++;
331                 if (!txok || (isaggr && !ATH_BA_ISSET(ba, ba_index)))
332                         (*nbad)++;
333
334                 bf = bf->bf_next;
335         }
336 }
337
338
339 static void ath_tx_complete_aggr(struct ath_softc *sc, struct ath_txq *txq,
340                                  struct ath_buf *bf, struct list_head *bf_q,
341                                  struct ath_tx_status *ts, int txok, bool retry)
342 {
343         struct ath_node *an = NULL;
344         struct sk_buff *skb;
345         struct ieee80211_sta *sta;
346         struct ieee80211_hw *hw = sc->hw;
347         struct ieee80211_hdr *hdr;
348         struct ieee80211_tx_info *tx_info;
349         struct ath_atx_tid *tid = NULL;
350         struct ath_buf *bf_next, *bf_last = bf->bf_lastbf;
351         struct list_head bf_head, bf_pending;
352         u16 seq_st = 0, acked_cnt = 0, txfail_cnt = 0;
353         u32 ba[WME_BA_BMP_SIZE >> 5];
354         int isaggr, txfail, txpending, sendbar = 0, needreset = 0, nbad = 0;
355         bool rc_update = true;
356         struct ieee80211_tx_rate rates[4];
357         struct ath_frame_info *fi;
358         int nframes;
359         u8 tidno;
360         bool clear_filter;
361
362         skb = bf->bf_mpdu;
363         hdr = (struct ieee80211_hdr *)skb->data;
364
365         tx_info = IEEE80211_SKB_CB(skb);
366
367         memcpy(rates, tx_info->control.rates, sizeof(rates));
368
369         rcu_read_lock();
370
371         sta = ieee80211_find_sta_by_ifaddr(hw, hdr->addr1, hdr->addr2);
372         if (!sta) {
373                 rcu_read_unlock();
374
375                 INIT_LIST_HEAD(&bf_head);
376                 while (bf) {
377                         bf_next = bf->bf_next;
378
379                         bf->bf_state.bf_type |= BUF_XRETRY;
380                         if (!bf->bf_stale || bf_next != NULL)
381                                 list_move_tail(&bf->list, &bf_head);
382
383                         ath_tx_rc_status(sc, bf, ts, 1, 1, 0, false);
384                         ath_tx_complete_buf(sc, bf, txq, &bf_head, ts,
385                                 0, 0);
386
387                         bf = bf_next;
388                 }
389                 return;
390         }
391
392         an = (struct ath_node *)sta->drv_priv;
393         tidno = ieee80211_get_qos_ctl(hdr)[0] & IEEE80211_QOS_CTL_TID_MASK;
394         tid = ATH_AN_2_TID(an, tidno);
395
396         /*
397          * The hardware occasionally sends a tx status for the wrong TID.
398          * In this case, the BA status cannot be considered valid and all
399          * subframes need to be retransmitted
400          */
401         if (tidno != ts->tid)
402                 txok = false;
403
404         isaggr = bf_isaggr(bf);
405         memset(ba, 0, WME_BA_BMP_SIZE >> 3);
406
407         if (isaggr && txok) {
408                 if (ts->ts_flags & ATH9K_TX_BA) {
409                         seq_st = ts->ts_seqnum;
410                         memcpy(ba, &ts->ba_low, WME_BA_BMP_SIZE >> 3);
411                 } else {
412                         /*
413                          * AR5416 can become deaf/mute when BA
414                          * issue happens. Chip needs to be reset.
415                          * But AP code may have sychronization issues
416                          * when perform internal reset in this routine.
417                          * Only enable reset in STA mode for now.
418                          */
419                         if (sc->sc_ah->opmode == NL80211_IFTYPE_STATION)
420                                 needreset = 1;
421                 }
422         }
423
424         INIT_LIST_HEAD(&bf_pending);
425         INIT_LIST_HEAD(&bf_head);
426
427         ath_tx_count_frames(sc, bf, ts, txok, &nframes, &nbad);
428         while (bf) {
429                 txfail = txpending = sendbar = 0;
430                 bf_next = bf->bf_next;
431
432                 skb = bf->bf_mpdu;
433                 tx_info = IEEE80211_SKB_CB(skb);
434                 fi = get_frame_info(skb);
435
436                 if (ATH_BA_ISSET(ba, ATH_BA_INDEX(seq_st, fi->seqno))) {
437                         /* transmit completion, subframe is
438                          * acked by block ack */
439                         acked_cnt++;
440                 } else if (!isaggr && txok) {
441                         /* transmit completion */
442                         acked_cnt++;
443                 } else {
444                         if ((tid->state & AGGR_CLEANUP) || !retry) {
445                                 /*
446                                  * cleanup in progress, just fail
447                                  * the un-acked sub-frames
448                                  */
449                                 txfail = 1;
450                         } else if (fi->retries < ATH_MAX_SW_RETRIES) {
451                                 if (!(ts->ts_status & ATH9K_TXERR_FILT) ||
452                                     !an->sleeping)
453                                         ath_tx_set_retry(sc, txq, bf->bf_mpdu);
454
455                                 clear_filter = true;
456                                 txpending = 1;
457                         } else {
458                                 bf->bf_state.bf_type |= BUF_XRETRY;
459                                 txfail = 1;
460                                 sendbar = 1;
461                                 txfail_cnt++;
462                         }
463                 }
464
465                 /*
466                  * Make sure the last desc is reclaimed if it
467                  * not a holding desc.
468                  */
469                 if (!bf_last->bf_stale || bf_next != NULL)
470                         list_move_tail(&bf->list, &bf_head);
471                 else
472                         INIT_LIST_HEAD(&bf_head);
473
474                 if (!txpending || (tid->state & AGGR_CLEANUP)) {
475                         /*
476                          * complete the acked-ones/xretried ones; update
477                          * block-ack window
478                          */
479                         spin_lock_bh(&txq->axq_lock);
480                         ath_tx_update_baw(sc, tid, fi->seqno);
481                         spin_unlock_bh(&txq->axq_lock);
482
483                         if (rc_update && (acked_cnt == 1 || txfail_cnt == 1)) {
484                                 memcpy(tx_info->control.rates, rates, sizeof(rates));
485                                 ath_tx_rc_status(sc, bf, ts, nframes, nbad, txok, true);
486                                 rc_update = false;
487                         } else {
488                                 ath_tx_rc_status(sc, bf, ts, nframes, nbad, txok, false);
489                         }
490
491                         ath_tx_complete_buf(sc, bf, txq, &bf_head, ts,
492                                 !txfail, sendbar);
493                 } else {
494                         /* retry the un-acked ones */
495                         ath9k_hw_set_clrdmask(sc->sc_ah, bf->bf_desc, false);
496                         if (!(sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA)) {
497                                 if (bf->bf_next == NULL && bf_last->bf_stale) {
498                                         struct ath_buf *tbf;
499
500                                         tbf = ath_clone_txbuf(sc, bf_last);
501                                         /*
502                                          * Update tx baw and complete the
503                                          * frame with failed status if we
504                                          * run out of tx buf.
505                                          */
506                                         if (!tbf) {
507                                                 spin_lock_bh(&txq->axq_lock);
508                                                 ath_tx_update_baw(sc, tid, fi->seqno);
509                                                 spin_unlock_bh(&txq->axq_lock);
510
511                                                 bf->bf_state.bf_type |=
512                                                         BUF_XRETRY;
513                                                 ath_tx_rc_status(sc, bf, ts, nframes,
514                                                                 nbad, 0, false);
515                                                 ath_tx_complete_buf(sc, bf, txq,
516                                                                     &bf_head,
517                                                                     ts, 0, 0);
518                                                 break;
519                                         }
520
521                                         ath9k_hw_cleartxdesc(sc->sc_ah,
522                                                              tbf->bf_desc);
523                                         list_add_tail(&tbf->list, &bf_head);
524                                 } else {
525                                         /*
526                                          * Clear descriptor status words for
527                                          * software retry
528                                          */
529                                         ath9k_hw_cleartxdesc(sc->sc_ah,
530                                                              bf->bf_desc);
531                                 }
532                         }
533
534                         /*
535                          * Put this buffer to the temporary pending
536                          * queue to retain ordering
537                          */
538                         list_splice_tail_init(&bf_head, &bf_pending);
539                 }
540
541                 bf = bf_next;
542         }
543
544         /* prepend un-acked frames to the beginning of the pending frame queue */
545         if (!list_empty(&bf_pending)) {
546                 if (an->sleeping)
547                         ieee80211_sta_set_tim(sta);
548
549                 spin_lock_bh(&txq->axq_lock);
550                 if (clear_filter)
551                         tid->ac->clear_ps_filter = true;
552                 list_splice(&bf_pending, &tid->buf_q);
553                 ath_tx_queue_tid(txq, tid);
554                 spin_unlock_bh(&txq->axq_lock);
555         }
556
557         if (tid->state & AGGR_CLEANUP) {
558                 ath_tx_flush_tid(sc, tid);
559
560                 if (tid->baw_head == tid->baw_tail) {
561                         tid->state &= ~AGGR_ADDBA_COMPLETE;
562                         tid->state &= ~AGGR_CLEANUP;
563                 }
564         }
565
566         rcu_read_unlock();
567
568         if (needreset)
569                 ath_reset(sc, false);
570 }
571
572 static u32 ath_lookup_rate(struct ath_softc *sc, struct ath_buf *bf,
573                            struct ath_atx_tid *tid)
574 {
575         struct sk_buff *skb;
576         struct ieee80211_tx_info *tx_info;
577         struct ieee80211_tx_rate *rates;
578         u32 max_4ms_framelen, frmlen;
579         u16 aggr_limit, legacy = 0;
580         int i;
581
582         skb = bf->bf_mpdu;
583         tx_info = IEEE80211_SKB_CB(skb);
584         rates = tx_info->control.rates;
585
586         /*
587          * Find the lowest frame length among the rate series that will have a
588          * 4ms transmit duration.
589          * TODO - TXOP limit needs to be considered.
590          */
591         max_4ms_framelen = ATH_AMPDU_LIMIT_MAX;
592
593         for (i = 0; i < 4; i++) {
594                 if (rates[i].count) {
595                         int modeidx;
596                         if (!(rates[i].flags & IEEE80211_TX_RC_MCS)) {
597                                 legacy = 1;
598                                 break;
599                         }
600
601                         if (rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH)
602                                 modeidx = MCS_HT40;
603                         else
604                                 modeidx = MCS_HT20;
605
606                         if (rates[i].flags & IEEE80211_TX_RC_SHORT_GI)
607                                 modeidx++;
608
609                         frmlen = ath_max_4ms_framelen[modeidx][rates[i].idx];
610                         max_4ms_framelen = min(max_4ms_framelen, frmlen);
611                 }
612         }
613
614         /*
615          * limit aggregate size by the minimum rate if rate selected is
616          * not a probe rate, if rate selected is a probe rate then
617          * avoid aggregation of this packet.
618          */
619         if (tx_info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE || legacy)
620                 return 0;
621
622         if (sc->sc_flags & SC_OP_BT_PRIORITY_DETECTED)
623                 aggr_limit = min((max_4ms_framelen * 3) / 8,
624                                  (u32)ATH_AMPDU_LIMIT_MAX);
625         else
626                 aggr_limit = min(max_4ms_framelen,
627                                  (u32)ATH_AMPDU_LIMIT_MAX);
628
629         /*
630          * h/w can accept aggregates up to 16 bit lengths (65535).
631          * The IE, however can hold up to 65536, which shows up here
632          * as zero. Ignore 65536 since we  are constrained by hw.
633          */
634         if (tid->an->maxampdu)
635                 aggr_limit = min(aggr_limit, tid->an->maxampdu);
636
637         return aggr_limit;
638 }
639
640 /*
641  * Returns the number of delimiters to be added to
642  * meet the minimum required mpdudensity.
643  */
644 static int ath_compute_num_delims(struct ath_softc *sc, struct ath_atx_tid *tid,
645                                   struct ath_buf *bf, u16 frmlen)
646 {
647         struct sk_buff *skb = bf->bf_mpdu;
648         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
649         u32 nsymbits, nsymbols;
650         u16 minlen;
651         u8 flags, rix;
652         int width, streams, half_gi, ndelim, mindelim;
653         struct ath_frame_info *fi = get_frame_info(bf->bf_mpdu);
654
655         /* Select standard number of delimiters based on frame length alone */
656         ndelim = ATH_AGGR_GET_NDELIM(frmlen);
657
658         /*
659          * If encryption enabled, hardware requires some more padding between
660          * subframes.
661          * TODO - this could be improved to be dependent on the rate.
662          *      The hardware can keep up at lower rates, but not higher rates
663          */
664         if ((fi->keyix != ATH9K_TXKEYIX_INVALID) &&
665             !(sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA))
666                 ndelim += ATH_AGGR_ENCRYPTDELIM;
667
668         /*
669          * Convert desired mpdu density from microeconds to bytes based
670          * on highest rate in rate series (i.e. first rate) to determine
671          * required minimum length for subframe. Take into account
672          * whether high rate is 20 or 40Mhz and half or full GI.
673          *
674          * If there is no mpdu density restriction, no further calculation
675          * is needed.
676          */
677
678         if (tid->an->mpdudensity == 0)
679                 return ndelim;
680
681         rix = tx_info->control.rates[0].idx;
682         flags = tx_info->control.rates[0].flags;
683         width = (flags & IEEE80211_TX_RC_40_MHZ_WIDTH) ? 1 : 0;
684         half_gi = (flags & IEEE80211_TX_RC_SHORT_GI) ? 1 : 0;
685
686         if (half_gi)
687                 nsymbols = NUM_SYMBOLS_PER_USEC_HALFGI(tid->an->mpdudensity);
688         else
689                 nsymbols = NUM_SYMBOLS_PER_USEC(tid->an->mpdudensity);
690
691         if (nsymbols == 0)
692                 nsymbols = 1;
693
694         streams = HT_RC_2_STREAMS(rix);
695         nsymbits = bits_per_symbol[rix % 8][width] * streams;
696         minlen = (nsymbols * nsymbits) / BITS_PER_BYTE;
697
698         if (frmlen < minlen) {
699                 mindelim = (minlen - frmlen) / ATH_AGGR_DELIM_SZ;
700                 ndelim = max(mindelim, ndelim);
701         }
702
703         return ndelim;
704 }
705
706 static enum ATH_AGGR_STATUS ath_tx_form_aggr(struct ath_softc *sc,
707                                              struct ath_txq *txq,
708                                              struct ath_atx_tid *tid,
709                                              struct list_head *bf_q,
710                                              int *aggr_len)
711 {
712 #define PADBYTES(_len) ((4 - ((_len) % 4)) % 4)
713         struct ath_buf *bf, *bf_first, *bf_prev = NULL;
714         int rl = 0, nframes = 0, ndelim, prev_al = 0;
715         u16 aggr_limit = 0, al = 0, bpad = 0,
716                 al_delta, h_baw = tid->baw_size / 2;
717         enum ATH_AGGR_STATUS status = ATH_AGGR_DONE;
718         struct ieee80211_tx_info *tx_info;
719         struct ath_frame_info *fi;
720
721         bf_first = list_first_entry(&tid->buf_q, struct ath_buf, list);
722
723         do {
724                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
725                 fi = get_frame_info(bf->bf_mpdu);
726
727                 /* do not step over block-ack window */
728                 if (!BAW_WITHIN(tid->seq_start, tid->baw_size, fi->seqno)) {
729                         status = ATH_AGGR_BAW_CLOSED;
730                         break;
731                 }
732
733                 if (!rl) {
734                         aggr_limit = ath_lookup_rate(sc, bf, tid);
735                         rl = 1;
736                 }
737
738                 /* do not exceed aggregation limit */
739                 al_delta = ATH_AGGR_DELIM_SZ + fi->framelen;
740
741                 if (nframes &&
742                     (aggr_limit < (al + bpad + al_delta + prev_al))) {
743                         status = ATH_AGGR_LIMITED;
744                         break;
745                 }
746
747                 tx_info = IEEE80211_SKB_CB(bf->bf_mpdu);
748                 if (nframes && ((tx_info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE) ||
749                         !(tx_info->control.rates[0].flags & IEEE80211_TX_RC_MCS)))
750                         break;
751
752                 /* do not exceed subframe limit */
753                 if (nframes >= min((int)h_baw, ATH_AMPDU_SUBFRAME_DEFAULT)) {
754                         status = ATH_AGGR_LIMITED;
755                         break;
756                 }
757                 nframes++;
758
759                 /* add padding for previous frame to aggregation length */
760                 al += bpad + al_delta;
761
762                 /*
763                  * Get the delimiters needed to meet the MPDU
764                  * density for this node.
765                  */
766                 ndelim = ath_compute_num_delims(sc, tid, bf_first, fi->framelen);
767                 bpad = PADBYTES(al_delta) + (ndelim << 2);
768
769                 bf->bf_next = NULL;
770                 ath9k_hw_set_desc_link(sc->sc_ah, bf->bf_desc, 0);
771
772                 /* link buffers of this frame to the aggregate */
773                 if (!fi->retries)
774                         ath_tx_addto_baw(sc, tid, fi->seqno);
775                 ath9k_hw_set11n_aggr_middle(sc->sc_ah, bf->bf_desc, ndelim);
776                 list_move_tail(&bf->list, bf_q);
777                 if (bf_prev) {
778                         bf_prev->bf_next = bf;
779                         ath9k_hw_set_desc_link(sc->sc_ah, bf_prev->bf_desc,
780                                                bf->bf_daddr);
781                 }
782                 bf_prev = bf;
783
784         } while (!list_empty(&tid->buf_q));
785
786         *aggr_len = al;
787
788         return status;
789 #undef PADBYTES
790 }
791
792 static void ath_tx_sched_aggr(struct ath_softc *sc, struct ath_txq *txq,
793                               struct ath_atx_tid *tid)
794 {
795         struct ath_buf *bf;
796         enum ATH_AGGR_STATUS status;
797         struct ath_frame_info *fi;
798         struct list_head bf_q;
799         int aggr_len;
800
801         do {
802                 if (list_empty(&tid->buf_q))
803                         return;
804
805                 INIT_LIST_HEAD(&bf_q);
806
807                 status = ath_tx_form_aggr(sc, txq, tid, &bf_q, &aggr_len);
808
809                 /*
810                  * no frames picked up to be aggregated;
811                  * block-ack window is not open.
812                  */
813                 if (list_empty(&bf_q))
814                         break;
815
816                 bf = list_first_entry(&bf_q, struct ath_buf, list);
817                 bf->bf_lastbf = list_entry(bf_q.prev, struct ath_buf, list);
818
819                 if (tid->ac->clear_ps_filter) {
820                         tid->ac->clear_ps_filter = false;
821                         ath9k_hw_set_clrdmask(sc->sc_ah, bf->bf_desc, true);
822                 }
823
824                 /* if only one frame, send as non-aggregate */
825                 if (bf == bf->bf_lastbf) {
826                         fi = get_frame_info(bf->bf_mpdu);
827
828                         bf->bf_state.bf_type &= ~BUF_AGGR;
829                         ath9k_hw_clr11n_aggr(sc->sc_ah, bf->bf_desc);
830                         ath_buf_set_rate(sc, bf, fi->framelen);
831                         ath_tx_txqaddbuf(sc, txq, &bf_q, false);
832                         continue;
833                 }
834
835                 /* setup first desc of aggregate */
836                 bf->bf_state.bf_type |= BUF_AGGR;
837                 ath_buf_set_rate(sc, bf, aggr_len);
838                 ath9k_hw_set11n_aggr_first(sc->sc_ah, bf->bf_desc, aggr_len);
839
840                 /* anchor last desc of aggregate */
841                 ath9k_hw_set11n_aggr_last(sc->sc_ah, bf->bf_lastbf->bf_desc);
842
843                 ath_tx_txqaddbuf(sc, txq, &bf_q, false);
844                 TX_STAT_INC(txq->axq_qnum, a_aggr);
845
846         } while (txq->axq_ampdu_depth < ATH_AGGR_MIN_QDEPTH &&
847                  status != ATH_AGGR_BAW_CLOSED);
848 }
849
850 int ath_tx_aggr_start(struct ath_softc *sc, struct ieee80211_sta *sta,
851                       u16 tid, u16 *ssn)
852 {
853         struct ath_atx_tid *txtid;
854         struct ath_node *an;
855
856         an = (struct ath_node *)sta->drv_priv;
857         txtid = ATH_AN_2_TID(an, tid);
858
859         if (txtid->state & (AGGR_CLEANUP | AGGR_ADDBA_COMPLETE))
860                 return -EAGAIN;
861
862         txtid->state |= AGGR_ADDBA_PROGRESS;
863         txtid->paused = true;
864         *ssn = txtid->seq_start = txtid->seq_next;
865
866         memset(txtid->tx_buf, 0, sizeof(txtid->tx_buf));
867         txtid->baw_head = txtid->baw_tail = 0;
868
869         return 0;
870 }
871
872 void ath_tx_aggr_stop(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid)
873 {
874         struct ath_node *an = (struct ath_node *)sta->drv_priv;
875         struct ath_atx_tid *txtid = ATH_AN_2_TID(an, tid);
876         struct ath_txq *txq = txtid->ac->txq;
877
878         if (txtid->state & AGGR_CLEANUP)
879                 return;
880
881         if (!(txtid->state & AGGR_ADDBA_COMPLETE)) {
882                 txtid->state &= ~AGGR_ADDBA_PROGRESS;
883                 return;
884         }
885
886         spin_lock_bh(&txq->axq_lock);
887         txtid->paused = true;
888
889         /*
890          * If frames are still being transmitted for this TID, they will be
891          * cleaned up during tx completion. To prevent race conditions, this
892          * TID can only be reused after all in-progress subframes have been
893          * completed.
894          */
895         if (txtid->baw_head != txtid->baw_tail)
896                 txtid->state |= AGGR_CLEANUP;
897         else
898                 txtid->state &= ~AGGR_ADDBA_COMPLETE;
899         spin_unlock_bh(&txq->axq_lock);
900
901         ath_tx_flush_tid(sc, txtid);
902 }
903
904 bool ath_tx_aggr_sleep(struct ath_softc *sc, struct ath_node *an)
905 {
906         struct ath_atx_tid *tid;
907         struct ath_atx_ac *ac;
908         struct ath_txq *txq;
909         bool buffered = false;
910         int tidno;
911
912         for (tidno = 0, tid = &an->tid[tidno];
913              tidno < WME_NUM_TID; tidno++, tid++) {
914
915                 if (!tid->sched)
916                         continue;
917
918                 ac = tid->ac;
919                 txq = ac->txq;
920
921                 spin_lock_bh(&txq->axq_lock);
922
923                 if (!list_empty(&tid->buf_q))
924                         buffered = true;
925
926                 tid->sched = false;
927                 list_del(&tid->list);
928
929                 if (ac->sched) {
930                         ac->sched = false;
931                         list_del(&ac->list);
932                 }
933
934                 spin_unlock_bh(&txq->axq_lock);
935         }
936
937         return buffered;
938 }
939
940 void ath_tx_aggr_wakeup(struct ath_softc *sc, struct ath_node *an)
941 {
942         struct ath_atx_tid *tid;
943         struct ath_atx_ac *ac;
944         struct ath_txq *txq;
945         int tidno;
946
947         for (tidno = 0, tid = &an->tid[tidno];
948              tidno < WME_NUM_TID; tidno++, tid++) {
949
950                 ac = tid->ac;
951                 txq = ac->txq;
952
953                 spin_lock_bh(&txq->axq_lock);
954                 ac->clear_ps_filter = true;
955
956                 if (!list_empty(&tid->buf_q) && !tid->paused) {
957                         ath_tx_queue_tid(txq, tid);
958                         ath_txq_schedule(sc, txq);
959                 }
960
961                 spin_unlock_bh(&txq->axq_lock);
962         }
963 }
964
965 void ath_tx_aggr_resume(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid)
966 {
967         struct ath_atx_tid *txtid;
968         struct ath_node *an;
969
970         an = (struct ath_node *)sta->drv_priv;
971
972         if (sc->sc_flags & SC_OP_TXAGGR) {
973                 txtid = ATH_AN_2_TID(an, tid);
974                 txtid->baw_size =
975                         IEEE80211_MIN_AMPDU_BUF << sta->ht_cap.ampdu_factor;
976                 txtid->state |= AGGR_ADDBA_COMPLETE;
977                 txtid->state &= ~AGGR_ADDBA_PROGRESS;
978                 ath_tx_resume_tid(sc, txtid);
979         }
980 }
981
982 /********************/
983 /* Queue Management */
984 /********************/
985
986 static void ath_txq_drain_pending_buffers(struct ath_softc *sc,
987                                           struct ath_txq *txq)
988 {
989         struct ath_atx_ac *ac, *ac_tmp;
990         struct ath_atx_tid *tid, *tid_tmp;
991
992         list_for_each_entry_safe(ac, ac_tmp, &txq->axq_acq, list) {
993                 list_del(&ac->list);
994                 ac->sched = false;
995                 list_for_each_entry_safe(tid, tid_tmp, &ac->tid_q, list) {
996                         list_del(&tid->list);
997                         tid->sched = false;
998                         ath_tid_drain(sc, txq, tid);
999                 }
1000         }
1001 }
1002
1003 struct ath_txq *ath_txq_setup(struct ath_softc *sc, int qtype, int subtype)
1004 {
1005         struct ath_hw *ah = sc->sc_ah;
1006         struct ath_common *common = ath9k_hw_common(ah);
1007         struct ath9k_tx_queue_info qi;
1008         static const int subtype_txq_to_hwq[] = {
1009                 [WME_AC_BE] = ATH_TXQ_AC_BE,
1010                 [WME_AC_BK] = ATH_TXQ_AC_BK,
1011                 [WME_AC_VI] = ATH_TXQ_AC_VI,
1012                 [WME_AC_VO] = ATH_TXQ_AC_VO,
1013         };
1014         int axq_qnum, i;
1015
1016         memset(&qi, 0, sizeof(qi));
1017         qi.tqi_subtype = subtype_txq_to_hwq[subtype];
1018         qi.tqi_aifs = ATH9K_TXQ_USEDEFAULT;
1019         qi.tqi_cwmin = ATH9K_TXQ_USEDEFAULT;
1020         qi.tqi_cwmax = ATH9K_TXQ_USEDEFAULT;
1021         qi.tqi_physCompBuf = 0;
1022
1023         /*
1024          * Enable interrupts only for EOL and DESC conditions.
1025          * We mark tx descriptors to receive a DESC interrupt
1026          * when a tx queue gets deep; otherwise waiting for the
1027          * EOL to reap descriptors.  Note that this is done to
1028          * reduce interrupt load and this only defers reaping
1029          * descriptors, never transmitting frames.  Aside from
1030          * reducing interrupts this also permits more concurrency.
1031          * The only potential downside is if the tx queue backs
1032          * up in which case the top half of the kernel may backup
1033          * due to a lack of tx descriptors.
1034          *
1035          * The UAPSD queue is an exception, since we take a desc-
1036          * based intr on the EOSP frames.
1037          */
1038         if (ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) {
1039                 qi.tqi_qflags = TXQ_FLAG_TXOKINT_ENABLE |
1040                                 TXQ_FLAG_TXERRINT_ENABLE;
1041         } else {
1042                 if (qtype == ATH9K_TX_QUEUE_UAPSD)
1043                         qi.tqi_qflags = TXQ_FLAG_TXDESCINT_ENABLE;
1044                 else
1045                         qi.tqi_qflags = TXQ_FLAG_TXEOLINT_ENABLE |
1046                                         TXQ_FLAG_TXDESCINT_ENABLE;
1047         }
1048         axq_qnum = ath9k_hw_setuptxqueue(ah, qtype, &qi);
1049         if (axq_qnum == -1) {
1050                 /*
1051                  * NB: don't print a message, this happens
1052                  * normally on parts with too few tx queues
1053                  */
1054                 return NULL;
1055         }
1056         if (axq_qnum >= ARRAY_SIZE(sc->tx.txq)) {
1057                 ath_err(common, "qnum %u out of range, max %zu!\n",
1058                         axq_qnum, ARRAY_SIZE(sc->tx.txq));
1059                 ath9k_hw_releasetxqueue(ah, axq_qnum);
1060                 return NULL;
1061         }
1062         if (!ATH_TXQ_SETUP(sc, axq_qnum)) {
1063                 struct ath_txq *txq = &sc->tx.txq[axq_qnum];
1064
1065                 txq->axq_qnum = axq_qnum;
1066                 txq->mac80211_qnum = -1;
1067                 txq->axq_link = NULL;
1068                 INIT_LIST_HEAD(&txq->axq_q);
1069                 INIT_LIST_HEAD(&txq->axq_acq);
1070                 spin_lock_init(&txq->axq_lock);
1071                 txq->axq_depth = 0;
1072                 txq->axq_ampdu_depth = 0;
1073                 txq->axq_tx_inprogress = false;
1074                 sc->tx.txqsetup |= 1<<axq_qnum;
1075
1076                 txq->txq_headidx = txq->txq_tailidx = 0;
1077                 for (i = 0; i < ATH_TXFIFO_DEPTH; i++)
1078                         INIT_LIST_HEAD(&txq->txq_fifo[i]);
1079         }
1080         return &sc->tx.txq[axq_qnum];
1081 }
1082
1083 int ath_txq_update(struct ath_softc *sc, int qnum,
1084                    struct ath9k_tx_queue_info *qinfo)
1085 {
1086         struct ath_hw *ah = sc->sc_ah;
1087         int error = 0;
1088         struct ath9k_tx_queue_info qi;
1089
1090         if (qnum == sc->beacon.beaconq) {
1091                 /*
1092                  * XXX: for beacon queue, we just save the parameter.
1093                  * It will be picked up by ath_beaconq_config when
1094                  * it's necessary.
1095                  */
1096                 sc->beacon.beacon_qi = *qinfo;
1097                 return 0;
1098         }
1099
1100         BUG_ON(sc->tx.txq[qnum].axq_qnum != qnum);
1101
1102         ath9k_hw_get_txq_props(ah, qnum, &qi);
1103         qi.tqi_aifs = qinfo->tqi_aifs;
1104         qi.tqi_cwmin = qinfo->tqi_cwmin;
1105         qi.tqi_cwmax = qinfo->tqi_cwmax;
1106         qi.tqi_burstTime = qinfo->tqi_burstTime;
1107         qi.tqi_readyTime = qinfo->tqi_readyTime;
1108
1109         if (!ath9k_hw_set_txq_props(ah, qnum, &qi)) {
1110                 ath_err(ath9k_hw_common(sc->sc_ah),
1111                         "Unable to update hardware queue %u!\n", qnum);
1112                 error = -EIO;
1113         } else {
1114                 ath9k_hw_resettxqueue(ah, qnum);
1115         }
1116
1117         return error;
1118 }
1119
1120 int ath_cabq_update(struct ath_softc *sc)
1121 {
1122         struct ath9k_tx_queue_info qi;
1123         struct ath_beacon_config *cur_conf = &sc->cur_beacon_conf;
1124         int qnum = sc->beacon.cabq->axq_qnum;
1125
1126         ath9k_hw_get_txq_props(sc->sc_ah, qnum, &qi);
1127         /*
1128          * Ensure the readytime % is within the bounds.
1129          */
1130         if (sc->config.cabqReadytime < ATH9K_READY_TIME_LO_BOUND)
1131                 sc->config.cabqReadytime = ATH9K_READY_TIME_LO_BOUND;
1132         else if (sc->config.cabqReadytime > ATH9K_READY_TIME_HI_BOUND)
1133                 sc->config.cabqReadytime = ATH9K_READY_TIME_HI_BOUND;
1134
1135         qi.tqi_readyTime = (cur_conf->beacon_interval *
1136                             sc->config.cabqReadytime) / 100;
1137         ath_txq_update(sc, qnum, &qi);
1138
1139         return 0;
1140 }
1141
1142 static bool bf_is_ampdu_not_probing(struct ath_buf *bf)
1143 {
1144     struct ieee80211_tx_info *info = IEEE80211_SKB_CB(bf->bf_mpdu);
1145     return bf_isampdu(bf) && !(info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE);
1146 }
1147
1148 static void ath_drain_txq_list(struct ath_softc *sc, struct ath_txq *txq,
1149                                struct list_head *list, bool retry_tx)
1150 {
1151         struct ath_buf *bf, *lastbf;
1152         struct list_head bf_head;
1153         struct ath_tx_status ts;
1154
1155         memset(&ts, 0, sizeof(ts));
1156         INIT_LIST_HEAD(&bf_head);
1157
1158         while (!list_empty(list)) {
1159                 bf = list_first_entry(list, struct ath_buf, list);
1160
1161                 if (bf->bf_stale) {
1162                         list_del(&bf->list);
1163
1164                         ath_tx_return_buffer(sc, bf);
1165                         continue;
1166                 }
1167
1168                 lastbf = bf->bf_lastbf;
1169                 list_cut_position(&bf_head, list, &lastbf->list);
1170
1171                 txq->axq_depth--;
1172                 if (bf_is_ampdu_not_probing(bf))
1173                         txq->axq_ampdu_depth--;
1174
1175                 spin_unlock_bh(&txq->axq_lock);
1176                 if (bf_isampdu(bf))
1177                         ath_tx_complete_aggr(sc, txq, bf, &bf_head, &ts, 0,
1178                                              retry_tx);
1179                 else
1180                         ath_tx_complete_buf(sc, bf, txq, &bf_head, &ts, 0, 0);
1181                 spin_lock_bh(&txq->axq_lock);
1182         }
1183 }
1184
1185 /*
1186  * Drain a given TX queue (could be Beacon or Data)
1187  *
1188  * This assumes output has been stopped and
1189  * we do not need to block ath_tx_tasklet.
1190  */
1191 void ath_draintxq(struct ath_softc *sc, struct ath_txq *txq, bool retry_tx)
1192 {
1193         spin_lock_bh(&txq->axq_lock);
1194         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) {
1195                 int idx = txq->txq_tailidx;
1196
1197                 while (!list_empty(&txq->txq_fifo[idx])) {
1198                         ath_drain_txq_list(sc, txq, &txq->txq_fifo[idx],
1199                                            retry_tx);
1200
1201                         INCR(idx, ATH_TXFIFO_DEPTH);
1202                 }
1203                 txq->txq_tailidx = idx;
1204         }
1205
1206         txq->axq_link = NULL;
1207         txq->axq_tx_inprogress = false;
1208         ath_drain_txq_list(sc, txq, &txq->axq_q, retry_tx);
1209
1210         /* flush any pending frames if aggregation is enabled */
1211         if ((sc->sc_flags & SC_OP_TXAGGR) && !retry_tx)
1212                 ath_txq_drain_pending_buffers(sc, txq);
1213
1214         spin_unlock_bh(&txq->axq_lock);
1215 }
1216
1217 bool ath_drain_all_txq(struct ath_softc *sc, bool retry_tx)
1218 {
1219         struct ath_hw *ah = sc->sc_ah;
1220         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1221         struct ath_txq *txq;
1222         int i, npend = 0;
1223
1224         if (sc->sc_flags & SC_OP_INVALID)
1225                 return true;
1226
1227         ath9k_hw_abort_tx_dma(ah);
1228
1229         /* Check if any queue remains active */
1230         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1231                 if (!ATH_TXQ_SETUP(sc, i))
1232                         continue;
1233
1234                 npend += ath9k_hw_numtxpending(ah, sc->tx.txq[i].axq_qnum);
1235         }
1236
1237         if (npend)
1238                 ath_err(common, "Failed to stop TX DMA!\n");
1239
1240         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1241                 if (!ATH_TXQ_SETUP(sc, i))
1242                         continue;
1243
1244                 /*
1245                  * The caller will resume queues with ieee80211_wake_queues.
1246                  * Mark the queue as not stopped to prevent ath_tx_complete
1247                  * from waking the queue too early.
1248                  */
1249                 txq = &sc->tx.txq[i];
1250                 txq->stopped = false;
1251                 ath_draintxq(sc, txq, retry_tx);
1252         }
1253
1254         return !npend;
1255 }
1256
1257 void ath_tx_cleanupq(struct ath_softc *sc, struct ath_txq *txq)
1258 {
1259         ath9k_hw_releasetxqueue(sc->sc_ah, txq->axq_qnum);
1260         sc->tx.txqsetup &= ~(1<<txq->axq_qnum);
1261 }
1262
1263 /* For each axq_acq entry, for each tid, try to schedule packets
1264  * for transmit until ampdu_depth has reached min Q depth.
1265  */
1266 void ath_txq_schedule(struct ath_softc *sc, struct ath_txq *txq)
1267 {
1268         struct ath_atx_ac *ac, *ac_tmp, *last_ac;
1269         struct ath_atx_tid *tid, *last_tid;
1270
1271         if (list_empty(&txq->axq_acq) ||
1272             txq->axq_ampdu_depth >= ATH_AGGR_MIN_QDEPTH)
1273                 return;
1274
1275         ac = list_first_entry(&txq->axq_acq, struct ath_atx_ac, list);
1276         last_ac = list_entry(txq->axq_acq.prev, struct ath_atx_ac, list);
1277
1278         list_for_each_entry_safe(ac, ac_tmp, &txq->axq_acq, list) {
1279                 last_tid = list_entry(ac->tid_q.prev, struct ath_atx_tid, list);
1280                 list_del(&ac->list);
1281                 ac->sched = false;
1282
1283                 while (!list_empty(&ac->tid_q)) {
1284                         tid = list_first_entry(&ac->tid_q, struct ath_atx_tid,
1285                                                list);
1286                         list_del(&tid->list);
1287                         tid->sched = false;
1288
1289                         if (tid->paused)
1290                                 continue;
1291
1292                         ath_tx_sched_aggr(sc, txq, tid);
1293
1294                         /*
1295                          * add tid to round-robin queue if more frames
1296                          * are pending for the tid
1297                          */
1298                         if (!list_empty(&tid->buf_q))
1299                                 ath_tx_queue_tid(txq, tid);
1300
1301                         if (tid == last_tid ||
1302                             txq->axq_ampdu_depth >= ATH_AGGR_MIN_QDEPTH)
1303                                 break;
1304                 }
1305
1306                 if (!list_empty(&ac->tid_q)) {
1307                         if (!ac->sched) {
1308                                 ac->sched = true;
1309                                 list_add_tail(&ac->list, &txq->axq_acq);
1310                         }
1311                 }
1312
1313                 if (ac == last_ac ||
1314                     txq->axq_ampdu_depth >= ATH_AGGR_MIN_QDEPTH)
1315                         return;
1316         }
1317 }
1318
1319 /***********/
1320 /* TX, DMA */
1321 /***********/
1322
1323 /*
1324  * Insert a chain of ath_buf (descriptors) on a txq and
1325  * assume the descriptors are already chained together by caller.
1326  */
1327 static void ath_tx_txqaddbuf(struct ath_softc *sc, struct ath_txq *txq,
1328                              struct list_head *head, bool internal)
1329 {
1330         struct ath_hw *ah = sc->sc_ah;
1331         struct ath_common *common = ath9k_hw_common(ah);
1332         struct ath_buf *bf, *bf_last;
1333         bool puttxbuf = false;
1334         bool edma;
1335
1336         /*
1337          * Insert the frame on the outbound list and
1338          * pass it on to the hardware.
1339          */
1340
1341         if (list_empty(head))
1342                 return;
1343
1344         edma = !!(ah->caps.hw_caps & ATH9K_HW_CAP_EDMA);
1345         bf = list_first_entry(head, struct ath_buf, list);
1346         bf_last = list_entry(head->prev, struct ath_buf, list);
1347
1348         ath_dbg(common, ATH_DBG_QUEUE,
1349                 "qnum: %d, txq depth: %d\n", txq->axq_qnum, txq->axq_depth);
1350
1351         if (edma && list_empty(&txq->txq_fifo[txq->txq_headidx])) {
1352                 list_splice_tail_init(head, &txq->txq_fifo[txq->txq_headidx]);
1353                 INCR(txq->txq_headidx, ATH_TXFIFO_DEPTH);
1354                 puttxbuf = true;
1355         } else {
1356                 list_splice_tail_init(head, &txq->axq_q);
1357
1358                 if (txq->axq_link) {
1359                         ath9k_hw_set_desc_link(ah, txq->axq_link, bf->bf_daddr);
1360                         ath_dbg(common, ATH_DBG_XMIT,
1361                                 "link[%u] (%p)=%llx (%p)\n",
1362                                 txq->axq_qnum, txq->axq_link,
1363                                 ito64(bf->bf_daddr), bf->bf_desc);
1364                 } else if (!edma)
1365                         puttxbuf = true;
1366
1367                 txq->axq_link = bf_last->bf_desc;
1368         }
1369
1370         if (puttxbuf) {
1371                 TX_STAT_INC(txq->axq_qnum, puttxbuf);
1372                 ath9k_hw_puttxbuf(ah, txq->axq_qnum, bf->bf_daddr);
1373                 ath_dbg(common, ATH_DBG_XMIT, "TXDP[%u] = %llx (%p)\n",
1374                         txq->axq_qnum, ito64(bf->bf_daddr), bf->bf_desc);
1375         }
1376
1377         if (!edma) {
1378                 TX_STAT_INC(txq->axq_qnum, txstart);
1379                 ath9k_hw_txstart(ah, txq->axq_qnum);
1380         }
1381
1382         if (!internal) {
1383                 txq->axq_depth++;
1384                 if (bf_is_ampdu_not_probing(bf))
1385                         txq->axq_ampdu_depth++;
1386         }
1387 }
1388
1389 static void ath_tx_send_ampdu(struct ath_softc *sc, struct ath_atx_tid *tid,
1390                               struct ath_buf *bf, struct ath_tx_control *txctl)
1391 {
1392         struct ath_frame_info *fi = get_frame_info(bf->bf_mpdu);
1393         struct list_head bf_head;
1394
1395         bf->bf_state.bf_type |= BUF_AMPDU;
1396
1397         /*
1398          * Do not queue to h/w when any of the following conditions is true:
1399          * - there are pending frames in software queue
1400          * - the TID is currently paused for ADDBA/BAR request
1401          * - seqno is not within block-ack window
1402          * - h/w queue depth exceeds low water mark
1403          */
1404         if (!list_empty(&tid->buf_q) || tid->paused ||
1405             !BAW_WITHIN(tid->seq_start, tid->baw_size, fi->seqno) ||
1406             txctl->txq->axq_ampdu_depth >= ATH_AGGR_MIN_QDEPTH) {
1407                 /*
1408                  * Add this frame to software queue for scheduling later
1409                  * for aggregation.
1410                  */
1411                 TX_STAT_INC(txctl->txq->axq_qnum, a_queued_sw);
1412                 list_add_tail(&bf->list, &tid->buf_q);
1413                 ath_tx_queue_tid(txctl->txq, tid);
1414                 return;
1415         }
1416
1417         INIT_LIST_HEAD(&bf_head);
1418         list_add(&bf->list, &bf_head);
1419
1420         /* Add sub-frame to BAW */
1421         if (!fi->retries)
1422                 ath_tx_addto_baw(sc, tid, fi->seqno);
1423
1424         /* Queue to h/w without aggregation */
1425         TX_STAT_INC(txctl->txq->axq_qnum, a_queued_hw);
1426         bf->bf_lastbf = bf;
1427         ath_buf_set_rate(sc, bf, fi->framelen);
1428         ath_tx_txqaddbuf(sc, txctl->txq, &bf_head, false);
1429 }
1430
1431 static void ath_tx_send_normal(struct ath_softc *sc, struct ath_txq *txq,
1432                                struct ath_atx_tid *tid,
1433                                struct list_head *bf_head)
1434 {
1435         struct ath_frame_info *fi;
1436         struct ath_buf *bf;
1437
1438         bf = list_first_entry(bf_head, struct ath_buf, list);
1439         bf->bf_state.bf_type &= ~BUF_AMPDU;
1440
1441         /* update starting sequence number for subsequent ADDBA request */
1442         if (tid)
1443                 INCR(tid->seq_start, IEEE80211_SEQ_MAX);
1444
1445         bf->bf_lastbf = bf;
1446         fi = get_frame_info(bf->bf_mpdu);
1447         ath_buf_set_rate(sc, bf, fi->framelen);
1448         ath_tx_txqaddbuf(sc, txq, bf_head, false);
1449         TX_STAT_INC(txq->axq_qnum, queued);
1450 }
1451
1452 static enum ath9k_pkt_type get_hw_packet_type(struct sk_buff *skb)
1453 {
1454         struct ieee80211_hdr *hdr;
1455         enum ath9k_pkt_type htype;
1456         __le16 fc;
1457
1458         hdr = (struct ieee80211_hdr *)skb->data;
1459         fc = hdr->frame_control;
1460
1461         if (ieee80211_is_beacon(fc))
1462                 htype = ATH9K_PKT_TYPE_BEACON;
1463         else if (ieee80211_is_probe_resp(fc))
1464                 htype = ATH9K_PKT_TYPE_PROBE_RESP;
1465         else if (ieee80211_is_atim(fc))
1466                 htype = ATH9K_PKT_TYPE_ATIM;
1467         else if (ieee80211_is_pspoll(fc))
1468                 htype = ATH9K_PKT_TYPE_PSPOLL;
1469         else
1470                 htype = ATH9K_PKT_TYPE_NORMAL;
1471
1472         return htype;
1473 }
1474
1475 static void setup_frame_info(struct ieee80211_hw *hw, struct sk_buff *skb,
1476                              int framelen)
1477 {
1478         struct ath_softc *sc = hw->priv;
1479         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1480         struct ieee80211_sta *sta = tx_info->control.sta;
1481         struct ieee80211_key_conf *hw_key = tx_info->control.hw_key;
1482         struct ieee80211_hdr *hdr;
1483         struct ath_frame_info *fi = get_frame_info(skb);
1484         struct ath_node *an = NULL;
1485         struct ath_atx_tid *tid;
1486         enum ath9k_key_type keytype;
1487         u16 seqno = 0;
1488         u8 tidno;
1489
1490         keytype = ath9k_cmn_get_hw_crypto_keytype(skb);
1491
1492         if (sta)
1493                 an = (struct ath_node *) sta->drv_priv;
1494
1495         hdr = (struct ieee80211_hdr *)skb->data;
1496         if (an && ieee80211_is_data_qos(hdr->frame_control) &&
1497                 conf_is_ht(&hw->conf) && (sc->sc_flags & SC_OP_TXAGGR)) {
1498
1499                 tidno = ieee80211_get_qos_ctl(hdr)[0] & IEEE80211_QOS_CTL_TID_MASK;
1500
1501                 /*
1502                  * Override seqno set by upper layer with the one
1503                  * in tx aggregation state.
1504                  */
1505                 tid = ATH_AN_2_TID(an, tidno);
1506                 seqno = tid->seq_next;
1507                 hdr->seq_ctrl = cpu_to_le16(seqno << IEEE80211_SEQ_SEQ_SHIFT);
1508                 INCR(tid->seq_next, IEEE80211_SEQ_MAX);
1509         }
1510
1511         memset(fi, 0, sizeof(*fi));
1512         if (hw_key)
1513                 fi->keyix = hw_key->hw_key_idx;
1514         else if (an && ieee80211_is_data(hdr->frame_control) && an->ps_key > 0)
1515                 fi->keyix = an->ps_key;
1516         else
1517                 fi->keyix = ATH9K_TXKEYIX_INVALID;
1518         fi->keytype = keytype;
1519         fi->framelen = framelen;
1520         fi->seqno = seqno;
1521 }
1522
1523 static int setup_tx_flags(struct sk_buff *skb)
1524 {
1525         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1526         int flags = 0;
1527
1528         flags |= ATH9K_TXDESC_INTREQ;
1529
1530         if (tx_info->flags & IEEE80211_TX_CTL_NO_ACK)
1531                 flags |= ATH9K_TXDESC_NOACK;
1532
1533         if (tx_info->flags & IEEE80211_TX_CTL_LDPC)
1534                 flags |= ATH9K_TXDESC_LDPC;
1535
1536         return flags;
1537 }
1538
1539 /*
1540  * rix - rate index
1541  * pktlen - total bytes (delims + data + fcs + pads + pad delims)
1542  * width  - 0 for 20 MHz, 1 for 40 MHz
1543  * half_gi - to use 4us v/s 3.6 us for symbol time
1544  */
1545 static u32 ath_pkt_duration(struct ath_softc *sc, u8 rix, int pktlen,
1546                             int width, int half_gi, bool shortPreamble)
1547 {
1548         u32 nbits, nsymbits, duration, nsymbols;
1549         int streams;
1550
1551         /* find number of symbols: PLCP + data */
1552         streams = HT_RC_2_STREAMS(rix);
1553         nbits = (pktlen << 3) + OFDM_PLCP_BITS;
1554         nsymbits = bits_per_symbol[rix % 8][width] * streams;
1555         nsymbols = (nbits + nsymbits - 1) / nsymbits;
1556
1557         if (!half_gi)
1558                 duration = SYMBOL_TIME(nsymbols);
1559         else
1560                 duration = SYMBOL_TIME_HALFGI(nsymbols);
1561
1562         /* addup duration for legacy/ht training and signal fields */
1563         duration += L_STF + L_LTF + L_SIG + HT_SIG + HT_STF + HT_LTF(streams);
1564
1565         return duration;
1566 }
1567
1568 u8 ath_txchainmask_reduction(struct ath_softc *sc, u8 chainmask, u32 rate)
1569 {
1570         struct ath_hw *ah = sc->sc_ah;
1571         struct ath9k_channel *curchan = ah->curchan;
1572         if ((sc->sc_flags & SC_OP_ENABLE_APM) &&
1573                         (curchan->channelFlags & CHANNEL_5GHZ) &&
1574                         (chainmask == 0x7) && (rate < 0x90))
1575                 return 0x3;
1576         else
1577                 return chainmask;
1578 }
1579
1580 static void ath_buf_set_rate(struct ath_softc *sc, struct ath_buf *bf, int len)
1581 {
1582         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1583         struct ath9k_11n_rate_series series[4];
1584         struct sk_buff *skb;
1585         struct ieee80211_tx_info *tx_info;
1586         struct ieee80211_tx_rate *rates;
1587         const struct ieee80211_rate *rate;
1588         struct ieee80211_hdr *hdr;
1589         int i, flags = 0;
1590         u8 rix = 0, ctsrate = 0;
1591         bool is_pspoll;
1592
1593         memset(series, 0, sizeof(struct ath9k_11n_rate_series) * 4);
1594
1595         skb = bf->bf_mpdu;
1596         tx_info = IEEE80211_SKB_CB(skb);
1597         rates = tx_info->control.rates;
1598         hdr = (struct ieee80211_hdr *)skb->data;
1599         is_pspoll = ieee80211_is_pspoll(hdr->frame_control);
1600
1601         /*
1602          * We check if Short Preamble is needed for the CTS rate by
1603          * checking the BSS's global flag.
1604          * But for the rate series, IEEE80211_TX_RC_USE_SHORT_PREAMBLE is used.
1605          */
1606         rate = ieee80211_get_rts_cts_rate(sc->hw, tx_info);
1607         ctsrate = rate->hw_value;
1608         if (sc->sc_flags & SC_OP_PREAMBLE_SHORT)
1609                 ctsrate |= rate->hw_value_short;
1610
1611         for (i = 0; i < 4; i++) {
1612                 bool is_40, is_sgi, is_sp;
1613                 int phy;
1614
1615                 if (!rates[i].count || (rates[i].idx < 0))
1616                         continue;
1617
1618                 rix = rates[i].idx;
1619                 series[i].Tries = rates[i].count;
1620
1621                     if (rates[i].flags & IEEE80211_TX_RC_USE_RTS_CTS) {
1622                         series[i].RateFlags |= ATH9K_RATESERIES_RTS_CTS;
1623                         flags |= ATH9K_TXDESC_RTSENA;
1624                 } else if (rates[i].flags & IEEE80211_TX_RC_USE_CTS_PROTECT) {
1625                         series[i].RateFlags |= ATH9K_RATESERIES_RTS_CTS;
1626                         flags |= ATH9K_TXDESC_CTSENA;
1627                 }
1628
1629                 if (rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH)
1630                         series[i].RateFlags |= ATH9K_RATESERIES_2040;
1631                 if (rates[i].flags & IEEE80211_TX_RC_SHORT_GI)
1632                         series[i].RateFlags |= ATH9K_RATESERIES_HALFGI;
1633
1634                 is_sgi = !!(rates[i].flags & IEEE80211_TX_RC_SHORT_GI);
1635                 is_40 = !!(rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH);
1636                 is_sp = !!(rates[i].flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE);
1637
1638                 if (rates[i].flags & IEEE80211_TX_RC_MCS) {
1639                         /* MCS rates */
1640                         series[i].Rate = rix | 0x80;
1641                         series[i].ChSel = ath_txchainmask_reduction(sc,
1642                                         common->tx_chainmask, series[i].Rate);
1643                         series[i].PktDuration = ath_pkt_duration(sc, rix, len,
1644                                  is_40, is_sgi, is_sp);
1645                         if (rix < 8 && (tx_info->flags & IEEE80211_TX_CTL_STBC))
1646                                 series[i].RateFlags |= ATH9K_RATESERIES_STBC;
1647                         continue;
1648                 }
1649
1650                 /* legacy rates */
1651                 if ((tx_info->band == IEEE80211_BAND_2GHZ) &&
1652                     !(rate->flags & IEEE80211_RATE_ERP_G))
1653                         phy = WLAN_RC_PHY_CCK;
1654                 else
1655                         phy = WLAN_RC_PHY_OFDM;
1656
1657                 rate = &sc->sbands[tx_info->band].bitrates[rates[i].idx];
1658                 series[i].Rate = rate->hw_value;
1659                 if (rate->hw_value_short) {
1660                         if (rates[i].flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE)
1661                                 series[i].Rate |= rate->hw_value_short;
1662                 } else {
1663                         is_sp = false;
1664                 }
1665
1666                 if (bf->bf_state.bfs_paprd)
1667                         series[i].ChSel = common->tx_chainmask;
1668                 else
1669                         series[i].ChSel = ath_txchainmask_reduction(sc,
1670                                         common->tx_chainmask, series[i].Rate);
1671
1672                 series[i].PktDuration = ath9k_hw_computetxtime(sc->sc_ah,
1673                         phy, rate->bitrate * 100, len, rix, is_sp);
1674         }
1675
1676         /* For AR5416 - RTS cannot be followed by a frame larger than 8K */
1677         if (bf_isaggr(bf) && (len > sc->sc_ah->caps.rts_aggr_limit))
1678                 flags &= ~ATH9K_TXDESC_RTSENA;
1679
1680         /* ATH9K_TXDESC_RTSENA and ATH9K_TXDESC_CTSENA are mutually exclusive. */
1681         if (flags & ATH9K_TXDESC_RTSENA)
1682                 flags &= ~ATH9K_TXDESC_CTSENA;
1683
1684         /* set dur_update_en for l-sig computation except for PS-Poll frames */
1685         ath9k_hw_set11n_ratescenario(sc->sc_ah, bf->bf_desc,
1686                                      bf->bf_lastbf->bf_desc,
1687                                      !is_pspoll, ctsrate,
1688                                      0, series, 4, flags);
1689
1690 }
1691
1692 static struct ath_buf *ath_tx_setup_buffer(struct ieee80211_hw *hw,
1693                                            struct ath_txq *txq,
1694                                            struct sk_buff *skb)
1695 {
1696         struct ath_softc *sc = hw->priv;
1697         struct ath_hw *ah = sc->sc_ah;
1698         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1699         struct ath_frame_info *fi = get_frame_info(skb);
1700         struct ath_buf *bf;
1701         struct ath_desc *ds;
1702         int frm_type;
1703
1704         bf = ath_tx_get_buffer(sc);
1705         if (!bf) {
1706                 ath_dbg(common, ATH_DBG_XMIT, "TX buffers are full\n");
1707                 return NULL;
1708         }
1709
1710         ATH_TXBUF_RESET(bf);
1711
1712         bf->bf_flags = setup_tx_flags(skb);
1713         bf->bf_mpdu = skb;
1714
1715         bf->bf_buf_addr = dma_map_single(sc->dev, skb->data,
1716                                          skb->len, DMA_TO_DEVICE);
1717         if (unlikely(dma_mapping_error(sc->dev, bf->bf_buf_addr))) {
1718                 bf->bf_mpdu = NULL;
1719                 bf->bf_buf_addr = 0;
1720                 ath_err(ath9k_hw_common(sc->sc_ah),
1721                         "dma_mapping_error() on TX\n");
1722                 ath_tx_return_buffer(sc, bf);
1723                 return NULL;
1724         }
1725
1726         frm_type = get_hw_packet_type(skb);
1727
1728         ds = bf->bf_desc;
1729         ath9k_hw_set_desc_link(ah, ds, 0);
1730
1731         ath9k_hw_set11n_txdesc(ah, ds, fi->framelen, frm_type, MAX_RATE_POWER,
1732                                fi->keyix, fi->keytype, bf->bf_flags);
1733
1734         ath9k_hw_filltxdesc(ah, ds,
1735                             skb->len,   /* segment length */
1736                             true,       /* first segment */
1737                             true,       /* last segment */
1738                             ds,         /* first descriptor */
1739                             bf->bf_buf_addr,
1740                             txq->axq_qnum);
1741
1742
1743         return bf;
1744 }
1745
1746 /* FIXME: tx power */
1747 static void ath_tx_start_dma(struct ath_softc *sc, struct ath_buf *bf,
1748                              struct ath_tx_control *txctl)
1749 {
1750         struct sk_buff *skb = bf->bf_mpdu;
1751         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1752         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
1753         struct list_head bf_head;
1754         struct ath_atx_tid *tid = NULL;
1755         u8 tidno;
1756
1757         spin_lock_bh(&txctl->txq->axq_lock);
1758         if ((sc->sc_flags & SC_OP_TXAGGR) && txctl->an &&
1759                 ieee80211_is_data_qos(hdr->frame_control)) {
1760                 tidno = ieee80211_get_qos_ctl(hdr)[0] &
1761                         IEEE80211_QOS_CTL_TID_MASK;
1762                 tid = ATH_AN_2_TID(txctl->an, tidno);
1763
1764                 WARN_ON(tid->ac->txq != txctl->txq);
1765         }
1766
1767         if ((tx_info->flags & IEEE80211_TX_CTL_AMPDU) && tid) {
1768                 /*
1769                  * Try aggregation if it's a unicast data frame
1770                  * and the destination is HT capable.
1771                  */
1772                 ath_tx_send_ampdu(sc, tid, bf, txctl);
1773         } else {
1774                 INIT_LIST_HEAD(&bf_head);
1775                 list_add_tail(&bf->list, &bf_head);
1776
1777                 bf->bf_state.bfs_ftype = txctl->frame_type;
1778                 bf->bf_state.bfs_paprd = txctl->paprd;
1779
1780                 if (bf->bf_state.bfs_paprd)
1781                         ar9003_hw_set_paprd_txdesc(sc->sc_ah, bf->bf_desc,
1782                                                    bf->bf_state.bfs_paprd);
1783
1784                 if (txctl->paprd)
1785                         bf->bf_state.bfs_paprd_timestamp = jiffies;
1786
1787                 if (tx_info->flags & IEEE80211_TX_CTL_CLEAR_PS_FILT)
1788                         ath9k_hw_set_clrdmask(sc->sc_ah, bf->bf_desc, true);
1789
1790                 ath_tx_send_normal(sc, txctl->txq, tid, &bf_head);
1791         }
1792
1793         spin_unlock_bh(&txctl->txq->axq_lock);
1794 }
1795
1796 /* Upon failure caller should free skb */
1797 int ath_tx_start(struct ieee80211_hw *hw, struct sk_buff *skb,
1798                  struct ath_tx_control *txctl)
1799 {
1800         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
1801         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1802         struct ieee80211_sta *sta = info->control.sta;
1803         struct ieee80211_vif *vif = info->control.vif;
1804         struct ath_softc *sc = hw->priv;
1805         struct ath_txq *txq = txctl->txq;
1806         struct ath_buf *bf;
1807         int padpos, padsize;
1808         int frmlen = skb->len + FCS_LEN;
1809         int q;
1810
1811         /* NOTE:  sta can be NULL according to net/mac80211.h */
1812         if (sta)
1813                 txctl->an = (struct ath_node *)sta->drv_priv;
1814
1815         if (info->control.hw_key)
1816                 frmlen += info->control.hw_key->icv_len;
1817
1818         /*
1819          * As a temporary workaround, assign seq# here; this will likely need
1820          * to be cleaned up to work better with Beacon transmission and virtual
1821          * BSSes.
1822          */
1823         if (info->flags & IEEE80211_TX_CTL_ASSIGN_SEQ) {
1824                 if (info->flags & IEEE80211_TX_CTL_FIRST_FRAGMENT)
1825                         sc->tx.seq_no += 0x10;
1826                 hdr->seq_ctrl &= cpu_to_le16(IEEE80211_SCTL_FRAG);
1827                 hdr->seq_ctrl |= cpu_to_le16(sc->tx.seq_no);
1828         }
1829
1830         /* Add the padding after the header if this is not already done */
1831         padpos = ath9k_cmn_padpos(hdr->frame_control);
1832         padsize = padpos & 3;
1833         if (padsize && skb->len > padpos) {
1834                 if (skb_headroom(skb) < padsize)
1835                         return -ENOMEM;
1836
1837                 skb_push(skb, padsize);
1838                 memmove(skb->data, skb->data + padsize, padpos);
1839         }
1840
1841         if ((vif && vif->type != NL80211_IFTYPE_AP &&
1842                     vif->type != NL80211_IFTYPE_AP_VLAN) ||
1843             !ieee80211_is_data(hdr->frame_control))
1844                 info->flags |= IEEE80211_TX_CTL_CLEAR_PS_FILT;
1845
1846         setup_frame_info(hw, skb, frmlen);
1847
1848         /*
1849          * At this point, the vif, hw_key and sta pointers in the tx control
1850          * info are no longer valid (overwritten by the ath_frame_info data.
1851          */
1852
1853         bf = ath_tx_setup_buffer(hw, txctl->txq, skb);
1854         if (unlikely(!bf))
1855                 return -ENOMEM;
1856
1857         q = skb_get_queue_mapping(skb);
1858         spin_lock_bh(&txq->axq_lock);
1859         if (txq == sc->tx.txq_map[q] &&
1860             ++txq->pending_frames > ATH_MAX_QDEPTH && !txq->stopped) {
1861                 ieee80211_stop_queue(sc->hw, q);
1862                 txq->stopped = 1;
1863         }
1864         spin_unlock_bh(&txq->axq_lock);
1865
1866         ath_tx_start_dma(sc, bf, txctl);
1867
1868         return 0;
1869 }
1870
1871 /*****************/
1872 /* TX Completion */
1873 /*****************/
1874
1875 static void ath_tx_complete(struct ath_softc *sc, struct sk_buff *skb,
1876                             int tx_flags, int ftype, struct ath_txq *txq)
1877 {
1878         struct ieee80211_hw *hw = sc->hw;
1879         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1880         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
1881         struct ieee80211_hdr * hdr = (struct ieee80211_hdr *)skb->data;
1882         int q, padpos, padsize;
1883
1884         ath_dbg(common, ATH_DBG_XMIT, "TX complete: skb: %p\n", skb);
1885
1886         if (tx_flags & ATH_TX_BAR)
1887                 tx_info->flags |= IEEE80211_TX_STAT_AMPDU_NO_BACK;
1888
1889         if (!(tx_flags & (ATH_TX_ERROR | ATH_TX_XRETRY))) {
1890                 /* Frame was ACKed */
1891                 tx_info->flags |= IEEE80211_TX_STAT_ACK;
1892         }
1893
1894         padpos = ath9k_cmn_padpos(hdr->frame_control);
1895         padsize = padpos & 3;
1896         if (padsize && skb->len>padpos+padsize) {
1897                 /*
1898                  * Remove MAC header padding before giving the frame back to
1899                  * mac80211.
1900                  */
1901                 memmove(skb->data + padsize, skb->data, padpos);
1902                 skb_pull(skb, padsize);
1903         }
1904
1905         if (sc->ps_flags & PS_WAIT_FOR_TX_ACK) {
1906                 sc->ps_flags &= ~PS_WAIT_FOR_TX_ACK;
1907                 ath_dbg(common, ATH_DBG_PS,
1908                         "Going back to sleep after having received TX status (0x%lx)\n",
1909                         sc->ps_flags & (PS_WAIT_FOR_BEACON |
1910                                         PS_WAIT_FOR_CAB |
1911                                         PS_WAIT_FOR_PSPOLL_DATA |
1912                                         PS_WAIT_FOR_TX_ACK));
1913         }
1914
1915         q = skb_get_queue_mapping(skb);
1916         if (txq == sc->tx.txq_map[q]) {
1917                 spin_lock_bh(&txq->axq_lock);
1918                 if (WARN_ON(--txq->pending_frames < 0))
1919                         txq->pending_frames = 0;
1920
1921                 if (txq->stopped && txq->pending_frames < ATH_MAX_QDEPTH) {
1922                         ieee80211_wake_queue(sc->hw, q);
1923                         txq->stopped = 0;
1924                 }
1925                 spin_unlock_bh(&txq->axq_lock);
1926         }
1927
1928         ieee80211_tx_status(hw, skb);
1929 }
1930
1931 static void ath_tx_complete_buf(struct ath_softc *sc, struct ath_buf *bf,
1932                                 struct ath_txq *txq, struct list_head *bf_q,
1933                                 struct ath_tx_status *ts, int txok, int sendbar)
1934 {
1935         struct sk_buff *skb = bf->bf_mpdu;
1936         unsigned long flags;
1937         int tx_flags = 0;
1938
1939         if (sendbar)
1940                 tx_flags = ATH_TX_BAR;
1941
1942         if (!txok) {
1943                 tx_flags |= ATH_TX_ERROR;
1944
1945                 if (bf_isxretried(bf))
1946                         tx_flags |= ATH_TX_XRETRY;
1947         }
1948
1949         dma_unmap_single(sc->dev, bf->bf_buf_addr, skb->len, DMA_TO_DEVICE);
1950         bf->bf_buf_addr = 0;
1951
1952         if (bf->bf_state.bfs_paprd) {
1953                 if (time_after(jiffies,
1954                                 bf->bf_state.bfs_paprd_timestamp +
1955                                 msecs_to_jiffies(ATH_PAPRD_TIMEOUT)))
1956                         dev_kfree_skb_any(skb);
1957                 else
1958                         complete(&sc->paprd_complete);
1959         } else {
1960                 ath_debug_stat_tx(sc, bf, ts, txq);
1961                 ath_tx_complete(sc, skb, tx_flags,
1962                                 bf->bf_state.bfs_ftype, txq);
1963         }
1964         /* At this point, skb (bf->bf_mpdu) is consumed...make sure we don't
1965          * accidentally reference it later.
1966          */
1967         bf->bf_mpdu = NULL;
1968
1969         /*
1970          * Return the list of ath_buf of this mpdu to free queue
1971          */
1972         spin_lock_irqsave(&sc->tx.txbuflock, flags);
1973         list_splice_tail_init(bf_q, &sc->tx.txbuf);
1974         spin_unlock_irqrestore(&sc->tx.txbuflock, flags);
1975 }
1976
1977 static void ath_tx_rc_status(struct ath_softc *sc, struct ath_buf *bf,
1978                              struct ath_tx_status *ts, int nframes, int nbad,
1979                              int txok, bool update_rc)
1980 {
1981         struct sk_buff *skb = bf->bf_mpdu;
1982         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
1983         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1984         struct ieee80211_hw *hw = sc->hw;
1985         struct ath_hw *ah = sc->sc_ah;
1986         u8 i, tx_rateindex;
1987
1988         if (txok)
1989                 tx_info->status.ack_signal = ts->ts_rssi;
1990
1991         tx_rateindex = ts->ts_rateindex;
1992         WARN_ON(tx_rateindex >= hw->max_rates);
1993
1994         if (ts->ts_status & ATH9K_TXERR_FILT)
1995                 tx_info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
1996         if ((tx_info->flags & IEEE80211_TX_CTL_AMPDU) && update_rc) {
1997                 tx_info->flags |= IEEE80211_TX_STAT_AMPDU;
1998
1999                 BUG_ON(nbad > nframes);
2000
2001                 tx_info->status.ampdu_len = nframes;
2002                 tx_info->status.ampdu_ack_len = nframes - nbad;
2003         }
2004
2005         if ((ts->ts_status & ATH9K_TXERR_FILT) == 0 &&
2006             (bf->bf_flags & ATH9K_TXDESC_NOACK) == 0 && update_rc) {
2007                 /*
2008                  * If an underrun error is seen assume it as an excessive
2009                  * retry only if max frame trigger level has been reached
2010                  * (2 KB for single stream, and 4 KB for dual stream).
2011                  * Adjust the long retry as if the frame was tried
2012                  * hw->max_rate_tries times to affect how rate control updates
2013                  * PER for the failed rate.
2014                  * In case of congestion on the bus penalizing this type of
2015                  * underruns should help hardware actually transmit new frames
2016                  * successfully by eventually preferring slower rates.
2017                  * This itself should also alleviate congestion on the bus.
2018                  */
2019                 if (ieee80211_is_data(hdr->frame_control) &&
2020                     (ts->ts_flags & (ATH9K_TX_DATA_UNDERRUN |
2021                                      ATH9K_TX_DELIM_UNDERRUN)) &&
2022                     ah->tx_trig_level >= sc->sc_ah->config.max_txtrig_level)
2023                         tx_info->status.rates[tx_rateindex].count =
2024                                 hw->max_rate_tries;
2025         }
2026
2027         for (i = tx_rateindex + 1; i < hw->max_rates; i++) {
2028                 tx_info->status.rates[i].count = 0;
2029                 tx_info->status.rates[i].idx = -1;
2030         }
2031
2032         tx_info->status.rates[tx_rateindex].count = ts->ts_longretry + 1;
2033 }
2034
2035 static void ath_tx_process_buffer(struct ath_softc *sc, struct ath_txq *txq,
2036                                   struct ath_tx_status *ts, struct ath_buf *bf,
2037                                   struct list_head *bf_head)
2038 {
2039         int txok;
2040
2041         txq->axq_depth--;
2042         txok = !(ts->ts_status & ATH9K_TXERR_MASK);
2043         txq->axq_tx_inprogress = false;
2044         if (bf_is_ampdu_not_probing(bf))
2045                 txq->axq_ampdu_depth--;
2046
2047         spin_unlock_bh(&txq->axq_lock);
2048
2049         if (!bf_isampdu(bf)) {
2050                 /*
2051                  * This frame is sent out as a single frame.
2052                  * Use hardware retry status for this frame.
2053                  */
2054                 if (ts->ts_status & ATH9K_TXERR_XRETRY)
2055                         bf->bf_state.bf_type |= BUF_XRETRY;
2056                 ath_tx_rc_status(sc, bf, ts, 1, txok ? 0 : 1, txok, true);
2057                 ath_tx_complete_buf(sc, bf, txq, bf_head, ts, txok, 0);
2058         } else
2059                 ath_tx_complete_aggr(sc, txq, bf, bf_head, ts, txok, true);
2060
2061         spin_lock_bh(&txq->axq_lock);
2062
2063         if (sc->sc_flags & SC_OP_TXAGGR)
2064                 ath_txq_schedule(sc, txq);
2065 }
2066
2067 static void ath_tx_processq(struct ath_softc *sc, struct ath_txq *txq)
2068 {
2069         struct ath_hw *ah = sc->sc_ah;
2070         struct ath_common *common = ath9k_hw_common(ah);
2071         struct ath_buf *bf, *lastbf, *bf_held = NULL;
2072         struct list_head bf_head;
2073         struct ath_desc *ds;
2074         struct ath_tx_status ts;
2075         int status;
2076
2077         ath_dbg(common, ATH_DBG_QUEUE, "tx queue %d (%x), link %p\n",
2078                 txq->axq_qnum, ath9k_hw_gettxbuf(sc->sc_ah, txq->axq_qnum),
2079                 txq->axq_link);
2080
2081         spin_lock_bh(&txq->axq_lock);
2082         for (;;) {
2083                 if (list_empty(&txq->axq_q)) {
2084                         txq->axq_link = NULL;
2085                         if (sc->sc_flags & SC_OP_TXAGGR)
2086                                 ath_txq_schedule(sc, txq);
2087                         break;
2088                 }
2089                 bf = list_first_entry(&txq->axq_q, struct ath_buf, list);
2090
2091                 /*
2092                  * There is a race condition that a BH gets scheduled
2093                  * after sw writes TxE and before hw re-load the last
2094                  * descriptor to get the newly chained one.
2095                  * Software must keep the last DONE descriptor as a
2096                  * holding descriptor - software does so by marking
2097                  * it with the STALE flag.
2098                  */
2099                 bf_held = NULL;
2100                 if (bf->bf_stale) {
2101                         bf_held = bf;
2102                         if (list_is_last(&bf_held->list, &txq->axq_q))
2103                                 break;
2104
2105                         bf = list_entry(bf_held->list.next, struct ath_buf,
2106                                         list);
2107                 }
2108
2109                 lastbf = bf->bf_lastbf;
2110                 ds = lastbf->bf_desc;
2111
2112                 memset(&ts, 0, sizeof(ts));
2113                 status = ath9k_hw_txprocdesc(ah, ds, &ts);
2114                 if (status == -EINPROGRESS)
2115                         break;
2116
2117                 TX_STAT_INC(txq->axq_qnum, txprocdesc);
2118
2119                 /*
2120                  * Remove ath_buf's of the same transmit unit from txq,
2121                  * however leave the last descriptor back as the holding
2122                  * descriptor for hw.
2123                  */
2124                 lastbf->bf_stale = true;
2125                 INIT_LIST_HEAD(&bf_head);
2126                 if (!list_is_singular(&lastbf->list))
2127                         list_cut_position(&bf_head,
2128                                 &txq->axq_q, lastbf->list.prev);
2129
2130                 if (bf_held) {
2131                         list_del(&bf_held->list);
2132                         ath_tx_return_buffer(sc, bf_held);
2133                 }
2134
2135                 ath_tx_process_buffer(sc, txq, &ts, bf, &bf_head);
2136         }
2137         spin_unlock_bh(&txq->axq_lock);
2138 }
2139
2140 static void ath_tx_complete_poll_work(struct work_struct *work)
2141 {
2142         struct ath_softc *sc = container_of(work, struct ath_softc,
2143                         tx_complete_work.work);
2144         struct ath_txq *txq;
2145         int i;
2146         bool needreset = false;
2147 #ifdef CONFIG_ATH9K_DEBUGFS
2148         sc->tx_complete_poll_work_seen++;
2149 #endif
2150
2151         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++)
2152                 if (ATH_TXQ_SETUP(sc, i)) {
2153                         txq = &sc->tx.txq[i];
2154                         spin_lock_bh(&txq->axq_lock);
2155                         if (txq->axq_depth) {
2156                                 if (txq->axq_tx_inprogress) {
2157                                         needreset = true;
2158                                         spin_unlock_bh(&txq->axq_lock);
2159                                         break;
2160                                 } else {
2161                                         txq->axq_tx_inprogress = true;
2162                                 }
2163                         }
2164                         spin_unlock_bh(&txq->axq_lock);
2165                 }
2166
2167         if (needreset) {
2168                 ath_dbg(ath9k_hw_common(sc->sc_ah), ATH_DBG_RESET,
2169                         "tx hung, resetting the chip\n");
2170                 spin_lock_bh(&sc->sc_pcu_lock);
2171                 ath_reset(sc, true);
2172                 spin_unlock_bh(&sc->sc_pcu_lock);
2173         }
2174
2175         ieee80211_queue_delayed_work(sc->hw, &sc->tx_complete_work,
2176                         msecs_to_jiffies(ATH_TX_COMPLETE_POLL_INT));
2177 }
2178
2179
2180
2181 void ath_tx_tasklet(struct ath_softc *sc)
2182 {
2183         int i;
2184         u32 qcumask = ((1 << ATH9K_NUM_TX_QUEUES) - 1);
2185
2186         ath9k_hw_gettxintrtxqs(sc->sc_ah, &qcumask);
2187
2188         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
2189                 if (ATH_TXQ_SETUP(sc, i) && (qcumask & (1 << i)))
2190                         ath_tx_processq(sc, &sc->tx.txq[i]);
2191         }
2192 }
2193
2194 void ath_tx_edma_tasklet(struct ath_softc *sc)
2195 {
2196         struct ath_tx_status ts;
2197         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
2198         struct ath_hw *ah = sc->sc_ah;
2199         struct ath_txq *txq;
2200         struct ath_buf *bf, *lastbf;
2201         struct list_head bf_head;
2202         int status;
2203
2204         for (;;) {
2205                 status = ath9k_hw_txprocdesc(ah, NULL, (void *)&ts);
2206                 if (status == -EINPROGRESS)
2207                         break;
2208                 if (status == -EIO) {
2209                         ath_dbg(common, ATH_DBG_XMIT,
2210                                 "Error processing tx status\n");
2211                         break;
2212                 }
2213
2214                 /* Skip beacon completions */
2215                 if (ts.qid == sc->beacon.beaconq)
2216                         continue;
2217
2218                 txq = &sc->tx.txq[ts.qid];
2219
2220                 spin_lock_bh(&txq->axq_lock);
2221
2222                 if (list_empty(&txq->txq_fifo[txq->txq_tailidx])) {
2223                         spin_unlock_bh(&txq->axq_lock);
2224                         return;
2225                 }
2226
2227                 bf = list_first_entry(&txq->txq_fifo[txq->txq_tailidx],
2228                                       struct ath_buf, list);
2229                 lastbf = bf->bf_lastbf;
2230
2231                 INIT_LIST_HEAD(&bf_head);
2232                 list_cut_position(&bf_head, &txq->txq_fifo[txq->txq_tailidx],
2233                                   &lastbf->list);
2234
2235                 if (list_empty(&txq->txq_fifo[txq->txq_tailidx])) {
2236                         INCR(txq->txq_tailidx, ATH_TXFIFO_DEPTH);
2237
2238                         if (!list_empty(&txq->axq_q)) {
2239                                 struct list_head bf_q;
2240
2241                                 INIT_LIST_HEAD(&bf_q);
2242                                 txq->axq_link = NULL;
2243                                 list_splice_tail_init(&txq->axq_q, &bf_q);
2244                                 ath_tx_txqaddbuf(sc, txq, &bf_q, true);
2245                         }
2246                 }
2247
2248                 ath_tx_process_buffer(sc, txq, &ts, bf, &bf_head);
2249                 spin_unlock_bh(&txq->axq_lock);
2250         }
2251 }
2252
2253 /*****************/
2254 /* Init, Cleanup */
2255 /*****************/
2256
2257 static int ath_txstatus_setup(struct ath_softc *sc, int size)
2258 {
2259         struct ath_descdma *dd = &sc->txsdma;
2260         u8 txs_len = sc->sc_ah->caps.txs_len;
2261
2262         dd->dd_desc_len = size * txs_len;
2263         dd->dd_desc = dma_alloc_coherent(sc->dev, dd->dd_desc_len,
2264                                          &dd->dd_desc_paddr, GFP_KERNEL);
2265         if (!dd->dd_desc)
2266                 return -ENOMEM;
2267
2268         return 0;
2269 }
2270
2271 static int ath_tx_edma_init(struct ath_softc *sc)
2272 {
2273         int err;
2274
2275         err = ath_txstatus_setup(sc, ATH_TXSTATUS_RING_SIZE);
2276         if (!err)
2277                 ath9k_hw_setup_statusring(sc->sc_ah, sc->txsdma.dd_desc,
2278                                           sc->txsdma.dd_desc_paddr,
2279                                           ATH_TXSTATUS_RING_SIZE);
2280
2281         return err;
2282 }
2283
2284 static void ath_tx_edma_cleanup(struct ath_softc *sc)
2285 {
2286         struct ath_descdma *dd = &sc->txsdma;
2287
2288         dma_free_coherent(sc->dev, dd->dd_desc_len, dd->dd_desc,
2289                           dd->dd_desc_paddr);
2290 }
2291
2292 int ath_tx_init(struct ath_softc *sc, int nbufs)
2293 {
2294         struct ath_common *common = ath9k_hw_common(sc->sc_ah);
2295         int error = 0;
2296
2297         spin_lock_init(&sc->tx.txbuflock);
2298
2299         error = ath_descdma_setup(sc, &sc->tx.txdma, &sc->tx.txbuf,
2300                                   "tx", nbufs, 1, 1);
2301         if (error != 0) {
2302                 ath_err(common,
2303                         "Failed to allocate tx descriptors: %d\n", error);
2304                 goto err;
2305         }
2306
2307         error = ath_descdma_setup(sc, &sc->beacon.bdma, &sc->beacon.bbuf,
2308                                   "beacon", ATH_BCBUF, 1, 1);
2309         if (error != 0) {
2310                 ath_err(common,
2311                         "Failed to allocate beacon descriptors: %d\n", error);
2312                 goto err;
2313         }
2314
2315         INIT_DELAYED_WORK(&sc->tx_complete_work, ath_tx_complete_poll_work);
2316
2317         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA) {
2318                 error = ath_tx_edma_init(sc);
2319                 if (error)
2320                         goto err;
2321         }
2322
2323 err:
2324         if (error != 0)
2325                 ath_tx_cleanup(sc);
2326
2327         return error;
2328 }
2329
2330 void ath_tx_cleanup(struct ath_softc *sc)
2331 {
2332         if (sc->beacon.bdma.dd_desc_len != 0)
2333                 ath_descdma_cleanup(sc, &sc->beacon.bdma, &sc->beacon.bbuf);
2334
2335         if (sc->tx.txdma.dd_desc_len != 0)
2336                 ath_descdma_cleanup(sc, &sc->tx.txdma, &sc->tx.txbuf);
2337
2338         if (sc->sc_ah->caps.hw_caps & ATH9K_HW_CAP_EDMA)
2339                 ath_tx_edma_cleanup(sc);
2340 }
2341
2342 void ath_tx_node_init(struct ath_softc *sc, struct ath_node *an)
2343 {
2344         struct ath_atx_tid *tid;
2345         struct ath_atx_ac *ac;
2346         int tidno, acno;
2347
2348         for (tidno = 0, tid = &an->tid[tidno];
2349              tidno < WME_NUM_TID;
2350              tidno++, tid++) {
2351                 tid->an        = an;
2352                 tid->tidno     = tidno;
2353                 tid->seq_start = tid->seq_next = 0;
2354                 tid->baw_size  = WME_MAX_BA;
2355                 tid->baw_head  = tid->baw_tail = 0;
2356                 tid->sched     = false;
2357                 tid->paused    = false;
2358                 tid->state &= ~AGGR_CLEANUP;
2359                 INIT_LIST_HEAD(&tid->buf_q);
2360                 acno = TID_TO_WME_AC(tidno);
2361                 tid->ac = &an->ac[acno];
2362                 tid->state &= ~AGGR_ADDBA_COMPLETE;
2363                 tid->state &= ~AGGR_ADDBA_PROGRESS;
2364         }
2365
2366         for (acno = 0, ac = &an->ac[acno];
2367              acno < WME_NUM_AC; acno++, ac++) {
2368                 ac->sched    = false;
2369                 ac->txq = sc->tx.txq_map[acno];
2370                 INIT_LIST_HEAD(&ac->tid_q);
2371         }
2372 }
2373
2374 void ath_tx_node_cleanup(struct ath_softc *sc, struct ath_node *an)
2375 {
2376         struct ath_atx_ac *ac;
2377         struct ath_atx_tid *tid;
2378         struct ath_txq *txq;
2379         int tidno;
2380
2381         for (tidno = 0, tid = &an->tid[tidno];
2382              tidno < WME_NUM_TID; tidno++, tid++) {
2383
2384                 ac = tid->ac;
2385                 txq = ac->txq;
2386
2387                 spin_lock_bh(&txq->axq_lock);
2388
2389                 if (tid->sched) {
2390                         list_del(&tid->list);
2391                         tid->sched = false;
2392                 }
2393
2394                 if (ac->sched) {
2395                         list_del(&ac->list);
2396                         tid->ac->sched = false;
2397                 }
2398
2399                 ath_tid_drain(sc, txq, tid);
2400                 tid->state &= ~AGGR_ADDBA_COMPLETE;
2401                 tid->state &= ~AGGR_CLEANUP;
2402
2403                 spin_unlock_bh(&txq->axq_lock);
2404         }
2405 }