5de9878d2c126b0b6d3842681be5207a1b85271e
[linux-2.6.git] / drivers / net / wireless / ath / ath9k / xmit.c
1 /*
2  * Copyright (c) 2008-2009 Atheros Communications Inc.
3  *
4  * Permission to use, copy, modify, and/or distribute this software for any
5  * purpose with or without fee is hereby granted, provided that the above
6  * copyright notice and this permission notice appear in all copies.
7  *
8  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
9  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
10  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
11  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
12  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
13  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
14  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
15  */
16
17 #include "ath9k.h"
18
19 #define BITS_PER_BYTE           8
20 #define OFDM_PLCP_BITS          22
21 #define HT_RC_2_MCS(_rc)        ((_rc) & 0x0f)
22 #define HT_RC_2_STREAMS(_rc)    ((((_rc) & 0x78) >> 3) + 1)
23 #define L_STF                   8
24 #define L_LTF                   8
25 #define L_SIG                   4
26 #define HT_SIG                  8
27 #define HT_STF                  4
28 #define HT_LTF(_ns)             (4 * (_ns))
29 #define SYMBOL_TIME(_ns)        ((_ns) << 2) /* ns * 4 us */
30 #define SYMBOL_TIME_HALFGI(_ns) (((_ns) * 18 + 4) / 5)  /* ns * 3.6 us */
31 #define NUM_SYMBOLS_PER_USEC(_usec) (_usec >> 2)
32 #define NUM_SYMBOLS_PER_USEC_HALFGI(_usec) (((_usec*5)-4)/18)
33
34 #define OFDM_SIFS_TIME              16
35
36 static u32 bits_per_symbol[][2] = {
37         /* 20MHz 40MHz */
38         {    26,   54 },     /*  0: BPSK */
39         {    52,  108 },     /*  1: QPSK 1/2 */
40         {    78,  162 },     /*  2: QPSK 3/4 */
41         {   104,  216 },     /*  3: 16-QAM 1/2 */
42         {   156,  324 },     /*  4: 16-QAM 3/4 */
43         {   208,  432 },     /*  5: 64-QAM 2/3 */
44         {   234,  486 },     /*  6: 64-QAM 3/4 */
45         {   260,  540 },     /*  7: 64-QAM 5/6 */
46         {    52,  108 },     /*  8: BPSK */
47         {   104,  216 },     /*  9: QPSK 1/2 */
48         {   156,  324 },     /* 10: QPSK 3/4 */
49         {   208,  432 },     /* 11: 16-QAM 1/2 */
50         {   312,  648 },     /* 12: 16-QAM 3/4 */
51         {   416,  864 },     /* 13: 64-QAM 2/3 */
52         {   468,  972 },     /* 14: 64-QAM 3/4 */
53         {   520, 1080 },     /* 15: 64-QAM 5/6 */
54 };
55
56 #define IS_HT_RATE(_rate)     ((_rate) & 0x80)
57
58 static void ath_tx_send_ht_normal(struct ath_softc *sc, struct ath_txq *txq,
59                                   struct ath_atx_tid *tid,
60                                   struct list_head *bf_head);
61 static void ath_tx_complete_buf(struct ath_softc *sc, struct ath_buf *bf,
62                                 struct list_head *bf_q,
63                                 int txok, int sendbar);
64 static void ath_tx_txqaddbuf(struct ath_softc *sc, struct ath_txq *txq,
65                              struct list_head *head);
66 static void ath_buf_set_rate(struct ath_softc *sc, struct ath_buf *bf);
67 static int ath_tx_num_badfrms(struct ath_softc *sc, struct ath_buf *bf,
68                               int txok);
69 static void ath_tx_rc_status(struct ath_buf *bf, struct ath_desc *ds,
70                              int nbad, int txok, bool update_rc);
71
72 /*********************/
73 /* Aggregation logic */
74 /*********************/
75
76 static void ath_tx_queue_tid(struct ath_txq *txq, struct ath_atx_tid *tid)
77 {
78         struct ath_atx_ac *ac = tid->ac;
79
80         if (tid->paused)
81                 return;
82
83         if (tid->sched)
84                 return;
85
86         tid->sched = true;
87         list_add_tail(&tid->list, &ac->tid_q);
88
89         if (ac->sched)
90                 return;
91
92         ac->sched = true;
93         list_add_tail(&ac->list, &txq->axq_acq);
94 }
95
96 static void ath_tx_pause_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
97 {
98         struct ath_txq *txq = &sc->tx.txq[tid->ac->qnum];
99
100         spin_lock_bh(&txq->axq_lock);
101         tid->paused++;
102         spin_unlock_bh(&txq->axq_lock);
103 }
104
105 static void ath_tx_resume_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
106 {
107         struct ath_txq *txq = &sc->tx.txq[tid->ac->qnum];
108
109         ASSERT(tid->paused > 0);
110         spin_lock_bh(&txq->axq_lock);
111
112         tid->paused--;
113
114         if (tid->paused > 0)
115                 goto unlock;
116
117         if (list_empty(&tid->buf_q))
118                 goto unlock;
119
120         ath_tx_queue_tid(txq, tid);
121         ath_txq_schedule(sc, txq);
122 unlock:
123         spin_unlock_bh(&txq->axq_lock);
124 }
125
126 static void ath_tx_flush_tid(struct ath_softc *sc, struct ath_atx_tid *tid)
127 {
128         struct ath_txq *txq = &sc->tx.txq[tid->ac->qnum];
129         struct ath_buf *bf;
130         struct list_head bf_head;
131         INIT_LIST_HEAD(&bf_head);
132
133         ASSERT(tid->paused > 0);
134         spin_lock_bh(&txq->axq_lock);
135
136         tid->paused--;
137
138         if (tid->paused > 0) {
139                 spin_unlock_bh(&txq->axq_lock);
140                 return;
141         }
142
143         while (!list_empty(&tid->buf_q)) {
144                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
145                 ASSERT(!bf_isretried(bf));
146                 list_move_tail(&bf->list, &bf_head);
147                 ath_tx_send_ht_normal(sc, txq, tid, &bf_head);
148         }
149
150         spin_unlock_bh(&txq->axq_lock);
151 }
152
153 static void ath_tx_update_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
154                               int seqno)
155 {
156         int index, cindex;
157
158         index  = ATH_BA_INDEX(tid->seq_start, seqno);
159         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
160
161         tid->tx_buf[cindex] = NULL;
162
163         while (tid->baw_head != tid->baw_tail && !tid->tx_buf[tid->baw_head]) {
164                 INCR(tid->seq_start, IEEE80211_SEQ_MAX);
165                 INCR(tid->baw_head, ATH_TID_MAX_BUFS);
166         }
167 }
168
169 static void ath_tx_addto_baw(struct ath_softc *sc, struct ath_atx_tid *tid,
170                              struct ath_buf *bf)
171 {
172         int index, cindex;
173
174         if (bf_isretried(bf))
175                 return;
176
177         index  = ATH_BA_INDEX(tid->seq_start, bf->bf_seqno);
178         cindex = (tid->baw_head + index) & (ATH_TID_MAX_BUFS - 1);
179
180         ASSERT(tid->tx_buf[cindex] == NULL);
181         tid->tx_buf[cindex] = bf;
182
183         if (index >= ((tid->baw_tail - tid->baw_head) &
184                 (ATH_TID_MAX_BUFS - 1))) {
185                 tid->baw_tail = cindex;
186                 INCR(tid->baw_tail, ATH_TID_MAX_BUFS);
187         }
188 }
189
190 /*
191  * TODO: For frame(s) that are in the retry state, we will reuse the
192  * sequence number(s) without setting the retry bit. The
193  * alternative is to give up on these and BAR the receiver's window
194  * forward.
195  */
196 static void ath_tid_drain(struct ath_softc *sc, struct ath_txq *txq,
197                           struct ath_atx_tid *tid)
198
199 {
200         struct ath_buf *bf;
201         struct list_head bf_head;
202         INIT_LIST_HEAD(&bf_head);
203
204         for (;;) {
205                 if (list_empty(&tid->buf_q))
206                         break;
207
208                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
209                 list_move_tail(&bf->list, &bf_head);
210
211                 if (bf_isretried(bf))
212                         ath_tx_update_baw(sc, tid, bf->bf_seqno);
213
214                 spin_unlock(&txq->axq_lock);
215                 ath_tx_complete_buf(sc, bf, &bf_head, 0, 0);
216                 spin_lock(&txq->axq_lock);
217         }
218
219         tid->seq_next = tid->seq_start;
220         tid->baw_tail = tid->baw_head;
221 }
222
223 static void ath_tx_set_retry(struct ath_softc *sc, struct ath_buf *bf)
224 {
225         struct sk_buff *skb;
226         struct ieee80211_hdr *hdr;
227
228         bf->bf_state.bf_type |= BUF_RETRY;
229         bf->bf_retries++;
230
231         skb = bf->bf_mpdu;
232         hdr = (struct ieee80211_hdr *)skb->data;
233         hdr->frame_control |= cpu_to_le16(IEEE80211_FCTL_RETRY);
234 }
235
236 static struct ath_buf* ath_clone_txbuf(struct ath_softc *sc, struct ath_buf *bf)
237 {
238         struct ath_buf *tbf;
239
240         spin_lock_bh(&sc->tx.txbuflock);
241         if (WARN_ON(list_empty(&sc->tx.txbuf))) {
242                 spin_unlock_bh(&sc->tx.txbuflock);
243                 return NULL;
244         }
245         ASSERT(!list_empty((&sc->tx.txbuf)));
246         tbf = list_first_entry(&sc->tx.txbuf, struct ath_buf, list);
247         list_del(&tbf->list);
248         spin_unlock_bh(&sc->tx.txbuflock);
249
250         ATH_TXBUF_RESET(tbf);
251
252         tbf->bf_mpdu = bf->bf_mpdu;
253         tbf->bf_buf_addr = bf->bf_buf_addr;
254         *(tbf->bf_desc) = *(bf->bf_desc);
255         tbf->bf_state = bf->bf_state;
256         tbf->bf_dmacontext = bf->bf_dmacontext;
257
258         return tbf;
259 }
260
261 static void ath_tx_complete_aggr(struct ath_softc *sc, struct ath_txq *txq,
262                                  struct ath_buf *bf, struct list_head *bf_q,
263                                  int txok)
264 {
265         struct ath_node *an = NULL;
266         struct sk_buff *skb;
267         struct ieee80211_sta *sta;
268         struct ieee80211_hdr *hdr;
269         struct ath_atx_tid *tid = NULL;
270         struct ath_buf *bf_next, *bf_last = bf->bf_lastbf;
271         struct ath_desc *ds = bf_last->bf_desc;
272         struct list_head bf_head, bf_pending;
273         u16 seq_st = 0, acked_cnt = 0, txfail_cnt = 0;
274         u32 ba[WME_BA_BMP_SIZE >> 5];
275         int isaggr, txfail, txpending, sendbar = 0, needreset = 0, nbad = 0;
276         bool rc_update = true;
277
278         skb = bf->bf_mpdu;
279         hdr = (struct ieee80211_hdr *)skb->data;
280
281         rcu_read_lock();
282
283         sta = ieee80211_find_sta(sc->hw, hdr->addr1);
284         if (!sta) {
285                 rcu_read_unlock();
286                 return;
287         }
288
289         an = (struct ath_node *)sta->drv_priv;
290         tid = ATH_AN_2_TID(an, bf->bf_tidno);
291
292         isaggr = bf_isaggr(bf);
293         memset(ba, 0, WME_BA_BMP_SIZE >> 3);
294
295         if (isaggr && txok) {
296                 if (ATH_DS_TX_BA(ds)) {
297                         seq_st = ATH_DS_BA_SEQ(ds);
298                         memcpy(ba, ATH_DS_BA_BITMAP(ds),
299                                WME_BA_BMP_SIZE >> 3);
300                 } else {
301                         /*
302                          * AR5416 can become deaf/mute when BA
303                          * issue happens. Chip needs to be reset.
304                          * But AP code may have sychronization issues
305                          * when perform internal reset in this routine.
306                          * Only enable reset in STA mode for now.
307                          */
308                         if (sc->sc_ah->opmode == NL80211_IFTYPE_STATION)
309                                 needreset = 1;
310                 }
311         }
312
313         INIT_LIST_HEAD(&bf_pending);
314         INIT_LIST_HEAD(&bf_head);
315
316         nbad = ath_tx_num_badfrms(sc, bf, txok);
317         while (bf) {
318                 txfail = txpending = 0;
319                 bf_next = bf->bf_next;
320
321                 if (ATH_BA_ISSET(ba, ATH_BA_INDEX(seq_st, bf->bf_seqno))) {
322                         /* transmit completion, subframe is
323                          * acked by block ack */
324                         acked_cnt++;
325                 } else if (!isaggr && txok) {
326                         /* transmit completion */
327                         acked_cnt++;
328                 } else {
329                         if (!(tid->state & AGGR_CLEANUP) &&
330                             ds->ds_txstat.ts_flags != ATH9K_TX_SW_ABORTED) {
331                                 if (bf->bf_retries < ATH_MAX_SW_RETRIES) {
332                                         ath_tx_set_retry(sc, bf);
333                                         txpending = 1;
334                                 } else {
335                                         bf->bf_state.bf_type |= BUF_XRETRY;
336                                         txfail = 1;
337                                         sendbar = 1;
338                                         txfail_cnt++;
339                                 }
340                         } else {
341                                 /*
342                                  * cleanup in progress, just fail
343                                  * the un-acked sub-frames
344                                  */
345                                 txfail = 1;
346                         }
347                 }
348
349                 if (bf_next == NULL) {
350                         /*
351                          * Make sure the last desc is reclaimed if it
352                          * not a holding desc.
353                          */
354                         if (!bf_last->bf_stale)
355                                 list_move_tail(&bf->list, &bf_head);
356                         else
357                                 INIT_LIST_HEAD(&bf_head);
358                 } else {
359                         ASSERT(!list_empty(bf_q));
360                         list_move_tail(&bf->list, &bf_head);
361                 }
362
363                 if (!txpending) {
364                         /*
365                          * complete the acked-ones/xretried ones; update
366                          * block-ack window
367                          */
368                         spin_lock_bh(&txq->axq_lock);
369                         ath_tx_update_baw(sc, tid, bf->bf_seqno);
370                         spin_unlock_bh(&txq->axq_lock);
371
372                         if (rc_update && (acked_cnt == 1 || txfail_cnt == 1)) {
373                                 ath_tx_rc_status(bf, ds, nbad, txok, true);
374                                 rc_update = false;
375                         } else {
376                                 ath_tx_rc_status(bf, ds, nbad, txok, false);
377                         }
378
379                         ath_tx_complete_buf(sc, bf, &bf_head, !txfail, sendbar);
380                 } else {
381                         /* retry the un-acked ones */
382                         if (bf->bf_next == NULL && bf_last->bf_stale) {
383                                 struct ath_buf *tbf;
384
385                                 tbf = ath_clone_txbuf(sc, bf_last);
386                                 if (!tbf)
387                                         break;
388                                 ath9k_hw_cleartxdesc(sc->sc_ah, tbf->bf_desc);
389                                 list_add_tail(&tbf->list, &bf_head);
390                         } else {
391                                 /*
392                                  * Clear descriptor status words for
393                                  * software retry
394                                  */
395                                 ath9k_hw_cleartxdesc(sc->sc_ah, bf->bf_desc);
396                         }
397
398                         /*
399                          * Put this buffer to the temporary pending
400                          * queue to retain ordering
401                          */
402                         list_splice_tail_init(&bf_head, &bf_pending);
403                 }
404
405                 bf = bf_next;
406         }
407
408         if (tid->state & AGGR_CLEANUP) {
409                 if (tid->baw_head == tid->baw_tail) {
410                         tid->state &= ~AGGR_ADDBA_COMPLETE;
411                         tid->state &= ~AGGR_CLEANUP;
412
413                         /* send buffered frames as singles */
414                         ath_tx_flush_tid(sc, tid);
415                 }
416                 rcu_read_unlock();
417                 return;
418         }
419
420         /* prepend un-acked frames to the beginning of the pending frame queue */
421         if (!list_empty(&bf_pending)) {
422                 spin_lock_bh(&txq->axq_lock);
423                 list_splice(&bf_pending, &tid->buf_q);
424                 ath_tx_queue_tid(txq, tid);
425                 spin_unlock_bh(&txq->axq_lock);
426         }
427
428         rcu_read_unlock();
429
430         if (needreset)
431                 ath_reset(sc, false);
432 }
433
434 static u32 ath_lookup_rate(struct ath_softc *sc, struct ath_buf *bf,
435                            struct ath_atx_tid *tid)
436 {
437         const struct ath_rate_table *rate_table = sc->cur_rate_table;
438         struct sk_buff *skb;
439         struct ieee80211_tx_info *tx_info;
440         struct ieee80211_tx_rate *rates;
441         struct ath_tx_info_priv *tx_info_priv;
442         u32 max_4ms_framelen, frmlen;
443         u16 aggr_limit, legacy = 0, maxampdu;
444         int i;
445
446         skb = bf->bf_mpdu;
447         tx_info = IEEE80211_SKB_CB(skb);
448         rates = tx_info->control.rates;
449         tx_info_priv = (struct ath_tx_info_priv *)tx_info->rate_driver_data[0];
450
451         /*
452          * Find the lowest frame length among the rate series that will have a
453          * 4ms transmit duration.
454          * TODO - TXOP limit needs to be considered.
455          */
456         max_4ms_framelen = ATH_AMPDU_LIMIT_MAX;
457
458         for (i = 0; i < 4; i++) {
459                 if (rates[i].count) {
460                         if (!WLAN_RC_PHY_HT(rate_table->info[rates[i].idx].phy)) {
461                                 legacy = 1;
462                                 break;
463                         }
464
465                         frmlen = rate_table->info[rates[i].idx].max_4ms_framelen;
466                         max_4ms_framelen = min(max_4ms_framelen, frmlen);
467                 }
468         }
469
470         /*
471          * limit aggregate size by the minimum rate if rate selected is
472          * not a probe rate, if rate selected is a probe rate then
473          * avoid aggregation of this packet.
474          */
475         if (tx_info->flags & IEEE80211_TX_CTL_RATE_CTRL_PROBE || legacy)
476                 return 0;
477
478         aggr_limit = min(max_4ms_framelen, (u32)ATH_AMPDU_LIMIT_DEFAULT);
479
480         /*
481          * h/w can accept aggregates upto 16 bit lengths (65535).
482          * The IE, however can hold upto 65536, which shows up here
483          * as zero. Ignore 65536 since we  are constrained by hw.
484          */
485         maxampdu = tid->an->maxampdu;
486         if (maxampdu)
487                 aggr_limit = min(aggr_limit, maxampdu);
488
489         return aggr_limit;
490 }
491
492 /*
493  * Returns the number of delimiters to be added to
494  * meet the minimum required mpdudensity.
495  * caller should make sure that the rate is HT rate .
496  */
497 static int ath_compute_num_delims(struct ath_softc *sc, struct ath_atx_tid *tid,
498                                   struct ath_buf *bf, u16 frmlen)
499 {
500         const struct ath_rate_table *rt = sc->cur_rate_table;
501         struct sk_buff *skb = bf->bf_mpdu;
502         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
503         u32 nsymbits, nsymbols, mpdudensity;
504         u16 minlen;
505         u8 rc, flags, rix;
506         int width, half_gi, ndelim, mindelim;
507
508         /* Select standard number of delimiters based on frame length alone */
509         ndelim = ATH_AGGR_GET_NDELIM(frmlen);
510
511         /*
512          * If encryption enabled, hardware requires some more padding between
513          * subframes.
514          * TODO - this could be improved to be dependent on the rate.
515          *      The hardware can keep up at lower rates, but not higher rates
516          */
517         if (bf->bf_keytype != ATH9K_KEY_TYPE_CLEAR)
518                 ndelim += ATH_AGGR_ENCRYPTDELIM;
519
520         /*
521          * Convert desired mpdu density from microeconds to bytes based
522          * on highest rate in rate series (i.e. first rate) to determine
523          * required minimum length for subframe. Take into account
524          * whether high rate is 20 or 40Mhz and half or full GI.
525          */
526         mpdudensity = tid->an->mpdudensity;
527
528         /*
529          * If there is no mpdu density restriction, no further calculation
530          * is needed.
531          */
532         if (mpdudensity == 0)
533                 return ndelim;
534
535         rix = tx_info->control.rates[0].idx;
536         flags = tx_info->control.rates[0].flags;
537         rc = rt->info[rix].ratecode;
538         width = (flags & IEEE80211_TX_RC_40_MHZ_WIDTH) ? 1 : 0;
539         half_gi = (flags & IEEE80211_TX_RC_SHORT_GI) ? 1 : 0;
540
541         if (half_gi)
542                 nsymbols = NUM_SYMBOLS_PER_USEC_HALFGI(mpdudensity);
543         else
544                 nsymbols = NUM_SYMBOLS_PER_USEC(mpdudensity);
545
546         if (nsymbols == 0)
547                 nsymbols = 1;
548
549         nsymbits = bits_per_symbol[HT_RC_2_MCS(rc)][width];
550         minlen = (nsymbols * nsymbits) / BITS_PER_BYTE;
551
552         if (frmlen < minlen) {
553                 mindelim = (minlen - frmlen) / ATH_AGGR_DELIM_SZ;
554                 ndelim = max(mindelim, ndelim);
555         }
556
557         return ndelim;
558 }
559
560 static enum ATH_AGGR_STATUS ath_tx_form_aggr(struct ath_softc *sc,
561                                              struct ath_atx_tid *tid,
562                                              struct list_head *bf_q)
563 {
564 #define PADBYTES(_len) ((4 - ((_len) % 4)) % 4)
565         struct ath_buf *bf, *bf_first, *bf_prev = NULL;
566         int rl = 0, nframes = 0, ndelim, prev_al = 0;
567         u16 aggr_limit = 0, al = 0, bpad = 0,
568                 al_delta, h_baw = tid->baw_size / 2;
569         enum ATH_AGGR_STATUS status = ATH_AGGR_DONE;
570
571         bf_first = list_first_entry(&tid->buf_q, struct ath_buf, list);
572
573         do {
574                 bf = list_first_entry(&tid->buf_q, struct ath_buf, list);
575
576                 /* do not step over block-ack window */
577                 if (!BAW_WITHIN(tid->seq_start, tid->baw_size, bf->bf_seqno)) {
578                         status = ATH_AGGR_BAW_CLOSED;
579                         break;
580                 }
581
582                 if (!rl) {
583                         aggr_limit = ath_lookup_rate(sc, bf, tid);
584                         rl = 1;
585                 }
586
587                 /* do not exceed aggregation limit */
588                 al_delta = ATH_AGGR_DELIM_SZ + bf->bf_frmlen;
589
590                 if (nframes &&
591                     (aggr_limit < (al + bpad + al_delta + prev_al))) {
592                         status = ATH_AGGR_LIMITED;
593                         break;
594                 }
595
596                 /* do not exceed subframe limit */
597                 if (nframes >= min((int)h_baw, ATH_AMPDU_SUBFRAME_DEFAULT)) {
598                         status = ATH_AGGR_LIMITED;
599                         break;
600                 }
601                 nframes++;
602
603                 /* add padding for previous frame to aggregation length */
604                 al += bpad + al_delta;
605
606                 /*
607                  * Get the delimiters needed to meet the MPDU
608                  * density for this node.
609                  */
610                 ndelim = ath_compute_num_delims(sc, tid, bf_first, bf->bf_frmlen);
611                 bpad = PADBYTES(al_delta) + (ndelim << 2);
612
613                 bf->bf_next = NULL;
614                 bf->bf_desc->ds_link = 0;
615
616                 /* link buffers of this frame to the aggregate */
617                 ath_tx_addto_baw(sc, tid, bf);
618                 ath9k_hw_set11n_aggr_middle(sc->sc_ah, bf->bf_desc, ndelim);
619                 list_move_tail(&bf->list, bf_q);
620                 if (bf_prev) {
621                         bf_prev->bf_next = bf;
622                         bf_prev->bf_desc->ds_link = bf->bf_daddr;
623                 }
624                 bf_prev = bf;
625         } while (!list_empty(&tid->buf_q));
626
627         bf_first->bf_al = al;
628         bf_first->bf_nframes = nframes;
629
630         return status;
631 #undef PADBYTES
632 }
633
634 static void ath_tx_sched_aggr(struct ath_softc *sc, struct ath_txq *txq,
635                               struct ath_atx_tid *tid)
636 {
637         struct ath_buf *bf;
638         enum ATH_AGGR_STATUS status;
639         struct list_head bf_q;
640
641         do {
642                 if (list_empty(&tid->buf_q))
643                         return;
644
645                 INIT_LIST_HEAD(&bf_q);
646
647                 status = ath_tx_form_aggr(sc, tid, &bf_q);
648
649                 /*
650                  * no frames picked up to be aggregated;
651                  * block-ack window is not open.
652                  */
653                 if (list_empty(&bf_q))
654                         break;
655
656                 bf = list_first_entry(&bf_q, struct ath_buf, list);
657                 bf->bf_lastbf = list_entry(bf_q.prev, struct ath_buf, list);
658
659                 /* if only one frame, send as non-aggregate */
660                 if (bf->bf_nframes == 1) {
661                         bf->bf_state.bf_type &= ~BUF_AGGR;
662                         ath9k_hw_clr11n_aggr(sc->sc_ah, bf->bf_desc);
663                         ath_buf_set_rate(sc, bf);
664                         ath_tx_txqaddbuf(sc, txq, &bf_q);
665                         continue;
666                 }
667
668                 /* setup first desc of aggregate */
669                 bf->bf_state.bf_type |= BUF_AGGR;
670                 ath_buf_set_rate(sc, bf);
671                 ath9k_hw_set11n_aggr_first(sc->sc_ah, bf->bf_desc, bf->bf_al);
672
673                 /* anchor last desc of aggregate */
674                 ath9k_hw_set11n_aggr_last(sc->sc_ah, bf->bf_lastbf->bf_desc);
675
676                 txq->axq_aggr_depth++;
677                 ath_tx_txqaddbuf(sc, txq, &bf_q);
678
679         } while (txq->axq_depth < ATH_AGGR_MIN_QDEPTH &&
680                  status != ATH_AGGR_BAW_CLOSED);
681 }
682
683 int ath_tx_aggr_start(struct ath_softc *sc, struct ieee80211_sta *sta,
684                       u16 tid, u16 *ssn)
685 {
686         struct ath_atx_tid *txtid;
687         struct ath_node *an;
688
689         an = (struct ath_node *)sta->drv_priv;
690
691         if (sc->sc_flags & SC_OP_TXAGGR) {
692                 txtid = ATH_AN_2_TID(an, tid);
693                 txtid->state |= AGGR_ADDBA_PROGRESS;
694                 ath_tx_pause_tid(sc, txtid);
695                 *ssn = txtid->seq_start;
696         }
697
698         return 0;
699 }
700
701 int ath_tx_aggr_stop(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid)
702 {
703         struct ath_node *an = (struct ath_node *)sta->drv_priv;
704         struct ath_atx_tid *txtid = ATH_AN_2_TID(an, tid);
705         struct ath_txq *txq = &sc->tx.txq[txtid->ac->qnum];
706         struct ath_buf *bf;
707         struct list_head bf_head;
708         INIT_LIST_HEAD(&bf_head);
709
710         if (txtid->state & AGGR_CLEANUP)
711                 return 0;
712
713         if (!(txtid->state & AGGR_ADDBA_COMPLETE)) {
714                 txtid->state &= ~AGGR_ADDBA_PROGRESS;
715                 return 0;
716         }
717
718         ath_tx_pause_tid(sc, txtid);
719
720         /* drop all software retried frames and mark this TID */
721         spin_lock_bh(&txq->axq_lock);
722         while (!list_empty(&txtid->buf_q)) {
723                 bf = list_first_entry(&txtid->buf_q, struct ath_buf, list);
724                 if (!bf_isretried(bf)) {
725                         /*
726                          * NB: it's based on the assumption that
727                          * software retried frame will always stay
728                          * at the head of software queue.
729                          */
730                         break;
731                 }
732                 list_move_tail(&bf->list, &bf_head);
733                 ath_tx_update_baw(sc, txtid, bf->bf_seqno);
734                 ath_tx_complete_buf(sc, bf, &bf_head, 0, 0);
735         }
736         spin_unlock_bh(&txq->axq_lock);
737
738         if (txtid->baw_head != txtid->baw_tail) {
739                 txtid->state |= AGGR_CLEANUP;
740         } else {
741                 txtid->state &= ~AGGR_ADDBA_COMPLETE;
742                 ath_tx_flush_tid(sc, txtid);
743         }
744
745         return 0;
746 }
747
748 void ath_tx_aggr_resume(struct ath_softc *sc, struct ieee80211_sta *sta, u16 tid)
749 {
750         struct ath_atx_tid *txtid;
751         struct ath_node *an;
752
753         an = (struct ath_node *)sta->drv_priv;
754
755         if (sc->sc_flags & SC_OP_TXAGGR) {
756                 txtid = ATH_AN_2_TID(an, tid);
757                 txtid->baw_size =
758                         IEEE80211_MIN_AMPDU_BUF << sta->ht_cap.ampdu_factor;
759                 txtid->state |= AGGR_ADDBA_COMPLETE;
760                 txtid->state &= ~AGGR_ADDBA_PROGRESS;
761                 ath_tx_resume_tid(sc, txtid);
762         }
763 }
764
765 bool ath_tx_aggr_check(struct ath_softc *sc, struct ath_node *an, u8 tidno)
766 {
767         struct ath_atx_tid *txtid;
768
769         if (!(sc->sc_flags & SC_OP_TXAGGR))
770                 return false;
771
772         txtid = ATH_AN_2_TID(an, tidno);
773
774         if (!(txtid->state & (AGGR_ADDBA_COMPLETE | AGGR_ADDBA_PROGRESS)))
775                         return true;
776         return false;
777 }
778
779 /********************/
780 /* Queue Management */
781 /********************/
782
783 static void ath_txq_drain_pending_buffers(struct ath_softc *sc,
784                                           struct ath_txq *txq)
785 {
786         struct ath_atx_ac *ac, *ac_tmp;
787         struct ath_atx_tid *tid, *tid_tmp;
788
789         list_for_each_entry_safe(ac, ac_tmp, &txq->axq_acq, list) {
790                 list_del(&ac->list);
791                 ac->sched = false;
792                 list_for_each_entry_safe(tid, tid_tmp, &ac->tid_q, list) {
793                         list_del(&tid->list);
794                         tid->sched = false;
795                         ath_tid_drain(sc, txq, tid);
796                 }
797         }
798 }
799
800 struct ath_txq *ath_txq_setup(struct ath_softc *sc, int qtype, int subtype)
801 {
802         struct ath_hw *ah = sc->sc_ah;
803         struct ath9k_tx_queue_info qi;
804         int qnum;
805
806         memset(&qi, 0, sizeof(qi));
807         qi.tqi_subtype = subtype;
808         qi.tqi_aifs = ATH9K_TXQ_USEDEFAULT;
809         qi.tqi_cwmin = ATH9K_TXQ_USEDEFAULT;
810         qi.tqi_cwmax = ATH9K_TXQ_USEDEFAULT;
811         qi.tqi_physCompBuf = 0;
812
813         /*
814          * Enable interrupts only for EOL and DESC conditions.
815          * We mark tx descriptors to receive a DESC interrupt
816          * when a tx queue gets deep; otherwise waiting for the
817          * EOL to reap descriptors.  Note that this is done to
818          * reduce interrupt load and this only defers reaping
819          * descriptors, never transmitting frames.  Aside from
820          * reducing interrupts this also permits more concurrency.
821          * The only potential downside is if the tx queue backs
822          * up in which case the top half of the kernel may backup
823          * due to a lack of tx descriptors.
824          *
825          * The UAPSD queue is an exception, since we take a desc-
826          * based intr on the EOSP frames.
827          */
828         if (qtype == ATH9K_TX_QUEUE_UAPSD)
829                 qi.tqi_qflags = TXQ_FLAG_TXDESCINT_ENABLE;
830         else
831                 qi.tqi_qflags = TXQ_FLAG_TXEOLINT_ENABLE |
832                         TXQ_FLAG_TXDESCINT_ENABLE;
833         qnum = ath9k_hw_setuptxqueue(ah, qtype, &qi);
834         if (qnum == -1) {
835                 /*
836                  * NB: don't print a message, this happens
837                  * normally on parts with too few tx queues
838                  */
839                 return NULL;
840         }
841         if (qnum >= ARRAY_SIZE(sc->tx.txq)) {
842                 DPRINTF(sc, ATH_DBG_FATAL,
843                         "qnum %u out of range, max %u!\n",
844                         qnum, (unsigned int)ARRAY_SIZE(sc->tx.txq));
845                 ath9k_hw_releasetxqueue(ah, qnum);
846                 return NULL;
847         }
848         if (!ATH_TXQ_SETUP(sc, qnum)) {
849                 struct ath_txq *txq = &sc->tx.txq[qnum];
850
851                 txq->axq_qnum = qnum;
852                 txq->axq_link = NULL;
853                 INIT_LIST_HEAD(&txq->axq_q);
854                 INIT_LIST_HEAD(&txq->axq_acq);
855                 spin_lock_init(&txq->axq_lock);
856                 txq->axq_depth = 0;
857                 txq->axq_aggr_depth = 0;
858                 txq->axq_totalqueued = 0;
859                 txq->axq_linkbuf = NULL;
860                 sc->tx.txqsetup |= 1<<qnum;
861         }
862         return &sc->tx.txq[qnum];
863 }
864
865 static int ath_tx_get_qnum(struct ath_softc *sc, int qtype, int haltype)
866 {
867         int qnum;
868
869         switch (qtype) {
870         case ATH9K_TX_QUEUE_DATA:
871                 if (haltype >= ARRAY_SIZE(sc->tx.hwq_map)) {
872                         DPRINTF(sc, ATH_DBG_FATAL,
873                                 "HAL AC %u out of range, max %zu!\n",
874                                 haltype, ARRAY_SIZE(sc->tx.hwq_map));
875                         return -1;
876                 }
877                 qnum = sc->tx.hwq_map[haltype];
878                 break;
879         case ATH9K_TX_QUEUE_BEACON:
880                 qnum = sc->beacon.beaconq;
881                 break;
882         case ATH9K_TX_QUEUE_CAB:
883                 qnum = sc->beacon.cabq->axq_qnum;
884                 break;
885         default:
886                 qnum = -1;
887         }
888         return qnum;
889 }
890
891 struct ath_txq *ath_test_get_txq(struct ath_softc *sc, struct sk_buff *skb)
892 {
893         struct ath_txq *txq = NULL;
894         int qnum;
895
896         qnum = ath_get_hal_qnum(skb_get_queue_mapping(skb), sc);
897         txq = &sc->tx.txq[qnum];
898
899         spin_lock_bh(&txq->axq_lock);
900
901         if (txq->axq_depth >= (ATH_TXBUF - 20)) {
902                 DPRINTF(sc, ATH_DBG_XMIT,
903                         "TX queue: %d is full, depth: %d\n",
904                         qnum, txq->axq_depth);
905                 ieee80211_stop_queue(sc->hw, skb_get_queue_mapping(skb));
906                 txq->stopped = 1;
907                 spin_unlock_bh(&txq->axq_lock);
908                 return NULL;
909         }
910
911         spin_unlock_bh(&txq->axq_lock);
912
913         return txq;
914 }
915
916 int ath_txq_update(struct ath_softc *sc, int qnum,
917                    struct ath9k_tx_queue_info *qinfo)
918 {
919         struct ath_hw *ah = sc->sc_ah;
920         int error = 0;
921         struct ath9k_tx_queue_info qi;
922
923         if (qnum == sc->beacon.beaconq) {
924                 /*
925                  * XXX: for beacon queue, we just save the parameter.
926                  * It will be picked up by ath_beaconq_config when
927                  * it's necessary.
928                  */
929                 sc->beacon.beacon_qi = *qinfo;
930                 return 0;
931         }
932
933         ASSERT(sc->tx.txq[qnum].axq_qnum == qnum);
934
935         ath9k_hw_get_txq_props(ah, qnum, &qi);
936         qi.tqi_aifs = qinfo->tqi_aifs;
937         qi.tqi_cwmin = qinfo->tqi_cwmin;
938         qi.tqi_cwmax = qinfo->tqi_cwmax;
939         qi.tqi_burstTime = qinfo->tqi_burstTime;
940         qi.tqi_readyTime = qinfo->tqi_readyTime;
941
942         if (!ath9k_hw_set_txq_props(ah, qnum, &qi)) {
943                 DPRINTF(sc, ATH_DBG_FATAL,
944                         "Unable to update hardware queue %u!\n", qnum);
945                 error = -EIO;
946         } else {
947                 ath9k_hw_resettxqueue(ah, qnum);
948         }
949
950         return error;
951 }
952
953 int ath_cabq_update(struct ath_softc *sc)
954 {
955         struct ath9k_tx_queue_info qi;
956         int qnum = sc->beacon.cabq->axq_qnum;
957
958         ath9k_hw_get_txq_props(sc->sc_ah, qnum, &qi);
959         /*
960          * Ensure the readytime % is within the bounds.
961          */
962         if (sc->config.cabqReadytime < ATH9K_READY_TIME_LO_BOUND)
963                 sc->config.cabqReadytime = ATH9K_READY_TIME_LO_BOUND;
964         else if (sc->config.cabqReadytime > ATH9K_READY_TIME_HI_BOUND)
965                 sc->config.cabqReadytime = ATH9K_READY_TIME_HI_BOUND;
966
967         qi.tqi_readyTime = (sc->beacon_interval *
968                             sc->config.cabqReadytime) / 100;
969         ath_txq_update(sc, qnum, &qi);
970
971         return 0;
972 }
973
974 /*
975  * Drain a given TX queue (could be Beacon or Data)
976  *
977  * This assumes output has been stopped and
978  * we do not need to block ath_tx_tasklet.
979  */
980 void ath_draintxq(struct ath_softc *sc, struct ath_txq *txq, bool retry_tx)
981 {
982         struct ath_buf *bf, *lastbf;
983         struct list_head bf_head;
984
985         INIT_LIST_HEAD(&bf_head);
986
987         for (;;) {
988                 spin_lock_bh(&txq->axq_lock);
989
990                 if (list_empty(&txq->axq_q)) {
991                         txq->axq_link = NULL;
992                         txq->axq_linkbuf = NULL;
993                         spin_unlock_bh(&txq->axq_lock);
994                         break;
995                 }
996
997                 bf = list_first_entry(&txq->axq_q, struct ath_buf, list);
998
999                 if (bf->bf_stale) {
1000                         list_del(&bf->list);
1001                         spin_unlock_bh(&txq->axq_lock);
1002
1003                         spin_lock_bh(&sc->tx.txbuflock);
1004                         list_add_tail(&bf->list, &sc->tx.txbuf);
1005                         spin_unlock_bh(&sc->tx.txbuflock);
1006                         continue;
1007                 }
1008
1009                 lastbf = bf->bf_lastbf;
1010                 if (!retry_tx)
1011                         lastbf->bf_desc->ds_txstat.ts_flags =
1012                                 ATH9K_TX_SW_ABORTED;
1013
1014                 /* remove ath_buf's of the same mpdu from txq */
1015                 list_cut_position(&bf_head, &txq->axq_q, &lastbf->list);
1016                 txq->axq_depth--;
1017
1018                 spin_unlock_bh(&txq->axq_lock);
1019
1020                 if (bf_isampdu(bf))
1021                         ath_tx_complete_aggr(sc, txq, bf, &bf_head, 0);
1022                 else
1023                         ath_tx_complete_buf(sc, bf, &bf_head, 0, 0);
1024         }
1025
1026         /* flush any pending frames if aggregation is enabled */
1027         if (sc->sc_flags & SC_OP_TXAGGR) {
1028                 if (!retry_tx) {
1029                         spin_lock_bh(&txq->axq_lock);
1030                         ath_txq_drain_pending_buffers(sc, txq);
1031                         spin_unlock_bh(&txq->axq_lock);
1032                 }
1033         }
1034 }
1035
1036 void ath_drain_all_txq(struct ath_softc *sc, bool retry_tx)
1037 {
1038         struct ath_hw *ah = sc->sc_ah;
1039         struct ath_txq *txq;
1040         int i, npend = 0;
1041
1042         if (sc->sc_flags & SC_OP_INVALID)
1043                 return;
1044
1045         /* Stop beacon queue */
1046         ath9k_hw_stoptxdma(sc->sc_ah, sc->beacon.beaconq);
1047
1048         /* Stop data queues */
1049         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1050                 if (ATH_TXQ_SETUP(sc, i)) {
1051                         txq = &sc->tx.txq[i];
1052                         ath9k_hw_stoptxdma(ah, txq->axq_qnum);
1053                         npend += ath9k_hw_numtxpending(ah, txq->axq_qnum);
1054                 }
1055         }
1056
1057         if (npend) {
1058                 int r;
1059
1060                 DPRINTF(sc, ATH_DBG_XMIT, "Unable to stop TxDMA. Reset HAL!\n");
1061
1062                 spin_lock_bh(&sc->sc_resetlock);
1063                 r = ath9k_hw_reset(ah, sc->sc_ah->curchan, true);
1064                 if (r)
1065                         DPRINTF(sc, ATH_DBG_FATAL,
1066                                 "Unable to reset hardware; reset status %d\n",
1067                                 r);
1068                 spin_unlock_bh(&sc->sc_resetlock);
1069         }
1070
1071         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
1072                 if (ATH_TXQ_SETUP(sc, i))
1073                         ath_draintxq(sc, &sc->tx.txq[i], retry_tx);
1074         }
1075 }
1076
1077 void ath_tx_cleanupq(struct ath_softc *sc, struct ath_txq *txq)
1078 {
1079         ath9k_hw_releasetxqueue(sc->sc_ah, txq->axq_qnum);
1080         sc->tx.txqsetup &= ~(1<<txq->axq_qnum);
1081 }
1082
1083 void ath_txq_schedule(struct ath_softc *sc, struct ath_txq *txq)
1084 {
1085         struct ath_atx_ac *ac;
1086         struct ath_atx_tid *tid;
1087
1088         if (list_empty(&txq->axq_acq))
1089                 return;
1090
1091         ac = list_first_entry(&txq->axq_acq, struct ath_atx_ac, list);
1092         list_del(&ac->list);
1093         ac->sched = false;
1094
1095         do {
1096                 if (list_empty(&ac->tid_q))
1097                         return;
1098
1099                 tid = list_first_entry(&ac->tid_q, struct ath_atx_tid, list);
1100                 list_del(&tid->list);
1101                 tid->sched = false;
1102
1103                 if (tid->paused)
1104                         continue;
1105
1106                 if ((txq->axq_depth % 2) == 0)
1107                         ath_tx_sched_aggr(sc, txq, tid);
1108
1109                 /*
1110                  * add tid to round-robin queue if more frames
1111                  * are pending for the tid
1112                  */
1113                 if (!list_empty(&tid->buf_q))
1114                         ath_tx_queue_tid(txq, tid);
1115
1116                 break;
1117         } while (!list_empty(&ac->tid_q));
1118
1119         if (!list_empty(&ac->tid_q)) {
1120                 if (!ac->sched) {
1121                         ac->sched = true;
1122                         list_add_tail(&ac->list, &txq->axq_acq);
1123                 }
1124         }
1125 }
1126
1127 int ath_tx_setup(struct ath_softc *sc, int haltype)
1128 {
1129         struct ath_txq *txq;
1130
1131         if (haltype >= ARRAY_SIZE(sc->tx.hwq_map)) {
1132                 DPRINTF(sc, ATH_DBG_FATAL,
1133                         "HAL AC %u out of range, max %zu!\n",
1134                          haltype, ARRAY_SIZE(sc->tx.hwq_map));
1135                 return 0;
1136         }
1137         txq = ath_txq_setup(sc, ATH9K_TX_QUEUE_DATA, haltype);
1138         if (txq != NULL) {
1139                 sc->tx.hwq_map[haltype] = txq->axq_qnum;
1140                 return 1;
1141         } else
1142                 return 0;
1143 }
1144
1145 /***********/
1146 /* TX, DMA */
1147 /***********/
1148
1149 /*
1150  * Insert a chain of ath_buf (descriptors) on a txq and
1151  * assume the descriptors are already chained together by caller.
1152  */
1153 static void ath_tx_txqaddbuf(struct ath_softc *sc, struct ath_txq *txq,
1154                              struct list_head *head)
1155 {
1156         struct ath_hw *ah = sc->sc_ah;
1157         struct ath_buf *bf;
1158
1159         /*
1160          * Insert the frame on the outbound list and
1161          * pass it on to the hardware.
1162          */
1163
1164         if (list_empty(head))
1165                 return;
1166
1167         bf = list_first_entry(head, struct ath_buf, list);
1168
1169         list_splice_tail_init(head, &txq->axq_q);
1170         txq->axq_depth++;
1171         txq->axq_totalqueued++;
1172         txq->axq_linkbuf = list_entry(txq->axq_q.prev, struct ath_buf, list);
1173
1174         DPRINTF(sc, ATH_DBG_QUEUE,
1175                 "qnum: %d, txq depth: %d\n", txq->axq_qnum, txq->axq_depth);
1176
1177         if (txq->axq_link == NULL) {
1178                 ath9k_hw_puttxbuf(ah, txq->axq_qnum, bf->bf_daddr);
1179                 DPRINTF(sc, ATH_DBG_XMIT,
1180                         "TXDP[%u] = %llx (%p)\n",
1181                         txq->axq_qnum, ito64(bf->bf_daddr), bf->bf_desc);
1182         } else {
1183                 *txq->axq_link = bf->bf_daddr;
1184                 DPRINTF(sc, ATH_DBG_XMIT, "link[%u] (%p)=%llx (%p)\n",
1185                         txq->axq_qnum, txq->axq_link,
1186                         ito64(bf->bf_daddr), bf->bf_desc);
1187         }
1188         txq->axq_link = &(bf->bf_lastbf->bf_desc->ds_link);
1189         ath9k_hw_txstart(ah, txq->axq_qnum);
1190 }
1191
1192 static struct ath_buf *ath_tx_get_buffer(struct ath_softc *sc)
1193 {
1194         struct ath_buf *bf = NULL;
1195
1196         spin_lock_bh(&sc->tx.txbuflock);
1197
1198         if (unlikely(list_empty(&sc->tx.txbuf))) {
1199                 spin_unlock_bh(&sc->tx.txbuflock);
1200                 return NULL;
1201         }
1202
1203         bf = list_first_entry(&sc->tx.txbuf, struct ath_buf, list);
1204         list_del(&bf->list);
1205
1206         spin_unlock_bh(&sc->tx.txbuflock);
1207
1208         return bf;
1209 }
1210
1211 static void ath_tx_send_ampdu(struct ath_softc *sc, struct ath_atx_tid *tid,
1212                               struct list_head *bf_head,
1213                               struct ath_tx_control *txctl)
1214 {
1215         struct ath_buf *bf;
1216
1217         bf = list_first_entry(bf_head, struct ath_buf, list);
1218         bf->bf_state.bf_type |= BUF_AMPDU;
1219
1220         /*
1221          * Do not queue to h/w when any of the following conditions is true:
1222          * - there are pending frames in software queue
1223          * - the TID is currently paused for ADDBA/BAR request
1224          * - seqno is not within block-ack window
1225          * - h/w queue depth exceeds low water mark
1226          */
1227         if (!list_empty(&tid->buf_q) || tid->paused ||
1228             !BAW_WITHIN(tid->seq_start, tid->baw_size, bf->bf_seqno) ||
1229             txctl->txq->axq_depth >= ATH_AGGR_MIN_QDEPTH) {
1230                 /*
1231                  * Add this frame to software queue for scheduling later
1232                  * for aggregation.
1233                  */
1234                 list_move_tail(&bf->list, &tid->buf_q);
1235                 ath_tx_queue_tid(txctl->txq, tid);
1236                 return;
1237         }
1238
1239         /* Add sub-frame to BAW */
1240         ath_tx_addto_baw(sc, tid, bf);
1241
1242         /* Queue to h/w without aggregation */
1243         bf->bf_nframes = 1;
1244         bf->bf_lastbf = bf;
1245         ath_buf_set_rate(sc, bf);
1246         ath_tx_txqaddbuf(sc, txctl->txq, bf_head);
1247 }
1248
1249 static void ath_tx_send_ht_normal(struct ath_softc *sc, struct ath_txq *txq,
1250                                   struct ath_atx_tid *tid,
1251                                   struct list_head *bf_head)
1252 {
1253         struct ath_buf *bf;
1254
1255         bf = list_first_entry(bf_head, struct ath_buf, list);
1256         bf->bf_state.bf_type &= ~BUF_AMPDU;
1257
1258         /* update starting sequence number for subsequent ADDBA request */
1259         INCR(tid->seq_start, IEEE80211_SEQ_MAX);
1260
1261         bf->bf_nframes = 1;
1262         bf->bf_lastbf = bf;
1263         ath_buf_set_rate(sc, bf);
1264         ath_tx_txqaddbuf(sc, txq, bf_head);
1265 }
1266
1267 static void ath_tx_send_normal(struct ath_softc *sc, struct ath_txq *txq,
1268                                struct list_head *bf_head)
1269 {
1270         struct ath_buf *bf;
1271
1272         bf = list_first_entry(bf_head, struct ath_buf, list);
1273
1274         bf->bf_lastbf = bf;
1275         bf->bf_nframes = 1;
1276         ath_buf_set_rate(sc, bf);
1277         ath_tx_txqaddbuf(sc, txq, bf_head);
1278 }
1279
1280 static enum ath9k_pkt_type get_hw_packet_type(struct sk_buff *skb)
1281 {
1282         struct ieee80211_hdr *hdr;
1283         enum ath9k_pkt_type htype;
1284         __le16 fc;
1285
1286         hdr = (struct ieee80211_hdr *)skb->data;
1287         fc = hdr->frame_control;
1288
1289         if (ieee80211_is_beacon(fc))
1290                 htype = ATH9K_PKT_TYPE_BEACON;
1291         else if (ieee80211_is_probe_resp(fc))
1292                 htype = ATH9K_PKT_TYPE_PROBE_RESP;
1293         else if (ieee80211_is_atim(fc))
1294                 htype = ATH9K_PKT_TYPE_ATIM;
1295         else if (ieee80211_is_pspoll(fc))
1296                 htype = ATH9K_PKT_TYPE_PSPOLL;
1297         else
1298                 htype = ATH9K_PKT_TYPE_NORMAL;
1299
1300         return htype;
1301 }
1302
1303 static bool is_pae(struct sk_buff *skb)
1304 {
1305         struct ieee80211_hdr *hdr;
1306         __le16 fc;
1307
1308         hdr = (struct ieee80211_hdr *)skb->data;
1309         fc = hdr->frame_control;
1310
1311         if (ieee80211_is_data(fc)) {
1312                 if (ieee80211_is_nullfunc(fc) ||
1313                     /* Port Access Entity (IEEE 802.1X) */
1314                     (skb->protocol == cpu_to_be16(ETH_P_PAE))) {
1315                         return true;
1316                 }
1317         }
1318
1319         return false;
1320 }
1321
1322 static int get_hw_crypto_keytype(struct sk_buff *skb)
1323 {
1324         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1325
1326         if (tx_info->control.hw_key) {
1327                 if (tx_info->control.hw_key->alg == ALG_WEP)
1328                         return ATH9K_KEY_TYPE_WEP;
1329                 else if (tx_info->control.hw_key->alg == ALG_TKIP)
1330                         return ATH9K_KEY_TYPE_TKIP;
1331                 else if (tx_info->control.hw_key->alg == ALG_CCMP)
1332                         return ATH9K_KEY_TYPE_AES;
1333         }
1334
1335         return ATH9K_KEY_TYPE_CLEAR;
1336 }
1337
1338 static void assign_aggr_tid_seqno(struct sk_buff *skb,
1339                                   struct ath_buf *bf)
1340 {
1341         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1342         struct ieee80211_hdr *hdr;
1343         struct ath_node *an;
1344         struct ath_atx_tid *tid;
1345         __le16 fc;
1346         u8 *qc;
1347
1348         if (!tx_info->control.sta)
1349                 return;
1350
1351         an = (struct ath_node *)tx_info->control.sta->drv_priv;
1352         hdr = (struct ieee80211_hdr *)skb->data;
1353         fc = hdr->frame_control;
1354
1355         if (ieee80211_is_data_qos(fc)) {
1356                 qc = ieee80211_get_qos_ctl(hdr);
1357                 bf->bf_tidno = qc[0] & 0xf;
1358         }
1359
1360         /*
1361          * For HT capable stations, we save tidno for later use.
1362          * We also override seqno set by upper layer with the one
1363          * in tx aggregation state.
1364          *
1365          * If fragmentation is on, the sequence number is
1366          * not overridden, since it has been
1367          * incremented by the fragmentation routine.
1368          *
1369          * FIXME: check if the fragmentation threshold exceeds
1370          * IEEE80211 max.
1371          */
1372         tid = ATH_AN_2_TID(an, bf->bf_tidno);
1373         hdr->seq_ctrl = cpu_to_le16(tid->seq_next <<
1374                         IEEE80211_SEQ_SEQ_SHIFT);
1375         bf->bf_seqno = tid->seq_next;
1376         INCR(tid->seq_next, IEEE80211_SEQ_MAX);
1377 }
1378
1379 static int setup_tx_flags(struct ath_softc *sc, struct sk_buff *skb,
1380                           struct ath_txq *txq)
1381 {
1382         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1383         int flags = 0;
1384
1385         flags |= ATH9K_TXDESC_CLRDMASK; /* needed for crypto errors */
1386         flags |= ATH9K_TXDESC_INTREQ;
1387
1388         if (tx_info->flags & IEEE80211_TX_CTL_NO_ACK)
1389                 flags |= ATH9K_TXDESC_NOACK;
1390
1391         return flags;
1392 }
1393
1394 /*
1395  * rix - rate index
1396  * pktlen - total bytes (delims + data + fcs + pads + pad delims)
1397  * width  - 0 for 20 MHz, 1 for 40 MHz
1398  * half_gi - to use 4us v/s 3.6 us for symbol time
1399  */
1400 static u32 ath_pkt_duration(struct ath_softc *sc, u8 rix, struct ath_buf *bf,
1401                             int width, int half_gi, bool shortPreamble)
1402 {
1403         const struct ath_rate_table *rate_table = sc->cur_rate_table;
1404         u32 nbits, nsymbits, duration, nsymbols;
1405         u8 rc;
1406         int streams, pktlen;
1407
1408         pktlen = bf_isaggr(bf) ? bf->bf_al : bf->bf_frmlen;
1409         rc = rate_table->info[rix].ratecode;
1410
1411         /* for legacy rates, use old function to compute packet duration */
1412         if (!IS_HT_RATE(rc))
1413                 return ath9k_hw_computetxtime(sc->sc_ah, rate_table, pktlen,
1414                                               rix, shortPreamble);
1415
1416         /* find number of symbols: PLCP + data */
1417         nbits = (pktlen << 3) + OFDM_PLCP_BITS;
1418         nsymbits = bits_per_symbol[HT_RC_2_MCS(rc)][width];
1419         nsymbols = (nbits + nsymbits - 1) / nsymbits;
1420
1421         if (!half_gi)
1422                 duration = SYMBOL_TIME(nsymbols);
1423         else
1424                 duration = SYMBOL_TIME_HALFGI(nsymbols);
1425
1426         /* addup duration for legacy/ht training and signal fields */
1427         streams = HT_RC_2_STREAMS(rc);
1428         duration += L_STF + L_LTF + L_SIG + HT_SIG + HT_STF + HT_LTF(streams);
1429
1430         return duration;
1431 }
1432
1433 static void ath_buf_set_rate(struct ath_softc *sc, struct ath_buf *bf)
1434 {
1435         const struct ath_rate_table *rt = sc->cur_rate_table;
1436         struct ath9k_11n_rate_series series[4];
1437         struct sk_buff *skb;
1438         struct ieee80211_tx_info *tx_info;
1439         struct ieee80211_tx_rate *rates;
1440         struct ieee80211_hdr *hdr;
1441         int i, flags = 0;
1442         u8 rix = 0, ctsrate = 0;
1443         bool is_pspoll;
1444
1445         memset(series, 0, sizeof(struct ath9k_11n_rate_series) * 4);
1446
1447         skb = bf->bf_mpdu;
1448         tx_info = IEEE80211_SKB_CB(skb);
1449         rates = tx_info->control.rates;
1450         hdr = (struct ieee80211_hdr *)skb->data;
1451         is_pspoll = ieee80211_is_pspoll(hdr->frame_control);
1452
1453         /*
1454          * We check if Short Preamble is needed for the CTS rate by
1455          * checking the BSS's global flag.
1456          * But for the rate series, IEEE80211_TX_RC_USE_SHORT_PREAMBLE is used.
1457          */
1458         if (sc->sc_flags & SC_OP_PREAMBLE_SHORT)
1459                 ctsrate = rt->info[tx_info->control.rts_cts_rate_idx].ratecode |
1460                         rt->info[tx_info->control.rts_cts_rate_idx].short_preamble;
1461         else
1462                 ctsrate = rt->info[tx_info->control.rts_cts_rate_idx].ratecode;
1463
1464         /*
1465          * ATH9K_TXDESC_RTSENA and ATH9K_TXDESC_CTSENA are mutually exclusive.
1466          * Check the first rate in the series to decide whether RTS/CTS
1467          * or CTS-to-self has to be used.
1468          */
1469         if (rates[0].flags & IEEE80211_TX_RC_USE_CTS_PROTECT)
1470                 flags = ATH9K_TXDESC_CTSENA;
1471         else if (rates[0].flags & IEEE80211_TX_RC_USE_RTS_CTS)
1472                 flags = ATH9K_TXDESC_RTSENA;
1473
1474         /* FIXME: Handle aggregation protection */
1475         if (sc->config.ath_aggr_prot &&
1476             (!bf_isaggr(bf) || (bf_isaggr(bf) && bf->bf_al < 8192))) {
1477                 flags = ATH9K_TXDESC_RTSENA;
1478         }
1479
1480         /* For AR5416 - RTS cannot be followed by a frame larger than 8K */
1481         if (bf_isaggr(bf) && (bf->bf_al > sc->sc_ah->caps.rts_aggr_limit))
1482                 flags &= ~(ATH9K_TXDESC_RTSENA);
1483
1484         for (i = 0; i < 4; i++) {
1485                 if (!rates[i].count || (rates[i].idx < 0))
1486                         continue;
1487
1488                 rix = rates[i].idx;
1489                 series[i].Tries = rates[i].count;
1490                 series[i].ChSel = sc->tx_chainmask;
1491
1492                 if (rates[i].flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE)
1493                         series[i].Rate = rt->info[rix].ratecode |
1494                                 rt->info[rix].short_preamble;
1495                 else
1496                         series[i].Rate = rt->info[rix].ratecode;
1497
1498                 if (rates[i].flags & IEEE80211_TX_RC_USE_RTS_CTS)
1499                         series[i].RateFlags |= ATH9K_RATESERIES_RTS_CTS;
1500                 if (rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH)
1501                         series[i].RateFlags |= ATH9K_RATESERIES_2040;
1502                 if (rates[i].flags & IEEE80211_TX_RC_SHORT_GI)
1503                         series[i].RateFlags |= ATH9K_RATESERIES_HALFGI;
1504
1505                 series[i].PktDuration = ath_pkt_duration(sc, rix, bf,
1506                          (rates[i].flags & IEEE80211_TX_RC_40_MHZ_WIDTH) != 0,
1507                          (rates[i].flags & IEEE80211_TX_RC_SHORT_GI),
1508                          (rates[i].flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE));
1509         }
1510
1511         /* set dur_update_en for l-sig computation except for PS-Poll frames */
1512         ath9k_hw_set11n_ratescenario(sc->sc_ah, bf->bf_desc,
1513                                      bf->bf_lastbf->bf_desc,
1514                                      !is_pspoll, ctsrate,
1515                                      0, series, 4, flags);
1516
1517         if (sc->config.ath_aggr_prot && flags)
1518                 ath9k_hw_set11n_burstduration(sc->sc_ah, bf->bf_desc, 8192);
1519 }
1520
1521 static int ath_tx_setup_buffer(struct ieee80211_hw *hw, struct ath_buf *bf,
1522                                 struct sk_buff *skb,
1523                                 struct ath_tx_control *txctl)
1524 {
1525         struct ath_wiphy *aphy = hw->priv;
1526         struct ath_softc *sc = aphy->sc;
1527         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1528         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
1529         struct ath_tx_info_priv *tx_info_priv;
1530         int hdrlen;
1531         __le16 fc;
1532
1533         tx_info_priv = kzalloc(sizeof(*tx_info_priv), GFP_ATOMIC);
1534         if (unlikely(!tx_info_priv))
1535                 return -ENOMEM;
1536         tx_info->rate_driver_data[0] = tx_info_priv;
1537         tx_info_priv->aphy = aphy;
1538         tx_info_priv->frame_type = txctl->frame_type;
1539         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
1540         fc = hdr->frame_control;
1541
1542         ATH_TXBUF_RESET(bf);
1543
1544         bf->bf_frmlen = skb->len + FCS_LEN - (hdrlen & 3);
1545
1546         if (conf_is_ht(&sc->hw->conf) && !is_pae(skb))
1547                 bf->bf_state.bf_type |= BUF_HT;
1548
1549         bf->bf_flags = setup_tx_flags(sc, skb, txctl->txq);
1550
1551         bf->bf_keytype = get_hw_crypto_keytype(skb);
1552         if (bf->bf_keytype != ATH9K_KEY_TYPE_CLEAR) {
1553                 bf->bf_frmlen += tx_info->control.hw_key->icv_len;
1554                 bf->bf_keyix = tx_info->control.hw_key->hw_key_idx;
1555         } else {
1556                 bf->bf_keyix = ATH9K_TXKEYIX_INVALID;
1557         }
1558
1559         if (ieee80211_is_data_qos(fc) && (sc->sc_flags & SC_OP_TXAGGR))
1560                 assign_aggr_tid_seqno(skb, bf);
1561
1562         bf->bf_mpdu = skb;
1563
1564         bf->bf_dmacontext = dma_map_single(sc->dev, skb->data,
1565                                            skb->len, DMA_TO_DEVICE);
1566         if (unlikely(dma_mapping_error(sc->dev, bf->bf_dmacontext))) {
1567                 bf->bf_mpdu = NULL;
1568                 kfree(tx_info_priv);
1569                 tx_info->rate_driver_data[0] = NULL;
1570                 DPRINTF(sc, ATH_DBG_FATAL, "dma_mapping_error() on TX\n");
1571                 return -ENOMEM;
1572         }
1573
1574         bf->bf_buf_addr = bf->bf_dmacontext;
1575         return 0;
1576 }
1577
1578 /* FIXME: tx power */
1579 static void ath_tx_start_dma(struct ath_softc *sc, struct ath_buf *bf,
1580                              struct ath_tx_control *txctl)
1581 {
1582         struct sk_buff *skb = bf->bf_mpdu;
1583         struct ieee80211_tx_info *tx_info =  IEEE80211_SKB_CB(skb);
1584         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
1585         struct ath_node *an = NULL;
1586         struct list_head bf_head;
1587         struct ath_desc *ds;
1588         struct ath_atx_tid *tid;
1589         struct ath_hw *ah = sc->sc_ah;
1590         int frm_type;
1591         __le16 fc;
1592
1593         frm_type = get_hw_packet_type(skb);
1594         fc = hdr->frame_control;
1595
1596         INIT_LIST_HEAD(&bf_head);
1597         list_add_tail(&bf->list, &bf_head);
1598
1599         ds = bf->bf_desc;
1600         ds->ds_link = 0;
1601         ds->ds_data = bf->bf_buf_addr;
1602
1603         ath9k_hw_set11n_txdesc(ah, ds, bf->bf_frmlen, frm_type, MAX_RATE_POWER,
1604                                bf->bf_keyix, bf->bf_keytype, bf->bf_flags);
1605
1606         ath9k_hw_filltxdesc(ah, ds,
1607                             skb->len,   /* segment length */
1608                             true,       /* first segment */
1609                             true,       /* last segment */
1610                             ds);        /* first descriptor */
1611
1612         spin_lock_bh(&txctl->txq->axq_lock);
1613
1614         if (bf_isht(bf) && (sc->sc_flags & SC_OP_TXAGGR) &&
1615             tx_info->control.sta) {
1616                 an = (struct ath_node *)tx_info->control.sta->drv_priv;
1617                 tid = ATH_AN_2_TID(an, bf->bf_tidno);
1618
1619                 if (!ieee80211_is_data_qos(fc)) {
1620                         ath_tx_send_normal(sc, txctl->txq, &bf_head);
1621                         goto tx_done;
1622                 }
1623
1624                 if (tx_info->flags & IEEE80211_TX_CTL_AMPDU) {
1625                         /*
1626                          * Try aggregation if it's a unicast data frame
1627                          * and the destination is HT capable.
1628                          */
1629                         ath_tx_send_ampdu(sc, tid, &bf_head, txctl);
1630                 } else {
1631                         /*
1632                          * Send this frame as regular when ADDBA
1633                          * exchange is neither complete nor pending.
1634                          */
1635                         ath_tx_send_ht_normal(sc, txctl->txq,
1636                                               tid, &bf_head);
1637                 }
1638         } else {
1639                 ath_tx_send_normal(sc, txctl->txq, &bf_head);
1640         }
1641
1642 tx_done:
1643         spin_unlock_bh(&txctl->txq->axq_lock);
1644 }
1645
1646 /* Upon failure caller should free skb */
1647 int ath_tx_start(struct ieee80211_hw *hw, struct sk_buff *skb,
1648                  struct ath_tx_control *txctl)
1649 {
1650         struct ath_wiphy *aphy = hw->priv;
1651         struct ath_softc *sc = aphy->sc;
1652         struct ath_buf *bf;
1653         int r;
1654
1655         bf = ath_tx_get_buffer(sc);
1656         if (!bf) {
1657                 DPRINTF(sc, ATH_DBG_XMIT, "TX buffers are full\n");
1658                 return -1;
1659         }
1660
1661         r = ath_tx_setup_buffer(hw, bf, skb, txctl);
1662         if (unlikely(r)) {
1663                 struct ath_txq *txq = txctl->txq;
1664
1665                 DPRINTF(sc, ATH_DBG_FATAL, "TX mem alloc failure\n");
1666
1667                 /* upon ath_tx_processq() this TX queue will be resumed, we
1668                  * guarantee this will happen by knowing beforehand that
1669                  * we will at least have to run TX completionon one buffer
1670                  * on the queue */
1671                 spin_lock_bh(&txq->axq_lock);
1672                 if (sc->tx.txq[txq->axq_qnum].axq_depth > 1) {
1673                         ieee80211_stop_queue(sc->hw,
1674                                 skb_get_queue_mapping(skb));
1675                         txq->stopped = 1;
1676                 }
1677                 spin_unlock_bh(&txq->axq_lock);
1678
1679                 spin_lock_bh(&sc->tx.txbuflock);
1680                 list_add_tail(&bf->list, &sc->tx.txbuf);
1681                 spin_unlock_bh(&sc->tx.txbuflock);
1682
1683                 return r;
1684         }
1685
1686         ath_tx_start_dma(sc, bf, txctl);
1687
1688         return 0;
1689 }
1690
1691 void ath_tx_cabq(struct ieee80211_hw *hw, struct sk_buff *skb)
1692 {
1693         struct ath_wiphy *aphy = hw->priv;
1694         struct ath_softc *sc = aphy->sc;
1695         int hdrlen, padsize;
1696         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1697         struct ath_tx_control txctl;
1698
1699         memset(&txctl, 0, sizeof(struct ath_tx_control));
1700
1701         /*
1702          * As a temporary workaround, assign seq# here; this will likely need
1703          * to be cleaned up to work better with Beacon transmission and virtual
1704          * BSSes.
1705          */
1706         if (info->flags & IEEE80211_TX_CTL_ASSIGN_SEQ) {
1707                 struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
1708                 if (info->flags & IEEE80211_TX_CTL_FIRST_FRAGMENT)
1709                         sc->tx.seq_no += 0x10;
1710                 hdr->seq_ctrl &= cpu_to_le16(IEEE80211_SCTL_FRAG);
1711                 hdr->seq_ctrl |= cpu_to_le16(sc->tx.seq_no);
1712         }
1713
1714         /* Add the padding after the header if this is not already done */
1715         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
1716         if (hdrlen & 3) {
1717                 padsize = hdrlen % 4;
1718                 if (skb_headroom(skb) < padsize) {
1719                         DPRINTF(sc, ATH_DBG_XMIT, "TX CABQ padding failed\n");
1720                         dev_kfree_skb_any(skb);
1721                         return;
1722                 }
1723                 skb_push(skb, padsize);
1724                 memmove(skb->data, skb->data + padsize, hdrlen);
1725         }
1726
1727         txctl.txq = sc->beacon.cabq;
1728
1729         DPRINTF(sc, ATH_DBG_XMIT, "transmitting CABQ packet, skb: %p\n", skb);
1730
1731         if (ath_tx_start(hw, skb, &txctl) != 0) {
1732                 DPRINTF(sc, ATH_DBG_XMIT, "CABQ TX failed\n");
1733                 goto exit;
1734         }
1735
1736         return;
1737 exit:
1738         dev_kfree_skb_any(skb);
1739 }
1740
1741 /*****************/
1742 /* TX Completion */
1743 /*****************/
1744
1745 static void ath_tx_complete(struct ath_softc *sc, struct sk_buff *skb,
1746                             int tx_flags)
1747 {
1748         struct ieee80211_hw *hw = sc->hw;
1749         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1750         struct ath_tx_info_priv *tx_info_priv = ATH_TX_INFO_PRIV(tx_info);
1751         int hdrlen, padsize;
1752         int frame_type = ATH9K_NOT_INTERNAL;
1753
1754         DPRINTF(sc, ATH_DBG_XMIT, "TX complete: skb: %p\n", skb);
1755
1756         if (tx_info_priv) {
1757                 hw = tx_info_priv->aphy->hw;
1758                 frame_type = tx_info_priv->frame_type;
1759         }
1760
1761         if (tx_info->flags & IEEE80211_TX_CTL_NO_ACK ||
1762             tx_info->flags & IEEE80211_TX_STAT_TX_FILTERED) {
1763                 kfree(tx_info_priv);
1764                 tx_info->rate_driver_data[0] = NULL;
1765         }
1766
1767         if (tx_flags & ATH_TX_BAR)
1768                 tx_info->flags |= IEEE80211_TX_STAT_AMPDU_NO_BACK;
1769
1770         if (!(tx_flags & (ATH_TX_ERROR | ATH_TX_XRETRY))) {
1771                 /* Frame was ACKed */
1772                 tx_info->flags |= IEEE80211_TX_STAT_ACK;
1773         }
1774
1775         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
1776         padsize = hdrlen & 3;
1777         if (padsize && hdrlen >= 24) {
1778                 /*
1779                  * Remove MAC header padding before giving the frame back to
1780                  * mac80211.
1781                  */
1782                 memmove(skb->data + padsize, skb->data, hdrlen);
1783                 skb_pull(skb, padsize);
1784         }
1785
1786         if (sc->sc_flags & SC_OP_WAIT_FOR_TX_ACK) {
1787                 sc->sc_flags &= ~SC_OP_WAIT_FOR_TX_ACK;
1788                 DPRINTF(sc, ATH_DBG_PS, "Going back to sleep after having "
1789                         "received TX status (0x%x)\n",
1790                         sc->sc_flags & (SC_OP_WAIT_FOR_BEACON |
1791                                         SC_OP_WAIT_FOR_CAB |
1792                                         SC_OP_WAIT_FOR_PSPOLL_DATA |
1793                                         SC_OP_WAIT_FOR_TX_ACK));
1794         }
1795
1796         if (frame_type == ATH9K_NOT_INTERNAL)
1797                 ieee80211_tx_status(hw, skb);
1798         else
1799                 ath9k_tx_status(hw, skb);
1800 }
1801
1802 static void ath_tx_complete_buf(struct ath_softc *sc, struct ath_buf *bf,
1803                                 struct list_head *bf_q,
1804                                 int txok, int sendbar)
1805 {
1806         struct sk_buff *skb = bf->bf_mpdu;
1807         unsigned long flags;
1808         int tx_flags = 0;
1809
1810
1811         if (sendbar)
1812                 tx_flags = ATH_TX_BAR;
1813
1814         if (!txok) {
1815                 tx_flags |= ATH_TX_ERROR;
1816
1817                 if (bf_isxretried(bf))
1818                         tx_flags |= ATH_TX_XRETRY;
1819         }
1820
1821         dma_unmap_single(sc->dev, bf->bf_dmacontext, skb->len, DMA_TO_DEVICE);
1822         ath_tx_complete(sc, skb, tx_flags);
1823
1824         /*
1825          * Return the list of ath_buf of this mpdu to free queue
1826          */
1827         spin_lock_irqsave(&sc->tx.txbuflock, flags);
1828         list_splice_tail_init(bf_q, &sc->tx.txbuf);
1829         spin_unlock_irqrestore(&sc->tx.txbuflock, flags);
1830 }
1831
1832 static int ath_tx_num_badfrms(struct ath_softc *sc, struct ath_buf *bf,
1833                               int txok)
1834 {
1835         struct ath_buf *bf_last = bf->bf_lastbf;
1836         struct ath_desc *ds = bf_last->bf_desc;
1837         u16 seq_st = 0;
1838         u32 ba[WME_BA_BMP_SIZE >> 5];
1839         int ba_index;
1840         int nbad = 0;
1841         int isaggr = 0;
1842
1843         if (ds->ds_txstat.ts_flags == ATH9K_TX_SW_ABORTED)
1844                 return 0;
1845
1846         isaggr = bf_isaggr(bf);
1847         if (isaggr) {
1848                 seq_st = ATH_DS_BA_SEQ(ds);
1849                 memcpy(ba, ATH_DS_BA_BITMAP(ds), WME_BA_BMP_SIZE >> 3);
1850         }
1851
1852         while (bf) {
1853                 ba_index = ATH_BA_INDEX(seq_st, bf->bf_seqno);
1854                 if (!txok || (isaggr && !ATH_BA_ISSET(ba, ba_index)))
1855                         nbad++;
1856
1857                 bf = bf->bf_next;
1858         }
1859
1860         return nbad;
1861 }
1862
1863 static void ath_tx_rc_status(struct ath_buf *bf, struct ath_desc *ds,
1864                              int nbad, int txok, bool update_rc)
1865 {
1866         struct sk_buff *skb = bf->bf_mpdu;
1867         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
1868         struct ieee80211_tx_info *tx_info = IEEE80211_SKB_CB(skb);
1869         struct ath_tx_info_priv *tx_info_priv = ATH_TX_INFO_PRIV(tx_info);
1870         struct ieee80211_hw *hw = tx_info_priv->aphy->hw;
1871         u8 i, tx_rateindex;
1872
1873         if (txok)
1874                 tx_info->status.ack_signal = ds->ds_txstat.ts_rssi;
1875
1876         tx_rateindex = ds->ds_txstat.ts_rateindex;
1877         WARN_ON(tx_rateindex >= hw->max_rates);
1878
1879         tx_info_priv->update_rc = update_rc;
1880         if (ds->ds_txstat.ts_status & ATH9K_TXERR_FILT)
1881                 tx_info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
1882
1883         if ((ds->ds_txstat.ts_status & ATH9K_TXERR_FILT) == 0 &&
1884             (bf->bf_flags & ATH9K_TXDESC_NOACK) == 0 && update_rc) {
1885                 if (ieee80211_is_data(hdr->frame_control)) {
1886                         memcpy(&tx_info_priv->tx, &ds->ds_txstat,
1887                                sizeof(tx_info_priv->tx));
1888                         tx_info_priv->n_frames = bf->bf_nframes;
1889                         tx_info_priv->n_bad_frames = nbad;
1890                 }
1891         }
1892
1893         for (i = tx_rateindex + 1; i < hw->max_rates; i++)
1894                 tx_info->status.rates[i].count = 0;
1895
1896         tx_info->status.rates[tx_rateindex].count = bf->bf_retries + 1;
1897 }
1898
1899 static void ath_wake_mac80211_queue(struct ath_softc *sc, struct ath_txq *txq)
1900 {
1901         int qnum;
1902
1903         spin_lock_bh(&txq->axq_lock);
1904         if (txq->stopped &&
1905             sc->tx.txq[txq->axq_qnum].axq_depth <= (ATH_TXBUF - 20)) {
1906                 qnum = ath_get_mac80211_qnum(txq->axq_qnum, sc);
1907                 if (qnum != -1) {
1908                         ieee80211_wake_queue(sc->hw, qnum);
1909                         txq->stopped = 0;
1910                 }
1911         }
1912         spin_unlock_bh(&txq->axq_lock);
1913 }
1914
1915 static void ath_tx_processq(struct ath_softc *sc, struct ath_txq *txq)
1916 {
1917         struct ath_hw *ah = sc->sc_ah;
1918         struct ath_buf *bf, *lastbf, *bf_held = NULL;
1919         struct list_head bf_head;
1920         struct ath_desc *ds;
1921         int txok;
1922         int status;
1923
1924         DPRINTF(sc, ATH_DBG_QUEUE, "tx queue %d (%x), link %p\n",
1925                 txq->axq_qnum, ath9k_hw_gettxbuf(sc->sc_ah, txq->axq_qnum),
1926                 txq->axq_link);
1927
1928         for (;;) {
1929                 spin_lock_bh(&txq->axq_lock);
1930                 if (list_empty(&txq->axq_q)) {
1931                         txq->axq_link = NULL;
1932                         txq->axq_linkbuf = NULL;
1933                         spin_unlock_bh(&txq->axq_lock);
1934                         break;
1935                 }
1936                 bf = list_first_entry(&txq->axq_q, struct ath_buf, list);
1937
1938                 /*
1939                  * There is a race condition that a BH gets scheduled
1940                  * after sw writes TxE and before hw re-load the last
1941                  * descriptor to get the newly chained one.
1942                  * Software must keep the last DONE descriptor as a
1943                  * holding descriptor - software does so by marking
1944                  * it with the STALE flag.
1945                  */
1946                 bf_held = NULL;
1947                 if (bf->bf_stale) {
1948                         bf_held = bf;
1949                         if (list_is_last(&bf_held->list, &txq->axq_q)) {
1950                                 txq->axq_link = NULL;
1951                                 txq->axq_linkbuf = NULL;
1952                                 spin_unlock_bh(&txq->axq_lock);
1953
1954                                 /*
1955                                  * The holding descriptor is the last
1956                                  * descriptor in queue. It's safe to remove
1957                                  * the last holding descriptor in BH context.
1958                                  */
1959                                 spin_lock_bh(&sc->tx.txbuflock);
1960                                 list_move_tail(&bf_held->list, &sc->tx.txbuf);
1961                                 spin_unlock_bh(&sc->tx.txbuflock);
1962
1963                                 break;
1964                         } else {
1965                                 bf = list_entry(bf_held->list.next,
1966                                                 struct ath_buf, list);
1967                         }
1968                 }
1969
1970                 lastbf = bf->bf_lastbf;
1971                 ds = lastbf->bf_desc;
1972
1973                 status = ath9k_hw_txprocdesc(ah, ds);
1974                 if (status == -EINPROGRESS) {
1975                         spin_unlock_bh(&txq->axq_lock);
1976                         break;
1977                 }
1978                 if (bf->bf_desc == txq->axq_lastdsWithCTS)
1979                         txq->axq_lastdsWithCTS = NULL;
1980                 if (ds == txq->axq_gatingds)
1981                         txq->axq_gatingds = NULL;
1982
1983                 /*
1984                  * Remove ath_buf's of the same transmit unit from txq,
1985                  * however leave the last descriptor back as the holding
1986                  * descriptor for hw.
1987                  */
1988                 lastbf->bf_stale = true;
1989                 INIT_LIST_HEAD(&bf_head);
1990                 if (!list_is_singular(&lastbf->list))
1991                         list_cut_position(&bf_head,
1992                                 &txq->axq_q, lastbf->list.prev);
1993
1994                 txq->axq_depth--;
1995                 if (bf_isaggr(bf))
1996                         txq->axq_aggr_depth--;
1997
1998                 txok = (ds->ds_txstat.ts_status == 0);
1999                 spin_unlock_bh(&txq->axq_lock);
2000
2001                 if (bf_held) {
2002                         spin_lock_bh(&sc->tx.txbuflock);
2003                         list_move_tail(&bf_held->list, &sc->tx.txbuf);
2004                         spin_unlock_bh(&sc->tx.txbuflock);
2005                 }
2006
2007                 if (!bf_isampdu(bf)) {
2008                         /*
2009                          * This frame is sent out as a single frame.
2010                          * Use hardware retry status for this frame.
2011                          */
2012                         bf->bf_retries = ds->ds_txstat.ts_longretry;
2013                         if (ds->ds_txstat.ts_status & ATH9K_TXERR_XRETRY)
2014                                 bf->bf_state.bf_type |= BUF_XRETRY;
2015                         ath_tx_rc_status(bf, ds, 0, txok, true);
2016                 }
2017
2018                 if (bf_isampdu(bf))
2019                         ath_tx_complete_aggr(sc, txq, bf, &bf_head, txok);
2020                 else
2021                         ath_tx_complete_buf(sc, bf, &bf_head, txok, 0);
2022
2023                 ath_wake_mac80211_queue(sc, txq);
2024
2025                 spin_lock_bh(&txq->axq_lock);
2026                 if (sc->sc_flags & SC_OP_TXAGGR)
2027                         ath_txq_schedule(sc, txq);
2028                 spin_unlock_bh(&txq->axq_lock);
2029         }
2030 }
2031
2032
2033 void ath_tx_tasklet(struct ath_softc *sc)
2034 {
2035         int i;
2036         u32 qcumask = ((1 << ATH9K_NUM_TX_QUEUES) - 1);
2037
2038         ath9k_hw_gettxintrtxqs(sc->sc_ah, &qcumask);
2039
2040         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
2041                 if (ATH_TXQ_SETUP(sc, i) && (qcumask & (1 << i)))
2042                         ath_tx_processq(sc, &sc->tx.txq[i]);
2043         }
2044 }
2045
2046 /*****************/
2047 /* Init, Cleanup */
2048 /*****************/
2049
2050 int ath_tx_init(struct ath_softc *sc, int nbufs)
2051 {
2052         int error = 0;
2053
2054         spin_lock_init(&sc->tx.txbuflock);
2055
2056         error = ath_descdma_setup(sc, &sc->tx.txdma, &sc->tx.txbuf,
2057                                   "tx", nbufs, 1);
2058         if (error != 0) {
2059                 DPRINTF(sc, ATH_DBG_FATAL,
2060                         "Failed to allocate tx descriptors: %d\n", error);
2061                 goto err;
2062         }
2063
2064         error = ath_descdma_setup(sc, &sc->beacon.bdma, &sc->beacon.bbuf,
2065                                   "beacon", ATH_BCBUF, 1);
2066         if (error != 0) {
2067                 DPRINTF(sc, ATH_DBG_FATAL,
2068                         "Failed to allocate beacon descriptors: %d\n", error);
2069                 goto err;
2070         }
2071
2072 err:
2073         if (error != 0)
2074                 ath_tx_cleanup(sc);
2075
2076         return error;
2077 }
2078
2079 void ath_tx_cleanup(struct ath_softc *sc)
2080 {
2081         if (sc->beacon.bdma.dd_desc_len != 0)
2082                 ath_descdma_cleanup(sc, &sc->beacon.bdma, &sc->beacon.bbuf);
2083
2084         if (sc->tx.txdma.dd_desc_len != 0)
2085                 ath_descdma_cleanup(sc, &sc->tx.txdma, &sc->tx.txbuf);
2086 }
2087
2088 void ath_tx_node_init(struct ath_softc *sc, struct ath_node *an)
2089 {
2090         struct ath_atx_tid *tid;
2091         struct ath_atx_ac *ac;
2092         int tidno, acno;
2093
2094         for (tidno = 0, tid = &an->tid[tidno];
2095              tidno < WME_NUM_TID;
2096              tidno++, tid++) {
2097                 tid->an        = an;
2098                 tid->tidno     = tidno;
2099                 tid->seq_start = tid->seq_next = 0;
2100                 tid->baw_size  = WME_MAX_BA;
2101                 tid->baw_head  = tid->baw_tail = 0;
2102                 tid->sched     = false;
2103                 tid->paused    = false;
2104                 tid->state &= ~AGGR_CLEANUP;
2105                 INIT_LIST_HEAD(&tid->buf_q);
2106                 acno = TID_TO_WME_AC(tidno);
2107                 tid->ac = &an->ac[acno];
2108                 tid->state &= ~AGGR_ADDBA_COMPLETE;
2109                 tid->state &= ~AGGR_ADDBA_PROGRESS;
2110         }
2111
2112         for (acno = 0, ac = &an->ac[acno];
2113              acno < WME_NUM_AC; acno++, ac++) {
2114                 ac->sched    = false;
2115                 INIT_LIST_HEAD(&ac->tid_q);
2116
2117                 switch (acno) {
2118                 case WME_AC_BE:
2119                         ac->qnum = ath_tx_get_qnum(sc,
2120                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_BE);
2121                         break;
2122                 case WME_AC_BK:
2123                         ac->qnum = ath_tx_get_qnum(sc,
2124                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_BK);
2125                         break;
2126                 case WME_AC_VI:
2127                         ac->qnum = ath_tx_get_qnum(sc,
2128                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_VI);
2129                         break;
2130                 case WME_AC_VO:
2131                         ac->qnum = ath_tx_get_qnum(sc,
2132                                    ATH9K_TX_QUEUE_DATA, ATH9K_WME_AC_VO);
2133                         break;
2134                 }
2135         }
2136 }
2137
2138 void ath_tx_node_cleanup(struct ath_softc *sc, struct ath_node *an)
2139 {
2140         int i;
2141         struct ath_atx_ac *ac, *ac_tmp;
2142         struct ath_atx_tid *tid, *tid_tmp;
2143         struct ath_txq *txq;
2144
2145         for (i = 0; i < ATH9K_NUM_TX_QUEUES; i++) {
2146                 if (ATH_TXQ_SETUP(sc, i)) {
2147                         txq = &sc->tx.txq[i];
2148
2149                         spin_lock(&txq->axq_lock);
2150
2151                         list_for_each_entry_safe(ac,
2152                                         ac_tmp, &txq->axq_acq, list) {
2153                                 tid = list_first_entry(&ac->tid_q,
2154                                                 struct ath_atx_tid, list);
2155                                 if (tid && tid->an != an)
2156                                         continue;
2157                                 list_del(&ac->list);
2158                                 ac->sched = false;
2159
2160                                 list_for_each_entry_safe(tid,
2161                                                 tid_tmp, &ac->tid_q, list) {
2162                                         list_del(&tid->list);
2163                                         tid->sched = false;
2164                                         ath_tid_drain(sc, txq, tid);
2165                                         tid->state &= ~AGGR_ADDBA_COMPLETE;
2166                                         tid->state &= ~AGGR_CLEANUP;
2167                                 }
2168                         }
2169
2170                         spin_unlock(&txq->axq_lock);
2171                 }
2172         }
2173 }