ath5k: define ath_common ops
[linux-2.6.git] / drivers / net / wireless / ath / ath5k / base.c
1 /*-
2  * Copyright (c) 2002-2005 Sam Leffler, Errno Consulting
3  * Copyright (c) 2004-2005 Atheros Communications, Inc.
4  * Copyright (c) 2006 Devicescape Software, Inc.
5  * Copyright (c) 2007 Jiri Slaby <jirislaby@gmail.com>
6  * Copyright (c) 2007 Luis R. Rodriguez <mcgrof@winlab.rutgers.edu>
7  *
8  * All rights reserved.
9  *
10  * Redistribution and use in source and binary forms, with or without
11  * modification, are permitted provided that the following conditions
12  * are met:
13  * 1. Redistributions of source code must retain the above copyright
14  *    notice, this list of conditions and the following disclaimer,
15  *    without modification.
16  * 2. Redistributions in binary form must reproduce at minimum a disclaimer
17  *    similar to the "NO WARRANTY" disclaimer below ("Disclaimer") and any
18  *    redistribution must be conditioned upon including a substantially
19  *    similar Disclaimer requirement for further binary redistribution.
20  * 3. Neither the names of the above-listed copyright holders nor the names
21  *    of any contributors may be used to endorse or promote products derived
22  *    from this software without specific prior written permission.
23  *
24  * Alternatively, this software may be distributed under the terms of the
25  * GNU General Public License ("GPL") version 2 as published by the Free
26  * Software Foundation.
27  *
28  * NO WARRANTY
29  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
30  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
31  * LIMITED TO, THE IMPLIED WARRANTIES OF NONINFRINGEMENT, MERCHANTIBILITY
32  * AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL
33  * THE COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR SPECIAL, EXEMPLARY,
34  * OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
35  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
36  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER
37  * IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
38  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
39  * THE POSSIBILITY OF SUCH DAMAGES.
40  *
41  */
42
43 #include <linux/module.h>
44 #include <linux/delay.h>
45 #include <linux/hardirq.h>
46 #include <linux/if.h>
47 #include <linux/io.h>
48 #include <linux/netdevice.h>
49 #include <linux/cache.h>
50 #include <linux/pci.h>
51 #include <linux/ethtool.h>
52 #include <linux/uaccess.h>
53
54 #include <net/ieee80211_radiotap.h>
55
56 #include <asm/unaligned.h>
57
58 #include "base.h"
59 #include "reg.h"
60 #include "debug.h"
61
62 static u8 ath5k_calinterval = 10; /* Calibrate PHY every 10 secs (TODO: Fixme) */
63 static int modparam_nohwcrypt;
64 module_param_named(nohwcrypt, modparam_nohwcrypt, bool, S_IRUGO);
65 MODULE_PARM_DESC(nohwcrypt, "Disable hardware encryption.");
66
67 static int modparam_all_channels;
68 module_param_named(all_channels, modparam_all_channels, bool, S_IRUGO);
69 MODULE_PARM_DESC(all_channels, "Expose all channels the device can use.");
70
71
72 /******************\
73 * Internal defines *
74 \******************/
75
76 /* Module info */
77 MODULE_AUTHOR("Jiri Slaby");
78 MODULE_AUTHOR("Nick Kossifidis");
79 MODULE_DESCRIPTION("Support for 5xxx series of Atheros 802.11 wireless LAN cards.");
80 MODULE_SUPPORTED_DEVICE("Atheros 5xxx WLAN cards");
81 MODULE_LICENSE("Dual BSD/GPL");
82 MODULE_VERSION("0.6.0 (EXPERIMENTAL)");
83
84
85 /* Known PCI ids */
86 static const struct pci_device_id ath5k_pci_id_table[] = {
87         { PCI_VDEVICE(ATHEROS, 0x0207) }, /* 5210 early */
88         { PCI_VDEVICE(ATHEROS, 0x0007) }, /* 5210 */
89         { PCI_VDEVICE(ATHEROS, 0x0011) }, /* 5311 - this is on AHB bus !*/
90         { PCI_VDEVICE(ATHEROS, 0x0012) }, /* 5211 */
91         { PCI_VDEVICE(ATHEROS, 0x0013) }, /* 5212 */
92         { PCI_VDEVICE(3COM_2,  0x0013) }, /* 3com 5212 */
93         { PCI_VDEVICE(3COM,    0x0013) }, /* 3com 3CRDAG675 5212 */
94         { PCI_VDEVICE(ATHEROS, 0x1014) }, /* IBM minipci 5212 */
95         { PCI_VDEVICE(ATHEROS, 0x0014) }, /* 5212 combatible */
96         { PCI_VDEVICE(ATHEROS, 0x0015) }, /* 5212 combatible */
97         { PCI_VDEVICE(ATHEROS, 0x0016) }, /* 5212 combatible */
98         { PCI_VDEVICE(ATHEROS, 0x0017) }, /* 5212 combatible */
99         { PCI_VDEVICE(ATHEROS, 0x0018) }, /* 5212 combatible */
100         { PCI_VDEVICE(ATHEROS, 0x0019) }, /* 5212 combatible */
101         { PCI_VDEVICE(ATHEROS, 0x001a) }, /* 2413 Griffin-lite */
102         { PCI_VDEVICE(ATHEROS, 0x001b) }, /* 5413 Eagle */
103         { PCI_VDEVICE(ATHEROS, 0x001c) }, /* PCI-E cards */
104         { PCI_VDEVICE(ATHEROS, 0x001d) }, /* 2417 Nala */
105         { 0 }
106 };
107 MODULE_DEVICE_TABLE(pci, ath5k_pci_id_table);
108
109 /* Known SREVs */
110 static const struct ath5k_srev_name srev_names[] = {
111         { "5210",       AR5K_VERSION_MAC,       AR5K_SREV_AR5210 },
112         { "5311",       AR5K_VERSION_MAC,       AR5K_SREV_AR5311 },
113         { "5311A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311A },
114         { "5311B",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311B },
115         { "5211",       AR5K_VERSION_MAC,       AR5K_SREV_AR5211 },
116         { "5212",       AR5K_VERSION_MAC,       AR5K_SREV_AR5212 },
117         { "5213",       AR5K_VERSION_MAC,       AR5K_SREV_AR5213 },
118         { "5213A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5213A },
119         { "2413",       AR5K_VERSION_MAC,       AR5K_SREV_AR2413 },
120         { "2414",       AR5K_VERSION_MAC,       AR5K_SREV_AR2414 },
121         { "5424",       AR5K_VERSION_MAC,       AR5K_SREV_AR5424 },
122         { "5413",       AR5K_VERSION_MAC,       AR5K_SREV_AR5413 },
123         { "5414",       AR5K_VERSION_MAC,       AR5K_SREV_AR5414 },
124         { "2415",       AR5K_VERSION_MAC,       AR5K_SREV_AR2415 },
125         { "5416",       AR5K_VERSION_MAC,       AR5K_SREV_AR5416 },
126         { "5418",       AR5K_VERSION_MAC,       AR5K_SREV_AR5418 },
127         { "2425",       AR5K_VERSION_MAC,       AR5K_SREV_AR2425 },
128         { "2417",       AR5K_VERSION_MAC,       AR5K_SREV_AR2417 },
129         { "xxxxx",      AR5K_VERSION_MAC,       AR5K_SREV_UNKNOWN },
130         { "5110",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5110 },
131         { "5111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111 },
132         { "5111A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111A },
133         { "2111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2111 },
134         { "5112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112 },
135         { "5112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112A },
136         { "5112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112B },
137         { "2112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112 },
138         { "2112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112A },
139         { "2112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112B },
140         { "2413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2413 },
141         { "5413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5413 },
142         { "2316",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2316 },
143         { "2317",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2317 },
144         { "5424",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5424 },
145         { "5133",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5133 },
146         { "xxxxx",      AR5K_VERSION_RAD,       AR5K_SREV_UNKNOWN },
147 };
148
149 static const struct ieee80211_rate ath5k_rates[] = {
150         { .bitrate = 10,
151           .hw_value = ATH5K_RATE_CODE_1M, },
152         { .bitrate = 20,
153           .hw_value = ATH5K_RATE_CODE_2M,
154           .hw_value_short = ATH5K_RATE_CODE_2M | AR5K_SET_SHORT_PREAMBLE,
155           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
156         { .bitrate = 55,
157           .hw_value = ATH5K_RATE_CODE_5_5M,
158           .hw_value_short = ATH5K_RATE_CODE_5_5M | AR5K_SET_SHORT_PREAMBLE,
159           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
160         { .bitrate = 110,
161           .hw_value = ATH5K_RATE_CODE_11M,
162           .hw_value_short = ATH5K_RATE_CODE_11M | AR5K_SET_SHORT_PREAMBLE,
163           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
164         { .bitrate = 60,
165           .hw_value = ATH5K_RATE_CODE_6M,
166           .flags = 0 },
167         { .bitrate = 90,
168           .hw_value = ATH5K_RATE_CODE_9M,
169           .flags = 0 },
170         { .bitrate = 120,
171           .hw_value = ATH5K_RATE_CODE_12M,
172           .flags = 0 },
173         { .bitrate = 180,
174           .hw_value = ATH5K_RATE_CODE_18M,
175           .flags = 0 },
176         { .bitrate = 240,
177           .hw_value = ATH5K_RATE_CODE_24M,
178           .flags = 0 },
179         { .bitrate = 360,
180           .hw_value = ATH5K_RATE_CODE_36M,
181           .flags = 0 },
182         { .bitrate = 480,
183           .hw_value = ATH5K_RATE_CODE_48M,
184           .flags = 0 },
185         { .bitrate = 540,
186           .hw_value = ATH5K_RATE_CODE_54M,
187           .flags = 0 },
188         /* XR missing */
189 };
190
191 /*
192  * Prototypes - PCI stack related functions
193  */
194 static int __devinit    ath5k_pci_probe(struct pci_dev *pdev,
195                                 const struct pci_device_id *id);
196 static void __devexit   ath5k_pci_remove(struct pci_dev *pdev);
197 #ifdef CONFIG_PM
198 static int              ath5k_pci_suspend(struct pci_dev *pdev,
199                                         pm_message_t state);
200 static int              ath5k_pci_resume(struct pci_dev *pdev);
201 #else
202 #define ath5k_pci_suspend NULL
203 #define ath5k_pci_resume NULL
204 #endif /* CONFIG_PM */
205
206 static struct pci_driver ath5k_pci_driver = {
207         .name           = KBUILD_MODNAME,
208         .id_table       = ath5k_pci_id_table,
209         .probe          = ath5k_pci_probe,
210         .remove         = __devexit_p(ath5k_pci_remove),
211         .suspend        = ath5k_pci_suspend,
212         .resume         = ath5k_pci_resume,
213 };
214
215
216
217 /*
218  * Prototypes - MAC 802.11 stack related functions
219  */
220 static int ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb);
221 static int ath5k_tx_queue(struct ieee80211_hw *hw, struct sk_buff *skb,
222                 struct ath5k_txq *txq);
223 static int ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan);
224 static int ath5k_reset_wake(struct ath5k_softc *sc);
225 static int ath5k_start(struct ieee80211_hw *hw);
226 static void ath5k_stop(struct ieee80211_hw *hw);
227 static int ath5k_add_interface(struct ieee80211_hw *hw,
228                 struct ieee80211_if_init_conf *conf);
229 static void ath5k_remove_interface(struct ieee80211_hw *hw,
230                 struct ieee80211_if_init_conf *conf);
231 static int ath5k_config(struct ieee80211_hw *hw, u32 changed);
232 static u64 ath5k_prepare_multicast(struct ieee80211_hw *hw,
233                                    int mc_count, struct dev_addr_list *mc_list);
234 static void ath5k_configure_filter(struct ieee80211_hw *hw,
235                 unsigned int changed_flags,
236                 unsigned int *new_flags,
237                 u64 multicast);
238 static int ath5k_set_key(struct ieee80211_hw *hw,
239                 enum set_key_cmd cmd,
240                 struct ieee80211_vif *vif, struct ieee80211_sta *sta,
241                 struct ieee80211_key_conf *key);
242 static int ath5k_get_stats(struct ieee80211_hw *hw,
243                 struct ieee80211_low_level_stats *stats);
244 static int ath5k_get_tx_stats(struct ieee80211_hw *hw,
245                 struct ieee80211_tx_queue_stats *stats);
246 static u64 ath5k_get_tsf(struct ieee80211_hw *hw);
247 static void ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf);
248 static void ath5k_reset_tsf(struct ieee80211_hw *hw);
249 static int ath5k_beacon_update(struct ieee80211_hw *hw,
250                 struct ieee80211_vif *vif);
251 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
252                 struct ieee80211_vif *vif,
253                 struct ieee80211_bss_conf *bss_conf,
254                 u32 changes);
255 static void ath5k_sw_scan_start(struct ieee80211_hw *hw);
256 static void ath5k_sw_scan_complete(struct ieee80211_hw *hw);
257
258 static const struct ieee80211_ops ath5k_hw_ops = {
259         .tx             = ath5k_tx,
260         .start          = ath5k_start,
261         .stop           = ath5k_stop,
262         .add_interface  = ath5k_add_interface,
263         .remove_interface = ath5k_remove_interface,
264         .config         = ath5k_config,
265         .prepare_multicast = ath5k_prepare_multicast,
266         .configure_filter = ath5k_configure_filter,
267         .set_key        = ath5k_set_key,
268         .get_stats      = ath5k_get_stats,
269         .conf_tx        = NULL,
270         .get_tx_stats   = ath5k_get_tx_stats,
271         .get_tsf        = ath5k_get_tsf,
272         .set_tsf        = ath5k_set_tsf,
273         .reset_tsf      = ath5k_reset_tsf,
274         .bss_info_changed = ath5k_bss_info_changed,
275         .sw_scan_start  = ath5k_sw_scan_start,
276         .sw_scan_complete = ath5k_sw_scan_complete,
277 };
278
279 /*
280  * Prototypes - Internal functions
281  */
282 /* Attach detach */
283 static int      ath5k_attach(struct pci_dev *pdev,
284                         struct ieee80211_hw *hw);
285 static void     ath5k_detach(struct pci_dev *pdev,
286                         struct ieee80211_hw *hw);
287 /* Channel/mode setup */
288 static inline short ath5k_ieee2mhz(short chan);
289 static unsigned int ath5k_copy_channels(struct ath5k_hw *ah,
290                                 struct ieee80211_channel *channels,
291                                 unsigned int mode,
292                                 unsigned int max);
293 static int      ath5k_setup_bands(struct ieee80211_hw *hw);
294 static int      ath5k_chan_set(struct ath5k_softc *sc,
295                                 struct ieee80211_channel *chan);
296 static void     ath5k_setcurmode(struct ath5k_softc *sc,
297                                 unsigned int mode);
298 static void     ath5k_mode_setup(struct ath5k_softc *sc);
299
300 /* Descriptor setup */
301 static int      ath5k_desc_alloc(struct ath5k_softc *sc,
302                                 struct pci_dev *pdev);
303 static void     ath5k_desc_free(struct ath5k_softc *sc,
304                                 struct pci_dev *pdev);
305 /* Buffers setup */
306 static int      ath5k_rxbuf_setup(struct ath5k_softc *sc,
307                                 struct ath5k_buf *bf);
308 static int      ath5k_txbuf_setup(struct ath5k_softc *sc,
309                                 struct ath5k_buf *bf,
310                                 struct ath5k_txq *txq);
311 static inline void ath5k_txbuf_free(struct ath5k_softc *sc,
312                                 struct ath5k_buf *bf)
313 {
314         BUG_ON(!bf);
315         if (!bf->skb)
316                 return;
317         pci_unmap_single(sc->pdev, bf->skbaddr, bf->skb->len,
318                         PCI_DMA_TODEVICE);
319         dev_kfree_skb_any(bf->skb);
320         bf->skb = NULL;
321 }
322
323 static inline void ath5k_rxbuf_free(struct ath5k_softc *sc,
324                                 struct ath5k_buf *bf)
325 {
326         BUG_ON(!bf);
327         if (!bf->skb)
328                 return;
329         pci_unmap_single(sc->pdev, bf->skbaddr, sc->rxbufsize,
330                         PCI_DMA_FROMDEVICE);
331         dev_kfree_skb_any(bf->skb);
332         bf->skb = NULL;
333 }
334
335
336 /* Queues setup */
337 static struct   ath5k_txq *ath5k_txq_setup(struct ath5k_softc *sc,
338                                 int qtype, int subtype);
339 static int      ath5k_beaconq_setup(struct ath5k_hw *ah);
340 static int      ath5k_beaconq_config(struct ath5k_softc *sc);
341 static void     ath5k_txq_drainq(struct ath5k_softc *sc,
342                                 struct ath5k_txq *txq);
343 static void     ath5k_txq_cleanup(struct ath5k_softc *sc);
344 static void     ath5k_txq_release(struct ath5k_softc *sc);
345 /* Rx handling */
346 static int      ath5k_rx_start(struct ath5k_softc *sc);
347 static void     ath5k_rx_stop(struct ath5k_softc *sc);
348 static unsigned int ath5k_rx_decrypted(struct ath5k_softc *sc,
349                                         struct ath5k_desc *ds,
350                                         struct sk_buff *skb,
351                                         struct ath5k_rx_status *rs);
352 static void     ath5k_tasklet_rx(unsigned long data);
353 /* Tx handling */
354 static void     ath5k_tx_processq(struct ath5k_softc *sc,
355                                 struct ath5k_txq *txq);
356 static void     ath5k_tasklet_tx(unsigned long data);
357 /* Beacon handling */
358 static int      ath5k_beacon_setup(struct ath5k_softc *sc,
359                                         struct ath5k_buf *bf);
360 static void     ath5k_beacon_send(struct ath5k_softc *sc);
361 static void     ath5k_beacon_config(struct ath5k_softc *sc);
362 static void     ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf);
363 static void     ath5k_tasklet_beacon(unsigned long data);
364
365 static inline u64 ath5k_extend_tsf(struct ath5k_hw *ah, u32 rstamp)
366 {
367         u64 tsf = ath5k_hw_get_tsf64(ah);
368
369         if ((tsf & 0x7fff) < rstamp)
370                 tsf -= 0x8000;
371
372         return (tsf & ~0x7fff) | rstamp;
373 }
374
375 /* Interrupt handling */
376 static int      ath5k_init(struct ath5k_softc *sc);
377 static int      ath5k_stop_locked(struct ath5k_softc *sc);
378 static int      ath5k_stop_hw(struct ath5k_softc *sc);
379 static irqreturn_t ath5k_intr(int irq, void *dev_id);
380 static void     ath5k_tasklet_reset(unsigned long data);
381
382 static void     ath5k_tasklet_calibrate(unsigned long data);
383
384 /*
385  * Module init/exit functions
386  */
387 static int __init
388 init_ath5k_pci(void)
389 {
390         int ret;
391
392         ath5k_debug_init();
393
394         ret = pci_register_driver(&ath5k_pci_driver);
395         if (ret) {
396                 printk(KERN_ERR "ath5k_pci: can't register pci driver\n");
397                 return ret;
398         }
399
400         return 0;
401 }
402
403 static void __exit
404 exit_ath5k_pci(void)
405 {
406         pci_unregister_driver(&ath5k_pci_driver);
407
408         ath5k_debug_finish();
409 }
410
411 module_init(init_ath5k_pci);
412 module_exit(exit_ath5k_pci);
413
414
415 /********************\
416 * PCI Initialization *
417 \********************/
418
419 static const char *
420 ath5k_chip_name(enum ath5k_srev_type type, u_int16_t val)
421 {
422         const char *name = "xxxxx";
423         unsigned int i;
424
425         for (i = 0; i < ARRAY_SIZE(srev_names); i++) {
426                 if (srev_names[i].sr_type != type)
427                         continue;
428
429                 if ((val & 0xf0) == srev_names[i].sr_val)
430                         name = srev_names[i].sr_name;
431
432                 if ((val & 0xff) == srev_names[i].sr_val) {
433                         name = srev_names[i].sr_name;
434                         break;
435                 }
436         }
437
438         return name;
439 }
440 static unsigned int ath5k_ioread32(void *hw_priv, u32 reg_offset)
441 {
442         struct ath5k_hw *ah = (struct ath5k_hw *) hw_priv;
443         return ath5k_hw_reg_read(ah, reg_offset);
444 }
445
446 static void ath5k_iowrite32(void *hw_priv, u32 val, u32 reg_offset)
447 {
448         struct ath5k_hw *ah = (struct ath5k_hw *) hw_priv;
449         ath5k_hw_reg_write(ah, val, reg_offset);
450 }
451
452 static const struct ath_ops ath5k_common_ops = {
453         .read = ath5k_ioread32,
454         .write = ath5k_iowrite32,
455 };
456
457 static int __devinit
458 ath5k_pci_probe(struct pci_dev *pdev,
459                 const struct pci_device_id *id)
460 {
461         void __iomem *mem;
462         struct ath5k_softc *sc;
463         struct ath_common *common;
464         struct ieee80211_hw *hw;
465         int ret;
466         u8 csz;
467
468         ret = pci_enable_device(pdev);
469         if (ret) {
470                 dev_err(&pdev->dev, "can't enable device\n");
471                 goto err;
472         }
473
474         /* XXX 32-bit addressing only */
475         ret = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
476         if (ret) {
477                 dev_err(&pdev->dev, "32-bit DMA not available\n");
478                 goto err_dis;
479         }
480
481         /*
482          * Cache line size is used to size and align various
483          * structures used to communicate with the hardware.
484          */
485         pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &csz);
486         if (csz == 0) {
487                 /*
488                  * Linux 2.4.18 (at least) writes the cache line size
489                  * register as a 16-bit wide register which is wrong.
490                  * We must have this setup properly for rx buffer
491                  * DMA to work so force a reasonable value here if it
492                  * comes up zero.
493                  */
494                 csz = L1_CACHE_BYTES >> 2;
495                 pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, csz);
496         }
497         /*
498          * The default setting of latency timer yields poor results,
499          * set it to the value used by other systems.  It may be worth
500          * tweaking this setting more.
501          */
502         pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0xa8);
503
504         /* Enable bus mastering */
505         pci_set_master(pdev);
506
507         /*
508          * Disable the RETRY_TIMEOUT register (0x41) to keep
509          * PCI Tx retries from interfering with C3 CPU state.
510          */
511         pci_write_config_byte(pdev, 0x41, 0);
512
513         ret = pci_request_region(pdev, 0, "ath5k");
514         if (ret) {
515                 dev_err(&pdev->dev, "cannot reserve PCI memory region\n");
516                 goto err_dis;
517         }
518
519         mem = pci_iomap(pdev, 0, 0);
520         if (!mem) {
521                 dev_err(&pdev->dev, "cannot remap PCI memory region\n") ;
522                 ret = -EIO;
523                 goto err_reg;
524         }
525
526         /*
527          * Allocate hw (mac80211 main struct)
528          * and hw->priv (driver private data)
529          */
530         hw = ieee80211_alloc_hw(sizeof(*sc), &ath5k_hw_ops);
531         if (hw == NULL) {
532                 dev_err(&pdev->dev, "cannot allocate ieee80211_hw\n");
533                 ret = -ENOMEM;
534                 goto err_map;
535         }
536
537         dev_info(&pdev->dev, "registered as '%s'\n", wiphy_name(hw->wiphy));
538
539         /* Initialize driver private data */
540         SET_IEEE80211_DEV(hw, &pdev->dev);
541         hw->flags = IEEE80211_HW_RX_INCLUDES_FCS |
542                     IEEE80211_HW_HOST_BROADCAST_PS_BUFFERING |
543                     IEEE80211_HW_SIGNAL_DBM |
544                     IEEE80211_HW_NOISE_DBM;
545
546         hw->wiphy->interface_modes =
547                 BIT(NL80211_IFTYPE_AP) |
548                 BIT(NL80211_IFTYPE_STATION) |
549                 BIT(NL80211_IFTYPE_ADHOC) |
550                 BIT(NL80211_IFTYPE_MESH_POINT);
551
552         hw->extra_tx_headroom = 2;
553         hw->channel_change_time = 5000;
554         sc = hw->priv;
555         sc->hw = hw;
556         sc->pdev = pdev;
557
558         ath5k_debug_init_device(sc);
559
560         /*
561          * Mark the device as detached to avoid processing
562          * interrupts until setup is complete.
563          */
564         __set_bit(ATH_STAT_INVALID, sc->status);
565
566         sc->iobase = mem; /* So we can unmap it on detach */
567         sc->opmode = NL80211_IFTYPE_STATION;
568         sc->bintval = 1000;
569         mutex_init(&sc->lock);
570         spin_lock_init(&sc->rxbuflock);
571         spin_lock_init(&sc->txbuflock);
572         spin_lock_init(&sc->block);
573
574         /* Set private data */
575         pci_set_drvdata(pdev, hw);
576
577         /* Setup interrupt handler */
578         ret = request_irq(pdev->irq, ath5k_intr, IRQF_SHARED, "ath", sc);
579         if (ret) {
580                 ATH5K_ERR(sc, "request_irq failed\n");
581                 goto err_free;
582         }
583
584         /*If we passed the test malloc a ath5k_hw struct*/
585         sc->ah = kzalloc(sizeof(struct ath5k_hw), GFP_KERNEL);
586         if (!sc->ah) {
587                 ret = -ENOMEM;
588                 ATH5K_ERR(sc, "out of memory\n");
589                 goto err_irq;
590         }
591
592         sc->ah->ah_sc = sc;
593         sc->ah->ah_iobase = sc->iobase;
594         common = ath5k_hw_common(sc->ah);
595         common->ops = &ath5k_common_ops;
596         common->cachelsz = csz << 2; /* convert to bytes */
597
598         /* Initialize device */
599         ret = ath5k_hw_attach(sc);
600         if (ret) {
601                 goto err_free_ah;
602         }
603
604         /* set up multi-rate retry capabilities */
605         if (sc->ah->ah_version == AR5K_AR5212) {
606                 hw->max_rates = 4;
607                 hw->max_rate_tries = 11;
608         }
609
610         /* Finish private driver data initialization */
611         ret = ath5k_attach(pdev, hw);
612         if (ret)
613                 goto err_ah;
614
615         ATH5K_INFO(sc, "Atheros AR%s chip found (MAC: 0x%x, PHY: 0x%x)\n",
616                         ath5k_chip_name(AR5K_VERSION_MAC, sc->ah->ah_mac_srev),
617                                         sc->ah->ah_mac_srev,
618                                         sc->ah->ah_phy_revision);
619
620         if (!sc->ah->ah_single_chip) {
621                 /* Single chip radio (!RF5111) */
622                 if (sc->ah->ah_radio_5ghz_revision &&
623                         !sc->ah->ah_radio_2ghz_revision) {
624                         /* No 5GHz support -> report 2GHz radio */
625                         if (!test_bit(AR5K_MODE_11A,
626                                 sc->ah->ah_capabilities.cap_mode)) {
627                                 ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
628                                         ath5k_chip_name(AR5K_VERSION_RAD,
629                                                 sc->ah->ah_radio_5ghz_revision),
630                                                 sc->ah->ah_radio_5ghz_revision);
631                         /* No 2GHz support (5110 and some
632                          * 5Ghz only cards) -> report 5Ghz radio */
633                         } else if (!test_bit(AR5K_MODE_11B,
634                                 sc->ah->ah_capabilities.cap_mode)) {
635                                 ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
636                                         ath5k_chip_name(AR5K_VERSION_RAD,
637                                                 sc->ah->ah_radio_5ghz_revision),
638                                                 sc->ah->ah_radio_5ghz_revision);
639                         /* Multiband radio */
640                         } else {
641                                 ATH5K_INFO(sc, "RF%s multiband radio found"
642                                         " (0x%x)\n",
643                                         ath5k_chip_name(AR5K_VERSION_RAD,
644                                                 sc->ah->ah_radio_5ghz_revision),
645                                                 sc->ah->ah_radio_5ghz_revision);
646                         }
647                 }
648                 /* Multi chip radio (RF5111 - RF2111) ->
649                  * report both 2GHz/5GHz radios */
650                 else if (sc->ah->ah_radio_5ghz_revision &&
651                                 sc->ah->ah_radio_2ghz_revision){
652                         ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
653                                 ath5k_chip_name(AR5K_VERSION_RAD,
654                                         sc->ah->ah_radio_5ghz_revision),
655                                         sc->ah->ah_radio_5ghz_revision);
656                         ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
657                                 ath5k_chip_name(AR5K_VERSION_RAD,
658                                         sc->ah->ah_radio_2ghz_revision),
659                                         sc->ah->ah_radio_2ghz_revision);
660                 }
661         }
662
663
664         /* ready to process interrupts */
665         __clear_bit(ATH_STAT_INVALID, sc->status);
666
667         return 0;
668 err_ah:
669         ath5k_hw_detach(sc->ah);
670 err_irq:
671         free_irq(pdev->irq, sc);
672 err_free_ah:
673         kfree(sc->ah);
674 err_free:
675         ieee80211_free_hw(hw);
676 err_map:
677         pci_iounmap(pdev, mem);
678 err_reg:
679         pci_release_region(pdev, 0);
680 err_dis:
681         pci_disable_device(pdev);
682 err:
683         return ret;
684 }
685
686 static void __devexit
687 ath5k_pci_remove(struct pci_dev *pdev)
688 {
689         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
690         struct ath5k_softc *sc = hw->priv;
691
692         ath5k_debug_finish_device(sc);
693         ath5k_detach(pdev, hw);
694         ath5k_hw_detach(sc->ah);
695         kfree(sc->ah);
696         free_irq(pdev->irq, sc);
697         pci_iounmap(pdev, sc->iobase);
698         pci_release_region(pdev, 0);
699         pci_disable_device(pdev);
700         ieee80211_free_hw(hw);
701 }
702
703 #ifdef CONFIG_PM
704 static int
705 ath5k_pci_suspend(struct pci_dev *pdev, pm_message_t state)
706 {
707         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
708         struct ath5k_softc *sc = hw->priv;
709
710         ath5k_led_off(sc);
711
712         pci_save_state(pdev);
713         pci_disable_device(pdev);
714         pci_set_power_state(pdev, PCI_D3hot);
715
716         return 0;
717 }
718
719 static int
720 ath5k_pci_resume(struct pci_dev *pdev)
721 {
722         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
723         struct ath5k_softc *sc = hw->priv;
724         int err;
725
726         pci_restore_state(pdev);
727
728         err = pci_enable_device(pdev);
729         if (err)
730                 return err;
731
732         /*
733          * Suspend/Resume resets the PCI configuration space, so we have to
734          * re-disable the RETRY_TIMEOUT register (0x41) to keep
735          * PCI Tx retries from interfering with C3 CPU state
736          */
737         pci_write_config_byte(pdev, 0x41, 0);
738
739         ath5k_led_enable(sc);
740         return 0;
741 }
742 #endif /* CONFIG_PM */
743
744
745 /***********************\
746 * Driver Initialization *
747 \***********************/
748
749 static int ath5k_reg_notifier(struct wiphy *wiphy, struct regulatory_request *request)
750 {
751         struct ieee80211_hw *hw = wiphy_to_ieee80211_hw(wiphy);
752         struct ath5k_softc *sc = hw->priv;
753         struct ath_regulatory *regulatory = ath5k_hw_regulatory(sc->ah);
754
755         return ath_reg_notifier_apply(wiphy, request, regulatory);
756 }
757
758 static int
759 ath5k_attach(struct pci_dev *pdev, struct ieee80211_hw *hw)
760 {
761         struct ath5k_softc *sc = hw->priv;
762         struct ath5k_hw *ah = sc->ah;
763         struct ath_regulatory *regulatory = ath5k_hw_regulatory(ah);
764         u8 mac[ETH_ALEN] = {};
765         int ret;
766
767         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "devid 0x%x\n", pdev->device);
768
769         /*
770          * Check if the MAC has multi-rate retry support.
771          * We do this by trying to setup a fake extended
772          * descriptor.  MAC's that don't have support will
773          * return false w/o doing anything.  MAC's that do
774          * support it will return true w/o doing anything.
775          */
776         ret = ah->ah_setup_mrr_tx_desc(ah, NULL, 0, 0, 0, 0, 0, 0);
777         if (ret < 0)
778                 goto err;
779         if (ret > 0)
780                 __set_bit(ATH_STAT_MRRETRY, sc->status);
781
782         /*
783          * Collect the channel list.  The 802.11 layer
784          * is resposible for filtering this list based
785          * on settings like the phy mode and regulatory
786          * domain restrictions.
787          */
788         ret = ath5k_setup_bands(hw);
789         if (ret) {
790                 ATH5K_ERR(sc, "can't get channels\n");
791                 goto err;
792         }
793
794         /* NB: setup here so ath5k_rate_update is happy */
795         if (test_bit(AR5K_MODE_11A, ah->ah_modes))
796                 ath5k_setcurmode(sc, AR5K_MODE_11A);
797         else
798                 ath5k_setcurmode(sc, AR5K_MODE_11B);
799
800         /*
801          * Allocate tx+rx descriptors and populate the lists.
802          */
803         ret = ath5k_desc_alloc(sc, pdev);
804         if (ret) {
805                 ATH5K_ERR(sc, "can't allocate descriptors\n");
806                 goto err;
807         }
808
809         /*
810          * Allocate hardware transmit queues: one queue for
811          * beacon frames and one data queue for each QoS
812          * priority.  Note that hw functions handle reseting
813          * these queues at the needed time.
814          */
815         ret = ath5k_beaconq_setup(ah);
816         if (ret < 0) {
817                 ATH5K_ERR(sc, "can't setup a beacon xmit queue\n");
818                 goto err_desc;
819         }
820         sc->bhalq = ret;
821         sc->cabq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_CAB, 0);
822         if (IS_ERR(sc->cabq)) {
823                 ATH5K_ERR(sc, "can't setup cab queue\n");
824                 ret = PTR_ERR(sc->cabq);
825                 goto err_bhal;
826         }
827
828         sc->txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_BK);
829         if (IS_ERR(sc->txq)) {
830                 ATH5K_ERR(sc, "can't setup xmit queue\n");
831                 ret = PTR_ERR(sc->txq);
832                 goto err_queues;
833         }
834
835         tasklet_init(&sc->rxtq, ath5k_tasklet_rx, (unsigned long)sc);
836         tasklet_init(&sc->txtq, ath5k_tasklet_tx, (unsigned long)sc);
837         tasklet_init(&sc->restq, ath5k_tasklet_reset, (unsigned long)sc);
838         tasklet_init(&sc->calib, ath5k_tasklet_calibrate, (unsigned long)sc);
839         tasklet_init(&sc->beacontq, ath5k_tasklet_beacon, (unsigned long)sc);
840
841         ret = ath5k_eeprom_read_mac(ah, mac);
842         if (ret) {
843                 ATH5K_ERR(sc, "unable to read address from EEPROM: 0x%04x\n",
844                         sc->pdev->device);
845                 goto err_queues;
846         }
847
848         SET_IEEE80211_PERM_ADDR(hw, mac);
849         /* All MAC address bits matter for ACKs */
850         memcpy(sc->bssidmask, ath_bcast_mac, ETH_ALEN);
851         ath5k_hw_set_bssid_mask(sc->ah, sc->bssidmask);
852
853         regulatory->current_rd = ah->ah_capabilities.cap_eeprom.ee_regdomain;
854         ret = ath_regd_init(regulatory, hw->wiphy, ath5k_reg_notifier);
855         if (ret) {
856                 ATH5K_ERR(sc, "can't initialize regulatory system\n");
857                 goto err_queues;
858         }
859
860         ret = ieee80211_register_hw(hw);
861         if (ret) {
862                 ATH5K_ERR(sc, "can't register ieee80211 hw\n");
863                 goto err_queues;
864         }
865
866         if (!ath_is_world_regd(regulatory))
867                 regulatory_hint(hw->wiphy, regulatory->alpha2);
868
869         ath5k_init_leds(sc);
870
871         return 0;
872 err_queues:
873         ath5k_txq_release(sc);
874 err_bhal:
875         ath5k_hw_release_tx_queue(ah, sc->bhalq);
876 err_desc:
877         ath5k_desc_free(sc, pdev);
878 err:
879         return ret;
880 }
881
882 static void
883 ath5k_detach(struct pci_dev *pdev, struct ieee80211_hw *hw)
884 {
885         struct ath5k_softc *sc = hw->priv;
886
887         /*
888          * NB: the order of these is important:
889          * o call the 802.11 layer before detaching ath5k_hw to
890          *   insure callbacks into the driver to delete global
891          *   key cache entries can be handled
892          * o reclaim the tx queue data structures after calling
893          *   the 802.11 layer as we'll get called back to reclaim
894          *   node state and potentially want to use them
895          * o to cleanup the tx queues the hal is called, so detach
896          *   it last
897          * XXX: ??? detach ath5k_hw ???
898          * Other than that, it's straightforward...
899          */
900         ieee80211_unregister_hw(hw);
901         ath5k_desc_free(sc, pdev);
902         ath5k_txq_release(sc);
903         ath5k_hw_release_tx_queue(sc->ah, sc->bhalq);
904         ath5k_unregister_leds(sc);
905
906         /*
907          * NB: can't reclaim these until after ieee80211_ifdetach
908          * returns because we'll get called back to reclaim node
909          * state and potentially want to use them.
910          */
911 }
912
913
914
915
916 /********************\
917 * Channel/mode setup *
918 \********************/
919
920 /*
921  * Convert IEEE channel number to MHz frequency.
922  */
923 static inline short
924 ath5k_ieee2mhz(short chan)
925 {
926         if (chan <= 14 || chan >= 27)
927                 return ieee80211chan2mhz(chan);
928         else
929                 return 2212 + chan * 20;
930 }
931
932 /*
933  * Returns true for the channel numbers used without all_channels modparam.
934  */
935 static bool ath5k_is_standard_channel(short chan)
936 {
937         return ((chan <= 14) ||
938                 /* UNII 1,2 */
939                 ((chan & 3) == 0 && chan >= 36 && chan <= 64) ||
940                 /* midband */
941                 ((chan & 3) == 0 && chan >= 100 && chan <= 140) ||
942                 /* UNII-3 */
943                 ((chan & 3) == 1 && chan >= 149 && chan <= 165));
944 }
945
946 static unsigned int
947 ath5k_copy_channels(struct ath5k_hw *ah,
948                 struct ieee80211_channel *channels,
949                 unsigned int mode,
950                 unsigned int max)
951 {
952         unsigned int i, count, size, chfreq, freq, ch;
953
954         if (!test_bit(mode, ah->ah_modes))
955                 return 0;
956
957         switch (mode) {
958         case AR5K_MODE_11A:
959         case AR5K_MODE_11A_TURBO:
960                 /* 1..220, but 2GHz frequencies are filtered by check_channel */
961                 size = 220 ;
962                 chfreq = CHANNEL_5GHZ;
963                 break;
964         case AR5K_MODE_11B:
965         case AR5K_MODE_11G:
966         case AR5K_MODE_11G_TURBO:
967                 size = 26;
968                 chfreq = CHANNEL_2GHZ;
969                 break;
970         default:
971                 ATH5K_WARN(ah->ah_sc, "bad mode, not copying channels\n");
972                 return 0;
973         }
974
975         for (i = 0, count = 0; i < size && max > 0; i++) {
976                 ch = i + 1 ;
977                 freq = ath5k_ieee2mhz(ch);
978
979                 /* Check if channel is supported by the chipset */
980                 if (!ath5k_channel_ok(ah, freq, chfreq))
981                         continue;
982
983                 if (!modparam_all_channels && !ath5k_is_standard_channel(ch))
984                         continue;
985
986                 /* Write channel info and increment counter */
987                 channels[count].center_freq = freq;
988                 channels[count].band = (chfreq == CHANNEL_2GHZ) ?
989                         IEEE80211_BAND_2GHZ : IEEE80211_BAND_5GHZ;
990                 switch (mode) {
991                 case AR5K_MODE_11A:
992                 case AR5K_MODE_11G:
993                         channels[count].hw_value = chfreq | CHANNEL_OFDM;
994                         break;
995                 case AR5K_MODE_11A_TURBO:
996                 case AR5K_MODE_11G_TURBO:
997                         channels[count].hw_value = chfreq |
998                                 CHANNEL_OFDM | CHANNEL_TURBO;
999                         break;
1000                 case AR5K_MODE_11B:
1001                         channels[count].hw_value = CHANNEL_B;
1002                 }
1003
1004                 count++;
1005                 max--;
1006         }
1007
1008         return count;
1009 }
1010
1011 static void
1012 ath5k_setup_rate_idx(struct ath5k_softc *sc, struct ieee80211_supported_band *b)
1013 {
1014         u8 i;
1015
1016         for (i = 0; i < AR5K_MAX_RATES; i++)
1017                 sc->rate_idx[b->band][i] = -1;
1018
1019         for (i = 0; i < b->n_bitrates; i++) {
1020                 sc->rate_idx[b->band][b->bitrates[i].hw_value] = i;
1021                 if (b->bitrates[i].hw_value_short)
1022                         sc->rate_idx[b->band][b->bitrates[i].hw_value_short] = i;
1023         }
1024 }
1025
1026 static int
1027 ath5k_setup_bands(struct ieee80211_hw *hw)
1028 {
1029         struct ath5k_softc *sc = hw->priv;
1030         struct ath5k_hw *ah = sc->ah;
1031         struct ieee80211_supported_band *sband;
1032         int max_c, count_c = 0;
1033         int i;
1034
1035         BUILD_BUG_ON(ARRAY_SIZE(sc->sbands) < IEEE80211_NUM_BANDS);
1036         max_c = ARRAY_SIZE(sc->channels);
1037
1038         /* 2GHz band */
1039         sband = &sc->sbands[IEEE80211_BAND_2GHZ];
1040         sband->band = IEEE80211_BAND_2GHZ;
1041         sband->bitrates = &sc->rates[IEEE80211_BAND_2GHZ][0];
1042
1043         if (test_bit(AR5K_MODE_11G, sc->ah->ah_capabilities.cap_mode)) {
1044                 /* G mode */
1045                 memcpy(sband->bitrates, &ath5k_rates[0],
1046                        sizeof(struct ieee80211_rate) * 12);
1047                 sband->n_bitrates = 12;
1048
1049                 sband->channels = sc->channels;
1050                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1051                                         AR5K_MODE_11G, max_c);
1052
1053                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
1054                 count_c = sband->n_channels;
1055                 max_c -= count_c;
1056         } else if (test_bit(AR5K_MODE_11B, sc->ah->ah_capabilities.cap_mode)) {
1057                 /* B mode */
1058                 memcpy(sband->bitrates, &ath5k_rates[0],
1059                        sizeof(struct ieee80211_rate) * 4);
1060                 sband->n_bitrates = 4;
1061
1062                 /* 5211 only supports B rates and uses 4bit rate codes
1063                  * (e.g normally we have 0x1B for 1M, but on 5211 we have 0x0B)
1064                  * fix them up here:
1065                  */
1066                 if (ah->ah_version == AR5K_AR5211) {
1067                         for (i = 0; i < 4; i++) {
1068                                 sband->bitrates[i].hw_value =
1069                                         sband->bitrates[i].hw_value & 0xF;
1070                                 sband->bitrates[i].hw_value_short =
1071                                         sband->bitrates[i].hw_value_short & 0xF;
1072                         }
1073                 }
1074
1075                 sband->channels = sc->channels;
1076                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1077                                         AR5K_MODE_11B, max_c);
1078
1079                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
1080                 count_c = sband->n_channels;
1081                 max_c -= count_c;
1082         }
1083         ath5k_setup_rate_idx(sc, sband);
1084
1085         /* 5GHz band, A mode */
1086         if (test_bit(AR5K_MODE_11A, sc->ah->ah_capabilities.cap_mode)) {
1087                 sband = &sc->sbands[IEEE80211_BAND_5GHZ];
1088                 sband->band = IEEE80211_BAND_5GHZ;
1089                 sband->bitrates = &sc->rates[IEEE80211_BAND_5GHZ][0];
1090
1091                 memcpy(sband->bitrates, &ath5k_rates[4],
1092                        sizeof(struct ieee80211_rate) * 8);
1093                 sband->n_bitrates = 8;
1094
1095                 sband->channels = &sc->channels[count_c];
1096                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1097                                         AR5K_MODE_11A, max_c);
1098
1099                 hw->wiphy->bands[IEEE80211_BAND_5GHZ] = sband;
1100         }
1101         ath5k_setup_rate_idx(sc, sband);
1102
1103         ath5k_debug_dump_bands(sc);
1104
1105         return 0;
1106 }
1107
1108 /*
1109  * Set/change channels. We always reset the chip.
1110  * To accomplish this we must first cleanup any pending DMA,
1111  * then restart stuff after a la  ath5k_init.
1112  *
1113  * Called with sc->lock.
1114  */
1115 static int
1116 ath5k_chan_set(struct ath5k_softc *sc, struct ieee80211_channel *chan)
1117 {
1118         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "(%u MHz) -> (%u MHz)\n",
1119                 sc->curchan->center_freq, chan->center_freq);
1120
1121         /*
1122          * To switch channels clear any pending DMA operations;
1123          * wait long enough for the RX fifo to drain, reset the
1124          * hardware at the new frequency, and then re-enable
1125          * the relevant bits of the h/w.
1126          */
1127         return ath5k_reset(sc, chan);
1128 }
1129
1130 static void
1131 ath5k_setcurmode(struct ath5k_softc *sc, unsigned int mode)
1132 {
1133         sc->curmode = mode;
1134
1135         if (mode == AR5K_MODE_11A) {
1136                 sc->curband = &sc->sbands[IEEE80211_BAND_5GHZ];
1137         } else {
1138                 sc->curband = &sc->sbands[IEEE80211_BAND_2GHZ];
1139         }
1140 }
1141
1142 static void
1143 ath5k_mode_setup(struct ath5k_softc *sc)
1144 {
1145         struct ath5k_hw *ah = sc->ah;
1146         u32 rfilt;
1147
1148         ah->ah_op_mode = sc->opmode;
1149
1150         /* configure rx filter */
1151         rfilt = sc->filter_flags;
1152         ath5k_hw_set_rx_filter(ah, rfilt);
1153
1154         if (ath5k_hw_hasbssidmask(ah))
1155                 ath5k_hw_set_bssid_mask(ah, sc->bssidmask);
1156
1157         /* configure operational mode */
1158         ath5k_hw_set_opmode(ah);
1159
1160         ath5k_hw_set_mcast_filter(ah, 0, 0);
1161         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "RX filter 0x%x\n", rfilt);
1162 }
1163
1164 static inline int
1165 ath5k_hw_to_driver_rix(struct ath5k_softc *sc, int hw_rix)
1166 {
1167         int rix;
1168
1169         /* return base rate on errors */
1170         if (WARN(hw_rix < 0 || hw_rix >= AR5K_MAX_RATES,
1171                         "hw_rix out of bounds: %x\n", hw_rix))
1172                 return 0;
1173
1174         rix = sc->rate_idx[sc->curband->band][hw_rix];
1175         if (WARN(rix < 0, "invalid hw_rix: %x\n", hw_rix))
1176                 rix = 0;
1177
1178         return rix;
1179 }
1180
1181 /***************\
1182 * Buffers setup *
1183 \***************/
1184
1185 static
1186 struct sk_buff *ath5k_rx_skb_alloc(struct ath5k_softc *sc, dma_addr_t *skb_addr)
1187 {
1188         struct ath_common *common = ath5k_hw_common(sc->ah);
1189         struct sk_buff *skb;
1190
1191         /*
1192          * Allocate buffer with headroom_needed space for the
1193          * fake physical layer header at the start.
1194          */
1195         skb = ath_rxbuf_alloc(common,
1196                               sc->rxbufsize + common->cachelsz - 1,
1197                               GFP_ATOMIC);
1198
1199         if (!skb) {
1200                 ATH5K_ERR(sc, "can't alloc skbuff of size %u\n",
1201                                 sc->rxbufsize + common->cachelsz - 1);
1202                 return NULL;
1203         }
1204
1205         *skb_addr = pci_map_single(sc->pdev,
1206                 skb->data, sc->rxbufsize, PCI_DMA_FROMDEVICE);
1207         if (unlikely(pci_dma_mapping_error(sc->pdev, *skb_addr))) {
1208                 ATH5K_ERR(sc, "%s: DMA mapping failed\n", __func__);
1209                 dev_kfree_skb(skb);
1210                 return NULL;
1211         }
1212         return skb;
1213 }
1214
1215 static int
1216 ath5k_rxbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1217 {
1218         struct ath5k_hw *ah = sc->ah;
1219         struct sk_buff *skb = bf->skb;
1220         struct ath5k_desc *ds;
1221
1222         if (!skb) {
1223                 skb = ath5k_rx_skb_alloc(sc, &bf->skbaddr);
1224                 if (!skb)
1225                         return -ENOMEM;
1226                 bf->skb = skb;
1227         }
1228
1229         /*
1230          * Setup descriptors.  For receive we always terminate
1231          * the descriptor list with a self-linked entry so we'll
1232          * not get overrun under high load (as can happen with a
1233          * 5212 when ANI processing enables PHY error frames).
1234          *
1235          * To insure the last descriptor is self-linked we create
1236          * each descriptor as self-linked and add it to the end.  As
1237          * each additional descriptor is added the previous self-linked
1238          * entry is ``fixed'' naturally.  This should be safe even
1239          * if DMA is happening.  When processing RX interrupts we
1240          * never remove/process the last, self-linked, entry on the
1241          * descriptor list.  This insures the hardware always has
1242          * someplace to write a new frame.
1243          */
1244         ds = bf->desc;
1245         ds->ds_link = bf->daddr;        /* link to self */
1246         ds->ds_data = bf->skbaddr;
1247         ah->ah_setup_rx_desc(ah, ds,
1248                 skb_tailroom(skb),      /* buffer size */
1249                 0);
1250
1251         if (sc->rxlink != NULL)
1252                 *sc->rxlink = bf->daddr;
1253         sc->rxlink = &ds->ds_link;
1254         return 0;
1255 }
1256
1257 static int
1258 ath5k_txbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf,
1259                   struct ath5k_txq *txq)
1260 {
1261         struct ath5k_hw *ah = sc->ah;
1262         struct ath5k_desc *ds = bf->desc;
1263         struct sk_buff *skb = bf->skb;
1264         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1265         unsigned int pktlen, flags, keyidx = AR5K_TXKEYIX_INVALID;
1266         struct ieee80211_rate *rate;
1267         unsigned int mrr_rate[3], mrr_tries[3];
1268         int i, ret;
1269         u16 hw_rate;
1270         u16 cts_rate = 0;
1271         u16 duration = 0;
1272         u8 rc_flags;
1273
1274         flags = AR5K_TXDESC_INTREQ | AR5K_TXDESC_CLRDMASK;
1275
1276         /* XXX endianness */
1277         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
1278                         PCI_DMA_TODEVICE);
1279
1280         rate = ieee80211_get_tx_rate(sc->hw, info);
1281
1282         if (info->flags & IEEE80211_TX_CTL_NO_ACK)
1283                 flags |= AR5K_TXDESC_NOACK;
1284
1285         rc_flags = info->control.rates[0].flags;
1286         hw_rate = (rc_flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE) ?
1287                 rate->hw_value_short : rate->hw_value;
1288
1289         pktlen = skb->len;
1290
1291         /* FIXME: If we are in g mode and rate is a CCK rate
1292          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
1293          * from tx power (value is in dB units already) */
1294         if (info->control.hw_key) {
1295                 keyidx = info->control.hw_key->hw_key_idx;
1296                 pktlen += info->control.hw_key->icv_len;
1297         }
1298         if (rc_flags & IEEE80211_TX_RC_USE_RTS_CTS) {
1299                 flags |= AR5K_TXDESC_RTSENA;
1300                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
1301                 duration = le16_to_cpu(ieee80211_rts_duration(sc->hw,
1302                         sc->vif, pktlen, info));
1303         }
1304         if (rc_flags & IEEE80211_TX_RC_USE_CTS_PROTECT) {
1305                 flags |= AR5K_TXDESC_CTSENA;
1306                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
1307                 duration = le16_to_cpu(ieee80211_ctstoself_duration(sc->hw,
1308                         sc->vif, pktlen, info));
1309         }
1310         ret = ah->ah_setup_tx_desc(ah, ds, pktlen,
1311                 ieee80211_get_hdrlen_from_skb(skb), AR5K_PKT_TYPE_NORMAL,
1312                 (sc->power_level * 2),
1313                 hw_rate,
1314                 info->control.rates[0].count, keyidx, ah->ah_tx_ant, flags,
1315                 cts_rate, duration);
1316         if (ret)
1317                 goto err_unmap;
1318
1319         memset(mrr_rate, 0, sizeof(mrr_rate));
1320         memset(mrr_tries, 0, sizeof(mrr_tries));
1321         for (i = 0; i < 3; i++) {
1322                 rate = ieee80211_get_alt_retry_rate(sc->hw, info, i);
1323                 if (!rate)
1324                         break;
1325
1326                 mrr_rate[i] = rate->hw_value;
1327                 mrr_tries[i] = info->control.rates[i + 1].count;
1328         }
1329
1330         ah->ah_setup_mrr_tx_desc(ah, ds,
1331                 mrr_rate[0], mrr_tries[0],
1332                 mrr_rate[1], mrr_tries[1],
1333                 mrr_rate[2], mrr_tries[2]);
1334
1335         ds->ds_link = 0;
1336         ds->ds_data = bf->skbaddr;
1337
1338         spin_lock_bh(&txq->lock);
1339         list_add_tail(&bf->list, &txq->q);
1340         sc->tx_stats[txq->qnum].len++;
1341         if (txq->link == NULL) /* is this first packet? */
1342                 ath5k_hw_set_txdp(ah, txq->qnum, bf->daddr);
1343         else /* no, so only link it */
1344                 *txq->link = bf->daddr;
1345
1346         txq->link = &ds->ds_link;
1347         ath5k_hw_start_tx_dma(ah, txq->qnum);
1348         mmiowb();
1349         spin_unlock_bh(&txq->lock);
1350
1351         return 0;
1352 err_unmap:
1353         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
1354         return ret;
1355 }
1356
1357 /*******************\
1358 * Descriptors setup *
1359 \*******************/
1360
1361 static int
1362 ath5k_desc_alloc(struct ath5k_softc *sc, struct pci_dev *pdev)
1363 {
1364         struct ath5k_desc *ds;
1365         struct ath5k_buf *bf;
1366         dma_addr_t da;
1367         unsigned int i;
1368         int ret;
1369
1370         /* allocate descriptors */
1371         sc->desc_len = sizeof(struct ath5k_desc) *
1372                         (ATH_TXBUF + ATH_RXBUF + ATH_BCBUF + 1);
1373         sc->desc = pci_alloc_consistent(pdev, sc->desc_len, &sc->desc_daddr);
1374         if (sc->desc == NULL) {
1375                 ATH5K_ERR(sc, "can't allocate descriptors\n");
1376                 ret = -ENOMEM;
1377                 goto err;
1378         }
1379         ds = sc->desc;
1380         da = sc->desc_daddr;
1381         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "DMA map: %p (%zu) -> %llx\n",
1382                 ds, sc->desc_len, (unsigned long long)sc->desc_daddr);
1383
1384         bf = kcalloc(1 + ATH_TXBUF + ATH_RXBUF + ATH_BCBUF,
1385                         sizeof(struct ath5k_buf), GFP_KERNEL);
1386         if (bf == NULL) {
1387                 ATH5K_ERR(sc, "can't allocate bufptr\n");
1388                 ret = -ENOMEM;
1389                 goto err_free;
1390         }
1391         sc->bufptr = bf;
1392
1393         INIT_LIST_HEAD(&sc->rxbuf);
1394         for (i = 0; i < ATH_RXBUF; i++, bf++, ds++, da += sizeof(*ds)) {
1395                 bf->desc = ds;
1396                 bf->daddr = da;
1397                 list_add_tail(&bf->list, &sc->rxbuf);
1398         }
1399
1400         INIT_LIST_HEAD(&sc->txbuf);
1401         sc->txbuf_len = ATH_TXBUF;
1402         for (i = 0; i < ATH_TXBUF; i++, bf++, ds++,
1403                         da += sizeof(*ds)) {
1404                 bf->desc = ds;
1405                 bf->daddr = da;
1406                 list_add_tail(&bf->list, &sc->txbuf);
1407         }
1408
1409         /* beacon buffer */
1410         bf->desc = ds;
1411         bf->daddr = da;
1412         sc->bbuf = bf;
1413
1414         return 0;
1415 err_free:
1416         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1417 err:
1418         sc->desc = NULL;
1419         return ret;
1420 }
1421
1422 static void
1423 ath5k_desc_free(struct ath5k_softc *sc, struct pci_dev *pdev)
1424 {
1425         struct ath5k_buf *bf;
1426
1427         ath5k_txbuf_free(sc, sc->bbuf);
1428         list_for_each_entry(bf, &sc->txbuf, list)
1429                 ath5k_txbuf_free(sc, bf);
1430         list_for_each_entry(bf, &sc->rxbuf, list)
1431                 ath5k_rxbuf_free(sc, bf);
1432
1433         /* Free memory associated with all descriptors */
1434         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1435
1436         kfree(sc->bufptr);
1437         sc->bufptr = NULL;
1438 }
1439
1440
1441
1442
1443
1444 /**************\
1445 * Queues setup *
1446 \**************/
1447
1448 static struct ath5k_txq *
1449 ath5k_txq_setup(struct ath5k_softc *sc,
1450                 int qtype, int subtype)
1451 {
1452         struct ath5k_hw *ah = sc->ah;
1453         struct ath5k_txq *txq;
1454         struct ath5k_txq_info qi = {
1455                 .tqi_subtype = subtype,
1456                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1457                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1458                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT
1459         };
1460         int qnum;
1461
1462         /*
1463          * Enable interrupts only for EOL and DESC conditions.
1464          * We mark tx descriptors to receive a DESC interrupt
1465          * when a tx queue gets deep; otherwise waiting for the
1466          * EOL to reap descriptors.  Note that this is done to
1467          * reduce interrupt load and this only defers reaping
1468          * descriptors, never transmitting frames.  Aside from
1469          * reducing interrupts this also permits more concurrency.
1470          * The only potential downside is if the tx queue backs
1471          * up in which case the top half of the kernel may backup
1472          * due to a lack of tx descriptors.
1473          */
1474         qi.tqi_flags = AR5K_TXQ_FLAG_TXEOLINT_ENABLE |
1475                                 AR5K_TXQ_FLAG_TXDESCINT_ENABLE;
1476         qnum = ath5k_hw_setup_tx_queue(ah, qtype, &qi);
1477         if (qnum < 0) {
1478                 /*
1479                  * NB: don't print a message, this happens
1480                  * normally on parts with too few tx queues
1481                  */
1482                 return ERR_PTR(qnum);
1483         }
1484         if (qnum >= ARRAY_SIZE(sc->txqs)) {
1485                 ATH5K_ERR(sc, "hw qnum %u out of range, max %tu!\n",
1486                         qnum, ARRAY_SIZE(sc->txqs));
1487                 ath5k_hw_release_tx_queue(ah, qnum);
1488                 return ERR_PTR(-EINVAL);
1489         }
1490         txq = &sc->txqs[qnum];
1491         if (!txq->setup) {
1492                 txq->qnum = qnum;
1493                 txq->link = NULL;
1494                 INIT_LIST_HEAD(&txq->q);
1495                 spin_lock_init(&txq->lock);
1496                 txq->setup = true;
1497         }
1498         return &sc->txqs[qnum];
1499 }
1500
1501 static int
1502 ath5k_beaconq_setup(struct ath5k_hw *ah)
1503 {
1504         struct ath5k_txq_info qi = {
1505                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1506                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1507                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT,
1508                 /* NB: for dynamic turbo, don't enable any other interrupts */
1509                 .tqi_flags = AR5K_TXQ_FLAG_TXDESCINT_ENABLE
1510         };
1511
1512         return ath5k_hw_setup_tx_queue(ah, AR5K_TX_QUEUE_BEACON, &qi);
1513 }
1514
1515 static int
1516 ath5k_beaconq_config(struct ath5k_softc *sc)
1517 {
1518         struct ath5k_hw *ah = sc->ah;
1519         struct ath5k_txq_info qi;
1520         int ret;
1521
1522         ret = ath5k_hw_get_tx_queueprops(ah, sc->bhalq, &qi);
1523         if (ret)
1524                 return ret;
1525         if (sc->opmode == NL80211_IFTYPE_AP ||
1526                 sc->opmode == NL80211_IFTYPE_MESH_POINT) {
1527                 /*
1528                  * Always burst out beacon and CAB traffic
1529                  * (aifs = cwmin = cwmax = 0)
1530                  */
1531                 qi.tqi_aifs = 0;
1532                 qi.tqi_cw_min = 0;
1533                 qi.tqi_cw_max = 0;
1534         } else if (sc->opmode == NL80211_IFTYPE_ADHOC) {
1535                 /*
1536                  * Adhoc mode; backoff between 0 and (2 * cw_min).
1537                  */
1538                 qi.tqi_aifs = 0;
1539                 qi.tqi_cw_min = 0;
1540                 qi.tqi_cw_max = 2 * ah->ah_cw_min;
1541         }
1542
1543         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1544                 "beacon queueprops tqi_aifs:%d tqi_cw_min:%d tqi_cw_max:%d\n",
1545                 qi.tqi_aifs, qi.tqi_cw_min, qi.tqi_cw_max);
1546
1547         ret = ath5k_hw_set_tx_queueprops(ah, sc->bhalq, &qi);
1548         if (ret) {
1549                 ATH5K_ERR(sc, "%s: unable to update parameters for beacon "
1550                         "hardware queue!\n", __func__);
1551                 return ret;
1552         }
1553
1554         return ath5k_hw_reset_tx_queue(ah, sc->bhalq); /* push to h/w */;
1555 }
1556
1557 static void
1558 ath5k_txq_drainq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1559 {
1560         struct ath5k_buf *bf, *bf0;
1561
1562         /*
1563          * NB: this assumes output has been stopped and
1564          *     we do not need to block ath5k_tx_tasklet
1565          */
1566         spin_lock_bh(&txq->lock);
1567         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1568                 ath5k_debug_printtxbuf(sc, bf);
1569
1570                 ath5k_txbuf_free(sc, bf);
1571
1572                 spin_lock_bh(&sc->txbuflock);
1573                 sc->tx_stats[txq->qnum].len--;
1574                 list_move_tail(&bf->list, &sc->txbuf);
1575                 sc->txbuf_len++;
1576                 spin_unlock_bh(&sc->txbuflock);
1577         }
1578         txq->link = NULL;
1579         spin_unlock_bh(&txq->lock);
1580 }
1581
1582 /*
1583  * Drain the transmit queues and reclaim resources.
1584  */
1585 static void
1586 ath5k_txq_cleanup(struct ath5k_softc *sc)
1587 {
1588         struct ath5k_hw *ah = sc->ah;
1589         unsigned int i;
1590
1591         /* XXX return value */
1592         if (likely(!test_bit(ATH_STAT_INVALID, sc->status))) {
1593                 /* don't touch the hardware if marked invalid */
1594                 ath5k_hw_stop_tx_dma(ah, sc->bhalq);
1595                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "beacon queue %x\n",
1596                         ath5k_hw_get_txdp(ah, sc->bhalq));
1597                 for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1598                         if (sc->txqs[i].setup) {
1599                                 ath5k_hw_stop_tx_dma(ah, sc->txqs[i].qnum);
1600                                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "txq [%u] %x, "
1601                                         "link %p\n",
1602                                         sc->txqs[i].qnum,
1603                                         ath5k_hw_get_txdp(ah,
1604                                                         sc->txqs[i].qnum),
1605                                         sc->txqs[i].link);
1606                         }
1607         }
1608         ieee80211_wake_queues(sc->hw); /* XXX move to callers */
1609
1610         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1611                 if (sc->txqs[i].setup)
1612                         ath5k_txq_drainq(sc, &sc->txqs[i]);
1613 }
1614
1615 static void
1616 ath5k_txq_release(struct ath5k_softc *sc)
1617 {
1618         struct ath5k_txq *txq = sc->txqs;
1619         unsigned int i;
1620
1621         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++, txq++)
1622                 if (txq->setup) {
1623                         ath5k_hw_release_tx_queue(sc->ah, txq->qnum);
1624                         txq->setup = false;
1625                 }
1626 }
1627
1628
1629
1630
1631 /*************\
1632 * RX Handling *
1633 \*************/
1634
1635 /*
1636  * Enable the receive h/w following a reset.
1637  */
1638 static int
1639 ath5k_rx_start(struct ath5k_softc *sc)
1640 {
1641         struct ath5k_hw *ah = sc->ah;
1642         struct ath_common *common = ath5k_hw_common(ah);
1643         struct ath5k_buf *bf;
1644         int ret;
1645
1646         sc->rxbufsize = roundup(IEEE80211_MAX_LEN, common->cachelsz);
1647
1648         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "cachelsz %u rxbufsize %u\n",
1649                 common->cachelsz, sc->rxbufsize);
1650
1651         spin_lock_bh(&sc->rxbuflock);
1652         sc->rxlink = NULL;
1653         list_for_each_entry(bf, &sc->rxbuf, list) {
1654                 ret = ath5k_rxbuf_setup(sc, bf);
1655                 if (ret != 0) {
1656                         spin_unlock_bh(&sc->rxbuflock);
1657                         goto err;
1658                 }
1659         }
1660         bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1661         ath5k_hw_set_rxdp(ah, bf->daddr);
1662         spin_unlock_bh(&sc->rxbuflock);
1663
1664         ath5k_hw_start_rx_dma(ah);      /* enable recv descriptors */
1665         ath5k_mode_setup(sc);           /* set filters, etc. */
1666         ath5k_hw_start_rx_pcu(ah);      /* re-enable PCU/DMA engine */
1667
1668         return 0;
1669 err:
1670         return ret;
1671 }
1672
1673 /*
1674  * Disable the receive h/w in preparation for a reset.
1675  */
1676 static void
1677 ath5k_rx_stop(struct ath5k_softc *sc)
1678 {
1679         struct ath5k_hw *ah = sc->ah;
1680
1681         ath5k_hw_stop_rx_pcu(ah);       /* disable PCU */
1682         ath5k_hw_set_rx_filter(ah, 0);  /* clear recv filter */
1683         ath5k_hw_stop_rx_dma(ah);       /* disable DMA engine */
1684
1685         ath5k_debug_printrxbuffs(sc, ah);
1686
1687         sc->rxlink = NULL;              /* just in case */
1688 }
1689
1690 static unsigned int
1691 ath5k_rx_decrypted(struct ath5k_softc *sc, struct ath5k_desc *ds,
1692                 struct sk_buff *skb, struct ath5k_rx_status *rs)
1693 {
1694         struct ieee80211_hdr *hdr = (void *)skb->data;
1695         unsigned int keyix, hlen;
1696
1697         if (!(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1698                         rs->rs_keyix != AR5K_RXKEYIX_INVALID)
1699                 return RX_FLAG_DECRYPTED;
1700
1701         /* Apparently when a default key is used to decrypt the packet
1702            the hw does not set the index used to decrypt.  In such cases
1703            get the index from the packet. */
1704         hlen = ieee80211_hdrlen(hdr->frame_control);
1705         if (ieee80211_has_protected(hdr->frame_control) &&
1706             !(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1707             skb->len >= hlen + 4) {
1708                 keyix = skb->data[hlen + 3] >> 6;
1709
1710                 if (test_bit(keyix, sc->keymap))
1711                         return RX_FLAG_DECRYPTED;
1712         }
1713
1714         return 0;
1715 }
1716
1717
1718 static void
1719 ath5k_check_ibss_tsf(struct ath5k_softc *sc, struct sk_buff *skb,
1720                      struct ieee80211_rx_status *rxs)
1721 {
1722         struct ath_common *common = ath5k_hw_common(sc->ah);
1723         u64 tsf, bc_tstamp;
1724         u32 hw_tu;
1725         struct ieee80211_mgmt *mgmt = (struct ieee80211_mgmt *)skb->data;
1726
1727         if (ieee80211_is_beacon(mgmt->frame_control) &&
1728             le16_to_cpu(mgmt->u.beacon.capab_info) & WLAN_CAPABILITY_IBSS &&
1729             memcmp(mgmt->bssid, common->curbssid, ETH_ALEN) == 0) {
1730                 /*
1731                  * Received an IBSS beacon with the same BSSID. Hardware *must*
1732                  * have updated the local TSF. We have to work around various
1733                  * hardware bugs, though...
1734                  */
1735                 tsf = ath5k_hw_get_tsf64(sc->ah);
1736                 bc_tstamp = le64_to_cpu(mgmt->u.beacon.timestamp);
1737                 hw_tu = TSF_TO_TU(tsf);
1738
1739                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1740                         "beacon %llx mactime %llx (diff %lld) tsf now %llx\n",
1741                         (unsigned long long)bc_tstamp,
1742                         (unsigned long long)rxs->mactime,
1743                         (unsigned long long)(rxs->mactime - bc_tstamp),
1744                         (unsigned long long)tsf);
1745
1746                 /*
1747                  * Sometimes the HW will give us a wrong tstamp in the rx
1748                  * status, causing the timestamp extension to go wrong.
1749                  * (This seems to happen especially with beacon frames bigger
1750                  * than 78 byte (incl. FCS))
1751                  * But we know that the receive timestamp must be later than the
1752                  * timestamp of the beacon since HW must have synced to that.
1753                  *
1754                  * NOTE: here we assume mactime to be after the frame was
1755                  * received, not like mac80211 which defines it at the start.
1756                  */
1757                 if (bc_tstamp > rxs->mactime) {
1758                         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1759                                 "fixing mactime from %llx to %llx\n",
1760                                 (unsigned long long)rxs->mactime,
1761                                 (unsigned long long)tsf);
1762                         rxs->mactime = tsf;
1763                 }
1764
1765                 /*
1766                  * Local TSF might have moved higher than our beacon timers,
1767                  * in that case we have to update them to continue sending
1768                  * beacons. This also takes care of synchronizing beacon sending
1769                  * times with other stations.
1770                  */
1771                 if (hw_tu >= sc->nexttbtt)
1772                         ath5k_beacon_update_timers(sc, bc_tstamp);
1773         }
1774 }
1775
1776 static void
1777 ath5k_tasklet_rx(unsigned long data)
1778 {
1779         struct ieee80211_rx_status *rxs;
1780         struct ath5k_rx_status rs = {};
1781         struct sk_buff *skb, *next_skb;
1782         dma_addr_t next_skb_addr;
1783         struct ath5k_softc *sc = (void *)data;
1784         struct ath5k_buf *bf;
1785         struct ath5k_desc *ds;
1786         int ret;
1787         int hdrlen;
1788         int padsize;
1789         int rx_flag;
1790
1791         spin_lock(&sc->rxbuflock);
1792         if (list_empty(&sc->rxbuf)) {
1793                 ATH5K_WARN(sc, "empty rx buf pool\n");
1794                 goto unlock;
1795         }
1796         do {
1797                 rx_flag = 0;
1798
1799                 bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1800                 BUG_ON(bf->skb == NULL);
1801                 skb = bf->skb;
1802                 ds = bf->desc;
1803
1804                 /* bail if HW is still using self-linked descriptor */
1805                 if (ath5k_hw_get_rxdp(sc->ah) == bf->daddr)
1806                         break;
1807
1808                 ret = sc->ah->ah_proc_rx_desc(sc->ah, ds, &rs);
1809                 if (unlikely(ret == -EINPROGRESS))
1810                         break;
1811                 else if (unlikely(ret)) {
1812                         ATH5K_ERR(sc, "error in processing rx descriptor\n");
1813                         spin_unlock(&sc->rxbuflock);
1814                         return;
1815                 }
1816
1817                 if (unlikely(rs.rs_more)) {
1818                         ATH5K_WARN(sc, "unsupported jumbo\n");
1819                         goto next;
1820                 }
1821
1822                 if (unlikely(rs.rs_status)) {
1823                         if (rs.rs_status & AR5K_RXERR_PHY)
1824                                 goto next;
1825                         if (rs.rs_status & AR5K_RXERR_DECRYPT) {
1826                                 /*
1827                                  * Decrypt error.  If the error occurred
1828                                  * because there was no hardware key, then
1829                                  * let the frame through so the upper layers
1830                                  * can process it.  This is necessary for 5210
1831                                  * parts which have no way to setup a ``clear''
1832                                  * key cache entry.
1833                                  *
1834                                  * XXX do key cache faulting
1835                                  */
1836                                 if (rs.rs_keyix == AR5K_RXKEYIX_INVALID &&
1837                                     !(rs.rs_status & AR5K_RXERR_CRC))
1838                                         goto accept;
1839                         }
1840                         if (rs.rs_status & AR5K_RXERR_MIC) {
1841                                 rx_flag |= RX_FLAG_MMIC_ERROR;
1842                                 goto accept;
1843                         }
1844
1845                         /* let crypto-error packets fall through in MNTR */
1846                         if ((rs.rs_status &
1847                                 ~(AR5K_RXERR_DECRYPT|AR5K_RXERR_MIC)) ||
1848                                         sc->opmode != NL80211_IFTYPE_MONITOR)
1849                                 goto next;
1850                 }
1851 accept:
1852                 next_skb = ath5k_rx_skb_alloc(sc, &next_skb_addr);
1853
1854                 /*
1855                  * If we can't replace bf->skb with a new skb under memory
1856                  * pressure, just skip this packet
1857                  */
1858                 if (!next_skb)
1859                         goto next;
1860
1861                 pci_unmap_single(sc->pdev, bf->skbaddr, sc->rxbufsize,
1862                                 PCI_DMA_FROMDEVICE);
1863                 skb_put(skb, rs.rs_datalen);
1864
1865                 /* The MAC header is padded to have 32-bit boundary if the
1866                  * packet payload is non-zero. The general calculation for
1867                  * padsize would take into account odd header lengths:
1868                  * padsize = (4 - hdrlen % 4) % 4; However, since only
1869                  * even-length headers are used, padding can only be 0 or 2
1870                  * bytes and we can optimize this a bit. In addition, we must
1871                  * not try to remove padding from short control frames that do
1872                  * not have payload. */
1873                 hdrlen = ieee80211_get_hdrlen_from_skb(skb);
1874                 padsize = ath5k_pad_size(hdrlen);
1875                 if (padsize) {
1876                         memmove(skb->data + padsize, skb->data, hdrlen);
1877                         skb_pull(skb, padsize);
1878                 }
1879                 rxs = IEEE80211_SKB_RXCB(skb);
1880
1881                 /*
1882                  * always extend the mac timestamp, since this information is
1883                  * also needed for proper IBSS merging.
1884                  *
1885                  * XXX: it might be too late to do it here, since rs_tstamp is
1886                  * 15bit only. that means TSF extension has to be done within
1887                  * 32768usec (about 32ms). it might be necessary to move this to
1888                  * the interrupt handler, like it is done in madwifi.
1889                  *
1890                  * Unfortunately we don't know when the hardware takes the rx
1891                  * timestamp (beginning of phy frame, data frame, end of rx?).
1892                  * The only thing we know is that it is hardware specific...
1893                  * On AR5213 it seems the rx timestamp is at the end of the
1894                  * frame, but i'm not sure.
1895                  *
1896                  * NOTE: mac80211 defines mactime at the beginning of the first
1897                  * data symbol. Since we don't have any time references it's
1898                  * impossible to comply to that. This affects IBSS merge only
1899                  * right now, so it's not too bad...
1900                  */
1901                 rxs->mactime = ath5k_extend_tsf(sc->ah, rs.rs_tstamp);
1902                 rxs->flag = rx_flag | RX_FLAG_TSFT;
1903
1904                 rxs->freq = sc->curchan->center_freq;
1905                 rxs->band = sc->curband->band;
1906
1907                 rxs->noise = sc->ah->ah_noise_floor;
1908                 rxs->signal = rxs->noise + rs.rs_rssi;
1909
1910                 /* An rssi of 35 indicates you should be able use
1911                  * 54 Mbps reliably. A more elaborate scheme can be used
1912                  * here but it requires a map of SNR/throughput for each
1913                  * possible mode used */
1914                 rxs->qual = rs.rs_rssi * 100 / 35;
1915
1916                 /* rssi can be more than 35 though, anything above that
1917                  * should be considered at 100% */
1918                 if (rxs->qual > 100)
1919                         rxs->qual = 100;
1920
1921                 rxs->antenna = rs.rs_antenna;
1922                 rxs->rate_idx = ath5k_hw_to_driver_rix(sc, rs.rs_rate);
1923                 rxs->flag |= ath5k_rx_decrypted(sc, ds, skb, &rs);
1924
1925                 if (rxs->rate_idx >= 0 && rs.rs_rate ==
1926                     sc->curband->bitrates[rxs->rate_idx].hw_value_short)
1927                         rxs->flag |= RX_FLAG_SHORTPRE;
1928
1929                 ath5k_debug_dump_skb(sc, skb, "RX  ", 0);
1930
1931                 /* check beacons in IBSS mode */
1932                 if (sc->opmode == NL80211_IFTYPE_ADHOC)
1933                         ath5k_check_ibss_tsf(sc, skb, rxs);
1934
1935                 ieee80211_rx(sc->hw, skb);
1936
1937                 bf->skb = next_skb;
1938                 bf->skbaddr = next_skb_addr;
1939 next:
1940                 list_move_tail(&bf->list, &sc->rxbuf);
1941         } while (ath5k_rxbuf_setup(sc, bf) == 0);
1942 unlock:
1943         spin_unlock(&sc->rxbuflock);
1944 }
1945
1946
1947
1948
1949 /*************\
1950 * TX Handling *
1951 \*************/
1952
1953 static void
1954 ath5k_tx_processq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1955 {
1956         struct ath5k_tx_status ts = {};
1957         struct ath5k_buf *bf, *bf0;
1958         struct ath5k_desc *ds;
1959         struct sk_buff *skb;
1960         struct ieee80211_tx_info *info;
1961         int i, ret;
1962
1963         spin_lock(&txq->lock);
1964         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1965                 ds = bf->desc;
1966
1967                 ret = sc->ah->ah_proc_tx_desc(sc->ah, ds, &ts);
1968                 if (unlikely(ret == -EINPROGRESS))
1969                         break;
1970                 else if (unlikely(ret)) {
1971                         ATH5K_ERR(sc, "error %d while processing queue %u\n",
1972                                 ret, txq->qnum);
1973                         break;
1974                 }
1975
1976                 skb = bf->skb;
1977                 info = IEEE80211_SKB_CB(skb);
1978                 bf->skb = NULL;
1979
1980                 pci_unmap_single(sc->pdev, bf->skbaddr, skb->len,
1981                                 PCI_DMA_TODEVICE);
1982
1983                 ieee80211_tx_info_clear_status(info);
1984                 for (i = 0; i < 4; i++) {
1985                         struct ieee80211_tx_rate *r =
1986                                 &info->status.rates[i];
1987
1988                         if (ts.ts_rate[i]) {
1989                                 r->idx = ath5k_hw_to_driver_rix(sc, ts.ts_rate[i]);
1990                                 r->count = ts.ts_retry[i];
1991                         } else {
1992                                 r->idx = -1;
1993                                 r->count = 0;
1994                         }
1995                 }
1996
1997                 /* count the successful attempt as well */
1998                 info->status.rates[ts.ts_final_idx].count++;
1999
2000                 if (unlikely(ts.ts_status)) {
2001                         sc->ll_stats.dot11ACKFailureCount++;
2002                         if (ts.ts_status & AR5K_TXERR_FILT)
2003                                 info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
2004                 } else {
2005                         info->flags |= IEEE80211_TX_STAT_ACK;
2006                         info->status.ack_signal = ts.ts_rssi;
2007                 }
2008
2009                 ieee80211_tx_status(sc->hw, skb);
2010                 sc->tx_stats[txq->qnum].count++;
2011
2012                 spin_lock(&sc->txbuflock);
2013                 sc->tx_stats[txq->qnum].len--;
2014                 list_move_tail(&bf->list, &sc->txbuf);
2015                 sc->txbuf_len++;
2016                 spin_unlock(&sc->txbuflock);
2017         }
2018         if (likely(list_empty(&txq->q)))
2019                 txq->link = NULL;
2020         spin_unlock(&txq->lock);
2021         if (sc->txbuf_len > ATH_TXBUF / 5)
2022                 ieee80211_wake_queues(sc->hw);
2023 }
2024
2025 static void
2026 ath5k_tasklet_tx(unsigned long data)
2027 {
2028         int i;
2029         struct ath5k_softc *sc = (void *)data;
2030
2031         for (i=0; i < AR5K_NUM_TX_QUEUES; i++)
2032                 if (sc->txqs[i].setup && (sc->ah->ah_txq_isr & BIT(i)))
2033                         ath5k_tx_processq(sc, &sc->txqs[i]);
2034 }
2035
2036
2037 /*****************\
2038 * Beacon handling *
2039 \*****************/
2040
2041 /*
2042  * Setup the beacon frame for transmit.
2043  */
2044 static int
2045 ath5k_beacon_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
2046 {
2047         struct sk_buff *skb = bf->skb;
2048         struct  ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
2049         struct ath5k_hw *ah = sc->ah;
2050         struct ath5k_desc *ds;
2051         int ret = 0;
2052         u8 antenna;
2053         u32 flags;
2054
2055         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
2056                         PCI_DMA_TODEVICE);
2057         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "skb %p [data %p len %u] "
2058                         "skbaddr %llx\n", skb, skb->data, skb->len,
2059                         (unsigned long long)bf->skbaddr);
2060         if (pci_dma_mapping_error(sc->pdev, bf->skbaddr)) {
2061                 ATH5K_ERR(sc, "beacon DMA mapping failed\n");
2062                 return -EIO;
2063         }
2064
2065         ds = bf->desc;
2066         antenna = ah->ah_tx_ant;
2067
2068         flags = AR5K_TXDESC_NOACK;
2069         if (sc->opmode == NL80211_IFTYPE_ADHOC && ath5k_hw_hasveol(ah)) {
2070                 ds->ds_link = bf->daddr;        /* self-linked */
2071                 flags |= AR5K_TXDESC_VEOL;
2072         } else
2073                 ds->ds_link = 0;
2074
2075         /*
2076          * If we use multiple antennas on AP and use
2077          * the Sectored AP scenario, switch antenna every
2078          * 4 beacons to make sure everybody hears our AP.
2079          * When a client tries to associate, hw will keep
2080          * track of the tx antenna to be used for this client
2081          * automaticaly, based on ACKed packets.
2082          *
2083          * Note: AP still listens and transmits RTS on the
2084          * default antenna which is supposed to be an omni.
2085          *
2086          * Note2: On sectored scenarios it's possible to have
2087          * multiple antennas (1omni -the default- and 14 sectors)
2088          * so if we choose to actually support this mode we need
2089          * to allow user to set how many antennas we have and tweak
2090          * the code below to send beacons on all of them.
2091          */
2092         if (ah->ah_ant_mode == AR5K_ANTMODE_SECTOR_AP)
2093                 antenna = sc->bsent & 4 ? 2 : 1;
2094
2095
2096         /* FIXME: If we are in g mode and rate is a CCK rate
2097          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
2098          * from tx power (value is in dB units already) */
2099         ds->ds_data = bf->skbaddr;
2100         ret = ah->ah_setup_tx_desc(ah, ds, skb->len,
2101                         ieee80211_get_hdrlen_from_skb(skb),
2102                         AR5K_PKT_TYPE_BEACON, (sc->power_level * 2),
2103                         ieee80211_get_tx_rate(sc->hw, info)->hw_value,
2104                         1, AR5K_TXKEYIX_INVALID,
2105                         antenna, flags, 0, 0);
2106         if (ret)
2107                 goto err_unmap;
2108
2109         return 0;
2110 err_unmap:
2111         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
2112         return ret;
2113 }
2114
2115 /*
2116  * Transmit a beacon frame at SWBA.  Dynamic updates to the
2117  * frame contents are done as needed and the slot time is
2118  * also adjusted based on current state.
2119  *
2120  * This is called from software irq context (beacontq or restq
2121  * tasklets) or user context from ath5k_beacon_config.
2122  */
2123 static void
2124 ath5k_beacon_send(struct ath5k_softc *sc)
2125 {
2126         struct ath5k_buf *bf = sc->bbuf;
2127         struct ath5k_hw *ah = sc->ah;
2128         struct sk_buff *skb;
2129
2130         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "in beacon_send\n");
2131
2132         if (unlikely(bf->skb == NULL || sc->opmode == NL80211_IFTYPE_STATION ||
2133                         sc->opmode == NL80211_IFTYPE_MONITOR)) {
2134                 ATH5K_WARN(sc, "bf=%p bf_skb=%p\n", bf, bf ? bf->skb : NULL);
2135                 return;
2136         }
2137         /*
2138          * Check if the previous beacon has gone out.  If
2139          * not don't don't try to post another, skip this
2140          * period and wait for the next.  Missed beacons
2141          * indicate a problem and should not occur.  If we
2142          * miss too many consecutive beacons reset the device.
2143          */
2144         if (unlikely(ath5k_hw_num_tx_pending(ah, sc->bhalq) != 0)) {
2145                 sc->bmisscount++;
2146                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2147                         "missed %u consecutive beacons\n", sc->bmisscount);
2148                 if (sc->bmisscount > 10) {      /* NB: 10 is a guess */
2149                         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2150                                 "stuck beacon time (%u missed)\n",
2151                                 sc->bmisscount);
2152                         tasklet_schedule(&sc->restq);
2153                 }
2154                 return;
2155         }
2156         if (unlikely(sc->bmisscount != 0)) {
2157                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2158                         "resume beacon xmit after %u misses\n",
2159                         sc->bmisscount);
2160                 sc->bmisscount = 0;
2161         }
2162
2163         /*
2164          * Stop any current dma and put the new frame on the queue.
2165          * This should never fail since we check above that no frames
2166          * are still pending on the queue.
2167          */
2168         if (unlikely(ath5k_hw_stop_tx_dma(ah, sc->bhalq))) {
2169                 ATH5K_WARN(sc, "beacon queue %u didn't start/stop ?\n", sc->bhalq);
2170                 /* NB: hw still stops DMA, so proceed */
2171         }
2172
2173         /* refresh the beacon for AP mode */
2174         if (sc->opmode == NL80211_IFTYPE_AP)
2175                 ath5k_beacon_update(sc->hw, sc->vif);
2176
2177         ath5k_hw_set_txdp(ah, sc->bhalq, bf->daddr);
2178         ath5k_hw_start_tx_dma(ah, sc->bhalq);
2179         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "TXDP[%u] = %llx (%p)\n",
2180                 sc->bhalq, (unsigned long long)bf->daddr, bf->desc);
2181
2182         skb = ieee80211_get_buffered_bc(sc->hw, sc->vif);
2183         while (skb) {
2184                 ath5k_tx_queue(sc->hw, skb, sc->cabq);
2185                 skb = ieee80211_get_buffered_bc(sc->hw, sc->vif);
2186         }
2187
2188         sc->bsent++;
2189 }
2190
2191
2192 /**
2193  * ath5k_beacon_update_timers - update beacon timers
2194  *
2195  * @sc: struct ath5k_softc pointer we are operating on
2196  * @bc_tsf: the timestamp of the beacon. 0 to reset the TSF. -1 to perform a
2197  *          beacon timer update based on the current HW TSF.
2198  *
2199  * Calculate the next target beacon transmit time (TBTT) based on the timestamp
2200  * of a received beacon or the current local hardware TSF and write it to the
2201  * beacon timer registers.
2202  *
2203  * This is called in a variety of situations, e.g. when a beacon is received,
2204  * when a TSF update has been detected, but also when an new IBSS is created or
2205  * when we otherwise know we have to update the timers, but we keep it in this
2206  * function to have it all together in one place.
2207  */
2208 static void
2209 ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf)
2210 {
2211         struct ath5k_hw *ah = sc->ah;
2212         u32 nexttbtt, intval, hw_tu, bc_tu;
2213         u64 hw_tsf;
2214
2215         intval = sc->bintval & AR5K_BEACON_PERIOD;
2216         if (WARN_ON(!intval))
2217                 return;
2218
2219         /* beacon TSF converted to TU */
2220         bc_tu = TSF_TO_TU(bc_tsf);
2221
2222         /* current TSF converted to TU */
2223         hw_tsf = ath5k_hw_get_tsf64(ah);
2224         hw_tu = TSF_TO_TU(hw_tsf);
2225
2226 #define FUDGE 3
2227         /* we use FUDGE to make sure the next TBTT is ahead of the current TU */
2228         if (bc_tsf == -1) {
2229                 /*
2230                  * no beacons received, called internally.
2231                  * just need to refresh timers based on HW TSF.
2232                  */
2233                 nexttbtt = roundup(hw_tu + FUDGE, intval);
2234         } else if (bc_tsf == 0) {
2235                 /*
2236                  * no beacon received, probably called by ath5k_reset_tsf().
2237                  * reset TSF to start with 0.
2238                  */
2239                 nexttbtt = intval;
2240                 intval |= AR5K_BEACON_RESET_TSF;
2241         } else if (bc_tsf > hw_tsf) {
2242                 /*
2243                  * beacon received, SW merge happend but HW TSF not yet updated.
2244                  * not possible to reconfigure timers yet, but next time we
2245                  * receive a beacon with the same BSSID, the hardware will
2246                  * automatically update the TSF and then we need to reconfigure
2247                  * the timers.
2248                  */
2249                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2250                         "need to wait for HW TSF sync\n");
2251                 return;
2252         } else {
2253                 /*
2254                  * most important case for beacon synchronization between STA.
2255                  *
2256                  * beacon received and HW TSF has been already updated by HW.
2257                  * update next TBTT based on the TSF of the beacon, but make
2258                  * sure it is ahead of our local TSF timer.
2259                  */
2260                 nexttbtt = bc_tu + roundup(hw_tu + FUDGE - bc_tu, intval);
2261         }
2262 #undef FUDGE
2263
2264         sc->nexttbtt = nexttbtt;
2265
2266         intval |= AR5K_BEACON_ENA;
2267         ath5k_hw_init_beacon(ah, nexttbtt, intval);
2268
2269         /*
2270          * debugging output last in order to preserve the time critical aspect
2271          * of this function
2272          */
2273         if (bc_tsf == -1)
2274                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2275                         "reconfigured timers based on HW TSF\n");
2276         else if (bc_tsf == 0)
2277                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2278                         "reset HW TSF and timers\n");
2279         else
2280                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2281                         "updated timers based on beacon TSF\n");
2282
2283         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2284                           "bc_tsf %llx hw_tsf %llx bc_tu %u hw_tu %u nexttbtt %u\n",
2285                           (unsigned long long) bc_tsf,
2286                           (unsigned long long) hw_tsf, bc_tu, hw_tu, nexttbtt);
2287         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "intval %u %s %s\n",
2288                 intval & AR5K_BEACON_PERIOD,
2289                 intval & AR5K_BEACON_ENA ? "AR5K_BEACON_ENA" : "",
2290                 intval & AR5K_BEACON_RESET_TSF ? "AR5K_BEACON_RESET_TSF" : "");
2291 }
2292
2293
2294 /**
2295  * ath5k_beacon_config - Configure the beacon queues and interrupts
2296  *
2297  * @sc: struct ath5k_softc pointer we are operating on
2298  *
2299  * In IBSS mode we use a self-linked tx descriptor if possible. We enable SWBA
2300  * interrupts to detect TSF updates only.
2301  */
2302 static void
2303 ath5k_beacon_config(struct ath5k_softc *sc)
2304 {
2305         struct ath5k_hw *ah = sc->ah;
2306         unsigned long flags;
2307
2308         spin_lock_irqsave(&sc->block, flags);
2309         sc->bmisscount = 0;
2310         sc->imask &= ~(AR5K_INT_BMISS | AR5K_INT_SWBA);
2311
2312         if (sc->enable_beacon) {
2313                 /*
2314                  * In IBSS mode we use a self-linked tx descriptor and let the
2315                  * hardware send the beacons automatically. We have to load it
2316                  * only once here.
2317                  * We use the SWBA interrupt only to keep track of the beacon
2318                  * timers in order to detect automatic TSF updates.
2319                  */
2320                 ath5k_beaconq_config(sc);
2321
2322                 sc->imask |= AR5K_INT_SWBA;
2323
2324                 if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2325                         if (ath5k_hw_hasveol(ah))
2326                                 ath5k_beacon_send(sc);
2327                 } else
2328                         ath5k_beacon_update_timers(sc, -1);
2329         } else {
2330                 ath5k_hw_stop_tx_dma(sc->ah, sc->bhalq);
2331         }
2332
2333         ath5k_hw_set_imr(ah, sc->imask);
2334         mmiowb();
2335         spin_unlock_irqrestore(&sc->block, flags);
2336 }
2337
2338 static void ath5k_tasklet_beacon(unsigned long data)
2339 {
2340         struct ath5k_softc *sc = (struct ath5k_softc *) data;
2341
2342         /*
2343          * Software beacon alert--time to send a beacon.
2344          *
2345          * In IBSS mode we use this interrupt just to
2346          * keep track of the next TBTT (target beacon
2347          * transmission time) in order to detect wether
2348          * automatic TSF updates happened.
2349          */
2350         if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2351                 /* XXX: only if VEOL suppported */
2352                 u64 tsf = ath5k_hw_get_tsf64(sc->ah);
2353                 sc->nexttbtt += sc->bintval;
2354                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2355                                 "SWBA nexttbtt: %x hw_tu: %x "
2356                                 "TSF: %llx\n",
2357                                 sc->nexttbtt,
2358                                 TSF_TO_TU(tsf),
2359                                 (unsigned long long) tsf);
2360         } else {
2361                 spin_lock(&sc->block);
2362                 ath5k_beacon_send(sc);
2363                 spin_unlock(&sc->block);
2364         }
2365 }
2366
2367
2368 /********************\
2369 * Interrupt handling *
2370 \********************/
2371
2372 static int
2373 ath5k_init(struct ath5k_softc *sc)
2374 {
2375         struct ath5k_hw *ah = sc->ah;
2376         int ret, i;
2377
2378         mutex_lock(&sc->lock);
2379
2380         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mode %d\n", sc->opmode);
2381
2382         /*
2383          * Stop anything previously setup.  This is safe
2384          * no matter this is the first time through or not.
2385          */
2386         ath5k_stop_locked(sc);
2387
2388         /*
2389          * The basic interface to setting the hardware in a good
2390          * state is ``reset''.  On return the hardware is known to
2391          * be powered up and with interrupts disabled.  This must
2392          * be followed by initialization of the appropriate bits
2393          * and then setup of the interrupt mask.
2394          */
2395         sc->curchan = sc->hw->conf.channel;
2396         sc->curband = &sc->sbands[sc->curchan->band];
2397         sc->imask = AR5K_INT_RXOK | AR5K_INT_RXERR | AR5K_INT_RXEOL |
2398                 AR5K_INT_RXORN | AR5K_INT_TXDESC | AR5K_INT_TXEOL |
2399                 AR5K_INT_FATAL | AR5K_INT_GLOBAL | AR5K_INT_SWI;
2400         ret = ath5k_reset(sc, NULL);
2401         if (ret)
2402                 goto done;
2403
2404         ath5k_rfkill_hw_start(ah);
2405
2406         /*
2407          * Reset the key cache since some parts do not reset the
2408          * contents on initial power up or resume from suspend.
2409          */
2410         for (i = 0; i < AR5K_KEYTABLE_SIZE; i++)
2411                 ath5k_hw_reset_key(ah, i);
2412
2413         /* Set ack to be sent at low bit-rates */
2414         ath5k_hw_set_ack_bitrate_high(ah, false);
2415
2416         /* Set PHY calibration inteval */
2417         ah->ah_cal_intval = ath5k_calinterval;
2418
2419         ret = 0;
2420 done:
2421         mmiowb();
2422         mutex_unlock(&sc->lock);
2423         return ret;
2424 }
2425
2426 static int
2427 ath5k_stop_locked(struct ath5k_softc *sc)
2428 {
2429         struct ath5k_hw *ah = sc->ah;
2430
2431         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "invalid %u\n",
2432                         test_bit(ATH_STAT_INVALID, sc->status));
2433
2434         /*
2435          * Shutdown the hardware and driver:
2436          *    stop output from above
2437          *    disable interrupts
2438          *    turn off timers
2439          *    turn off the radio
2440          *    clear transmit machinery
2441          *    clear receive machinery
2442          *    drain and release tx queues
2443          *    reclaim beacon resources
2444          *    power down hardware
2445          *
2446          * Note that some of this work is not possible if the
2447          * hardware is gone (invalid).
2448          */
2449         ieee80211_stop_queues(sc->hw);
2450
2451         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2452                 ath5k_led_off(sc);
2453                 ath5k_hw_set_imr(ah, 0);
2454                 synchronize_irq(sc->pdev->irq);
2455         }
2456         ath5k_txq_cleanup(sc);
2457         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2458                 ath5k_rx_stop(sc);
2459                 ath5k_hw_phy_disable(ah);
2460         } else
2461                 sc->rxlink = NULL;
2462
2463         return 0;
2464 }
2465
2466 /*
2467  * Stop the device, grabbing the top-level lock to protect
2468  * against concurrent entry through ath5k_init (which can happen
2469  * if another thread does a system call and the thread doing the
2470  * stop is preempted).
2471  */
2472 static int
2473 ath5k_stop_hw(struct ath5k_softc *sc)
2474 {
2475         int ret;
2476
2477         mutex_lock(&sc->lock);
2478         ret = ath5k_stop_locked(sc);
2479         if (ret == 0 && !test_bit(ATH_STAT_INVALID, sc->status)) {
2480                 /*
2481                  * Don't set the card in full sleep mode!
2482                  *
2483                  * a) When the device is in this state it must be carefully
2484                  * woken up or references to registers in the PCI clock
2485                  * domain may freeze the bus (and system).  This varies
2486                  * by chip and is mostly an issue with newer parts
2487                  * (madwifi sources mentioned srev >= 0x78) that go to
2488                  * sleep more quickly.
2489                  *
2490                  * b) On older chips full sleep results a weird behaviour
2491                  * during wakeup. I tested various cards with srev < 0x78
2492                  * and they don't wake up after module reload, a second
2493                  * module reload is needed to bring the card up again.
2494                  *
2495                  * Until we figure out what's going on don't enable
2496                  * full chip reset on any chip (this is what Legacy HAL
2497                  * and Sam's HAL do anyway). Instead Perform a full reset
2498                  * on the device (same as initial state after attach) and
2499                  * leave it idle (keep MAC/BB on warm reset) */
2500                 ret = ath5k_hw_on_hold(sc->ah);
2501
2502                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2503                                 "putting device to sleep\n");
2504         }
2505         ath5k_txbuf_free(sc, sc->bbuf);
2506
2507         mmiowb();
2508         mutex_unlock(&sc->lock);
2509
2510         tasklet_kill(&sc->rxtq);
2511         tasklet_kill(&sc->txtq);
2512         tasklet_kill(&sc->restq);
2513         tasklet_kill(&sc->calib);
2514         tasklet_kill(&sc->beacontq);
2515
2516         ath5k_rfkill_hw_stop(sc->ah);
2517
2518         return ret;
2519 }
2520
2521 static irqreturn_t
2522 ath5k_intr(int irq, void *dev_id)
2523 {
2524         struct ath5k_softc *sc = dev_id;
2525         struct ath5k_hw *ah = sc->ah;
2526         enum ath5k_int status;
2527         unsigned int counter = 1000;
2528
2529         if (unlikely(test_bit(ATH_STAT_INVALID, sc->status) ||
2530                                 !ath5k_hw_is_intr_pending(ah)))
2531                 return IRQ_NONE;
2532
2533         do {
2534                 ath5k_hw_get_isr(ah, &status);          /* NB: clears IRQ too */
2535                 ATH5K_DBG(sc, ATH5K_DEBUG_INTR, "status 0x%x/0x%x\n",
2536                                 status, sc->imask);
2537                 if (unlikely(status & AR5K_INT_FATAL)) {
2538                         /*
2539                          * Fatal errors are unrecoverable.
2540                          * Typically these are caused by DMA errors.
2541                          */
2542                         tasklet_schedule(&sc->restq);
2543                 } else if (unlikely(status & AR5K_INT_RXORN)) {
2544                         tasklet_schedule(&sc->restq);
2545                 } else {
2546                         if (status & AR5K_INT_SWBA) {
2547                                 tasklet_hi_schedule(&sc->beacontq);
2548                         }
2549                         if (status & AR5K_INT_RXEOL) {
2550                                 /*
2551                                 * NB: the hardware should re-read the link when
2552                                 *     RXE bit is written, but it doesn't work at
2553                                 *     least on older hardware revs.
2554                                 */
2555                                 sc->rxlink = NULL;
2556                         }
2557                         if (status & AR5K_INT_TXURN) {
2558                                 /* bump tx trigger level */
2559                                 ath5k_hw_update_tx_triglevel(ah, true);
2560                         }
2561                         if (status & (AR5K_INT_RXOK | AR5K_INT_RXERR))
2562                                 tasklet_schedule(&sc->rxtq);
2563                         if (status & (AR5K_INT_TXOK | AR5K_INT_TXDESC
2564                                         | AR5K_INT_TXERR | AR5K_INT_TXEOL))
2565                                 tasklet_schedule(&sc->txtq);
2566                         if (status & AR5K_INT_BMISS) {
2567                                 /* TODO */
2568                         }
2569                         if (status & AR5K_INT_SWI) {
2570                                 tasklet_schedule(&sc->calib);
2571                         }
2572                         if (status & AR5K_INT_MIB) {
2573                                 /*
2574                                  * These stats are also used for ANI i think
2575                                  * so how about updating them more often ?
2576                                  */
2577                                 ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
2578                         }
2579                         if (status & AR5K_INT_GPIO)
2580                                 tasklet_schedule(&sc->rf_kill.toggleq);
2581
2582                 }
2583         } while (ath5k_hw_is_intr_pending(ah) && --counter > 0);
2584
2585         if (unlikely(!counter))
2586                 ATH5K_WARN(sc, "too many interrupts, giving up for now\n");
2587
2588         ath5k_hw_calibration_poll(ah);
2589
2590         return IRQ_HANDLED;
2591 }
2592
2593 static void
2594 ath5k_tasklet_reset(unsigned long data)
2595 {
2596         struct ath5k_softc *sc = (void *)data;
2597
2598         ath5k_reset_wake(sc);
2599 }
2600
2601 /*
2602  * Periodically recalibrate the PHY to account
2603  * for temperature/environment changes.
2604  */
2605 static void
2606 ath5k_tasklet_calibrate(unsigned long data)
2607 {
2608         struct ath5k_softc *sc = (void *)data;
2609         struct ath5k_hw *ah = sc->ah;
2610
2611         /* Only full calibration for now */
2612         if (ah->ah_swi_mask != AR5K_SWI_FULL_CALIBRATION)
2613                 return;
2614
2615         /* Stop queues so that calibration
2616          * doesn't interfere with tx */
2617         ieee80211_stop_queues(sc->hw);
2618
2619         ATH5K_DBG(sc, ATH5K_DEBUG_CALIBRATE, "channel %u/%x\n",
2620                 ieee80211_frequency_to_channel(sc->curchan->center_freq),
2621                 sc->curchan->hw_value);
2622
2623         if (ath5k_hw_gainf_calibrate(ah) == AR5K_RFGAIN_NEED_CHANGE) {
2624                 /*
2625                  * Rfgain is out of bounds, reset the chip
2626                  * to load new gain values.
2627                  */
2628                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "calibration, resetting\n");
2629                 ath5k_reset_wake(sc);
2630         }
2631         if (ath5k_hw_phy_calibrate(ah, sc->curchan))
2632                 ATH5K_ERR(sc, "calibration of channel %u failed\n",
2633                         ieee80211_frequency_to_channel(
2634                                 sc->curchan->center_freq));
2635
2636         ah->ah_swi_mask = 0;
2637
2638         /* Wake queues */
2639         ieee80211_wake_queues(sc->hw);
2640
2641 }
2642
2643
2644 /********************\
2645 * Mac80211 functions *
2646 \********************/
2647
2648 static int
2649 ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb)
2650 {
2651         struct ath5k_softc *sc = hw->priv;
2652
2653         return ath5k_tx_queue(hw, skb, sc->txq);
2654 }
2655
2656 static int ath5k_tx_queue(struct ieee80211_hw *hw, struct sk_buff *skb,
2657                           struct ath5k_txq *txq)
2658 {
2659         struct ath5k_softc *sc = hw->priv;
2660         struct ath5k_buf *bf;
2661         unsigned long flags;
2662         int hdrlen;
2663         int padsize;
2664
2665         ath5k_debug_dump_skb(sc, skb, "TX  ", 1);
2666
2667         if (sc->opmode == NL80211_IFTYPE_MONITOR)
2668                 ATH5K_DBG(sc, ATH5K_DEBUG_XMIT, "tx in monitor (scan?)\n");
2669
2670         /*
2671          * the hardware expects the header padded to 4 byte boundaries
2672          * if this is not the case we add the padding after the header
2673          */
2674         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
2675         padsize = ath5k_pad_size(hdrlen);
2676         if (padsize) {
2677
2678                 if (skb_headroom(skb) < padsize) {
2679                         ATH5K_ERR(sc, "tx hdrlen not %%4: %d not enough"
2680                                   " headroom to pad %d\n", hdrlen, padsize);
2681                         goto drop_packet;
2682                 }
2683                 skb_push(skb, padsize);
2684                 memmove(skb->data, skb->data+padsize, hdrlen);
2685         }
2686
2687         spin_lock_irqsave(&sc->txbuflock, flags);
2688         if (list_empty(&sc->txbuf)) {
2689                 ATH5K_ERR(sc, "no further txbuf available, dropping packet\n");
2690                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2691                 ieee80211_stop_queue(hw, skb_get_queue_mapping(skb));
2692                 goto drop_packet;
2693         }
2694         bf = list_first_entry(&sc->txbuf, struct ath5k_buf, list);
2695         list_del(&bf->list);
2696         sc->txbuf_len--;
2697         if (list_empty(&sc->txbuf))
2698                 ieee80211_stop_queues(hw);
2699         spin_unlock_irqrestore(&sc->txbuflock, flags);
2700
2701         bf->skb = skb;
2702
2703         if (ath5k_txbuf_setup(sc, bf, txq)) {
2704                 bf->skb = NULL;
2705                 spin_lock_irqsave(&sc->txbuflock, flags);
2706                 list_add_tail(&bf->list, &sc->txbuf);
2707                 sc->txbuf_len++;
2708                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2709                 goto drop_packet;
2710         }
2711         return NETDEV_TX_OK;
2712
2713 drop_packet:
2714         dev_kfree_skb_any(skb);
2715         return NETDEV_TX_OK;
2716 }
2717
2718 /*
2719  * Reset the hardware.  If chan is not NULL, then also pause rx/tx
2720  * and change to the given channel.
2721  */
2722 static int
2723 ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan)
2724 {
2725         struct ath5k_hw *ah = sc->ah;
2726         int ret;
2727
2728         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "resetting\n");
2729
2730         if (chan) {
2731                 ath5k_hw_set_imr(ah, 0);
2732                 ath5k_txq_cleanup(sc);
2733                 ath5k_rx_stop(sc);
2734
2735                 sc->curchan = chan;
2736                 sc->curband = &sc->sbands[chan->band];
2737         }
2738         ret = ath5k_hw_reset(ah, sc->opmode, sc->curchan, chan != NULL);
2739         if (ret) {
2740                 ATH5K_ERR(sc, "can't reset hardware (%d)\n", ret);
2741                 goto err;
2742         }
2743
2744         ret = ath5k_rx_start(sc);
2745         if (ret) {
2746                 ATH5K_ERR(sc, "can't start recv logic\n");
2747                 goto err;
2748         }
2749
2750         /*
2751          * Change channels and update the h/w rate map if we're switching;
2752          * e.g. 11a to 11b/g.
2753          *
2754          * We may be doing a reset in response to an ioctl that changes the
2755          * channel so update any state that might change as a result.
2756          *
2757          * XXX needed?
2758          */
2759 /*      ath5k_chan_change(sc, c); */
2760
2761         ath5k_beacon_config(sc);
2762         /* intrs are enabled by ath5k_beacon_config */
2763
2764         return 0;
2765 err:
2766         return ret;
2767 }
2768
2769 static int
2770 ath5k_reset_wake(struct ath5k_softc *sc)
2771 {
2772         int ret;
2773
2774         ret = ath5k_reset(sc, sc->curchan);
2775         if (!ret)
2776                 ieee80211_wake_queues(sc->hw);
2777
2778         return ret;
2779 }
2780
2781 static int ath5k_start(struct ieee80211_hw *hw)
2782 {
2783         return ath5k_init(hw->priv);
2784 }
2785
2786 static void ath5k_stop(struct ieee80211_hw *hw)
2787 {
2788         ath5k_stop_hw(hw->priv);
2789 }
2790
2791 static int ath5k_add_interface(struct ieee80211_hw *hw,
2792                 struct ieee80211_if_init_conf *conf)
2793 {
2794         struct ath5k_softc *sc = hw->priv;
2795         int ret;
2796
2797         mutex_lock(&sc->lock);
2798         if (sc->vif) {
2799                 ret = 0;
2800                 goto end;
2801         }
2802
2803         sc->vif = conf->vif;
2804
2805         switch (conf->type) {
2806         case NL80211_IFTYPE_AP:
2807         case NL80211_IFTYPE_STATION:
2808         case NL80211_IFTYPE_ADHOC:
2809         case NL80211_IFTYPE_MESH_POINT:
2810         case NL80211_IFTYPE_MONITOR:
2811                 sc->opmode = conf->type;
2812                 break;
2813         default:
2814                 ret = -EOPNOTSUPP;
2815                 goto end;
2816         }
2817
2818         ath5k_hw_set_lladdr(sc->ah, conf->mac_addr);
2819         ath5k_mode_setup(sc);
2820
2821         ret = 0;
2822 end:
2823         mutex_unlock(&sc->lock);
2824         return ret;
2825 }
2826
2827 static void
2828 ath5k_remove_interface(struct ieee80211_hw *hw,
2829                         struct ieee80211_if_init_conf *conf)
2830 {
2831         struct ath5k_softc *sc = hw->priv;
2832         u8 mac[ETH_ALEN] = {};
2833
2834         mutex_lock(&sc->lock);
2835         if (sc->vif != conf->vif)
2836                 goto end;
2837
2838         ath5k_hw_set_lladdr(sc->ah, mac);
2839         sc->vif = NULL;
2840 end:
2841         mutex_unlock(&sc->lock);
2842 }
2843
2844 /*
2845  * TODO: Phy disable/diversity etc
2846  */
2847 static int
2848 ath5k_config(struct ieee80211_hw *hw, u32 changed)
2849 {
2850         struct ath5k_softc *sc = hw->priv;
2851         struct ath5k_hw *ah = sc->ah;
2852         struct ieee80211_conf *conf = &hw->conf;
2853         int ret = 0;
2854
2855         mutex_lock(&sc->lock);
2856
2857         if (changed & IEEE80211_CONF_CHANGE_CHANNEL) {
2858                 ret = ath5k_chan_set(sc, conf->channel);
2859                 if (ret < 0)
2860                         goto unlock;
2861         }
2862
2863         if ((changed & IEEE80211_CONF_CHANGE_POWER) &&
2864         (sc->power_level != conf->power_level)) {
2865                 sc->power_level = conf->power_level;
2866
2867                 /* Half dB steps */
2868                 ath5k_hw_set_txpower_limit(ah, (conf->power_level * 2));
2869         }
2870
2871         /* TODO:
2872          * 1) Move this on config_interface and handle each case
2873          * separately eg. when we have only one STA vif, use
2874          * AR5K_ANTMODE_SINGLE_AP
2875          *
2876          * 2) Allow the user to change antenna mode eg. when only
2877          * one antenna is present
2878          *
2879          * 3) Allow the user to set default/tx antenna when possible
2880          *
2881          * 4) Default mode should handle 90% of the cases, together
2882          * with fixed a/b and single AP modes we should be able to
2883          * handle 99%. Sectored modes are extreme cases and i still
2884          * haven't found a usage for them. If we decide to support them,
2885          * then we must allow the user to set how many tx antennas we
2886          * have available
2887          */
2888         ath5k_hw_set_antenna_mode(ah, AR5K_ANTMODE_DEFAULT);
2889
2890 unlock:
2891         mutex_unlock(&sc->lock);
2892         return ret;
2893 }
2894
2895 static u64 ath5k_prepare_multicast(struct ieee80211_hw *hw,
2896                                    int mc_count, struct dev_addr_list *mclist)
2897 {
2898         u32 mfilt[2], val;
2899         int i;
2900         u8 pos;
2901
2902         mfilt[0] = 0;
2903         mfilt[1] = 1;
2904
2905         for (i = 0; i < mc_count; i++) {
2906                 if (!mclist)
2907                         break;
2908                 /* calculate XOR of eight 6-bit values */
2909                 val = get_unaligned_le32(mclist->dmi_addr + 0);
2910                 pos = (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2911                 val = get_unaligned_le32(mclist->dmi_addr + 3);
2912                 pos ^= (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2913                 pos &= 0x3f;
2914                 mfilt[pos / 32] |= (1 << (pos % 32));
2915                 /* XXX: we might be able to just do this instead,
2916                 * but not sure, needs testing, if we do use this we'd
2917                 * neet to inform below to not reset the mcast */
2918                 /* ath5k_hw_set_mcast_filterindex(ah,
2919                  *      mclist->dmi_addr[5]); */
2920                 mclist = mclist->next;
2921         }
2922
2923         return ((u64)(mfilt[1]) << 32) | mfilt[0];
2924 }
2925
2926 #define SUPPORTED_FIF_FLAGS \
2927         FIF_PROMISC_IN_BSS |  FIF_ALLMULTI | FIF_FCSFAIL | \
2928         FIF_PLCPFAIL | FIF_CONTROL | FIF_OTHER_BSS | \
2929         FIF_BCN_PRBRESP_PROMISC
2930 /*
2931  * o always accept unicast, broadcast, and multicast traffic
2932  * o multicast traffic for all BSSIDs will be enabled if mac80211
2933  *   says it should be
2934  * o maintain current state of phy ofdm or phy cck error reception.
2935  *   If the hardware detects any of these type of errors then
2936  *   ath5k_hw_get_rx_filter() will pass to us the respective
2937  *   hardware filters to be able to receive these type of frames.
2938  * o probe request frames are accepted only when operating in
2939  *   hostap, adhoc, or monitor modes
2940  * o enable promiscuous mode according to the interface state
2941  * o accept beacons:
2942  *   - when operating in adhoc mode so the 802.11 layer creates
2943  *     node table entries for peers,
2944  *   - when operating in station mode for collecting rssi data when
2945  *     the station is otherwise quiet, or
2946  *   - when scanning
2947  */
2948 static void ath5k_configure_filter(struct ieee80211_hw *hw,
2949                 unsigned int changed_flags,
2950                 unsigned int *new_flags,
2951                 u64 multicast)
2952 {
2953         struct ath5k_softc *sc = hw->priv;
2954         struct ath5k_hw *ah = sc->ah;
2955         u32 mfilt[2], rfilt;
2956
2957         mutex_lock(&sc->lock);
2958
2959         mfilt[0] = multicast;
2960         mfilt[1] = multicast >> 32;
2961
2962         /* Only deal with supported flags */
2963         changed_flags &= SUPPORTED_FIF_FLAGS;
2964         *new_flags &= SUPPORTED_FIF_FLAGS;
2965
2966         /* If HW detects any phy or radar errors, leave those filters on.
2967          * Also, always enable Unicast, Broadcasts and Multicast
2968          * XXX: move unicast, bssid broadcasts and multicast to mac80211 */
2969         rfilt = (ath5k_hw_get_rx_filter(ah) & (AR5K_RX_FILTER_PHYERR)) |
2970                 (AR5K_RX_FILTER_UCAST | AR5K_RX_FILTER_BCAST |
2971                 AR5K_RX_FILTER_MCAST);
2972
2973         if (changed_flags & (FIF_PROMISC_IN_BSS | FIF_OTHER_BSS)) {
2974                 if (*new_flags & FIF_PROMISC_IN_BSS) {
2975                         rfilt |= AR5K_RX_FILTER_PROM;
2976                         __set_bit(ATH_STAT_PROMISC, sc->status);
2977                 } else {
2978                         __clear_bit(ATH_STAT_PROMISC, sc->status);
2979                 }
2980         }
2981
2982         /* Note, AR5K_RX_FILTER_MCAST is already enabled */
2983         if (*new_flags & FIF_ALLMULTI) {
2984                 mfilt[0] =  ~0;
2985                 mfilt[1] =  ~0;
2986         }
2987
2988         /* This is the best we can do */
2989         if (*new_flags & (FIF_FCSFAIL | FIF_PLCPFAIL))
2990                 rfilt |= AR5K_RX_FILTER_PHYERR;
2991
2992         /* FIF_BCN_PRBRESP_PROMISC really means to enable beacons
2993         * and probes for any BSSID, this needs testing */
2994         if (*new_flags & FIF_BCN_PRBRESP_PROMISC)
2995                 rfilt |= AR5K_RX_FILTER_BEACON | AR5K_RX_FILTER_PROBEREQ;
2996
2997         /* FIF_CONTROL doc says that if FIF_PROMISC_IN_BSS is not
2998          * set we should only pass on control frames for this
2999          * station. This needs testing. I believe right now this
3000          * enables *all* control frames, which is OK.. but
3001          * but we should see if we can improve on granularity */
3002         if (*new_flags & FIF_CONTROL)
3003                 rfilt |= AR5K_RX_FILTER_CONTROL;
3004
3005         /* Additional settings per mode -- this is per ath5k */
3006
3007         /* XXX move these to mac80211, and add a beacon IFF flag to mac80211 */
3008
3009         switch (sc->opmode) {
3010         case NL80211_IFTYPE_MESH_POINT:
3011         case NL80211_IFTYPE_MONITOR:
3012                 rfilt |= AR5K_RX_FILTER_CONTROL |
3013                          AR5K_RX_FILTER_BEACON |
3014                          AR5K_RX_FILTER_PROBEREQ |
3015                          AR5K_RX_FILTER_PROM;
3016                 break;
3017         case NL80211_IFTYPE_AP:
3018         case NL80211_IFTYPE_ADHOC:
3019                 rfilt |= AR5K_RX_FILTER_PROBEREQ |
3020                          AR5K_RX_FILTER_BEACON;
3021                 break;
3022         case NL80211_IFTYPE_STATION:
3023                 if (sc->assoc)
3024                         rfilt |= AR5K_RX_FILTER_BEACON;
3025         default:
3026                 break;
3027         }
3028
3029         /* Set filters */
3030         ath5k_hw_set_rx_filter(ah, rfilt);
3031
3032         /* Set multicast bits */
3033         ath5k_hw_set_mcast_filter(ah, mfilt[0], mfilt[1]);
3034         /* Set the cached hw filter flags, this will alter actually
3035          * be set in HW */
3036         sc->filter_flags = rfilt;
3037
3038         mutex_unlock(&sc->lock);
3039 }
3040
3041 static int
3042 ath5k_set_key(struct ieee80211_hw *hw, enum set_key_cmd cmd,
3043               struct ieee80211_vif *vif, struct ieee80211_sta *sta,
3044               struct ieee80211_key_conf *key)
3045 {
3046         struct ath5k_softc *sc = hw->priv;
3047         int ret = 0;
3048
3049         if (modparam_nohwcrypt)
3050                 return -EOPNOTSUPP;
3051
3052         if (sc->opmode == NL80211_IFTYPE_AP)
3053                 return -EOPNOTSUPP;
3054
3055         switch (key->alg) {
3056         case ALG_WEP:
3057         case ALG_TKIP:
3058                 break;
3059         case ALG_CCMP:
3060                 if (sc->ah->ah_aes_support)
3061                         break;
3062
3063                 return -EOPNOTSUPP;
3064         default:
3065                 WARN_ON(1);
3066                 return -EINVAL;
3067         }
3068
3069         mutex_lock(&sc->lock);
3070
3071         switch (cmd) {
3072         case SET_KEY:
3073                 ret = ath5k_hw_set_key(sc->ah, key->keyidx, key,
3074                                        sta ? sta->addr : NULL);
3075                 if (ret) {
3076                         ATH5K_ERR(sc, "can't set the key\n");
3077                         goto unlock;
3078                 }
3079                 __set_bit(key->keyidx, sc->keymap);
3080                 key->hw_key_idx = key->keyidx;
3081                 key->flags |= (IEEE80211_KEY_FLAG_GENERATE_IV |
3082                                IEEE80211_KEY_FLAG_GENERATE_MMIC);
3083                 break;
3084         case DISABLE_KEY:
3085                 ath5k_hw_reset_key(sc->ah, key->keyidx);
3086                 __clear_bit(key->keyidx, sc->keymap);
3087                 break;
3088         default:
3089                 ret = -EINVAL;
3090                 goto unlock;
3091         }
3092
3093 unlock:
3094         mmiowb();
3095         mutex_unlock(&sc->lock);
3096         return ret;
3097 }
3098
3099 static int
3100 ath5k_get_stats(struct ieee80211_hw *hw,
3101                 struct ieee80211_low_level_stats *stats)
3102 {
3103         struct ath5k_softc *sc = hw->priv;
3104         struct ath5k_hw *ah = sc->ah;
3105
3106         /* Force update */
3107         ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
3108
3109         memcpy(stats, &sc->ll_stats, sizeof(sc->ll_stats));
3110
3111         return 0;
3112 }
3113
3114 static int
3115 ath5k_get_tx_stats(struct ieee80211_hw *hw,
3116                 struct ieee80211_tx_queue_stats *stats)
3117 {
3118         struct ath5k_softc *sc = hw->priv;
3119
3120         memcpy(stats, &sc->tx_stats, sizeof(sc->tx_stats));
3121
3122         return 0;
3123 }
3124
3125 static u64
3126 ath5k_get_tsf(struct ieee80211_hw *hw)
3127 {
3128         struct ath5k_softc *sc = hw->priv;
3129
3130         return ath5k_hw_get_tsf64(sc->ah);
3131 }
3132
3133 static void
3134 ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf)
3135 {
3136         struct ath5k_softc *sc = hw->priv;
3137
3138         ath5k_hw_set_tsf64(sc->ah, tsf);
3139 }
3140
3141 static void
3142 ath5k_reset_tsf(struct ieee80211_hw *hw)
3143 {
3144         struct ath5k_softc *sc = hw->priv;
3145
3146         /*
3147          * in IBSS mode we need to update the beacon timers too.
3148          * this will also reset the TSF if we call it with 0
3149          */
3150         if (sc->opmode == NL80211_IFTYPE_ADHOC)
3151                 ath5k_beacon_update_timers(sc, 0);
3152         else
3153                 ath5k_hw_reset_tsf(sc->ah);
3154 }
3155
3156 /*
3157  * Updates the beacon that is sent by ath5k_beacon_send.  For adhoc,
3158  * this is called only once at config_bss time, for AP we do it every
3159  * SWBA interrupt so that the TIM will reflect buffered frames.
3160  *
3161  * Called with the beacon lock.
3162  */
3163 static int
3164 ath5k_beacon_update(struct ieee80211_hw *hw, struct ieee80211_vif *vif)
3165 {
3166         int ret;
3167         struct ath5k_softc *sc = hw->priv;
3168         struct sk_buff *skb;
3169
3170         if (WARN_ON(!vif)) {
3171                 ret = -EINVAL;
3172                 goto out;
3173         }
3174
3175         skb = ieee80211_beacon_get(hw, vif);
3176
3177         if (!skb) {
3178                 ret = -ENOMEM;
3179                 goto out;
3180         }
3181
3182         ath5k_debug_dump_skb(sc, skb, "BC  ", 1);
3183
3184         ath5k_txbuf_free(sc, sc->bbuf);
3185         sc->bbuf->skb = skb;
3186         ret = ath5k_beacon_setup(sc, sc->bbuf);
3187         if (ret)
3188                 sc->bbuf->skb = NULL;
3189 out:
3190         return ret;
3191 }
3192
3193 static void
3194 set_beacon_filter(struct ieee80211_hw *hw, bool enable)
3195 {
3196         struct ath5k_softc *sc = hw->priv;
3197         struct ath5k_hw *ah = sc->ah;
3198         u32 rfilt;
3199         rfilt = ath5k_hw_get_rx_filter(ah);
3200         if (enable)
3201                 rfilt |= AR5K_RX_FILTER_BEACON;
3202         else
3203                 rfilt &= ~AR5K_RX_FILTER_BEACON;
3204         ath5k_hw_set_rx_filter(ah, rfilt);
3205         sc->filter_flags = rfilt;
3206 }
3207
3208 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
3209                                     struct ieee80211_vif *vif,
3210                                     struct ieee80211_bss_conf *bss_conf,
3211                                     u32 changes)
3212 {
3213         struct ath5k_softc *sc = hw->priv;
3214         struct ath5k_hw *ah = sc->ah;
3215         struct ath_common *common = ath5k_hw_common(ah);
3216         unsigned long flags;
3217
3218         mutex_lock(&sc->lock);
3219         if (WARN_ON(sc->vif != vif))
3220                 goto unlock;
3221
3222         if (changes & BSS_CHANGED_BSSID) {
3223                 /* Cache for later use during resets */
3224                 memcpy(common->curbssid, bss_conf->bssid, ETH_ALEN);
3225                 /* XXX: assoc id is set to 0 for now, mac80211 doesn't have
3226                  * a clean way of letting us retrieve this yet. */
3227                 ath5k_hw_set_associd(ah, common->curbssid, 0);
3228                 mmiowb();
3229         }
3230
3231         if (changes & BSS_CHANGED_BEACON_INT)
3232                 sc->bintval = bss_conf->beacon_int;
3233
3234         if (changes & BSS_CHANGED_ASSOC) {
3235                 sc->assoc = bss_conf->assoc;
3236                 if (sc->opmode == NL80211_IFTYPE_STATION)
3237                         set_beacon_filter(hw, sc->assoc);
3238                 ath5k_hw_set_ledstate(sc->ah, sc->assoc ?
3239                         AR5K_LED_ASSOC : AR5K_LED_INIT);
3240         }
3241
3242         if (changes & BSS_CHANGED_BEACON) {
3243                 spin_lock_irqsave(&sc->block, flags);
3244                 ath5k_beacon_update(hw, vif);
3245                 spin_unlock_irqrestore(&sc->block, flags);
3246         }
3247
3248         if (changes & BSS_CHANGED_BEACON_ENABLED)
3249                 sc->enable_beacon = bss_conf->enable_beacon;
3250
3251         if (changes & (BSS_CHANGED_BEACON | BSS_CHANGED_BEACON_ENABLED |
3252                        BSS_CHANGED_BEACON_INT))
3253                 ath5k_beacon_config(sc);
3254
3255  unlock:
3256         mutex_unlock(&sc->lock);
3257 }
3258
3259 static void ath5k_sw_scan_start(struct ieee80211_hw *hw)
3260 {
3261         struct ath5k_softc *sc = hw->priv;
3262         if (!sc->assoc)
3263                 ath5k_hw_set_ledstate(sc->ah, AR5K_LED_SCAN);
3264 }
3265
3266 static void ath5k_sw_scan_complete(struct ieee80211_hw *hw)
3267 {
3268         struct ath5k_softc *sc = hw->priv;
3269         ath5k_hw_set_ledstate(sc->ah, sc->assoc ?
3270                 AR5K_LED_ASSOC : AR5K_LED_INIT);
3271 }