ath5k: add debugfs file frameerrors
[linux-2.6.git] / drivers / net / wireless / ath / ath5k / base.c
1 /*-
2  * Copyright (c) 2002-2005 Sam Leffler, Errno Consulting
3  * Copyright (c) 2004-2005 Atheros Communications, Inc.
4  * Copyright (c) 2006 Devicescape Software, Inc.
5  * Copyright (c) 2007 Jiri Slaby <jirislaby@gmail.com>
6  * Copyright (c) 2007 Luis R. Rodriguez <mcgrof@winlab.rutgers.edu>
7  *
8  * All rights reserved.
9  *
10  * Redistribution and use in source and binary forms, with or without
11  * modification, are permitted provided that the following conditions
12  * are met:
13  * 1. Redistributions of source code must retain the above copyright
14  *    notice, this list of conditions and the following disclaimer,
15  *    without modification.
16  * 2. Redistributions in binary form must reproduce at minimum a disclaimer
17  *    similar to the "NO WARRANTY" disclaimer below ("Disclaimer") and any
18  *    redistribution must be conditioned upon including a substantially
19  *    similar Disclaimer requirement for further binary redistribution.
20  * 3. Neither the names of the above-listed copyright holders nor the names
21  *    of any contributors may be used to endorse or promote products derived
22  *    from this software without specific prior written permission.
23  *
24  * Alternatively, this software may be distributed under the terms of the
25  * GNU General Public License ("GPL") version 2 as published by the Free
26  * Software Foundation.
27  *
28  * NO WARRANTY
29  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
30  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
31  * LIMITED TO, THE IMPLIED WARRANTIES OF NONINFRINGEMENT, MERCHANTIBILITY
32  * AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL
33  * THE COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR SPECIAL, EXEMPLARY,
34  * OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
35  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
36  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER
37  * IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
38  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
39  * THE POSSIBILITY OF SUCH DAMAGES.
40  *
41  */
42
43 #include <linux/module.h>
44 #include <linux/delay.h>
45 #include <linux/hardirq.h>
46 #include <linux/if.h>
47 #include <linux/io.h>
48 #include <linux/netdevice.h>
49 #include <linux/cache.h>
50 #include <linux/pci.h>
51 #include <linux/ethtool.h>
52 #include <linux/uaccess.h>
53
54 #include <net/ieee80211_radiotap.h>
55
56 #include <asm/unaligned.h>
57
58 #include "base.h"
59 #include "reg.h"
60 #include "debug.h"
61
62 static u8 ath5k_calinterval = 10; /* Calibrate PHY every 10 secs (TODO: Fixme) */
63 static int modparam_nohwcrypt;
64 module_param_named(nohwcrypt, modparam_nohwcrypt, bool, S_IRUGO);
65 MODULE_PARM_DESC(nohwcrypt, "Disable hardware encryption.");
66
67 static int modparam_all_channels;
68 module_param_named(all_channels, modparam_all_channels, bool, S_IRUGO);
69 MODULE_PARM_DESC(all_channels, "Expose all channels the device can use.");
70
71
72 /******************\
73 * Internal defines *
74 \******************/
75
76 /* Module info */
77 MODULE_AUTHOR("Jiri Slaby");
78 MODULE_AUTHOR("Nick Kossifidis");
79 MODULE_DESCRIPTION("Support for 5xxx series of Atheros 802.11 wireless LAN cards.");
80 MODULE_SUPPORTED_DEVICE("Atheros 5xxx WLAN cards");
81 MODULE_LICENSE("Dual BSD/GPL");
82 MODULE_VERSION("0.6.0 (EXPERIMENTAL)");
83
84
85 /* Known PCI ids */
86 static DEFINE_PCI_DEVICE_TABLE(ath5k_pci_id_table) = {
87         { PCI_VDEVICE(ATHEROS, 0x0207) }, /* 5210 early */
88         { PCI_VDEVICE(ATHEROS, 0x0007) }, /* 5210 */
89         { PCI_VDEVICE(ATHEROS, 0x0011) }, /* 5311 - this is on AHB bus !*/
90         { PCI_VDEVICE(ATHEROS, 0x0012) }, /* 5211 */
91         { PCI_VDEVICE(ATHEROS, 0x0013) }, /* 5212 */
92         { PCI_VDEVICE(3COM_2,  0x0013) }, /* 3com 5212 */
93         { PCI_VDEVICE(3COM,    0x0013) }, /* 3com 3CRDAG675 5212 */
94         { PCI_VDEVICE(ATHEROS, 0x1014) }, /* IBM minipci 5212 */
95         { PCI_VDEVICE(ATHEROS, 0x0014) }, /* 5212 combatible */
96         { PCI_VDEVICE(ATHEROS, 0x0015) }, /* 5212 combatible */
97         { PCI_VDEVICE(ATHEROS, 0x0016) }, /* 5212 combatible */
98         { PCI_VDEVICE(ATHEROS, 0x0017) }, /* 5212 combatible */
99         { PCI_VDEVICE(ATHEROS, 0x0018) }, /* 5212 combatible */
100         { PCI_VDEVICE(ATHEROS, 0x0019) }, /* 5212 combatible */
101         { PCI_VDEVICE(ATHEROS, 0x001a) }, /* 2413 Griffin-lite */
102         { PCI_VDEVICE(ATHEROS, 0x001b) }, /* 5413 Eagle */
103         { PCI_VDEVICE(ATHEROS, 0x001c) }, /* PCI-E cards */
104         { PCI_VDEVICE(ATHEROS, 0x001d) }, /* 2417 Nala */
105         { 0 }
106 };
107 MODULE_DEVICE_TABLE(pci, ath5k_pci_id_table);
108
109 /* Known SREVs */
110 static const struct ath5k_srev_name srev_names[] = {
111         { "5210",       AR5K_VERSION_MAC,       AR5K_SREV_AR5210 },
112         { "5311",       AR5K_VERSION_MAC,       AR5K_SREV_AR5311 },
113         { "5311A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311A },
114         { "5311B",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311B },
115         { "5211",       AR5K_VERSION_MAC,       AR5K_SREV_AR5211 },
116         { "5212",       AR5K_VERSION_MAC,       AR5K_SREV_AR5212 },
117         { "5213",       AR5K_VERSION_MAC,       AR5K_SREV_AR5213 },
118         { "5213A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5213A },
119         { "2413",       AR5K_VERSION_MAC,       AR5K_SREV_AR2413 },
120         { "2414",       AR5K_VERSION_MAC,       AR5K_SREV_AR2414 },
121         { "5424",       AR5K_VERSION_MAC,       AR5K_SREV_AR5424 },
122         { "5413",       AR5K_VERSION_MAC,       AR5K_SREV_AR5413 },
123         { "5414",       AR5K_VERSION_MAC,       AR5K_SREV_AR5414 },
124         { "2415",       AR5K_VERSION_MAC,       AR5K_SREV_AR2415 },
125         { "5416",       AR5K_VERSION_MAC,       AR5K_SREV_AR5416 },
126         { "5418",       AR5K_VERSION_MAC,       AR5K_SREV_AR5418 },
127         { "2425",       AR5K_VERSION_MAC,       AR5K_SREV_AR2425 },
128         { "2417",       AR5K_VERSION_MAC,       AR5K_SREV_AR2417 },
129         { "xxxxx",      AR5K_VERSION_MAC,       AR5K_SREV_UNKNOWN },
130         { "5110",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5110 },
131         { "5111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111 },
132         { "5111A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111A },
133         { "2111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2111 },
134         { "5112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112 },
135         { "5112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112A },
136         { "5112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112B },
137         { "2112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112 },
138         { "2112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112A },
139         { "2112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112B },
140         { "2413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2413 },
141         { "5413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5413 },
142         { "2316",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2316 },
143         { "2317",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2317 },
144         { "5424",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5424 },
145         { "5133",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5133 },
146         { "xxxxx",      AR5K_VERSION_RAD,       AR5K_SREV_UNKNOWN },
147 };
148
149 static const struct ieee80211_rate ath5k_rates[] = {
150         { .bitrate = 10,
151           .hw_value = ATH5K_RATE_CODE_1M, },
152         { .bitrate = 20,
153           .hw_value = ATH5K_RATE_CODE_2M,
154           .hw_value_short = ATH5K_RATE_CODE_2M | AR5K_SET_SHORT_PREAMBLE,
155           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
156         { .bitrate = 55,
157           .hw_value = ATH5K_RATE_CODE_5_5M,
158           .hw_value_short = ATH5K_RATE_CODE_5_5M | AR5K_SET_SHORT_PREAMBLE,
159           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
160         { .bitrate = 110,
161           .hw_value = ATH5K_RATE_CODE_11M,
162           .hw_value_short = ATH5K_RATE_CODE_11M | AR5K_SET_SHORT_PREAMBLE,
163           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
164         { .bitrate = 60,
165           .hw_value = ATH5K_RATE_CODE_6M,
166           .flags = 0 },
167         { .bitrate = 90,
168           .hw_value = ATH5K_RATE_CODE_9M,
169           .flags = 0 },
170         { .bitrate = 120,
171           .hw_value = ATH5K_RATE_CODE_12M,
172           .flags = 0 },
173         { .bitrate = 180,
174           .hw_value = ATH5K_RATE_CODE_18M,
175           .flags = 0 },
176         { .bitrate = 240,
177           .hw_value = ATH5K_RATE_CODE_24M,
178           .flags = 0 },
179         { .bitrate = 360,
180           .hw_value = ATH5K_RATE_CODE_36M,
181           .flags = 0 },
182         { .bitrate = 480,
183           .hw_value = ATH5K_RATE_CODE_48M,
184           .flags = 0 },
185         { .bitrate = 540,
186           .hw_value = ATH5K_RATE_CODE_54M,
187           .flags = 0 },
188         /* XR missing */
189 };
190
191 /*
192  * Prototypes - PCI stack related functions
193  */
194 static int __devinit    ath5k_pci_probe(struct pci_dev *pdev,
195                                 const struct pci_device_id *id);
196 static void __devexit   ath5k_pci_remove(struct pci_dev *pdev);
197 #ifdef CONFIG_PM
198 static int              ath5k_pci_suspend(struct device *dev);
199 static int              ath5k_pci_resume(struct device *dev);
200
201 static SIMPLE_DEV_PM_OPS(ath5k_pm_ops, ath5k_pci_suspend, ath5k_pci_resume);
202 #define ATH5K_PM_OPS    (&ath5k_pm_ops)
203 #else
204 #define ATH5K_PM_OPS    NULL
205 #endif /* CONFIG_PM */
206
207 static struct pci_driver ath5k_pci_driver = {
208         .name           = KBUILD_MODNAME,
209         .id_table       = ath5k_pci_id_table,
210         .probe          = ath5k_pci_probe,
211         .remove         = __devexit_p(ath5k_pci_remove),
212         .driver.pm      = ATH5K_PM_OPS,
213 };
214
215
216
217 /*
218  * Prototypes - MAC 802.11 stack related functions
219  */
220 static int ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb);
221 static int ath5k_tx_queue(struct ieee80211_hw *hw, struct sk_buff *skb,
222                 struct ath5k_txq *txq);
223 static int ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan);
224 static int ath5k_reset_wake(struct ath5k_softc *sc);
225 static int ath5k_start(struct ieee80211_hw *hw);
226 static void ath5k_stop(struct ieee80211_hw *hw);
227 static int ath5k_add_interface(struct ieee80211_hw *hw,
228                 struct ieee80211_vif *vif);
229 static void ath5k_remove_interface(struct ieee80211_hw *hw,
230                 struct ieee80211_vif *vif);
231 static int ath5k_config(struct ieee80211_hw *hw, u32 changed);
232 static u64 ath5k_prepare_multicast(struct ieee80211_hw *hw,
233                                    int mc_count, struct dev_addr_list *mc_list);
234 static void ath5k_configure_filter(struct ieee80211_hw *hw,
235                 unsigned int changed_flags,
236                 unsigned int *new_flags,
237                 u64 multicast);
238 static int ath5k_set_key(struct ieee80211_hw *hw,
239                 enum set_key_cmd cmd,
240                 struct ieee80211_vif *vif, struct ieee80211_sta *sta,
241                 struct ieee80211_key_conf *key);
242 static int ath5k_get_stats(struct ieee80211_hw *hw,
243                 struct ieee80211_low_level_stats *stats);
244 static u64 ath5k_get_tsf(struct ieee80211_hw *hw);
245 static void ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf);
246 static void ath5k_reset_tsf(struct ieee80211_hw *hw);
247 static int ath5k_beacon_update(struct ieee80211_hw *hw,
248                 struct ieee80211_vif *vif);
249 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
250                 struct ieee80211_vif *vif,
251                 struct ieee80211_bss_conf *bss_conf,
252                 u32 changes);
253 static void ath5k_sw_scan_start(struct ieee80211_hw *hw);
254 static void ath5k_sw_scan_complete(struct ieee80211_hw *hw);
255 static void ath5k_set_coverage_class(struct ieee80211_hw *hw,
256                 u8 coverage_class);
257
258 static const struct ieee80211_ops ath5k_hw_ops = {
259         .tx             = ath5k_tx,
260         .start          = ath5k_start,
261         .stop           = ath5k_stop,
262         .add_interface  = ath5k_add_interface,
263         .remove_interface = ath5k_remove_interface,
264         .config         = ath5k_config,
265         .prepare_multicast = ath5k_prepare_multicast,
266         .configure_filter = ath5k_configure_filter,
267         .set_key        = ath5k_set_key,
268         .get_stats      = ath5k_get_stats,
269         .conf_tx        = NULL,
270         .get_tsf        = ath5k_get_tsf,
271         .set_tsf        = ath5k_set_tsf,
272         .reset_tsf      = ath5k_reset_tsf,
273         .bss_info_changed = ath5k_bss_info_changed,
274         .sw_scan_start  = ath5k_sw_scan_start,
275         .sw_scan_complete = ath5k_sw_scan_complete,
276         .set_coverage_class = ath5k_set_coverage_class,
277 };
278
279 /*
280  * Prototypes - Internal functions
281  */
282 /* Attach detach */
283 static int      ath5k_attach(struct pci_dev *pdev,
284                         struct ieee80211_hw *hw);
285 static void     ath5k_detach(struct pci_dev *pdev,
286                         struct ieee80211_hw *hw);
287 /* Channel/mode setup */
288 static inline short ath5k_ieee2mhz(short chan);
289 static unsigned int ath5k_copy_channels(struct ath5k_hw *ah,
290                                 struct ieee80211_channel *channels,
291                                 unsigned int mode,
292                                 unsigned int max);
293 static int      ath5k_setup_bands(struct ieee80211_hw *hw);
294 static int      ath5k_chan_set(struct ath5k_softc *sc,
295                                 struct ieee80211_channel *chan);
296 static void     ath5k_setcurmode(struct ath5k_softc *sc,
297                                 unsigned int mode);
298 static void     ath5k_mode_setup(struct ath5k_softc *sc);
299
300 /* Descriptor setup */
301 static int      ath5k_desc_alloc(struct ath5k_softc *sc,
302                                 struct pci_dev *pdev);
303 static void     ath5k_desc_free(struct ath5k_softc *sc,
304                                 struct pci_dev *pdev);
305 /* Buffers setup */
306 static int      ath5k_rxbuf_setup(struct ath5k_softc *sc,
307                                 struct ath5k_buf *bf);
308 static int      ath5k_txbuf_setup(struct ath5k_softc *sc,
309                                 struct ath5k_buf *bf,
310                                 struct ath5k_txq *txq, int padsize);
311 static inline void ath5k_txbuf_free(struct ath5k_softc *sc,
312                                 struct ath5k_buf *bf)
313 {
314         BUG_ON(!bf);
315         if (!bf->skb)
316                 return;
317         pci_unmap_single(sc->pdev, bf->skbaddr, bf->skb->len,
318                         PCI_DMA_TODEVICE);
319         dev_kfree_skb_any(bf->skb);
320         bf->skb = NULL;
321 }
322
323 static inline void ath5k_rxbuf_free(struct ath5k_softc *sc,
324                                 struct ath5k_buf *bf)
325 {
326         struct ath5k_hw *ah = sc->ah;
327         struct ath_common *common = ath5k_hw_common(ah);
328
329         BUG_ON(!bf);
330         if (!bf->skb)
331                 return;
332         pci_unmap_single(sc->pdev, bf->skbaddr, common->rx_bufsize,
333                         PCI_DMA_FROMDEVICE);
334         dev_kfree_skb_any(bf->skb);
335         bf->skb = NULL;
336 }
337
338
339 /* Queues setup */
340 static struct   ath5k_txq *ath5k_txq_setup(struct ath5k_softc *sc,
341                                 int qtype, int subtype);
342 static int      ath5k_beaconq_setup(struct ath5k_hw *ah);
343 static int      ath5k_beaconq_config(struct ath5k_softc *sc);
344 static void     ath5k_txq_drainq(struct ath5k_softc *sc,
345                                 struct ath5k_txq *txq);
346 static void     ath5k_txq_cleanup(struct ath5k_softc *sc);
347 static void     ath5k_txq_release(struct ath5k_softc *sc);
348 /* Rx handling */
349 static int      ath5k_rx_start(struct ath5k_softc *sc);
350 static void     ath5k_rx_stop(struct ath5k_softc *sc);
351 static unsigned int ath5k_rx_decrypted(struct ath5k_softc *sc,
352                                         struct ath5k_desc *ds,
353                                         struct sk_buff *skb,
354                                         struct ath5k_rx_status *rs);
355 static void     ath5k_tasklet_rx(unsigned long data);
356 /* Tx handling */
357 static void     ath5k_tx_processq(struct ath5k_softc *sc,
358                                 struct ath5k_txq *txq);
359 static void     ath5k_tasklet_tx(unsigned long data);
360 /* Beacon handling */
361 static int      ath5k_beacon_setup(struct ath5k_softc *sc,
362                                         struct ath5k_buf *bf);
363 static void     ath5k_beacon_send(struct ath5k_softc *sc);
364 static void     ath5k_beacon_config(struct ath5k_softc *sc);
365 static void     ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf);
366 static void     ath5k_tasklet_beacon(unsigned long data);
367
368 static inline u64 ath5k_extend_tsf(struct ath5k_hw *ah, u32 rstamp)
369 {
370         u64 tsf = ath5k_hw_get_tsf64(ah);
371
372         if ((tsf & 0x7fff) < rstamp)
373                 tsf -= 0x8000;
374
375         return (tsf & ~0x7fff) | rstamp;
376 }
377
378 /* Interrupt handling */
379 static int      ath5k_init(struct ath5k_softc *sc);
380 static int      ath5k_stop_locked(struct ath5k_softc *sc);
381 static int      ath5k_stop_hw(struct ath5k_softc *sc);
382 static irqreturn_t ath5k_intr(int irq, void *dev_id);
383 static void     ath5k_tasklet_reset(unsigned long data);
384
385 static void     ath5k_tasklet_calibrate(unsigned long data);
386
387 /*
388  * Module init/exit functions
389  */
390 static int __init
391 init_ath5k_pci(void)
392 {
393         int ret;
394
395         ath5k_debug_init();
396
397         ret = pci_register_driver(&ath5k_pci_driver);
398         if (ret) {
399                 printk(KERN_ERR "ath5k_pci: can't register pci driver\n");
400                 return ret;
401         }
402
403         return 0;
404 }
405
406 static void __exit
407 exit_ath5k_pci(void)
408 {
409         pci_unregister_driver(&ath5k_pci_driver);
410
411         ath5k_debug_finish();
412 }
413
414 module_init(init_ath5k_pci);
415 module_exit(exit_ath5k_pci);
416
417
418 /********************\
419 * PCI Initialization *
420 \********************/
421
422 static const char *
423 ath5k_chip_name(enum ath5k_srev_type type, u_int16_t val)
424 {
425         const char *name = "xxxxx";
426         unsigned int i;
427
428         for (i = 0; i < ARRAY_SIZE(srev_names); i++) {
429                 if (srev_names[i].sr_type != type)
430                         continue;
431
432                 if ((val & 0xf0) == srev_names[i].sr_val)
433                         name = srev_names[i].sr_name;
434
435                 if ((val & 0xff) == srev_names[i].sr_val) {
436                         name = srev_names[i].sr_name;
437                         break;
438                 }
439         }
440
441         return name;
442 }
443 static unsigned int ath5k_ioread32(void *hw_priv, u32 reg_offset)
444 {
445         struct ath5k_hw *ah = (struct ath5k_hw *) hw_priv;
446         return ath5k_hw_reg_read(ah, reg_offset);
447 }
448
449 static void ath5k_iowrite32(void *hw_priv, u32 val, u32 reg_offset)
450 {
451         struct ath5k_hw *ah = (struct ath5k_hw *) hw_priv;
452         ath5k_hw_reg_write(ah, val, reg_offset);
453 }
454
455 static const struct ath_ops ath5k_common_ops = {
456         .read = ath5k_ioread32,
457         .write = ath5k_iowrite32,
458 };
459
460 static int __devinit
461 ath5k_pci_probe(struct pci_dev *pdev,
462                 const struct pci_device_id *id)
463 {
464         void __iomem *mem;
465         struct ath5k_softc *sc;
466         struct ath_common *common;
467         struct ieee80211_hw *hw;
468         int ret;
469         u8 csz;
470
471         ret = pci_enable_device(pdev);
472         if (ret) {
473                 dev_err(&pdev->dev, "can't enable device\n");
474                 goto err;
475         }
476
477         /* XXX 32-bit addressing only */
478         ret = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
479         if (ret) {
480                 dev_err(&pdev->dev, "32-bit DMA not available\n");
481                 goto err_dis;
482         }
483
484         /*
485          * Cache line size is used to size and align various
486          * structures used to communicate with the hardware.
487          */
488         pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &csz);
489         if (csz == 0) {
490                 /*
491                  * Linux 2.4.18 (at least) writes the cache line size
492                  * register as a 16-bit wide register which is wrong.
493                  * We must have this setup properly for rx buffer
494                  * DMA to work so force a reasonable value here if it
495                  * comes up zero.
496                  */
497                 csz = L1_CACHE_BYTES >> 2;
498                 pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, csz);
499         }
500         /*
501          * The default setting of latency timer yields poor results,
502          * set it to the value used by other systems.  It may be worth
503          * tweaking this setting more.
504          */
505         pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0xa8);
506
507         /* Enable bus mastering */
508         pci_set_master(pdev);
509
510         /*
511          * Disable the RETRY_TIMEOUT register (0x41) to keep
512          * PCI Tx retries from interfering with C3 CPU state.
513          */
514         pci_write_config_byte(pdev, 0x41, 0);
515
516         ret = pci_request_region(pdev, 0, "ath5k");
517         if (ret) {
518                 dev_err(&pdev->dev, "cannot reserve PCI memory region\n");
519                 goto err_dis;
520         }
521
522         mem = pci_iomap(pdev, 0, 0);
523         if (!mem) {
524                 dev_err(&pdev->dev, "cannot remap PCI memory region\n") ;
525                 ret = -EIO;
526                 goto err_reg;
527         }
528
529         /*
530          * Allocate hw (mac80211 main struct)
531          * and hw->priv (driver private data)
532          */
533         hw = ieee80211_alloc_hw(sizeof(*sc), &ath5k_hw_ops);
534         if (hw == NULL) {
535                 dev_err(&pdev->dev, "cannot allocate ieee80211_hw\n");
536                 ret = -ENOMEM;
537                 goto err_map;
538         }
539
540         dev_info(&pdev->dev, "registered as '%s'\n", wiphy_name(hw->wiphy));
541
542         /* Initialize driver private data */
543         SET_IEEE80211_DEV(hw, &pdev->dev);
544         hw->flags = IEEE80211_HW_RX_INCLUDES_FCS |
545                     IEEE80211_HW_HOST_BROADCAST_PS_BUFFERING |
546                     IEEE80211_HW_SIGNAL_DBM |
547                     IEEE80211_HW_NOISE_DBM;
548
549         hw->wiphy->interface_modes =
550                 BIT(NL80211_IFTYPE_AP) |
551                 BIT(NL80211_IFTYPE_STATION) |
552                 BIT(NL80211_IFTYPE_ADHOC) |
553                 BIT(NL80211_IFTYPE_MESH_POINT);
554
555         hw->extra_tx_headroom = 2;
556         hw->channel_change_time = 5000;
557         sc = hw->priv;
558         sc->hw = hw;
559         sc->pdev = pdev;
560
561         ath5k_debug_init_device(sc);
562
563         /*
564          * Mark the device as detached to avoid processing
565          * interrupts until setup is complete.
566          */
567         __set_bit(ATH_STAT_INVALID, sc->status);
568
569         sc->iobase = mem; /* So we can unmap it on detach */
570         sc->opmode = NL80211_IFTYPE_STATION;
571         sc->bintval = 1000;
572         mutex_init(&sc->lock);
573         spin_lock_init(&sc->rxbuflock);
574         spin_lock_init(&sc->txbuflock);
575         spin_lock_init(&sc->block);
576
577         /* Set private data */
578         pci_set_drvdata(pdev, hw);
579
580         /* Setup interrupt handler */
581         ret = request_irq(pdev->irq, ath5k_intr, IRQF_SHARED, "ath", sc);
582         if (ret) {
583                 ATH5K_ERR(sc, "request_irq failed\n");
584                 goto err_free;
585         }
586
587         /*If we passed the test malloc a ath5k_hw struct*/
588         sc->ah = kzalloc(sizeof(struct ath5k_hw), GFP_KERNEL);
589         if (!sc->ah) {
590                 ret = -ENOMEM;
591                 ATH5K_ERR(sc, "out of memory\n");
592                 goto err_irq;
593         }
594
595         sc->ah->ah_sc = sc;
596         sc->ah->ah_iobase = sc->iobase;
597         common = ath5k_hw_common(sc->ah);
598         common->ops = &ath5k_common_ops;
599         common->ah = sc->ah;
600         common->hw = hw;
601         common->cachelsz = csz << 2; /* convert to bytes */
602
603         /* Initialize device */
604         ret = ath5k_hw_attach(sc);
605         if (ret) {
606                 goto err_free_ah;
607         }
608
609         /* set up multi-rate retry capabilities */
610         if (sc->ah->ah_version == AR5K_AR5212) {
611                 hw->max_rates = 4;
612                 hw->max_rate_tries = 11;
613         }
614
615         /* Finish private driver data initialization */
616         ret = ath5k_attach(pdev, hw);
617         if (ret)
618                 goto err_ah;
619
620         ATH5K_INFO(sc, "Atheros AR%s chip found (MAC: 0x%x, PHY: 0x%x)\n",
621                         ath5k_chip_name(AR5K_VERSION_MAC, sc->ah->ah_mac_srev),
622                                         sc->ah->ah_mac_srev,
623                                         sc->ah->ah_phy_revision);
624
625         if (!sc->ah->ah_single_chip) {
626                 /* Single chip radio (!RF5111) */
627                 if (sc->ah->ah_radio_5ghz_revision &&
628                         !sc->ah->ah_radio_2ghz_revision) {
629                         /* No 5GHz support -> report 2GHz radio */
630                         if (!test_bit(AR5K_MODE_11A,
631                                 sc->ah->ah_capabilities.cap_mode)) {
632                                 ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
633                                         ath5k_chip_name(AR5K_VERSION_RAD,
634                                                 sc->ah->ah_radio_5ghz_revision),
635                                                 sc->ah->ah_radio_5ghz_revision);
636                         /* No 2GHz support (5110 and some
637                          * 5Ghz only cards) -> report 5Ghz radio */
638                         } else if (!test_bit(AR5K_MODE_11B,
639                                 sc->ah->ah_capabilities.cap_mode)) {
640                                 ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
641                                         ath5k_chip_name(AR5K_VERSION_RAD,
642                                                 sc->ah->ah_radio_5ghz_revision),
643                                                 sc->ah->ah_radio_5ghz_revision);
644                         /* Multiband radio */
645                         } else {
646                                 ATH5K_INFO(sc, "RF%s multiband radio found"
647                                         " (0x%x)\n",
648                                         ath5k_chip_name(AR5K_VERSION_RAD,
649                                                 sc->ah->ah_radio_5ghz_revision),
650                                                 sc->ah->ah_radio_5ghz_revision);
651                         }
652                 }
653                 /* Multi chip radio (RF5111 - RF2111) ->
654                  * report both 2GHz/5GHz radios */
655                 else if (sc->ah->ah_radio_5ghz_revision &&
656                                 sc->ah->ah_radio_2ghz_revision){
657                         ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
658                                 ath5k_chip_name(AR5K_VERSION_RAD,
659                                         sc->ah->ah_radio_5ghz_revision),
660                                         sc->ah->ah_radio_5ghz_revision);
661                         ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
662                                 ath5k_chip_name(AR5K_VERSION_RAD,
663                                         sc->ah->ah_radio_2ghz_revision),
664                                         sc->ah->ah_radio_2ghz_revision);
665                 }
666         }
667
668
669         /* ready to process interrupts */
670         __clear_bit(ATH_STAT_INVALID, sc->status);
671
672         return 0;
673 err_ah:
674         ath5k_hw_detach(sc->ah);
675 err_irq:
676         free_irq(pdev->irq, sc);
677 err_free_ah:
678         kfree(sc->ah);
679 err_free:
680         ieee80211_free_hw(hw);
681 err_map:
682         pci_iounmap(pdev, mem);
683 err_reg:
684         pci_release_region(pdev, 0);
685 err_dis:
686         pci_disable_device(pdev);
687 err:
688         return ret;
689 }
690
691 static void __devexit
692 ath5k_pci_remove(struct pci_dev *pdev)
693 {
694         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
695         struct ath5k_softc *sc = hw->priv;
696
697         ath5k_debug_finish_device(sc);
698         ath5k_detach(pdev, hw);
699         ath5k_hw_detach(sc->ah);
700         kfree(sc->ah);
701         free_irq(pdev->irq, sc);
702         pci_iounmap(pdev, sc->iobase);
703         pci_release_region(pdev, 0);
704         pci_disable_device(pdev);
705         ieee80211_free_hw(hw);
706 }
707
708 #ifdef CONFIG_PM
709 static int ath5k_pci_suspend(struct device *dev)
710 {
711         struct ieee80211_hw *hw = pci_get_drvdata(to_pci_dev(dev));
712         struct ath5k_softc *sc = hw->priv;
713
714         ath5k_led_off(sc);
715         return 0;
716 }
717
718 static int ath5k_pci_resume(struct device *dev)
719 {
720         struct pci_dev *pdev = to_pci_dev(dev);
721         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
722         struct ath5k_softc *sc = hw->priv;
723
724         /*
725          * Suspend/Resume resets the PCI configuration space, so we have to
726          * re-disable the RETRY_TIMEOUT register (0x41) to keep
727          * PCI Tx retries from interfering with C3 CPU state
728          */
729         pci_write_config_byte(pdev, 0x41, 0);
730
731         ath5k_led_enable(sc);
732         return 0;
733 }
734 #endif /* CONFIG_PM */
735
736
737 /***********************\
738 * Driver Initialization *
739 \***********************/
740
741 static int ath5k_reg_notifier(struct wiphy *wiphy, struct regulatory_request *request)
742 {
743         struct ieee80211_hw *hw = wiphy_to_ieee80211_hw(wiphy);
744         struct ath5k_softc *sc = hw->priv;
745         struct ath_regulatory *regulatory = ath5k_hw_regulatory(sc->ah);
746
747         return ath_reg_notifier_apply(wiphy, request, regulatory);
748 }
749
750 static int
751 ath5k_attach(struct pci_dev *pdev, struct ieee80211_hw *hw)
752 {
753         struct ath5k_softc *sc = hw->priv;
754         struct ath5k_hw *ah = sc->ah;
755         struct ath_regulatory *regulatory = ath5k_hw_regulatory(ah);
756         u8 mac[ETH_ALEN] = {};
757         int ret;
758
759         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "devid 0x%x\n", pdev->device);
760
761         /*
762          * Check if the MAC has multi-rate retry support.
763          * We do this by trying to setup a fake extended
764          * descriptor.  MAC's that don't have support will
765          * return false w/o doing anything.  MAC's that do
766          * support it will return true w/o doing anything.
767          */
768         ret = ah->ah_setup_mrr_tx_desc(ah, NULL, 0, 0, 0, 0, 0, 0);
769         if (ret < 0)
770                 goto err;
771         if (ret > 0)
772                 __set_bit(ATH_STAT_MRRETRY, sc->status);
773
774         /*
775          * Collect the channel list.  The 802.11 layer
776          * is resposible for filtering this list based
777          * on settings like the phy mode and regulatory
778          * domain restrictions.
779          */
780         ret = ath5k_setup_bands(hw);
781         if (ret) {
782                 ATH5K_ERR(sc, "can't get channels\n");
783                 goto err;
784         }
785
786         /* NB: setup here so ath5k_rate_update is happy */
787         if (test_bit(AR5K_MODE_11A, ah->ah_modes))
788                 ath5k_setcurmode(sc, AR5K_MODE_11A);
789         else
790                 ath5k_setcurmode(sc, AR5K_MODE_11B);
791
792         /*
793          * Allocate tx+rx descriptors and populate the lists.
794          */
795         ret = ath5k_desc_alloc(sc, pdev);
796         if (ret) {
797                 ATH5K_ERR(sc, "can't allocate descriptors\n");
798                 goto err;
799         }
800
801         /*
802          * Allocate hardware transmit queues: one queue for
803          * beacon frames and one data queue for each QoS
804          * priority.  Note that hw functions handle reseting
805          * these queues at the needed time.
806          */
807         ret = ath5k_beaconq_setup(ah);
808         if (ret < 0) {
809                 ATH5K_ERR(sc, "can't setup a beacon xmit queue\n");
810                 goto err_desc;
811         }
812         sc->bhalq = ret;
813         sc->cabq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_CAB, 0);
814         if (IS_ERR(sc->cabq)) {
815                 ATH5K_ERR(sc, "can't setup cab queue\n");
816                 ret = PTR_ERR(sc->cabq);
817                 goto err_bhal;
818         }
819
820         sc->txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_BK);
821         if (IS_ERR(sc->txq)) {
822                 ATH5K_ERR(sc, "can't setup xmit queue\n");
823                 ret = PTR_ERR(sc->txq);
824                 goto err_queues;
825         }
826
827         tasklet_init(&sc->rxtq, ath5k_tasklet_rx, (unsigned long)sc);
828         tasklet_init(&sc->txtq, ath5k_tasklet_tx, (unsigned long)sc);
829         tasklet_init(&sc->restq, ath5k_tasklet_reset, (unsigned long)sc);
830         tasklet_init(&sc->calib, ath5k_tasklet_calibrate, (unsigned long)sc);
831         tasklet_init(&sc->beacontq, ath5k_tasklet_beacon, (unsigned long)sc);
832
833         ret = ath5k_eeprom_read_mac(ah, mac);
834         if (ret) {
835                 ATH5K_ERR(sc, "unable to read address from EEPROM: 0x%04x\n",
836                         sc->pdev->device);
837                 goto err_queues;
838         }
839
840         SET_IEEE80211_PERM_ADDR(hw, mac);
841         /* All MAC address bits matter for ACKs */
842         memcpy(sc->bssidmask, ath_bcast_mac, ETH_ALEN);
843         ath5k_hw_set_bssid_mask(sc->ah, sc->bssidmask);
844
845         regulatory->current_rd = ah->ah_capabilities.cap_eeprom.ee_regdomain;
846         ret = ath_regd_init(regulatory, hw->wiphy, ath5k_reg_notifier);
847         if (ret) {
848                 ATH5K_ERR(sc, "can't initialize regulatory system\n");
849                 goto err_queues;
850         }
851
852         ret = ieee80211_register_hw(hw);
853         if (ret) {
854                 ATH5K_ERR(sc, "can't register ieee80211 hw\n");
855                 goto err_queues;
856         }
857
858         if (!ath_is_world_regd(regulatory))
859                 regulatory_hint(hw->wiphy, regulatory->alpha2);
860
861         ath5k_init_leds(sc);
862
863         return 0;
864 err_queues:
865         ath5k_txq_release(sc);
866 err_bhal:
867         ath5k_hw_release_tx_queue(ah, sc->bhalq);
868 err_desc:
869         ath5k_desc_free(sc, pdev);
870 err:
871         return ret;
872 }
873
874 static void
875 ath5k_detach(struct pci_dev *pdev, struct ieee80211_hw *hw)
876 {
877         struct ath5k_softc *sc = hw->priv;
878
879         /*
880          * NB: the order of these is important:
881          * o call the 802.11 layer before detaching ath5k_hw to
882          *   insure callbacks into the driver to delete global
883          *   key cache entries can be handled
884          * o reclaim the tx queue data structures after calling
885          *   the 802.11 layer as we'll get called back to reclaim
886          *   node state and potentially want to use them
887          * o to cleanup the tx queues the hal is called, so detach
888          *   it last
889          * XXX: ??? detach ath5k_hw ???
890          * Other than that, it's straightforward...
891          */
892         ieee80211_unregister_hw(hw);
893         ath5k_desc_free(sc, pdev);
894         ath5k_txq_release(sc);
895         ath5k_hw_release_tx_queue(sc->ah, sc->bhalq);
896         ath5k_unregister_leds(sc);
897
898         /*
899          * NB: can't reclaim these until after ieee80211_ifdetach
900          * returns because we'll get called back to reclaim node
901          * state and potentially want to use them.
902          */
903 }
904
905
906
907
908 /********************\
909 * Channel/mode setup *
910 \********************/
911
912 /*
913  * Convert IEEE channel number to MHz frequency.
914  */
915 static inline short
916 ath5k_ieee2mhz(short chan)
917 {
918         if (chan <= 14 || chan >= 27)
919                 return ieee80211chan2mhz(chan);
920         else
921                 return 2212 + chan * 20;
922 }
923
924 /*
925  * Returns true for the channel numbers used without all_channels modparam.
926  */
927 static bool ath5k_is_standard_channel(short chan)
928 {
929         return ((chan <= 14) ||
930                 /* UNII 1,2 */
931                 ((chan & 3) == 0 && chan >= 36 && chan <= 64) ||
932                 /* midband */
933                 ((chan & 3) == 0 && chan >= 100 && chan <= 140) ||
934                 /* UNII-3 */
935                 ((chan & 3) == 1 && chan >= 149 && chan <= 165));
936 }
937
938 static unsigned int
939 ath5k_copy_channels(struct ath5k_hw *ah,
940                 struct ieee80211_channel *channels,
941                 unsigned int mode,
942                 unsigned int max)
943 {
944         unsigned int i, count, size, chfreq, freq, ch;
945
946         if (!test_bit(mode, ah->ah_modes))
947                 return 0;
948
949         switch (mode) {
950         case AR5K_MODE_11A:
951         case AR5K_MODE_11A_TURBO:
952                 /* 1..220, but 2GHz frequencies are filtered by check_channel */
953                 size = 220 ;
954                 chfreq = CHANNEL_5GHZ;
955                 break;
956         case AR5K_MODE_11B:
957         case AR5K_MODE_11G:
958         case AR5K_MODE_11G_TURBO:
959                 size = 26;
960                 chfreq = CHANNEL_2GHZ;
961                 break;
962         default:
963                 ATH5K_WARN(ah->ah_sc, "bad mode, not copying channels\n");
964                 return 0;
965         }
966
967         for (i = 0, count = 0; i < size && max > 0; i++) {
968                 ch = i + 1 ;
969                 freq = ath5k_ieee2mhz(ch);
970
971                 /* Check if channel is supported by the chipset */
972                 if (!ath5k_channel_ok(ah, freq, chfreq))
973                         continue;
974
975                 if (!modparam_all_channels && !ath5k_is_standard_channel(ch))
976                         continue;
977
978                 /* Write channel info and increment counter */
979                 channels[count].center_freq = freq;
980                 channels[count].band = (chfreq == CHANNEL_2GHZ) ?
981                         IEEE80211_BAND_2GHZ : IEEE80211_BAND_5GHZ;
982                 switch (mode) {
983                 case AR5K_MODE_11A:
984                 case AR5K_MODE_11G:
985                         channels[count].hw_value = chfreq | CHANNEL_OFDM;
986                         break;
987                 case AR5K_MODE_11A_TURBO:
988                 case AR5K_MODE_11G_TURBO:
989                         channels[count].hw_value = chfreq |
990                                 CHANNEL_OFDM | CHANNEL_TURBO;
991                         break;
992                 case AR5K_MODE_11B:
993                         channels[count].hw_value = CHANNEL_B;
994                 }
995
996                 count++;
997                 max--;
998         }
999
1000         return count;
1001 }
1002
1003 static void
1004 ath5k_setup_rate_idx(struct ath5k_softc *sc, struct ieee80211_supported_band *b)
1005 {
1006         u8 i;
1007
1008         for (i = 0; i < AR5K_MAX_RATES; i++)
1009                 sc->rate_idx[b->band][i] = -1;
1010
1011         for (i = 0; i < b->n_bitrates; i++) {
1012                 sc->rate_idx[b->band][b->bitrates[i].hw_value] = i;
1013                 if (b->bitrates[i].hw_value_short)
1014                         sc->rate_idx[b->band][b->bitrates[i].hw_value_short] = i;
1015         }
1016 }
1017
1018 static int
1019 ath5k_setup_bands(struct ieee80211_hw *hw)
1020 {
1021         struct ath5k_softc *sc = hw->priv;
1022         struct ath5k_hw *ah = sc->ah;
1023         struct ieee80211_supported_band *sband;
1024         int max_c, count_c = 0;
1025         int i;
1026
1027         BUILD_BUG_ON(ARRAY_SIZE(sc->sbands) < IEEE80211_NUM_BANDS);
1028         max_c = ARRAY_SIZE(sc->channels);
1029
1030         /* 2GHz band */
1031         sband = &sc->sbands[IEEE80211_BAND_2GHZ];
1032         sband->band = IEEE80211_BAND_2GHZ;
1033         sband->bitrates = &sc->rates[IEEE80211_BAND_2GHZ][0];
1034
1035         if (test_bit(AR5K_MODE_11G, sc->ah->ah_capabilities.cap_mode)) {
1036                 /* G mode */
1037                 memcpy(sband->bitrates, &ath5k_rates[0],
1038                        sizeof(struct ieee80211_rate) * 12);
1039                 sband->n_bitrates = 12;
1040
1041                 sband->channels = sc->channels;
1042                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1043                                         AR5K_MODE_11G, max_c);
1044
1045                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
1046                 count_c = sband->n_channels;
1047                 max_c -= count_c;
1048         } else if (test_bit(AR5K_MODE_11B, sc->ah->ah_capabilities.cap_mode)) {
1049                 /* B mode */
1050                 memcpy(sband->bitrates, &ath5k_rates[0],
1051                        sizeof(struct ieee80211_rate) * 4);
1052                 sband->n_bitrates = 4;
1053
1054                 /* 5211 only supports B rates and uses 4bit rate codes
1055                  * (e.g normally we have 0x1B for 1M, but on 5211 we have 0x0B)
1056                  * fix them up here:
1057                  */
1058                 if (ah->ah_version == AR5K_AR5211) {
1059                         for (i = 0; i < 4; i++) {
1060                                 sband->bitrates[i].hw_value =
1061                                         sband->bitrates[i].hw_value & 0xF;
1062                                 sband->bitrates[i].hw_value_short =
1063                                         sband->bitrates[i].hw_value_short & 0xF;
1064                         }
1065                 }
1066
1067                 sband->channels = sc->channels;
1068                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1069                                         AR5K_MODE_11B, max_c);
1070
1071                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
1072                 count_c = sband->n_channels;
1073                 max_c -= count_c;
1074         }
1075         ath5k_setup_rate_idx(sc, sband);
1076
1077         /* 5GHz band, A mode */
1078         if (test_bit(AR5K_MODE_11A, sc->ah->ah_capabilities.cap_mode)) {
1079                 sband = &sc->sbands[IEEE80211_BAND_5GHZ];
1080                 sband->band = IEEE80211_BAND_5GHZ;
1081                 sband->bitrates = &sc->rates[IEEE80211_BAND_5GHZ][0];
1082
1083                 memcpy(sband->bitrates, &ath5k_rates[4],
1084                        sizeof(struct ieee80211_rate) * 8);
1085                 sband->n_bitrates = 8;
1086
1087                 sband->channels = &sc->channels[count_c];
1088                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1089                                         AR5K_MODE_11A, max_c);
1090
1091                 hw->wiphy->bands[IEEE80211_BAND_5GHZ] = sband;
1092         }
1093         ath5k_setup_rate_idx(sc, sband);
1094
1095         ath5k_debug_dump_bands(sc);
1096
1097         return 0;
1098 }
1099
1100 /*
1101  * Set/change channels. We always reset the chip.
1102  * To accomplish this we must first cleanup any pending DMA,
1103  * then restart stuff after a la  ath5k_init.
1104  *
1105  * Called with sc->lock.
1106  */
1107 static int
1108 ath5k_chan_set(struct ath5k_softc *sc, struct ieee80211_channel *chan)
1109 {
1110         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "(%u MHz) -> (%u MHz)\n",
1111                 sc->curchan->center_freq, chan->center_freq);
1112
1113         /*
1114          * To switch channels clear any pending DMA operations;
1115          * wait long enough for the RX fifo to drain, reset the
1116          * hardware at the new frequency, and then re-enable
1117          * the relevant bits of the h/w.
1118          */
1119         return ath5k_reset(sc, chan);
1120 }
1121
1122 static void
1123 ath5k_setcurmode(struct ath5k_softc *sc, unsigned int mode)
1124 {
1125         sc->curmode = mode;
1126
1127         if (mode == AR5K_MODE_11A) {
1128                 sc->curband = &sc->sbands[IEEE80211_BAND_5GHZ];
1129         } else {
1130                 sc->curband = &sc->sbands[IEEE80211_BAND_2GHZ];
1131         }
1132 }
1133
1134 static void
1135 ath5k_mode_setup(struct ath5k_softc *sc)
1136 {
1137         struct ath5k_hw *ah = sc->ah;
1138         u32 rfilt;
1139
1140         /* configure rx filter */
1141         rfilt = sc->filter_flags;
1142         ath5k_hw_set_rx_filter(ah, rfilt);
1143
1144         if (ath5k_hw_hasbssidmask(ah))
1145                 ath5k_hw_set_bssid_mask(ah, sc->bssidmask);
1146
1147         /* configure operational mode */
1148         ath5k_hw_set_opmode(ah, sc->opmode);
1149
1150         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "mode setup opmode %d\n", sc->opmode);
1151         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "RX filter 0x%x\n", rfilt);
1152 }
1153
1154 static inline int
1155 ath5k_hw_to_driver_rix(struct ath5k_softc *sc, int hw_rix)
1156 {
1157         int rix;
1158
1159         /* return base rate on errors */
1160         if (WARN(hw_rix < 0 || hw_rix >= AR5K_MAX_RATES,
1161                         "hw_rix out of bounds: %x\n", hw_rix))
1162                 return 0;
1163
1164         rix = sc->rate_idx[sc->curband->band][hw_rix];
1165         if (WARN(rix < 0, "invalid hw_rix: %x\n", hw_rix))
1166                 rix = 0;
1167
1168         return rix;
1169 }
1170
1171 /***************\
1172 * Buffers setup *
1173 \***************/
1174
1175 static
1176 struct sk_buff *ath5k_rx_skb_alloc(struct ath5k_softc *sc, dma_addr_t *skb_addr)
1177 {
1178         struct ath_common *common = ath5k_hw_common(sc->ah);
1179         struct sk_buff *skb;
1180
1181         /*
1182          * Allocate buffer with headroom_needed space for the
1183          * fake physical layer header at the start.
1184          */
1185         skb = ath_rxbuf_alloc(common,
1186                               common->rx_bufsize,
1187                               GFP_ATOMIC);
1188
1189         if (!skb) {
1190                 ATH5K_ERR(sc, "can't alloc skbuff of size %u\n",
1191                                 common->rx_bufsize);
1192                 return NULL;
1193         }
1194
1195         *skb_addr = pci_map_single(sc->pdev,
1196                                    skb->data, common->rx_bufsize,
1197                                    PCI_DMA_FROMDEVICE);
1198         if (unlikely(pci_dma_mapping_error(sc->pdev, *skb_addr))) {
1199                 ATH5K_ERR(sc, "%s: DMA mapping failed\n", __func__);
1200                 dev_kfree_skb(skb);
1201                 return NULL;
1202         }
1203         return skb;
1204 }
1205
1206 static int
1207 ath5k_rxbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1208 {
1209         struct ath5k_hw *ah = sc->ah;
1210         struct sk_buff *skb = bf->skb;
1211         struct ath5k_desc *ds;
1212
1213         if (!skb) {
1214                 skb = ath5k_rx_skb_alloc(sc, &bf->skbaddr);
1215                 if (!skb)
1216                         return -ENOMEM;
1217                 bf->skb = skb;
1218         }
1219
1220         /*
1221          * Setup descriptors.  For receive we always terminate
1222          * the descriptor list with a self-linked entry so we'll
1223          * not get overrun under high load (as can happen with a
1224          * 5212 when ANI processing enables PHY error frames).
1225          *
1226          * To insure the last descriptor is self-linked we create
1227          * each descriptor as self-linked and add it to the end.  As
1228          * each additional descriptor is added the previous self-linked
1229          * entry is ``fixed'' naturally.  This should be safe even
1230          * if DMA is happening.  When processing RX interrupts we
1231          * never remove/process the last, self-linked, entry on the
1232          * descriptor list.  This insures the hardware always has
1233          * someplace to write a new frame.
1234          */
1235         ds = bf->desc;
1236         ds->ds_link = bf->daddr;        /* link to self */
1237         ds->ds_data = bf->skbaddr;
1238         ah->ah_setup_rx_desc(ah, ds,
1239                 skb_tailroom(skb),      /* buffer size */
1240                 0);
1241
1242         if (sc->rxlink != NULL)
1243                 *sc->rxlink = bf->daddr;
1244         sc->rxlink = &ds->ds_link;
1245         return 0;
1246 }
1247
1248 static enum ath5k_pkt_type get_hw_packet_type(struct sk_buff *skb)
1249 {
1250         struct ieee80211_hdr *hdr;
1251         enum ath5k_pkt_type htype;
1252         __le16 fc;
1253
1254         hdr = (struct ieee80211_hdr *)skb->data;
1255         fc = hdr->frame_control;
1256
1257         if (ieee80211_is_beacon(fc))
1258                 htype = AR5K_PKT_TYPE_BEACON;
1259         else if (ieee80211_is_probe_resp(fc))
1260                 htype = AR5K_PKT_TYPE_PROBE_RESP;
1261         else if (ieee80211_is_atim(fc))
1262                 htype = AR5K_PKT_TYPE_ATIM;
1263         else if (ieee80211_is_pspoll(fc))
1264                 htype = AR5K_PKT_TYPE_PSPOLL;
1265         else
1266                 htype = AR5K_PKT_TYPE_NORMAL;
1267
1268         return htype;
1269 }
1270
1271 static int
1272 ath5k_txbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf,
1273                   struct ath5k_txq *txq, int padsize)
1274 {
1275         struct ath5k_hw *ah = sc->ah;
1276         struct ath5k_desc *ds = bf->desc;
1277         struct sk_buff *skb = bf->skb;
1278         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1279         unsigned int pktlen, flags, keyidx = AR5K_TXKEYIX_INVALID;
1280         struct ieee80211_rate *rate;
1281         unsigned int mrr_rate[3], mrr_tries[3];
1282         int i, ret;
1283         u16 hw_rate;
1284         u16 cts_rate = 0;
1285         u16 duration = 0;
1286         u8 rc_flags;
1287
1288         flags = AR5K_TXDESC_INTREQ | AR5K_TXDESC_CLRDMASK;
1289
1290         /* XXX endianness */
1291         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
1292                         PCI_DMA_TODEVICE);
1293
1294         rate = ieee80211_get_tx_rate(sc->hw, info);
1295
1296         if (info->flags & IEEE80211_TX_CTL_NO_ACK)
1297                 flags |= AR5K_TXDESC_NOACK;
1298
1299         rc_flags = info->control.rates[0].flags;
1300         hw_rate = (rc_flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE) ?
1301                 rate->hw_value_short : rate->hw_value;
1302
1303         pktlen = skb->len;
1304
1305         /* FIXME: If we are in g mode and rate is a CCK rate
1306          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
1307          * from tx power (value is in dB units already) */
1308         if (info->control.hw_key) {
1309                 keyidx = info->control.hw_key->hw_key_idx;
1310                 pktlen += info->control.hw_key->icv_len;
1311         }
1312         if (rc_flags & IEEE80211_TX_RC_USE_RTS_CTS) {
1313                 flags |= AR5K_TXDESC_RTSENA;
1314                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
1315                 duration = le16_to_cpu(ieee80211_rts_duration(sc->hw,
1316                         sc->vif, pktlen, info));
1317         }
1318         if (rc_flags & IEEE80211_TX_RC_USE_CTS_PROTECT) {
1319                 flags |= AR5K_TXDESC_CTSENA;
1320                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
1321                 duration = le16_to_cpu(ieee80211_ctstoself_duration(sc->hw,
1322                         sc->vif, pktlen, info));
1323         }
1324         ret = ah->ah_setup_tx_desc(ah, ds, pktlen,
1325                 ieee80211_get_hdrlen_from_skb(skb), padsize,
1326                 get_hw_packet_type(skb),
1327                 (sc->power_level * 2),
1328                 hw_rate,
1329                 info->control.rates[0].count, keyidx, ah->ah_tx_ant, flags,
1330                 cts_rate, duration);
1331         if (ret)
1332                 goto err_unmap;
1333
1334         memset(mrr_rate, 0, sizeof(mrr_rate));
1335         memset(mrr_tries, 0, sizeof(mrr_tries));
1336         for (i = 0; i < 3; i++) {
1337                 rate = ieee80211_get_alt_retry_rate(sc->hw, info, i);
1338                 if (!rate)
1339                         break;
1340
1341                 mrr_rate[i] = rate->hw_value;
1342                 mrr_tries[i] = info->control.rates[i + 1].count;
1343         }
1344
1345         ah->ah_setup_mrr_tx_desc(ah, ds,
1346                 mrr_rate[0], mrr_tries[0],
1347                 mrr_rate[1], mrr_tries[1],
1348                 mrr_rate[2], mrr_tries[2]);
1349
1350         ds->ds_link = 0;
1351         ds->ds_data = bf->skbaddr;
1352
1353         spin_lock_bh(&txq->lock);
1354         list_add_tail(&bf->list, &txq->q);
1355         if (txq->link == NULL) /* is this first packet? */
1356                 ath5k_hw_set_txdp(ah, txq->qnum, bf->daddr);
1357         else /* no, so only link it */
1358                 *txq->link = bf->daddr;
1359
1360         txq->link = &ds->ds_link;
1361         ath5k_hw_start_tx_dma(ah, txq->qnum);
1362         mmiowb();
1363         spin_unlock_bh(&txq->lock);
1364
1365         return 0;
1366 err_unmap:
1367         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
1368         return ret;
1369 }
1370
1371 /*******************\
1372 * Descriptors setup *
1373 \*******************/
1374
1375 static int
1376 ath5k_desc_alloc(struct ath5k_softc *sc, struct pci_dev *pdev)
1377 {
1378         struct ath5k_desc *ds;
1379         struct ath5k_buf *bf;
1380         dma_addr_t da;
1381         unsigned int i;
1382         int ret;
1383
1384         /* allocate descriptors */
1385         sc->desc_len = sizeof(struct ath5k_desc) *
1386                         (ATH_TXBUF + ATH_RXBUF + ATH_BCBUF + 1);
1387         sc->desc = pci_alloc_consistent(pdev, sc->desc_len, &sc->desc_daddr);
1388         if (sc->desc == NULL) {
1389                 ATH5K_ERR(sc, "can't allocate descriptors\n");
1390                 ret = -ENOMEM;
1391                 goto err;
1392         }
1393         ds = sc->desc;
1394         da = sc->desc_daddr;
1395         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "DMA map: %p (%zu) -> %llx\n",
1396                 ds, sc->desc_len, (unsigned long long)sc->desc_daddr);
1397
1398         bf = kcalloc(1 + ATH_TXBUF + ATH_RXBUF + ATH_BCBUF,
1399                         sizeof(struct ath5k_buf), GFP_KERNEL);
1400         if (bf == NULL) {
1401                 ATH5K_ERR(sc, "can't allocate bufptr\n");
1402                 ret = -ENOMEM;
1403                 goto err_free;
1404         }
1405         sc->bufptr = bf;
1406
1407         INIT_LIST_HEAD(&sc->rxbuf);
1408         for (i = 0; i < ATH_RXBUF; i++, bf++, ds++, da += sizeof(*ds)) {
1409                 bf->desc = ds;
1410                 bf->daddr = da;
1411                 list_add_tail(&bf->list, &sc->rxbuf);
1412         }
1413
1414         INIT_LIST_HEAD(&sc->txbuf);
1415         sc->txbuf_len = ATH_TXBUF;
1416         for (i = 0; i < ATH_TXBUF; i++, bf++, ds++,
1417                         da += sizeof(*ds)) {
1418                 bf->desc = ds;
1419                 bf->daddr = da;
1420                 list_add_tail(&bf->list, &sc->txbuf);
1421         }
1422
1423         /* beacon buffer */
1424         bf->desc = ds;
1425         bf->daddr = da;
1426         sc->bbuf = bf;
1427
1428         return 0;
1429 err_free:
1430         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1431 err:
1432         sc->desc = NULL;
1433         return ret;
1434 }
1435
1436 static void
1437 ath5k_desc_free(struct ath5k_softc *sc, struct pci_dev *pdev)
1438 {
1439         struct ath5k_buf *bf;
1440
1441         ath5k_txbuf_free(sc, sc->bbuf);
1442         list_for_each_entry(bf, &sc->txbuf, list)
1443                 ath5k_txbuf_free(sc, bf);
1444         list_for_each_entry(bf, &sc->rxbuf, list)
1445                 ath5k_rxbuf_free(sc, bf);
1446
1447         /* Free memory associated with all descriptors */
1448         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1449
1450         kfree(sc->bufptr);
1451         sc->bufptr = NULL;
1452 }
1453
1454
1455
1456
1457
1458 /**************\
1459 * Queues setup *
1460 \**************/
1461
1462 static struct ath5k_txq *
1463 ath5k_txq_setup(struct ath5k_softc *sc,
1464                 int qtype, int subtype)
1465 {
1466         struct ath5k_hw *ah = sc->ah;
1467         struct ath5k_txq *txq;
1468         struct ath5k_txq_info qi = {
1469                 .tqi_subtype = subtype,
1470                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1471                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1472                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT
1473         };
1474         int qnum;
1475
1476         /*
1477          * Enable interrupts only for EOL and DESC conditions.
1478          * We mark tx descriptors to receive a DESC interrupt
1479          * when a tx queue gets deep; otherwise waiting for the
1480          * EOL to reap descriptors.  Note that this is done to
1481          * reduce interrupt load and this only defers reaping
1482          * descriptors, never transmitting frames.  Aside from
1483          * reducing interrupts this also permits more concurrency.
1484          * The only potential downside is if the tx queue backs
1485          * up in which case the top half of the kernel may backup
1486          * due to a lack of tx descriptors.
1487          */
1488         qi.tqi_flags = AR5K_TXQ_FLAG_TXEOLINT_ENABLE |
1489                                 AR5K_TXQ_FLAG_TXDESCINT_ENABLE;
1490         qnum = ath5k_hw_setup_tx_queue(ah, qtype, &qi);
1491         if (qnum < 0) {
1492                 /*
1493                  * NB: don't print a message, this happens
1494                  * normally on parts with too few tx queues
1495                  */
1496                 return ERR_PTR(qnum);
1497         }
1498         if (qnum >= ARRAY_SIZE(sc->txqs)) {
1499                 ATH5K_ERR(sc, "hw qnum %u out of range, max %tu!\n",
1500                         qnum, ARRAY_SIZE(sc->txqs));
1501                 ath5k_hw_release_tx_queue(ah, qnum);
1502                 return ERR_PTR(-EINVAL);
1503         }
1504         txq = &sc->txqs[qnum];
1505         if (!txq->setup) {
1506                 txq->qnum = qnum;
1507                 txq->link = NULL;
1508                 INIT_LIST_HEAD(&txq->q);
1509                 spin_lock_init(&txq->lock);
1510                 txq->setup = true;
1511         }
1512         return &sc->txqs[qnum];
1513 }
1514
1515 static int
1516 ath5k_beaconq_setup(struct ath5k_hw *ah)
1517 {
1518         struct ath5k_txq_info qi = {
1519                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1520                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1521                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT,
1522                 /* NB: for dynamic turbo, don't enable any other interrupts */
1523                 .tqi_flags = AR5K_TXQ_FLAG_TXDESCINT_ENABLE
1524         };
1525
1526         return ath5k_hw_setup_tx_queue(ah, AR5K_TX_QUEUE_BEACON, &qi);
1527 }
1528
1529 static int
1530 ath5k_beaconq_config(struct ath5k_softc *sc)
1531 {
1532         struct ath5k_hw *ah = sc->ah;
1533         struct ath5k_txq_info qi;
1534         int ret;
1535
1536         ret = ath5k_hw_get_tx_queueprops(ah, sc->bhalq, &qi);
1537         if (ret)
1538                 goto err;
1539
1540         if (sc->opmode == NL80211_IFTYPE_AP ||
1541                 sc->opmode == NL80211_IFTYPE_MESH_POINT) {
1542                 /*
1543                  * Always burst out beacon and CAB traffic
1544                  * (aifs = cwmin = cwmax = 0)
1545                  */
1546                 qi.tqi_aifs = 0;
1547                 qi.tqi_cw_min = 0;
1548                 qi.tqi_cw_max = 0;
1549         } else if (sc->opmode == NL80211_IFTYPE_ADHOC) {
1550                 /*
1551                  * Adhoc mode; backoff between 0 and (2 * cw_min).
1552                  */
1553                 qi.tqi_aifs = 0;
1554                 qi.tqi_cw_min = 0;
1555                 qi.tqi_cw_max = 2 * ah->ah_cw_min;
1556         }
1557
1558         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1559                 "beacon queueprops tqi_aifs:%d tqi_cw_min:%d tqi_cw_max:%d\n",
1560                 qi.tqi_aifs, qi.tqi_cw_min, qi.tqi_cw_max);
1561
1562         ret = ath5k_hw_set_tx_queueprops(ah, sc->bhalq, &qi);
1563         if (ret) {
1564                 ATH5K_ERR(sc, "%s: unable to update parameters for beacon "
1565                         "hardware queue!\n", __func__);
1566                 goto err;
1567         }
1568         ret = ath5k_hw_reset_tx_queue(ah, sc->bhalq); /* push to h/w */
1569         if (ret)
1570                 goto err;
1571
1572         /* reconfigure cabq with ready time to 80% of beacon_interval */
1573         ret = ath5k_hw_get_tx_queueprops(ah, AR5K_TX_QUEUE_ID_CAB, &qi);
1574         if (ret)
1575                 goto err;
1576
1577         qi.tqi_ready_time = (sc->bintval * 80) / 100;
1578         ret = ath5k_hw_set_tx_queueprops(ah, AR5K_TX_QUEUE_ID_CAB, &qi);
1579         if (ret)
1580                 goto err;
1581
1582         ret = ath5k_hw_reset_tx_queue(ah, AR5K_TX_QUEUE_ID_CAB);
1583 err:
1584         return ret;
1585 }
1586
1587 static void
1588 ath5k_txq_drainq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1589 {
1590         struct ath5k_buf *bf, *bf0;
1591
1592         /*
1593          * NB: this assumes output has been stopped and
1594          *     we do not need to block ath5k_tx_tasklet
1595          */
1596         spin_lock_bh(&txq->lock);
1597         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1598                 ath5k_debug_printtxbuf(sc, bf);
1599
1600                 ath5k_txbuf_free(sc, bf);
1601
1602                 spin_lock_bh(&sc->txbuflock);
1603                 list_move_tail(&bf->list, &sc->txbuf);
1604                 sc->txbuf_len++;
1605                 spin_unlock_bh(&sc->txbuflock);
1606         }
1607         txq->link = NULL;
1608         spin_unlock_bh(&txq->lock);
1609 }
1610
1611 /*
1612  * Drain the transmit queues and reclaim resources.
1613  */
1614 static void
1615 ath5k_txq_cleanup(struct ath5k_softc *sc)
1616 {
1617         struct ath5k_hw *ah = sc->ah;
1618         unsigned int i;
1619
1620         /* XXX return value */
1621         if (likely(!test_bit(ATH_STAT_INVALID, sc->status))) {
1622                 /* don't touch the hardware if marked invalid */
1623                 ath5k_hw_stop_tx_dma(ah, sc->bhalq);
1624                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "beacon queue %x\n",
1625                         ath5k_hw_get_txdp(ah, sc->bhalq));
1626                 for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1627                         if (sc->txqs[i].setup) {
1628                                 ath5k_hw_stop_tx_dma(ah, sc->txqs[i].qnum);
1629                                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "txq [%u] %x, "
1630                                         "link %p\n",
1631                                         sc->txqs[i].qnum,
1632                                         ath5k_hw_get_txdp(ah,
1633                                                         sc->txqs[i].qnum),
1634                                         sc->txqs[i].link);
1635                         }
1636         }
1637         ieee80211_wake_queues(sc->hw); /* XXX move to callers */
1638
1639         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1640                 if (sc->txqs[i].setup)
1641                         ath5k_txq_drainq(sc, &sc->txqs[i]);
1642 }
1643
1644 static void
1645 ath5k_txq_release(struct ath5k_softc *sc)
1646 {
1647         struct ath5k_txq *txq = sc->txqs;
1648         unsigned int i;
1649
1650         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++, txq++)
1651                 if (txq->setup) {
1652                         ath5k_hw_release_tx_queue(sc->ah, txq->qnum);
1653                         txq->setup = false;
1654                 }
1655 }
1656
1657
1658
1659
1660 /*************\
1661 * RX Handling *
1662 \*************/
1663
1664 /*
1665  * Enable the receive h/w following a reset.
1666  */
1667 static int
1668 ath5k_rx_start(struct ath5k_softc *sc)
1669 {
1670         struct ath5k_hw *ah = sc->ah;
1671         struct ath_common *common = ath5k_hw_common(ah);
1672         struct ath5k_buf *bf;
1673         int ret;
1674
1675         common->rx_bufsize = roundup(IEEE80211_MAX_LEN, common->cachelsz);
1676
1677         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "cachelsz %u rx_bufsize %u\n",
1678                   common->cachelsz, common->rx_bufsize);
1679
1680         spin_lock_bh(&sc->rxbuflock);
1681         sc->rxlink = NULL;
1682         list_for_each_entry(bf, &sc->rxbuf, list) {
1683                 ret = ath5k_rxbuf_setup(sc, bf);
1684                 if (ret != 0) {
1685                         spin_unlock_bh(&sc->rxbuflock);
1686                         goto err;
1687                 }
1688         }
1689         bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1690         ath5k_hw_set_rxdp(ah, bf->daddr);
1691         spin_unlock_bh(&sc->rxbuflock);
1692
1693         ath5k_hw_start_rx_dma(ah);      /* enable recv descriptors */
1694         ath5k_mode_setup(sc);           /* set filters, etc. */
1695         ath5k_hw_start_rx_pcu(ah);      /* re-enable PCU/DMA engine */
1696
1697         return 0;
1698 err:
1699         return ret;
1700 }
1701
1702 /*
1703  * Disable the receive h/w in preparation for a reset.
1704  */
1705 static void
1706 ath5k_rx_stop(struct ath5k_softc *sc)
1707 {
1708         struct ath5k_hw *ah = sc->ah;
1709
1710         ath5k_hw_stop_rx_pcu(ah);       /* disable PCU */
1711         ath5k_hw_set_rx_filter(ah, 0);  /* clear recv filter */
1712         ath5k_hw_stop_rx_dma(ah);       /* disable DMA engine */
1713
1714         ath5k_debug_printrxbuffs(sc, ah);
1715
1716         sc->rxlink = NULL;              /* just in case */
1717 }
1718
1719 static unsigned int
1720 ath5k_rx_decrypted(struct ath5k_softc *sc, struct ath5k_desc *ds,
1721                 struct sk_buff *skb, struct ath5k_rx_status *rs)
1722 {
1723         struct ath5k_hw *ah = sc->ah;
1724         struct ath_common *common = ath5k_hw_common(ah);
1725         struct ieee80211_hdr *hdr = (void *)skb->data;
1726         unsigned int keyix, hlen;
1727
1728         if (!(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1729                         rs->rs_keyix != AR5K_RXKEYIX_INVALID)
1730                 return RX_FLAG_DECRYPTED;
1731
1732         /* Apparently when a default key is used to decrypt the packet
1733            the hw does not set the index used to decrypt.  In such cases
1734            get the index from the packet. */
1735         hlen = ieee80211_hdrlen(hdr->frame_control);
1736         if (ieee80211_has_protected(hdr->frame_control) &&
1737             !(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1738             skb->len >= hlen + 4) {
1739                 keyix = skb->data[hlen + 3] >> 6;
1740
1741                 if (test_bit(keyix, common->keymap))
1742                         return RX_FLAG_DECRYPTED;
1743         }
1744
1745         return 0;
1746 }
1747
1748
1749 static void
1750 ath5k_check_ibss_tsf(struct ath5k_softc *sc, struct sk_buff *skb,
1751                      struct ieee80211_rx_status *rxs)
1752 {
1753         struct ath_common *common = ath5k_hw_common(sc->ah);
1754         u64 tsf, bc_tstamp;
1755         u32 hw_tu;
1756         struct ieee80211_mgmt *mgmt = (struct ieee80211_mgmt *)skb->data;
1757
1758         if (ieee80211_is_beacon(mgmt->frame_control) &&
1759             le16_to_cpu(mgmt->u.beacon.capab_info) & WLAN_CAPABILITY_IBSS &&
1760             memcmp(mgmt->bssid, common->curbssid, ETH_ALEN) == 0) {
1761                 /*
1762                  * Received an IBSS beacon with the same BSSID. Hardware *must*
1763                  * have updated the local TSF. We have to work around various
1764                  * hardware bugs, though...
1765                  */
1766                 tsf = ath5k_hw_get_tsf64(sc->ah);
1767                 bc_tstamp = le64_to_cpu(mgmt->u.beacon.timestamp);
1768                 hw_tu = TSF_TO_TU(tsf);
1769
1770                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1771                         "beacon %llx mactime %llx (diff %lld) tsf now %llx\n",
1772                         (unsigned long long)bc_tstamp,
1773                         (unsigned long long)rxs->mactime,
1774                         (unsigned long long)(rxs->mactime - bc_tstamp),
1775                         (unsigned long long)tsf);
1776
1777                 /*
1778                  * Sometimes the HW will give us a wrong tstamp in the rx
1779                  * status, causing the timestamp extension to go wrong.
1780                  * (This seems to happen especially with beacon frames bigger
1781                  * than 78 byte (incl. FCS))
1782                  * But we know that the receive timestamp must be later than the
1783                  * timestamp of the beacon since HW must have synced to that.
1784                  *
1785                  * NOTE: here we assume mactime to be after the frame was
1786                  * received, not like mac80211 which defines it at the start.
1787                  */
1788                 if (bc_tstamp > rxs->mactime) {
1789                         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1790                                 "fixing mactime from %llx to %llx\n",
1791                                 (unsigned long long)rxs->mactime,
1792                                 (unsigned long long)tsf);
1793                         rxs->mactime = tsf;
1794                 }
1795
1796                 /*
1797                  * Local TSF might have moved higher than our beacon timers,
1798                  * in that case we have to update them to continue sending
1799                  * beacons. This also takes care of synchronizing beacon sending
1800                  * times with other stations.
1801                  */
1802                 if (hw_tu >= sc->nexttbtt)
1803                         ath5k_beacon_update_timers(sc, bc_tstamp);
1804         }
1805 }
1806
1807 /*
1808  * Compute padding position. skb must contains an IEEE 802.11 frame
1809  */
1810 static int ath5k_common_padpos(struct sk_buff *skb)
1811 {
1812         struct ieee80211_hdr * hdr = (struct ieee80211_hdr *)skb->data;
1813         __le16 frame_control = hdr->frame_control;
1814         int padpos = 24;
1815
1816         if (ieee80211_has_a4(frame_control)) {
1817                 padpos += ETH_ALEN;
1818         }
1819         if (ieee80211_is_data_qos(frame_control)) {
1820                 padpos += IEEE80211_QOS_CTL_LEN;
1821         }
1822
1823         return padpos;
1824 }
1825
1826 /*
1827  * This function expects a 802.11 frame and returns the number of
1828  * bytes added, or -1 if we don't have enought header room.
1829  */
1830
1831 static int ath5k_add_padding(struct sk_buff *skb)
1832 {
1833         int padpos = ath5k_common_padpos(skb);
1834         int padsize = padpos & 3;
1835
1836         if (padsize && skb->len>padpos) {
1837
1838                 if (skb_headroom(skb) < padsize)
1839                         return -1;
1840
1841                 skb_push(skb, padsize);
1842                 memmove(skb->data, skb->data+padsize, padpos);
1843                 return padsize;
1844         }
1845
1846         return 0;
1847 }
1848
1849 /*
1850  * This function expects a 802.11 frame and returns the number of
1851  * bytes removed
1852  */
1853
1854 static int ath5k_remove_padding(struct sk_buff *skb)
1855 {
1856         int padpos = ath5k_common_padpos(skb);
1857         int padsize = padpos & 3;
1858
1859         if (padsize && skb->len>=padpos+padsize) {
1860                 memmove(skb->data + padsize, skb->data, padpos);
1861                 skb_pull(skb, padsize);
1862                 return padsize;
1863         }
1864
1865         return 0;
1866 }
1867
1868 static void
1869 ath5k_tasklet_rx(unsigned long data)
1870 {
1871         struct ieee80211_rx_status *rxs;
1872         struct ath5k_rx_status rs = {};
1873         struct sk_buff *skb, *next_skb;
1874         dma_addr_t next_skb_addr;
1875         struct ath5k_softc *sc = (void *)data;
1876         struct ath5k_hw *ah = sc->ah;
1877         struct ath_common *common = ath5k_hw_common(ah);
1878         struct ath5k_buf *bf;
1879         struct ath5k_desc *ds;
1880         int ret;
1881         int rx_flag;
1882
1883         spin_lock(&sc->rxbuflock);
1884         if (list_empty(&sc->rxbuf)) {
1885                 ATH5K_WARN(sc, "empty rx buf pool\n");
1886                 goto unlock;
1887         }
1888         do {
1889                 rx_flag = 0;
1890
1891                 bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1892                 BUG_ON(bf->skb == NULL);
1893                 skb = bf->skb;
1894                 ds = bf->desc;
1895
1896                 /* bail if HW is still using self-linked descriptor */
1897                 if (ath5k_hw_get_rxdp(sc->ah) == bf->daddr)
1898                         break;
1899
1900                 ret = sc->ah->ah_proc_rx_desc(sc->ah, ds, &rs);
1901                 if (unlikely(ret == -EINPROGRESS))
1902                         break;
1903                 else if (unlikely(ret)) {
1904                         ATH5K_ERR(sc, "error in processing rx descriptor\n");
1905                         sc->stats.rxerr_proc++;
1906                         spin_unlock(&sc->rxbuflock);
1907                         return;
1908                 }
1909
1910                 sc->stats.rx_all_count++;
1911
1912                 if (unlikely(rs.rs_more)) {
1913                         ATH5K_WARN(sc, "unsupported jumbo\n");
1914                         sc->stats.rxerr_jumbo++;
1915                         goto next;
1916                 }
1917
1918                 if (unlikely(rs.rs_status)) {
1919                         if (rs.rs_status & AR5K_RXERR_CRC)
1920                                 sc->stats.rxerr_crc++;
1921                         if (rs.rs_status & AR5K_RXERR_FIFO)
1922                                 sc->stats.rxerr_fifo++;
1923                         if (rs.rs_status & AR5K_RXERR_PHY) {
1924                                 sc->stats.rxerr_phy++;
1925                                 goto next;
1926                         }
1927                         if (rs.rs_status & AR5K_RXERR_DECRYPT) {
1928                                 /*
1929                                  * Decrypt error.  If the error occurred
1930                                  * because there was no hardware key, then
1931                                  * let the frame through so the upper layers
1932                                  * can process it.  This is necessary for 5210
1933                                  * parts which have no way to setup a ``clear''
1934                                  * key cache entry.
1935                                  *
1936                                  * XXX do key cache faulting
1937                                  */
1938                                 sc->stats.rxerr_decrypt++;
1939                                 if (rs.rs_keyix == AR5K_RXKEYIX_INVALID &&
1940                                     !(rs.rs_status & AR5K_RXERR_CRC))
1941                                         goto accept;
1942                         }
1943                         if (rs.rs_status & AR5K_RXERR_MIC) {
1944                                 rx_flag |= RX_FLAG_MMIC_ERROR;
1945                                 sc->stats.rxerr_mic++;
1946                                 goto accept;
1947                         }
1948
1949                         /* let crypto-error packets fall through in MNTR */
1950                         if ((rs.rs_status &
1951                                 ~(AR5K_RXERR_DECRYPT|AR5K_RXERR_MIC)) ||
1952                                         sc->opmode != NL80211_IFTYPE_MONITOR)
1953                                 goto next;
1954                 }
1955 accept:
1956                 next_skb = ath5k_rx_skb_alloc(sc, &next_skb_addr);
1957
1958                 /*
1959                  * If we can't replace bf->skb with a new skb under memory
1960                  * pressure, just skip this packet
1961                  */
1962                 if (!next_skb)
1963                         goto next;
1964
1965                 pci_unmap_single(sc->pdev, bf->skbaddr, common->rx_bufsize,
1966                                 PCI_DMA_FROMDEVICE);
1967                 skb_put(skb, rs.rs_datalen);
1968
1969                 /* The MAC header is padded to have 32-bit boundary if the
1970                  * packet payload is non-zero. The general calculation for
1971                  * padsize would take into account odd header lengths:
1972                  * padsize = (4 - hdrlen % 4) % 4; However, since only
1973                  * even-length headers are used, padding can only be 0 or 2
1974                  * bytes and we can optimize this a bit. In addition, we must
1975                  * not try to remove padding from short control frames that do
1976                  * not have payload. */
1977                 ath5k_remove_padding(skb);
1978
1979                 rxs = IEEE80211_SKB_RXCB(skb);
1980
1981                 /*
1982                  * always extend the mac timestamp, since this information is
1983                  * also needed for proper IBSS merging.
1984                  *
1985                  * XXX: it might be too late to do it here, since rs_tstamp is
1986                  * 15bit only. that means TSF extension has to be done within
1987                  * 32768usec (about 32ms). it might be necessary to move this to
1988                  * the interrupt handler, like it is done in madwifi.
1989                  *
1990                  * Unfortunately we don't know when the hardware takes the rx
1991                  * timestamp (beginning of phy frame, data frame, end of rx?).
1992                  * The only thing we know is that it is hardware specific...
1993                  * On AR5213 it seems the rx timestamp is at the end of the
1994                  * frame, but i'm not sure.
1995                  *
1996                  * NOTE: mac80211 defines mactime at the beginning of the first
1997                  * data symbol. Since we don't have any time references it's
1998                  * impossible to comply to that. This affects IBSS merge only
1999                  * right now, so it's not too bad...
2000                  */
2001                 rxs->mactime = ath5k_extend_tsf(sc->ah, rs.rs_tstamp);
2002                 rxs->flag = rx_flag | RX_FLAG_TSFT;
2003
2004                 rxs->freq = sc->curchan->center_freq;
2005                 rxs->band = sc->curband->band;
2006
2007                 rxs->noise = sc->ah->ah_noise_floor;
2008                 rxs->signal = rxs->noise + rs.rs_rssi;
2009
2010                 rxs->antenna = rs.rs_antenna;
2011
2012                 if (rs.rs_antenna > 0 && rs.rs_antenna < 5)
2013                         sc->stats.antenna_rx[rs.rs_antenna]++;
2014                 else
2015                         sc->stats.antenna_rx[0]++; /* invalid */
2016
2017                 rxs->rate_idx = ath5k_hw_to_driver_rix(sc, rs.rs_rate);
2018                 rxs->flag |= ath5k_rx_decrypted(sc, ds, skb, &rs);
2019
2020                 if (rxs->rate_idx >= 0 && rs.rs_rate ==
2021                     sc->curband->bitrates[rxs->rate_idx].hw_value_short)
2022                         rxs->flag |= RX_FLAG_SHORTPRE;
2023
2024                 ath5k_debug_dump_skb(sc, skb, "RX  ", 0);
2025
2026                 /* check beacons in IBSS mode */
2027                 if (sc->opmode == NL80211_IFTYPE_ADHOC)
2028                         ath5k_check_ibss_tsf(sc, skb, rxs);
2029
2030                 ieee80211_rx(sc->hw, skb);
2031
2032                 bf->skb = next_skb;
2033                 bf->skbaddr = next_skb_addr;
2034 next:
2035                 list_move_tail(&bf->list, &sc->rxbuf);
2036         } while (ath5k_rxbuf_setup(sc, bf) == 0);
2037 unlock:
2038         spin_unlock(&sc->rxbuflock);
2039 }
2040
2041
2042
2043
2044 /*************\
2045 * TX Handling *
2046 \*************/
2047
2048 static void
2049 ath5k_tx_processq(struct ath5k_softc *sc, struct ath5k_txq *txq)
2050 {
2051         struct ath5k_tx_status ts = {};
2052         struct ath5k_buf *bf, *bf0;
2053         struct ath5k_desc *ds;
2054         struct sk_buff *skb;
2055         struct ieee80211_tx_info *info;
2056         int i, ret;
2057
2058         spin_lock(&txq->lock);
2059         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
2060                 ds = bf->desc;
2061
2062                 ret = sc->ah->ah_proc_tx_desc(sc->ah, ds, &ts);
2063                 if (unlikely(ret == -EINPROGRESS))
2064                         break;
2065                 else if (unlikely(ret)) {
2066                         ATH5K_ERR(sc, "error %d while processing queue %u\n",
2067                                 ret, txq->qnum);
2068                         break;
2069                 }
2070
2071                 sc->stats.tx_all_count++;
2072                 skb = bf->skb;
2073                 info = IEEE80211_SKB_CB(skb);
2074                 bf->skb = NULL;
2075
2076                 pci_unmap_single(sc->pdev, bf->skbaddr, skb->len,
2077                                 PCI_DMA_TODEVICE);
2078
2079                 ieee80211_tx_info_clear_status(info);
2080                 for (i = 0; i < 4; i++) {
2081                         struct ieee80211_tx_rate *r =
2082                                 &info->status.rates[i];
2083
2084                         if (ts.ts_rate[i]) {
2085                                 r->idx = ath5k_hw_to_driver_rix(sc, ts.ts_rate[i]);
2086                                 r->count = ts.ts_retry[i];
2087                         } else {
2088                                 r->idx = -1;
2089                                 r->count = 0;
2090                         }
2091                 }
2092
2093                 /* count the successful attempt as well */
2094                 info->status.rates[ts.ts_final_idx].count++;
2095
2096                 if (unlikely(ts.ts_status)) {
2097                         sc->ll_stats.dot11ACKFailureCount++;
2098                         if (ts.ts_status & AR5K_TXERR_FILT) {
2099                                 info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
2100                                 sc->stats.txerr_filt++;
2101                         }
2102                         if (ts.ts_status & AR5K_TXERR_XRETRY)
2103                                 sc->stats.txerr_retry++;
2104                         if (ts.ts_status & AR5K_TXERR_FIFO)
2105                                 sc->stats.txerr_fifo++;
2106                 } else {
2107                         info->flags |= IEEE80211_TX_STAT_ACK;
2108                         info->status.ack_signal = ts.ts_rssi;
2109                 }
2110
2111                 /*
2112                  * Remove MAC header padding before giving the frame
2113                  * back to mac80211.
2114                  */
2115                 ath5k_remove_padding(skb);
2116
2117                 if (ts.ts_antenna > 0 && ts.ts_antenna < 5)
2118                         sc->stats.antenna_tx[ts.ts_antenna]++;
2119                 else
2120                         sc->stats.antenna_tx[0]++; /* invalid */
2121
2122                 ieee80211_tx_status(sc->hw, skb);
2123
2124                 spin_lock(&sc->txbuflock);
2125                 list_move_tail(&bf->list, &sc->txbuf);
2126                 sc->txbuf_len++;
2127                 spin_unlock(&sc->txbuflock);
2128         }
2129         if (likely(list_empty(&txq->q)))
2130                 txq->link = NULL;
2131         spin_unlock(&txq->lock);
2132         if (sc->txbuf_len > ATH_TXBUF / 5)
2133                 ieee80211_wake_queues(sc->hw);
2134 }
2135
2136 static void
2137 ath5k_tasklet_tx(unsigned long data)
2138 {
2139         int i;
2140         struct ath5k_softc *sc = (void *)data;
2141
2142         for (i=0; i < AR5K_NUM_TX_QUEUES; i++)
2143                 if (sc->txqs[i].setup && (sc->ah->ah_txq_isr & BIT(i)))
2144                         ath5k_tx_processq(sc, &sc->txqs[i]);
2145 }
2146
2147
2148 /*****************\
2149 * Beacon handling *
2150 \*****************/
2151
2152 /*
2153  * Setup the beacon frame for transmit.
2154  */
2155 static int
2156 ath5k_beacon_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
2157 {
2158         struct sk_buff *skb = bf->skb;
2159         struct  ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
2160         struct ath5k_hw *ah = sc->ah;
2161         struct ath5k_desc *ds;
2162         int ret = 0;
2163         u8 antenna;
2164         u32 flags;
2165         const int padsize = 0;
2166
2167         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
2168                         PCI_DMA_TODEVICE);
2169         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "skb %p [data %p len %u] "
2170                         "skbaddr %llx\n", skb, skb->data, skb->len,
2171                         (unsigned long long)bf->skbaddr);
2172         if (pci_dma_mapping_error(sc->pdev, bf->skbaddr)) {
2173                 ATH5K_ERR(sc, "beacon DMA mapping failed\n");
2174                 return -EIO;
2175         }
2176
2177         ds = bf->desc;
2178         antenna = ah->ah_tx_ant;
2179
2180         flags = AR5K_TXDESC_NOACK;
2181         if (sc->opmode == NL80211_IFTYPE_ADHOC && ath5k_hw_hasveol(ah)) {
2182                 ds->ds_link = bf->daddr;        /* self-linked */
2183                 flags |= AR5K_TXDESC_VEOL;
2184         } else
2185                 ds->ds_link = 0;
2186
2187         /*
2188          * If we use multiple antennas on AP and use
2189          * the Sectored AP scenario, switch antenna every
2190          * 4 beacons to make sure everybody hears our AP.
2191          * When a client tries to associate, hw will keep
2192          * track of the tx antenna to be used for this client
2193          * automaticaly, based on ACKed packets.
2194          *
2195          * Note: AP still listens and transmits RTS on the
2196          * default antenna which is supposed to be an omni.
2197          *
2198          * Note2: On sectored scenarios it's possible to have
2199          * multiple antennas (1omni -the default- and 14 sectors)
2200          * so if we choose to actually support this mode we need
2201          * to allow user to set how many antennas we have and tweak
2202          * the code below to send beacons on all of them.
2203          */
2204         if (ah->ah_ant_mode == AR5K_ANTMODE_SECTOR_AP)
2205                 antenna = sc->bsent & 4 ? 2 : 1;
2206
2207
2208         /* FIXME: If we are in g mode and rate is a CCK rate
2209          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
2210          * from tx power (value is in dB units already) */
2211         ds->ds_data = bf->skbaddr;
2212         ret = ah->ah_setup_tx_desc(ah, ds, skb->len,
2213                         ieee80211_get_hdrlen_from_skb(skb), padsize,
2214                         AR5K_PKT_TYPE_BEACON, (sc->power_level * 2),
2215                         ieee80211_get_tx_rate(sc->hw, info)->hw_value,
2216                         1, AR5K_TXKEYIX_INVALID,
2217                         antenna, flags, 0, 0);
2218         if (ret)
2219                 goto err_unmap;
2220
2221         return 0;
2222 err_unmap:
2223         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
2224         return ret;
2225 }
2226
2227 /*
2228  * Transmit a beacon frame at SWBA.  Dynamic updates to the
2229  * frame contents are done as needed and the slot time is
2230  * also adjusted based on current state.
2231  *
2232  * This is called from software irq context (beacontq or restq
2233  * tasklets) or user context from ath5k_beacon_config.
2234  */
2235 static void
2236 ath5k_beacon_send(struct ath5k_softc *sc)
2237 {
2238         struct ath5k_buf *bf = sc->bbuf;
2239         struct ath5k_hw *ah = sc->ah;
2240         struct sk_buff *skb;
2241
2242         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "in beacon_send\n");
2243
2244         if (unlikely(bf->skb == NULL || sc->opmode == NL80211_IFTYPE_STATION ||
2245                         sc->opmode == NL80211_IFTYPE_MONITOR)) {
2246                 ATH5K_WARN(sc, "bf=%p bf_skb=%p\n", bf, bf ? bf->skb : NULL);
2247                 return;
2248         }
2249         /*
2250          * Check if the previous beacon has gone out.  If
2251          * not don't don't try to post another, skip this
2252          * period and wait for the next.  Missed beacons
2253          * indicate a problem and should not occur.  If we
2254          * miss too many consecutive beacons reset the device.
2255          */
2256         if (unlikely(ath5k_hw_num_tx_pending(ah, sc->bhalq) != 0)) {
2257                 sc->bmisscount++;
2258                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2259                         "missed %u consecutive beacons\n", sc->bmisscount);
2260                 if (sc->bmisscount > 10) {      /* NB: 10 is a guess */
2261                         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2262                                 "stuck beacon time (%u missed)\n",
2263                                 sc->bmisscount);
2264                         tasklet_schedule(&sc->restq);
2265                 }
2266                 return;
2267         }
2268         if (unlikely(sc->bmisscount != 0)) {
2269                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2270                         "resume beacon xmit after %u misses\n",
2271                         sc->bmisscount);
2272                 sc->bmisscount = 0;
2273         }
2274
2275         /*
2276          * Stop any current dma and put the new frame on the queue.
2277          * This should never fail since we check above that no frames
2278          * are still pending on the queue.
2279          */
2280         if (unlikely(ath5k_hw_stop_tx_dma(ah, sc->bhalq))) {
2281                 ATH5K_WARN(sc, "beacon queue %u didn't start/stop ?\n", sc->bhalq);
2282                 /* NB: hw still stops DMA, so proceed */
2283         }
2284
2285         /* refresh the beacon for AP mode */
2286         if (sc->opmode == NL80211_IFTYPE_AP)
2287                 ath5k_beacon_update(sc->hw, sc->vif);
2288
2289         ath5k_hw_set_txdp(ah, sc->bhalq, bf->daddr);
2290         ath5k_hw_start_tx_dma(ah, sc->bhalq);
2291         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "TXDP[%u] = %llx (%p)\n",
2292                 sc->bhalq, (unsigned long long)bf->daddr, bf->desc);
2293
2294         skb = ieee80211_get_buffered_bc(sc->hw, sc->vif);
2295         while (skb) {
2296                 ath5k_tx_queue(sc->hw, skb, sc->cabq);
2297                 skb = ieee80211_get_buffered_bc(sc->hw, sc->vif);
2298         }
2299
2300         sc->bsent++;
2301 }
2302
2303
2304 /**
2305  * ath5k_beacon_update_timers - update beacon timers
2306  *
2307  * @sc: struct ath5k_softc pointer we are operating on
2308  * @bc_tsf: the timestamp of the beacon. 0 to reset the TSF. -1 to perform a
2309  *          beacon timer update based on the current HW TSF.
2310  *
2311  * Calculate the next target beacon transmit time (TBTT) based on the timestamp
2312  * of a received beacon or the current local hardware TSF and write it to the
2313  * beacon timer registers.
2314  *
2315  * This is called in a variety of situations, e.g. when a beacon is received,
2316  * when a TSF update has been detected, but also when an new IBSS is created or
2317  * when we otherwise know we have to update the timers, but we keep it in this
2318  * function to have it all together in one place.
2319  */
2320 static void
2321 ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf)
2322 {
2323         struct ath5k_hw *ah = sc->ah;
2324         u32 nexttbtt, intval, hw_tu, bc_tu;
2325         u64 hw_tsf;
2326
2327         intval = sc->bintval & AR5K_BEACON_PERIOD;
2328         if (WARN_ON(!intval))
2329                 return;
2330
2331         /* beacon TSF converted to TU */
2332         bc_tu = TSF_TO_TU(bc_tsf);
2333
2334         /* current TSF converted to TU */
2335         hw_tsf = ath5k_hw_get_tsf64(ah);
2336         hw_tu = TSF_TO_TU(hw_tsf);
2337
2338 #define FUDGE 3
2339         /* we use FUDGE to make sure the next TBTT is ahead of the current TU */
2340         if (bc_tsf == -1) {
2341                 /*
2342                  * no beacons received, called internally.
2343                  * just need to refresh timers based on HW TSF.
2344                  */
2345                 nexttbtt = roundup(hw_tu + FUDGE, intval);
2346         } else if (bc_tsf == 0) {
2347                 /*
2348                  * no beacon received, probably called by ath5k_reset_tsf().
2349                  * reset TSF to start with 0.
2350                  */
2351                 nexttbtt = intval;
2352                 intval |= AR5K_BEACON_RESET_TSF;
2353         } else if (bc_tsf > hw_tsf) {
2354                 /*
2355                  * beacon received, SW merge happend but HW TSF not yet updated.
2356                  * not possible to reconfigure timers yet, but next time we
2357                  * receive a beacon with the same BSSID, the hardware will
2358                  * automatically update the TSF and then we need to reconfigure
2359                  * the timers.
2360                  */
2361                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2362                         "need to wait for HW TSF sync\n");
2363                 return;
2364         } else {
2365                 /*
2366                  * most important case for beacon synchronization between STA.
2367                  *
2368                  * beacon received and HW TSF has been already updated by HW.
2369                  * update next TBTT based on the TSF of the beacon, but make
2370                  * sure it is ahead of our local TSF timer.
2371                  */
2372                 nexttbtt = bc_tu + roundup(hw_tu + FUDGE - bc_tu, intval);
2373         }
2374 #undef FUDGE
2375
2376         sc->nexttbtt = nexttbtt;
2377
2378         intval |= AR5K_BEACON_ENA;
2379         ath5k_hw_init_beacon(ah, nexttbtt, intval);
2380
2381         /*
2382          * debugging output last in order to preserve the time critical aspect
2383          * of this function
2384          */
2385         if (bc_tsf == -1)
2386                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2387                         "reconfigured timers based on HW TSF\n");
2388         else if (bc_tsf == 0)
2389                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2390                         "reset HW TSF and timers\n");
2391         else
2392                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2393                         "updated timers based on beacon TSF\n");
2394
2395         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2396                           "bc_tsf %llx hw_tsf %llx bc_tu %u hw_tu %u nexttbtt %u\n",
2397                           (unsigned long long) bc_tsf,
2398                           (unsigned long long) hw_tsf, bc_tu, hw_tu, nexttbtt);
2399         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "intval %u %s %s\n",
2400                 intval & AR5K_BEACON_PERIOD,
2401                 intval & AR5K_BEACON_ENA ? "AR5K_BEACON_ENA" : "",
2402                 intval & AR5K_BEACON_RESET_TSF ? "AR5K_BEACON_RESET_TSF" : "");
2403 }
2404
2405
2406 /**
2407  * ath5k_beacon_config - Configure the beacon queues and interrupts
2408  *
2409  * @sc: struct ath5k_softc pointer we are operating on
2410  *
2411  * In IBSS mode we use a self-linked tx descriptor if possible. We enable SWBA
2412  * interrupts to detect TSF updates only.
2413  */
2414 static void
2415 ath5k_beacon_config(struct ath5k_softc *sc)
2416 {
2417         struct ath5k_hw *ah = sc->ah;
2418         unsigned long flags;
2419
2420         spin_lock_irqsave(&sc->block, flags);
2421         sc->bmisscount = 0;
2422         sc->imask &= ~(AR5K_INT_BMISS | AR5K_INT_SWBA);
2423
2424         if (sc->enable_beacon) {
2425                 /*
2426                  * In IBSS mode we use a self-linked tx descriptor and let the
2427                  * hardware send the beacons automatically. We have to load it
2428                  * only once here.
2429                  * We use the SWBA interrupt only to keep track of the beacon
2430                  * timers in order to detect automatic TSF updates.
2431                  */
2432                 ath5k_beaconq_config(sc);
2433
2434                 sc->imask |= AR5K_INT_SWBA;
2435
2436                 if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2437                         if (ath5k_hw_hasveol(ah))
2438                                 ath5k_beacon_send(sc);
2439                 } else
2440                         ath5k_beacon_update_timers(sc, -1);
2441         } else {
2442                 ath5k_hw_stop_tx_dma(sc->ah, sc->bhalq);
2443         }
2444
2445         ath5k_hw_set_imr(ah, sc->imask);
2446         mmiowb();
2447         spin_unlock_irqrestore(&sc->block, flags);
2448 }
2449
2450 static void ath5k_tasklet_beacon(unsigned long data)
2451 {
2452         struct ath5k_softc *sc = (struct ath5k_softc *) data;
2453
2454         /*
2455          * Software beacon alert--time to send a beacon.
2456          *
2457          * In IBSS mode we use this interrupt just to
2458          * keep track of the next TBTT (target beacon
2459          * transmission time) in order to detect wether
2460          * automatic TSF updates happened.
2461          */
2462         if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2463                 /* XXX: only if VEOL suppported */
2464                 u64 tsf = ath5k_hw_get_tsf64(sc->ah);
2465                 sc->nexttbtt += sc->bintval;
2466                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2467                                 "SWBA nexttbtt: %x hw_tu: %x "
2468                                 "TSF: %llx\n",
2469                                 sc->nexttbtt,
2470                                 TSF_TO_TU(tsf),
2471                                 (unsigned long long) tsf);
2472         } else {
2473                 spin_lock(&sc->block);
2474                 ath5k_beacon_send(sc);
2475                 spin_unlock(&sc->block);
2476         }
2477 }
2478
2479
2480 /********************\
2481 * Interrupt handling *
2482 \********************/
2483
2484 static int
2485 ath5k_init(struct ath5k_softc *sc)
2486 {
2487         struct ath5k_hw *ah = sc->ah;
2488         int ret, i;
2489
2490         mutex_lock(&sc->lock);
2491
2492         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mode %d\n", sc->opmode);
2493
2494         /*
2495          * Stop anything previously setup.  This is safe
2496          * no matter this is the first time through or not.
2497          */
2498         ath5k_stop_locked(sc);
2499
2500         /* Set PHY calibration interval */
2501         ah->ah_cal_intval = ath5k_calinterval;
2502
2503         /*
2504          * The basic interface to setting the hardware in a good
2505          * state is ``reset''.  On return the hardware is known to
2506          * be powered up and with interrupts disabled.  This must
2507          * be followed by initialization of the appropriate bits
2508          * and then setup of the interrupt mask.
2509          */
2510         sc->curchan = sc->hw->conf.channel;
2511         sc->curband = &sc->sbands[sc->curchan->band];
2512         sc->imask = AR5K_INT_RXOK | AR5K_INT_RXERR | AR5K_INT_RXEOL |
2513                 AR5K_INT_RXORN | AR5K_INT_TXDESC | AR5K_INT_TXEOL |
2514                 AR5K_INT_FATAL | AR5K_INT_GLOBAL | AR5K_INT_SWI;
2515         ret = ath5k_reset(sc, NULL);
2516         if (ret)
2517                 goto done;
2518
2519         ath5k_rfkill_hw_start(ah);
2520
2521         /*
2522          * Reset the key cache since some parts do not reset the
2523          * contents on initial power up or resume from suspend.
2524          */
2525         for (i = 0; i < AR5K_KEYTABLE_SIZE; i++)
2526                 ath5k_hw_reset_key(ah, i);
2527
2528         /* Set ack to be sent at low bit-rates */
2529         ath5k_hw_set_ack_bitrate_high(ah, false);
2530         ret = 0;
2531 done:
2532         mmiowb();
2533         mutex_unlock(&sc->lock);
2534         return ret;
2535 }
2536
2537 static int
2538 ath5k_stop_locked(struct ath5k_softc *sc)
2539 {
2540         struct ath5k_hw *ah = sc->ah;
2541
2542         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "invalid %u\n",
2543                         test_bit(ATH_STAT_INVALID, sc->status));
2544
2545         /*
2546          * Shutdown the hardware and driver:
2547          *    stop output from above
2548          *    disable interrupts
2549          *    turn off timers
2550          *    turn off the radio
2551          *    clear transmit machinery
2552          *    clear receive machinery
2553          *    drain and release tx queues
2554          *    reclaim beacon resources
2555          *    power down hardware
2556          *
2557          * Note that some of this work is not possible if the
2558          * hardware is gone (invalid).
2559          */
2560         ieee80211_stop_queues(sc->hw);
2561
2562         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2563                 ath5k_led_off(sc);
2564                 ath5k_hw_set_imr(ah, 0);
2565                 synchronize_irq(sc->pdev->irq);
2566         }
2567         ath5k_txq_cleanup(sc);
2568         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2569                 ath5k_rx_stop(sc);
2570                 ath5k_hw_phy_disable(ah);
2571         } else
2572                 sc->rxlink = NULL;
2573
2574         return 0;
2575 }
2576
2577 /*
2578  * Stop the device, grabbing the top-level lock to protect
2579  * against concurrent entry through ath5k_init (which can happen
2580  * if another thread does a system call and the thread doing the
2581  * stop is preempted).
2582  */
2583 static int
2584 ath5k_stop_hw(struct ath5k_softc *sc)
2585 {
2586         int ret;
2587
2588         mutex_lock(&sc->lock);
2589         ret = ath5k_stop_locked(sc);
2590         if (ret == 0 && !test_bit(ATH_STAT_INVALID, sc->status)) {
2591                 /*
2592                  * Don't set the card in full sleep mode!
2593                  *
2594                  * a) When the device is in this state it must be carefully
2595                  * woken up or references to registers in the PCI clock
2596                  * domain may freeze the bus (and system).  This varies
2597                  * by chip and is mostly an issue with newer parts
2598                  * (madwifi sources mentioned srev >= 0x78) that go to
2599                  * sleep more quickly.
2600                  *
2601                  * b) On older chips full sleep results a weird behaviour
2602                  * during wakeup. I tested various cards with srev < 0x78
2603                  * and they don't wake up after module reload, a second
2604                  * module reload is needed to bring the card up again.
2605                  *
2606                  * Until we figure out what's going on don't enable
2607                  * full chip reset on any chip (this is what Legacy HAL
2608                  * and Sam's HAL do anyway). Instead Perform a full reset
2609                  * on the device (same as initial state after attach) and
2610                  * leave it idle (keep MAC/BB on warm reset) */
2611                 ret = ath5k_hw_on_hold(sc->ah);
2612
2613                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2614                                 "putting device to sleep\n");
2615         }
2616         ath5k_txbuf_free(sc, sc->bbuf);
2617
2618         mmiowb();
2619         mutex_unlock(&sc->lock);
2620
2621         tasklet_kill(&sc->rxtq);
2622         tasklet_kill(&sc->txtq);
2623         tasklet_kill(&sc->restq);
2624         tasklet_kill(&sc->calib);
2625         tasklet_kill(&sc->beacontq);
2626
2627         ath5k_rfkill_hw_stop(sc->ah);
2628
2629         return ret;
2630 }
2631
2632 static irqreturn_t
2633 ath5k_intr(int irq, void *dev_id)
2634 {
2635         struct ath5k_softc *sc = dev_id;
2636         struct ath5k_hw *ah = sc->ah;
2637         enum ath5k_int status;
2638         unsigned int counter = 1000;
2639
2640         if (unlikely(test_bit(ATH_STAT_INVALID, sc->status) ||
2641                                 !ath5k_hw_is_intr_pending(ah)))
2642                 return IRQ_NONE;
2643
2644         do {
2645                 ath5k_hw_get_isr(ah, &status);          /* NB: clears IRQ too */
2646                 ATH5K_DBG(sc, ATH5K_DEBUG_INTR, "status 0x%x/0x%x\n",
2647                                 status, sc->imask);
2648                 if (unlikely(status & AR5K_INT_FATAL)) {
2649                         /*
2650                          * Fatal errors are unrecoverable.
2651                          * Typically these are caused by DMA errors.
2652                          */
2653                         tasklet_schedule(&sc->restq);
2654                 } else if (unlikely(status & AR5K_INT_RXORN)) {
2655                         tasklet_schedule(&sc->restq);
2656                 } else {
2657                         if (status & AR5K_INT_SWBA) {
2658                                 tasklet_hi_schedule(&sc->beacontq);
2659                         }
2660                         if (status & AR5K_INT_RXEOL) {
2661                                 /*
2662                                 * NB: the hardware should re-read the link when
2663                                 *     RXE bit is written, but it doesn't work at
2664                                 *     least on older hardware revs.
2665                                 */
2666                                 sc->rxlink = NULL;
2667                         }
2668                         if (status & AR5K_INT_TXURN) {
2669                                 /* bump tx trigger level */
2670                                 ath5k_hw_update_tx_triglevel(ah, true);
2671                         }
2672                         if (status & (AR5K_INT_RXOK | AR5K_INT_RXERR))
2673                                 tasklet_schedule(&sc->rxtq);
2674                         if (status & (AR5K_INT_TXOK | AR5K_INT_TXDESC
2675                                         | AR5K_INT_TXERR | AR5K_INT_TXEOL))
2676                                 tasklet_schedule(&sc->txtq);
2677                         if (status & AR5K_INT_BMISS) {
2678                                 /* TODO */
2679                         }
2680                         if (status & AR5K_INT_SWI) {
2681                                 tasklet_schedule(&sc->calib);
2682                         }
2683                         if (status & AR5K_INT_MIB) {
2684                                 /*
2685                                  * These stats are also used for ANI i think
2686                                  * so how about updating them more often ?
2687                                  */
2688                                 ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
2689                         }
2690                         if (status & AR5K_INT_GPIO)
2691                                 tasklet_schedule(&sc->rf_kill.toggleq);
2692
2693                 }
2694         } while (ath5k_hw_is_intr_pending(ah) && --counter > 0);
2695
2696         if (unlikely(!counter))
2697                 ATH5K_WARN(sc, "too many interrupts, giving up for now\n");
2698
2699         ath5k_hw_calibration_poll(ah);
2700
2701         return IRQ_HANDLED;
2702 }
2703
2704 static void
2705 ath5k_tasklet_reset(unsigned long data)
2706 {
2707         struct ath5k_softc *sc = (void *)data;
2708
2709         ath5k_reset_wake(sc);
2710 }
2711
2712 /*
2713  * Periodically recalibrate the PHY to account
2714  * for temperature/environment changes.
2715  */
2716 static void
2717 ath5k_tasklet_calibrate(unsigned long data)
2718 {
2719         struct ath5k_softc *sc = (void *)data;
2720         struct ath5k_hw *ah = sc->ah;
2721
2722         /* Only full calibration for now */
2723         if (ah->ah_swi_mask != AR5K_SWI_FULL_CALIBRATION)
2724                 return;
2725
2726         /* Stop queues so that calibration
2727          * doesn't interfere with tx */
2728         ieee80211_stop_queues(sc->hw);
2729
2730         ATH5K_DBG(sc, ATH5K_DEBUG_CALIBRATE, "channel %u/%x\n",
2731                 ieee80211_frequency_to_channel(sc->curchan->center_freq),
2732                 sc->curchan->hw_value);
2733
2734         if (ath5k_hw_gainf_calibrate(ah) == AR5K_RFGAIN_NEED_CHANGE) {
2735                 /*
2736                  * Rfgain is out of bounds, reset the chip
2737                  * to load new gain values.
2738                  */
2739                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "calibration, resetting\n");
2740                 ath5k_reset_wake(sc);
2741         }
2742         if (ath5k_hw_phy_calibrate(ah, sc->curchan))
2743                 ATH5K_ERR(sc, "calibration of channel %u failed\n",
2744                         ieee80211_frequency_to_channel(
2745                                 sc->curchan->center_freq));
2746
2747         ah->ah_swi_mask = 0;
2748
2749         /* Wake queues */
2750         ieee80211_wake_queues(sc->hw);
2751
2752 }
2753
2754
2755 /********************\
2756 * Mac80211 functions *
2757 \********************/
2758
2759 static int
2760 ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb)
2761 {
2762         struct ath5k_softc *sc = hw->priv;
2763
2764         return ath5k_tx_queue(hw, skb, sc->txq);
2765 }
2766
2767 static int ath5k_tx_queue(struct ieee80211_hw *hw, struct sk_buff *skb,
2768                           struct ath5k_txq *txq)
2769 {
2770         struct ath5k_softc *sc = hw->priv;
2771         struct ath5k_buf *bf;
2772         unsigned long flags;
2773         int padsize;
2774
2775         ath5k_debug_dump_skb(sc, skb, "TX  ", 1);
2776
2777         if (sc->opmode == NL80211_IFTYPE_MONITOR)
2778                 ATH5K_DBG(sc, ATH5K_DEBUG_XMIT, "tx in monitor (scan?)\n");
2779
2780         /*
2781          * the hardware expects the header padded to 4 byte boundaries
2782          * if this is not the case we add the padding after the header
2783          */
2784         padsize = ath5k_add_padding(skb);
2785         if (padsize < 0) {
2786                 ATH5K_ERR(sc, "tx hdrlen not %%4: not enough"
2787                           " headroom to pad");
2788                 goto drop_packet;
2789         }
2790
2791         spin_lock_irqsave(&sc->txbuflock, flags);
2792         if (list_empty(&sc->txbuf)) {
2793                 ATH5K_ERR(sc, "no further txbuf available, dropping packet\n");
2794                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2795                 ieee80211_stop_queue(hw, skb_get_queue_mapping(skb));
2796                 goto drop_packet;
2797         }
2798         bf = list_first_entry(&sc->txbuf, struct ath5k_buf, list);
2799         list_del(&bf->list);
2800         sc->txbuf_len--;
2801         if (list_empty(&sc->txbuf))
2802                 ieee80211_stop_queues(hw);
2803         spin_unlock_irqrestore(&sc->txbuflock, flags);
2804
2805         bf->skb = skb;
2806
2807         if (ath5k_txbuf_setup(sc, bf, txq, padsize)) {
2808                 bf->skb = NULL;
2809                 spin_lock_irqsave(&sc->txbuflock, flags);
2810                 list_add_tail(&bf->list, &sc->txbuf);
2811                 sc->txbuf_len++;
2812                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2813                 goto drop_packet;
2814         }
2815         return NETDEV_TX_OK;
2816
2817 drop_packet:
2818         dev_kfree_skb_any(skb);
2819         return NETDEV_TX_OK;
2820 }
2821
2822 /*
2823  * Reset the hardware.  If chan is not NULL, then also pause rx/tx
2824  * and change to the given channel.
2825  */
2826 static int
2827 ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan)
2828 {
2829         struct ath5k_hw *ah = sc->ah;
2830         int ret;
2831
2832         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "resetting\n");
2833
2834         if (chan) {
2835                 ath5k_hw_set_imr(ah, 0);
2836                 ath5k_txq_cleanup(sc);
2837                 ath5k_rx_stop(sc);
2838
2839                 sc->curchan = chan;
2840                 sc->curband = &sc->sbands[chan->band];
2841         }
2842         ret = ath5k_hw_reset(ah, sc->opmode, sc->curchan, chan != NULL);
2843         if (ret) {
2844                 ATH5K_ERR(sc, "can't reset hardware (%d)\n", ret);
2845                 goto err;
2846         }
2847
2848         ret = ath5k_rx_start(sc);
2849         if (ret) {
2850                 ATH5K_ERR(sc, "can't start recv logic\n");
2851                 goto err;
2852         }
2853
2854         /*
2855          * Change channels and update the h/w rate map if we're switching;
2856          * e.g. 11a to 11b/g.
2857          *
2858          * We may be doing a reset in response to an ioctl that changes the
2859          * channel so update any state that might change as a result.
2860          *
2861          * XXX needed?
2862          */
2863 /*      ath5k_chan_change(sc, c); */
2864
2865         ath5k_beacon_config(sc);
2866         /* intrs are enabled by ath5k_beacon_config */
2867
2868         return 0;
2869 err:
2870         return ret;
2871 }
2872
2873 static int
2874 ath5k_reset_wake(struct ath5k_softc *sc)
2875 {
2876         int ret;
2877
2878         ret = ath5k_reset(sc, sc->curchan);
2879         if (!ret)
2880                 ieee80211_wake_queues(sc->hw);
2881
2882         return ret;
2883 }
2884
2885 static int ath5k_start(struct ieee80211_hw *hw)
2886 {
2887         return ath5k_init(hw->priv);
2888 }
2889
2890 static void ath5k_stop(struct ieee80211_hw *hw)
2891 {
2892         ath5k_stop_hw(hw->priv);
2893 }
2894
2895 static int ath5k_add_interface(struct ieee80211_hw *hw,
2896                 struct ieee80211_vif *vif)
2897 {
2898         struct ath5k_softc *sc = hw->priv;
2899         int ret;
2900
2901         mutex_lock(&sc->lock);
2902         if (sc->vif) {
2903                 ret = 0;
2904                 goto end;
2905         }
2906
2907         sc->vif = vif;
2908
2909         switch (vif->type) {
2910         case NL80211_IFTYPE_AP:
2911         case NL80211_IFTYPE_STATION:
2912         case NL80211_IFTYPE_ADHOC:
2913         case NL80211_IFTYPE_MESH_POINT:
2914         case NL80211_IFTYPE_MONITOR:
2915                 sc->opmode = vif->type;
2916                 break;
2917         default:
2918                 ret = -EOPNOTSUPP;
2919                 goto end;
2920         }
2921
2922         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "add interface mode %d\n", sc->opmode);
2923
2924         ath5k_hw_set_lladdr(sc->ah, vif->addr);
2925         ath5k_mode_setup(sc);
2926
2927         ret = 0;
2928 end:
2929         mutex_unlock(&sc->lock);
2930         return ret;
2931 }
2932
2933 static void
2934 ath5k_remove_interface(struct ieee80211_hw *hw,
2935                         struct ieee80211_vif *vif)
2936 {
2937         struct ath5k_softc *sc = hw->priv;
2938         u8 mac[ETH_ALEN] = {};
2939
2940         mutex_lock(&sc->lock);
2941         if (sc->vif != vif)
2942                 goto end;
2943
2944         ath5k_hw_set_lladdr(sc->ah, mac);
2945         sc->vif = NULL;
2946 end:
2947         mutex_unlock(&sc->lock);
2948 }
2949
2950 /*
2951  * TODO: Phy disable/diversity etc
2952  */
2953 static int
2954 ath5k_config(struct ieee80211_hw *hw, u32 changed)
2955 {
2956         struct ath5k_softc *sc = hw->priv;
2957         struct ath5k_hw *ah = sc->ah;
2958         struct ieee80211_conf *conf = &hw->conf;
2959         int ret = 0;
2960
2961         mutex_lock(&sc->lock);
2962
2963         if (changed & IEEE80211_CONF_CHANGE_CHANNEL) {
2964                 ret = ath5k_chan_set(sc, conf->channel);
2965                 if (ret < 0)
2966                         goto unlock;
2967         }
2968
2969         if ((changed & IEEE80211_CONF_CHANGE_POWER) &&
2970         (sc->power_level != conf->power_level)) {
2971                 sc->power_level = conf->power_level;
2972
2973                 /* Half dB steps */
2974                 ath5k_hw_set_txpower_limit(ah, (conf->power_level * 2));
2975         }
2976
2977         /* TODO:
2978          * 1) Move this on config_interface and handle each case
2979          * separately eg. when we have only one STA vif, use
2980          * AR5K_ANTMODE_SINGLE_AP
2981          *
2982          * 2) Allow the user to change antenna mode eg. when only
2983          * one antenna is present
2984          *
2985          * 3) Allow the user to set default/tx antenna when possible
2986          *
2987          * 4) Default mode should handle 90% of the cases, together
2988          * with fixed a/b and single AP modes we should be able to
2989          * handle 99%. Sectored modes are extreme cases and i still
2990          * haven't found a usage for them. If we decide to support them,
2991          * then we must allow the user to set how many tx antennas we
2992          * have available
2993          */
2994         ath5k_hw_set_antenna_mode(ah, ah->ah_ant_mode);
2995
2996 unlock:
2997         mutex_unlock(&sc->lock);
2998         return ret;
2999 }
3000
3001 static u64 ath5k_prepare_multicast(struct ieee80211_hw *hw,
3002                                    int mc_count, struct dev_addr_list *mclist)
3003 {
3004         u32 mfilt[2], val;
3005         int i;
3006         u8 pos;
3007
3008         mfilt[0] = 0;
3009         mfilt[1] = 1;
3010
3011         for (i = 0; i < mc_count; i++) {
3012                 if (!mclist)
3013                         break;
3014                 /* calculate XOR of eight 6-bit values */
3015                 val = get_unaligned_le32(mclist->dmi_addr + 0);
3016                 pos = (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
3017                 val = get_unaligned_le32(mclist->dmi_addr + 3);
3018                 pos ^= (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
3019                 pos &= 0x3f;
3020                 mfilt[pos / 32] |= (1 << (pos % 32));
3021                 /* XXX: we might be able to just do this instead,
3022                 * but not sure, needs testing, if we do use this we'd
3023                 * neet to inform below to not reset the mcast */
3024                 /* ath5k_hw_set_mcast_filterindex(ah,
3025                  *      mclist->dmi_addr[5]); */
3026                 mclist = mclist->next;
3027         }
3028
3029         return ((u64)(mfilt[1]) << 32) | mfilt[0];
3030 }
3031
3032 #define SUPPORTED_FIF_FLAGS \
3033         FIF_PROMISC_IN_BSS |  FIF_ALLMULTI | FIF_FCSFAIL | \
3034         FIF_PLCPFAIL | FIF_CONTROL | FIF_OTHER_BSS | \
3035         FIF_BCN_PRBRESP_PROMISC
3036 /*
3037  * o always accept unicast, broadcast, and multicast traffic
3038  * o multicast traffic for all BSSIDs will be enabled if mac80211
3039  *   says it should be
3040  * o maintain current state of phy ofdm or phy cck error reception.
3041  *   If the hardware detects any of these type of errors then
3042  *   ath5k_hw_get_rx_filter() will pass to us the respective
3043  *   hardware filters to be able to receive these type of frames.
3044  * o probe request frames are accepted only when operating in
3045  *   hostap, adhoc, or monitor modes
3046  * o enable promiscuous mode according to the interface state
3047  * o accept beacons:
3048  *   - when operating in adhoc mode so the 802.11 layer creates
3049  *     node table entries for peers,
3050  *   - when operating in station mode for collecting rssi data when
3051  *     the station is otherwise quiet, or
3052  *   - when scanning
3053  */
3054 static void ath5k_configure_filter(struct ieee80211_hw *hw,
3055                 unsigned int changed_flags,
3056                 unsigned int *new_flags,
3057                 u64 multicast)
3058 {
3059         struct ath5k_softc *sc = hw->priv;
3060         struct ath5k_hw *ah = sc->ah;
3061         u32 mfilt[2], rfilt;
3062
3063         mutex_lock(&sc->lock);
3064
3065         mfilt[0] = multicast;
3066         mfilt[1] = multicast >> 32;
3067
3068         /* Only deal with supported flags */
3069         changed_flags &= SUPPORTED_FIF_FLAGS;
3070         *new_flags &= SUPPORTED_FIF_FLAGS;
3071
3072         /* If HW detects any phy or radar errors, leave those filters on.
3073          * Also, always enable Unicast, Broadcasts and Multicast
3074          * XXX: move unicast, bssid broadcasts and multicast to mac80211 */
3075         rfilt = (ath5k_hw_get_rx_filter(ah) & (AR5K_RX_FILTER_PHYERR)) |
3076                 (AR5K_RX_FILTER_UCAST | AR5K_RX_FILTER_BCAST |
3077                 AR5K_RX_FILTER_MCAST);
3078
3079         if (changed_flags & (FIF_PROMISC_IN_BSS | FIF_OTHER_BSS)) {
3080                 if (*new_flags & FIF_PROMISC_IN_BSS) {
3081                         rfilt |= AR5K_RX_FILTER_PROM;
3082                         __set_bit(ATH_STAT_PROMISC, sc->status);
3083                 } else {
3084                         __clear_bit(ATH_STAT_PROMISC, sc->status);
3085                 }
3086         }
3087
3088         /* Note, AR5K_RX_FILTER_MCAST is already enabled */
3089         if (*new_flags & FIF_ALLMULTI) {
3090                 mfilt[0] =  ~0;
3091                 mfilt[1] =  ~0;
3092         }
3093
3094         /* This is the best we can do */
3095         if (*new_flags & (FIF_FCSFAIL | FIF_PLCPFAIL))
3096                 rfilt |= AR5K_RX_FILTER_PHYERR;
3097
3098         /* FIF_BCN_PRBRESP_PROMISC really means to enable beacons
3099         * and probes for any BSSID, this needs testing */
3100         if (*new_flags & FIF_BCN_PRBRESP_PROMISC)
3101                 rfilt |= AR5K_RX_FILTER_BEACON | AR5K_RX_FILTER_PROBEREQ;
3102
3103         /* FIF_CONTROL doc says that if FIF_PROMISC_IN_BSS is not
3104          * set we should only pass on control frames for this
3105          * station. This needs testing. I believe right now this
3106          * enables *all* control frames, which is OK.. but
3107          * but we should see if we can improve on granularity */
3108         if (*new_flags & FIF_CONTROL)
3109                 rfilt |= AR5K_RX_FILTER_CONTROL;
3110
3111         /* Additional settings per mode -- this is per ath5k */
3112
3113         /* XXX move these to mac80211, and add a beacon IFF flag to mac80211 */
3114
3115         switch (sc->opmode) {
3116         case NL80211_IFTYPE_MESH_POINT:
3117         case NL80211_IFTYPE_MONITOR:
3118                 rfilt |= AR5K_RX_FILTER_CONTROL |
3119                          AR5K_RX_FILTER_BEACON |
3120                          AR5K_RX_FILTER_PROBEREQ |
3121                          AR5K_RX_FILTER_PROM;
3122                 break;
3123         case NL80211_IFTYPE_AP:
3124         case NL80211_IFTYPE_ADHOC:
3125                 rfilt |= AR5K_RX_FILTER_PROBEREQ |
3126                          AR5K_RX_FILTER_BEACON;
3127                 break;
3128         case NL80211_IFTYPE_STATION:
3129                 if (sc->assoc)
3130                         rfilt |= AR5K_RX_FILTER_BEACON;
3131         default:
3132                 break;
3133         }
3134
3135         /* Set filters */
3136         ath5k_hw_set_rx_filter(ah, rfilt);
3137
3138         /* Set multicast bits */
3139         ath5k_hw_set_mcast_filter(ah, mfilt[0], mfilt[1]);
3140         /* Set the cached hw filter flags, this will alter actually
3141          * be set in HW */
3142         sc->filter_flags = rfilt;
3143
3144         mutex_unlock(&sc->lock);
3145 }
3146
3147 static int
3148 ath5k_set_key(struct ieee80211_hw *hw, enum set_key_cmd cmd,
3149               struct ieee80211_vif *vif, struct ieee80211_sta *sta,
3150               struct ieee80211_key_conf *key)
3151 {
3152         struct ath5k_softc *sc = hw->priv;
3153         struct ath5k_hw *ah = sc->ah;
3154         struct ath_common *common = ath5k_hw_common(ah);
3155         int ret = 0;
3156
3157         if (modparam_nohwcrypt)
3158                 return -EOPNOTSUPP;
3159
3160         if (sc->opmode == NL80211_IFTYPE_AP)
3161                 return -EOPNOTSUPP;
3162
3163         switch (key->alg) {
3164         case ALG_WEP:
3165         case ALG_TKIP:
3166                 break;
3167         case ALG_CCMP:
3168                 if (sc->ah->ah_aes_support)
3169                         break;
3170
3171                 return -EOPNOTSUPP;
3172         default:
3173                 WARN_ON(1);
3174                 return -EINVAL;
3175         }
3176
3177         mutex_lock(&sc->lock);
3178
3179         switch (cmd) {
3180         case SET_KEY:
3181                 ret = ath5k_hw_set_key(sc->ah, key->keyidx, key,
3182                                        sta ? sta->addr : NULL);
3183                 if (ret) {
3184                         ATH5K_ERR(sc, "can't set the key\n");
3185                         goto unlock;
3186                 }
3187                 __set_bit(key->keyidx, common->keymap);
3188                 key->hw_key_idx = key->keyidx;
3189                 key->flags |= (IEEE80211_KEY_FLAG_GENERATE_IV |
3190                                IEEE80211_KEY_FLAG_GENERATE_MMIC);
3191                 break;
3192         case DISABLE_KEY:
3193                 ath5k_hw_reset_key(sc->ah, key->keyidx);
3194                 __clear_bit(key->keyidx, common->keymap);
3195                 break;
3196         default:
3197                 ret = -EINVAL;
3198                 goto unlock;
3199         }
3200
3201 unlock:
3202         mmiowb();
3203         mutex_unlock(&sc->lock);
3204         return ret;
3205 }
3206
3207 static int
3208 ath5k_get_stats(struct ieee80211_hw *hw,
3209                 struct ieee80211_low_level_stats *stats)
3210 {
3211         struct ath5k_softc *sc = hw->priv;
3212         struct ath5k_hw *ah = sc->ah;
3213
3214         /* Force update */
3215         ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
3216
3217         memcpy(stats, &sc->ll_stats, sizeof(sc->ll_stats));
3218
3219         return 0;
3220 }
3221
3222 static u64
3223 ath5k_get_tsf(struct ieee80211_hw *hw)
3224 {
3225         struct ath5k_softc *sc = hw->priv;
3226
3227         return ath5k_hw_get_tsf64(sc->ah);
3228 }
3229
3230 static void
3231 ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf)
3232 {
3233         struct ath5k_softc *sc = hw->priv;
3234
3235         ath5k_hw_set_tsf64(sc->ah, tsf);
3236 }
3237
3238 static void
3239 ath5k_reset_tsf(struct ieee80211_hw *hw)
3240 {
3241         struct ath5k_softc *sc = hw->priv;
3242
3243         /*
3244          * in IBSS mode we need to update the beacon timers too.
3245          * this will also reset the TSF if we call it with 0
3246          */
3247         if (sc->opmode == NL80211_IFTYPE_ADHOC)
3248                 ath5k_beacon_update_timers(sc, 0);
3249         else
3250                 ath5k_hw_reset_tsf(sc->ah);
3251 }
3252
3253 /*
3254  * Updates the beacon that is sent by ath5k_beacon_send.  For adhoc,
3255  * this is called only once at config_bss time, for AP we do it every
3256  * SWBA interrupt so that the TIM will reflect buffered frames.
3257  *
3258  * Called with the beacon lock.
3259  */
3260 static int
3261 ath5k_beacon_update(struct ieee80211_hw *hw, struct ieee80211_vif *vif)
3262 {
3263         int ret;
3264         struct ath5k_softc *sc = hw->priv;
3265         struct sk_buff *skb;
3266
3267         if (WARN_ON(!vif)) {
3268                 ret = -EINVAL;
3269                 goto out;
3270         }
3271
3272         skb = ieee80211_beacon_get(hw, vif);
3273
3274         if (!skb) {
3275                 ret = -ENOMEM;
3276                 goto out;
3277         }
3278
3279         ath5k_debug_dump_skb(sc, skb, "BC  ", 1);
3280
3281         ath5k_txbuf_free(sc, sc->bbuf);
3282         sc->bbuf->skb = skb;
3283         ret = ath5k_beacon_setup(sc, sc->bbuf);
3284         if (ret)
3285                 sc->bbuf->skb = NULL;
3286 out:
3287         return ret;
3288 }
3289
3290 static void
3291 set_beacon_filter(struct ieee80211_hw *hw, bool enable)
3292 {
3293         struct ath5k_softc *sc = hw->priv;
3294         struct ath5k_hw *ah = sc->ah;
3295         u32 rfilt;
3296         rfilt = ath5k_hw_get_rx_filter(ah);
3297         if (enable)
3298                 rfilt |= AR5K_RX_FILTER_BEACON;
3299         else
3300                 rfilt &= ~AR5K_RX_FILTER_BEACON;
3301         ath5k_hw_set_rx_filter(ah, rfilt);
3302         sc->filter_flags = rfilt;
3303 }
3304
3305 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
3306                                     struct ieee80211_vif *vif,
3307                                     struct ieee80211_bss_conf *bss_conf,
3308                                     u32 changes)
3309 {
3310         struct ath5k_softc *sc = hw->priv;
3311         struct ath5k_hw *ah = sc->ah;
3312         struct ath_common *common = ath5k_hw_common(ah);
3313         unsigned long flags;
3314
3315         mutex_lock(&sc->lock);
3316         if (WARN_ON(sc->vif != vif))
3317                 goto unlock;
3318
3319         if (changes & BSS_CHANGED_BSSID) {
3320                 /* Cache for later use during resets */
3321                 memcpy(common->curbssid, bss_conf->bssid, ETH_ALEN);
3322                 common->curaid = 0;
3323                 ath5k_hw_set_associd(ah);
3324                 mmiowb();
3325         }
3326
3327         if (changes & BSS_CHANGED_BEACON_INT)
3328                 sc->bintval = bss_conf->beacon_int;
3329
3330         if (changes & BSS_CHANGED_ASSOC) {
3331                 sc->assoc = bss_conf->assoc;
3332                 if (sc->opmode == NL80211_IFTYPE_STATION)
3333                         set_beacon_filter(hw, sc->assoc);
3334                 ath5k_hw_set_ledstate(sc->ah, sc->assoc ?
3335                         AR5K_LED_ASSOC : AR5K_LED_INIT);
3336                 if (bss_conf->assoc) {
3337                         ATH5K_DBG(sc, ATH5K_DEBUG_ANY,
3338                                   "Bss Info ASSOC %d, bssid: %pM\n",
3339                                   bss_conf->aid, common->curbssid);
3340                         common->curaid = bss_conf->aid;
3341                         ath5k_hw_set_associd(ah);
3342                         /* Once ANI is available you would start it here */
3343                 }
3344         }
3345
3346         if (changes & BSS_CHANGED_BEACON) {
3347                 spin_lock_irqsave(&sc->block, flags);
3348                 ath5k_beacon_update(hw, vif);
3349                 spin_unlock_irqrestore(&sc->block, flags);
3350         }
3351
3352         if (changes & BSS_CHANGED_BEACON_ENABLED)
3353                 sc->enable_beacon = bss_conf->enable_beacon;
3354
3355         if (changes & (BSS_CHANGED_BEACON | BSS_CHANGED_BEACON_ENABLED |
3356                        BSS_CHANGED_BEACON_INT))
3357                 ath5k_beacon_config(sc);
3358
3359  unlock:
3360         mutex_unlock(&sc->lock);
3361 }
3362
3363 static void ath5k_sw_scan_start(struct ieee80211_hw *hw)
3364 {
3365         struct ath5k_softc *sc = hw->priv;
3366         if (!sc->assoc)
3367                 ath5k_hw_set_ledstate(sc->ah, AR5K_LED_SCAN);
3368 }
3369
3370 static void ath5k_sw_scan_complete(struct ieee80211_hw *hw)
3371 {
3372         struct ath5k_softc *sc = hw->priv;
3373         ath5k_hw_set_ledstate(sc->ah, sc->assoc ?
3374                 AR5K_LED_ASSOC : AR5K_LED_INIT);
3375 }
3376
3377 /**
3378  * ath5k_set_coverage_class - Set IEEE 802.11 coverage class
3379  *
3380  * @hw: struct ieee80211_hw pointer
3381  * @coverage_class: IEEE 802.11 coverage class number
3382  *
3383  * Mac80211 callback. Sets slot time, ACK timeout and CTS timeout for given
3384  * coverage class. The values are persistent, they are restored after device
3385  * reset.
3386  */
3387 static void ath5k_set_coverage_class(struct ieee80211_hw *hw, u8 coverage_class)
3388 {
3389         struct ath5k_softc *sc = hw->priv;
3390
3391         mutex_lock(&sc->lock);
3392         ath5k_hw_set_coverage_class(sc->ah, coverage_class);
3393         mutex_unlock(&sc->lock);
3394 }